JP2005142381A - 電気二重層コンデンサ及びその製造方法 - Google Patents
電気二重層コンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2005142381A JP2005142381A JP2003377650A JP2003377650A JP2005142381A JP 2005142381 A JP2005142381 A JP 2005142381A JP 2003377650 A JP2003377650 A JP 2003377650A JP 2003377650 A JP2003377650 A JP 2003377650A JP 2005142381 A JP2005142381 A JP 2005142381A
- Authority
- JP
- Japan
- Prior art keywords
- electric double
- double layer
- layer capacitor
- indium
- porous ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
【課題】 特性が優れた電気二重層コンデンサ、及びその製造方法を提供すること。
【解決手段】 メソポーラス構造のセラミックスに、たとえばインジウム−スズ複合酸化物のような、導電性を有する酸化物の被覆を施した多孔質セラミックスを、分極性電極として用いる。メソポーラス構造のセラミックスの細孔径は分布が極めて狭く、しかも一定範囲内で制御できるので、電気二重層コンデンサに用いる電解質イオンの吸着に利用できない大きさの細孔を極めて少なくすることが可能である。このため、電気二重層コンデンサの容量発現に寄与する細孔の比率が飛躍的に増加し、さらに、細孔には導電材料の被覆が施されているので、これを使用した電気二重層コンデンサの静電容量を、大幅に増加することができる。
【選択図】 なし
Description
本発明は、電気二重層コンデンサ、特に分極性電極として、メソポーラス構造を有するセラミックスと酸化物導電体を用いた電気二重層コンデンサ、及びその製造方法に関するものである。
電気二重層コンデンサは、電荷を有する固体と、それに接触する電解液の界面に形成される、厚さ数nm程度の電気二重層を、誘電体として利用したものである。電気二重層の容量は、1cm2あたり数十μFであるが、表面積が数千m2にも及ぶ活性炭を電極として用いることにより、数百〜数千Fの極めて大きな容量を得ることが可能である。
そして、電気二重層コンデンサは、下記のような特徴を有し、実用に供されるとともに、さらなる性能向上のための検討がなされている。
(1)充放電サイクルに伴う容量の劣化が少ない。
(2)一般的な電池に比較して、起動後に瞬時に大きな出力を取り出せる。
(1)充放電サイクルに伴う容量の劣化が少ない。
(2)一般的な電池に比較して、起動後に瞬時に大きな出力を取り出せる。
従来の電気二重層コンデンサで、小型のものは、表面に活性炭を主とする分極性電極層を形成した一対の集電体の間に、ポリプロピレン不織布などからなるセパレータを挟んで素子とし、この素子に電解液を含浸させ、金属容器に収容し、キャップとガスケットにより金属容器に密封したコイン型の構造をとっている。
また、比較的大容量のものとして、シート状の分極性電極、集電体、セパレータを積層して渦巻状に巻き回してコンデンサ素子とし、この素子に電解液を含浸させ、金属容器に収容し、容器の開口部をキャップで密閉して構成した、巻回型の電気二重層コンデンサが製造されている。
この他に、小型化、薄型化を目的に、シート状の分極性電極、集電体、セパレータを複数枚積層して、扁平な直方体のケースに封入した、角型の電気二重層コンデンサも製造されている。そして、これらの電気二重層コンデンサは主にICメモリのバックアップやアクチュエータのバックアップに使用されている。
図1は、コイン型の電気二重層コンデンサの一例の断面図である。図1において、1は正極分極性電極、2は負極分極性電極、3はセパレータ、4は正極集電体、5は負極集電体、6はケース、7はキャップ、8はガスケットである。
正極分極性電極1、負極分極性電極2には、粉末状や繊維状の活性炭に、カーボンブラックなどの導電性付与剤が添加された材料で構成され、ケース6、キャップ7、ガスケット8で形成される空間には電解液が封入されている。
セパレータ3は、イオンを透過する絶縁材料で構成され、具体的はポリオレフィンなどの高分子からなる多孔質フィルムが用いられる。正極集電体4、負極集電体5は、導電性を有するゴムやプラスチックで構成されている。また、ケース6とキャップ7は、それぞれ正極端子、負極端子の機能を兼備している。
一般に電気二重層の静電容量Cは、電解液の誘電率をε、電気二重層の厚さをδ、電極と電解液の界面の面積をSとすると、数1で示される。
この式から、誘電率が高く、比表面積が大きな材料で分極性電極を構成することで、大容量の電気二重層コンデンサが得られることが明らかである。活性炭は、比表面積が大きく、化学的に安定であることから、前記のように分極性電極の材料として用いられてきた。そして計算上は、1500m2/g程度の比表面積を有する活性炭の使用により、300F/gもの容量を有する分極性電極が得られる。
しかし、活性炭の比表面積が、たとえば3000m2/gの場合では、比表面積が増加しても嵩密度が0.3g/ccと小さくなり、体積あたりの静電容量は、50F/cm3となり、一定の範囲を超える領域では、活性炭の比表面積の増加が静電容量の増加に寄与しなくなる。従って逆に電気二重層コンデンサの小型化の面で問題となる。
また、活性炭を用いた場合の電気二重層コンデンサの容量は、活性炭の細孔径分布に依存することが知られている。電気二重層コンデンサにおいて、電流密度が大きい場合には、多くの電解質イオンが細孔内に強固に吸着されていることが要求されるが、細孔径が50Å以上の領域では、電解質イオンの大きさに対して細孔径が大き過ぎて、吸着力の低下により、容量が低下してしまう。反対に、細孔径が1Å以下の領域では、電解質イオンの大きさに対して細孔径が小さ過ぎて、吸着が不可能となる。また、電解質イオンの輸率が小さくなるため、静電容量が発現しなくなる。
分極性電極に用いられる活性炭は、一般に表面まで連続した開放孔を有し、これが比表面積の拡大に寄与している。図3は、活性炭の断面を拡大して模式的に示した図である。図3において、12は細孔、13はミクロポア、14は炭素である。図3に示したように、活性炭の細孔12やミクロポア13の形状は、不定形であり、それらの大きさの分布は、大きな拡がりを有する。
そして、前記のように、静電容量の発現に寄与する細孔の細孔径には、適当な範囲があり、活性炭の細孔径の分布を一定の範囲に制御することが、容量増加のために必要であるが、この制御は非常に困難である。
また、活性炭は、一般に電気伝導性が低く、活性炭のみでは電極の内部抵抗が大きくなり、大電流を取り出すのが困難になるので、活性炭粉末を分極性電極として用いる場合には、分極性電極に電気伝導性の高いカーボンブラックなどを導電助材として混合している。しかしながら、内部抵抗を低下させる目的で導電材の混合割合を大きくすると、活性炭の混合割合が小さくなるため、電気二重層コンデンサの容量が減少してしまう。
さらに、電気二重層コンデンサでは、電解液が分解してガス発生が起きる直前の電位が、電解液の酸化電位、還元電位であり、コンデンサとして使用可能な耐電圧は酸化電位、還元電位の差による。有機系電解液を用いた場合、耐電圧は4〜5V程度であることが知られているが、分極性電極に活性炭を用いて実際にコンデンサを構成すると、電解液の分解電位に達する以前に活性炭の表面官能基と電解液の反応が起き、ガスが発生する。そのため得られる耐電圧は2.3V程度になっている。
一方、今日では、環境への対策などから、自動車などの用途に、大電流を取り出すことが可能な電気二重層コンデンサが注目されており、高性能でかつ高信頼性の電気二重層コンデンサの開発、実用化が望まれていて、分極性電極として活性炭以外の多孔質材料も検討されている。
このような観点からメソポーラス構造を有する材料が注目されている。これは、界面活性剤のミセルや高分子を鋳型として作製される多孔質材料であり、均一な細孔径を有し、しかも細孔径を一定範囲内で制御することが可能なことが特徴である。
メソポーラス構造を有する材料に関しては、製造方法や応用方法が種々開示されていて、特許文献1には、メソポーラス構造を有するセラミックスを、活性炭の代替として、電気二重層コンデンサの分極性電極に用いる技術が開示されている。しかしながら、特許文献1には、活性炭を用いた場合のカーボンブラックに相当する導電補助材については、十分な開示がなく、なお、特性向上の余地がある。
従って、本発明の課題は、メソポーラス構造を有するセラミックスを分極性電極に用い、特性がさらに向上した電気二重層コンデンサ、及びその製造方法を提供することにある。
本発明は、前記の課題解決のため、メソポーラス構造を有するセラミックス(以下、多孔質セラミックスと記す)に、導電性の被膜を形成することで、分極性電極材料としての特性を向上することを検討した結果なされたものである。
即ち、本発明は、多孔質セラミックスに、導電性材料で被覆を施した分極性電極を有することを特徴とする電気二重層コンデンサである。
また、本発明は、前記多孔質セラミックスが、二酸化珪素(SiO2)、珪素−チタン複合酸化物(SiTiO4)、酸化アルミニウム(Al2O3)から選ばれる少なくとも1種を含むことを特徴とする、前記の電気二重層コンデンサである。
また、本発明は、前記導電性材料が、インジウム−スズ複合酸化物、インジウム−亜鉛複合酸化物、酸化スズから選ばれる少なくとも1種を含むことを特徴とする、前記の電気二重層コンデンサである。
また、本発明は、多孔質セラミックスに、インジウム−スズ複合酸化物、インジウム−亜鉛複合酸化物、酸化スズから選ばれる少なくとも1種を含む導電材料による被覆処理を、少なくとも1回行う工程を有することを特徴とする、前記の電気二重層コンデンサの製造方法である。
また、本発明は、前記被覆処理が、多孔質セラミックスを、インジウム、スズ、亜鉛から選ばれる少なくとも1種を含む溶液に浸漬し、前記多孔質セラミックスに、前記溶液の含浸を行う工程を有することを特徴とする、前記の電気二重層コンデンサの製造方法である。
本発明の電気二重層コンデンサにおいては、用いる分極性電極の細孔径が、電解質イオンの大きさに対して最適な範囲で、しかも均一であることから、電解質イオンの吸着に利用できる細孔の比率が飛躍的に増加し、さらに、細孔には導電材料の被覆が施されているので、これを使用した電気二重層コンデンサの静電容量を、大幅に増加することができる。従って、電気二重層コンデンサの小型化に寄与するところは極めて大きいと言える。
本発明に分極性電極の材料として用いる多孔質セラミックスは、超分子鋳型法によって作製される。つまり、界面活性剤のミセルまたは、高分子を鋳型として用い、多孔質セラミックスを合成し、その後に鋳型に用いた界面活性剤や高分子を、熱処理または化学処理で除去する。たとえば界面活性剤のミセルは、用いる界面活性剤の種類や、ミセルの形成条件によってその大きさは異なるが、均一な大きさである。このために、細孔径が電解質イオンの吸着に適し、しかも均一に制御された多孔質セラミックスが得られる。
図2は、多孔質セラミックスの粒子形状を、拡大して示した模式図で、図2(a)は細孔の開口部、図2(b)はAA断面図であり、導電性材料の被覆を施した状態を示す。図2において、9は細孔、10はセラミックス、11は導電性材料である。条件によっては、鋳型に用いる界面活性剤のミセルや高分子が細密充填の状態になるので、その場合、多孔質セラミックスは、図2に示したようなハニカム状の形状となる。また、パイプ形状として得ることも可能である。
本発明に用いる多孔質セラミックスの形成には、ゾル−ゲル法が用いることができる。つまり、金属アルコキシド、金属の硝酸塩、ハロゲン化金属などの溶液から金属酸化物を得る。これらの化合物のゾルに、鋳型となる物質を加えて乾燥すると、鋳型を構成する物質と金属酸化物の前駆体からなる複合体が得られ、焼成または化学的な処理により、鋳型を構成する物質を除去すると、多孔質セラミックスの前駆体が得られる。
この多孔質セラミックスの前駆体を焼成することで、均一な細孔径を有する多孔質セラミックスが得られる。この焼成工程は、鋳型を構成する物質を除去するための焼成と、連続して行ってもよい。
このようにして得られる多孔質セラミックスの材質としては、SiO2、SiTiO4、Al2O3、ZrO2、TiO2、Nb2O5、Ta2O5、WO3、Al2TiO5、ZrTiO4などを挙げることできる。
多孔質セラミックスに被覆する導電材料としては、インジウム−スズ複合酸化物、インジウム−亜鉛複合酸化物、酸化スズなどが挙げられるが、高導電性を発現し、薄膜を形成できるものであれば、特に限定されない。
次に、具体的な実施例を挙げ、本発明についてさらに詳しく説明する。ここでは、二酸化珪素(SiO2)からなる多孔質セラミックスの粉末を分極性電極用の材料として用いる例を示す。
原料の金属アルコキシドとして、オルト珪酸テトラエチルを用い、鋳型には、エチレンオキサイド−プロピレンオキサイド−エチレンオキサイドという順序で結合した構造で、エチレンオキサイドの重合度が20、プロピレンオキサイドの重合度が70という構造のブロック共重合体を用いた。得られた多孔質セラミックス粉末は、比表面積が800〜1500m2/gであり、細孔径が7nmであった。
次に導電材料の被覆を形成する工程について説明する。塩化スズ(SnCl4・5H2O)、塩化インジウム(InCl3・4H2O)をモル比で1:10で混合して水に溶解し、0.1モル/Lの濃度の水溶液を調製した。ここでは塩化スズと塩化インジウムの比率を1:10としたが、1:5〜1:15の範囲であれば、高導電性を発現できる。
この溶液に、SiO2の多孔質セラミックス粉末を浸漬して、2時間保持した後、濾過、洗浄し、600℃で5時間の熱処置を行うという条件で、インジウム−スズ複合酸化物からなる導電材料の被覆処理を行った。ここでは、被覆処理を1、2、3、5、10、15回行い、それぞれ厚みの異なる導電材料の被覆を設けた多孔質セラミックス粉末を調製した。
次に、これらの多孔質セラミックス粉末を分極性電極に用い、図1に示した構造の電気二重層コンデンサのセルを組み立て、特性を評価した。この際電解液には、0.8モル/Lに調製したテトラエチルアンモニウムテトラフルオロボレートのプロピレンカーボネート溶液を用いた。
導電材料の被覆処理に、塩化亜鉛(ZnCl2)と塩化インジウム(InCl3・4H2O)をモル比で1:10で混合した材料を用いた他は、実施例1と同様にして、電気二重層コンデンサのセルを組み立て、特性を評価した。この場合も塩化亜鉛と塩化インジウムの比率が1:5〜1:15の範囲であれば、高導電性を発現できる。なお、被覆処理は、1、3、5、10、15回とした。
また、比較に供するために、分極性電極として、平均細孔径が2nm、比表面積が1500m2のやし殻活性炭を用いて、実施例1、実施例2と同様の条件で電気二重層コンデンサのセルを組み立て、特性を評価した。
評価項目は、初期容量、等価直列抵抗(以下、ESRと記す)についての信頼性試験、相対寿命である。信頼性試験は、電気二重層コンデンサのセルに、70℃の高温下、3.0Vの電圧を印加した状態で、1000時間保持した後、充分に放電させてからESRを測定し、高温下に保持する前と、保持した後のESRの変化量をΔEとし、ESRの変化量ΔEの初期値に対する比率、ΔE/E(%)を求めるという方法で、この比率の数値が小さい程、信頼性が高いと言える。
相対平均寿命は、比較例の電気二重層コンデンサのセルの平均寿命を1として算出した平均寿命である。相対平均寿命を求める方法としては、信頼性試験の場合と同様に70℃、の高温下で、3.0Vの電圧を電気二重層コンデンサのセルに印加した状態で、特定の時間だけ保持することを繰り返し、電気二重層コンデンサのセルの機能が損なわれるまでの時間を測定し、測定して得られる値をワイブル確率紙にプロットすることで求めた。
また、ESRの測定は、1Hzの試験信号周波数におけるインピーダンスを交流四端子法により測定し、その実数部を算出することで行った。実施例1実施例2、及び比較例についてのこれらの結果を、表1にまとめて示した。表1の初期容量は比較例を1としたときの相対値である。
表1において、初期容量を実施例と比較例で比較すると、被覆回数によらず、実施例は比較例を上回る容量を示している。また、被覆回数が5回を越えると容量値はほぼ一定となることがわかる。被覆回数が少ないとESRが高くなり、電圧降下分が増えるため容量が上がらず、導電材料の被覆の厚みがある程度以上確保されれば、導電率が充分に確保され、高容量が得られると考えられる。
信頼性試験と相対平均寿命の結果を、実施例と比較例で比較すると、信頼性、相対平均寿命のどちらにおいても、実施例は比較例と比べて電気二重層コンデンサとして優れた結果が得られている。これは分極性電極の材料に活性炭などの炭素質材料以外のものを使用することによって、電解液との反応がなくなり、ガス発生が避けられたためであると考えられる。
以上に説明したように、本発明によれば、信頼性が高く、高容量の電気二重層コンデンサを得ることができる。
1 正極分極性電極
2 負極分極性電極
3 セパレータ
4 正極集電体
5 負極集電体
6 ケース
7 キャップ
8 ガスケット
9,12 細孔
10 セラミックス
11 導電性材料
13 ミクロポア
14 炭素
2 負極分極性電極
3 セパレータ
4 正極集電体
5 負極集電体
6 ケース
7 キャップ
8 ガスケット
9,12 細孔
10 セラミックス
11 導電性材料
13 ミクロポア
14 炭素
Claims (5)
- メソポーラス構造の多孔質セラミックスに、導電性材料で被覆を施した分極性電極を有することを特徴とする電気二重層コンデンサ。
- 前記多孔質セラミックスは、二酸化珪素(SiO2)、珪素−チタン複合酸化物(SiTiO4)、酸化アルミニウム(Al2O3)から選ばれる少なくとも1種を含むことを特徴とする、請求項1に記載の電気二重層コンデンサ。
- 前記導電性材料は、インジウム−スズ複合酸化物、インジウム−亜鉛複合酸化物、酸化スズから選ばれる少なくとも1種を含むことを特徴とする、請求項1または請求項2に記載の電気二重層コンデンサ。
- メソポーラス構造の多孔質セラミックスに、インジウム−スズ複合酸化物、インジウム−亜鉛複合酸化物、酸化スズから選ばれる少なくとも1種を含む導電性材料による被覆処理を、少なくとも1回行う工程を有することを特徴とする、請求項1ないし請求項3のいずれかに記載の電気二重層コンデンサの製造方法。
- 前記被覆処理は、メソポーラス構造の多孔質セラミックスを、インジウム、スズ、亜鉛から選ばれる少なくとも1種を含む溶液に浸漬し、前記多孔質セラミックスに、前記溶液の含浸を行う工程を有することを特徴とする、請求項4に記載の電気二重層コンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377650A JP2005142381A (ja) | 2003-11-07 | 2003-11-07 | 電気二重層コンデンサ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377650A JP2005142381A (ja) | 2003-11-07 | 2003-11-07 | 電気二重層コンデンサ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005142381A true JP2005142381A (ja) | 2005-06-02 |
Family
ID=34688272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003377650A Pending JP2005142381A (ja) | 2003-11-07 | 2003-11-07 | 電気二重層コンデンサ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005142381A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100750992B1 (ko) | 2005-12-28 | 2007-08-22 | 엘지전자 주식회사 | 전기 이중층 캐패시터, 전기 이중층 캐패시터용 분극전극및 이들의 제조방법 |
CN102906834A (zh) * | 2010-04-02 | 2013-01-30 | 英特尔公司 | 电荷存储设备、其制备方法、其导电结构的制备方法、使用其的移动电子设备以及包含其的微电子设备 |
CN103988270A (zh) * | 2011-12-14 | 2014-08-13 | 英特尔公司 | 克服叠层电容器中的偏差 |
KR101578649B1 (ko) * | 2011-09-30 | 2015-12-18 | 인텔 코포레이션 | 에너지 저장 장치의 에너지 밀도 및 달성가능한 전력 출력을 증가시키는 방법 |
US20160300668A1 (en) * | 2013-04-26 | 2016-10-13 | Intel Corporation | Faradaic energy storage device structures and associated techniques and configurations |
CN107103993A (zh) * | 2012-04-25 | 2017-08-29 | 英特尔公司 | 能量存储设备、制造其的方法以及包含其的移动电子设备 |
-
2003
- 2003-11-07 JP JP2003377650A patent/JP2005142381A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100750992B1 (ko) | 2005-12-28 | 2007-08-22 | 엘지전자 주식회사 | 전기 이중층 캐패시터, 전기 이중층 캐패시터용 분극전극및 이들의 제조방법 |
CN102906834A (zh) * | 2010-04-02 | 2013-01-30 | 英特尔公司 | 电荷存储设备、其制备方法、其导电结构的制备方法、使用其的移动电子设备以及包含其的微电子设备 |
JP2013524504A (ja) * | 2010-04-02 | 2013-06-17 | インテル・コーポレーション | 電荷蓄積デバイス、電荷蓄積デバイスを製造する方法、電荷蓄積デバイスの導電構造を形成する方法、電荷蓄積デバイスを利用する移動型電子デバイス、及び、電荷蓄積デバイスを含むマイクロ電子デバイス |
KR101495971B1 (ko) * | 2010-04-02 | 2015-02-25 | 인텔 코오퍼레이션 | 전하 저장 디바이스, 이를 제조하는 방법, 이를 위한 전기 도전성 구조를 제조하는 방법, 이를 이용하는 이동 전자 디바이스, 및 이를 포함하는 마이크로전자 디바이스 |
US9013861B2 (en) | 2010-04-02 | 2015-04-21 | Intel Corporation | Charge storage device, method of making same, method of making an electrically conductive structure for same, mobile electronic device using same, and microelectronic device containing same |
US9368290B2 (en) | 2010-04-02 | 2016-06-14 | Intel Corporation | Charge storage device, method of making same, method of making an electrically conductive structure for same, mobile electronic device using same, and microelectronic device containing same |
EP2553696A4 (en) * | 2010-04-02 | 2016-07-06 | Intel Corp | LOAD MEMORY DEVICE, METHOD OF MANUFACTURING THEREFOR, METHOD FOR PRODUCING AN ELECTRICALLY CONDUCTIVE STRUCTURE THEREFOR, MOBILE ELECTRONIC DEVICE THEREWITH AND MICROELECTRONIC DEVICE THEREWITH |
US10777366B2 (en) | 2011-09-30 | 2020-09-15 | Intel Corporation | Method of increasing an energy density and an achievable power output of an energy storage device |
KR101578649B1 (ko) * | 2011-09-30 | 2015-12-18 | 인텔 코포레이션 | 에너지 저장 장치의 에너지 밀도 및 달성가능한 전력 출력을 증가시키는 방법 |
CN103988270A (zh) * | 2011-12-14 | 2014-08-13 | 英特尔公司 | 克服叠层电容器中的偏差 |
CN107103993A (zh) * | 2012-04-25 | 2017-08-29 | 英特尔公司 | 能量存储设备、制造其的方法以及包含其的移动电子设备 |
US9793061B2 (en) * | 2012-04-25 | 2017-10-17 | Intel Corporation | Energy storage device, method of manufacturing same, and mobile electronic device containing same |
US10068718B2 (en) * | 2013-04-26 | 2018-09-04 | Intel Corporation | Faradaic energy storage device structures and associated techniques and configurations |
US20160300668A1 (en) * | 2013-04-26 | 2016-10-13 | Intel Corporation | Faradaic energy storage device structures and associated techniques and configurations |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sayyed et al. | Nano-metal oxide based supercapacitor via electrochemical deposition | |
US5963417A (en) | Electrochemical capacitor | |
JP3978302B2 (ja) | スーパキャパシタ用金属酸化物電極及びその製造方法 | |
JP4843701B2 (ja) | ハイブリッドスーパーキャパシタ | |
US7084002B2 (en) | Method for manufacturing a nano-structured electrode of metal oxide | |
JP4708152B2 (ja) | 電気二重層キャパシタ電極用炭素材の製造方法 | |
US6097588A (en) | Electrode materials from hydrous metal and/or hydrous mixed metal oxides | |
WO2011112532A1 (en) | Electrical energy storage device containing an electroactive separator | |
JP2008227481A (ja) | 導電性スラリー、電極スラリー、それらを用いた電気二重層キャパシタ用電極 | |
TW201639220A (zh) | 電極材料及能量儲存設備 | |
JP2016531068A (ja) | Co2活性化ココナッツ炭を含有する高電圧edlc電極 | |
JP4310780B2 (ja) | ルテニウム酸ナノシートおよびその製造方法 | |
JP2003197487A (ja) | 電気二重層キャパシタ | |
JP2005142381A (ja) | 電気二重層コンデンサ及びその製造方法 | |
JP2005525700A (ja) | 高エネルギー密度を有するキャパシタ | |
JP6782950B2 (ja) | キャパシタ及びキャパシタ用電極 | |
TWI475583B (zh) | 一種奈米金屬線固態電容器結構與製造方法 | |
JP2008147283A (ja) | 電気二重層キャパシタ、その電極用活性炭およびその製造方法 | |
JP2003297699A (ja) | 電気二重層キャパシタ | |
JP4997279B2 (ja) | ハイブリッドスーパーキャパシタ | |
KR102188242B1 (ko) | 전극밀도를 개선할 수 있는 슈퍼커패시터 전극용 조성물, 이를 이용한 슈퍼커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 슈퍼커패시터 | |
Kumari et al. | High dielectric materials for supercapacitors | |
JP3792528B2 (ja) | 電気二重層コンデンサの製造方法 | |
JP2003109873A (ja) | 電気ニ重層キャパシタ | |
JP2002158140A (ja) | 電気化学キャパシタ |