JP2005136990A - 減少されたメモリの低密度パリティチェック（ｌｄｐｃ）コードを提供する方法および装置 - Google Patents

Abstract

【課題】低密度パリティチェック（ＬＤＰＣ）コードを発生させるアプローチを提供する。
【解決手段】ＬＤＰＣエンコーダ（２０３）がアウタBose Chaudhuri Hocqenghem（ＢＣＨ）コードを有するＬＤＰＣコードを発生させる。レート３／５コードに対して、アプローチは、“未修正”レート３／５コードに対して、性能に大きな影響を与えることなく、エッジ値の記憶に対する減少されたメモリ要求を生み出すデグリープロファイルを提供する。減少されたメモリのＬＤＰＣコードに対する関連パラメータは次の通りである。ｑ＝７２、ｎ_ldpc＝６４８００、ｋ_ldpc＝ｎ_BCH＝３８８８０、ｋ_BCH＝３８６８８。上記アプローチは衛星を通してのデジタルビデオブロードキャストサービスに特定のアプリケーションを有する。
【選択図】 図１

Description

関連出願

本願は２００３年１０月２７日に出願され、“減少されたメモリのレート３／５ＬＤＰＣコード”と題する米国仮出願第６０／５１４，６８０号に関係し、３５Ｕ．Ｓ．Ｃ．１１９条（ｅ）のもとで、この米国仮出願の先の出願日の利益を主張する。

発明の分野

本発明は通信システムに関し、特に、コード化システムに関する。

発明の背景

通信システムはコーディングを使用して雑音のある通信チャネルに渡る信頼性ある通信を確実に行う。例えば、衛星ネットワークのようなワイヤレス（または無線）システムでは、地理的および環境的要因からの雑音源が多い。これらの通信チャネルは固定容量を表し、これはある信号対雑音比（ＳＮＲ）におけるシンボル当たりのビットに関して表すことができ、（シャノン限界として知られる）理論的上限を規定する。結果として、コーディング設計はこのシャノン限界に近づくレートを達成することを目的としている。この目的は、帯域幅制約衛星システムに対して特に密接な関係がある。シャノン限界に近づくこのようなクラスのコードの１つは低密度パリティチェック（ＬＤＰＣ）コードである。

従来、ＬＤＰＣコードは多くの欠点があることから、幅広く採用されていなかった。１つの欠点はＬＤＰＣエンコーディング技術が非常に複雑であることである。その生成行列を使用してＬＤＰＣコードをエンコードするには、非常に大きな非希薄行列を記憶することが必要である。さらに、ＬＤＰＣコードは大きなブロックが効率的であることを必要とし、結果的に、ＬＤＰＣコードのパリティチェック行例が希薄であっても、これらの行列の記憶が問題である。

実現の将来的な見通しから、多数の難題に直面する。例えば、記憶装置はＬＤＰＣコードが実際には広まっていない重要な理由である。したがって、長いＬＤＰＣコードはより大きな記憶空間を要求する。また、ＬＤＰＣコード実現における主な難題はデコーダ中のいくつかの処理エンジン（ノード）間で接続ネットワークをどのように達成するかである。さらに、デコーディングプロセス、特にチェックノード動作における計算負荷は問題を生じる。

したがって、簡単なエンコーディングおよびデコーディングプロセスを使用するＬＤＰＣ通信システムに対する必要性がある。より複雑さを持ち込むことなく、ＬＤＰＣコードを使用して高データレートを効率的にサポートする必要性がある。ＬＤＰＣエンコーダおよびデコーダの性能を向上させる必要性もある。ＬＤＰＣコーディングを実現するための記憶要求を最小にする必要性もある。

発明の概要

これらおよび他の必要性は本発明により取り扱われる。ここで、低密度パリティチェック（ＬＤＰＣ）コードをエンコーディングするアプローチが提供される。エンコーダは、ＬＤＰＣコード化信号として送信するために、テーブル１にしたがって、アウタBose Chaudhuri Hocqenghem（ＢＣＨ）コードを有するＬＤＰＣコードを発生させる。特に、レート３／５コードに対して、テーブル１は、“未修正”レート３／５コードに対して、性能に大きな影響を与えることなく、エッジ値の記憶に対する減少されたメモリ要求を生み出すデグリープロファイルを提供する。このアプローチはＬＤＰＣコードの好都合なエンコーディングとともにデコーディングを有効に提供する一方で、記憶および処理リソースを最小にする。

本発明の実施形態の他の観点にしたがうと、ＬＤＰＣコードは、８−ＰＳＫ（位相偏移変調）、１６−ＱＡＭ（直交振幅変調）、ＱＰＳＫ（４相位相偏移変調）、１６−ＡＰＳＫ（振幅位相偏移変調）および３２−ＡＰＳＫのうちの１つを含む信号配列にしたがって変調される信号により表される。

本発明の実施形態のさらに別の観点にしたがうと、変調されたＬＤＰＣコード化信号はブロードバンド衛星アプリケーションのサポートで衛星リンクを通して送信される。

本発明のさらに他の観点、特徴および利点は、本発明を実施するために意図される最良の態様を含む、数多くの特定の実施形態および実施を単に例示することにより、以下の詳細の説明から容易に明らかになる。本発明は他のおよび異なる実施形態を行うこともでき、そのいくつかの詳細はすべて本発明の精神および範囲を逸脱することなく、さまざまな明白な点で修正できる。したがって、図面および説明は本質的に例証であると見なされるべきであり、限定的と見なされてはならない。

本発明は添付図面の図中に制限としてではなく例証として描かれ、図面において同じ参照番号は類似するエレメントに関係する。

好ましい実施形態の説明

減少されたメモリ要求を有するレート３／５低密度パリティチェック（ＬＤＰＣ）コードをエンコーディングする装置、方法およびソフトウェアを説明する。以下の説明においては、説明の目的のために、本発明の完全な理解を提供するため、多数の特定な詳細が述べられている。しかしながら、本発明がこれらの特定な詳細なしに、あるいは均等な構成で実現されてもよいことは当業者にとっては明らかである。他の例では、周知の構造およびデバイスは本発明を不必要に曖昧にするのを避けるためにブロック図で示されている。

図１は本発明の実施形態にしたがった、低密度パリティチェック（ＬＤＰＣ）コードを利用するように構成された通信システムの図である。デジタル通信システム１００は送信機１０１を含み、この送信機１０１は通信チャネル１０３を通して受信機１０５に向かう信号波形を発生させる。このディスクリート通信システム１００では、送信機１０１はディスクリートセットの可能性あるメッセージを生成するメッセージ源を有し、それぞれの可能性あるメッセージは対応する信号波形を持つ。これらの信号波形は通信チャネル１０３により、減衰され、そうでなければ変更される。チャネル１０３における雑音と戦うためにＬＤＰＣコードが利用される。

例として、チャネル１０３はブロードバンド衛星アプリケーションのサポートで衛星ターミナル（例えば非常に小型の開口ターミナル（ＶＳＡＴ））の役に立つ衛星リンクである。このようなアプリケーションには衛星ブロードキャスティングおよびインターラクティブサービス（およびデジタルビデオブロードキャスト（ＤＶＢ）−Ｓ２標準規格に準拠する）が含まれる。衛星を通してのデジタルビデオブロードキャスティング（ＤＶＢ−Ｓ）標準規格は世界中で幅広く採用されており、例えばデジタル衛星テレビ番組を提供している。

送信機１０１により発生されるＬＤＰＣコードは何らかの性能損失を生じさせることなく高速な構成を可能にする。送信機１０１から出力されるこのように構成されたＬＤＰＣコードは、変調スキーム（例えば８−位相偏移変調（ＰＳＫ））によりチャネルエラーに既に弱いビットノードに対してわずかな数のチェックノードを割り当てることを避ける。

このようなＬＤＰＣコードは（ターボコードと異なり）並列可能なデコーディングアルゴリズムを持ち、これは加算、比較およびテーブルルックアップのような簡単な動作を伴う効果がある。さらに、慎重に設計されたＬＤＰＣコードはエラーフロアーの兆候を何ら示さない。

本発明の１つの実施形態にしたがうと、送信機１０１は比較的に簡単なエンコーディング技術を使用して、（デコーディング中に効率的なメモリアクセスを促進する）パリティチェック行列に基づいてＬＤＰＣコードを発生させ、受信機１０５と通信する。送信機１０１はＬＤＰＣコードを使用し、ブロック長が十分に長ければ、ＬＤＰＣコードは連結ターボ＋ＲＳ（リードソロモン）コードより性能が優れる場合がある。

図２Ａおよび図２Ｂは図１の送信機に配置される例示的なＬＤＰＣエンコーダの図である。図２Ａに見られるように、送信機２００にはＬＤＰＣエンコーダ２０３が設けられ、ＬＤＰＣエンコーダ２０３は情報源２０１からの入力を受け入れ、受信機１０５におけるエラー訂正処理に適切なより高い冗長性のコード化ストリームを出力する。情報源２０１は、離散アルファベットＸからｋ個の信号を発生させる。ＬＤＰＣコードはパリティチェック行列で特定される。他方、ＬＤＰＣコードをエンコーディングするには、一般的には生成行列を特定することが必要になる。ガウス消去法を使用してパリティチェック行列から生成行列を得ることが可能であるが、結果として得られる行列はもはや希薄でなく、大きな生成行列を記憶することは複雑となる可能性がある。

エンコーダ２０３は、簡単なエンコーディング技術を使用して、変調器２０５に対する信号をアルファベットＹから発生させ、この簡単なエンコーディング技術は構造をパリティチェック行列に課すことによりパリティチェック行列のみ使用する。特に、行列のある部分を三角形に制約することによりパリティチェック行列に制限がおかれる。このようなパリティチェック行列の構造は図６で以下にさらに完全に説明する。このような制限は無視しうる性能損失となり、したがって魅力的なトレードオフとなる。

変調器２０５はエンコーダ２０３からのエンコード化メッセージを信号波形にマッピングし、この信号波形は送信アンテナ２０７に送られ、送信アンテナ２０７はこれらの波形を送信チャネル１０３を通して放射する。したがって、エンコード化メッセージは変調され、送信アンテナ２０７に配信される。以下で説明するように、送信アンテナ２０７からの送信は（図３に示されている）受信機に伝搬する。

図２Ｂは、本発明の１つの実施形態にしたがった、Bose Chaudhuri Hocqenghem（ＢＣＨ）エンコーダと巡回冗長検査（ＣＲＣ）エンコーダとともに利用されるＬＤＰＣエンコーダを示している。このシナリオのもとでは、ＣＲＣエンコーダ２０９とＢＣＨエンコーダ２１１とともに、ＬＤＰＣエンコーダ２０３により発生されるコードは連結されたアウタＢＣＨコードおよびインナ低密度パリティチェック（ＬＤＰＣ）コードを有する。さらに、エラー検出は巡回冗長検査（ＣＲＣ）コードを使用して達成される。例示的な実施形態におけるＣＲＣエンコーダ２０９は、生成多項式（Ｘ⁵＋Ｘ⁴＋Ｘ³＋Ｘ²＋１）（Ｘ²＋Ｘ＋１）（Ｘ＋１）を有する８ビットＣＲＣコードを使用してエンコードする。ＣＲＣコードはＢＣＨエンコーダ２１１に出力される。

図２Ｃは、本発明の実施形態にしたがった、ロングフレーム長ＬＤＰＣコードを発生させるための図２ＢのＬＤＰＣエンコーダのエンコーディングプロセスのフローチャートである。ステップ２１１において、情報ビットが受信され、エンコーダ２０９、２１１および２０３のチェーンにおいて処理される。結果的に、ステップ２２３において、ＬＤＰＣエンコーダ２０３は受信情報ビットに基づいてアウタＢＣＨコードを有するＬＤＰＣコードを発生させる。コードはＣＲＣコードも含む。次に、ＬＤＰＣコードは信号により表され、この信号はチャネル１０３を通しての送信のために、ステップ２２５により変調され、チャネル１０３は例示的な実施形態では、１つ以上の衛星ターミナルに対する衛星リンクである（ステップ２２７）。

ＬＤＰＣエンコーダ２０３はサイズｋ_ldpc、ｉ＝（ｉ₀，ｉ₁，…，ｉ_Kldpc-1）の情報ブロックをサイズｎ_ldpc、ｃ＝（ｉ₀，ｉ₁，…，ｉ_Kldpc-1，ｐ₀，ｐ₁，…，ｐ_{nldpc-Kldpc-1}）のコードワードにシステマティックにエンコードする。コードワードの送信は所定の順でｉ₀から開始し、ｐ_{nldpc-Kldpc-1}で終了する。

ＬＤＰＣエンコーダ２０３のタスクはｋ_ldpc情報ビットの各ブロック（ｉ₀，ｉ₁，…，ｉ_Kldpc-1）に対して、ｎ_ldpc−ｋ_ldpcパリティビット（ｐ₀，ｐ₁，…，ｐ_{nldpc-Kldpc-1}）を決定することである。手順は次の通りである。最初に、パリティビットが初期化される。ｐ₀＝ｐ₁＝ｐ₂＝…＝^ｐ _{nldpc-Kldpc-1}＝０。例として、ｋ_ldpcビットはシステマティックにエンコードされ、ｎ_ldpcビットが発生される。テーブル１の３／５レートコードに対して、関連パラメータは次の通りである。ｑ＝７２、ｎ_ldpc＝６４８００、ｋ_ldpc＝ｎ_BCH＝３８８８０、ｋ_BCH＝３８６８８。このコード設計はビットノードとチェックノードのデグリープロファイル（すなわち、ビットノード（またはチェックノード）からの送出エッジの数）を提供し、これは“未修正”３／５レートコードの性能を保持しながら、減少されたメモリ要求となる。減少されたメモリのレート３／５コードはデグリー８の１２９６０ビットノード、デグリー３の２５９２０ビットノード、デグリー２の２５９１９ビットノードおよびデグリー１の１ビットノードを有する。このコードはデグリー９の２５９１９チェックノード、およびデグリー８の１チェックノードも有する。

第１の情報ビットｉ₀はテーブル１の第１行で特定されるパリティビットアドレスにおいて累積される。したがって、以下の結果となる。

上記の式において、加算はＧＦ（２）におけるものである。

その後、次の３５９情報ビットｉ_m、ｍ＝１，２，…，３５９に対して、これらのビットはパリティビットアドレス｛ｘ＋ｍ ｍｏｄ３６０×ｑ｝ｍｏｄ（ｎ_ldpc−ｋ_ldpc）において累積される。ここでｘは第１ビットｉ₀に対応するパリティビットアキュムレータのアドレスを示し、ｑはコードレート依存定数である。レート３／５に対するｑ＝７２で例を続けると、情報ビットｉ₁に対して、以下の演算が実行される。

第３６１の情報ビットｉ₃₆₀に対して、パリティビットアキュムレータのアドレスはテーブル１の第２行に与えられている。同様な方法で、後続する３５９情報ビットｉ_m、ｍ＝３６１，３６２，…，７１９に対して、パリティビットアキュムレータのアドレスは式｛ｘ＋ｍ ｍｏｄ３６０×ｑ｝ｍｏｄ（ｎ_ldpc−ｋ_ldpc）を使用して得られる。ここでｘは情報ビットｉ₃₆₀に対応するパリティビットアキュムレータのアドレス、すなわちテーブル１の第２行におけるエントリを示す。同様に、３６０の新しい情報ビットの各グループに対して、テーブル１からの新しい行が使用されて、パリティビットアキュムレータのアドレスが発見される。

すべての情報ビットが使い尽くされた後に、最終パリティビットは次の通りに得られる。最初に、ｉ＝１で開始して、以下の演算が実行される。

ｐ_i，ｉ＝０，１，…，ｎ_ldpc−ｋ_ldpc−１の最終内容はパリティビットｐ_iに等しい。

すべての情報ビットが使い尽くされた後に、最終パリティビットは次の通りに得られる。最初に、ｉ＝１で開始して、以下の演算が実行される。

ｐ_i，ｉ＝０，１，…，ｎ_ldpc−ｋ_ldpc−１の最終内容はパリティビットｐ_iに等しい。

本発明の１つの実施形態にしたがった、ＢＣＨエンコーディングに関して、ＢＣＨエンコーダ２１１により利用されるＢＣＨコードの生成多項式は次の通りである。

ｇ（ｘ）＝（１＋ｘ＋ｘ³＋ｘ⁵＋ｘ¹⁴）×（１＋ｘ⁶＋ｘ⁸＋ｘ¹¹＋ｘ¹⁴）×（１＋ｘ＋ｘ²＋ｘ⁶＋ｘ⁹＋ｘ¹⁰＋ｘ¹⁴）×（１＋ｘ⁴＋ｘ⁷＋ｘ⁸＋ｘ¹⁰＋ｘ¹²＋ｘ¹⁴）×（１＋ｘ²＋ｘ⁴＋ｘ⁶＋ｘ⁸＋ｘ⁹＋ｘ¹¹＋ｘ¹³＋ｘ¹⁴）×（１＋ｘ³＋ｘ⁷＋ｘ⁸＋ｘ⁹＋ｘ¹³＋ｘ¹⁴）×（１＋ｘ²＋ｘ⁵＋ｘ⁶＋ｘ⁷＋ｘ¹⁰＋ｘ¹¹＋ｘ¹³＋ｘ¹⁴）×（１＋ｘ⁵＋ｘ⁸＋ｘ⁹＋ｘ¹⁰＋ｘ¹¹＋ｘ¹⁴）×（１＋ｘ＋ｘ²＋ｘ³＋ｘ⁹＋ｘ¹⁰＋ｘ¹⁴）×（１＋ｘ³＋ｘ⁶＋ｘ⁹＋ｘ¹¹＋ｘ¹²＋ｘ¹⁴）×（１＋ｘ⁴＋ｘ¹¹＋ｘ¹²＋ｘ¹⁴）×（１＋ｘ＋ｘ²＋ｘ³＋ｘ⁵＋ｘ⁶＋ｘ⁷＋ｘ⁸＋ｘ¹⁰＋ｘ¹³＋ｘ¹⁴）。

情報ビットｍ＝（ｍ_kbch-1，ｍ_kbch-2，…，ｍ₁，ｍ₀）のコードワードｃ＝（ｍ_kbch-1，ｍ_kbch-2，…，ｍ₁，ｍ₀，ｄ_nbch-kbch-1，ｄ_nbch-kbch-2，…，ｄ₁，ｄ₀）へのＢＣＨエンコーディングは以下の通りに達成される。メッセージ多項式ｍ（ｘ）＝ｍ_kbch-1ｘ^kbch-1＋ｍ_kbch-2ｘ^kbch-2＋…＋ｍ₁ｘ＋ｍ₀はｘ^nbch-kbchにより乗算される。次に、ｘ^nbch-kbchｍ（ｘ）はｇ（ｘ）により除算される。剰余としてのｄ（ｘ）＝ｄ_nbch-kbch-1ｘ^nbch-kbch-1＋…＋d₁ｘ＋d₀により、コードワード多項式は以下の通りにセットされる。ｃ（ｘ）＝ｘ^nbch-kbchｍ（ｘ）＋ｄ（ｘ）。

テーブル１に提供されているＬＤＰＣコードを設計する先のアプローチは、メモリ（例えばランダムアクセスメモリ（ＲＡＭ））内の隣接するメモリ位置に常に配置されるべき、ビットノードおよびチェックノードの区分されたグループに関する関連情報の記憶および検索を効果的に可能にする。結果的に、異なるデコーダを使用することなく、複数のコードレートをサポートすることができる。さらに、この設計は単一ＲＡＭバンクの使用を可能にし、それにより集積回路のサイズを最小にする。先に言及したように、例示的な実施形態では、ＭＰＥＧ（モーションピクチャエキスパートグループ）パケット送信のような、さまざまなデジタルビデオアプリケーションに対して、先のＬＤＰＣコードを使用することができる。

図３は図１のシステムにおける例示的な受信機の図である。受信側では、受信機３００には復調器３０１が含まれ、復調器３０１は送信機２００からの受信信号の復調を行う。これらの信号は復調のために受信アンテナ３０３において受信される。復調後、受信信号はＬＤＰＣデコーダ３０５に転送され、デコーダ３０５はビットメトリック発生器３０７とともに、メッセージＸ’を発生させることによりオリジナルソースメッセージを再構成しようと試行する。ビットメトリック発生器３０７は、デコーディングプロセス中にデコーダ３０５と行ったり来たり（反復的に）情報を交換してもよい。これらのデコーディングアプローチは２００３年７月３日に出願された“低密度パリティチェック（ＬＤＰＣ）デコーダにおけるルーティングのための方法およびシステム”と題する同時継続中の出願（シリアル番号１０／６１３，８２４号）でさらに完全に説明されている。テーブル１に関して構成されるＬＤＰＣコードは共通のデコーディングアーキテクチャを使用して複数のコードレート（結果的に、複数のデータレート）をサポートすることができることに留意すべきである。これに対して、例えば畳み込みコードは中間レートを達成するためにパンクチャ技術を必要とする。

本発明により提供される利点をさらに理解するために、図４で説明されているように、どのようにしてＬＤＰＣコードが発生されるかを調べることが有効である。

図４は本発明の実施形態にしたがった、希薄パリティチェック行列の図である。ＬＤＰＣコードは希薄パリティチェック行列Ｈ_(n-k)xnを有する長い線形ブロックコードである。一般的に、ブロック長ｎは数千から数万ビットの範囲をとる。説明のために、長さｎ＝８およびレート１／２のＬＤＰＣコードに対するパリティチェック行列が図４に示されている。同じコードは図５に関して２部グラフにより等価的に表すことができる。

図５は図４の行列のＬＤＰＣコードに対する２部グラフの図である。パリティチェック式は、各チェックノードについて、すべての隣接ビットノードの（ＧＦ（ガロア域）（２）に対する）合計が０に等しくなることを意味する。図に見られるように、ビットノードはグラフの左側を占め、予め定められた関係にしたがって、１つ以上のチェックノードと関係している。例えば、チェックノードｍ₁に対応して、以下の表現ｎ₁＋ｎ₄＋ｎ₅＋ｎ₈＝０がビットノードに関して存在する。

受信機３０３に戻ると、ＬＤＰＣデコーダ３０５はメッセージ通過デコーダとして考えられ、それによりデコーダ３０５はビットノードの値を発見することを目的としている。このタスクを達成するために、ビットノードとチェックノードは互いに繰り返し通信する。この通信の性質を以下に説明する。

チェックノードからビットノードについては、各チェックノードは隣接ビットノードに対して、他の隣接ビットノードから来る情報に基づいてそのビットノードの値と考えられる推定値（“オピニオン”）を提供する。例えば、先の例において、ｎ₄、ｎ₅およびｎ₈の合計がｍ₁にとって０の“ように見える”場合には、ｍ₁はｎ₁に対してｎ₁の値は０であると思うことを示し（なぜならｎ₁＋ｎ₄＋ｎ₅＋ｎ₈＝０）、そうでなければ、ｍ₁はｎ₁に対して、ｎ₁の値は１であると思えることを示す。さらに、軟判定デコーディングに対して、信頼性の尺度が加えられる。

ビットノードからチェックノードについては、各ビットノードは隣接チェックノードに対して、それの他の隣接チェックノードから来るフィードバックに基づいてそれ自体の値についての推定値を中継する。先の例では、ｎ₁は２つの隣接チェックノードｍ₁およびｍ₃のみを有する。ｍ₃から来るｎ₁へのフィードバックが、ｎ₁の値がおそらく０であることを示す場合には、ｎ₁はｎ₁自体の値の推定値は０であることをｍ₁に通知する。ビットノードが２つより多い隣接チェックノードを持つケースでは、ビットノードは、それと通信しているチェックノードに対して判定を報告する前に、それの他の隣接チェックノードから来るフィードバックにおいて多数決（軟判定）を実行する。先のプロセスはすべてのビットノードが正しい（すなわち、すべてのパリティチェック式が満たされる）と考えられるまで、あるいは予め定められた最大数の反復に達して、それによりデコーディングの失敗が宣言されるまで繰り返される。

図６は本発明の実施形態にしたがった、希薄パリティチェック行列の部分行列の図である。部分行列は低位三角領域に制限されたパリティチェック値を含む。先に説明したように、（図２Ａおよび図２Ｂの）エンコーダ２０３は、パリティチェック行列の低位三角領域の値を制限することにより、簡単なエンコーディング技術を使用することができる。本発明の実施形態にしたがうと、パリティチェック行列に課される制限は次の形態をとる。

Ｈ_(n-k)xn＝［Ａ_(n-k)xkＢ_(n-k)x(n-k)］
ここで、Ｂは低位三角行列である。

任意の情報ブロックｉ＝（ｉ₀，ｉ₁，…，ｉ_k-1）がＨc^T＝０を使用して、コードワードｃ＝（ｉ₀，ｉ₁，…，ｉ_k-1，ｐ₀，ｐ₁，…，ｐ_n-k-1）にエンコードされ、パリティビットに対して帰納的に解く。例えば、
ａ₀₀ｉ₀＋ａ₀₁ｉ₁＋…＋ａ_0,k-1ｉ_k-1＋ｐ₀＝０→ｐ₀を解き、
ａ₁₀ｉ₀＋ａ₁₁ｉ₁＋…＋ａ_1,k-1ｉ_k-1＋ｂ₁₀ｐ₀＋ｐ₁＝０→ｐ₁を解き、
ｐ₂，ｐ₃，…，ｐ_n-k-1に対して同様である。

図７は減少されたメモリのレート３／５ＬＤＰＣコード対ベースラインレート３／５ＬＤＰＣコードの性能を示すグラフである。このグラフはレート３／５のベースラインＬＤＰＣコードを減少されたメモリのレート３／５ＬＤＰＣコードのものとを比較する。ＤＶＢ−Ｓ２特定レート３／５ＬＤＰＣコードをベースラインとして使用する。２つのコード間の差はビットノードとチェックノードのデグリープロファイルにある。ＤＶＢ−Ｓ２標準３／５レートコードはデグリー１２の１２９６０ビットノード、デグリー３の２５９２０ビットノード、デグリー２の２５９１９ビットノード、デグリー１の１ビットノード、デグリー１１の２５９１９チェックノードおよびデグリー１０の１チェックノードを有する。性能差は標準３／５レートコードと減少されたメモリの３／５レートコードとの間でわずか０．１７ｄＢに過ぎない。多くのアプリケーションに対して、メモリコスト節約の場合、この“性能ペナルティ”は許容可能である。

先に詳述したようなＬＤＰＣエンコーディングプロセスはさまざまなハードウェアおよび／またはソフトウェア構成を通して実行することができる。実際、このアプローチは単にソフトウェア変更を通して容易に配備することもでき、したがって、コストのかかるハードウェア修正をなくす。

図８は本発明にしたがった実施形態を実現することができる例示的なハードウェアを図示している。コンピューテングシステム９００は、バス９０１または情報を通信する他の通信メカニズムと、バス９０１に結合され、情報を処理するプロセッサ９０３とを含む。コンピューテングシステム９００は、バス９０１に結合され、情報およびプロセッサ９０３により実行されるべき命令を記憶する、ランダムアクセスメモリ（ＲＡＭ）または他の動的記憶デバイスのような、メインメモリ９０５も含む。メインメモリ９０５は、プロセッサ９０３による命令の実行中に、一時的な変数や他の中間的な情報を記憶するのにも使用することができる。コンピューテングシステム９００は、バス９０１に結合され、プロセッサ９０３のために静的情報および命令を記憶するリードオンリーメモリ（ＲＯＭ）９０７や他の静的記憶デバイスをさらに含んでいてもよい。磁気ディスクや光学ディスクのような記憶デバイス９０９は、情報および命令を永続的に記憶するためにバス９０１に結合される。

コンピューテングシステム９００は、情報をユーザに表示するために、液晶ディスプレイまたはアクティブマトリクスディスプレイのような、ディスプレイ９１１にバス９０１を介して結合されてもよい。英数字および他のキーを含むキーボードのような入力デバイス９１３は情報およびコマンド選択をプロセッサ９０３に通信するためにバス９０１に結合されてもよい。入力デバイス９１３は、方向情報およびコマンド選択をプロセッサ９０３に通信し、ディスプレイ９１１上のカーソルの動きを制御するための、マウス、トラックボール、またはカーソル方向キーのようなカーソル制御を含むことができる。

本発明の１つの実施形態にしたがうと、図２Ｃのプロセスはメインメモリ９０５に含まれている命令の配列を実行するプロセッサ９０３に応答して、コンピューテングシステム９００により提供することができる。このような命令は、記憶デバイス９０９のような他のコンピュータ読み取り可能な媒体からメインメモリ９０５に読み込むことができる。メインメモリ９０５に含まれている命令の配列の実行はここで説明するプロセスステップをプロセッサ９０３に実行させる。マルチ処理構成の１つ以上のプロセッサを使用して、メインメモリ９０５に含まれている命令を実行してもよい。代替実施形態では、ソフトウェア命令の代わりにあるいはソフトウェア命令と組み合わせてハードワイヤード回路を使用して、本発明の実施形態を実現してもよい。他の例では、フィールドプログラム可能なゲートアレイ（ＦＰＧＡ）のような再構成可能なハードウェアを使用することができ、ＦＰＧＡでは、一般的にメモリルックアップテーブルをプログラムすることにより、実行時にその論理ゲートの機能性および接続トポロジーをカスタマイズすることができる。したがって、本発明の実施形態はハードウェア回路およびソフトウェアの何らかの特定な組み合わせに限定されるものではない。

コンピューテングシステム９００はバス９０１に結合された少なくとも１つの通信インターフェイス９１５も含む。通信インターフェイス９１５は（示されていない）ネットワークリンクに結合している２方向データ通信を提供する。通信インターフェイス９１５は、電気、電磁気または光の信号を送受信し、これらの信号はさまざまなタイプの情報を表すデジタルデータストリームを伝える。さらに、通信インターフェイス９１５は、ユニバーサルシリアルバス（ＵＳＢ）インターフェイス、ＰＣＭＣＩＡ（パーソナルコンピュータメモリカード国際協会）インターフェイスなどのような、周辺機器インターフェイスデバイスを含むことができる。

プロセッサ９０３は通信インターフェイス９１５を通して受信されているコードを実行し、および／またはコードを後での実行のために記憶デバイス９０９または他の不揮発性記憶装置に記憶させてもよい。この方法では、コンピューテングシステム９００は搬送波の形態でアプリケーションコードを得てもよい。

ここで使用されているような用語“コンピュータ読み取り可能な媒体”は、実行のためにプロセッサ９０３に命令を提供することに関係する任意の媒体に関係する。このような媒体は多くの形態をとることができ、これらに限定されないが、不揮発性媒体、揮発性媒体および送信媒体が含まれる。不揮発性媒体は、例えば記憶デバイス９０９のような光または磁気ディスクが含まれる。揮発性媒体はメインメモリ９０５のような動的メモリが含まれる。送信媒体は、バス９０１を構成するワイヤを含む、同軸ケーブル、銅線および光ファイバを含む。送信媒体は、無線周波数（ＲＦ）および赤外線（ＩＲ）データ通信中に発生されるもののような、音響、光または電磁気の波の形態もとることができる。コンピュータ読み取り可能な媒体の一般的な形態は、例えばフロッピ（登録商標）ディスク、フレキシブルディスク、ハードディスク、磁気テープ、他の任意の磁気媒体、ＣＤ−ＲＯＭ、ＣＤＲＷ、ＤＶＤ、他の任意の光媒体、パンチカード、紙テープ、光マークシート、穴や他の光学認識可能な表示のパターンを有する他の任意の物理媒体、ＲＡＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ（登録商標）−ＥＰＲＯＭ、他の任意のメモリチップまたはカートリッジ、搬送波、あるいはコンピュータが読み取ることができる他の任意の媒体を含む。

さまざまな形態のコンピュータ読み取り可能な媒体は実行するためにプロセッサに命令を提供することに関係してもよい。例えば、本発明の少なくとも一部を実行する命令は遠隔コンピュータの磁気ディスク上に最初に記憶されてもよい。このようなシナリオでは、遠隔コンピュータは命令をメインメモリにロードして、その命令をモデムを使用して電話回線を通して送信する。ローカルシステムのモデムは電話回線上でデータを受信し、赤外線送信機を使用して、データを赤外線信号に変換し、その赤外線信号を、パーソナルデジタルアシスタント（ＰＤＡ）およびラップトップのようなポータブルコンピューテングデバイスに送信する。ポータブルコンピューテングデバイス上の赤外線検出器は赤外線信号により運ばれる情報および命令を受信し、データをバス上に置く。バスはそのデータをメインメモリに伝え、このメインメモリからプロセッサは命令を取り出して実行する。メインメモリにより受信される命令は、オプション的に、プロセッサにより実行される前または後に記憶デバイス上に記憶されてもよい。

したがって、本発明のさまざまな実施形態はＬＤＰＣエンコーダを提供し、このＬＤＰＣエンコーダはテーブル１にしたがって、アウタBose Chaudhuri Hocqenghem（ＢＣＨ）コードを有するＬＤＰＣコードを発生させる。テーブル１は、ＬＤＰＣコード化信号として送信するために、パリティビットアキュムレータのアドレスを特定する。特に、レート３／５ＬＤＰＣコードに対して、テーブル１のコード設計は、未修正レート３／５ＬＤＰＣコードに対して減少されたメモリ要求を提供する。先のアプローチは性能を犠牲にすることなく減少された複雑さを生み出す。

本発明は多数の実施形態および構成とともに説明したが、本発明はそのように制限されるものではなく、さまざまな変形および均等構成をカバーし、これらも特許請求の範囲の範囲に入る。

図１は本発明の実施形態にしたがった、低密度パリティチェック（ＬＤＰＣ）コードを利用するように構成された通信システムの図である。 図２Ａは図１の送信機に配置された例示的なＬＤＰＣエンコーダの図である。 図２Ｂは図１の送信機に配置された例示的なＬＤＰＣエンコーダの図である。 図２Ｃは本発明の実施形態にしたがった、ＬＤＰＣコードを発生させるための図２ＢのＬＤＰＣエンコーダのエンコーディングプロセスのフローチャートである。 図３は図１のシステムにおける例示的な受信機の図である。 図４は本発明の実施形態にしたがった、希薄パリティチェック行列の図である。 図５は図４の行列のＬＤＰＣコードの２部グラフの図である。 図６は本発明の実施形態にしたがった、希薄パリティチェック行列の部分行列の図であり、部分行列は低位三角領域に制限されたパリティチェック値を含む。 図７は減少されたメモリのレート３／５ＬＤＰＣコード対ベースラインレート３／５の性能を示すグラフである。 図８は本発明の実施形態にしたがった、ＬＤＰＣエンコーディングプロセスを実行することができるコンピューテングシステムの図である。

Claims (13)

1. エンコーディングするための方法において、
   情報ビットを受信し、
   パリティビットアキュムレータのアドレスを特定するテーブル
   

   

   

   

   に関係する３／５のコードレートにしたがって、情報ビットに基づき、低密度パリティチェック（ＬＤＰＣ）コードのパリティビットを発生させることを含む方法。
2. ＬＤＰＣコード化信号を変調し、
   変調信号を送信することをさらに含む請求項１記載の方法。
3. 変調信号はブロードバンド衛星アプリケーションのサポートで衛星リンク（１０３）を通して送信される請求項２記載の方法。
4. 変調ステップは、８−ＰＳＫ（位相偏移変調）、１６−ＱＡＭ（直交振幅変調）、ＱＰＳＫ（４相位相偏移変調）、１６−ＡＰＳＫ（振幅位相偏移変調）および３２−ＡＰＳＫのうちの１つを含む信号配列にしたがって実行される請求項２記載の方法。
5. エンコーディングするための命令を記憶しているコンピュータ読み取り可能な媒体において、
   前記命令は、実行時に１つ以上のプロセッサに請求項１記載の方法を実行させるように構成されている媒体。
6. エンコーダ（２０３，２１１）において、
   情報ビットを受信する手段と、
   パリティビットアキュムレータのアドレスをそれぞれ特定する各テーブル
   

   

   

   

   に関係する複数のコードレートの１つにしたがって、情報ビットに基づき、ＬＤＰＣコード化信号として送信するために、アウタBose Chaudhuri Hocqenghem（ＢＣＨ）コードを有する低密度パリティチェック（ＬＤＰＣ）コードを発生させる手段とを具備するエンコーダ。
7. ＬＤＰＣコード化信号が変調されて衛星リンク（１０３）を通して送信される請求項６記載のエンコーダ（２０３，２１１）。
8. 変調信号はブロードバンド衛星アプリケーションのサポートにある請求項７記載のエンコーダ（２０３，２１１）。
9. 変調は、８−ＰＳＫ（位相偏移変調）、１６−ＱＡＭ（直交振幅変調）、ＱＰＳＫ（４相位相偏移変調）、１６−ＡＰＳＫ（振幅位相偏移変調）および３２−ＡＰＳＫのうちの１つを含む信号配列にしたがって実行される請求項７記載のエンコーダ（２０３，２１１）。
10. エンコーディングするための装置（２００）において、
    受信情報ビットに基づいて、ＬＤＰＣコードを出力するように構成された低密度パリティチェック（ＬＤＰＣ）エンコーダ（２０３）と、
    ＬＤＰＣエンコーダ（２０３）に結合され、ＬＤＰＣコードに対するアウタコードを提供するように構成されたBose Chaudhuri Hocqenghem（ＢＣＨ）エンコーダ（２１１）とを具備し、
    ＬＤＰＣコードは、パリティビットアキュムレータのアドレスを特定するテーブル
    

    

    

    

    に関係する３／５のコードレートにしたがって発生される装置。
11. ＬＤＰＣコード化信号を変調するように構成された変調器をさらに具備する請求項１０記載の装置（２００）。
12. 変調信号はブロードバンド衛星アプリケーションのサポートで衛星リンク（１０３）を通して送信される請求項１１記載の装置（２００）。
13. 変調は８−ＰＳＫ（位相偏移変調）、１６−ＱＡＭ（直交振幅変調）、ＱＰＳＫ（４相位相偏移変調）、１６−ＡＰＳＫ（振幅位相偏移変調）および３２−ＡＰＳＫのうちの１つを含む信号配列にしたがって実行される請求項１１記載の装置（２００）。

Images