JP2005136840A - 短絡保護回路 - Google Patents

Abstract

【課題】 ノイズの影響を受けることなしに短絡信号を確実に判定して短絡判定信号を出力することのできる簡易な構成の短絡保護回路を提供する。
【解決手段】 短絡信号を受けて導通される第１のスイッチ素子を介して充電されると共に、上記短絡信号が解除されたときに導通する第２のスイッチ素子を介して放電されて判定遅延時間Ｔoffを設定する第１のコンデンサ（判定遅延回路）と、前記短絡信号が解除されているときに導通する第３のスイッチ素子を介して充電されると共に、前記第１のコンデンサの充電電圧が所定の閾値よりも高いときに導通する第４のスイッチ素子を介して放電されて解除判定遅延時間Ｔonを設定する第２のコンデンサ（判定解除遅延回路）と、この第２のコンデンサの充電電圧が所定の閾値よりも低いときに短絡判定信号を出力するコンパレータ（制御信号生成回路）とを備える。
【選択図】 図１

Description

本発明は、短絡信号を判定して、例えば電源部の作動を制御する短絡判定信号を所定時間後に出力する短絡保護回路に関する。

各種信号線等の短絡を検出し、その短絡部位へ電源供給を停止させる為のインターフェースとして短絡保護回路がある。この種の短絡保護回路は、通常、ノイズによる誤動作を防止する為のＣＲ積分器等の遅延回路を備えており、ノイズ周期よりも長い時間に亘って短絡信号が入力されたときにだけ、所定の短絡判定信号を出力するように構成される（例えば特許文献１を参照）。また短絡信号が解除されたときには、例えばパワーオンリセット回路に見られるように、十分な時間的余裕を見込んで上記短絡判定信号の出力を停止するものとなっている（例えば特許文献２を参照）。
特開２００３−２１８６７３号公報 特開２００３−１５２５１５号公報

しかしながら特許文献１に示されるように、短絡判定信号を出力する制御信号生成部の前段に短絡信号を遅延するＣＲ積分器（遅延回路）を備えた短絡保護回路においては、ノイズが頻繁に生じるような場合、遅延回路を構成するコンデンサの充放電が短い周期で繰り返されるので、コンデンサの充電電圧を所定の閾値と比較して短絡判定信号を生成する制御信号生成部が誤作動したり、短絡判定信号が異常振動する虞がある。

例えば制御信号生成部を、前記コンデンサの充電電圧Ｖcが第１の閾値Ｖref1を上回ったときに短絡判定信号を出力し、コンデンサの充電電圧Ｖcが第１の閾値Ｖref1よりも低く設定された第２の閾値Ｖrfe2よりも下回ったときに短絡判定信号の出力を停止するようなシュミット型インバータにより構成されていても、ノイズにより充放電を繰り返すコンデンサの充電電圧Ｖcが、その充電時定数および放電時定数に応じて次第に変化するので、制御信号生成部（シュミット型インバータ）の誤動作を招来する要因となる。

本発明はこのような事情を考慮してなされたもので、その目的は、ノイズの影響を受けることなしに短絡信号を確実に判定して短絡判定信号を出力することのできる簡易な構成の短絡保護回路を提供することにある。

上述した目的を達成するべく本発明に係る短絡保護回路は、基本的には短絡信号の発生を検出する判定遅延回路と、短絡信号の解除を判定する判定解除遅延回路とを独立に設けることで、その耐ノイズ性を向上させたことを特徴としている。
具体的には本発明に係る短絡保護回路は、
[ａ] 短絡信号を受けて導通される第１のスイッチ素子を介して充電されると共に、上記短絡信号が解除されたときに導通する第２のスイッチ素子を介して放電されて判定遅延時間を設定する第１のコンデンサ（判定遅延回路）と、
[ｂ] 前記短絡信号が解除されているときに導通する第３のスイッチ素子を介して充電されると共に、前記第１のコンデンサの充電電圧が所定の閾値よりも高いときに導通する第４のスイッチ素子を介して放電されて解除判定遅延時間を設定する第２のコンデンサ（判定解除遅延回路）と、
[ｃ] この第２のコンデンサの充電電圧が所定の閾値よりも低いときに短絡判定信号を出力するコンパレータ（制御信号生成回路）と
を備えたことを特徴としている（請求項１）。

好ましくは前記第４のスイッチ素子を、前記第１のコンデンサの充電電圧を所定の閾値と比較して反転動作するシュミット型インバータを介して導通制御するように構成することが望ましい（請求項２）。
特に前記シュミット型インバータに、前記第１のスイッチ素子を介して前記第１のコンデンサが充電されたとき、前記第４のスイッチ素子を導通させて前記第２のコンデンサを放電させることで前記コンパレータを介して短絡判定信号を出力する機能を持たせると共に、このシュミット型インバータの制御の下で前記第４のスイッチ素子を介して前記第２のコンデンサの放電が完了するまでの時間については、前記第２のスイッチ素子を介して前記第１のコンデンサが放電されて前記シュミット型インバータが前記第４のスイッチ素子を遮断するまでの時間よりも短く設定することが望ましい（請求項３）。

更に前記第３のスイッチ素子を介する第２のコンデンサの充電速度を、前記第１のスイッチ素子を介する前記第１のコンデンサの充電速度および／または前記第２のスイッチ素子を介する前記第１のコンデンサの放電速度よりも遅く設定しておくことが好ましい（請求項４）。
また前記第４のスイッチ素子を介する前記第２のコンデンサの放電速度を、前記第１のコンデンサの充電速度および／または放電速度よりも早く設定することで、判定遅延回路（第１のコンデンサ）での遅延時間Ｔoffとは独立に、判定解除遅延回路（第２のコンデンサ）での遅延時間Ｔonを長く設定しておくことも有用である。

このように構成された短絡保護回路によれば、短絡信号を遅延してノイズの影響を除去して短絡判定を行う為の第１のコンデンサと、短絡信号が解除されているときにその解除判定を行うための第２のコンデンサとが独立しているので、ノイズに起因する第１のコンデンサの繰り返し充放電の影響を受けることなく確実に短絡判定を行うことができる。
特に前記第１のコンデンサの充電電圧を所定の閾値と比較して反転動作して第４のスイッチ素子を導通制御するシュミット型インバータを用い、前記第１のスイッチ素子を介して前記第１のコンデンサが充電されたとき、前記シュミット型インバータにより前記第４のスイッチ素子を導通させて前記第２のコンデンサを放電させることで前記コンパレータを介して短絡判定信号を出力するようにしているので、ノイズの影響を受けることなく確実に短絡判定信号を得ることができる。

また上記シュミット型インバータの制御の下で前記第４のスイッチ素子を介して前記第２のコンデンサの放電が完了するに要する時間を、前記第２のスイッチ素子を介して前記第１のコンデンサが放電されて前記シュミット型インバータが前記第４のスイッチ素子を遮断するに要する時間よりも短く設定しておくことで、前記シュミット型インバータが前記第４のスイッチ素子を遮断するとき、前記第２のコンデンサが十分に（完全に）放電した状態となっているので短絡解除判定時間を確実に設定することが可能となる。

また第１のコンデンサに対する充放電速度と、第２のコンデンサに対する十放電速度とを独立に設定することができるので、ノイズの影響を見込んだ短絡判定の遅延時間Ｔonと、短絡が解除された後に短絡判定信号を解除する上での時間的余裕を見込んだ短絡解除判定の遅延時間Ｔoffとを、その仕様に応じて任意に設定することが可能となるので、例えばデューティ比が５０％に近いノイズが混入した場合であってもその誤動作を確実に防止することが可能となる等の効果が奏せられる。

以下、図面を参照して本発明の一実施形態に係る短絡保護回路について説明する。
図１はこの実施形態に係る短絡保護回路の概略構成図で、１はノイズの影響を除去するべく短絡信号netＩＮを遅延して判定遅延時間Ｔoffを設定する為のする第１のコンデンサ（Ｃoff）、２は上記短絡信号netＩＮの解除を判定して所定の判定解除遅延時間Ｔonを設定する為の第２のコンデンサ（Ｃon）である。

上記第１のコンデンサ（Ｃoff）１を用いて構成される判定遅延回路１０は、短絡信号netＩＮを反転するインバータ１１と、このインバータ１１の出力をゲートに受けて動作制御される直列に接続されたｐチャネルＭＯＳトランジスタ（第１のスイッチ素子）１２とｎチャネルＭＯＳトランジスタ（第２のスイッチ素子）１３とを備える。第１のスイッチ素子であるｐチャネルＭＯＳトランジスタ１２は、前記短絡信号netＩＮ（Ｈレベル）が入力されたとき、インバータ１１からのＬレベルの出力を受けて導通して第１の定電流源Ｉpoffにより第１のコンデンサ（Ｃoff）１を充電する役割を担う。また第２のスイッチ素子であるｎチャネルＭＯＳトランジスタ１３は、前記短絡信号netＩＮが途絶えたとき、インバータ１１からのＨレベルの出力を受けて導通して第２の定電流源Ｉnoffにより第１のコンデンサ（Ｃoff）１を放電する役割を担う。

このようにして短絡信号netＩＮの入力により選択的に導通するＭＯＳトランジスタ（第１および第２のスイッチ素子）１２,１３により充放電が制御される第１のコンデンサ（Ｃoff）１の充電電圧netＣは、シュミット型インバータ１４を介して所定の閾値と比較判定されており、該シュミット型インバータ１４は上記充電電圧netＣが短絡判定電圧（第１の閾値）を上回ったときにその出力をＬレベルに変化させ、また上記短絡判定電圧よりも低く設定された短絡解除判定電圧（第２の閾値）を下回ったときにその出力をＨレベルに変化させるものとなっている。

一方、前記第２のコンデンサ（Ｃon）２を用いて構成される判定解除遅延回路２０は、前記短絡信号netＩＮが入力されていないときに導通するｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１と、前記第１のコンデンサ（Ｃoff）の充電電圧netＣに応じて反転動作する前記シュミット型インバータ１４の出力をインバータ１５を介してゲートに受けて導通制御されるｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２とを備える。第３のスイッチ素子であるｐチャネルＭＯＳトランジスタ２１は、前記短絡信号netＩＮが入力されていないとき、つまり短絡が生じていない定常時に導通して第３の定電流源Ｉponにより第２のコンデンサ（Ｃon）２を充電する役割を担う。また第４のスイッチ素子であるｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２は、前記シュミット型インバータ１４により短絡信号netＩＮの入力が判定されているとき、インバータ１５の出力を受けて導通して前記第２のコンデンサ（Ｃon）２に充電された電荷を放電させる役割を担う。

そして制御信号生成回路であるシュミット型インバータ３０は、第２のコンデンサ（Ｃon）２の充電電圧netＡを判定し、該充電電圧netＡが所定の閾値に満たない場合にＨレベルの短絡判定信号netＯＵＴを出力し、上記充電電圧netＡが所定の閾値を越えている場合には、その出力をＬレベルにして上記短絡判定信号netＯＵＴを出力を停止するものとなっている。

即ち、シュミット型インバータ１４は、前記ｐチャネルＭＯＳトランジスタ（第１のスイッチ素子）１２を介して前記第１のコンデンサ（Ｃoff）１が所定電圧まで充電されたとき、インバータ１５を介して前記ｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２を導通させて前記第２のコンデンサ（Ｃon）２を放電させる役割を担う。またｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１は、前記ｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２が遮断されているとき、第２のコンデンサ（Ｃon）２を充電する役割を担う。

特に第１のコンデンサ（Ｃoff）１が充電されて前記シュミット型インバータ１４の制御の下で前記第４のスイッチ素子を介して前記第２のコンデンサ（Ｃon）２の放電が完了するまでの時間については、短絡判定信号の入力がなくなり前記第２のスイッチ素子を介して前記第１のコンデンサ（Ｃoff）１が放電されて前記シュミット型インバータ１４が前記ｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２を遮断するまでの時間よりも短く設定設定されている。これによって前記ｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２が遮断される時点においては、前記第２のコンデンサ（Ｃon）２が完全に放電しており、前記ｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２の遮断に伴って前記ｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１を介する第２のコンデンサ（Ｃon）２の充電が開始されるようになっている。

そしてｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１を介する第２のコンデンサ（Ｃon）２の充電速度（充電所要時間）は、前記ｐチャネルＭＯＳトランジスタ（第１のスイッチ素子）１２を介する第１のコンデンサ（Ｃoff）１の充電速度（充電所要時間）、およびｎチャネルＭＯＳトランジスタ（第２のスイッチ素子）１３を介する上記第１のコンデンサ（Ｃoff）１の放電速度（放電所要時間）よりも遅く設定されている。またｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２を介する第２のコンデンサ（Ｃon）２の放電速度（放電所要時間）は、前記第１のコンデンサ（Ｃoff）１の充電速度（充電時間）および放電速度（放電所要時間）よりも十分早く設定されている。

尚、第１のコンデンサコンデンサ（Ｃoff）１の充電時間を、第２のコンデンサ（Ｃon）２の充電時間よりも短くしておけば、短絡時における過大電流が流れることを防止することができ、ＭＯＳトランジスタからなる各スイッチ素子１１,１２,２１,２２の破壊を防止する上で好適である。また第１のコンデンサコンデンサ（Ｃoff）１の充電時間とその放電時間とをほぼ同じに設定しておけば、これによって耐ノイズ性を十分に高めることができる。ちなみに第１のコンデンサコンデンサ（Ｃoff）１の充電時間については、短絡時に流れる過大電流とスイッチ素子１１,１２,２１,２２の破壊条件とを勘案してその最大時間を設定しておけば十分である。

但し、第１のコンデンサ（Ｃoff）１の放電時間については、前述したようにその放電時間を短くすると第２のコンデンサ（Ｃon）２を十分に放電することができなくなるので、或る程度の時間を見込むことが必要である。また第１のコンデンサ（Ｃoff）１の充電時間に比較してその放電時間を長くすると、ノイズによって該第１のコンデンサ（Ｃoff）１が次第に充電されていくことになるので、上述したように耐ノイズ性を考慮してその充電時間と放電時間とをほぼ等しく設定しておくことが好ましい。

このように構成された短絡保護回路の基本動作について図２を参照して説明すると、常時（定常時）には短絡信号netＩＮが入力されないので、ｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１の導通によって第２のコンデンサ（Ｃon）２は第３の定電流源Ｉponからの電流を受けて充電されている。そして、図２(ｂ)に示すように第２のコンデンサ（Ｃon）２の充電電圧netＡが所定の短絡検出解除電圧を越えたとき［タイミングｔ１］、図２(ｄ)に示すように制御信号生成回路であるシュミット型インバータ３０はその出力をＬレベルに落として短絡判定信号netＯＵＴを出力を停止する。

＜短絡判定動作＞
このような状態において図２(ａ)に示すように短絡信号netＩＮが入力されると［タイミングｔ２］、これを受けて前記ｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１が遮断されてる第２のコンデンサ（Ｃon）２の充電が停止すると同時に、ｐチャネルＭＯＳトランジスタ（第１のスイッチ素子）１２が導通し、図２(ｃ)に示すように第１のコンデンサ（Ｃoff）１の充電が開始される。そしてこの第１のコンデンサ（Ｃoff）１の充電に伴って所定時間後に該コンデンサ（Ｃoff）１の充電電圧netＣが前記シュミット型インバータ１４に設定された短絡検出電圧を越えると[タイミングｔ３]、これによってｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２が導通し、図２(ｂ)に示すように前記第２のコンデンサ（Ｃon）２に充電された電荷が一気に放電される。この結果、第２のコンデンサ（Ｃon）２の充電電圧netＡの低下に伴ってシュミット型インバータ３０が反転動作し、図２(ｄ)に示すようにＨレベルの短絡判定信号netＯＵＴが出力されることになる。従って短絡信号netＩＮが入力されたとき[タイミングｔ２]、前述した第１の第１のコンデンサ（Ｃoff）１の充電に要する時間Ｔoffを経て短絡判定信号netＯＵＴが出力されることになる［タイミングｔ３］。

＜短絡解除判定＞
一方、上述した如くして短絡判定信号netＯＵＴを出力している状態において、前記短絡信号netＩＮが入力が途絶えたとき、つまり短絡信号netＩＮが解除されると［タイミングｔ４］、これによって前記判定解除遅延回路２０におけるｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１が再び導通される。しかしこの時点においては、後述するようにｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２が導通状態に保たれているので第２のコンデンサ（Ｃon）２が充電されることはない。

また短絡信号netＩＮが解除されたときには［タイミングｔ４］、同時に判定遅延回路１０におけるｐチャネルＭＯＳトランジスタ（第１のスイッチ素子）１２が遮断され、これに代わってｎチャネルＭＯＳトランジスタ（第２のスイッチ素子）１３が導通する。するとｎチャネルＭＯＳトランジスタ（第２のスイッチ素子）１３の導通に伴って第１のコンデンサ（Ｃoff）１に充電された電荷が放電され、図２(ｃ)に示すようにその充電電圧netＣが次第に低下する。そしてこの第１のコンデンサ（Ｃoff）１の充電電圧netＣが前記シュミット型インバータ１４に設定された短絡検出解除電圧を下回ったとき［タイミングｔ５］、これによって前記ｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２が遮断される。つまり短絡信号netＩＮの解除から所定時間後にｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２の導通が解除される。

すると前述したように短絡信号netＩＮの解除に伴ってｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１が導通しているので、図２(ｂ)に示すようにこの時点から前記第２のコンデンサ（Ｃon）２の充電が開始される。そしてこの第２のコンデンサ（Ｃon）２の充電に伴ってその充電電圧netＡが所定の短絡検出解除電圧を越えたとき［タイミングｔ６］、図２(ｄ)に示すように制御信号生成回路であるシュミット型インバータ３０はその出力をＬレベルに落として短絡判定信号netＯＵＴを出力を停止することになる。

＜ノイズに対する動作＞
次に上述した短絡信号netＩＮに代わってノイズが周期的に入力した場合について図３を参照して説明する。
短絡信号netＩＮが入力していない定常状態であって、第２のコンデンサ（Ｃon）２が十分に充電されており、短絡判定信号netＯＵＴが出力されていない状態において図３(ａ)に示すように短絡信号netＩＮと同レベルのノイズが周期的に入力されると、このノイズを受けて判定遅延回路１０における第１のコンデンサ（Ｃoff）１は図３(ｃ)に示すように周期的に充放電される。このときノイズの入力に伴って判定解除遅延回路２０におけるｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１が周期的に遮断される。

しかしながら第１のコンデンサ（Ｃoff）１はノイズの周期に応じて僅かな時間ずつ充放電が繰り返されるだけなので、その充電電圧netＣはシュミット型インバータ１４に設定された短絡検出電圧を超えることがなく、従ってｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）２２はノイズの入力に拘わりなく遮断状態に保たれる。この結果、前記第２のコンデンサ（Ｃon）２の充電電圧netＡは、前述したようにノイズによってｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）２１が導通／遮断を繰り返すといえども一定に保たれるので、制御信号生成回路であるシュミット型インバータ３０からＨレベルの短絡判定信号netＯＵＴが出力されることはない。従って上述した構成の短絡保護回路によれば、ノイズの影響を受けることなく、前述したように短絡信号netＩＮが入力されたときにだけ短絡判定信号netＯＵＴを出力することになる。

ちなみに従来一般的な短絡保護回路においては、１つの充放電用コンデンサの充放電時定数を変えて２つの異なる短絡信号判定遅延時間と短肉信号解除判定遅延時間を設定しているだけなので、例えばその充電時定数を放電時定数よりも長くしたような場合、図３(ａ)に示すようなノイズが入力すると上記コンデンサの充電電圧が図３(ｂ)に破線で示すように変化することになる。この結果、その充放電時定数に応じた充放電の繰り返しが生じても上記コンデンサは充電し難く、且つ放電し易い状態であるので、仮にデューティ比が５０％に近いノイズが入力すると上記コンデンサの充電電圧が次第に低下する。すると図３(ｄ)に破線で示すように短絡判定信号netＯＵＴが誤って出力される虞がある。

しかし上述した構成の本発明に係る短絡保護回路によれば、前述した第２のコンデンサ（Ｃon）２の放電が、第１のコンデンサ（Ｃoff）１の充電電圧netＣが十分に高くなったときにだけ許可されるように構成されているので、第１のコンデンサ（Ｃoff）１を十分に充電し得る所定時間幅以上の短絡信号netＩＮが入力されない限り、短絡判定信号netＯＵＴが出力されることがない。従って耐ノイズ性が十分に高い短絡保護回路を実現することができる。

尚、上述した短絡保護回路を実現するに際しては、例えば図４にその具体的な回路構成を示すように、基本的にはｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとを用いて相補型のインバータ１１およびシュミット型インバータ１４,１５,３０をそれぞれ構成し、前述した第１〜第４のスイッチ素子（ＭＯＳトランジスタ１２,１３,２１,２２）と共に集積回路化するようにすれば良い。

ちなみにこの例では、インバータ１１は、電源ライン間に直列に設けられて、ゲートを共通に接続したｐチャネルＭＯＳトランジスタ（ＭＰＯａ）とｎチャネルＭＯＳトランジスタ（ＭＮＯａ）とにより構成される。
またシュミット型インバータ１４については、電源ライン間に直列に設けられた２つのｐチャネルＭＯＳトランジスタ（ＭＰ２ａｕ,ＭＰ２ａ）および２つのｎチャネルＭＯＳトランジスタ（ＭＮ２ａ,ＭＮ２ａｄ）とからなる１段目のインバータと、その出力を受けるｐチャネルＭＯＳトランジスタ（ＭＰ３ａ）とｎチャネルＭＯＳトランジスタ（ＭＮ３ａ）との直列回路からなる２段目のインバータ、そしてこの２段目のインバータの出力を１段目のインバータに帰還する前記ｐチャネルＭＯＳトランジスタ（ＭＰ２ａｕ）およびｎチャネルＭＯＳトランジスタ（ＭＮ２ａｄ）にそれぞれ並列接続されたｐチャネルＭＯＳトランジスタ（ＭＰ２ａｓ）およびｎチャネルＭＯＳトランジスタ（ＭＮ２ａｓ）とにより構成すれば良い。

同様に制御信号生成回路であるシュミット型インバータ３０については、電源ライン間に直列に設けられた２つのｐチャネルＭＯＳトランジスタ（ＭＰ２ｕ,ＭＰ２）および２つのｎチャネルＭＯＳトランジスタ（ＭＮ２,ＭＮ２ｄ）とからなる１段目のインバータと、その出力を受けるｐチャネルＭＯＳトランジスタ（ＭＰ３）とｎチャネルＭＯＳトランジスタ（ＭＮ３）との直列回路からなる２段目のインバータ、そしてこの２段目のインバータの出力を１段目のインバータに帰還する前記ｐチャネルＭＯＳトランジスタ（ＭＰ２ｕ）およびｎチャネルＭＯＳトランジスタ（ＭＮ２ｄ）にそれぞれ並列接続されたｐチャネルＭＯＳトランジスタ（ＭＰ２ｓ）およびｎチャネルＭＯＳトランジスタ（ＭＮ２ｓ）、更に電源ライン間に直列に設けられて上記２段目のインバータの出力をゲートに受けるｐチャネルＭＯＳトランジスタ（ＭＰ４）とｎチャネルＭＯＳトランジスタ（ＭＮ４）とからなる３段目のインバータとにより構成すれば良い。

尚、本発明は上述した実施形態に限定されるものではない。例えば第１および第２のコンデンサ（Ｃoff,Ｃon）１,２に対する充電速度および放電速度については、その充放電電流Ｉpon,Ｉpoff,Ｉnoffを個別に設定することに代えて、コンデンサ（Ｃoff,Ｃon）１,２にそれぞれ直列に接続される抵抗を用いてその充放電時定数を異ならせて設定することも可能である。また短絡信号netＩＮを検出して短絡判定信号netＯＵＴを出力するまでの判定遅延時間Ｔoff、および短絡信号netＩＮの解除を検出して短絡判定信号netＯＵＴの出力を解除するまでの解除判定遅延時間Ｔonについては、要求されたインターフェース仕様に応じて設定すれば良いものである。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

本発明の一実施形態に係る短絡保護回路の概略構成を示す図。 図１に示す短絡保護回路の基本的な動作を説明するための信号波形図。 図１に示す短絡保護回路のノイズに対する動作を説明する為の信号波形図。 短絡保護回路の具体的な構成例を示す回路図。

符号の説明

１ 判定遅延時間Ｔoffを設定する為の第１のコンデンサ（Ｃoff）
２ 解除判定遅延時間Ｔonを設定する為の第２のコンデンサ（Ｃon）
１０ 判定遅延回路
１１ インバータ
１２ ｐチャネルＭＯＳトランジスタ（第１のスイッチ素子）
１３ ｎチャネルＭＯＳトランジスタ（第２のスイッチ素子）
１４ シュミット型インバータ
１５ インバータ
２０ 判定解除遅延回路
２１ ｐチャネルＭＯＳトランジスタ（第３のスイッチ素子）
２２ ｎチャネルＭＯＳトランジスタ（第４のスイッチ素子）
３０ シュミット型インバータ（制御信号生成回路）

Claims (4)

1. 短絡信号を受けて導通される第１のスイッチ素子を介して充電されると共に、上記短絡信号が解除されたときに導通する第２のスイッチ素子を介して放電されて判定遅延時間を設定する第１のコンデンサと、
   前記短絡信号が解除されているときに導通する第３のスイッチ素子を介して充電されると共に、前記第１のコンデンサの充電電圧が所定の閾値よりも高いときに導通する第４のスイッチ素子を介して放電されて解除判定遅延時間を設定する第２のコンデンサと、
   この第２のコンデンサの充電電圧が所定の閾値よりも低いときに短絡判定信号を出力するコンパレータと
   を具備したことを特徴とする短絡保護回路。
2. 前記第４のスイッチ素子は、前記第１のコンデンサの充電電圧を所定の閾値と比較して反転動作するシュミット型インバータを介して導通制御されるものである請求項１に記載の短絡保護回路。
3. 前記シュミット型インバータは、前記第１のスイッチ素子を介して前記第１のコンデンサが充電されたとき、前記第４のスイッチ素子を導通させて前記第２のコンデンサを放電させることで前記コンパレータを介して短絡判定信号を出力するものであって、
   前記第４のスイッチ素子を介して前記第２のコンデンサの放電が完了するまでの時間は、前記第２のスイッチ素子を介して前記第１のコンデンサが放電されて前記シュミット型インバータが前記第４のスイッチ素子を遮断するまでの時間よりも短く設定されている請求項２に記載の短絡保護回路。
4. 前記第３のスイッチ素子を介する第２のコンデンサの充電速度は、前記第１のスイッチ素子を介する前記第１のコンデンサの充電速度および／または前記第２のスイッチ素子を介する前記第１のコンデンサの放電速度よりも遅く設定されている請求項３に記載の短絡保護回路。

Images