JP2005136002A - Mask for photo-electrochemical etching, its forming method and manufacturing method for semiconductor device using the same - Google Patents

Mask for photo-electrochemical etching, its forming method and manufacturing method for semiconductor device using the same Download PDF

Info

Publication number
JP2005136002A
JP2005136002A JP2003367947A JP2003367947A JP2005136002A JP 2005136002 A JP2005136002 A JP 2005136002A JP 2003367947 A JP2003367947 A JP 2003367947A JP 2003367947 A JP2003367947 A JP 2003367947A JP 2005136002 A JP2005136002 A JP 2005136002A
Authority
JP
Japan
Prior art keywords
mask
etching
photoresist pattern
aluminum
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003367947A
Other languages
Japanese (ja)
Other versions
JP4151560B2 (en
JP2005136002A5 (en
Inventor
Hideyuki Oki
英之 大来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003367947A priority Critical patent/JP4151560B2/en
Publication of JP2005136002A publication Critical patent/JP2005136002A/en
Publication of JP2005136002A5 publication Critical patent/JP2005136002A5/ja
Application granted granted Critical
Publication of JP4151560B2 publication Critical patent/JP4151560B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mask which can be used for a photo-electrochemical etching, can be worked finely, and has a resistance against an acid and an alkali, to provide a method for forming the mask and a manufacturing method for a semiconductor device using the mask for the photo-electrochemical etching. <P>SOLUTION: The mask 130 for the photo-electrochemical etching to a III nitride semiconductor 106 is composed of one kind or two kinds or more of mask materials selected from a mask material group consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、光電気化学エッチング用マスク、光電気化学エッチング用マスクの形成方法及び光電気化学エッチング用マスクを用いた半導体装置の製造方法に関するものである。   The present invention relates to a photoelectrochemical etching mask, a method for forming a photoelectrochemical etching mask, and a method for manufacturing a semiconductor device using the photoelectrochemical etching mask.

高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)において、高増幅特性、高周波数特性を実現するためにリセスゲート構造が用いられる。HEMTは、GaAs系、InP系のIII−V族半導体デバイスで多用されている。III−V族半導体であるIII族窒化物半導体は、HEMTとして使用可能である。しかし、実際には、III族窒化物半導体デバイスでは、リセスゲート構造はあまり用いられていない。これは、III族窒化物半導体が化学的に安定な物質であるため、ウェットエッチングが困難であることによる。   In a high electron mobility transistor (HEMT), a recessed gate structure is used to realize high amplification characteristics and high frequency characteristics. The HEMT is widely used in GaAs-based and InP-based group III-V semiconductor devices. A group III nitride semiconductor which is a group III-V semiconductor can be used as a HEMT. However, in reality, the recess gate structure is not often used in the group III nitride semiconductor device. This is because the group III nitride semiconductor is a chemically stable material, so that wet etching is difficult.

III族窒化物半導体のエッチング方法として、シリコン酸化物等をマスク材とするドライエッチング法(例えば、特許文献1参照。)や、光電気化学エッチング法が提案されている(例えば、特許文献2または非特許文献1参照)。   As a method for etching a group III nitride semiconductor, a dry etching method using silicon oxide or the like as a mask material (for example, see Patent Document 1) or a photoelectrochemical etching method has been proposed (for example, Patent Document 2 or Non-patent document 1).

特に、この光電気化学エッチングをリセスエッチングに適用することで、安価で大面積かつ高均一なリセスエッチングができると期待される(例えば、非特許文献2参照)。
特許第3254436号公報「窒化ガリウム系化合物半導体におけるエッチングマスクの製造方法」(段落0008から0010) 特開平11−229199号公報「窒化物材料のエッチング方法」(請求項1) C.Youtsey他著「Smooth n−type GaN surfaces by photoenhanced wet etching」Appl. Phys. Lett. 72,pp.560−562,1998年 Jae−Seung LEE他著「Photo−Electrochemical Gate Recess Etching for the Fabrication of AlGaN/GaN Heterostructure Field Effect Transistor」Jpn. J. Appl. Phys. 40,pp.L198−L200,2001年
In particular, by applying this photoelectrochemical etching to recess etching, it is expected that recess etching with a large area and high uniformity can be performed at low cost (for example, see Non-Patent Document 2).
Japanese Patent No. 3254436 “Method for manufacturing etching mask in gallium nitride compound semiconductor” (paragraphs 0008 to 0010) JP 11-229199 A “Nitride Material Etching Method” (Claim 1) C. Youthsey et al., “Smooth n-type GaN surfaces by photoenhanced wet etching” Appl. Phys. Lett. 72, pp. 560-562, 1998 Jae-Seung LEE et al., “Photo-Electrochemical Gate Recessed Etching for the Fabrication of AlGaN / GaN Heterostructure Field Effect Transistor” Jpn. J. et al. Appl. Phys. 40, pp. L198-L200, 2001

しかしながら、ドライエッチング法では、半導体基板表面付近がプラズマイオン等によるダメージを受ける恐れがある。   However, in the dry etching method, the vicinity of the semiconductor substrate surface may be damaged by plasma ions or the like.

光電気化学エッチング法を行った場合、従来用いられている金属、フォトレジスト又はワックスによる光電気化学エッチング用マスク(以下、単にマスクと称する。)は、エッチング後に除去しなければならず、その除去作業の際に、半導体表面を汚す心配がある。   When the photoelectrochemical etching method is performed, a conventionally used mask for photoelectrochemical etching (hereinafter simply referred to as a mask) using a metal, a photoresist or a wax must be removed after the etching, and the removal is performed. There is a concern that the surface of the semiconductor is contaminated during the work.

さらに、金属、フォトレジスト又はワックスによるマスクは、それぞれ、以下のような実用上の課題を持っている。金属マスクは、電極を作成した後に光電気化学エッチングを行う場合には使えない。ワックスマスクは、フォトリソグラフィが使えないため、微細なパターンをエッチングできない。フォトレジストマスクは、エッチング表面に析出する多量の酸化物を除去する際に使用される熱アンモニア水や酸等への耐性が弱い。   Furthermore, masks made of metal, photoresist, or wax each have the following practical problems. The metal mask cannot be used when photoelectrochemical etching is performed after the electrode is formed. Since the wax mask cannot use photolithography, a fine pattern cannot be etched. The photoresist mask has low resistance to hot ammonia water, acid, and the like used when removing a large amount of oxide deposited on the etching surface.

また、光電気化学エッチングで、他の半導体の、従来のウェットエッチングやドライエッチングで使用されているマスク材が使用できるかどうかは不明である。   In addition, it is unclear whether a mask material used in conventional wet etching or dry etching of another semiconductor can be used in photoelectrochemical etching.

そこで、この発明は、光電気化学エッチングに利用でき、微細加工が可能で、かつ、酸やアルカリに対して耐性がある光電気化学エッチング用マスク及びその形成方法を提供することを目的とする。また、この光電気化学エッチング用マスクを用いた半導体装置の製造方法を提供することを他の目的とする。   Accordingly, an object of the present invention is to provide a photoelectrochemical etching mask that can be used for photoelectrochemical etching, can be finely processed, and is resistant to acids and alkalis, and a method for forming the same. It is another object of the present invention to provide a method for manufacturing a semiconductor device using the photoelectrochemical etching mask.

この発明のIII族窒化物半導体に対する光電気化学エッチング用マスクによれば、このマスクを、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種又は2種以上のマスク材料で構成している。   According to the photoelectrochemical etching mask for a group III nitride semiconductor of the present invention, the mask is selected from a mask material group consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride. In addition, it is composed of one or more kinds of mask materials.

この発明の光電気化学エッチング用マスクの形成方法は、以下の工程を含む。第1工程では、III族窒化物半導体基板の上側の全面に、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種又は2種以上のマスク材料からなる予備マスク層を形成する。第2工程では、第1工程で形成した予備マスク層上に、フォトレジスト層を形成した後、フォトレジスト層に開口部をパターニング形成してフォトレジストパターンを形成する。第3工程では、フォトレジストパターンの開口部に露出している予備マスク層の領域部分をエッチング除去して開口部を形成する。第4工程では、フォトレジストパターンを除去する。   The method for forming a photoelectrochemical etching mask of the present invention includes the following steps. In the first step, one or two kinds selected from the mask material group consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride are formed on the entire upper surface of the group III nitride semiconductor substrate. A preliminary mask layer made of the above mask material is formed. In the second step, a photoresist layer is formed on the preliminary mask layer formed in the first step, and then an opening is patterned in the photoresist layer to form a photoresist pattern. In the third step, the region of the preliminary mask layer exposed at the opening of the photoresist pattern is removed by etching to form the opening. In the fourth step, the photoresist pattern is removed.

この発明のIII族窒化物半導体装置の製造方法は、以下の工程を含む。第1工程では、III族窒化物半導体基板の表面に、ソース電極及びドレイン電極を形成する。第2工程では、ソース電極及びドレイン電極を形成したIII族窒化物半導体基板の上側の全面に、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種又は2種以上のマスク材料からなる予備マスク層を形成する。第3工程では、第2工程で形成した予備マスク層上に、フォトレジスト層を形成した後、フォトレジスト層に開口部をパターニング形成してフォトレジストパターンを形成する。第4工程では、フォトレジストパターンの開口部に露出している予備マスク層の領域部分をエッチング除去して開口部を形成する。第5工程では、フォトレジストパターンを除去して、光電気化学エッチング用マスクを形成する。第6工程では、第5工程までの工程で形成した光電気化学エッチング用マスクを用いて、III族窒化物半導体基板に対して光電気化学エッチングを行う。第7工程では、光電気化学エッチングによりエッチングされた部分にゲート電極を形成する。   The method for manufacturing a group III nitride semiconductor device of the present invention includes the following steps. In the first step, a source electrode and a drain electrode are formed on the surface of the group III nitride semiconductor substrate. In the second step, a mask material group made of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride is formed on the entire upper surface of the group III nitride semiconductor substrate on which the source electrode and the drain electrode are formed. A preliminary mask layer made of one or more selected mask materials is formed. In the third step, a photoresist layer is formed on the preliminary mask layer formed in the second step, and then an opening is patterned in the photoresist layer to form a photoresist pattern. In the fourth step, the region of the preliminary mask layer exposed at the opening of the photoresist pattern is removed by etching to form the opening. In the fifth step, the photoresist pattern is removed to form a photoelectrochemical etching mask. In the sixth step, the group III nitride semiconductor substrate is photoelectrochemically etched using the photoelectrochemical etching mask formed in the steps up to the fifth step. In the seventh step, a gate electrode is formed in a portion etched by photoelectrochemical etching.

この発明の光電気化学エッチング用マスクによれば、エッチング用マスクを、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種又は2種以上のマスク材料で形成されたマスクとしている。このマスクを構成するマスク材料は、半導体装置に通常パッシベーション膜や層間絶縁膜として使用されているので、この場合、エッチング用マスクを除去することなくそのまま、パッシベーション膜や層間絶縁膜として使用することができる。   According to the photoelectrochemical etching mask of the present invention, the etching mask is one or two selected from the mask material group consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride. The mask is made of a mask material of more than seeds. Since the mask material constituting this mask is usually used as a passivation film or an interlayer insulating film in a semiconductor device, in this case, it can be used as a passivation film or an interlayer insulating film without removing the etching mask. it can.

これらの材料を使用した場合、従来の金属マスク、ワックスマスク、フォトレジストマスク等と比較すると、
(1)エッチャントに対して十分な耐性を持つ。
(2)エッチング表面に積層する酸化物の除去が容易である。
(3)エッチング後に、マスク自体が表面保護膜として利用可能である。
等という利点を持つ。
When using these materials, compared to conventional metal masks, wax masks, photoresist masks, etc.
(1) Sufficient resistance to the etchant.
(2) The oxide stacked on the etching surface can be easily removed.
(3) After etching, the mask itself can be used as a surface protective film.
And so on.

また、エッチング方法として、ドライエッチング法を用いている場合、半導体基板の表面付近がプラズマイオンによるダメージを受ける恐れがあるが、光電気化学エッチング法を用いれば、プラズマイオンによるダメージの恐れがなくなる。   Further, when the dry etching method is used as an etching method, the vicinity of the surface of the semiconductor substrate may be damaged by plasma ions. However, if the photoelectrochemical etching method is used, there is no risk of damage by plasma ions.

この発明の光電気化学エッチング用マスクの形成方法によれば、光電気化学エッチング用マスクを上述したマスク材料を用いて形成しているので、このマスク自体を、半導体装置のパッシベーション膜や層間絶縁膜として使用できる。このため、最終的にマスクの除去工程を省略できる。   According to the method for forming a mask for photoelectrochemical etching of the present invention, since the mask for photoelectrochemical etching is formed using the mask material described above, the mask itself is used as a passivation film or an interlayer insulating film of a semiconductor device. Can be used as Therefore, the mask removal step can be omitted finally.

この発明のIII族窒化物半導体装置の製造方法によれば、上述した光電気化学エッチング用マスクの形成方法を用いてマスクを形成しているので、同様にこのマスク自体を、半導体装置のパッシベーション膜や層間絶縁膜として使用できる。このため、最終的にこのマスクの除去工程や半導体装置に対するパッシベーション膜等を新たに形成するための形成工程を省略できる。   According to the method for manufacturing a group III nitride semiconductor device of the present invention, since the mask is formed using the above-described method for forming a mask for photoelectrochemical etching, the mask itself is similarly used as a passivation film for a semiconductor device. It can also be used as an interlayer insulating film. For this reason, the process of removing this mask and the process of forming a new passivation film for the semiconductor device can be omitted.

また、エッチング方法として、ドライエッチング法を用いている場合、半導体基板の表面付近がプラズマイオンによるダメージを受ける恐れがあったが、この発明の半導体装置の製造方法によれば、そのようなダメージを受ける恐れがなくなる。   Further, when the dry etching method is used as the etching method, the vicinity of the surface of the semiconductor substrate may be damaged by plasma ions. However, according to the method for manufacturing a semiconductor device of the present invention, such a damage is caused. No fear of receiving.

以下、図を参照して、この発明の実施の形態について説明するが、形状、大きさ及び配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成の組成(材質)および数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に何ら限定されない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the shape, size, and arrangement relationship are merely schematically shown to the extent that the present invention can be understood. In the following, a preferred configuration example of the present invention will be described. However, the composition (material) and numerical conditions of each configuration are merely preferred examples. Therefore, the present invention is not limited to the following embodiment.

(エッチング用マスク)
光電気化学エッチングについての詳細は、後述するが、光電気化学エッチングは、所要のエッチャント中に置かれたエッチング対象の半導体に、バンドギャップエネルギーよりも大きいエネルギーを持つ短波長の光を照射すると、半導体が電子を失い分解することにより行われる。
(Mask for etching)
The details of the photoelectrochemical etching will be described later, but the photoelectrochemical etching is performed by irradiating a semiconductor to be etched placed in a required etchant with light having a short wavelength having energy larger than the band gap energy. This is done by the semiconductor losing electrons and decomposing.

この光電気化学エッチングの際に用いられる耐エッチング性マスクを光電気化学エッチング用マスクと称する。光電気化学エッチング用マスクは、次のような単一のマスク材料で形成するか或いは、複数のマスク材料の混合材料で形成する。マスク材料としては、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムが挙げられる。従って、光電気化学エッチング用マスクをこれらのマスク材料群から選択された1種のマスク材料で形成するか、或いは、当該マスクをこれらのマスク材料群から選択された2種以上の、すなわち、複数種のマスク材料を混合したマスク材料(混合マスク材料と称する。)により形成する。このマスク材料群に属するマスク材は、それぞれ、パッシベーション膜や層間絶縁膜として、半導体装置に従来普通に用いられるものである。また、光電気化学エッチングの際に用いるエッチャントに対して耐性を持っている。   The etching resistant mask used in this photoelectrochemical etching is referred to as a photoelectrochemical etching mask. The photoelectrochemical etching mask is formed of the following single mask material or a mixed material of a plurality of mask materials. Examples of the mask material include silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride. Therefore, the photoelectrochemical etching mask is formed with one kind of mask material selected from these mask material groups, or two or more kinds of masks selected from these mask material groups, that is, a plurality of mask materials are selected. A mask material (referred to as a mixed mask material) in which seed mask materials are mixed is formed. Mask materials belonging to this mask material group are conventionally used in semiconductor devices as a passivation film and an interlayer insulating film, respectively. In addition, it has resistance to an etchant used in photoelectrochemical etching.

(エッチング用マスクの形成方法)
図1(A)−1(F)を参照して、光電気化学エッチング用マスクの形成方法の実施の形態につき説明する。図1(A)−1(E)は、光電気化学エッチング用マスクの形成工程図である。尚、各図は、形成工程段階で得られた構造体の断面の切り口を示している。この実施の形態では、III族窒化物半導体としてGaN基板を用い、しかも、この基板に所要の電極を形成した後に当該基板に対して光電気化学エッチングを行う場合のマスク形成を例に挙げて説明する。
(Method for forming etching mask)
An embodiment of a method for forming a photoelectrochemical etching mask will be described with reference to FIGS. FIGS. 1A to 1E are process diagrams for forming a mask for photoelectrochemical etching. In addition, each figure has shown the cut surface of the cross section of the structure obtained in the formation process step. In this embodiment, a GaN substrate is used as a group III nitride semiconductor, and a mask is formed as an example when photoelectrochemical etching is performed on the substrate after a required electrode is formed on the substrate. To do.

先ず、III族窒化物半導体であるGaN基板10の表面上に、チタンを蒸着することによりオーミック電極22及び24を形成する。図示の構成例では2つの電極22及び24を離間して形成してある。電極22及び24は、例えばIII族窒化物半導体により電界効果型トランジスタ(FET)を製造した場合に、ドレイン電極やソース電極として用いられる。ここで、GaNの代わりに他のIII族窒化物半導体を用いても良い。また、オーミック電極としては、チタンの他に、アルミニウム、ニッケル、インジウム等のオーミック材料が使用可能である(図1(A))。   First, ohmic electrodes 22 and 24 are formed by vapor-depositing titanium on the surface of the GaN substrate 10 which is a group III nitride semiconductor. In the illustrated configuration example, the two electrodes 22 and 24 are formed apart from each other. The electrodes 22 and 24 are used as a drain electrode and a source electrode, for example, when a field effect transistor (FET) is manufactured from a group III nitride semiconductor. Here, another group III nitride semiconductor may be used instead of GaN. In addition to titanium, an ohmic material such as aluminum, nickel, or indium can be used as the ohmic electrode (FIG. 1A).

次に、GaN基板10のオーミック電極22及び24が形成された当該基板の上側全面に、予備マスク層30を形成する(図1(B))。この構成例では、この予備マスク層30をマスク材料として窒化シリコンを用いて、公知のプラズマCVD法により、シリコン窒化膜として形成する。ここで、マスク材料として窒化シリコンを用いる代わりに、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種のマスク材料を用いても良いし、或いは、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から2種以上、すなわち、複数種のマスク材料を選択して用いても良い。   Next, a preliminary mask layer 30 is formed on the entire upper surface of the GaN substrate 10 on which the ohmic electrodes 22 and 24 are formed (FIG. 1B). In this configuration example, the preliminary mask layer 30 is formed as a silicon nitride film by a known plasma CVD method using silicon nitride as a mask material. Here, instead of using silicon nitride as the mask material, one kind of mask material selected from the mask material group consisting of aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride may be used, Alternatively, two or more types of mask materials consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride, that is, a plurality of types of mask materials may be selected and used.

次に、予備マスク層30上にフォトレジストパターン40を形成する。この場合、先ず、予備マスク層30上に有機樹脂からなるフォトレジストを塗布して、フォトレジスト層を形成する。その後、公知のフォトリソグラフィ法により、パターニングし、GaN基板10のエッチング予定箇所に開口部40a及び40bを設けてフォトレジストパターン40を形成する(図1(C))。この構成例では、GaN基板10のエッチング予定箇所を、オーミック電極22及び24から外れている基板領域に設定する。従って開口部40aは、オーミック電極22及び24の真上から外れたフォトレジスト層部分に形成されていて、この開口部40a及び40bには、予備マスク層30の表面が露出している。   Next, a photoresist pattern 40 is formed on the preliminary mask layer 30. In this case, first, a photoresist made of an organic resin is applied on the preliminary mask layer 30 to form a photoresist layer. Thereafter, patterning is performed by a well-known photolithography method, and openings 40a and 40b are provided in the planned etching locations of the GaN substrate 10 to form a photoresist pattern 40 (FIG. 1C). In this configuration example, the planned etching location of the GaN substrate 10 is set in a substrate region that is out of the ohmic electrodes 22 and 24. Accordingly, the opening 40a is formed in a portion of the photoresist layer that is off from directly above the ohmic electrodes 22 and 24, and the surface of the preliminary mask layer 30 is exposed in the openings 40a and 40b.

次に、フォトレジストパターンの開口部40a及び40bに露出しているシリコン窒化膜である予備マスク層30の領域部分をエッチング除去して、光電気化学エッチング用マスク50を形成する(図1(D))。ここでは、図1(C)を参照して説明した工程により設けたフォトレジストパターン40をエッチングマスクとして用いて、CF4ガスを用いたリアクティブイオンエッチング(RIE:Reactive Ion Etching)やフッ酸を用いたウェットエッチング等で、露出している予備マスク層30の領域部分を、GaN基板10の表面まで除去する。このエッチングによって予備マスク層30に形成された開口部を30a及び30bで示す。GaNその他III族窒化物半導体は、化学的に安定な物質であるため、ウェットエッチングではエッチングされず、シリコン窒化膜30に対するエッチングは、GaN基板10の表面で止まる。RIEを行う場合、RIEに用いるガスは、マスク材料に応じて選択可能である。 Next, the region portion of the preliminary mask layer 30 which is a silicon nitride film exposed in the openings 40a and 40b of the photoresist pattern is removed by etching to form a photoelectrochemical etching mask 50 (FIG. 1D). )). Here, reactive ion etching (RIE) using CF 4 gas or hydrofluoric acid is used by using the photoresist pattern 40 provided by the process described with reference to FIG. 1C as an etching mask. The exposed portion of the preliminary mask layer 30 is removed to the surface of the GaN substrate 10 by wet etching or the like used. Openings formed in the preliminary mask layer 30 by this etching are indicated by 30a and 30b. Since GaN and other group III nitride semiconductors are chemically stable substances, they are not etched by wet etching, and etching of the silicon nitride film 30 stops at the surface of the GaN substrate 10. When performing RIE, the gas used for RIE can be selected according to a mask material.

次に、フォトレジストパターン40を除去する。フォトレジストパターン40の除去により、予備マスク層30に開口部30a及び30bが形成された光電気化学エッチング用マスク50が残存する(図1(E))。以上の工程により、III族窒化物半導体上に、光電気化学エッチング用マスク50が形成される。   Next, the photoresist pattern 40 is removed. By removing the photoresist pattern 40, the photoelectrochemical etching mask 50 in which the openings 30a and 30b are formed in the preliminary mask layer 30 remains (FIG. 1E). Through the above steps, a photoelectrochemical etching mask 50 is formed on the group III nitride semiconductor.

光電気化学エッチング用マスク50の形成後は、エッチング用引き出し電極としてオーミック性の金属電極60を蒸着等によって形成する(図1(F))。然る後、下地のGaN基板10に対して、光電気化学エッチングを行う。   After the formation of the photoelectrochemical etching mask 50, an ohmic metal electrode 60 is formed by vapor deposition or the like as an extraction lead electrode (FIG. 1F). Thereafter, photoelectrochemical etching is performed on the underlying GaN substrate 10.

このように形成された光電気化学エッチング用マスクは、窒化シリコン等の、半導体装置のパッシベーション膜や層間絶縁膜として用いられる材料で形成されている。これらのマスク材料は、従来の金属マスク、ワックスマスク、フォトレジストマスク等と比較すると、(1)エッチャントに対して十分な耐性を持っており、(2)エッチング表面に積層する酸化膜の除去が容易であり、しかも、(3)エッチング後に、マスク自体が表面保護膜として利用可能である、等という利点を持っている。   The photoelectrochemical etching mask thus formed is formed of a material used as a passivation film or an interlayer insulating film of a semiconductor device, such as silicon nitride. These mask materials have (1) sufficient resistance against an etchant compared with conventional metal masks, wax masks, photoresist masks, etc., and (2) removal of an oxide film laminated on an etching surface. It is easy, and (3) has an advantage that the mask itself can be used as a surface protective film after etching.

(III族窒化物半導体装置の製造方法)
次に、図2(A)−2(D)及び図3(A)−3(C)を参照して、III族窒化物半導体装置の製造方法について説明する。図2(A)−2(D)及び図3(A)−3(C)は、III族窒化物半導体としてGaNを使用した場合の、III族窒化物半導体装置の製造方法の実施の形態をそれぞれ説明するための工程図である。
(Method of manufacturing group III nitride semiconductor device)
Next, with reference to FIGS. 2 (A) -2 (D) and FIGS. 3 (A) -3 (C), a method for manufacturing a group III nitride semiconductor device will be described. 2 (A) -2 (D) and FIGS. 3 (A) -3 (C) show an embodiment of a method for manufacturing a group III nitride semiconductor device when GaN is used as a group III nitride semiconductor. It is process drawing for demonstrating each.

先ず、Si基板100上に、GaN102、AlGaN104、及びGaN106を層状に順次に積層して形成したものを、III族窒化物半導体基板(GaN基板)110とする(図2(A))。Si基板100の代わりにサファイア、SiC等を用いても良い。   First, a group III nitride semiconductor substrate (GaN substrate) 110 is formed by sequentially laminating GaN 102, AlGaN 104, and GaN 106 on the Si substrate 100 (FIG. 2A). Instead of the Si substrate 100, sapphire, SiC, or the like may be used.

GaN基板110上に、オーミック電極としてソース電極122及びドレイン電極124を形成する(図2(B))。オーミック電極の材質及び形成方法は、上述のエッチング用マスクの形成方法における第1工程で説明したものと同様である。   A source electrode 122 and a drain electrode 124 are formed on the GaN substrate 110 as ohmic electrodes (FIG. 2B). The ohmic electrode material and the formation method are the same as those described in the first step in the above-described etching mask formation method.

GaN基板110の、ソース電極122及びドレイン電極124が形成された表面の上側全面に、公知のプラズマCVD法により予備マスク層(図示せず)を一旦形成する(図1(B)参照)。この予備マスク層として、マスク材料を窒化シリコンとしたシリコン窒化膜を形成する。ここで、マスク材料として窒化シリコンを用いる代わりに、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種のマスク材料を用いても良いし、或いは、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から2種以上、すなわち、複数種のマスク材料を選択して用いても良い。さらに、予備マスク層上に、有機樹脂からなるフォトレジスト層(図示しない)を塗布形成する。その後、公知のフォトリソグラフィ法により、フォトレジスト層をパターニングしてフォトレジストパターンを形成する。このフォトレジストパターンは図1(C)を参照して説明したと同様にして、開口部(図示せず)を有している。この開口部は、GaN基板110のエッチング予定箇所に設けられる。   A preliminary mask layer (not shown) is temporarily formed on the entire upper surface of the GaN substrate 110 on which the source electrode 122 and the drain electrode 124 are formed by a known plasma CVD method (see FIG. 1B). As this preliminary mask layer, a silicon nitride film using silicon nitride as a mask material is formed. Here, instead of using silicon nitride as the mask material, one kind of mask material selected from the mask material group consisting of aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride may be used, Alternatively, two or more types of mask materials consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride, that is, a plurality of types of mask materials may be selected and used. Further, a photoresist layer (not shown) made of an organic resin is applied and formed on the preliminary mask layer. Thereafter, the photoresist layer is patterned by a known photolithography method to form a photoresist pattern. This photoresist pattern has an opening (not shown) in the same manner as described with reference to FIG. This opening is provided at a planned etching location of the GaN substrate 110.

次に、CF4ガスを用いたRIEやフッ酸を用いたウェットエッチング等で、フォトレジストパターンの開口部に露出している予備マスク層の領域部分を、GaN基板110の表面までエッチング除去する。然る後、フォトレジストパターンを除去することにより、予備マスク層が光電気化学エッチング用マスク130として形成される(図2(C))。尚、図中、この光電気化学エッチング用マスク130に設けられた開口部を130aで示す。GaNその他III族窒化物半導体は、化学的に安定な物質であるため、ウェットエッチングではエッチングされず、窒化シリコン膜のエッチングは、GaN基板110の表面で止まる。RIEを行う場合は、RIEに用いるガスの種類は、マスク材料に応じて選択可能である。この基板110に2つの電極122及び124と、開口部130aが形成されたシリコン窒化膜である光電気化学エッチング用マスク130とを有する構造体を被エッチング構造体112とする。 Next, the region of the preliminary mask layer exposed at the opening of the photoresist pattern is etched away to the surface of the GaN substrate 110 by RIE using CF 4 gas, wet etching using hydrofluoric acid, or the like. Thereafter, by removing the photoresist pattern, a preliminary mask layer is formed as a photoelectrochemical etching mask 130 (FIG. 2C). In the drawing, an opening provided in the photoelectrochemical etching mask 130 is indicated by 130a. Since GaN and other group III nitride semiconductors are chemically stable substances, they are not etched by wet etching, and etching of the silicon nitride film stops at the surface of the GaN substrate 110. When performing RIE, the kind of gas used for RIE can be selected according to mask material. A structure having two electrodes 122 and 124 on the substrate 110 and a photoelectrochemical etching mask 130 which is a silicon nitride film in which an opening 130 a is formed is referred to as an etched structure 112.

次に、この被エッチング構造体112に対して、GaN106にリセスを形成するための光電気化学エッチングを行う。光電気化学エッチングに用いる装置の構成を模式図的に図4に示す。ビーカー等の光電気化学エッチング容器200にエッチャント202として、水酸化カリウム、水酸化ナトリウム、塩酸等を水、グリコール等に溶かした溶液を用いる。容器200中に支持具204が備えられている。GaN基板110に光電気化学エッチング用マスク130としてシリコン窒化膜と、エッチング用引き出し電極206とを備えた被エッチング構造体112が支持具204に固定される。エッチング用引き出し電極206は図1(F)に示されるエッチング用引き出し電極としての金属電極60と同様のものである。即ち、このエッチング用引き出し電極206は、被エッチング構造体112における光電気化学エッチング用マスク130に対し、リセス形成のために設けられた開口部130aとは別の位置に設けられた開口部(図示せず)を介して、GaN106に電気的に接続されるように形成されている。この引き出し電極206が導線212の一端に接続され、エッチャント中のカソード208が、電流計210を中間に介在させてある導線212の他端に接続される。カソード208は、白金、金、銀、炭素等のイオン化傾向の大きい物質を用いる。   Next, photoelectrochemical etching for forming a recess in the GaN 106 is performed on the structure 112 to be etched. FIG. 4 schematically shows the configuration of an apparatus used for photoelectrochemical etching. A solution obtained by dissolving potassium hydroxide, sodium hydroxide, hydrochloric acid or the like in water, glycol or the like is used as the etchant 202 in the photoelectrochemical etching container 200 such as a beaker. A support 204 is provided in the container 200. A structure to be etched 112 including a silicon nitride film as a photoelectrochemical etching mask 130 on the GaN substrate 110 and an extraction electrode 206 for etching is fixed to the support 204. The etching lead electrode 206 is the same as the metal electrode 60 as the etching lead electrode shown in FIG. That is, the etching lead electrode 206 has an opening provided at a position different from the opening 130a provided for recess formation with respect to the photoelectrochemical etching mask 130 in the structure 112 to be etched (see FIG. (Not shown) so as to be electrically connected to the GaN 106. The lead electrode 206 is connected to one end of a conducting wire 212, and the cathode 208 in the etchant is connected to the other end of the conducting wire 212 with an ammeter 210 interposed therebetween. For the cathode 208, a material having a high ionization tendency such as platinum, gold, silver, and carbon is used.

光電気化学エッチングは被エッチング構造体112に短波長の光220を照射することにより行う。光電気化学エッチングでは、照射する光220の波長をエッチング対象の半導体のバンドギャップエネルギーに対応する波長よりも短くする必要がある。   Photoelectrochemical etching is performed by irradiating the etched structure 112 with light 220 having a short wavelength. In photoelectrochemical etching, it is necessary to make the wavelength of the light 220 to be irradiated shorter than the wavelength corresponding to the band gap energy of the semiconductor to be etched.

ここでは、被エッチング構造体112としてGaN/AlGaNのヘテロ構造を用いるので、エッチングをGaN/AlGaNの境界面で止める必要がある(図2(D)参照)。GaNのバンドキャップエネルギーは3.4eVであり、これに対応する波長は365nmである。また、AlGaNのバンドギャップエネルギーに当たる波長は、組成により異なるがおおよそ300〜350nmである。そのため、365nmより短く、300〜350nmよりも長い波長の光を照射する。この短波長光の光源としては、超高圧水銀ランプにフィルタを付けたものか、波長325nmのHe−Cdレーザ等が好ましい。   Here, since the heterostructure of GaN / AlGaN is used as the structure to be etched 112, etching needs to be stopped at the interface of GaN / AlGaN (see FIG. 2D). The band cap energy of GaN is 3.4 eV, and the wavelength corresponding to this is 365 nm. The wavelength corresponding to the band gap energy of AlGaN is approximately 300 to 350 nm although it varies depending on the composition. Therefore, light having a wavelength shorter than 365 nm and longer than 300 to 350 nm is irradiated. As the light source for the short wavelength light, an ultra high pressure mercury lamp provided with a filter or a He—Cd laser having a wavelength of 325 nm is preferable.

上述のように選択した波長の光を被エッチング構造体112に照射する。これによりGaNの価電子帯の電子が伝導体に励起され、その電子がカソードへと運ばれる。カソードはイオン化傾向が大きいため、電子を受け取り、イオン化して溶液中に溶け出す。また、電子を失ったGaNは、以下の化学式により分解する。   The structure to be etched 112 is irradiated with light having a wavelength selected as described above. As a result, electrons in the valence band of GaN are excited by the conductor, and the electrons are carried to the cathode. Since the cathode has a high ionization tendency, it receives electrons, ionizes, and dissolves into the solution. In addition, GaN that has lost electrons is decomposed by the following chemical formula.

2GaN+6h+→2Ga3++N2
ここで、h+は、電子を失ったことによる正孔を意味する。これにより、GaN層106がエッチングされて、リセス106aが形成されて、図2(D)に示すような構造体114を得る。このリセス106aには、AlGaN層104の部分が露出している。尚、エッチングの深さはエッチング電流をモニタすることにより制御される。
2GaN + 6h + → 2Ga 3+ + N 2
Here, h + means a hole due to loss of electrons. As a result, the GaN layer 106 is etched to form a recess 106a, and a structure 114 as shown in FIG. 2D is obtained. A portion of the AlGaN layer 104 is exposed in the recess 106a. The etching depth is controlled by monitoring the etching current.

光電気化学エッチングされた表面には多量のGa23等の酸化物が析出する。この酸化物を除去するために、熱アンモニア水や塩酸による処理を行う。 A large amount of oxide such as Ga 2 O 3 is deposited on the surface subjected to photoelectrochemical etching. In order to remove the oxide, treatment with hot ammonia water or hydrochloric acid is performed.

このリセスエッチングの後に、構造体114の上部表面全体にフォトレジスト層を塗布形成した後、このフォトレジスト層にゲート形成領域に開口部150aを持つようにパターニングを行ってフォトレジストパターン150を得る(図3(A))。   After this recess etching, a photoresist layer is applied and formed on the entire upper surface of the structure 114, and then patterned to have an opening 150a in the gate formation region of the photoresist layer, thereby obtaining a photoresist pattern 150 (see FIG. FIG. 3 (A)).

その後、上部表面のフォトレジストパターン150上にゲートメタル160を蒸着する。このゲートメタル160の蒸着により、開口部150aに露出しているAlGaN104の露出表面上のゲートメタル部分160aと、フォトレジストパターン150上のゲートメタル部分160bとが形成される(図3(B))。   Thereafter, a gate metal 160 is deposited on the photoresist pattern 150 on the upper surface. By the deposition of the gate metal 160, a gate metal portion 160a on the exposed surface of the AlGaN 104 exposed in the opening 150a and a gate metal portion 160b on the photoresist pattern 150 are formed (FIG. 3B). .

次に、フォトレジストパターン150をリフトオフすると、フォトレジストパターン150の開口部150aに蒸着されたゲートメタル部分160aを除いて、フォトレジストパターン150とともにゲートメタル部分160bも一部除去され、ゲートメタル部分160aがゲート電極162として残存し、半導体装置として、GaN−HEMT構造体が得られる(図3(C))。   Next, when the photoresist pattern 150 is lifted off, the gate metal portion 160b is partially removed together with the photoresist pattern 150 except for the gate metal portion 160a deposited in the opening 150a of the photoresist pattern 150, and the gate metal portion 160a. Remains as the gate electrode 162, and a GaN-HEMT structure is obtained as a semiconductor device (FIG. 3C).

(III族窒化物半導体装置の製造方法の効果)
光電気化学エッチング用マスクとして用いた、窒化シリコン膜がエッチング後に、半導体装置のパッシベーション膜や層間絶縁膜として使用できる。そのため、エッチング後におけるマスクの除去の工程や半導体装置の製造工程中からパッシベーション膜等の形成工程を省略することが可能となる。また、従来、エッチング方法としてドライエッチング法を用いていたので、プラズマイオンによるダメージを受けていたが、その影響がなくなる。
(Effects of Group III Nitride Semiconductor Device Manufacturing Method)
After the silicon nitride film used as a mask for photoelectrochemical etching is etched, it can be used as a passivation film or an interlayer insulating film of a semiconductor device. Therefore, it is possible to omit a step of removing a mask after etching or a step of forming a passivation film or the like during the manufacturing process of a semiconductor device. Conventionally, since a dry etching method has been used as an etching method, it has been damaged by plasma ions, but the influence is eliminated.

光電気化学エッチング用マスクの形成方法の実施の形態を説明するための工程図である。It is process drawing for demonstrating embodiment of the formation method of the mask for photoelectrochemical etching. 光電気化学エッチングを用いたリセスゲートGaN−HEMTの製造方法の実施の形態を説明するための工程図である。It is process drawing for demonstrating embodiment of the manufacturing method of recess gate GaN-HEMT using photoelectrochemical etching. 光電気化学エッチングを用いたリセスゲートGaN−HEMTの製造方法の実施の形態を説明するための工程図である。It is process drawing for demonstrating embodiment of the manufacturing method of recess gate GaN-HEMT using photoelectrochemical etching. 光電気化学エッチング装置の一例の概略を説明するための図である。It is a figure for demonstrating the outline of an example of a photoelectrochemical etching apparatus.

符号の説明Explanation of symbols

10、110 GaN基板
22、24 オーミック電極
30 予備マスク層
40、150 フォトレジストパターン
50、130 光電気化学エッチング用マスク
60 金属電極
100 Si基板
102、106 GaN
104 AlGaN
106a リセス
112 被エッチング構造体
114 構造体
122 ソース電極
124 ドレイン電極
160 ゲートメタル
162 ゲート電極
200 光電気化学エッチング容器
202 エッチャント
204 支持具
206 エッチング用引き出し電極
208 カソード
210 電流計
212 導線
220 短波長の光
10, 110 GaN substrate 22, 24 Ohmic electrode 30 Preliminary mask layer 40, 150 Photoresist pattern 50, 130 Photoelectrochemical etching mask 60 Metal electrode 100 Si substrate 102, 106 GaN
104 AlGaN
106a recess 112 structure to be etched 114 structure 122 source electrode 124 drain electrode 160 gate metal 162 gate electrode 200 photoelectrochemical etching vessel 202 etchant 204 support 206 etching lead electrode 208 cathode 210 ammeter 212 lead 220 light of short wavelength

Claims (3)

III族窒化物半導体を光電気化学エッチングするために用いられるマスクにおいて、
窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種又は2種以上のマスク材料からなることを特徴とする光電気化学エッチング用マスク。
In a mask used for photoelectrochemical etching of a group III nitride semiconductor,
A mask for photoelectrochemical etching comprising one or more mask materials selected from a mask material group consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride and aluminum oxynitride .
III族窒化物半導体基板の上側の全面に、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種又は2種以上のマスク材料からなる予備マスク層を形成する第1工程と、
前記予備マスク層上に、フォトレジスト層を形成した後、該フォトレジスト層に開口部をパターニング形成してフォトレジストパターンを形成する第2工程と、
前記フォトレジストパターンの開口部に露出している前記予備マスク層の領域部分をエッチング除去して開口部を形成する第3工程と、
前記フォトレジストパターンを除去する第4工程と
を含むことを特徴とする光電気化学エッチング用マスクの形成方法。
One or more mask materials selected from the mask material group consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride are formed on the entire upper surface of the group III nitride semiconductor substrate. A first step of forming a preliminary mask layer,
A second step of forming a photoresist pattern on the preliminary mask layer, and then patterning an opening in the photoresist layer to form a photoresist pattern;
A third step of forming an opening by etching away a region portion of the preliminary mask layer exposed in the opening of the photoresist pattern;
A method for forming a mask for photoelectrochemical etching, comprising: a fourth step of removing the photoresist pattern.
III族窒化物半導体基板の表面に、ソース電極及びドレイン電極を形成する第1工程と、
前記ソース電極及び前記ドレイン電極を形成した前記III族窒化物半導体基板の上側の全面に、窒化シリコン、窒化アルミニウム、酸化シリコン、酸化アルミニウム、酸窒化シリコン及び酸窒化アルミニウムからなるマスク材料群から選択された1種又は2種以上のマスク材料からなる予備マスク層を形成する第2工程と、
前記予備マスク層上に、フォトレジスト層を形成した後、該フォトレジスト層に開口部をパターニング形成してフォトレジストパターンを形成する第3工程と、
前記フォトレジストパターンの開口部に露出している前記予備マスク層の領域部分をエッチング除去して開口部を形成する第4工程と、
前記フォトレジストパターンを除去して、光電気化学エッチング用マスクを形成する第5工程と、
前記光電気化学エッチング用マスクを用いて、前記III族窒化物半導体基板に対して光電気化学エッチングを行う第6工程と、
前記光電気化学エッチングによりエッチングされた部分にゲート電極を形成する第7工程と
を含むことを特徴とするIII族窒化物半導体装置の製造方法。
A first step of forming a source electrode and a drain electrode on the surface of the group III nitride semiconductor substrate;
The entire upper surface of the group III nitride semiconductor substrate on which the source electrode and the drain electrode are formed is selected from a mask material group consisting of silicon nitride, aluminum nitride, silicon oxide, aluminum oxide, silicon oxynitride, and aluminum oxynitride. A second step of forming a preliminary mask layer made of one or more kinds of mask materials;
A third step of forming a photoresist pattern on the preliminary mask layer, and then patterning an opening in the photoresist layer to form a photoresist pattern;
A fourth step of forming an opening by etching away a region portion of the preliminary mask layer exposed in the opening of the photoresist pattern;
Removing the photoresist pattern to form a photoelectrochemical etching mask; and
A sixth step of performing photoelectrochemical etching on the group III nitride semiconductor substrate using the photoelectrochemical etching mask;
And a seventh step of forming a gate electrode in the portion etched by the photoelectrochemical etching.
JP2003367947A 2003-10-28 2003-10-28 Manufacturing method of semiconductor device Expired - Fee Related JP4151560B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003367947A JP4151560B2 (en) 2003-10-28 2003-10-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367947A JP4151560B2 (en) 2003-10-28 2003-10-28 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008004692A Division JP4821778B2 (en) 2008-01-11 2008-01-11 Photoelectrochemical etching equipment

Publications (3)

Publication Number Publication Date
JP2005136002A true JP2005136002A (en) 2005-05-26
JP2005136002A5 JP2005136002A5 (en) 2006-03-16
JP4151560B2 JP4151560B2 (en) 2008-09-17

Family

ID=34645801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367947A Expired - Fee Related JP4151560B2 (en) 2003-10-28 2003-10-28 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4151560B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067290A (en) * 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd Method and device for manufacturing nitride semiconductor device
JP2007227450A (en) * 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd Photo-electrochemical etching apparatus
WO2007105281A1 (en) * 2006-03-10 2007-09-20 Fujitsu Limited Process for producing compound semiconductor device and etchant
JP2012527108A (en) * 2009-05-14 2012-11-01 ユニヴェルシテ ドゥ テクノロジー ドゥ トロワイ Method for nanostructuring a film or wafer comprising a metal oxide type or semiconductor type material
CN102881798A (en) * 2011-07-14 2013-01-16 Lg伊诺特有限公司 Light emitting device, light emitting device package, and light unit
JP2014003301A (en) * 2005-07-20 2014-01-09 Cree Inc Nitride-based transistor and manufacturing method using etch stop layer
JP2014118346A (en) * 2012-12-14 2014-06-30 Seoul Viosys Co Ltd Epitaxial layer wafer having cavity for substrate separation growth, and semiconductor element produced by using the same
JP2015524167A (en) * 2012-06-01 2015-08-20 コーニンクレッカ フィリップス エヌ ヴェ Improved light extraction using feature size and shape control in roughing LED surfaces
CN111261506A (en) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 Semiconductor device photochemical etching method and device
WO2021020040A1 (en) * 2019-07-30 2021-02-04 株式会社サイオクス Method for manufacturing structure, and structure
WO2021020041A1 (en) * 2019-07-30 2021-02-04 株式会社サイオクス Method for producing structural body
WO2021044724A1 (en) * 2019-09-05 2021-03-11 株式会社サイオクス Method and device for manufacturing structure
TWI829719B (en) * 2018-07-19 2024-01-21 日商邦德科技股份有限公司 Substrate bonding device

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142636B2 (en) 2005-07-20 2015-09-22 Cree, Inc. Methods of fabricating nitride-based transistors with an ETCH stop layer
JP2014003301A (en) * 2005-07-20 2014-01-09 Cree Inc Nitride-based transistor and manufacturing method using etch stop layer
JP2007067290A (en) * 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd Method and device for manufacturing nitride semiconductor device
JP2007227450A (en) * 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd Photo-electrochemical etching apparatus
WO2007105281A1 (en) * 2006-03-10 2007-09-20 Fujitsu Limited Process for producing compound semiconductor device and etchant
US7985637B2 (en) 2006-03-10 2011-07-26 Fujitsu Limited Manufacturing method for compound semiconductor device and etching solution
JP5056753B2 (en) * 2006-03-10 2012-10-24 富士通株式会社 Method for manufacturing compound semiconductor device and etching solution
JP2012527108A (en) * 2009-05-14 2012-11-01 ユニヴェルシテ ドゥ テクノロジー ドゥ トロワイ Method for nanostructuring a film or wafer comprising a metal oxide type or semiconductor type material
CN102881798A (en) * 2011-07-14 2013-01-16 Lg伊诺特有限公司 Light emitting device, light emitting device package, and light unit
EP2546893A3 (en) * 2011-07-14 2014-06-18 LG Innotek Co., Ltd. Light emitting device with a roughened surface and including an etching control layer for photoelectrochemical etching, light emitting device package, and light unit
JP2018160705A (en) * 2012-06-01 2018-10-11 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Improvement in light extraction using feature size and shape control in led surface roughening
JP2015524167A (en) * 2012-06-01 2015-08-20 コーニンクレッカ フィリップス エヌ ヴェ Improved light extraction using feature size and shape control in roughing LED surfaces
US10121937B2 (en) 2012-06-01 2018-11-06 Lumileds Llc Light extraction using feature size and shape control in LED surface roughening
US10818821B2 (en) 2012-06-01 2020-10-27 Lumileds Llc Light extraction using feature size and shape control in LED surface roughening
JP2014118346A (en) * 2012-12-14 2014-06-30 Seoul Viosys Co Ltd Epitaxial layer wafer having cavity for substrate separation growth, and semiconductor element produced by using the same
TWI829719B (en) * 2018-07-19 2024-01-21 日商邦德科技股份有限公司 Substrate bonding device
CN111261506A (en) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 Semiconductor device photochemical etching method and device
WO2021020041A1 (en) * 2019-07-30 2021-02-04 株式会社サイオクス Method for producing structural body
JP2021022704A (en) * 2019-07-30 2021-02-18 株式会社サイオクス Structure manufacturing method
JP2021022703A (en) * 2019-07-30 2021-02-18 株式会社サイオクス Structure manufacturing method and structure
JP7261685B2 (en) 2019-07-30 2023-04-20 住友化学株式会社 Structure manufacturing method
JP7261684B2 (en) 2019-07-30 2023-04-20 住友化学株式会社 Structure manufacturing method
WO2021020040A1 (en) * 2019-07-30 2021-02-04 株式会社サイオクス Method for manufacturing structure, and structure
WO2021044724A1 (en) * 2019-09-05 2021-03-11 株式会社サイオクス Method and device for manufacturing structure
JP2021040102A (en) * 2019-09-05 2021-03-11 株式会社サイオクス Method and device for manufacturing structure
JP7221177B2 (en) 2019-09-05 2023-02-13 住友化学株式会社 Structure manufacturing method and manufacturing apparatus

Also Published As

Publication number Publication date
JP4151560B2 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
JP5056753B2 (en) Method for manufacturing compound semiconductor device and etching solution
JP5970736B2 (en) Manufacturing method of semiconductor device
JP4151560B2 (en) Manufacturing method of semiconductor device
JP5182189B2 (en) Manufacturing method of semiconductor device
JP4536568B2 (en) Method for manufacturing FET
JP2007048783A (en) Schottky diode and its manufacturing method
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
JP4821778B2 (en) Photoelectrochemical etching equipment
JP5712471B2 (en) Method for manufacturing compound semiconductor device
CN106449773B (en) GaN-based Schottky diode structure and manufacturing method thereof
JP3520919B2 (en) Method for manufacturing nitride semiconductor device
US20050258459A1 (en) Method for fabricating semiconductor devices having a substrate which includes group III-nitride material
JP2007227450A (en) Photo-electrochemical etching apparatus
CN108807162A (en) T-type grid preparation method
JP2009010211A (en) Method for manufacturing hetero junction field effect transistor
JP2005210089A (en) Manufacturing method for nitride compound semiconductor device
JP4988703B2 (en) Semiconductor device with improved field plate
TWI598963B (en) Method for preparing nano-vacuum tube field effect transistor
CN106548939B (en) The system and method for the enhanced HEMT device of recessed grid is realized by light auxiliary etch self-stopping technology
TW202221799A (en) Method for producing nitride-based high electron mobility transistor and nitride-based high electron mobility transistor
CN109755308B (en) Semiconductor structure and method for manufacturing high electron mobility transistor
CN112885723A (en) GaN device and generation method thereof, and SiC substrate stripping method and stripping device thereof
JP2005223265A (en) Semiconductor apparatus and method for manufacturing the same
JP7254639B2 (en) Element manufacturing method
TWI837342B (en) Manufacturing method of structure and intermediate structure

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees