JP2005124119A - アンテナスイッチ回路及びアンテナスイッチモジュール並びにこれらを用いた通信機 - Google Patents
アンテナスイッチ回路及びアンテナスイッチモジュール並びにこれらを用いた通信機 Download PDFInfo
- Publication number
- JP2005124119A JP2005124119A JP2004028225A JP2004028225A JP2005124119A JP 2005124119 A JP2005124119 A JP 2005124119A JP 2004028225 A JP2004028225 A JP 2004028225A JP 2004028225 A JP2004028225 A JP 2004028225A JP 2005124119 A JP2005124119 A JP 2005124119A
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- reception
- transmission
- circuit
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Transceivers (AREA)
Abstract
【解決手段】 通過帯域が異なる複数の送受信系の送信回路又は受信回路とアンテナとの接続を適宜切り換えるアンテナスイッチ回路であって、低域通過フィルタと高域通過フィルタからなる分波回路と、前記低域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路及びコンデンサを主構成とする第1のスイッチ回路と、前記高域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路及びコンデンサを主構成とする第2のスイッチ回路と、前記第1のスイッチ回路に接続され、第1のスイッチ回路からの受信経路を切り換える半導体素子を主構成とする第3のスイッチ回路と、前記第2のスイッチ回路に接続され、第2のスイッチ回路からの受信経路を切り換える半導体素子を主構成とする第4のスイッチ回路とからなるアンテナスイッチ回路。
【選択図】 図1
Description
特に、サイズの大きいアンテナの共用化を図ることは端末の小型化に大きく寄与するので、1つのアンテナをマルチバンド間で切り換える小型アンテナスイッチ回路の開発が重要な課題になっている。
欧州では、UMTS(Universal Mobile Telecommunication System)として、900 MHz帯のEGSM(Extended Global System for Mobile Communications)、1.8 GHz帯のDCS(Digital Communication System)、2GHz帯のWCDMA(Wideband Code Division Multiple Access)のトリプルバンド対応の携帯電話が実用化されている。
例えば1つのアンテナを3バンド間で切り換えるためのアンテナスイッチ回路が特許文献1に開示されている。このアンテナスイッチ回路では、第1の高周波スイッチはPINダイオードをスイッチング素子として用いてGSM送信経路およびGSM受信経路の切り換えを行う。第2の高周波スイッチはスイッチング素子として3組の直列接続された多段FET(Field Effect Transistor)を用いてWCDMA送受信経路、DCS送信経路およびDCS受信経路の切り換えを行っている。
また、これらのアンテナスイッチ回路の支持基板として、積層多層基板が使用されることが一般的である。積層多層基板は、銀もしくは銅を主成分とした電極材料をセラミックスシートに印刷し、回路を構成する伝送線路やコンデンサを電極パターンにより形成し、このシートを多層に積層した後、焼成して得られる。積層多層基板の上面にはPINダイオードやFETスイッチ等のスイッチング素子を搭載することが多い。
また、FETスイッチを搭載した積層多層基板では送受信経路間のアイソレーションが悪いという問題があった。図18に示したGaAs-FETスイッチ回路の場合には送受信間のアイソレーションが25dB程度しか実現できず、アイソレーション特性を向上させるための回路的な工夫が必要となる。結果的にGaAs-FETスイッチのチップサイズが大きくなり、小型化が困難でかつコストの増大を招いていた。また、送受信経路間のアイソレーション特性は、積層多層基板内の電極パターンの干渉などによっても引き起こされるため、モジュールサイズを小型化する場合には、積層多層基板の電極配置などの影響も考慮に入れる必要がある。しかしながら特許文献1では、上述した小型化、低コスト化、アイソレーションの改善方法、積層多層基板の電極配置などに関しての具体的な方法は開示されていない。
また、前記第1のスイッチ回路がEGSMもしくはGSM850送受信経路を切り換え、前記第2のスイッチ回路がDCSおよびPCS送受信経路を切り換え、前記第4のスイッチ回路がDCS受信経路およびPCS受信経路を切り換える構成であって、DCSおよびPCS送信時には前記第4のスイッチ回路がPCS受信経路に接続されるようにすることが望ましい。
また、前記第1のスイッチ回路と前記第3のスイッチ回路との間および前記第2のスイッチ回路と前記第4のスイッチ回路との間のうち少なくとも一方に、ハイパスフィルタを設けることは好ましい。
また、前記第3のスイッチ回路と前記第4のスイッチ回路のコントロール電源端子を共通とすることができる。
また、前記第3のスイッチ回路ならびに前記第4のスイッチ回路のスイッチング手段がFETスイッチとすることが好ましい。
また、このアンテナスイッチ回路は、前記第1のスイッチ回路がGSM850およびEGSM送受信経路を切り換え、前記第2のスイッチ回路がDCSおよびPCS送受信経路を切り換え、前記第3のスイッチ回路がGSM850受信経路およびEGSM受信経路を切り換え、前記第4のスイッチ回路がDCS受信経路およびPCS受信経路を切り換える構成であって、GSM850およびEGSM送信時には前記第3のスイッチ回路がEGSM受信経路に接続され、DCSおよびPCS送信時には前記第4のスイッチ回路がPCS受信経路に接続されるようにすることが望ましい。
また、前記半導体素子と前記受信経路側の伝送線路を構成する電極パターンを設けた層との間にグランド電極を設けた層を配置することが望ましい。
また、前記第1のスイッチ回路と第2のスイッチ回路のそれぞれ送信経路側には、LC回路からなり、積層多層基板内に電極パターンにより構成したローパスフィルタ回路を設けることが望ましい。
また、前記第1のスイッチ回路と前記第3のスイッチ回路との間、および前記第2のスイッチ回路と前記第4のスイッチ回路との間のうち少なくとも一方に、LC回路からなり、積層多層基板内に電極パターンにより構成したハイパスフィルタを設けることは望ましい。
また、前記積層多層基板に搭載する前記第1のスイッチ回路および前記第2のスイッチ回路を構成するスイッチング手段は、PINダイオードであり、前記第3のスイッチ回路および前記第4のスイッチ回路を構成するスイッチング手段は、FETスイッチであることが望ましい。
本発明は、上記したアンテナスイッチ回路またはアンテナスイッチモジュールに1つの共用アンテナを接続して搭載した通信機となすことができる。
図1は、本発明のアンテナスイッチ回路の一実施形態を示すブロック図である。この例は、第1の送受信系がGSM850(送信周波数824〜849MHz、受信周波数869〜894MHz)、第2の送受信系がEGSM(送信周波数880〜915MHz、受信周波数925〜960MHz)、
第3の送受信系がDCS(送信周波数1710〜1785MHz、受信周波数1805〜1880MHz)、第4の送受信系がPCS(送信周波数1850〜1910MHz、受信周波数1930〜1990MHz)の4つの異なる周波数帯の信号を取り扱うものであり、アンテナスイッチ回路としては、GSM850/EGSM送信経路、GSM850受信経路、EGSM受信経路、DCS/PCS送信経路、DCS受信経路及びPCS受信経路を適宜アンテナに切り換える機能を備える。
受信時を例に動作を説明する。受信された信号は、まず分波回路20(Dip)で、低周波数帯のGSM850またはEGSMの信号と、高周波数帯のDCS又はPCSの信号とに二分される。低周波側の受信信号は、第1のスイッチ回路41(SW1)を通過し、第3のスイッチ回路43(SW3)に接続され、第3のスイッチ回路43でGSM850受信経路またはEGSMの受信経路に切り換えられる。一方、高周波側の受信信号は、第2のスイッチ回路42(SW2)を通過し、第4のスイッチ回路44(SW4)に接続され、第4のスイッチ回路44でDCS受信経路またはPCS受信経路の経路を切り換える。
図1においてコンデンサ71、72はDCカット(阻止)コンデンサであり、SW1、SW2、SW3、SW4各々のコントロール電圧を分離する。この場合、静電容量は5pF以上が好ましい。静電容量が5pF未満の場合、受信信号の周波数において挿入損失が大きくなるためである。実際に通過周波数が900MHz時に5pF未満のDCカットコンデンサを使用した場合は挿入損失が0.5dB劣化するため、5pF以上となした。また、コンデンサ71、72を積層体基板の中の電極パターン間で形成することも可能である。この場合、搭載コンデンサが不要となるため、搭載部品費を削減することができる。
本発明のアンテナスイッチ回路において、送受信信号が通過する第1のスイッチ回路SW1ならびに第2のスイッチ回路SW2は、PINダイオードを用いたスイッチ回路で構成している。PINダイオードスイッチは電力入力時の歪み特性および耐電力特性が、GaAs-FETスイッチより良好である。また、受信時にはPINダイオードはオフ状態にあり、そのため受信時の消費電力を極力低減させることができる。一方、0.2mA程度と小さな電流が流れる受信経路間の切り換えにはGaAs- FETスイッチを用いた第3のスイッチ回路SW3および第4のスイッチ回路SW4で対応している。GaAs- FETスイッチはオン状態での消費電流が小さく、またダイオードスイッチで必須のλ/4伝送線路や抵抗などが不要であるため、積層多層基板の設計を簡素化できモジュール形状の更なる小型化が可能となる。GaAs-FETスイッチは、FETのゲート端子に印加するバイアス電圧をピンチオフ電圧より十分高くしてドレイン−ソース間を低インピーダンス化することにより、FETをオン状態に制御し、ゲート端子に印加するバイアス電圧をピンチオフ電圧より十分低くしてドレイン−ソース間を高インピーダンス化することにより、FETをオフ状態にして、スイッチとして機能させる。本発明ではSPDT(Single Pole Dual Throw:単極双投スイッチ)を用いる。一方、PINダイオードスイッチはスイッチング素子としてPINダイオードを用いている。この場合、PINダイオードは順方向バイアス電圧が印加されるとインピーダンスが数Ω程度まで低下してオン状態になり、バイアスが印加されない場合は、PINダイオードはオフ状態となる。PINダイオードスイッチは、これらのオンオフ特性およびλ/4伝送線路による共振回路などを利用して、アンテナと送信経路またはアンテナと受信経路とを切り替えを可能としている。
第3のスイッチ回路SW3、第4のスイッチ回路SW4にはスイッチング素子としてFET(電界効果トランジスタ)、特にここではGaAs-FETスイッチを用いる。この場合SW3、SW4の制御は、共通のコントロール端子VC3で行う。
本発明ではスイッチング素子としてPINダイオードスイッチSW1、SW2およびGaAs-FETスイッチSW3、SW4を用いて4バンドのアンテナスイッチを構成している。この構成において送信時の大電力信号は耐電力特性の優れたPINダイオードスイッチを通過するので、送信信号に歪を発生することがない。またGaAs-FETスイッチは小信号の受信経路のスイッチとして使用されるため、GaAs-FETスイッチの問題点であった耐電力特性は問題にならない。さらに受信側の切り換えをPINダイオードスイッチで構成した場合には、λ/4伝送線路や抵抗などが必要であったが、GaAs-FETスイッチを使用することによりこれらを削減することが可能となり、小型化を図ることができる。なお、Vdd端子は電源端子であり、GaAs-FETスイッチを駆動するための電源として一定電圧が印加される。このため、アンテナスイッチの動作は3個のコントロール端子VC1〜VC3のON/OFFの組み合わせ(ロジック)のみで制御されるため、従来のSP6Tのコントロール端子数6〜7個と比較してコントロール端子数を大幅に削減可能となる。
図5は、本発明のアンテナスイッチ回路の具体的な等価回路の一例を示す。図5において、アンテナ端子ANTはインダクタL1を介して接地されると共に、接続点P1からGSM850、EGSM系送受信回路と、DCS、PCS系送受信回路に分岐している。尚、インダクタL1は静電気対策のために設けている。
アンテナ端子ANTと接続している第1のフィルタ回路F1及び第2のフィルタ回路F2により図1の分波回路20を構成する。ここで第1のフィルタ回路F1は、低周波数側のGSM850とEGSMの信号が通過する低域通過フィルタであり、伝送線路SL1、SL2とコンデンサC1、C2で構成される。第2のフィルタ回路F2は、高周波数側のDCSとPCSの信号が通過する高域通過フィルタであり、伝送線路SL6とコンデンサC12〜C14で構成される。
図1で示した第1のスイッチ41(SW1)は、図5ではPINダイオードD1、D2とλ/4伝送線路SL3、SL5、コンデンサC7、および抵抗R1により構成される。GSM850 / EGSMの送信経路と受信経路の切り換えはコントロール端子VC1のオン/オフにより行われる。
図1で示したローパスフィルタ45(LPF1)は、図5では伝送線路SL4とコンデンサC8〜10で構成される。この場合SL4およびC9からなる並列共振周波数がGSM850 / EGSM送信周波数の略2〜3倍に設定されており、GSM850/EGSM送信端子に接続されるパワーアンプからの高調波歪を減衰させる働きをもつ。
図1で示した第2のスイッチ42(SW2)は、図5ではPINダイオードD3、D4とλ/4伝送線路SL7、SL9、コンデンサC20、および抵抗R2により構成される。DCS/PCSの送信経路と受信経路の切り換えはコントロール端子VC2のオン/オフにより行われる。
図1で示したローパスフィルタ46(LPF2)は、図5では伝送線路SL8とコンデンサC16〜18で構成される。この場合SL8およびC17からなる並列共振周波数がDCS/PCS送信周波数の略2〜3倍に設定されており、DCS/PCS送信端子に接続されるパワーアンプからの高調波歪を減衰させる働きをもつ。
図1で示した第3のスイッチ43(SW3)は、図5ではSW3が対応する。SW3は、GaAs-FETスイッチで構成されている。また、第4のスイッチ44(SW4)は、図5ではSW4が対応する。SW4は、GaAs-FETスイッチで構成されている。
図1で示したDCカットコンデンサ71は、図5ではコンデンサC25が、コンデンサ72はコンデンサC21がそれぞれ対応している。
図5のコンデンサC5、C6、C11、C22、C23、C19は送受信経路とDC信号をアイソレート(隔離)して動作を安定化するDCカットコンデンサである。直流信号に対してはインピーダンスが無限大となり通過を阻止する。
GSM850とEGSMの送受信回路は、接続点P1から伝送線路SL1とコンデンサC1を経て接続点P2に、伝送線路SL1とコンデンサC1の接続点は伝送線路SL2、コンデンサC2を経て接地される。このとき伝送線路SL2とコンデンサC2は直列共振回路を形成し、その共振周波数はDCS/PCSの送受信信号の周波数とほぼ等しく設定されている。接続点P2からSW1によりGSM850とEGSMの送信回路と受信回路に分岐する。
GSM850 / EGSM共通の送信回路は、接続点P2からPINダイオードD2、伝送線路SL4とコンデンサC9の並列回路、コンデンサC11を経て、GSM850とEGSMの共通の送信端子GSM850 / EGSM_Txに接続される。PINダイオードD2のカソードはコンデンサC8を介して接地され、伝送線路SL4とコンデンサC11の接続点はコンデンサC10、伝送線路SL5を介して接地される。
GSM850受信回路は、接続点P2から伝送線路SL3、コンデンサC25、スイッチSW3を介挿して、コンデンサC5を経てGSM850受信端子GSM850-Rxに至る。EGSM受信回路は、接続点P2から伝送線路SL3、コンデンサC25、スイッチSW3を介挿して、コンデンサC6を経てEGSM受信端子EGSM-Rxに至る。GSM850とEGSMの送受信切り換えを制御する電圧を印加するコントロール端子VC1は、抵抗R1とPINダイオードD1を経て接続点P3に接続される。PINダイオードD1のアノードと抵抗R1の接続点はコンデンサC7を経て接地される。
DCS/PCS共通の送信回路は、接続点P4からPINダイオードD4、伝送線路SL8とコンデンサC17の並列回路、コンデンサC19を経てDCS/PCS共通の送信端子であるDCS/PCS-TXに接続される。PINダイオードD4にはコンデンサC15とインダクタL2の直列回路を並列接続する。このときPINダイオードD1のOFF時インピーダンスとコンデンサC15およびインダクタL2は直列共振回路を形成し、その共振周波数はDCS/PCSの送受信信号の周波数とほぼ等しく設定されている。PINダイオードD4のカソードはコンデンサC16を介して接地され、伝送線路SL8とコンデンサC19の接続点は、コンデンサC18およびSL9を経て接地される。
DCS受信回路は、接続点P4から伝送線路SL7、コンデンサC21、スイッチSW4、コンデンサC22を経てDCS受信端子DCS-RXに至る。
PCS受信回路は、接続点P4から伝送線路SL7、コンデンサC21、スイッチSW4、コンデンサC23を経てPCS受信端子PCS-RXに至る。
GaAs-FETで構成される第3のスイッチSW3と第4のスイッチSW4は、共通のコントロール端子VC3、および電源端子Vddに各々接続される。Vdd端子は常時電圧が印加されており、スイッチSW3とSW4においてVddに接続される配線電極を共通化しており、またコントロール端子VC3についても同様に、スイッチSW3およびSW4を同時にスイッチングさせるような回路構成とすることにより、電源端子を共通化することで端子数の削減が可能となる。またVddの代わりにコントロール端子VC4を用いても良い。この場合にもスイッチSW3とSW4を同時にスイッチングさせるような回路構成とすることにより、電源端子の共通化と端子数の削減が可能となる。
次に、本発明のアンテナスイッチ回路の制御と動作について説明する。ここで第1の送信系をGSM850/EGSM Tx(送信周波数824〜915MHz)、第2の送信系をDCS/PCS Tx(送信周波数1710〜1910 MHz)、第1の受信系をGSM850 Rx(受信周波数869〜894MHz)、第2の受信系をEGSM Rx(受信周波数925〜960MHz)、第3受信系をDCS Rx(受信周波数1805〜1880MHz)、第4の受信系をPCS Rx(受信周波数1930〜1990MHz)とする。このとき、GSM850/EGSM送信モード、GSM850受信モード、EGSM受信モード、DCS/PCS送信モード、DCS受信モード及びPCS受信モードに分けて、図5と表1を用いて以下に説明する。ここで、表1は図5におけるコントロール端子VC1、VC2、VC3及び電源端子Vdd(常時2.6V)に印加するコントロール電圧と消費電流を表したものである。
GSM850 / EGSM送信モードの回路動作を説明する。このとき、コントロール端子VC1とVC3には2.6Vが印加され、コントロール端子VC2には電圧が印加されない(0V)である。従って、PINダイオードD1、D2はオンとなり、PINダイオードD3、D4はオフとなる。PINダイオードD2がオンでGSM850/EGSM送信端子と接続点P2との間のインピーダンスは低下する。一方、PINダイオードD1もオンとなるが、ダイオードD1の寄生インダクタンスとコンデンサC7がGSM850/EGSM送信周波数において直列共振回路を形成するようにコンデンサC7の容量が調整されているため、接続点P3において、GSM850/EGSM送信周波数にけるインピーダンスはショートとなる。この場合接続点P2からGSM850受信端子とEGSM受信端子を見たインピーダンスは、伝送線路SL3の長さがGSM850/EGSM送信周波数における電気長の略λ/4に設定されているため、高周波的にオープンとなる。以上よりGSM850/EGSM送信端子から入力された送信信号は、GSM850/EGSM受信経路に漏れることなく分波回路Dipに入力される。
他方、このときGaAs-FETスイッチSW3はEGSM受信端子に接続されるように設定している。これはEGSM送信信号の周波数(880〜915MHz)がGSM850受信の周波数(869〜894MHz)に重複しているためである。SW3をEGSM受信端子に接続した場合にはこの重複した周波数(880〜8940MHz)の信号はEGSM受信に接続されるSAWフィルタで減衰されるのに対して、SW3をGSM850受信端子に接続した場合にはこの重複した周波数の信号はGSM850受信に接続されるSAWフィルタでは減衰されず(GSM850受信の通過帯域が869〜894MHzであるため)携帯電話の動作に影響をおよぼすからである。図16にGSM850 / EGSM送信からGSM850受信へのアイソレーション特性の改善例を示す。SW3の接続をGSM850受信側にした場合は25dB程度のアイソレーションであったのに対して、EGSM受信側に接続することにより40dBまでアイソレーションが改善することがわかる。一方GSM850/EGSM送信からEGSM受信端子へのアイソレーションは25dB程度確保できるため、送信信号の回り込みによりSAWフィルタを破壊する心配はない。またDCS受信端子、PCS受信端子及びDCS/PCS送信端子へのアイソレーションも、分波回路により十分減衰されるため問題ない。以上により、GSM850/EGSM送信信号は他経路に洩れることなくアンテナ端子ANTから放射される。
DCS/PCS送信モードの回路動作を説明する。このとき、コントロール端子VC2には2.6Vが印加され、コントロール端子VC1とVC3には電圧が印加されない。従って、PINダイオードD3、D4はオンとなり、PINダイオードD1、D2はオフとなる。PINダイオードD4がオンでDCS/PCS送信端子と接続点P4との間のインピーダンスは低下する。一方、PINダイオードD3もオンとなるが、ダイオードD3の寄生インダクタンスとコンデンサC20がDCS/PCS送信周波数において直列共振回路を形成するようにコンデンサC20の容量が調整されているため、接続点P5において、DCS/PCS送信周波数にけるインピーダンスはショートとなる。この場合接続点P4からDCS受信端子とPCS受信端子を見たインピーダンスは、伝送線路SL7の長さがDCS/PCS送信周波数における電気長の略λ/4に設定されているため、高周波的にオープンとなる。以上よりDCS/PCS送信端子から入力された送信信号は、DCS/PCS受信経路に漏れることなく分波回路Dipに入力される。
他方、このときGaAs-FETスイッチSW4はPCS受信端子に接続されるように設定している。これはPCS送信信号の周波数(1850〜1910MHz)がDCS受信の周波数(1805〜1880MHz)に重複しているためである。SW4をPCS受信端子に接続した場合にはこの重複した周波数(1850〜1880MHz)の信号はPCS受信に接続されるSAWフィルタで減衰されるのに対して、SW4をDCS受信端子に接続した場合にはこの重複した周波数の信号はDCS受信に接続されるSAWフィルタでは減衰されず(DCS受信の通過帯域が1805〜1880MHzであるため)携帯電話の動作に影響をおよぼすからである。図17にDCS/PCS送信からDCS受信へのアイソレーション特性の改善例を示す。SW4の接続をDCS受信側にした場合は30dB程度のアイソレーションであったのに対して、PCS受信側に接続することにより40dBまでアイソレーションが改善することがわかる。一方DCS/PCS送信からPCS受信端子へのアイソレーションは25dB程度確保できるため、送信信号の回り込みによりSAWフィルタを破壊する心配はない。またGSM850受信端子、EGSM受信端子及びGSM850/EGSM送信端子へのアイソレーションも、分波回路により十分減衰されるため問題ない。以上により、DCS/PCS送信信号は他経路に洩れることなくアンテナ端子ANTから放射される。
上述のように本実施例の回路構成およびそれらを構成するスイッチ回路の動作制御により、送信モードにおける送信から受信へのアイソレーション特性を大幅に改善できることがわかる。
GSM850受信モードおよびPCS受信モードの回路動作を説明する。このとき、全てのコントロール端子VC1、VC2、VC3には電圧が印加されない。PINダイオードスイッチSW1、SW2のコントロール電圧VC1、VC2が0Vのため全てのPINダイオードD1〜D4はオフとなり、ダイプレクサとSW3の入力端子およびダイプレクサとSW4の入力端子が接続される。VC3の電圧はノードN1によって分岐され、SW3およびSW4に導通し、Vddの電圧はノードN2によって分岐され、SW3およびSW4に導通する。このとき、GaAs-FETスイッチSW3の入力端子はGSM850受信経路に接続され、GaAs-FETスイッチSW4の入力端子はPCS受信経路に接続されるように設定される。また、PCS受信端子側にはダイプレクサによりGSM850受信信号はほとんど漏洩することはなく、GSM850受信端子側にはダイプレクサによりPCS受信信号はほとんど漏洩することはない。以上の結果GSM850受信信号帯域においてアンテナ端子とGSM850受信端子が接続され、PCS受信信号帯域においてアンテナ端子とPCS受信端子が接続されることになる。
EGSM受信モードおよびDCS受信モードの回路動作を説明する。このとき、コントロール端子VC3には2.6Vが印加され、コントロール端子VC1、VC2には電圧が印加されない。PINダイオードスイッチSW1、SW2のコントロール電圧VC1、VC2が0Vのため全てのPINダイオードD1〜D4はオフとなり、ダイプレクサとSW3の入力端子およびダイプレクサとSW4の入力端子が接続される。VC3の電圧はノードN1によって分岐され、SW3およびSW4に導通し、Vddの電圧はノードN2によって分岐され、SW3およびSW4に導通する。このとき、GaAs-FETスイッチSW3の入力端子はEGSM受信経路に接続され、GaAs-FETスイッチSW4の入力端子はDCS受信経路に接続されるように設定される。また、DCS受信端子側にはダイプレクサによりEGSM受信信号はほとんど漏洩することはなく、EGSM受信側にはダイプレクサによりDCS受信信号はほとんど漏洩することはない。以上の結果EGSM受信信号帯域においてアンテナ端子とEGSM受信端子が接続され、DCS受信信号帯域においてアンテナ端子とDCS受信端子が接続されることになる。
ここで、図6にVddおよびVC3の接続に関する積層図の概略を示す。Vddの外部端子A1からビアホールB1およびラインC1が接続され、ノードN1によりラインC2およびラインC3に分岐される。ラインC2はビアホールB2を経由して、上面の電極端子A2に接続されGaAs-FETスイッチSW3のVdd端子に接続される。一方ラインC3はビアホールB4を経由して、上面の電極端子A3に接続されGaAs-FETスイッチSW4のVdd端子に接続される。
VC3の外部端子A11からビアホールB11およびラインC11が接続され、ノードN2によりラインC12およびラインC13に分岐される。ラインC12はビアホールB12を経由して上面の電極端子A12に接続され、GaAs-FETスイッチSW3のVC3端子に接続される。一方、ラインC13はビアホールB14を経由して上面の電極端子A14に接続され、GaAs-FETスイッチSW4のVC3端子に接続される。
以上の積層構成により、本実施例で示したアンテナスイッチ回路の制御と動作が可能となる。
本実施例ではGSM850受信とPCS受信およびEGSM受信とDCS受信がそれぞれ同時に受信可能となるようにGaAs-FETスイッチの電源VC3、Vddの接続を設定している。これはGSM850バンドとPCSバンドが主に米国圏で使用され、EGSMバンドとDCSバンドが主に欧州、アジア圏で使用されることを考慮したためである。つまり、本実施例で示したVC3、Vddの接続によれば、同じサービスエリア内における受信モードの切り換えが不要であり、アンテナスイッチモジュールの使い勝手を向上できる。
図7と表2にアンテナスイッチ回路のコントロール端子の接続と動作の別の実施例を示した。
図7の積層図については図6の説明と同様であるので詳細は省略するが、図6と異なる点は、2電源コントロール端子タイプのGaAs-SWを使用することにより、受信時の消費電流を5μAと従来の約10分の1にすることができる点である。
図2に本発明に係わる別の実施例のブロック図を示す。
図2は図1の低周波数側の受信切り換えスイッチSW3を省略した回路になっている。従って、取り扱えるバンド数としてはEGSM(もしくはGSM850)、DCS、PCSのトリプルバンドが可能である。この場合、EGSMの送信と受信の切り換えはPINダイオードを用いたスイッチSW1、DCS/PCS送信とDCS、PCS受信の切り換えはPINダイオードを用いたスイッチSW2、DCS受信とPCS受信の切り換えはGaAs-FETスイッチSW4をそれぞれ用い、コントロール端子VC1、VC2、VC3のオンオフ制御によって作動制御を行う。本例ではDCS受信およびPCS受信の切り換えスイッチをPINダイオードで構成した従来の場合と比較して、DCSもしくはPCS受信時の消費電流を低減可能であり、小型のGaAs-FETスイッチが使用できるため最終的なモジュールサイズを小型化できる等の効果がある。
次に、図10は、図5の回路にESD(静電放電)対策を施した実施例であり、ESD放電波形の低周波数成分を減衰させ無害化するT型のハイパスフィルタ81をコンデンサC3、C4とインダクタL2で構成した。その他の構成は図5と同様である。その説明は省略する。
GaAs-FETスイッチは一般的に耐圧が低く、ハイパスフィルタ81を介挿することにより静電破壊を確実に防止できる。高周波回路基板を用いた送受信モジュールでは端子電極が外部に露出しており、この端子電極を介して外部からサージ電圧が印加されることがある。従って、ハイパスフィルタ81を介挿するのは有効である。なお、T型のハイパスフィルタ81の挿入位置は図10に例示した位置に限定されるものではなく、回路中の任意の位置に必要に応じて挿入できる。シミュレーションによると、コンデンサC3、C4は10pF以下、インダクタL2は30nH以下であることが好ましい。このT型のハイパスフィルタ81は、C3、C4の容量が比較的小さいため積層体に内蔵し易いという長所もある。また別のハイパスフィルタとして図11に示したインダクタL2とコンデンサC24からなるノッチフィルタを追加しても良い。この場合インダクタL2とコンデンサC24からなる共振周波数を100〜500MHzに調整することにより、ESDサージを大幅に低減可能となる。
本発明ではコントロール端子に印加する電圧は、共に2.6Vであって且つ共通の1つの電源で足りることは、注目すべき効果である。制御が簡単であるばかりでなく、モジュールにおける端子数も少なくできる。
また、従来、コントロール端子に印加する電圧は、特許文献EP1265370号公報の図2に記載の通り、3Vと高い。このことは、携帯電話の電池消耗を招き好ましくない。また、携帯電話のバッテリ電圧が低下したときの動作マージンも大きい。この点からも、本発明の優れていることが分かる。また、受信モード時の電流も従来のPINダイオードスイッチの駆動電流1〜10mAと比較して、表1に示したように0.2mAと非常に小さい。このことは、小型バッテリから電源を供給しなければならない携帯電話などにとって大きな利点である。
本発明のアンテナスイッチ回路を積層体構造となしたアンテナスイッチモジュールについて説明する。
実施例は、図5で例示したアンテナスイッチ回路を5.4×4.0mm(いわゆる5440タイプ)で部品高さは最大でも1.5mmの積層体に構成した。図12はこのアンテナスイッチモジュールを構成する、積層多層基板の積層シートの一部であり、このシート展開図の要部電極パターンと搭載部品の配置を示す展開図である。
先ず、アンテナスイッチ回路のうち、分波回路を構成するLC回路と、第1のスイッチ回路SW1及び第2のスイッチ回路SW2を構成する伝送線路、コンデンサは電極パターンにより積層体内部に設け、PINダイオードとGaAs-FETスイッチのスイッチング素子や積層体内に内蔵することのできない高容量値のコンデンサや抵抗素子等のチップ素子は、積層多層基板の上面に搭載することにより、マルチバンド用のアンテナスイッチモジュールを構成する。
この積層多層基板は、下記する900℃程度の低温焼成が可能なセラミック誘電体材料(LTCC材)からなり、厚さが40μm〜200μmのグリーンシートを作製し、各グリーンシート上にAgを主体とする導電ペーストを印刷することにより所望の電極パターン、例えば伝送線路のライン電極の幅は100〜400μmとするのが好ましく、適宜スルーホール電極等を形成している。この所望の電極パターンを形成したグリーンシートを積層圧着し、焼成することにより製造する。
前記低温焼結セラミック材料としては、主成分がAl,Si,Sr,Tiの酸化物で構成され、Al,Si,Sr,TiをそれぞれAl2O3、SiO2、SrO、TiO2に換算し合計100質量%としたとき、Al2O3換算で10〜60質量%、SiO2換算で25〜60質量%、SrO換算で7.5〜50質量%、TiO2換算で20質量%以下を含有し、前記主成分で構成される酸化物の合計100質量%に対し、副成分として、Bi,Na,K,Coの群のうちの少なくとも1種をBi2O3換算で0.1〜10質量%、Na2O換算で0.1〜5質量%、K2O換算で0.1〜5質量%、CoO換算で0.1〜5質量%含有し、更に、Cu,Mn,Agの群のうちの少なくとも1種をCuO換算で0.01〜5質量%、MnO2換算で0.01〜5質量%、Agを0.01〜5質量%の含有し、その他不可避不純物を含有してもよい。
このような低温焼結セラミック材料はPbやBを含んでおらず望ましい。
例えば、Al2O3換算で48質量%、SiO2換算で38質量%、SrO換算で10質量%、TiO2換算で4質量%、主成分100質量%に対して、Bi2O3換算で2.5質量%、Na2O換算で2質量%、K2O換算で0.5質量%、CuO換算で0.3質量%、MnO2換算で0.5質量%という組成がよい。
基板搭載のFETスイッチ素子と積層体基板内部の電極パターン配置構成について説明する。図12において上面を1層とし、以下2層、3層、4層、5層、6層を示しているが、これは全シートの中から要部を抜出したもので上記したアンテナスイッチ回路の一部である。
まず、積層多層基板の上面にはPINダイオードDg1、Dg2、Dg3、Dg4とGaAs-FETスイッチSW3、SW4と、その他のチップ素子が搭載されている。ダイオードスイッチは電力入力時の歪み特性が良好であり、また低価格であるので好ましい。GaAs-FETスイッチはオン状態での消費電流が小さく、積層体に組む場合はGaAs-FETスイッチを用いたほうがダイオードスイッチを用いた場合より一般的に小型化できるので好ましい。これ以降それぞれの層について説明する。また斜線で枠内を塗りつぶしてあるパターンは、積層体上面に搭載したGaAs-FETスイッチSW3、SW4を積層方向に投影した軌跡を示すものであり、搭載位置が分かるように示したものである。
第2層目には、グランド電極GND11、GND12ならびにダイプレクサの電極CF11が配置されている。ここでグランド電極GND12と、積層体上面に搭載したGaAs-FETスイッチSW3は、上部から透過的に積層体を見た場合、重なっていることがわかる。GaAs-FETスイッチの下層にグランド電極を形成することにより、GaAs-FETスイッチから漏洩する信号と、他経路から漏洩される信号は互いに干渉することなく、グランド電極GND12に吸収される。そのためGaAs-FETスイッチと他経路との干渉をより低減させることが可能となる。ここではGaAs-FETスイッチSW3の下にグランド電極を設けたものであったが、GaAs-FETスイッチSW4についても同様にグランド電極を設けた方が望ましい。しかしこれは、必須ではなく他の電極パターンとの設計配置の関係からできるだけ設けることが望ましいと言うことである。
第4層目には、第3層目と同様にGSM850/EGSMとDCS/PCSそれぞれの送信側の伝送線路SL4、SL8、SL5、SL9の一部である、LG12、LD12ならびにLG22、LD22の電極パターンが印刷形成されている。3層目と同様にλ/4伝送線路SL3を構成する一部の電極パターンLG32をGaAs-FETスイッチSW3のほぼ真下に配置するようにし、送信側の伝送線路LG12、LD12、LG22、LD22の電極パターンを空いた領域に配置することにより、GSM850/EGSM 送信側経路とEGSMとGSM850受信側経路の干渉を抑えることができる。
第5層目には、GSM850/EGSMとDCS/PCSの送信側の伝送線路SL4、SL8、SL5、SL9の一部である、LG13、LD13ならびにLG23、LD23、の電極パターンが印刷形成されている。また、受信側のλ/4伝送線路SL3、SL7の一部である、LG33、LD31が配置されている。ここで、伝送線路LG33をGaAs-FETスイッチSW3のほぼ真下に配置することにより、上記と同じ理由によりGSM850/EGSM 送信側経路とEGSMとGSM850受信側経路の干渉を抑えることができ、伝送線路LD31をGaAs-FETスイッチSW4のほぼ真下に配置することにより、これも同様にDCS/PCS送信側経路とDCSとPCS受信側経路の干渉を抑えることができる。
第6層目には、セラミックシートのほぼ全面にグランド電極GND21を配置した。これにより、本発明のアンテナスイッチモジュールを携帯電話の樹脂基板上に実装する際に、周囲環境の影響を受けにくくすることができる。また端子間どうしの相互干渉を低減できる。
本発明に係るアンテナスイッチモジュールでは、GaAs-FETスイッチ43、44(SW3、SW4)のコントロール電源を共通化してコントロール端子VC3および電源端子Vddの2個となる。本来であれば1個のGaAs-FETスイッチについて2個のコントロール端子が必要であることから考えると、端子数を2個低減できることになる。この結果、アンテナスイッチモジュールを搭載した携帯電話などを設計、製造するユーザにとって、回路設計、製造が楽になるなどの使い勝手の良いものとなる。
また、図13(B)から分かるように、接地電極(GND)が電極7,8,10,12,15,17,18と、7つも配設できる。アンテナスイッチモジュールのGND電位が完全に接地されていないと、アイソレーションの悪化や半導体素子の誤動作が生じるおそれがある。この為、中央の大きな接地電極17、18と併せて、GND電極を多くとれたことは、動作安定化への寄与も大きい。
図14に上記積層体基板によるアンテナスイッチモジュール例における特性データを示す。図14は、GSM850/EGSMの送信モードの場合を示す。測定は、電極2,4,14,16(各々VC2,VC1,VC3,Vdd端子に対応する)を100pFのノイズカットコンデンサで接地し、電極1,3,5,6,11,13(各々、PCSRx、DCSRx、EGSMRx、GSM850Rx、GSM850/EGSMTx、DCS/PCSTx端子に相当する)に100pFのDCカットコンデンサを評価基板上に実装して、ネットワークアナライザを用いて行った。
図14(a)は挿入損失特性、図14(b)はスミスチャートによるインピーダンス特性、図14(c)はリターン損失特性を示す。図14(a)から分かるように、本発明に係るアンテナスイッチモジュールによると、挿入損失が1.2dBと良好である。挿入損失とは、アンテナスイッチ回路の入力信号がどれだけ減衰して出力されてくるかを示す値であり、デシベル(dB)表示で表現する。
図14(b)から分かるように、本発明に係るアンテナスイッチ回路によると良好なインピーダンス特性が得られる。スミスチャートによると、複素数であるインピーダンスの変化や、アドミッタンス、リターンロス、VSWRなどの相互変換計算が簡単にできる。
図14(c)から分かるように、本発明に係るアンテナスイッチ回路によると、VSWRは1.3以下であり従来のアンテナスイッチ回路と同等以上である。ここで、VSWRとは、アンテナに入力される電力に対する反射電力の割合を表わしたものである。従ってVSWRが小さいほど、アンテナに効率よく電力が供給されることを意味する。
なお、GSM850/EGSMの送信モードの特性データのみを図14で代表的に示したが、本発明によると、他のバンドの送受信モードにおいても同様に良好な挿入損失、スミスチャート(インピーダンス特性)、リターン損失特性が得られた。
SW:スイッチ回路
LPF:ローパスフィルタ回路
LSL:インダクタ
SL:伝送線路
C:コンデンサ
D(D1〜D4):ダイオード
SW3、SW4:半導体スイッチング素子(FET)
Claims (18)
- アンテナを共用し、通過帯域が異なる複数の送受信系の送信回路又は受信回路と前記アンテナとの接続を適宜切り換えるアンテナスイッチ回路であって、
低域通過フィルタと高域通過フィルタからなる分波回路と、
前記低域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第1のスイッチ回路と、
前記高域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第2のスイッチ回路と、
前記第2のスイッチ回路に接続され、第2のスイッチ回路からの受信経路を切り換える半導体素子を主構成とする第4のスイッチ回路とからなることを特徴とするアンテナスイッチ回路。 - 前記第2のスイッチ回路と前記第4のスイッチ回路との間にコンデンサを設けたことを特徴とする請求項1記載のアンテナスイッチ回路。
- 前記コンデンサの静電容量が5pF以上であることを特徴とする請求項2記載のアンテナスイッチ回路。
- 前記第1のスイッチ回路がEGSMもしくはGSM850送受信経路を切り換え、前記第2のスイッチ回路がDCSおよびPCS送受信経路を切り換え、前記第4のスイッチ回路がDCS受信経路およびPCS受信経路を切り換える構成であって、DCSおよびPCS送信時には前記第4のスイッチ回路がPCS受信経路に接続されることを特徴とする請求項1〜3の何れかに記載のアンテナスイッチ回路。
- アンテナを共用し、通過帯域が異なる複数の送受信系の送信回路又は受信回路と前記アンテナとの接続を適宜切り換えるアンテナスイッチ回路であって、
低域通過フィルタと高域通過フィルタからなる分波回路と、
前記低域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第1のスイッチ回路と、
前記高域通過フィルタに接続され、送受信経路を切り換えるダイオードと伝送線路ならびにコンデンサを主構成とする第2のスイッチ回路と、
前記第1のスイッチ回路に接続され、第1のスイッチ回路からの受信経路を切り換える半導体素子を主構成とする第3のスイッチ回路と、
前記第2のスイッチ回路に接続され、第2のスイッチ回路からの受信経路を切り換える半導体素子を主構成とする第4のスイッチ回路とからなることを特徴とするアンテナスイッチ回路。 - 前記第1のスイッチ回路と前記第3のスイッチ回路との間、および前記第2のスイッチ回路と前記第4のスイッチ回路との間に、コンデンサを設けたことを特徴とする請求項5記載のアンテナスイッチ回路。
- 前記コンデンサの静電容量が5pF以上であることを特徴とする請求項6記載のアンテナスイッチ回路。
- 前記第1のスイッチ回路と前記第3のスイッチ回路との間および前記第2のスイッチ回路と前記第4のスイッチ回路との間のうち少なくとも一方に、ハイパスフィルタを設けたことを特徴とする請求項5〜7の何れかに記載のアンテナスイッチ回路。
- 前記第3のスイッチ回路と前記第4のスイッチ回路のコントロール電源端子を共通としたことを特徴とする請求項5〜8の何れかに記載のアンテナスイッチ回路。
- 前記第3のスイッチ回路ならびに前記第4のスイッチ回路のスイッチング手段がFETスイッチであることを特徴とする請求項5〜9の何れかに記載のアンテナスイッチ回路。
- 前記第1のスイッチ回路がGSM850およびEGSM送受信経路を切り換え、前記第2のスイッチ回路がDCSおよびPCS送受信経路を切り換え、前記第3のスイッチ回路がGSM850受信経路およびEGSM受信経路を切り換え、前記第4のスイッチ回路がDCS受信経路およびPCS受信経路を切り換える構成であって、GSM850およびEGSM送信時には前記第3のスイッチ回路がEGSM受信経路に接続され、DCSおよびPCS送信時には前記第4のスイッチ回路がPCS受信経路に接続されることを特徴とする請求項5〜10の何れかに記載のアンテナスイッチ回路。
- アンテナを共用し、通過帯域が異なる複数の送受信系の送信回路又は受信回路と前記アンテナとの接続を適宜切り換えるアンテナスイッチモジュールであって、
低域通過フィルタと高域通過フィルタとをLC回路で構成した分波回路と、
前記低域通過フィルタに接続され送受信経路を切り換えるダイオードと伝送線路を主構成とする第1のスイッチ回路と、
前記高域通過フィルタに接続され送受信経路を切り換えるダイオードと伝送線路を主構成とする第2のスイッチ回路と、
前記第1のスイッチ回路に接続され、第1のスイッチ回路からの受信経路を切り換える半導体素子を主構成とする第3のスイッチ回路と、
前記第2のスイッチ回路に接続され、第2のスイッチ回路からの受信経路を切り換える半導体素子を主構成とする第4のスイッチ回路とからなり、
前記分波回路のLC回路及び前記第1のスイッチ回路と前記第2のスイッチ回路を構成する伝送線路の少なくとも一部は、複数の誘電体層からなる積層多層基板内に電極パターンにより形成し、前記LC回路の一部を構成するチップ素子と、前記第1のスイッチ回路および前記第2のスイッチ回路を構成するダイオード素子と、前記第3のスイッチ回路および前記第4のスイッチ回路を構成する半導体素子を前記積層多層基板に搭載したことを特徴とするアンテナスイッチモジュール。 - 前記積層多層基板を搭載面上より積層方向に見たとき、前記第3のスイッチ回路および/または前記第4のスイッチ回路を構成する半導体素子の投影に対し、前記第1のスイッチ回路または前記第2のスイッチ回路の受信経路側の伝送線路を構成する電極パターンの少なくとも一部が重なるように配置したことを特徴とする請求項12記載のアンテナスイッチモジュール。
- 前記半導体素子と前記受信経路側の伝送線路を構成する電極パターンを設けた層との間にグランド電極を設けた層を配置したことを特徴とする請求項12又は13記載のアンテナスイッチモジュール。
- 前記第1のスイッチ回路と第2のスイッチ回路のそれぞれ送信経路側には、LC回路からなり、積層多層基板内に電極パターンにより構成したローパスフィルタ回路を設けたことを特徴とする請求項12〜14の何れかに記載のアンテナスイッチモジュール。
- 前記第1のスイッチ回路と前記第3のスイッチ回路との間、および前記第2のスイッチ回路と前記第4のスイッチ回路との間のうち少なくとも一方に、LC回路からなり、積層多層基板内に電極パターンにより構成したハイパスフィルタを設けたことを特徴とする請求項12〜15の何れかに記載のアンテナスイッチモジュール。
- 前記積層多層基板に搭載する前記第1のスイッチ回路および前記第2のスイッチ回路を構成するスイッチング手段は、PINダイオードであり、前記第3のスイッチ回路および前記第4のスイッチ回路を構成するスイッチング手段は、FETスイッチであることを特徴とする請求項12〜16の何れかに記載のアンテナスイッチモジュール。
- 請求項1〜17の何れかに記載のアンテナスイッチ回路またはアンテナスッチモジュールを用いたことを特徴とする通信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028225A JP4389207B2 (ja) | 2003-02-05 | 2004-02-04 | アンテナスイッチ回路及びアンテナスイッチモジュール並びにこれらを用いた通信機 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003028430 | 2003-02-05 | ||
JP2003335283 | 2003-09-26 | ||
JP2004028225A JP4389207B2 (ja) | 2003-02-05 | 2004-02-04 | アンテナスイッチ回路及びアンテナスイッチモジュール並びにこれらを用いた通信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005124119A true JP2005124119A (ja) | 2005-05-12 |
JP4389207B2 JP4389207B2 (ja) | 2009-12-24 |
Family
ID=34623531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028225A Expired - Fee Related JP4389207B2 (ja) | 2003-02-05 | 2004-02-04 | アンテナスイッチ回路及びアンテナスイッチモジュール並びにこれらを用いた通信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4389207B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008075691A1 (ja) * | 2006-12-19 | 2008-06-26 | Hitachi Metals, Ltd. | 高周波回路、高周波部品、及び通信装置 |
JPWO2007034589A1 (ja) * | 2005-09-26 | 2009-03-19 | 株式会社村田製作所 | 高周波フロントエンドモジュール及びデュプレクサ |
JP2013247438A (ja) * | 2012-05-24 | 2013-12-09 | Murata Mfg Co Ltd | スイッチモジュール |
CN112039408A (zh) * | 2019-05-17 | 2020-12-04 | 株式会社电装 | 电力转换装置 |
CN112073045A (zh) * | 2016-05-12 | 2020-12-11 | 株式会社村田制作所 | 开关模块 |
US10886951B2 (en) | 2015-07-17 | 2021-01-05 | Murata Manufacturing Co., Ltd. | Front-end module |
CN113078922A (zh) * | 2021-03-23 | 2021-07-06 | 维沃移动通信有限公司 | 射频电路、射频电路的控制方法和装置、电子设备 |
-
2004
- 2004-02-04 JP JP2004028225A patent/JP4389207B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007034589A1 (ja) * | 2005-09-26 | 2009-03-19 | 株式会社村田製作所 | 高周波フロントエンドモジュール及びデュプレクサ |
WO2008075691A1 (ja) * | 2006-12-19 | 2008-06-26 | Hitachi Metals, Ltd. | 高周波回路、高周波部品、及び通信装置 |
JPWO2008075691A1 (ja) * | 2006-12-19 | 2010-04-15 | 日立金属株式会社 | 高周波回路、高周波部品、及び通信装置 |
JP4710977B2 (ja) * | 2006-12-19 | 2011-06-29 | 日立金属株式会社 | 高周波回路、高周波部品、及び通信装置 |
US8582547B2 (en) | 2006-12-19 | 2013-11-12 | Hitachi Metals, Ltd. | High frequency circuit, high frequency component and communication device |
JP2013247438A (ja) * | 2012-05-24 | 2013-12-09 | Murata Mfg Co Ltd | スイッチモジュール |
US10886951B2 (en) | 2015-07-17 | 2021-01-05 | Murata Manufacturing Co., Ltd. | Front-end module |
CN112073045A (zh) * | 2016-05-12 | 2020-12-11 | 株式会社村田制作所 | 开关模块 |
CN112073045B (zh) * | 2016-05-12 | 2024-05-03 | 株式会社村田制作所 | 开关模块 |
CN112039408A (zh) * | 2019-05-17 | 2020-12-04 | 株式会社电装 | 电力转换装置 |
CN112039408B (zh) * | 2019-05-17 | 2024-03-26 | 株式会社电装 | 电力转换装置 |
CN113078922A (zh) * | 2021-03-23 | 2021-07-06 | 维沃移动通信有限公司 | 射频电路、射频电路的控制方法和装置、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP4389207B2 (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1445872B1 (en) | Antenna switch circuit and antenna switch module | |
KR100653344B1 (ko) | 스위치 회로 및 복합 고주파 부품 | |
JP5316544B2 (ja) | 高周波回路、高周波部品、及びマルチバンド通信装置 | |
KR101404535B1 (ko) | 분기 회로, 고주파 회로 및 고주파 모듈 | |
KR101127022B1 (ko) | 고주파 회로 및 고주파 부품 | |
JP4936033B2 (ja) | 高周波スイッチモジュール | |
JP4465286B2 (ja) | 高周波選択回路、高周波モジュール及び無線通信装置 | |
JP5029946B2 (ja) | スイッチモジュール | |
KR20080104389A (ko) | 하이 패스 필터 | |
JPWO2011061946A1 (ja) | 高周波回路、高周波回路部品、及び通信装置 | |
US7852220B2 (en) | Composite high-frequency component | |
US7356349B2 (en) | High-frequency module and communication apparatus | |
JP4702622B2 (ja) | スイッチモジュール | |
US7221922B2 (en) | Switch circuit and composite high frequency elements | |
JP4389207B2 (ja) | アンテナスイッチ回路及びアンテナスイッチモジュール並びにこれらを用いた通信機 | |
JP2004007408A (ja) | スイッチ回路及び複合高周波部品 | |
US20100226355A1 (en) | Low-voltage control high-frequency switch and composite high-frequency component | |
JP2007251508A (ja) | 高周波スイッチモジュール | |
JP2003143033A (ja) | 高周波スイッチモジュール | |
JP2004135316A (ja) | 高周波部品及び高周波モジュール並びにこれらを用いた通信機 | |
JP4120927B2 (ja) | 高周波スイッチモジュール及び複合積層モジュール並びにこれらを用いた通信機 | |
JP2004282727A (ja) | アンテナスイッチモジュール、一体型通信モジュール、通信機器およびアンテナスイッチモジュールの製造方法 | |
JP2004320244A (ja) | マルチバンド高周波送受信モジュール | |
JP2005244711A (ja) | 高周波スイッチモジュール及びこれを用いた通信装置 | |
JP2004104523A (ja) | マルチバンド用アンテナスイッチモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4389207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |