JP2005123274A - 光結合半導体装置 - Google Patents

Abstract

【課題】内蔵される個々の部品を小型化することなく、プリント配線板への部品実装面積及びパッケージの体積を低減することができる光結合半導体装置を提供すること。
【解決手段】第１のリードフレーム２１に搭載された受光素子２３及びスイッチング素子２４，２５と、第２のリードフレーム２２に搭載され、その発光面Ｈが受光素子２３の受光面Ｊと対向するように配置された発光素子２７と、発光素子２７と受光素子２３間に配置され、発光素子２７からの光信号を受光素子２３に伝達する導光部２８と、スイッチング素子２４，２５、受光素子２３、発光素子２７及び導光部２８を一体的に封止するパッケージ２９とを備え、発光素子２７から受光素子２３への光信号の進行方向がプリント配線板Ｐの部品実装面Ｐａと平行である。
【選択図】 図１

Description

本発明は、無接点リレー等として用いられる光結合半導体装置に関し、特にプリント配線板への実装面積の低減が可能なものに関する。

ＩＣテスタなどの測定器では、被測定物と測定回路を電気的に分離するためにリレーが用いられている。従来は主に機械的接点を用いたメカニカルリレーが用いられていたが、被測定物の動作速度の向上やノイズ対策などの面から無接点リレーの使用が拡大している。無接点リレーの代表として光結合半導体装置（フォトリレー）が知られている（例えば特許文献１参照）。

図６は光結合半導体装置１０を示す縦断面図、図７は光結合半導体装置１０の透過上面図である。この光結合半導体装置１０はＳＳＯＰ（Ｓｈｒｉｎｋ ＳＯＰ［Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ］）タイプのパッケージである。

光結合半導体装置１０は、その先端側が互いに対向配置された第１のリードフレーム１１及び第２のリードフレーム１２を備えている。第１のリードフレーム１１には、その先端側から受光素子支持部１１ａ、スイッチング素子支持部１１ｂ，１１ｃ、出力端子１１ｄ，１１ｅが設けられている。受光素子支持部１１ａには受光素子１３が搭載され、スイッチング素子支持部１１ｂ，１１ｃにはスイッチング素子１４，１５がそれぞれ搭載されている。受光素子１３の端子とスイッチング素子１４，１５の端子とは金ワイヤ１６によるワイヤーボンディングで接続されている。

第２のリードフレーム１２には、その先端側から発光素子搭載部１２ａ、入力端子１２ｂ，１２ｃが形成されている。発光素子搭載部１２ａにはＬＥＤ等の発光素子１７が搭載されており、この発光素子１７の発光面と前述した受光素子１３の受光面とが対向するように配置されている。発光素子１７の端子と入力端子１２ｃとは金ワイヤ１６によるワイヤーボンディングで接続されている。

受光素子搭載部１１ａと発光素子搭載部１２ａとの間には、シリコンゲル等の導光樹脂からなる導光部１８が配置されている。さらに、第１のリードフレーム１１及び第２のリードフレーム１２は、出力端子１１ｄ，１１ｅ、入力端子１２ｂ，１２ｃを残して全体が封止樹脂により封止されパッケージ１９が形成されている。

光結合半導体装置１０は、例えば、出力端子１１ｄ，１１ｅ、入力端子１２ｂ，１２ｃのリードピッチは１．２７ｍｍ、封止樹脂１９の外形はおおよそ４ｍｍ（外部リード長手方向）×２ｍｍ（リード幅方向）×２ｍｍ（高さ）であって、現状のパッケージでは最も小さい部類に属する。

このように構成された光結合半導体装置１０は、図８に示すような原理によって動作する。すなわち、光結合半導体装置１０は、入力端子１２ｂ，１２ｃに信号が印加されると、発光素子１７が発光し、その光を受光素子１３が受けて光起電力を発生する。発生した光起電力はスイッチング素子１４，１５のゲート電極Ｇに印加され、出力端子１１ｄ，１１ｅ間の電流をＯＮ／ＯＦＦする。このようにして入力信号が出力端子１１ｄ，１１ｅに伝播されることとなる。
特開昭９−５１１２１号公報

上述した光結合半導体装置であると次のような問題があった。すなわち、ＩＣテスタ向けの場合、１台で数千個もの部品が使用されるため、部品の小型化の要求が強く、従来の実施例よりもさらに小型化したパッケージ構造が検討されている。しかしながら、光結合半導体装置は十分な光起電力を確保するため、受光素子の面積を簡単に減少できない、また、スイッチング素子のオン抵抗を減少させるため、スイッチング素子のサイズを小さくすることも難しいという問題がある。

リードを用いないＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄ ｐａｃｋａｇｅ）やＢＧＡ （Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージは小型化に適するが、プリント配線基板への実装後の検査が困難であるという問題がある。また、半導体チップを３次元的に配置することによりパッケージの小型化が図る方法も考えられるが、パッケージ構造が複雑になり、製造コストが上昇するという問題が発生する。

また、導光樹脂を受光素子１３と発光素子２７との間に注入して導光部１８を形成する工程では、スイッチング素子１４，１５の上部から樹脂ディスペンサのノズルを近づける必要がある。このとき、スイッチング素子１４，１５と受光素子１３とを接続する金ワイヤ１６が存在するため、作業効率が悪かった。また、第２のリードフレーム１２はその入力端子１２ｂ，１２ｃを実装面に近付けるために大きく屈曲させる必要がある。この屈曲した部位が導光部１８に近接しているため、導光樹脂を注入する際に接触することにより、導光樹脂１８の形状が安定しないという問題があった。

そこで本発明は、内蔵される個々の部品を小型化することなく、プリント配線板への部品実装面積及びパッケージの体積を低減し、また製造工程を簡易化し、導光樹脂の形状の安定化を図ることができる光結合半導体装置を提供することを目的としている。

上記課題を解決し目的を達成するために、本発明の光結合半導体装置は次のように構成されている。

（１）パッケージの底面側で基板に実装される光結合半導体装置において、その先端を相対向させて配置されるとともに、その基端が上記底面側に配置される第１及び第２のリードフレームと、上記第１のリードフレームの上記第２のリードフレームに対向する面に搭載された受光素子及びスイッチング素子と、上記第２のリードフレームの上記第１のリードフレームに対向する面に搭載され、その発光面が上記受光素子の受光面と平行に、かつ、対向するように配置された発光素子と、上記発光素子と受光素子間に配置され、上記発光素子からの光信号を上記受光素子に伝達する導光樹脂と、少なくとも上記スイッチング素子、上記受光素子、上記発光素子及び上記導光樹脂を一体的に封止する封止樹脂とを備え、上記発光素子から上記受光素子への光信号の進行方向が上記基板の実装面と平行であることを特徴とする。

（２）上記（１）に記載された光結合半導体装置であって、上記受光素子の上記基板側に上記スイッチング素子が配置されていることを特徴とする。

本発明によれば、内蔵される個々の部品を小型化することなく、プリント配線板への部品実装面積及びパッケージの体積を低減し、また製造工程を簡易化し、導光樹脂の形状の安定化を図ることが可能となる。

図１は本発明の第１の実施の形態に係る光結合半導体装置２０を示す縦断面図、図２は光結合半導体装置２０を示す透過上面図である。なお、図１中Ｐは光結合半導体装置２０が実装されるプリント配線板、Ｐａは部品実装面を示している。

光結合半導体装置２０は、その先端側が互いに対向配置された銅系の材料で形成された第１のリードフレーム２１及び第２のリードフレーム２２を備えている。第１のリードフレーム２１及び第２のリードフレーム２２の先端側は、プリント配線板Ｐに対し垂直であるとともに、それらの面を相対向させて配置されており、その基端側で屈曲してプリント配線板Ｐにほぼ平行に接している。

第１のリードフレーム２１には、その先端側から受光素子支持部２１ａ、スイッチング素子支持部２１ｂ，２１ｃ、出力端子２１ｄ，２１ｅが設けられている。したがって、スイッチング素子支持部２１ｂ，２１ｃの表面は、部品実装面Ｐａに対して垂直となる。また、受光素子支持部２１ａの表面とスイッチング素子支持部２１ｂ，２１ｃスイッチング素子の表面とは、同一平面となっている。

受光素子支持部２１ａには光を検出するフォトダイオードアレイが形成された化合物半導体である受光素子２３が搭載され、スイッチング素子支持部２１ｂ，２１ｃには縦型ＭＯＳＦＥＴであるスイッチング素子２４，２５がそれぞれ搭載されている。受光素子２３の端子とスイッチング素子２４，２５の端子とは金ワイヤ２６によるワイヤーボンディングで接続されている。

スイッチング素子２４，２５はスイッチング素子支持部２１ｂ，２１ｃに搭載される裏面にドレイン電極Ｄが、ワイヤーボンディングされる表面にはソース電極Ｓ、ゲート電極Ｇが形成されている。

第２のリードフレーム２２には、その先端側から発光素子搭載部２２ａ、入力端子２２ｂ，２２ｃが形成されている。発光素子搭載部２２ａにはＬＥＤ等の発光素子２７が搭載されており、この発光素子２７の発光面Ｈと前述した受光素子２３の受光面Ｊとが対向し、かつ、平行となるように配置されている。したがって、発光素子２７から受光素子２３への光信号の進行方向はプリント配線板Ｐの部品実装面Ｐａと平行となっている。

発光素子２７は、アノード電極である入力端子２２ｂ側の第２のリードフレーム２２にマウントされ、カソード電極である入力端子２２ｃ側の第２のリードフレーム２２に金ワイヤ２６でワイヤーボンディングで接続されている。

受光素子搭載部２１ａと発光素子搭載部２２ａとの間には、シリコンゲル等の導光樹脂からなる導光部２８が配置されている。さらに、第１のリードフレーム２１及び第２のリードフレーム２２は、出力端子２１ｄ，２１ｅ、入力端子２２ｂ，２２ｃを残して全体がエポキシ系の封止樹脂によりトランスファモールドにより封止され、パッケージ２９が形成されている。

このように構成された光結合半導体装置２０においては、第２のリードフレーム２２がスイッチング素子２４，２５側に引き出されるため、従来のように大きな屈曲を形成する必要がない。すなわち、カソード電極である入力端子２２ｃをスイッチング素子２４，２５側にすることにより、第２のリードフレーム２２の屈曲した部位が単独で占有する空間が不要になる。

一方、受光素子２３と発光素子２７が対向している面に垂直な線を、光結合半導体装置２０の部品実装面に対して平行にし、スイッチング素子を受光素子２３よりも部品実装面に近く配置することにより、プリント配線板Ｐへの部品実装面積を削減することが可能となる。

したがって、パッケージ２９の大きさを減少させることが可能になり、パッケージ２９の外形はおおよそ２ｍｍ（外部リード長手方向）×２ｍｍ（リード幅方向）×３ｍｍ（高さ）とすることが可能になる。また、部品実装面積は従来の４ｍｍ×２ｍｍから２ｍｍ×２ｍｍへと１／２程度に減少させることができる。なお、パッケージ高さは２ｍｍから３ｍｍへと１．５倍に増加するが、ＩＣテスタなどの用途では、部品高さに対する制約が厳しくないため、この程度の高さ増加は許容範囲であり問題とはならない。

図３〜図５は上述した光結合半導体装置２０の製造工程を示す縦断面図である。図３の（ａ）は、加工前の第１のリードフレーム２１を示している。最初に、図３の（ｂ）に示すように、受光素子支持部２１ａ、スイッチング素子支持部２１ｂ，２１ｃ、出力端子２１ｄ，２１ｅが形成された第１のリードフレーム２１をフォーミングする。次に図３の（ｃ）に示すように、受光素子２３、スイッチング素子２４，２５をはんだや銀ペーストなどにより第１のリードフレーム２１の所定箇所にマウントする。次に、図３の（ｄ）に示すように、受光素子２３とスイッチング素子２４，２５の各端子を金ワイヤ２６を用いたワイヤーボンディングで接続する。

一方、図４の（ａ）は、加工前の第２のリードフレーム２２を示している。最初に、図４の（ｂ）に示すように、発光素子搭載部２２ａ、入力端子２２ｂ，２２ｃが形成された第２のリードフレーム２２をフォーミングする。次に、図４の（ｃ）に示すように、発光素子２７をアノード電極にマウントする。最後に、図４の（ｄ）に示すように、発光素子２７の表面電極とカソード電極を金ワイヤ２６によるワイヤーボンディングにより接続する。

次に、図５の（ａ）に示すように、第１のリードフレーム２１と第２のリードフレーム２２を必要な間隙を保った状態で保持して対向させる。次に、図５の（ｂ）に示すように、受光素子２３と発光素子２７との間にディスペンサなどにより導光樹脂を注入して導光部２８を形成する。次に、図５の（ｃ）に示すように、トランスファーモールドにより封止樹脂を用い、受光素子２３、発光素子２７、スイッチング素子２４，２５を封止してパッケージ２９を形成する。最後に、図５の（ｄ）に示すように、不要なリードフレームを除去する。

上述したように、光結合半導体装置２０を製造する工程は、一般的な光結合半導体装置の製造工程とほぼ同じであり、製造コスト上昇を引き起こさずに、小型の光結合半導体装置を製造することが可能である。

なお、パッケージ２９の上部側には第１及び第２のリードフレーム２１，２２が存在しないため、パッケージ上部から導光樹脂を注入して導光部２８を形成する工程を容易に行うことができる。このため、作業性が向上するとともに、第２のリードフレーム２２の屈曲した部位が近接することがなく、導光部２８の形状を安定させて形成できるという長所がある。

なお、第１のリードフレーム２１は全体的に同一の銅系の部材であると説明したが、受光素子支持部２１ａの部分のみ樹脂や他の材料を用いてもよい。すなわち、第１のリードフレーム２１は受光素子支持部２１ａの部分が樹脂で、その他の部分、すなわちスイッチング素子支持部２１ｂ，２１ｃ、出力端子２１ｄ，２１ｅのみを銅系の部材としてもよい。なお、全体が一体に形成されたものである場合には、受光素子支持部２１ａとスイッチング素子支持部２１ｂ，２１ｃ、出力端子２１ｄ，２１ｅとは一体であるため、出力端子２１ｄ，２１ｅの切断と同時に受光素子支持部２１ａの吊ピンも切断する必要がある。しかし、受光素子支持部２１ａとして樹脂などのリードフレーム以外の材料を用いることにより吊ピン切断の工程が不要になる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明によれば、プリント配線板への実装面積の低減が可能な光結合半導体装置が得られる。

本発明の第１の実施の形態に係る光結合半導体装置を示す縦断面図。 同光結合半導体装置を示す透過上面図。 同光結合半導体装置の製造工程を示す断面図。 同光結合半導体装置の製造工程を示す断面図。 同光結合半導体装置の製造工程を示す断面図。 従来の光結合半導体装置の一例を示す縦断面図。 同光結合半導体装置を示す透過上面図。 同光結合半導体装置の動作原理を示す説明図。

符号の説明

２０…光結合半導体装置、２１…第１のリードフレーム、２２…第２のリードフレーム、２３…受光素子、２４，２５…スイッチング素子、２６…金ワイヤ、２７…発光素子、２８…導光部、２９…パッケージ。

Claims (2)

1. パッケージの底面側で基板に実装される光結合半導体装置において、
   その先端を相対向させて配置されるとともに、その基端が上記底面側に配置される第１及び第２のリードフレームと、
   上記第１のリードフレームの上記第２のリードフレームに対向する面に搭載された受光素子及びスイッチング素子と、
   上記第２のリードフレームの上記第１のリードフレームに対向する面に搭載され、その発光面が上記受光素子の受光面と対向するように配置された発光素子と、
   上記発光素子と受光素子間に配置され、上記発光素子からの光信号を上記受光素子に伝達する導光樹脂と、
   少なくとも上記スイッチング素子、上記受光素子、上記発光素子及び上記導光樹脂を一体的に封止する封止樹脂とを備え、
   上記発光素子から上記受光素子への光信号の進行方向が上記基板の実装面と平行であることを特徴とする光結合半導体装置。
2. 上記受光素子の上記基板側に上記スイッチング素子が配置されていることを特徴とする請求項１に記載の光結合半導体装置。

Images