JP2005109562A

JP2005109562A - 指数変換回路

Info

Publication number: JP2005109562A
Application number: JP2003336192A
Authority: JP
Inventors: Nobuo Kano; 修男狩野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-09-26
Filing date: 2003-09-26
Publication date: 2005-04-21
Also published as: US20050068087A1; US6879204B1

Abstract

【課題】温度の変化および回路素子の寸法のバラツキがあっても、出力電流の指数変換特性に影響が表われない指数変換回路を提供する。
【解決手段】電圧変換回路１Ａにより、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、利得制御信号ＶＧにより制御される利得に基づいて、差動出力電圧Ｖｄ１、Ｖｄ２に変換され、アクティブインピーダンスブリッジ２へ入力される。アクティブインピーダンスブリッジ２では、増幅器２５によって生成されるＶｇ３と指数変換特性の傾き制御電圧Ｖｇ４の比（Ｖｇ４／Ｖｇ３）によって平衡状態が保たれ、利得制御信号ＶＧが定まる。利得制御信号ＶＧで利得が制御される電圧変換回路１Ｂにより、基準電圧Ｖｒｅｆ１と制御電圧Ｖｃが差動出力電圧Ｖｄ３に変換され、指数変換素子３に入力される。これにより、制御電圧Ｖｃに対する指数変換素子３の出力電流ＩＯＵＴの指数変換特性の傾きは、Ｖｇ４／Ｖｇ３に依存して決定される。
【選択図】図１

Description

本発明は、入力電圧に対して指数関数的に変化する電流を出力する指数変換回路に関する。

近年、携帯電話機に代表される移動体通信の需要が拡大しており、それに伴い、周波数利用効率の高い通信方式が求められている。その通信方式の一つに符号分割多元接続（ＣＤＭＡ）方式がある。

このＣＤＭＡ方式では、移動局における送信電力の細かな制御が要求されるため、ＩＦ（中間周波数）部に使用される可変利得アンプには、７０ｄＢ以上の広範囲な利得（ゲイン）の制御が要求される。一般に、このような広範囲の利得制御を行うには、利得制御信号に対して、指数関数的に信号レベルを変化させることが必要とされる。また、その制御特性が温度に対して安定していることが望まれる。

一方、携帯電話機は小型、かつ軽量であることが求められるので、そこに使用する回路としては、種々の機能回路を集積した集積回路が適している。

そこで、本発明者らは、先に、弱反転領域のＭＯＳトランジスタを用い、温度変動によって指数変換特性に影響を受けることのない指数変換回路およびこれを用いたＣＭＯＳ型可変利得回路を提案した（特許文献１参照。）。

図４は、特許文献１に開示された指数変換回路を示す回路図である。

第１の電圧変換回路１Ａは、入力された２つの基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を、利得制御信号ＶＧにより決定される倍率に基づいて、差動出力電圧Ｖｄ１、Ｖｄ２に変換する。

ＭＯＳトランジスタ４０１は、弱反転領域で駆動され、差動出力電圧Ｖｄ１に対して指数関数的に変化するドレイン電流Ｉ１を生成し、ＭＯＳトランジスタ４０２は、弱反転領域で駆動され、差動出力電圧Ｖｄ２に対して指数関数的に変化するドレイン電流Ｉ２を生成する。

この出力電流Ｉ１と出力電流Ｉ２の比は、カレントミラー回路４を構成するＭＯＳトランジスタ４０３と４０４のトランジスタ寸法比ｍ：ｎになる。すなわち、出力電流Ｉ１と出力電流Ｉ２の比は、次の式で表わされる。

Ｉ２／Ｉ１＝ｎ／ｍ・・・（１）
そのため、利得制御信号ＶＧの値も、この比ｍ：ｎに応じて変化する。

また、第２の電圧変換回路１Ｂは、入力された基準電圧Ｖｒｅｆ１と制御電圧Ｖｃを、利得制御信号ＶＧにより決定される倍率に基づいて、差動出力電圧Ｖｄ３に変換する。そして、弱反転領域で駆動されるＭＯＳトランジスタ３００は、差動出力電圧Ｖｄ３に対して指数関数的に変化する出力電流ＩＯＵＴを生成する。したがって、出力電流ＩＯＵＴは、制御電圧Ｖｃの変化に対して指数関数的に変化する。

この出力電流ＩＯＵＴと制御電圧Ｖｃの関係を出力電流ＩＯＵＴの対数をとって表わすと次の式となる。

ｌｎ（ＩＯＵＴ）＝ｌｎ（Ｉ０）＋｛１／２・ｌｎ（ｎ／ｍ）／（Ｖｒｅｆ２−Ｖｒｅｆ１）｝・（Ｖｃ−Ｖｒｅｆ１）・・・（２）
ここで、Ｉ０は、電圧変換回路１Ａ、１Ｂに固有の定電流である。

式（２）に見るように、図４に示す指数変換回路は、出力電流ＩＯＵＴに温度変動による影響が表れない回路となっている。
特開２００２-９２５４１号公報（第１３ページ、図５）

しかしながら、式（２）で表わされる出力電流特性は、その傾きが、カレントミラー回路４を構成するＭＯＳトランジスタ４０３と４０４のトランジスタ寸法比ｍ：ｎで決定されるため、製造時のバラツキなどによる寸法比のずれが生じると、制御電圧に対する出力電流の指数変換特性の傾きが、その影響を受ける可能性があった。

一例として、図５に、ＭＯＳトランジスタ４０３と４０４のトランジスタ寸法比ｍ：ｎが所望の値から＋１０％および−１０%変動したときの出力電流ＩＯＵＴ（対数）の制御電圧Ｖｃに対する出力特性の変動の様子を示す。

図５に見るように、ＭＯＳトランジスタ４０３と４０４のトランジスタ寸法比ｍ：ｎが変動すると、それに応じて、制御電圧に対する出力電流の指数変換特性の傾きが変動していることがわかる。

そこで、本発明の目的は、温度変動による指数変換特性の変動がなく、かつ、ＭＯＳトランジスタの寸法にバラツキがあっても、制御電圧に対する出力電流の指数変換特性の傾きに変動が生じない指数変換回路を提供することにある。

本発明の一態様によれば、第１および第２の基準電圧を入力として第１および第２の差動出力電圧に変換する、増幅度の制御が可能な第１の電圧変換回路と、前記第1の基準電圧と第1の制御入力電圧を入力として第３の差動出力電圧に変換する、増幅度の制御が可能な第２の電圧変換回路と、前記第３の差動出力電圧を入力とし、前記第３の差動出力電圧に対して指数関数的に変化する電流を出力する指数変換素子と、前記第１および第２の差動出力電圧が入力され、前記第１の電圧変換回路および前記第２の電圧変換回路に増幅度制御信号を出力する、第1乃至第4のトランスコンダクタンス素子により構成されるインピーダンスブリッジとを備え、前記第1のトランスコンダクタンス素子に、前記第1の差動出力電圧が入力され、前記第２のトランスコンダクタンス素子に、前記第２の差動出力電圧が入力され、前記第３のトランスコンダクタンス素子に、前記第1のトランスコンダクタンス素子と前記第２のトランスコンダクタンス素子の出力電流の差に応じた電圧が増幅器を介して入力され、前記第４のトランスコンダクタンス素子に、第2の制御電圧が入力されることを特徴とする指数変換回路が提供される。

本発明の指数変換回路によれば、制御電圧に対する出力電流の指数変換特性が、温度変動に対してのみならず、製造上のＭＯＳトランジスタの寸法のバラツキに対しても変動することなく安定している。そのため、温度変動や素子の特性変動の影響が少ない可変利得増幅器を構成することが可能である。

以下、本発明の実施例を図面を参照して説明する。

図１は、本発明の実施例に係る指数変換回路の構成を示すブロック図である。

本実施例において、第１の電圧変換回路１Ａは、入力された２つの基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を、利得制御信号ＶＧにより制御される利得に基づいて、差動出力電圧Ｖｄ１、Ｖｄ２に変換する差動増幅回路である。第２の電圧変換回路１Ｂは、入力された基準電圧Ｖｒｅｆ１と制御電圧Ｖｃを、利得制御信号ＶＧにより制御される利得に基づいて、差動出力電圧Ｖｄ３に変換する差動増幅回路である。また、指数変換素子３は、差動出力電圧Ｖｄ３に対して指数関数的に変化する出力電流ＩＯＵＴを生成する。これにより、制御電圧Ｖｃの変化に対して指数関数的に変化する出力電流ＩＯＵＴが得られる。

第１の電圧変換回路１Ａの差動出力電圧Ｖｄ１、Ｖｄ２は、アクティブインピーダンスブリッジ２へ入力され、第１および第２の電圧変換回路１Ａ、１Ｂの利得制御信号ＶＧが、アクティブインピーダンスブリッジ２から出力される。

アクティブインピーダンスブリッジ２は、４つのトランスコンダクタンス素子２１、２２、２３、２４および増幅器２５から構成される。

トランスコンダクタンス素子２１の入力電圧Ｖｇ１には差動出力電圧Ｖｄ１が入力され、トランスコンダクタンス素子２２の入力電圧Ｖｇ２には差動出力電圧Ｖｄ２が入力される。なお、トランスコンダクタンス素子２１の一端は接地端子に接続され、他端はトランスコンダクタンス素子２３に接続される。同様に、トランスコンダクタンス素子２２の一端は接地端子に接続され、他端はトランスコンダクタンス素子２４に接続される。

一方、トランスコンダクタンス素子２３の入力電圧Ｖｇ３には増幅器２５の出力電圧が与えられ、トランスコンダクタンス素子２４には指数変換特性の傾き制御電圧Ｖｇ４が入力される。トランスコンダクタンス素子２３の一端はバイアス電源端子に接続され、他端はトランスコンダクタンス素子２１に接続される。同様に、トランスコンダクタンス素子２４の一端はバイアス電源端子に接続され、他端はトランスコンダクタンス素子２２に接続される。

ここで、増幅器２５には、トランスコンダクタンス素子２１とトランスコンダクタンス素子２３の接続端の電位およびトランスコンダクタンス素子２２とトランスコンダクタンス素子２４の接続端の電位が入力される。このトランスコンダクタンス素子２１〜２４のそれぞれのトランスコンダクタンスをｇｍ１〜ｇｍ４とすると、増幅器２５は、ｇｍ２／ｇｍ１=ｇｍ４／ｇｍ3なる平衡条件が成り立つように、トランスコンダクタンス素子２３の入力電圧Ｖｇ３を生成する。

図２は、アクティブインピーダンスブリッジ２および指数変換素子３にＭＯＳトランジスタを用いた本発明の実施例に係る指数変換回路の回路図である。

本実施例においては、弱反転領域で駆動されるＭＯＳトランジスタ２０１、２０２、２０３、２０４がアクティブインピーダンスブリッジ２を構成し、それぞれ図１におけるトランスコンダクタンス素子２１、２２、２３、２４に相当する。また、弱反転領域で駆動されるＭＯＳトランジスタ３００が指数変換素子となる。

ここで、ＭＯＳトランジスタ２０１、２０２、２０３、２０４のそれぞれのトランスコンダクタンスをｇｍ１、ｇｍ２、ｇｍ３、ｇｍ４、それぞれのゲート電圧をＶｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４、それぞれのドレイン電流をＩ１、Ｉ２、Ｉ３、Ｉ４とする。

このとき、アクティブインピーダンスブリッジ２は、増幅器２５によってＭＯＳトランジスタ２０３へフィードバックをかけて、ブリッジの平衡条件ｇｍ２／ｇｍ１=ｇｍ４／ｇｍ3を保つようにＶｇ３を生成する。その結果、ドレイン電流Ｉ１〜Ｉ４の間には、次の関係式が成り立つ。

Ｉ２／Ｉ１＝Ｉ４／Ｉ３・・・（３）
同様に、ゲート電圧Ｖｇ１〜Ｖｇ４の間には、次の関係式が成り立つ。

Ｖｇ２／Ｖｇ１＝Ｖｇ４／Ｖｇ３・・・（４）
したがって、図２の回路においては、電流比Ｉ２／Ｉ１をゲート電圧比に置き換えることができる。

そこで、式（２）のｎ／ｍの項をゲート電圧比Ｖｇ４／Ｖｇ３で置き換えると、図２の回路における出力電流ＩＯＵＴと制御電圧Ｖｃの関係を表わす式は次のようになる。

ｌｎ（ＩＯＵＴ）＝ｌｎ（Ｉ０）＋｛１／２・ｌｎ（Ｖｇ４／Ｖｇ３）／（Ｖｒｅｆ２−Ｖｒｅｆ１）｝・（Ｖｃ−Ｖｒｅｆ１）・・・（５）
式（５）が示すように、出力電流の指数変換特性の傾きが、ゲート電圧比Ｖｇ４／Ｖｇ３により決定されており、出力電流の変化の傾きがＭＯＳトランジスタの寸法のバラツキの影響を受けない形となっている。また、本式においても、出力電流ＩＯＵＴには、温度変動による影響が表れない。

図３は、図２の回路において、制御電圧Ｖｃに対する出力電流ＩＯＵＴ（対数）をシミュレーションしてプロットしたグラフである。ここで、ＭＯＳトランジスタ２０４のゲート電圧Ｖｇ４は、出力電流の変化の傾きが図５のグラフと同じになるように調整している。また、ＭＯＳトランジスタの寸法のバラツキの影響を見るために、出力電流特性の傾きを決定するＭＯＳトランジスタ２０３と２０４の寸法比を＋１０％および−１０％変動させたときのシミュレーション結果も併せてプロットしている。

図３に見られるように、図２の回路においては、ＭＯＳトランジスタの寸法にバラツキがあっても、制御電圧Ｖｃに対する出力電流ＩＯＵＴの指数変換特性の傾きに変動が生じることがなく、安定している。

本発明の実施例に係る指数変換回路の構成を示すブロック図。本発明の実施例に係る指数変換回路の回路図。本発明の実施例に係る指数変換回路の出力電流特性図。従来の指数変換回路の回路図。従来の指数変換回路の出力電流特性図。

符号の説明

１A、１B 電圧変換回路
２アクティブインピーダンスブリッジ
３指数変換素子
４カレントミラー回路
２１、２２、２３、２４トランスコンダクタンス素子
２５増幅器
２０１、２０２、２０３、２０４、
３００、
４０１、４０２、４０３、４０４ＭＯＳトランジスタ

Claims

第１および第２の基準電圧を入力として第１および第２の差動出力電圧に変換する、増幅度の制御が可能な第１の電圧変換回路と、
前記第1の基準電圧と第1の制御入力電圧を入力として第３の差動出力電圧に変換する、増幅度の制御が可能な第２の電圧変換回路と、
前記第３の差動出力電圧を入力とし、前記第３の差動出力電圧に対して指数関数的に変化する電流を出力する指数変換素子と、
前記第１および第２の差動出力電圧が入力され、前記第１の電圧変換回路および前記第２の電圧変換回路に増幅度制御信号を出力する、第1乃至第4のトランスコンダクタンス素子により構成されるインピーダンスブリッジとを備え、
前記第1のトランスコンダクタンス素子に、前記第1の差動出力電圧が入力され、前記第２のトランスコンダクタンス素子に、前記第２の差動出力電圧が入力され、前記第３のトランスコンダクタンス素子に、前記第1のトランスコンダクタンス素子と前記第２のトランスコンダクタンス素子の出力電流の差に応じた電圧が増幅器を介して入力され、前記第４のトランスコンダクタンス素子に、第2の制御電圧が入力されることを特徴とする指数変換回路。
前記第1乃至第4のトランスコンダクタンス素子のそれぞれのトランスコンダクタンスｇｍ１、ｇｍ２、ｇｍ３およびｇｍ４の間に、ｇｍ２／ｇｍ１=ｇｍ４／ｇｍ3なる平衡条件が成り立つことを特徴とする請求項1に記載の指数変換回路。
前記第2の制御電圧が指数変換特性の傾きを決定することを特徴とする請求項１または２に記載の指数変換回路。
前記指数変換素子が、弱反転領域で動作するＭＯＳトランジスタであることを特徴とする請求項1乃至３のいずれか1項に記載の指数変換回路。
前記第1乃至第4のトランスコンダクタンス素子のそれぞれが、弱反転領域で動作するＭＯＳトランジスタであることを特徴とする請求項１乃至４のいずれか1項に記載の指数変換回路。