JP2005108473A - 放電ランプ点灯装置 - Google Patents

Abstract

【課題】 放電ランプ点灯装置では、内部で発生するノイズにより放電ランプ点灯装置内のマイコンが誤動作する問題がある。
【解決手段】 放電ランプ点灯開始直後の高圧発生期間に、マイコン等で構成した演算処理回路の動作を、演算処理回路への電源供給の停止やスリープモードとすることにより、停止するように構成することにより誤動作を防止する。また、演算処理回路による保護処理と併用してアナログ保護回路を動作させることにより、更なる信頼性を確保する。
【選択図】 図１

Description

本発明は、液晶プロジェクタ等の投射型ディスプレイの放電ランプ点灯装置に関するものである。

液晶プロジェクタ等の投射型ディスプレイの光源としては、変換効率が高く点光源に近いものが得やすい理由からメタルハライドランプや高圧水銀ランプなどの高圧放電ランプが使用されている。

高圧放電ランプの点灯には、点灯に必要な電圧及び電流を供給する専用の放電ランプ点灯装置が使用されている。

さらに、近年では放電ランプ点灯装置には、下記特許文献１、特許文献２に記載の様に、マイコンにより放電ランプ点灯装置の制御を行う方式が提案されている。

特開平５−７４５８３公報（第２図）

特開平８−８０７６号公報（第１図）

しかしながら、放電ランプ点灯装置内で発生するノイズによりマイコンが誤動作する可能性がある。

特許文献１は、マイコンにより消費電力を演算し、電力を一定に保つ発明であるが、ノイズによるマイコン誤動作は考慮されていない。一方特許文献２は、マイコンが誤動作した場合でもランプが点灯し続ける発明であるが、マイコンの誤動作を防ぐことはできないという課題があった。

上記した課題を解決するために、本発明は、最もノイズの影響が大きい放電ランプ点灯開始前後の高圧発生期間にマイコン（演算処理回路）への電力供給を停止することで、高圧発生ノイズによりマイコンが誤動作することを防止する構成とする。

本発明の効果として、信頼性を向上させた放電ランプ点灯装置を提供することができる。

以下、本発明の実施の形態について図を用いて説明する。

図１は、本発明の放電ランプ点灯装置の第一の実施例のブロック図である。

放電ランプ点灯装置は例えば図１０の投射型ディスプレイに適用される。
図１０において、リフレクタ７７と高圧放電ランプ７８は画像表示デバイス７６の背面から光を照射する光源を構成している。画像表示デバイス７６を透過した光は光学系７５によりスクリーン７４に投射される。画像表示デバイス７６は例えば液晶ディスプレイであり画像表示デバイス駆動回路７９により駆動され画像が表示されるので、スクリーン７４上に大画面の画像が得られる。放電ランプ点灯装置８０は高圧放電ランプ７８の起動と点灯制御を行う。

図１において、１は主電源の入力端子、２はＭＯＳ−ＦＥＴ、３はダイオード、４はチョークコイル、５はコンデンサ、６，７は抵抗器、８，９，１０，１１はＭＯＳ−ＦＥＴ、１２は抵抗器、１３は放電ランプ、１４はランプオン入力端子、１５は演算処理回路電源、１６は演算処理回路電源ＯＮ／ＯＦＦ回路、１７は演算処理回路、１８はサーミスタ、１９はＰＷＭ制御回路、２０はＰＷＭ制御回路１９のＯＮ／ＯＦＦ信号入力端子、２１はＰＷＭ制御回路１９の制御電圧入力端子、２２はドライブ回路１、２３はドライブ回路２、２４はドライブ回路２３のＯＮ／ＯＦＦ信号入力端子、２５はドライブ回路２３の入力端子１、２６はドライブ回路２３の入力端子２、２７はイグナイタ回路である。

ＭＯＳ−ＦＥＴ２とダイオード３とチョークコイル４とコンデンサ５と抵抗器６，７，１２とドライブ回路２２とＰＷＭ制御回路１９は電力制御回路を構成する。ＭＯＳ−ＦＥＴ８，９，１０，１１とドライブ回路２３は交流変換回路を構成する。イグナイタ回路２７は高電圧パルスを発生させ高圧放電ランプ１３を起動する。演算処理回路１７は例えばマイコンで構成され、抵抗器６，７で分圧した電圧により出力電圧を検知し、抵抗器１２に発生する電圧により出力電流を検知し、またサーミスタ１８により放電ランプ点灯回路の温度を監視する。また演算処理回路１７はランプオン入力端子１４からの入力により前記ドライブ回路２３を駆動する信号を生成し、ドライブ回路２３の入力端子２５，２６に出力する。また前記出力電圧検出結果および前記出力電流検出結果に基づき、出力電力を演算して出力電力が一定となるように前記ＰＷＭ制御回路１９の制御電圧入力端子２１に制限電圧を与え、制御する。またそれら検出結果と演算処理回路１７内部で決定する制限値ＬＶ１，ＬＶ２，ＬＶ３とを比較する。ここで、ＬＶ１は出力電圧制限値を表し、ＬＶ２は出力電流制限値を表し、ＬＶ３は過熱制限値であり、放電ランプ点灯装置の温度の制限値を表す。出力電圧検出結果がＬＶ１以上、あるいはサーミスタ監視結果がＬＶ３以上となった場合、放電ランプ点灯装置が停止するようにＰＷＭ制御回路１９のＯＮ／ＯＦＦ信号入力端子２０、およびドライブ回路２３のＯＮ／ＯＦＦ信号入力端子２４に信号を伝達し、また出力電流検出結果がＬＶ２以上となった場合、出力電流がＬＶ２で決定される電流値で制限されるようにＰＷＭ制御回路１９の制御電圧入力端子２０に制御電圧を与え、ＰＷＭ制御回路１９を制御する。演算処理回路１７は、演算処理回路電源１５からの電力供給により動作する。演算処理回路電源１５の電力供給は、演算処理回路ＯＮ／ＯＦＦ回路１６によりＯＮ／ＯＦＦされる。演算処理回路ＯＮ／ＯＦＦ回路１６にはタイマが内蔵されており、ランプオン入力端子１４からの入力後、放電ランプ点灯開始から高圧発生期間（後述、図２のｔ０〜ｔ３）、演算処理回路電源１５からの演算処理回路への電力供給を停止する。

図１の演算処理回路電源ＯＮ／ＯＦＦ回路の動作を、図２，３を参照しながら説明する。図２は、放電ランプ点灯装置がランプオン入力端子１４からの入力を受けてから、安定な点灯状態となるまでの出力電圧および演算処理回路電源１５の動作を説明するタイミングチャートである。図２において、Ｓ１は図１の演算処理回路ＯＮ／ＯＦＦ回路１６の出力電圧である。Ｓ２は図１のランプオン入力端子１４の電圧である。

ｔ０でランプオン信号が入力されると電力制御回路の出力電圧はランプ１３が点灯していないため最大電圧Ｖ３が出力される。前記電圧Ｖ３にイグナイタ回路２７からの高電圧パルスが重畳され電圧Ｖ４が高圧放電ランプ１３に印加され、ランプが起動する。そのため、このｔ０〜ｔ２の期間はノイズが発生しやすくなる。そこで、演算処理回路ＯＮ／ＯＦＦ回路１６の出力電圧をＯＦＦとし、演算処理回路１７の電力供給を停止することで演算処理回路１７が誤動作することを防止する。またｔ１で高電圧小電流のグロー放電が開始し、更にｔ２で低電圧大電流のアーク放電に移行する。ランプ温度の上昇とともにランプ電圧が上昇していく。ｔ３で演算処理回路ＯＮ／ＯＦＦ回路１６の出力がＯＮとなり、演算処理回路１７へ電力が供給され、交流変換回路が動作し高圧放電ランプ１３はＡＣ点灯モードに移行する。その後、時間ｔ４で定常電圧Ｖ１になると、電力制御回路は定電力制御により高圧放電ランプ１３に一定電力を供給する。

図３は、図１の演算処理回路電源ＯＮ／ＯＦＦ回路の回路構成の一例である。図３において、４０はランプオン信号入力端子、４１はワンショット回路、４２はタイマ回路、４３はＮＯＲ回路、４４，４５はトランジスタ、４６は電源入力端子、４７は抵抗器、４８はインバータ回路、４９は演算処理回路電源ＯＮ／ＯＦＦ回路出力端子である。

放電ランプ点灯装置の外部より図１のランプオン入力端子１４にランプオン信号が入力されると、図３のランプオン信号入力端子４０にランプオン信号が入力され、ワンショット回路４１によりランプオン信号の切り替わりエッジを検出し、ある一定時間Ｈｉの方形波信号（以下、信号ａ０とする）を出力し、タイマ回路４２およびトランジスタ４４のベースに入力される。タイマ回路４２は、前記ワンショット回路４１の方形波信号を入力されると、タイマをリセットスタートし、ある一定時間（以下、ΔＴとする）経過後にＬｏｗからＨｉとなる信号（以下、信号ａ１とする）を出力する。またＮＯＲ回路４３は、信号ａ１と、トランジスタ４４，４５、電源入力端子４６、抵抗器４７で構成される信号（以下、信号ａ２とする）が入力される。また、ＮＯＲ回路４３の出力がＨｉの場合、トランジスタ４５がＯＮし、信号ａ２をＬｏｗにラッチする。今、ワンショット回路４１より信号ａ０が出力されると、トランジスタ４４がＯＮするため、信号ａ０がＨｉを出力している期間中ＮＯＲ回路４３の出力がＬｏｗとなる。また、信号ａ０によりタイマ回路４２がリセットスタートされるため、信号ａ２はＬｏｗとなっている。そのためＮＯＲ回路４３の出力がＨｉとなり、トランジスタ４５がＯＮすることで信号ａ２はＬｏｗにラッチし、信号ａ２入力待機状態となる。このとき、演算処理回路電源ＯＮ／ＯＦＦ回路出力端子４９は、ＨｉからＬｏｗに切り替わり、図１の演算処理回路電源１５の演算処理回路１７への電源供給を停止させた状態でラッチしている。その後、タイマ回路４２のタイマ時間ΔＴが経過すると、タイマ回路出力、すなわち信号ａ１がＬｏｗからＨｉに切り替わる。それによって、ＮＯＲ回路４３の出力がＨｉからＬｏｗに切り替わるため、トランジスタ４５がＯＦＦとなり、信号ａ２のラッチは解除され、信号ａ２はＨｉとなり、次にランプオン信号入力端子４０に信号が入力されるのを待機する状態となる。この時、演算処理回路電源ＯＮ／ＯＦＦ回路出力端子４９は、Ｌｏｗラッチが解除されＨｉに切り替わり、図１の演算処理回路電源１５の演算処理回路１７への電源供給を再開する。以上の動作により、放電ランプの高圧発生期間、すなわちタイマ時間ΔＴの間、演算処理回路電源１５から演算処理回路１７への電力供給を停止することができる。

また、本発明は、演算処理回路１７への電力供給を停止するこが必須ではなく、演算処理回路１７の動作を所定の期間だけ停止させることが必要である。例えば、演算処理回路１７をマイクロコンピュータ（以下マイコンと称す）で構成した場合には、演算処理回路ＯＮ／ＯＦＦ回路１６により、マイコンの動作を停止するスリープモードの制御端子を制御するようにしてもよい。

この結果、高圧放電ランプの状態やばらつきによらず速やかな安定点灯を実現でき、また高圧発生期間ｔ０〜ｔ３（＝ΔＴ）の間演算処理回路１７の電力供給が停止しているため、高圧発生ノイズによる演算処理回路１７の誤動作を防止することができる。

図４は、本発明の放電ランプ点灯装置の第二の実施例のブロック図である。本構成により、放電ランプ点灯装置の回路保護を演算処理回路１７とアナログ回路による保護回路を併用することで、演算処理回路１７が誤動作した場合においても、アナログ回路による保護回路によって、放電ランプ点灯装置の安全性が向上する。

図４において、１〜２７は図１と同様、５０はアナログ過電圧検出回路（以下、ＯＶＰ回路と記載する）、５１はアナログ過熱検出回路（以下、ＯＴＰ回路と記載する）、５２はアナログ保護回路（ＯＲ回路），５３はＯＲ回路、５４はアナログ電流制限回路、５５はセレクタである。

ＯＶＰ回路５０により出力電圧を検知し、ＯＴＰ回路５１により放電ランプ点灯回路の温度を監視し、アナログ電流制限回路５４により出力電流を検知する。ＯＶＰ回路５０、ＯＴＰ回路５１、およびアナログ電流制限回路５４は、それぞれ内部に制限値ＬＶ４，ＬＶ５，ＬＶ６を有する。ＬＶ４はＯＶＰ回路５０内部で生成されており、出力電圧制限値を表す。出力電圧がＬＶ４で決定する電圧値以上となった場合、その結果をアナログ保護回路５２へ伝達する。ただし、高圧発生期間である図２におけるｔ０〜ｔ３の間はＯＶＰ回路５０による出力電圧の検知を停止する。またＬＶ６はＯＴＰ回路５１内部で生成されており、放電ランプ点灯装置の温度の制限値を表す。放電ランプ点灯装置の温度がＬＶ６で決定される温度以上となった場合、その結果をアナログ保護回路５２へ伝達する。アナログ保護回路５２は、ＯＶＰ回路５０およびＯＴＰ回路５１の検知結果を受け、ＯＲ回路５３へ出力する。ＯＲ回路５３は、アナログ保護回路５２の出力信号、および演算処理回路１７内部の出力電圧検出結果およびサーミスタ１８の監視結果によるＰＷＭ制御回路１９のＯＮ／ＯＦＦ信号とのＯＲをとり、その結果をＰＷＭ制御回路１９のＯＮ／ＯＦＦ信号入力端子へ伝達し、電力制御回路を停止する。ＬＶ５はアナログ電流制限回路５４内部で生成されており、出力電流制限値を表す。出力電流がＬＶ５で決定される電流値以上となった場合、出力電流をＬＶ５で決定される電流値で制限されるように制限電圧を出力し、その制限電圧をセレクタ５５へ出力する。セレクタ５５は、前記アナログ電流制限回路５４の出力結果および演算処理回路１７内部の出力電流検出結果による制御電圧とを比較し、電圧値の低い方をセレクトし、そのセレクトされた電圧により、ＰＷＭ制限回路１９の制御電圧入力端子２１を制御する。これらアナログ回路の制限値ＬＶ４，ＬＶ５，ＬＶ６を、演算処理回路１７の制限値ＬＶ１，ＬＶ２，ＬＶ３より少し高い値に設定することで、演算処理回路１７が正常に動作している場合には演算処理回路１７による保護を優先して機能させ、演算処理回路１７の誤動作時においても演算処理回路１７が正常動作している場合と同等の条件でアナログ保護回路５２およびアナログ電流制限回路５４を機能させ、放電ランプ点灯装置を保護することができる。

図４のＯＶＰ回路５０、ＯＴＰ回路５１、アナログ保護回路５２、ＯＲ回路５３の動作を、図５を参照しながら説明する。図５は、ＯＶＰ回路５０、ＯＴＰ回路５１、アナログ保護回路５２、ＯＲ回路５３により構成されるアナログ保護回路の一例のブロック図である。図５において、２０，５０，５１，５２，５３は図４と同様、ＬＶ４，ＬＶ６は前述の説明で示した制限値、５６は出力電圧検出電圧、５７はサーミスタ１８による検出電圧、５８，５９はコンパレータ、６１は演算処理回路１７による出力電圧、サーミスタの検出結果と内部制限値ＬＶ１、ＬＶ３との比較結果出力信号である。

ＯＶＰ回路５０はコンパレータ５８と制限値ＬＶ４で構成される。コンパレータ５８は、出力電圧検出電圧５６と制限値ＬＶ４とを比較し、出力電圧検出電圧５６が制限値ＬＶ４以上となると、Ｈｉを出力する。同様にＯＴＰ回路５１はコンパレータ５９と制限値ＬＶ６で構成される。コンパレータ５９は、サーミスタ１８による検出電圧５７と制限値ＬＶ６とを比較し、サーミスタ１８による検出電圧５７が制限値ＬＶ６以上となると、Ｈｉを出力する。コンパレータ５８，５９の出力電圧を入力とするＯＲ回路５２により、コンパレータ５８，５９のいずれかの出力がＨｉとなったとき、その出力（以下、信号ｂ１とする）をＯＲ回路５３へ伝達する。ＯＲ回路５３のもう一方の入力には、演算処理回路１７による出力電圧、サーミスタの検出結果と内部制限値ＬＶ１、ＬＶ３との比較結果の出力信号６１（以下、信号ｂ２とする）が入力される。ＯＲ回路５３は、信号ｂ１，信号ｂ２のいずれかがＨｉとなった場合、前述の図４における説明の通り、その出力をＰＷＭ制御回路１９のＯＮ／ＯＦＦ信号入力端子２０に伝達し、ＰＷＭ制御回路１９を停止する。本構成とすることで、放電ランプ点灯装置が異常状態のとき、演算処理回路１７の誤動作により異常信号ｂ２が出力されなかった場合においても、アナログ保護回路５２によりＰＷＭ制御回路１９の動作を停止することができ、安全性が向上する。

図６は、本発明の放電ランプ点灯装置の第三の実施例のブロック図である。本構成により、放電ランプ開放時における開放電圧を制限することが可能となり、またＯＴＰ回路５１保護動作時における放電ランプ点灯装置の温度が高い危険な状態において、より確実な保護が期待できるため、放電ランプ点灯装置の安全性が向上する。

図６において、１〜２７および５０〜５５は図２と同様、６２は開放電圧制限回路、６３は制限電圧源、６４はスイッチ手段、６５は過熱保護ラッチ回路である。開放電圧制限回路６２は、内部に制限値ＬＶ７を有する。ＬＶ７は出力電圧制限値であるが、ＬＶ７により決定される電圧値は、放電ランプが正常に点灯している場合の出力電圧と比較して十分に高い電圧値である。すなわち、演算処理回路１７内部の出力電圧制限値ＬＶ１、およびＯＶＰ回路５０の制限値ＬＶ４と比較すると、ＬＶ１＜ＬＶ４＜＜ＬＶ７の関係式が成立する。本制限値ＬＶ７は、放電ランプ開放時の開放電圧を制限するために設定されたものである。開放電圧制限回路６２は、開放電圧がＬＶ７により決定される電圧値以上となった場合、スイッチ手段６４をＯＮとし、制限電圧源６３の電圧をＰＷＭ制御回路１９の制御電圧入力端子に与え、ＰＷＭ制御回路１９を制御する。過熱保護ラッチ回路６５は、放電ランプ点灯装置の温度が、演算処理回路１７による過熱保護制限値ＬＶ３により決定する温度以上となり、点灯回路を停止した場合に、ランプオン入力端子１４をランプオン状態のままラッチさせ、再び放電ランプ点灯装置の外部よりランプオン入力端子１４へランプオンまたはランプオフの信号が入力されても、演算処理回路１７および演算処理回路電源ＯＮ／ＯＦＦ回路１６への入力信号をラッチし、放電ランプ点灯装置を再点灯することを防止する回路である。これらの回路を追加した結果、放電ランプ開放時における開放電圧を制限でき、放電ランプ開放時の安全性を向上できる。また、点灯装置内の温度が上昇した危険状態において点灯装置を再点灯することを防止することで、安全性を向上している。

図６の開放電圧制限回路６２の動作を、図７を参照しながら説明する。図１や図４の回路構成において、出力電流が流れない放電ランプ開放時においてはＰＷＭ制御回路１９を制御することができないため、開放電圧を制御することができないといった問題があった。図７の回路により、前記問題を解決できる。図７は開放電圧制限回路６２を実現する回路構成の一例を示したものである。図７において、２１は図６と同様、５６は出力電圧検出電圧（抵抗器６，７の分圧）、６６，６７，６９，７２，７３は抵抗器、６８はＮＰＮトランジスタ、７０は電源入力端子、７１はＰＮＰトランジスタである。

ＮＰＮトランジスタ６８は、抵抗器６６，６７によりベース電流を供給される。出力電圧検出電圧５６の電圧が、ＮＰＮトランジスタ６８がＯＮするまで上昇すると、ＮＰＮトランジスタ６８がＯＮし、続いてＰＮＰトランジスタ７１（図６におけるスイッチ手段６２に相当）がＯＮする。また抵抗器６９は、ＮＰＮトランジスタ６８がＯＮした時に、ＰＮＰトランジスタ７１のベース電流が流れすぎないように保護するための抵抗器で、電源入力端子７０と抵抗器６９により決定する電流値をＮＰＮトランジスタ６８のコレクタ電流に供給し、ＰＮＰトランジスタ７１のベース電流を調整する。ＰＮＰトランジスタ７１がＯＮすると、電源入力端子７０、抵抗器７２，７３により生成する電圧（図６における制限電圧源６３に相当）を、ＰＷＭ制限回路１９の制御電圧入力端子２１へ入力する。これにより、出力電圧がＰＮＰトランジスタ６８が初めてＯＮとなる最低電圧値まで上昇すると、ＰＷＭ制御回路１９により出力電力制御回路を制御し、出力電圧を前記最低電圧値に制御することができる。また、制御電圧値は抵抗器Ｒ６６，Ｒ６７の抵抗比により任意に設定できる。また、放電ランプ開放時の出力電圧は、放電ランプが正常に点灯している場合と比較して、十分に高い電圧が出力される可能性がある。そのため、前記抵抗器Ｒ６６，６７により決定する出力電圧制限値を、放電ランプが正常に点灯している場合の最高出力電圧値よりも高い電圧値に設定することで、放電ランプが正常に点灯している場合の出力電力制御回路の制御に影響を与えることなく、放電ランプ開放時の電圧を制御することができる。

図９は、本発明の放電ランプ点灯装置の第四の実施例を説明するための図である。本実施例は、第一実施例の図１と同じ構成であり，演算処理回路１７の制御により、放電ランプのチラツキを抑制させる。ここで従来の動作について以下に説明する。図８は、従来の放電ランプのチラツキ抑制手段を説明するための図である。図８のＳ３，Ｓ４は、図１の演算処理回路１７からドライブ回路２１へ出力する逆位相の矩形波制御電圧である。Ｓ５は図１の演算処理回路１７からＰＷＭ制御回路１９への制御信号電圧である。Ｓ６は出力電力制御回路の出力電圧、Ｓ７は交流発生回路の出力電圧である。ｔ５は交流発生回路の半周期と同等であり、ｔ６は重畳電圧幅である。ここで、ｔ５とｔ６の割合係数をｋｔとすると、ｔ６＝ｋｔ×ｔ５が成立する。ｖ５はＰＷＭ制御回路１９の制御電圧値、ｖ６は重畳電圧の高さである。ここで、ｖ５とｖ６の割合係数をｋｖとすると、ｖ６＝ｋｖ×ｖ５が成立する。本動作において、ｋｔおよびｋｖは一定値である。Ｓ５に示すような信号を演算処理回路１７より生成し、ＰＷＭ制御回路１９へ入力すると、出力電力制御回路の出力電圧にＳ５と同期して、時間ｔ６、電圧（ｖ６−ｖ５）／ｖ５＝（ｋｖ−１）倍の電圧が重畳し、Ｓ６のような電圧が出力される。その出力電力制御回路の出力Ｓ６を、交流制御回路にて交流電圧に変換すると、Ｓ７のように、Ｓ５およびＳ６と同期して、時間ｔ６、電圧（ｋｖ−１）倍の電圧が重畳される。この結果、イグナイタ回路２２を通して放電ランプへ前記一定重畳量の電圧が伝達し、放電ランプのチラツキを抑制することができる。しかし、出力電力が小さい場合においては、放電ランプ点灯装置を本構成とすることによっても、放電ランプのチラツキが発生するといった問題があった。

図９は、本発明の放電ランプ点灯装置の第四の実施例を説明するための図である。図９において、Ｓ３〜Ｓ７，ｖ５，ｖ６，ｔ５，ｔ６は図８と同様の信号を示す。ただし、本構成においてはｋｔおよびｋｖの値は、出力電力の増減により変動する。出力電力が大きいほどｋｔおよびｋｖの値を小さくし、逆に出力電力が小さいほどｋｔおよびｋｖの値を大きくする。この結果、ｋｔおよびｋｖの変動値をうまく調整することにより、図８で示した方法において問題となっていた出力電力が小さい場合における放電ランプのチラツキを抑制することを可能とした。

なお、本実施例において、交流変換回路の出力電圧における重畳電圧の位置（位相）を、演算処理回路１７の設定値を変更することで任意に調整することができる。また放電ランプ点灯装置の外部より入力される外部同期信号と交流変換回路の出力電圧を同期させ、更に前記と同様に交流変換回路の出力電圧の任意の位相に電圧を重畳させることもできる。また外部同期信号の同期パターンにおいても、立ち上がりエッジによる同期、立ち下がりエッジによる同期に加え、立ち上がり・立ち下がり両エッジによる同期が可能である。

次に本発明の第五の実施例の構成例を図１１に示す。本実施の形態の特徴は、放電ランプの消灯シーケンスを演算処理回路１７により工夫することにより、放電ランプの長寿命化を図ることにある。図１１は本発明の第五実施例の構成を示す図であって、第一の実施例の構成例である図１に対応する部分には同一符号をつけている。異なる部分は低電力モード端子３０である。それ以外は第一の実施例と同じであるので説明は省略する。

一般に、近年の放電ランプの動作モードには４つの状態がある。ランプが消灯している消灯モード、通常点灯している定常電力モード、定常電力モードより電力を抑えて点灯させる低電力モード、定常電力モード又は低電力モードから消灯モードに移る際、一旦電力を定常電力モードの５０％以下の例えば３０％程度まで下げて点灯させこれを維持する超低電力モードの４つである。

低電力モードは定常電力モードより例えば８０％程度電力を抑えて点灯させることで、消費電力の抑制やランプの長寿命化や、またランプ用ファンの回転数を落とすことができるので低騒音化などの効果が得られる。

超低電力モードは、ランプの点灯から消灯に移行するのに直ちに電力０に移行するのではなく、一旦小電力を維持することで、電極の劣化を低減し、ランプの長寿命化を図ることが出来るとされている。

ただし、定常電力モード又は低電力モードから超低電力モードに移行する場合、例えば電力は１００％（又は８０％）から３０％に瞬時に変化する為、これによる電極の劣化も考えられる。

そこで本実施例では、定常電力モード又は低電力モードから超低電力モードに移行する際、緩やかに電力を減少させる移行期間を設ける。これにより更なる電極劣化の低減を図ることができる。

その電力減少シーケンスのタイミングチャートを図１２に示す。図１２では、消灯モードから始まり、点灯して定常電力モードに移行し、一旦低電力モードになった後また定常電力モードになる。そして定常電力モードから超低電力モードに移る際、例えば数秒程度掛けて電力を減少させる。そして最後に消灯モードに移行する。

ランプの４つのモードは、演算処理回路１７に入力されるランプオン端子１４のランプオン信号、低電力モード端子３０の低電力モード信号の２ｂｉｔの組み合せにより判別させる。即ち、ランプオン信号、低電力モード信号の組み合せが（Ｌｏｗ，Ｌｏｗ）の場合消灯モード、（Ｈｉ，Ｌｏｗ）の場合定常電力モード、（Ｈｉ，Ｈｉ）の場合低電力モード、（Ｌｏｗ，Ｈｉ）の場合超低電力モード、となる。

上記４つのモードを判別し、図１２の如く電力制御を行う演算処理回路１７の処理手順を図１３のフローチャートに示す。

図１３では、まず消灯モード（Ｓ１−１）から状態が始まる。次に入力モードを判別し（Ｓ１−２）、定常電力モード又は低電力モードならそのモードになる様電力制御を行い（Ｓ１−３）、それ以外ならまた入力モード判別（Ｓ１−２）に戻る。次に（Ｓ１−３）の状態より入力モードを判別し（Ｓ１−４）、超低電力モードなら０．５秒以下望ましくは３秒程度掛けて電力を減少させる様移行モード（Ｓ１−５）を経たあと超低電力モード（Ｓ１−７）に移行する。次に（Ｓ１−７）の状態より入力モードを判別し（Ｓ１−８）、消灯なら消灯モード（Ｓ１−９）に移行し、それ以外ならまた入力モード判別（Ｓ１−８）に戻る。ここで、（Ｓ１−４）の入力モード判別で超低電力モード以外の場合、入力モードを判別し（Ｓ１−６）、消灯なら消灯モード（Ｓ１−９）に移行し、それ以外ならまた入力モード判別（Ｓ１−２）に戻る。以上の処理手順により、図１２の如く電力制御を行うことができる。

なお（Ｓ１−５）の移行モードでは、図１２の如く時間に対して線形的に電力を減少させるだけでなく、非線形的に電力を減少させても良く、使用する放電ランプの特性に応じて減少方法を決めれば良い。また移行時間も例えば数秒の移行時間で良いが、放電ランプの特性に応じて時間を調整すれば良い。

次に本発明の第六の実施例の動作説明例を図１４に示す。本実施例は、第五の実施例の回路構成と同じで、その動作が異なる。異なる点は、超低電力モード時の処理である。

即ち、図１４のタイミングチャートは図１２と比較し、超低電力モードに移行するまでは全く同じ動作を行い、超低電力モードに移行した後、ｎ秒経過しても低電力モード信号がＬｏｗにならなければ自動的に消灯モードになるよう動作する。これは放電ランプ点灯装置外部からのモード制御が、正常でない場合の保護動作である。

図１４の如く電力制御を行う演算処理回路１７の処理手順を図１５のフローチャートに示す。

Ｓ１−１０及びＳ１−１１以外は、図１３と同じであるため、その部分の説明は省略する。

まず超低電力モード（Ｓ１−７）になった後、演算処理回路１７内部のタイマカウンタをリセットし且つタイマカウンタをスタートさせる（Ｓ１−１０）。入力モード判別（Ｓ１−８）で消灯以外の場合、タイマ判別（Ｓ１−１１）に移行し、タイマにより所定時間（ｎ秒）未満と判断した場合には入力モード判別（Ｓ１−８）へ戻る。一方タイマにより所定時間（ｎ秒）以上と判断した場合には消灯モード（Ｓ１−９）に移行し、入力モード信号が消灯モード設定になっていなくても自動的に消灯モードに移行することができる。

上記動作により、本来であれば超低電力モードになった後、暫らくして消灯モードになるようランプオン信号、低電力モード信号の組み合せが（Ｌｏｗ，Ｌｏｗ）になるはずのところ、放電ランプ点灯装置の外部からの制御の不具合により（Ｌｏｗ，Ｌｏｗ）にならない場合でも、自動的に消灯モードに移行することができる。

次に本発明の第七の実施例の構成例を図１６に示す。本実施の形態の特徴は、演算処理回路の外部に各種設定用データを保存しておく不揮発性メモリを追加し、且つ放電ランプ点灯装置の外部より不揮発性メモリの内容を書き換え可能にすることで、放電ランプ点灯装置の汎用性を高めることができることである。

図１６は本発明の第七実施例の構成を示す図であって、第五の実施例の構成例である図１１に対応する部分には同一符号をつけている。異なる部分はＥＥＰＲＯＭ３２と、ＴＸＤ３１である。それ以外は第五の実施例と同じであるので説明は省略する。

ＥＥＰＲＯＭ３２は演算処理回路１７と例えばデータ線、クロック線の２線からなるシリアルデータ通信方式により、データの読み書きを行う。また演算処理回路１７と放電ランプ点灯装置外部との通信は、低電力モード端子３０をシリアルデータ受信端子（以後ＲＸＤ）も兼用し、更にシリアルデータ送信端子（以後ＴＸＤ）３１を追加して、例えばＵＡＲＴ（Universal Asynchronous Receiver Transmitter）通信を適用する。

放電ランプ点灯装置外部よりＥＥＰＲＯＭ３２にデータを書き込む場合は、そのアドレスとデータをＲＸＤ３０経由で演算処理回路１７に送信する。演算処理回路１７はこれを中継してＥＥＰＲＯＭ３２へ当該アドレスのデータを書き込む処理を行う。

放電ランプ点灯装置外部よりＥＥＰＲＯＭ３２のデータを読み出す場合は、そのアドレスをＲＸＤ３０経由で演算処理回路１７に送信する。演算処理回路１７はこれを中継してＥＥＰＲＯＭ３２へ当該アドレスのデータを読み出す処理を行う。当該データを読み出すと演算処理回路１７はＴＸＤ３１経由で外部へそのデータを送信する。

以上の処理により、放電ランプ点灯装置の外部よりＥＥＰＲＯＭ３２の内容を読み書きすることができる。

その効果としては、ＥＥＰＲＯＭ３２に各種設定データを保存しておき、放電ランプ点灯装置の動作開始直後、演算処理回路１７がＥＥＰＲＯＭ３２内の各種設定データを読み出すことによって、放電ランプ点灯装置の汎用性を高めることができる。例えばインバータ周波数の異なる放電ランプ１３を駆動する必要がある場合、そのインバータ周波数の値を演算処理回路１７がＥＥＰＲＯＭ３２内より読み込むようにしておき、かつＥＥＰＲＯＭ３２内のインバータ周波数の値を放電ランプ１３に合うよう変更することで、回路を変更することなく、対応することができる。

なお、本実施例では不揮発性メモリとしてＥＥＰＲＯＭ３２を用いたが、それに限らず、フラッシュＲＯＭなどでもよい。

以上の様に本発明の放電ランプ点灯装置では、ノイズにより演算処理回路が誤動作することを防止できる効果がある。また、保護回路を演算処理回路とアナログ回路とを併用し、放電ランプ開放時の開放電圧を制御することで、安全性の向上を図れる。更に交流変換回路の出力電圧に、出力電力の増減に逆比例した幅および高さの重畳電圧を加算することで、放電ランプのチラツキを抑制できる。

以上の実施例では、投写型表示装置に本発明の放電ランプ点灯装置を適用した場合について説明したが、本発明は、照明灯として用いる水銀ランプやメタルハライドランプ等の高電圧が必要なランプの駆動回路に活用可能である。

本発明を適用した放電ランプ点灯装置の第一の実施の形態を示すブロック図である。 本発明を適用した放電ランプ点灯装置の第一の実施の形態において、放電ランプ点灯開始から、安定な点灯状態となるまでの出力電圧および演算処理回路電源１５の動作を説明するための図である。 図１の演算処理回路電源ＯＮ／ＯＦＦ回路の動作を説明するためのブロック図である。 本発明を適用した放電ランプ点灯装置の第二の実施の形態を示すブロック図である。 本発明を適用したアナログ保護回路の一例を示すブロック図である。 本発明を適用した放電ランプ点灯装置の第三の実施の形態を示すブロック図である。 図６の開放電圧発生回路の動作を説明するためのブロック図である。 従来発明を適用した放電ランプ点灯装置の説明をするための図である。 本発明を適用した放電ランプ点灯装置の第四の実施の形態を説明するための図である。 本発明の放電ランプ点灯装置を適用したプロジェクタのブロック図である。 本発明を適用した放電ランプ点灯装置の第五の実施の形態を示すブロック図である。 第五の実施例の動作を説明するタイミングチャートである。 第五の実施例の動作を説明するフローチャートである。 第六の実施例の動作を説明するタイミングチャートである。 第六の実施例の動作を説明するフローチャートである。 本発明を適用した放電ランプ点灯装置の第七の実施の形態を示すブロック図である。

符号の説明

１…電源入力端子、２…ＭＯＳ−ＦＥＴ、３…ダイオード、４…チョークコイル、５…コンデンサ、６，７…抵抗器、８，９，１０，１１…ＭＯＳ−ＦＥＴ、１２…抵抗器、１３…放電ランプ、１４…ランプオン入力端子、１５…演算処理回路電源、１６…演算処理回路電源ＯＮ／ＯＦＦ回路、１７…演算処理回路、１８…サーミスタ、１９…ＰＷＭ制御回路、２０…ＰＷＭ制御回路１９のＯＮ／ＯＦＦ信号入力端子、２１…ＰＷＭ制御回路１９の制御電圧入力端子、２２…ドライブ回路１、２３…ドライブ回路２、２４…ドライブ回路２３のＯＮ／ＯＦＦ信号入力端子、２５…ドライブ回路２３の入力端子１、２６…ドライブ回路２３の入力端子２、２７…イグナイタ回路、３０…低電力モード端子、３１…ＴＸＤ、３２…ＥＥＰＲＯＭ、４０…ランプオン信号入力端子、４１…ワンショット回路、４２…タイマ回路、４３…ＮＯＲ回路、４４，４５…トランジスタ、４６…電源入力端子、４７…抵抗器、４８…インバータ回路、４９…演算処理回路電源ＯＮ／ＯＦＦ回路出力端子、５０…アナログ過電圧検出回路（ＯＶＰ回路）、５１…アナログ過熱検出回路（ＯＴＰ回路）、５２…アナログ保護回路（ＯＲ回路）、５３…ＯＲ回路、５４…アナログ保護回路、５５…アナログ電流制限回路、５６…出力電圧検出電圧、５７…サーミスタ１８による検出電圧、５８，５９…コンパレータ、６１…演算処理回路１７内部による出力電圧、サーミスタの検出結果と内部制限値ＬＶ１、ＬＶ３との比較結果出力信号、６２…開放電圧制限回路、６３…制限電圧源、６４…スイッチ手段、６５…過熱保護ラッチ回路、６６，６７，６９，７２，７３…抵抗器、６８…ＮＰＮトランジスタ、７０…電源入力端子、７１…ＰＮＰトランジスタ、７４…スクリーン、７５…光学系、７６…画像表示デバイス、７７…反射ミラー、７８…高圧放電ランプ、７９…駆動回路、８０…ランプ点灯装置。

Claims (11)

1. 出力電力制御回路と、該出力電力制御回路の出力を交流変換する交流変換回路と、該交流変換回路の出力を増幅するイグナイタ回路と、前記出力電力制御回路の出力電圧を検出する出力電圧検出手段と、放電ランプ駆動電流を検出する駆動電流検出手段と、前記出力電圧検出手段と前記駆動電流検出手段からの検出結果に基づいて前記出力電力制御回路を制御する演算処理回路と、該演算処理回路に電力を供給する電源とを有する放電ランプ点灯装置であって、
   少なくとも放電ランプ点灯開始直後の高圧発生期間に、前記演算処理回路の動作を停止させるように構成したことを特徴とする放電ランプ点灯装置。
2. 少なくとも放電ランプ点灯開始直後の高圧発生期間に、前記演算処理回路への電源供給を停止させることにより、前記演算処理回路の動作を停止させるように構成したことを特徴とする請求項１に記載の放電ランプ点灯装置。
3. 前記演算処理回路はマイクロコンピュータにより構成され、
   少なくとも放電ランプ点灯開始直後の高圧発生期間に、前記マイクロコンピュータをスリープモードとするように構成したことを特徴とする請求項１に記載の放電ランプ点灯装置。
4. 出力電力制御回路と、該出力電力制御回路の出力を交流変換する交流変換回路と、該交流変換回路の出力を増幅するイグナイタ回路と、前記出力電力制御回路の出力電圧を検出する出力電圧検出手段と、放電ランプの駆動電流を検出する駆動電流検出手段と、前記出力電圧検出手段と前記駆動電流検出手段からの検出結果に基づいて前記出力電力制御回路を制御する演算処理回路と、該演算処理回路に電力を供給する電源とを有する放電ランプ点灯装置であって、
   前記出力電圧検出手段の検出結果に基づいて、該放電ランプ点灯装置の動作を制御するアナログ保護回路と、
   前記出力電流検出手段の検出結果に基づいて、前記放電ランプの出力電流を制限するように制御する出力電流制限回路とを有し、
   前記出力電圧検出手段の検出結果と前記出力電流検出手段の検出結果とに基づいて前記演算処理回路により前記出力電力制御回路を制御すると共に、前記アナログ保護回路と前記出力電流制限回路とにより前記出力電力制御回路を制御するように構成したことを特徴とする放電ランプ点灯装置。
5. 前記出力電圧検出手段の検出結果に基づいて、該放電ランプ点灯装置の動作を制御するアナログ保護回路と、
   前記出力電流検出手段の検出結果に基づいて、前記放電ランプの出力電流を制限するように制御する出力電流制限回路とを有し、
   前記出力電圧検出手段の検出結果と前記出力電流検出手段の検出結果とに基づいて前記演算処理回路により前記出力電力制御回路を制御すると共に、前記アナログ保護回路と前記出力電流制限回路とにより前記出力電力制御回路を制御するように構成したことを特徴とする請求項１に記載の放電ランプ点灯装置。
6. 出力電圧制限回路を有し、
   前記出力電圧検出手段の検出結果に基づいて、前記出力電圧を所定値以下に制御するように構成したことを特徴とする請求項１乃至請求項５の何れか一項に記載の放電ランプ点灯装置。
7. 温度検出用のサーミスタを有し、
   所定温度以上を検出したときに、前記放電ランプへの電源供給を停止すると共に、主電源を一度遮断するまでは前記放電ランプへの電源供給の停止を継続させるように構成したことを特徴とする請求項１乃至請求項６の何れか一項に記載の放電ランプ点灯装置。
8. 前記交流変換回路の矩形波出力の前縁部と後縁部の少なくとも一方に、前記放電ランプの出力電力が小さくなるほど、前記矩形波出力の幅とレベルの少なくとも何れか一方を増大した重畳電圧を加算するように構成ことを特徴とする請求項１乃至請求項７の何れか一項に記載の放電ランプ点灯装置。
9. 放電ランプ駆動状態からランプ消灯状態へ移行する際に、通常駆動時の５０％以下の電力である超低電力で放電ランプを駆動する超低電力駆動状態を経由すると共に、
   前記放電ランプ駆動状態から前記超低電力駆動状態への移行期間が０．５秒以上であることを特徴とする請求項１乃至請求項８の何れか一項に記載の放電ランプ点灯装置。
10. 前記超低電力駆動状態が所定時間経過した後に、ランプ消灯状態へ移行するように構成したことを特徴とする請求項９に記載の放電ランプ点灯装置。
11. 不揮発性メモリを有し、
    該不揮発性メモリへの設定データの書き込みと読み出しを、前記演算処理回路経由で前記放電ランプ点灯装置外部から制御するように構成したことを特徴とする請求項１乃至請求項１０の何れか一項に記載の放電ランプ点灯装置。
    

Images