JP2005107004A - 発光表示パネルの駆動装置および駆動方法 - Google Patents

Abstract

【課題】 低消費電力を実現させるアクティブマトリクス型表示装置を提供すること。
【解決手段】 １走査期間、１フレーム期間、もしくは複数フレーム期間にわたって、全ての映像データが例えば非発光（データ“０”）である場合には、コントローラ４よりソースドライバ２に対して信号ライン５ｄを介してオールゼロの通知がなされる。これにより、ソースドライバ２においては、表示パネル１に配列された各画素に対して強制的に黒データを出力する。一方、コントローラ４よりソースドライバ２に供給されるタイミング信号等が停止され、ソースドライバ２は駆動停止状態になされる。このソースドライバ２の駆動が停止されても、ゲートドライバが走査を実行するので、ソースドライバ２からの黒データの出力により、画素は黒表示される。前記したように比較的高い駆動電圧で高速動作するソースドライバ２の駆動が一時的に停止されるので、低消費電力を実現させることができる。
【選択図】 図２

Description

この発明は、画素を構成する発光素子をアクティブ駆動させる発光表示パネルの駆動装置および駆動方法に関し、特に所定の期間において発光素子が連続して非発光または発光状態になされる場合に、ソースドライバ等の動作を一時的に停止させることで、低消費電力を実現させる駆動装置および駆動方法に関する。

発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。

かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴ（Thin Film Transistor）からなる駆動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力を実現することができ、また画素間のクロストークが少ない等の特質を備えており、高精細度のディスプレイに適している。

前記したアクティブマトリクス型表示パネルの駆動装置は、図１に示すような基本構成を備えている。すなわち、符号１は例えばガラス基板上に前記各画素をマトリクス状に配列してなる表示パネルを示している。この表示パネル１にはソースドライバ２およびゲートドライバ３が接続されており、さらに前記ソースドライバ２およびゲートドライバ３を制御するコンントローラ４が具備されている。

前記ソースドライバ２はコントローラ４よりデータバス５ａを介して１水平走査に対応する各画素ごとの映像データを取り込み、画素を構成するＴＦＴによる走査トランジスタのソースに対して、前記映像データに対応するソース電圧を供給するようになされる。このために、前記ソースドライバ２には、後で説明するようにシフトレジスタおよびラッチ回路等が具備されている。そして、これらの回路を駆動制御するために、コントローラ４よりソースドライバ２に対して、バスライン５ｂを介してシフトクロック、スタートパルス、ラッチパルス等が供給されるように構成されている。

一方、前記ゲートドライバ３は、アドレス期間において各走査ラインに対して択一的にゲートオン電圧を供給し、各走査ラインにゲートが接続された走査トランジスタを順次オン動作させることで、各画素に対応させて映像データを書き込むように動作する。このために、前記ゲートドライバ３には、後で説明するようにシフトレジスタ等が具備されている。そして、これらの回路を駆動制御するために、コントローラ４よりゲートドライバ３に対して、バスライン５ｃを介して走査シフトクロック、走査スタートパルス等が供給されるように構成されている。

なお、表示パネルの駆動装置として、図１に示したようにソースドライバ２、ゲートドライバ３およびコンントローラ４を備えた構成は次に示す特許文献１に開示されている。
特開２００２−３２０５７号公報（段落０１６９〜０１８１および 図９）

ところで、前記したソースドライバ２およびゲートドライバ３は、一般的に動作電圧が高いために消費電力が大きく、これに対して前記各ドライバを制御するコントローラ４は、そのほとんどが論理回路で構成されていて、その動作電圧が低く、消費電力は前記各ドライバに比較すると極めて小さい。前記コントローラと各ドライバは、別のチップ構成とする必要はなく、１チップで構成される場合もある。この様に１チップで構成される場合においても、その内部はコントローラとドライバに別けられ、一般的に動作電圧も前記したように異なっている。

そして、図１に示した従来の構成においては、コントローラ４よりソースドライバ２に対して供給されるシフトクロック、スタートパルス、ラッチパルス等は、表示される映像データの如何にかかわらず、予め定められた同一の周期をもって生成され、これが常時ソースドライバ２に供給される。したがって、ソースドライバ２は画素を構成する走査トランジスタのソースに対して、所定のタイミングをもってソース電圧を繰り返して供給するように動作する。

また、コントローラ４よりゲートドライバ３に対して供給される走査シフトクロック、走査スタートパルスも同様であり、表示される映像データの如何にかかわらず、予め定められた同一の周期をもって生成され、これが常時ゲートドライバ３に供給される。したがって、ゲートドライバ３は画素を構成する走査トランジスタのゲートに対して、所定のタイミングをもってゲートオン電圧を繰り返して供給するように動作する。これは、表示される映像データが例えば複数フレームにわたって全て非発光であるような場合においても、同様の駆動動作が継続して実行される。

ところで、この種の表示パネルにおいて表示される映像は、表示される画素単位の映像データが１フレーム、１サブフレーム、もしくは１走査ラインにおいて全て非発光または発光（画素データがオール“０”またはオール“１”）になされる場合があり、現実にはその発生頻度は非常に多い。この様に所定の期間にわたって、映像データが全て非発光または発光の状態が継続する場合には、前記ドライバの出力を非発光または発光に固定すれば、たとえドライバ内部の回路動作を一時的に停止させても、結果としてその表示には支障は生じない。

この発明は、前記したような技術的な観点に基づいてなされたものであり、所定の期間にわたって、映像データが全て非発光または発光の状態が継続する場合において、比較的大きな駆動電力を必要とする前記ドライバの動作を停止させる手段を採用し、以て低消費電力を実現させることができる発光表示パネルの駆動装置および駆動方法を提供することを課題とするものである。

前記した課題を解決するためになされたこの発明にかかる発光表示パネルの駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の交差位置に配され、それぞれに点灯駆動トランジスタと該点灯駆動トランジスタのゲート電位を制御するための走査トランジスタにより発光制御される複数の発光素子を備えたアクティブマトリクス型発光表示パネルの駆動装置であって、前記走査トランジスタの各々をスイッチングするゲートドライバと、前記走査トランジスタの各々のソースに接続されているソースドライバと、前記ゲートドライバとソースドライバを制御するコントローラを有し、前記ソースドライバの出力の少なくても一部を固定する第１制御手段と、前記ソースドライバの内部回路の少なくても一部の動作を停止させる第２制御手段とを備えた点に特徴を有する。

この場合、請求項２に記載のとおり、前記ゲートドライバによる走査を停止すると共に、前記ゲートドライバの内部回路の少なくても一部の動作を停止させる第３制御手段をさらに備えた構成とすることが望ましい。

一方、前記した課題を解決するためになされたこの発明にかかる第１態様の発光表示パネルの駆動方法は、請求項７に記載のとおり、複数のデータ線および複数の走査線の交差位置に配され、それぞれに点灯駆動トランジスタと該点灯駆動トランジスタのゲート電位を制御するための走査トランジスタにより発光制御される複数の発光素子を備え、前記走査トランジスタの各々をスイッチングするゲートドライバと、前記走査トランジスタの各々のソースに接続されているソースドライバと、前記ゲートドライバとソースドライバを制御するコントローラを有するアクティブマトリクス型発光表示パネルの駆動方法であって、少なくても１走査ラインにわたり、全ての映像データが非発光または発光であることをあらかじめ検知した場合、前記ソースドライバの出力を非発光または発光の状態に固定した後、前記ソースドライバの内部回路の動作の少なくても一部を停止させるようになされる。

また、この発明にかかる第２態様の発光表示パネルの駆動方法は、請求項８に記載のとおり、少なくても１フレームまたは１サブフレームにわたり、全ての映像データが非発光または発光であることをあらかじめ検知した場合、前記ソースドライバの出力を非発光または発光の状態に固定した後、前記ソースドライバの内部回路の動作の少なくても一部を停止させるようになされる。

さらに、この発明にかかる第３態様の発光表示パネルの駆動方法は、請求項９に記載のとおり、少なくても複数フレームまたは複数のサブフレームにわたり、全ての映像データが非発光または発光であることをあらかじめ検知した場合、前記ソースドライバの出力を非発光または発光の状態に固定した後、前記ソースドライバの内部回路の動作の少なくても一部を停止させ、前記複数フレームまたは複数のサブフレームのうち最初のフレームまたはサブフレームで前記点灯駆動トランジスタに全非発光または全発光を書き込んだ後、２番目以降の前記フレームまたはサブフレームの期間中で、ゲートドライバによる走査を停止させるようになされる。

以下、この発明にかかる発光表示パネルの駆動装置における好ましい実施の形態を図面に基づいて説明する。図２はその第１の実施の形態を示したものである。なお、この図２においてはすでに説明した図１の各部に相当する部分を同一符号で示しており、したがって、その説明は適宜省略する。

図２に示したこの発明にかかる実施の形態においては、図１との比較で明らかなように、コントローラ４よりソースドライバ２に対して、１ラインオールゼロを通知する信号ライン５ｄが接続されている。これは、コントローラ４側において、１走査ラインにおける画素単位の映像データがオール“０”（全て非発光）であることを検知した場合において、これをソースドライバ２に供給し、ソースドライバの駆動動作を１走査ラインの期間において停止させるようになされる。

以下、図２に示したブロック図における各部の詳細な構成および動作について、図３〜図８に基づいて説明する。まず図３は、図２に示す発光表示パネル１における一部の構成を示したものである。この表示パネル１にはマトリクス状に多数配列された表示画素のうち、代表して４組の表示画素ｐ11，ｐ12，ｐ21，ｐ22が示されている。そして、表示パネル１には、ソースドライバ２からのデータ線ｍ1 ，ｍ2 ，……が縦方向（列方向）に配列され、また、同様にゲートドライバ３からの走査線ｎ1 ，ｎ2 ，……が横方向（行方向）に配列されている。さらに、表示パネル１には、前記各データ線に対応して、電源回路（図示せぬ）からの電源供給線ｑ1 ，ｑ2 ，……も縦方向に配列されている。

図３においては前記各発光表示画素として、最も基本的なコンダクタンスコントロール方式による構成が示されている。すなわち、図３に示す表示パネル１における左上の画素ｐ11を構成する各素子に符号を付けたとおり、ｎチャンネル型ＴＦＴで構成された走査トランジスタＴr1のゲートは、走査線ｎ1 に接続され、そのソースはデータ線ｍ1 に接続されている。また、走査トランジスタＴr1のドレインは、ｐチャンネル型ＴＦＴで構成された点灯駆動用トランジスタＴr2のゲートに接続されると共に、電荷保持用のコンデンサＣ1 の一方の端子に接続されている。

そして、点灯駆動用トランジスタＴr2のソースは前記コンデンサＣ1 の他方の端子に接続されると共に、電源供給線ｑ1 に接続されている。また、点灯駆動用トランジスタＴr2のドレインには、発光素子としての有機ＥＬ素子Ｅ1 の陽極端子が接続されると共に、当該ＥＬ素子Ｅ1 の陰極端子は基準電位点（グランド）に接続されている。斯くして、前記した構成の発光表示画素は、前記したとおり表示パネル１上に、縦横方向にマトリクス状に多数配列されている。

図３に示した構成において、発光表示画素ｐ11における走査トランジスタＴr1のゲートに、走査線ｎ1 を介してゲートドライバ３よりオン電圧が供給されると、走査トランジスタＴr1はソースに供給されるデータ線ｍ1 からのソース電圧に対応した電流を、ソースからドレインに流す。したがって、走査トランジスタＴr1のゲートがオン電圧の期間に、前記コンデンサＣ1 には前記ソース電圧に対応した電圧が充電され、その電圧が点灯駆動用トランジスタＴr2のゲートに供給される。それ故、点灯駆動用トランジスタＴr2は、そのゲート電圧とソース電圧（Ｖgs）に基づいた電流をＥＬ素子Ｅ1 に流し、ＥＬ素子を発光駆動させる。

一方、走査トランジスタＴr1のゲートがオフ電圧になると、走査トランジスタＴr1はいわゆるカットオフとなり、当該トランジスタのドレインは開放状態となるものの、点灯駆動用トランジスタＴr2はコンデンサＣ1 に蓄積された電荷によりゲート電圧が保持される。したがって、次の走査まで駆動用トランジスタＴr2の駆動電流が維持され、これによりＥＬ素子Ｅ1 の発光も維持される。

図４には前記したソースドライバ２およびコントローラ４における一部の内部構成が示されている。図４に示すようにコントローラ４には、１フレーム分の画素単位の映像データを格納することができるフレームメモリ４ａが具備されており、このフレームメモリ４ａには、データ検知手段としての１ラインオールゼロ検出回路４ｂが接続されている。この検出回路４ｂは、前記フレームメモリ４ａから読み出された１走査ラインに対応する映像データが、全て“０”（非発光）であることを検出した場合に、そのゼロ検出データを信号ライン５ｄを介してソースドライバ２に供給するように作用する。

また、前記検出回路４ｂからのゼロ検出データは、コントローラ４内に具備されたＡＮＤ（論理積）ゲート６に供給され、コントローラ４からバスライン５ｂを介してソースドライバ２に供給されるシフトクロック、スタートパルス、ラッチパルスの伝達を停止させるように作用する。これにより、後で詳細に説明するように、この１走査期間においてソースドライバ２の駆動動作が停止される。なお、ここでは前記検出回路４ｂが１ラインデータ“０”（全て非発光）を検出しない状態である場合の通常の動作について先に説明する。

前記検出回路４ｂを介したフレームメモリ４ａから読み出された１走査ラインに対応する映像データは、ラインバッファ４ｃに一旦格納され、データバス５ａを介してソースドライバ２に配置された後述する第１ラッチ回路２ｂに供給するようになされる。要するに、前記ラインバッファ４ｃは、１走査ラインに対応する映像データの伝送に遅延を持たせ、後述するソースドライバ２における信号処理のタイミングに合わせることができるように作用する。

図５は、この発明において好適に用いられるソースドライバ２の第１の形態を示すものである。また、図７は前記コントローラ４よりソースドライバ２に対して供給されるシフトクロック等のタイミング信号を示している。図５に示すように、このソースドライバ２には、シフトレジスタ２ａが具備されており、このシフトレジスタ２ａには、図７に（ａ）として示すシフトクロックおよび（ｂ）として示すスタートパルスが供給される。前記シフトレジスタ２ａは、これらシフトクロックおよびスタートパルスに基づいて、タイミング信号を順に生成し、このタイミング信号を第１ラッチ回路２ｂに順に供給するように作用する。

前記第１ラッチ回路２ｂは、図７に（ｄ）として示す各画素に対応する映像データを処理する複数のステージの各ラッチを有しており、前記シフトレジスタ２ａより順に供給されるタイミング信号によって、各画素に対応する映像データを各ラッチに順に書き込み、保持するように作用する。この第１ラッチ回路２ｂへの１ライン分の映像データの書き込みが終了すると、第２ラッチ回路２ｃに対して図７に（ｃ）として示すラッチパルスが供給される。これにより、第１ラッチ回路２ｂに書き込まれた１ライン分の映像データは、一斉に第２ラッチ回路２ｃに伝送される。そして、第２ラッチ回路２ｃに対して１ライン分の映像データを送出し終えた第１ラッチ回路２ｂには、シフトレジスタ２ａからのタイミング信号を受けて、再び次の１ライン分の映像データの書き込みがなされる。

前記第２ラッチ回路２ｃにおいてラッチされた各画素に対応する映像データは、ゲート列２ｄを介してレベルシフタ２ｅに供給される。そして、ゲート列２ｄを介した前記各映像データは、このレベルシフタ２ｅによって所定のレベルに変換され、図３に示した表示パネル１の各データ線ｍ1 ，ｍ2 ，……を介して走査状態のトランジスタＴr1に対し、書き込み信号（ソース電圧）として供給される。

一方、図２に示すゲートドライバ３においては、図には示していないが走査用のシフトレジスタと、このシフトレジスタから順に出力されるタイミング信号を所定のレベルに変換するレベルシフタが具備されている。そして、ゲートドライバ３における前記した走査用のシフトレジスタはアドレス期間中において、図８に（ｅ）および（ｆ）として示す走査シフトクロックおよび走査スタートパルスをソースドライバ２より受けて、タイミング信号を順に生成する。このタイミング信号は、前記したとおりレベルシフタにより所定のレベルに変換され、図３に示した表示パネル１の各走査線ｎ1 ，ｎ2 ，……に対して順次ゲートオン電圧、すなわち図８に（ｇ）として示すタイミングでゲート制御信号を供給するように作用する。

したがってアドレッシンク時において、表示パネル１に配列された各走査線ｎ1 ，ｎ2 ，……には、前記したように順次ゲートオン電圧が供給されると共に、これに同期して各データ線ｍ1 ，ｍ2 ，……には順に１ラインごとの映像データが供給される。これにより、表示パネル１における各画素には個々に映像データが書き込まれ、表示パネルは前記映像データに応じて発光制御を受ける。

一方、図４に示したデータ検知手段としての１ラインオールゼロ検出回路４ｂが、１ラインデータ“０”（全て非発光）を検出した場合においては、そのゼロ検出データを信号ライン５ｄを介してソースドライバ２に供給する。ソースドライバ２においては、図５に示すようにゼロ検出データは、ゲート列２ｄに供給される。

このゲート列２ｄは、第２ラッチ回路２ｃの各出力との間で、ゼロ検出データと論理積をとる各ＡＮＤゲートにより構成されており、したがって、第２ラッチ回路２ｃからの１ライン分の映像データを、強制的に非発光データ（黒データ）に固定するように動作する。これにより、ソースドライバ２からの１ライン分の映像データは非発光に固定される。なお、ここでは映像データを非発光に固定する前記ゲート列２ｄ等の機能を、第１制御手段と呼ぶことにする。

また、前記した第１制御手段の動作と同時に、図４に示すコントローラ４におけるＡＮＤゲート６には、前記検出回路４ｂよりゼロ検出データが供給され、これにより、ＡＮＤゲート６も閉じられる。したがって、コントローラ４において生成され、バスライン５ｂを介してソースドライバ２に供給されるシフトクロック、スタートパルス、ラッチパルスの伝達は、１走査の期間において停止される。

したがって、図５に示すソースドライバ２においては、前記した各タイミング信号の伝達の停止によりシフトレジスタ２ａ、第１ラッチ回路２ｂ、第２ラッチ回路２ｃの各動作は１走査の期間において停止する。なお、ここではソースドライバ２の内部回路の少なくても一部の動作を停止させる前記ＡＮＤゲート６を含む回路機能を、第２制御手段と呼ぶことにする。

以上のように、第２制御手段によりソースドライバ２におけるシフトレジスタ２ａ、第１ラッチ回路２ｂ、第２ラッチ回路２ｃの各動作は一時的に停止されるので、比較的高い電圧レベルで高速動作するソースドライバ２における消費電力を低減させることに寄与できる。この時、ソースドライバ２におけるレベルシフタ２ｅからの出力は、前記した第１制御手段の機能動作により、１走査ラインにおける映像データは全て非発光に固定されているので、当該１走査においては黒表示になされる。

なお、以上説明した実施の形態においては、前記第１および第２制御手段を動作させるために、コントローラ４側に、データ検知手段としての１ラインオールゼロ検出回路４ｂ、およびラインバッファ４ｃを具備させる必要があるが、これらは低電圧による論理回路で構成されるのでその消費電力は極めて低い。したがって、ソースドライバ２とコントローラ４の全体としては、低消費電力を実現させることが可能となる。

図６は、図５に示した構成と同様に作用するソースドライバの他の構成を示したものである。この図６に示すソースドライバ２においては、前記した第１制御手段として機能するゲート列２ｄが、レベルシフタ２ｅの出力側に配置されている。この様に構成されていても、データ検知手段としての１ラインオールゼロ検出回路４ｂが、１ラインデータ“０”（全て非発光）を検出した場合には、図６に示すゲート列２ｄは、映像データを非発光に固定するように動作する。

図９は、この発明にかかる表示パネルの駆動装置における第２の実施の形態を示したものである。なお、この図９においてはすでに説明した図２〜図８の各部に相当する部分を同一符号で示している。この図９に示す実施の形態においては、少なくても１フレームにわたって、全ての映像データが非発光（データ“０”）であることを検知した場合に、ソースドライバ２の出力を非発光の状態に固定し、前記ソースドライバの内部回路の動作の少なくても一部を停止させるように制御される。

このために、図９に示す実施の形態においては、コントローラ４内にデータ検知手段としての１フレームオールゼロ検出回路４ｄが具備されている。この検出回路４ｄは、コントローラ４内のフレームメモリ４ａの直前に配置され、セントラルプロセッサユニット（ＣＰＵ）もしくはマイクロプロセッサユニット（ＭＰＵ）から供給される直列の映像データを検知し、１フレーム期間における映像データが全て非発光である場合に、そのゼロ検出データを一旦検出データメモリ７にフラグ形式で格納するようになされる。そして、前記検出回路４ｄを経た直列映像データは、フレームメモリ４ａに書き込まれる。

なお、前記検出データメモリ７は、１フレームオールゼロ検出回路４ｄがフレームごとにオールゼロであるか否かを順次検出するようになされるので、この結果を順次記憶するために複数の記憶領域を備えている。前記メモリ７より図示せぬタイミング信号にしたがって、ゼロ検出データが読み出された場合には、そのゼロ検出データは信号ライン５ｄを介してソースドライバ２に供給するようになされる。これにより、ソースドライバ２を構成する既に説明した図５もしくは図６に示すゲート列２ｄに対してゼロ検出データが供給され、ソースドライバ２からの１ライン分の映像データは非発光に固定される。すなわち、前記した第１制御手段が機能することになる。

また、前記メモリ７よりゼロ検出データが読み出された場合には、コントローラ４内に具備されたＡＮＤゲート６に供給され、コントローラ４からバスライン５ｂを介してソースドライバ２に供給されるシフトクロック、スタートパルス、ラッチパルスの伝達を停止させるように作用する。これにより、１フレーム期間においてソースドライバ２の駆動動作が停止される。すなわち、前記した第２制御手段が機能することになる。

前記した作用により、制御される１フレーム期間において、各１走査ごとの映像データは非発光に固定され、この状態でゲートドライバ２が予め定められた周期をもって走査を実行するので、前記１フレーム期間においては黒表示になされる。

図９に基づく以上の説明のように、１フレームにわたって、全ての映像データが非発光である場合においても、ソースドライバ２におけるシフトレジスタ２ａ、第１ラッチ回路２ｂ、第２ラッチ回路２ｃの各動作を１フレームの期間にわたって停止させることができる。したがって、比較的高い電圧レベルで高速動作するソースドライバ２における消費電力を低減させることに寄与できる。

なお、図９に基づく前記説明においては、１フレームにわたって、全ての映像データが非発光（データ“０”）である場合に、前記した第１制御手段および第２手段が機能するようになされているが、例えば１フレームを複数のサブフレームに分割して発光制御を実行する制御回路においては、１サブフレーム単位で前記と同様の動作を実行させることが可能である。

次に図９に示す形態においては、少なくても複数フレームにわたって、全ての映像データが非発光（データ“０”）であることを検知した場合に、ソースドライバ２の出力を非発光の状態に固定し、前記ソースドライバの内部回路の動作の少なくても一部、および非発光が継続される第２フレーム目より、ゲートドライバの内部回路の動作の少なくても一部を停止させることができる。

前記のように複数フレームにわたって、全ての映像データが非発光（データ“０”）であることは、図９に示すコントローラ４における検出データメモリ７に順次書き込まれるフラグを参照することで検証することができる。この場合、既に説明したように図９に示す前記メモリ７より図示せぬタイミング信号にしたがって、ゼロ検出データが読み出された場合には、そのゼロ検出データは信号ライン５ｄを介してソースドライバ２に供給するようになされる。これにより、ソースドライバ２を構成する既に説明した図５もしくは図６に示すゲート列２ｄに対してゼロ検出データが供給され、ソースドライバ２からの１ライン分の映像データは非発光に固定される。すなわち、前記した第１制御手段が機能する。

また、前記メモリ７よりゼロ検出データが読み出された場合には、コントローラ４内に具備されたＡＮＤゲート６に供給され、コントローラ４からバスライン５ｂを介してソースドライバ２に供給されるシフトクロック、スタートパルス、ラッチパルスの伝達を停止させるように作用する。これにより、１フレーム期間においてソースドライバ２の駆動動作が停止される。すなわち、前記した第２制御手段が機能することになる。

そして、全ての映像データが非発光である第１フレーム目においては、ゲートドライバ２が予め定められた周期をもって走査を実行するので、前記１フレーム期間においては表示パネル１は全て黒表示になされ、結果として表示パネル１に配列された全ての点灯駆動トランジスタＴr2（すなわち、全ての電荷保持用コンデンサ）には、それぞれに非発光のデータが書き込まれる。

続いて、全ての映像データが非発光である第２フレーム目においては、バスライン５ｃを介してゲートドライバ３に供給される走査シフトクロック、走査スタートパルスの伝達も停止される。これにより、ゲートドライバ３による走査も停止することになる。なお、ここではゲートドライバ３の動作を停止させる回路機能を、第３制御手段と呼ぶことにする。

前記した第３制御手段の働きにより、ゲートドライバ３による走査も停止することになるため、全ての映像データが非発光である第２フレーム目においては、走査による映像データの書き換え動作は実行されず、当該第２フレーム期間においても表示パネル１は全て黒表示になされる。これは、全ての映像データが非発光であるフレームが続く限り同様に継続される。

したがって、図９に基づく以上の説明のように、複数フレームにわたって、全ての映像データが非発光（データ“０”）である場合には、ソースドライバ２におけるシフトレジスタ２ａ、第１ラッチ回路２ｂ、第２ラッチ回路２ｃの各動作を非発光状態が続くフレーム期間にわたって停止させることができる。加えて、全ての映像データが非発光である第２フレーム目以降においては、ゲートドライバ２におけるシフトレジスタの動作も停止させることができるので、さらなる低消費電力を実現することが可能となる。なお、図９に基づく後者の説明においても、１フレームを複数のサブフレームに分割し、複数のサブフレームにわたって全てのデータが非発光である場合に、同様の動作を実行させることができる。

また、以上説明した実施の形態においては、１ライン期間、１フレーム期間（１サブフレーム期間）、もしくは複数フレーム期間（複数サブフレーム期間）にわたり、全ての映像データが非発光（データ“０”）である場合に、ソースドライバの出力を強制的に黒データにするように制御されるが、前記と同様の期間において、全ての映像データが発光（データ“１”）である場合においても、ソースドライバの出力を強制的に発光データにするように制御することで、同様にソースドライバ、もしくはソースドライバとゲートドライバとを所定の期間において駆動停止させることができる。

したがって、前記全ての期間が非発光、加えて全ての期間が発光であることをそれぞれ検知し、両者のいずれの場合においても、ソースドライバ、もしくはソースドライバとゲートドライバとをその期間において駆動停止させるように構成すると、より消費電力を低減させることが可能となる。

従来の発光表示パネルの駆動装置における基本構成を示したブロック図で ある。 この発明にかかる発光表示パネルの駆動装置における第１の実施の形態を 示したブロック図である。 図２に示す発光表示パネルに配列された画素部の構成例を示した結線図で ある。 図２に示すコントローラ等の一部の内部構成を示したブロック図である。 図２に示すソースドライバの好ましい例を示したブロック図である。 同じくソースドライバの他の好ましい例を示したブロック図である。 図２に示すソースドライバに供給される各信号のタイミング図である。 図２に示すゲートドライバに供給される各信号のタイミング図である。 この発明にかかる発光表示パネルの駆動装置における第２の実施の形態を 示したブロック図である。

符号の説明

１ 発光表示パネル
２ ソースドライバ
２ａ シフトレジスタ
２ｂ 第１ラッチ回路
２ｃ 第２ラッチ回路
２ｄ ゲート列
２ｅ レベルシフタ
３ ゲートドライバ
４ コントローラ
４ａ フレームメモリ
４ｂ １ラインオールゼロ検出回路（データ検知手段）
４ｃ ラインバッファ
４ｄ １フレームオールゼロ検出回路（データ検知手段）
５ａ データバス
５ｂ，５ｃ バスライン
５ｄ 信号ライン
６ ＡＮＤゲート
７ メモリ

Claims (9)

1. 複数のデータ線および複数の走査線の交差位置に配され、それぞれに点灯駆動トランジスタと該点灯駆動トランジスタのゲート電位を制御するための走査トランジスタにより発光制御される複数の発光素子を備えたアクティブマトリクス型発光表示パネルの駆動装置であって、
   前記走査トランジスタの各々をスイッチングするゲートドライバと、前記走査トランジスタの各々のソースに接続されているソースドライバと、前記ゲートドライバとソースドライバを制御するコントローラを有し、前記ソースドライバの出力の少なくても一部を固定する第１制御手段と、前記ソースドライバの内部回路の少なくても一部の動作を停止させる第２制御手段とを備えたことを特徴とする発光表示パネルの駆動装置。
2. 前記ゲートドライバによる走査を停止すると共に、前記ゲートドライバの内部回路の少なくても一部の動作を停止させる第３制御手段をさらに備えたことを特徴とする請求項１記載の発光表示パネルの駆動装置。
3. 少なくても１走査ラインにわたり、全ての映像データが非発光または発光であることを、あらかじめ検知するデータ検知手段が備えられ、前記データ検知手段において全ての映像データが非発光または発光であることを検知した場合に、前記第１制御手段と第２制御手段が動作されるように構成したことを特徴とする請求項１記載の発光表示パネルの駆動装置。
4. 少なくても１フレームまたは１サブフレームにわたり、全ての映像データが非発光または発光であることを、あらかじめ検知するデータ検知手段が備えられ、前記データ検知手段において全ての映像データが非発光または発光であることを検知した場合に、前記第１制御手段と第２制御手段が動作されるように構成したことを特徴とする請求項１記載の発光表示パネルの駆動装置。
5. 少なくても複数フレームまたは複数のサブフレームにわたり、全ての映像データが非発光または発光であることを、あらかじめ検知するデータ検知手段が備えられ、前記データ検知手段において全ての映像データが非発光または発光であることを検知した場合に、前記第１制御手段ないし第３制御手段が動作されるように構成したことを特徴とする請求項２記載の発光表示パネルの駆動装置。
6. 前記発光素子は、発光層に有機化合物を用いた有機ＥＬ素子により構成したことを特徴とする請求項１ないし請求項５のいずれかに記載の発光表示パネルの駆動装置。
7. 複数のデータ線および複数の走査線の交差位置に配され、それぞれに点灯駆動トランジスタと該点灯駆動トランジスタのゲート電位を制御するための走査トランジスタにより発光制御される複数の発光素子を備え、前記走査トランジスタの各々をスイッチングするゲートドライバと、前記走査トランジスタの各々のソースに接続されているソースドライバと、前記ゲートドライバとソースドライバを制御するコントローラを有するアクティブマトリクス型発光表示パネルの駆動方法であって、
   少なくても１走査ラインにわたり、全ての映像データが非発光または発光であることをあらかじめ検知した場合、前記ソースドライバの出力を非発光または発光の状態に固定した後、前記ソースドライバの内部回路の動作の少なくても一部を停止させることを特徴とする発光表示パネルの駆動方法。
8. 複数のデータ線および複数の走査線の交差位置に配され、それぞれに点灯駆動トランジスタと該点灯駆動トランジスタのゲート電位を制御するための走査トランジスタにより発光制御される複数の発光素子を備え、前記走査トランジスタの各々をスイッチングするゲートドライバと、前記走査トランジスタの各々のソースに接続されているソースドライバと、前記ゲートドライバとソースドライバを制御するコントローラを有するアクティブマトリクス型発光表示パネルの駆動方法であって、
   少なくても１フレームまたは１サブフレームにわたり、全ての映像データが非発光または発光であることをあらかじめ検知した場合、前記ソースドライバの出力を非発光または発光の状態に固定した後、前記ソースドライバの内部回路の動作の少なくても一部を停止させることを特徴とする発光表示パネルの駆動方法。
9. 複数のデータ線および複数の走査線の交差位置に配され、それぞれに点灯駆動トランジスタと該点灯駆動トランジスタのゲート電位を制御するための走査トランジスタにより発光制御される複数の発光素子を備え、前記走査トランジスタの各々をスイッチングするゲートドライバと、前記走査トランジスタの各々のソースに接続されているソースドライバと、前記ゲートドライバとソースドライバを制御するコントローラを有するアクティブマトリクス型発光表示パネルの駆動方法であって、
   少なくても複数フレームまたは複数のサブフレームにわたり、全ての映像データが非発光または発光であることをあらかじめ検知した場合、前記ソースドライバの出力を非発光または発光の状態に固定した後、前記ソースドライバの内部回路の動作の少なくても一部を停止させ、前記複数フレームまたは複数のサブフレームのうち最初のフレームまたはサブフレームで前記点灯駆動トランジスタに全非発光または全発光を書き込んだ後、２番目以降の前記フレームまたはサブフレームの期間中で、ゲートドライバによる走査を停止させることを特徴とする発光表示パネルの駆動方法。

Images