JP2005102423A - 並列インバータ装置 - Google Patents

並列インバータ装置 Download PDF

Info

Publication number
JP2005102423A
JP2005102423A JP2003333581A JP2003333581A JP2005102423A JP 2005102423 A JP2005102423 A JP 2005102423A JP 2003333581 A JP2003333581 A JP 2003333581A JP 2003333581 A JP2003333581 A JP 2003333581A JP 2005102423 A JP2005102423 A JP 2005102423A
Authority
JP
Japan
Prior art keywords
voltage
inverter
value
inverter device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003333581A
Other languages
English (en)
Other versions
JP3819890B2 (ja
Inventor
Toru Yoshioka
徹 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sawafuji Electric Co Ltd
Original Assignee
Sawafuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sawafuji Electric Co Ltd filed Critical Sawafuji Electric Co Ltd
Priority to JP2003333581A priority Critical patent/JP3819890B2/ja
Publication of JP2005102423A publication Critical patent/JP2005102423A/ja
Application granted granted Critical
Publication of JP3819890B2 publication Critical patent/JP3819890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】 本発明は、インバータ装置を並列運転するに当たって、横流の発生に伴って生じる所のインバータに印加される主回路電圧の非所望な上昇を抑止する。
【解決手段】 自己側のインバータ装置における主回路電圧と相手方となるインバータ装置における主回路電圧とを送受信しあい、相手方となる側の主回路電圧が閾値を超えて上昇した際に、自己側のインバータ装置の交流出力電圧を低下せしめるようにする。
【選択図】 図1

Description

本発明は、直流回路の出力をパルス幅変調(PWM)ゲート制御信号に基づいてスイッチングしてPWM高周波電圧を出力するインバータ回路と、当該PWM高周波電圧を正弦波状の交流出力電圧として出力するフィルタ回路とをそなえるインバータ装置を有し、当該インバータ装置が複数個並列に接続されて負荷に給電する並列インバータ装置に関する。
上述のインバータ装置を並列にもうけて共通な負荷に給電することが行われている(例えば特許文献1や特許文献2参照)。
この種の並列インバータ装置においては、並列運転制御のひとつとして複数のインバータ装置間で有効電力を揃える方式が行われるようにされている。
並列インバータ装置においては、夫々のインバータ装置が別のタイミングで起動される際に出力電圧の位相差からインバータ装置間で横流が発生する。当該横流は瞬間的に大きな電力となり得ることから、当該横流が流入する側のインバータ装置の直流回路側に存在する平滑コンデンサが急速に充電されてゆき、当該インバータ装置に印加される直流電圧は非所望に急激に上昇していく。
当該直流電圧とは、前述したように、インバータ装置に印加する直流回路の電圧であり、本明細書においても主回路電圧と呼ばれるものである。言うまでもなく、前述のように、非所望な横流が流入すると、インバータ装置の出力側からエネルギーが、インバータ装置の直流回路に存在する平滑コンデンサを充電してゆき、前記直流電圧(主回路電圧)が非所望に上昇してゆく。この結果、主回路電圧が平滑コンデンサやインバータのスイッチング素子の耐圧許容値を超えたらインバータ装置を停止せざるを得なくなる。
インバータ装置を停止して主回路電圧を低下せしめる公知手段では、インバータ装置の運転が中断してしまう。
また、無負荷時の並列運転時に横流が起きやすくなる点を考慮し、並列運転時に自己のインバータの交流出力電圧と他の電源装置の交流出力電圧との出力電圧の差によって生じる横流で直流電圧が上昇したことを検出し、自己のインバータの出力電圧を上昇させる技術も提案されているが、負荷が接続された場合の出力電圧を考慮に入れると電圧変動率という電源としての評価ファクターは向上しないということにもなる。
また、並列インバータの運転制御によって、有効電力又は無効電力制御方式だけでは、制御系のトラブルや負荷側の状況により急激な横流が発生し、瞬時的な主回路電圧の上昇には対処しきれないことが想定される。
更に、横流によって主回路電圧を上昇させるようなエネルギーを発電機側に回生することも考えられるが新たな回生手段(装置)が必要となってくる。
特許第2678991号 特許第3290066号
インバータ装置を各々の出力端子を並列に接続して並列運転される場合、個々のインバータ装置の出力電圧等のアンバランスによりインバータ装置間での横流が発生する。
この時、インバータ装置内の電源回路(平滑コンデンサの主回路)の電圧が上昇し、確実な並列運転が困難になる懸念がある。
本発明は上記課題に鑑みてなされたもので、インバータ装置が複数台並列運転している場合に、各々のインバータのアンバランスによる横流を抑止し、確実に並列運転が可能な並列インバータ装置を提供することにある。
例えばエンジン駆動発電機からの出力を整流してインバータに印加し、所定周波数の交流出力を得るインバータ装置を並列運転するに当たって、各インバータ装置が夫々小型のコンピュータによってスイッチイング制御されることを利用して、当該コンピュータによって、当該インバータ装置が出力すべき交流出力電圧についての目標正弦波を与える目標正弦波情報を保持するようにし、各インバータ装置は当該目標正弦波に相当する交流出力電圧を発生するようにしている。
本発明においても、公知の如く夫々のインバータ装置相互間における有効電力の分担を正しく保つために自己側のインバータ装置から出力される有効電力が増大した場合に自己側のインバータ装置における交流出力電圧の周波数を減少する方向に制御している。本発明では特に自己側のインバータ装置における前記直流電圧を検出すると共に相手方となるインバータ装置における前記当該直流電圧を検出し、それら検出した直流電圧を送受信しあい、少なくとも相手方となるインバータ装置における前記直流電圧(即ち、受信した直流電圧)が閾値を超えていることが判明した場合に、自己側のインバータ装置からの交流出力電圧E1 の瞬時値を低下せしめるようにしている。
本発明によれば、インバータ装置の並列運転時に横流が発生した場合の主回路電圧が上昇した場合でも相手方の主回路電圧の上昇値を受信し、この上昇値にもとづいて得られた補正電圧係数により出力電圧の値を瞬時に下げることにより、横流が速やかに抑制され、確実な並列運転を続行することができる。
また、出力電圧の値を下げる方向に制御するため、制御系のトラブルといった場合にも安全側へ作動し、信頼性向上にも寄与することができる。
更に、横流が発生しやすい無負荷あるいは軽負荷状態で動作が行われた場合でも、出力電圧は低くなる方向に制御され、そのまま負荷が重くなった場合でも、並列運転インバータとして電圧変動率の向上を図ることができる。
図1は本発明の一実施例構成を示す。図中の符号1A,1Bは夫々電源装置であって本発明にいうインバータ装置に対してエンジン発電機2a,2b(後述)が接続されているもの、2a,2bはエンジン発電機であって図示を省略しているが当該夫々のエンジン発電機の交番出力を整流する整流器を持っているもの、3a,3bは夫々インバータ、4a,4bは夫々フィルタ回路、5a,5bは夫々平滑コンデンサ、6a,6bは夫々コンピュータからなる制御回路、7a,7bは夫々ドライバ回路であってインバータに対してゲート信号を印加するものである。
また、8a,8bは夫々出力電圧検出回路であってインバータからのPWM高周波電圧(図示の場合にはフィルタ回路4a,4bへの入力側の電圧であることから、インバータから出力直後のパルス幅変調(PWM)された高周波電圧である)を検出するものである。また9a,9bは電流検出器であってインバータからの出力電流I(図示の場合には正弦波電流の振幅をサンプリングするようにする)を検出するもの、10a,10bは直流電圧検出回路であってインバータ3a,3bに印加される直流電圧(本願明細書では主回路電圧と呼ぶこともある)を検出するもの、11a,11bは自己のインバータ装置1A,1Bの主回路電圧をサンプリングした値を相手方となるインバータ装置1B,1Aに伝送する信号線、12は制御回路6aおよび6b内に存在するコンピュータ相互での通信を行うコンピュータ間シリヤル通信機能を表している。
なお、本願にいう負荷は、図1における最右端に接続されている。
電源装置1A,1Bとは実質的に同一構成をもつことから、一方の電源装置1Aについて説明するが、他方の電源装置1Bにおいても同様である。
エンジン発電機2aは交番電圧を発生し、前述の如く図示を省略して当該エンジン発電機2a内に存在すると述べた整流器によって得られた直流電圧が平滑コンデンサ5aに印加される。当該平滑コンデンサ5aの端子電圧(主回路電圧)はインバータ3aにも印加される。
インバータ3aは、ドライバ回路7aからのパルス幅変調(PWM)ゲート制御信号に対応して周知の如くHブリッジ状に配置された4個のサイリスタがオンオフされ、所望周波数の交番電圧を生成し、フィルタ回路4aに印加される。なお、インバータ3aの出力直後の電圧波形は、周知の如く、前記PWMゲート制御信号に対応して、主回路電圧と実質的に同じ波高値を持ちかつ個々のパルス幅が逐次変化している一団の正極性の矩形波群と次に同様な一団の負極性の矩形波群との繰返されるPWM高周波電圧となっている。当該PWM高周波電圧を図1において出力電圧として示している。当該PWM高周波電圧はフィルタ回路4aを通過することによって、所望される周波数の所望される正弦波形となり、図示しない負荷に給電することになる。当該PWM高周波電圧が濾波された際に得られるであろう正弦波電圧を、本願明細書においては交流出力電圧と呼んでいる。なお、図1に示すフィルタ回路4aの出力端の電圧波形を直接調べても、他方の電源装置が存在することのために、正しい形で当該交流出力電圧E1 を把握することは困難である。ただこの交流出力電圧は前記PWM高周波電圧を濾波して得られる基本正弦波電圧に対応している。
電源装置1Aの制御回路6aには、図示しないコンピュータが存在していて、インバータ3aのスイッチングを制御せしめるようにする。即ち、当該コンピュータは、インバータ3aからの前述の基本正弦波電圧が所望される周波数の所望される実効電圧値をもつ正弦波電圧となるようにするための目標正弦波を生成して保持している(メモリ上に第1のテーブルとして保持している)。
コンピュータが保持している目標正弦波に関する情報としては、当該目標正弦波の1周期を、図2に示す如く、例えば128区間に区分した各区分点t0 ,t1 ,t2 ,…,t32,…,t64,…,t96,…,t128 に対応して、当該区分点での瞬時波高値を、メモリ上に保持していると考えてよい。
制御回路6aにおいては、基本的には、当該目標正弦波に相当する前記のPWM高周波電圧をインバータ3aが出力するように、当該目標正弦波に相当するパルス幅変調(PWM)のパルス列を得てPWMゲート制御信号がつくられ、ドライバ回路7aを介して出力され、インバータ3a内の各サイリスタをオンオフ制御する。
しかし実際には、前述のPWM高周波電圧が所望な電圧になるように、次のようなフィールドバック制御を行っている。即ち、図示の出力電圧検出回路8aにおいて、PWM高周波電圧を取り込んで、図示を省略しているフィルタ(以下フィルタAという)を介して前述の基本正弦波電圧を得る。
一方、制御回路6a側では、前記の目標正弦波に相当する正弦波電圧をフィルタ(以下フィルタBという)を介して生成し、図示しない比較回路によって、前記フィルタAからの出力とフィルタBからの出力との偏差をとり、当該偏差を補正するように前記PWMゲート制御信号のパルス列を得て、ドライバ回路7aを介してインバータ3aを制御する。
なお、本発明においては、後述するように、相手方となる電源装置1Bにおける主回路電圧が閾値を超えて上昇していることを検出して、自己側の電源装置1Aの前記基本正弦波電圧を低下させるように制御する。更に言えば、前記の目標正弦波の瞬時値を調整して、自己側の基本正弦波電圧((註)前述の交流出力電圧E1 に同じ)を低下させ、前述の横流を抑止して相手方となる電源装置における主回路電圧の上昇を抑止するようにしている。
当該相手方となる電源装置における主回路電圧の非所望な上昇を把握するために、次のような手段が用いられている。
図2はコンピュータが生成しメモリ上に保持されている目標正弦波を示している。当該目標正弦波の一周期(サイクル)が例えば128区間に区分され、当該目標正弦波は各区分点t0 ,t1 ,t2 ,…,t128 毎に波高値を生成されてメモリ上に第1のテーブルとして保持されている。
図3は本発明による目標電圧発生及び主回路電圧送受信ルーチンを説明するフローチャートを示す。
ステップS1:図2に示す区分点t0 ,t1 ,t2 ,…に対応づけて当該各タイミング 毎に、主回路電圧をサンプリングする。即ち、図1に示す直流電圧検出回路10a において、各区分点t0 ,t1 ,t2 ,…毎に、主回路電圧をサンプリングする。
その値を瞬時値Vs (n)とする。
ステップS2:サンプリングされた主回路電圧瞬時値Vs (n)は、信号線11aを介 して、相手方となる電源装置1Bにおける制御回路6bに伝送する。また相手方と なる電源装置1Bにおける直流電圧検出回路10bからの主回路電圧瞬時値Vs (n)を制御回路6aにおいて受信する。
ステップS3:制御回路6aにおいて、相手方となる電源装置1Bの直流電圧検出回路 10bから受信した『受信主回路電圧』から閾値との差を求め、当該差が正値とな った場合に当該差の値をもって、相手方となる電源装置1Bにおける主回路電圧が 閾値をどの程度超えたかを示す『主回路電圧上昇値』とする。
ステップS4:当該『主回路電圧上昇値』にもとづいて、テーブルを索引することによ って『補正電圧係数』を抽出する。
ここで、本発明にいう補正電圧係数について説明しておく。本発明においては、相手方となる電源装置1Bにおける主回路電圧が閾値を超えた上記の「差」の値((註)即ち、ステップS3における『主回路電圧上昇値』)毎に、当該主回路電圧上昇値が生じた際に自己側の電源装置1Aでの基本正弦波電圧(したがって交流出力電圧E1 )をどの程度だけ低下させるべきかのその低下レベルを与える『補正電圧係数』をチェックして取得しておく。そして、その『補正電圧係数』の値が上記主回路電圧上昇値毎に第2のテーブルとして、メモリ上に保持されている。なお、当該『補正電圧係数』は、言うまでもなく前記の基本正弦波電圧(したがって交流出力電圧E1 )を低下させるに当たって、前述の目標正弦波の各区分点毎の波高値(前記の第1のテーブルに保持されている)をどの程度補正すべきかに対応する『補正電圧係数』である。ステップS4において索引するテーブルは、前記の第2のテーブルである。
図3に戻って、
ステップS5:ステップS4で得られた補正電圧係数を用い、
(1−補正電圧係数)
の値をもって、第1のテーブルから索引された波高値((註)図2に示す目標正弦 波の波高値)に乗ずる演算を行い、『瞬時目標電圧』が求められる。言うまでもな く、当該『瞬時目標電圧』の値は、当該自己側の電源装置1Aにおける基本正弦波 電圧(したがって交流出力電圧E1 )を補正するように制御が行われ当該制御に反 映される。
ステップS6:ステップS1においてサンプリングする主回路電圧のサンプリングのタ イミングを「プラス1」する。即ち先に仮に区分点t9 においてサンプリングして いたとすると、区分点t10においてサンプリングに移るようにする。
ステップS7:区分点を示すnの値が「128」に達したか否かがチェックされる。達 していない場合には、ステップS1に戻る。
ステップS8:「128」に達した場合には、図2に示す目標正弦波の次回のサイクル のために、区分点を示すnの値が「0」にリセットされ、ステップS1に戻る。
図1に示す構成においては、電流検出器9a(9b)が存在するものとして示されているが、当該電流検出器9a(9b)は夫々の電源装置1A,1Bの出力する有効電力や無効電力を演算し抽出するために用いられているものである。そして、当該測定した有効電力や無効電力が並列運転される電源装置をもつシステム内でどのように発生しているかをチェックして、有効電力の適正分担や横流抑止のために用いているものである。しかし、当該無効電力を測定する制御は、本発明にいう主回路電圧を測定して行う制御と併用することを禁止するものではないが、本発明とは直接には関連するものではないので、説明を省略する。
なお、本発明における前記説明において、夫々の電源装置1A,1Bにおける主回路電圧の瞬時値Vs (n)が信号線11a,11bを用いてアナログ値で伝送されるとしたが、必要に応じて、例えば直流電圧検出回路10a,10bにおいてサンプリングされた瞬時値Vs (n)が自己側の制御回路6aに伝送された上で、コンピュータ間シリヤル通信機能12を用いて伝送してもよい。この場合には信号線11a,11bが不要となるメリットがある。
なお、前述の説明において、ステップS2でサンプリングされた主回路電圧瞬時値Vs (n)は、信号線11aを介して相手方となる電源装置1Bにおける制御回路6bに伝送され、ステップS3で(制御回路6aと6bは同じ機能のため読み替えて)電源装置1Bの制御回路6bで伝送された『受信主回路電圧』から閾値との差を求め、『主回路電圧上昇値』としているが、予め設定される閾値は電源装置1Aと1Bが同値であるため、ステップS2でサンプリングされた主回路電圧瞬時値Vs (n)から閾値との差を求めて『主回路電圧上昇値』として相手方となる電源装置1Bに信号線11aを介して制御回路6bに伝送してもよい。
この場合、ステップS3では制御回路6aにおいて相手方となる電源装置1Bの『主回路電圧上昇値』を直接得ることになるのでステップS4以降では、前述と同じ説明となる。
以上説明した如く、本発明によれば、相手方となる電源装置における主回路電圧を把握し、当該相手方となる電源装置における主回路電圧が閾値を超えて上昇した場合に、自己側の電源装置の交流出力電圧を低下させ、相手方となる電源装置における前記主回路電圧を下降させることができる。
この際に、前記〔発明が解決しようとする課題〕に記述した問題点を解決したものとなっている。
本発明の一実施例構成を示す。 本発明にいう目標正弦波を示す。 目標電圧発生及び主回路電圧送受信ルーチンを説明するフローチャートである。
符号の説明
1A,1B:電源装置
2a,2b:エンジン発電機
3a,3b:インバータ
4a,4b:フィルタ回路
5a,5b:平滑コンデンサ
6a,6b:制御回路
7a,7b:ドライバ回路
8a,8b:出力電圧検出回路
9a,9b:電流検出器
10a,10b:直流電圧検出回路
11a,11b:信号線
12:コンピュータ間シリヤル通信機能

Claims (3)

  1. 直流電圧回路と、
    スイッチング素子を有し、前記直流電圧回路の出力をPWMゲート制御信号に基づいてスイッチングして高周波電圧を出力するインバータ回路と、
    前記高周波電圧を正弦波状の交流出力電圧として出力するフィルタ回路とを備えるインバータ装置を有し、当該インバータ装置が複数個もうけられて、各インバータ装置の前記交流出力電圧が並列に負荷に給電される並列インバータ装置において、
    互いに相手方となるインバータ装置の前記直流電圧回路の電圧が横流によって上昇する上昇値を受信し、当該上昇値にもとづいて得られた補正電圧係数により、前記高周波電圧に対応する基本正弦波電圧の値を下げる手段を有する
    ことを特徴とする並列インバータ装置。
  2. 請求項1記載の並列インバータ装置において、
    前記上昇値は、前記直流電圧回路の予め設定された閾値を超えた結果の上昇値であることを特徴とする並列インバータ装置。
  3. 請求項1または2記載の並列インバータ装置において、
    前記交流出力電圧の周期を複数個に区分した各区分タイミング毎に前記直流電圧回路の前記上昇値を相手方となるインバータ装置に対して、シリアル通信手段を用いてデジタル情報として伝送し、
    かつ前記インバータ装置は自己のインバータ装置が受信した前記情報にもとづいて相手方となるインバータ装置における前記上昇値を取得する
    ことを特徴とする並列インバータ装置。
JP2003333581A 2003-09-25 2003-09-25 並列インバータ装置 Expired - Fee Related JP3819890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003333581A JP3819890B2 (ja) 2003-09-25 2003-09-25 並列インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333581A JP3819890B2 (ja) 2003-09-25 2003-09-25 並列インバータ装置

Publications (2)

Publication Number Publication Date
JP2005102423A true JP2005102423A (ja) 2005-04-14
JP3819890B2 JP3819890B2 (ja) 2006-09-13

Family

ID=34461554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333581A Expired - Fee Related JP3819890B2 (ja) 2003-09-25 2003-09-25 並列インバータ装置

Country Status (1)

Country Link
JP (1) JP3819890B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545684A (zh) * 2011-12-13 2012-07-04 南京航空航天大学 高输出电压调整率的分布式并联逆变器及其控制方法
JP2014023261A (ja) * 2012-07-17 2014-02-03 Mitsubishi Electric Corp 電力変換装置および電力変換システム
JP6078681B1 (ja) * 2016-07-21 2017-02-08 オリジン電気株式会社 インバータ装置及び制御方法
JP2019030199A (ja) * 2017-08-03 2019-02-21 パナソニックIpマネジメント株式会社 電力変換装置、電力変換システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545684A (zh) * 2011-12-13 2012-07-04 南京航空航天大学 高输出电压调整率的分布式并联逆变器及其控制方法
CN102545684B (zh) * 2011-12-13 2014-04-09 南京航空航天大学 高输出电压调整率的分布式并联逆变器及其控制方法
JP2014023261A (ja) * 2012-07-17 2014-02-03 Mitsubishi Electric Corp 電力変換装置および電力変換システム
JP6078681B1 (ja) * 2016-07-21 2017-02-08 オリジン電気株式会社 インバータ装置及び制御方法
JP2019030199A (ja) * 2017-08-03 2019-02-21 パナソニックIpマネジメント株式会社 電力変換装置、電力変換システム

Also Published As

Publication number Publication date
JP3819890B2 (ja) 2006-09-13

Similar Documents

Publication Publication Date Title
JP5040287B2 (ja) 三相交流−交流変換装置
EP2390997B1 (en) Filter capacitor fault detection for a variable frequency drive
US9054589B2 (en) Method and apparatus for detecting power converter capacitor degradation using negative sequence currents
US8379353B2 (en) Method for detecting earth-fault conditions in a motor controller
US8570775B2 (en) CMV reduction under bus transient condition
US20170250533A1 (en) Method and Apparatus for Eliminating Harmonic Components and Obtaining a Uniform Power Factor in Alternating Current-Direct Current and Direct Current-Alternating Current Converters
EP3145070B1 (en) Control method and device for three-phase uninterruptible power supply, and three-phase uninterruptible power supply
CN107370389B (zh) 用于克服异常电网状况的电力转换系统及其操作方法
US10707777B2 (en) Control of parallel connected power devices
US10644635B2 (en) Systems and methods for motor drive cable characteristics identification and compensation therefor
JP2009022094A (ja) 三相交流−交流変換装置
CN105896584A (zh) 一种电压源型换流器控制零序电压的方法
JP3819890B2 (ja) 並列インバータ装置
JP2009060723A (ja) 電力変換装置の制御装置および車両用静止形補助電源装置
JP2004364351A (ja) 連系インバータ並列システムの制御方法
JP4693214B2 (ja) インバータ装置
CN110401333A (zh) 抑制母线电流纹波的pwm调制方法、系统及相关组件
JP2003230275A (ja) Pwmサイクロコンバータの保護方法
CN112236931B (zh) 电力变换装置的缺相检测装置
KR101936564B1 (ko) 멀티레벨 인버터 제어장치
JP3819889B2 (ja) 並列インバータ装置
JP4722106B2 (ja) 交流電気車の制御装置
CN110535328B (zh) 一种电力电子变压器能量流辨识方法、系统及设备
JP3431488B2 (ja) 電力変換装置および直流連系システム
Caseiro et al. The usage of a PWM rectifier to improve three-phase induction motor drive performance under fault conditions

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees