JP2005101199A - Method for ultrasonic flip-chip bonding - Google Patents
Method for ultrasonic flip-chip bonding Download PDFInfo
- Publication number
- JP2005101199A JP2005101199A JP2003331890A JP2003331890A JP2005101199A JP 2005101199 A JP2005101199 A JP 2005101199A JP 2003331890 A JP2003331890 A JP 2003331890A JP 2003331890 A JP2003331890 A JP 2003331890A JP 2005101199 A JP2005101199 A JP 2005101199A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- stress
- average
- amplitude
- ultrasonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、超音波フリップチップ接合方法に関する。 The present invention relates to an ultrasonic flip chip bonding method.
従来、たとえば半導体チップを回路基板またはパッケージに実装する手法には、半導体チップの電極と回路基板の電極またはパッケージとに、極細ワイヤの両端をそれぞれボンディングして電気的接続を得るワイヤボンディング接合方法が用いられていたけれども、近年では、より生産効率の高いフリップチップ接合方法が用いられるに至っている。 Conventionally, for example, as a method of mounting a semiconductor chip on a circuit board or package, there is a wire bonding bonding method for obtaining electrical connection by bonding both ends of an ultrafine wire to an electrode of a semiconductor chip and an electrode or package of the circuit board. In recent years, flip chip bonding methods with higher production efficiency have been used.
フリップチップ接合方法は、半導体チップの電極と、回路基板などの電極とを、導電性を有する接続部材であるバンプによって接合する実装方法である。フリップチップ接合方法は、バンプを介して複数の接合箇所を一括して接合することができるので、基本的に接続箇所を1箇所ずつ順番に極細ワイヤでボンディングするワイヤボンディング接合方法に比べて生産効率が高いという利点を有している。またフリップチップ接合方法では、接合端子である電極の配置が半導体チップの周辺に限定されないので、接合端子の数を大幅に増大することができるとともに、半導体チップの実装面積を小さくすることができ、また回路の配線長さも短くすることができる。したがって、フリップチップ接合方法は、高密度実装や高速度半導体チップの実装などに適している。 The flip chip bonding method is a mounting method in which an electrode of a semiconductor chip and an electrode such as a circuit board are bonded by a bump which is a conductive connecting member. Since the flip chip bonding method can collectively bond a plurality of bonding points via bumps, the production efficiency is basically higher than that of the wire bonding bonding method in which the connection points are bonded one by one with the fine wire in order. Has the advantage of high. Further, in the flip chip bonding method, since the arrangement of the electrodes that are the bonding terminals is not limited to the periphery of the semiconductor chip, the number of bonding terminals can be greatly increased, and the mounting area of the semiconductor chip can be reduced, Also, the wiring length of the circuit can be shortened. Therefore, the flip chip bonding method is suitable for high-density mounting, high-speed semiconductor chip mounting, and the like.
このフリップチップ接合方法の具体的手法としては、導電性ペーストのような中間材を介してバンプと回路基板の電極とを接合する手法、また熱圧着または超音波併用熱圧着によって直接接合する手法などがある。後者の直接接合する手法は、中間材を省くことができ、工程数が少なく、さらに超音波を併用する手法では接合時間を短縮することができるという利点があるので、多用されるようになっている。 Specific methods of this flip chip bonding method include a method of bonding bumps and circuit board electrodes through an intermediate material such as a conductive paste, a method of directly bonding by thermocompression bonding or ultrasonic thermocompression bonding, etc. There is. The latter direct bonding method can be omitted because it can save the intermediate material, has a small number of steps, and the combined ultrasonic method has the advantage that the bonding time can be shortened. Yes.
しかしながら、超音波を併用した熱圧着、すなわち超音波フリップチップ接合方法では、バンプに定荷重を負荷した状態で、まず弱い超音波振動を印加してバンプの平坦化を行い、その後バンプの平坦化に用いた超音波振動よりも強い超音波振動を印加して、バンプと回路基板の電極などとの接合が行われるけれども、接合強度が充分ではなく、電気的接続信頼性に乏しいという問題がある。なお、バンプの平坦化とは、半導体チップの電極と回路基板の電極との間に設けられる複数バンプの寸法が、微視的にはそれぞれ異なるので、荷重を負荷した状態で超音波振動を印加することによって、若干の塑性変形を与えて複数のバンプの寸法を揃える操作をいう。 However, in the thermocompression bonding using ultrasonic waves, that is, the ultrasonic flip chip bonding method, the bump is first flattened by applying a weak ultrasonic vibration in a state where a constant load is applied to the bump, and then the bump is flattened. Although the ultrasonic vibration stronger than the ultrasonic vibration used in the application is applied and the bumps and the circuit board electrodes are bonded to each other, the bonding strength is not sufficient and the electrical connection reliability is poor. . Note that the bump flattening means that the dimensions of the bumps provided between the electrodes of the semiconductor chip and the circuit board are microscopically different, so that ultrasonic vibration is applied with a load applied. By doing this, it means an operation of giving a slight plastic deformation to align the dimensions of a plurality of bumps.
前述のような問題を解決する従来技術に、バンプに負荷する荷重と、印加する超音波の出力とを段階的大きくして、バンプと接続端子とを接合するものがある(特許文献1参照)。 As a conventional technique for solving the above-described problem, there is a technique in which a load applied to a bump and an output of an applied ultrasonic wave are increased stepwise to join the bump and the connection terminal (see Patent Document 1). .
図15は、従来技術の超音波フリップチップ接合方法においてバンプに負荷される荷重とバンプに印加される超音波出力との関係を示す図である。図15(a)は、バンプに負荷される荷重を示し、図15(b)は、バンプに印加される超音波の出力を示し、図15(a)および図15(b)の横軸に示す時間は、互いに対応して示される。図15に示す従来の接合方法では、バンプに対する荷重の負荷と超音波の印加とを同時に開始し、負荷の段階的増加に対応するように、印加する超音波の出力を段階的に増大させながら接合する。 FIG. 15 is a diagram showing the relationship between the load applied to the bump and the ultrasonic output applied to the bump in the conventional ultrasonic flip-chip bonding method. FIG. 15A shows the load applied to the bump, FIG. 15B shows the output of the ultrasonic wave applied to the bump, and the horizontal axis of FIG. 15A and FIG. The times shown are shown corresponding to each other. In the conventional bonding method shown in FIG. 15, load application to the bump and application of ultrasonic waves are started simultaneously, and the output of the applied ultrasonic wave is increased step by step so as to correspond to the step increase in load. Join.
図15に示す接合方法によれば、荷重の負荷と超音波の印加とが同時に開始されるので、未だバンプの先端が充分に潰れていない状態で超音波が印加されることになる。すなわちバンプと回路基板の電極との接合がほとんど行われていない状態で超音波が印加されるので、超音波振動子からの超音波発振に伴い接合ツールと半導体チップとが滑ることによって、半導体チップが容易に移動し、半導体チップと回路基板との相対位置にずれを生じる。このような状態で、さらに負荷荷重を増加させるとともに超音波出力を増大させると、バンプと回路基板の電極との当接部が位置ずれを生じたまま接合されるという問題がある。 According to the joining method shown in FIG. 15, since the load and the application of the ultrasonic wave are started at the same time, the ultrasonic wave is applied in a state where the tip of the bump has not been sufficiently crushed. That is, since the ultrasonic wave is applied in a state where the bump and the electrode of the circuit board are hardly bonded, the bonding tool and the semiconductor chip slide with the ultrasonic wave oscillation from the ultrasonic vibrator, so that the semiconductor chip Easily move, and the relative position between the semiconductor chip and the circuit board shifts. If the load is further increased and the ultrasonic output is increased in such a state, there is a problem in that the contact portion between the bump and the electrode of the circuit board is joined with a positional deviation.
また荷重と超音波出力とを同時に段階的に増加させるので、これらが過大であると、半導体チップの電極にクラックの一種であるすり鉢状の破損いわゆるクレータリングを起こすことがある。さらに、段階的に増大された荷重と超音波出力とが過大であると、バンプが潰れ過ぎることにより、回路基板の電極が損傷を受けることがあり、また接合ツールと半導体チップとの滑りに伴い、半導体チップの接合ツールとの接触面に超音波振動に起因するすり傷が生じるなどの問題がある。 In addition, since the load and the ultrasonic output are increased stepwise at the same time, if they are excessive, mortar-shaped breakage, which is a kind of crack, may occur in the electrodes of the semiconductor chip. Furthermore, if the load increased in steps and the ultrasonic output are excessive, the bumps may be crushed so that the circuit board electrodes may be damaged, and the slippage between the bonding tool and the semiconductor chip may occur. There are problems such as scratches caused by ultrasonic vibration on the contact surface of the semiconductor chip with the bonding tool.
本発明の目的は、超音波振動をバンプの接合部へ効率的に伝達することによって、バンプの変形量を抑制するとともに良好な接合強度を得ることのできる超音波フリップチップ接合方法を提供することである。 An object of the present invention is to provide an ultrasonic flip-chip bonding method capable of suppressing the amount of deformation of a bump and obtaining a good bonding strength by efficiently transmitting ultrasonic vibration to the bonding portion of the bump. It is.
本発明は、半導体チップに形成される電極と、回路基板に形成される電極とを、前記両電極間にバンプを介在させた状態で超音波振動を印加することによって、接合する超音波フリップチップ接合方法において、
半導体チップに設けられるバンプを、回路基板に形成される電極に当接させ、半導体チップに加える荷重を増加させることによって、バンプに負荷される平均バンプ応力を増加させる第1ステップと、
平均バンプ応力が、予め定める第1平均バンプ応力P1に達したときから、バンプの降伏点未満の予め定める第2平均バンプ応力P2に達するときまで、予め定める第1振幅A1を有する超音波振動をバンプに印加する第2ステップと、
平均バンプ応力を第2平均バンプ応力P2に保持した状態で、予め定める第1振幅A1を有する超音波振動をバンプに印加する第3ステップと、
平均バンプ応力をバンプの降伏点以上の予め定める第3平均バンプ応力P3に保持した状態で、予め定める第2振幅A2を有する超音波振動をバンプに印加する第4ステップとを含むことを特徴とする超音波フリップチップ接合方法である。
The present invention relates to an ultrasonic flip chip that joins an electrode formed on a semiconductor chip and an electrode formed on a circuit board by applying ultrasonic vibration with a bump interposed between the electrodes. In the joining method,
A first step of increasing an average bump stress applied to the bump by bringing a bump provided on the semiconductor chip into contact with an electrode formed on the circuit board and increasing a load applied to the semiconductor chip;
From the time when the average bump stress reaches the predetermined first average bump stress P1 until the time when the average bump stress reaches the predetermined second average bump stress P2 less than the bump yield point, ultrasonic vibration having a predetermined first amplitude A1 is applied. A second step applied to the bump;
A third step of applying ultrasonic vibration having a predetermined first amplitude A1 to the bump while maintaining the average bump stress at the second average bump stress P2;
And a fourth step of applying ultrasonic vibration having a predetermined second amplitude A2 to the bump in a state where the average bump stress is held at a predetermined third average bump stress P3 equal to or higher than the yield point of the bump. This is an ultrasonic flip chip bonding method.
また本発明は、前記第2振幅A2の前記第1振幅A1に対する振幅比(A2/A1)は、1.0未満であることを特徴とする。
また本発明は、前記振幅比(A2/A1)が、0.80以下であることを特徴とする。
The present invention is also characterized in that an amplitude ratio (A2 / A1) of the second amplitude A2 to the first amplitude A1 is less than 1.0.
In the invention, it is preferable that the amplitude ratio (A2 / A1) is 0.80 or less.
また本発明は、前記第1振幅A1を有する超音波振動を印加する前記第2ステップの時間と前記第3ステップの時間との和が、0.3秒以上、0.9秒以下であることを特徴とする。 According to the present invention, the sum of the time of the second step and the time of the third step for applying the ultrasonic vibration having the first amplitude A1 is not less than 0.3 seconds and not more than 0.9 seconds. It is characterized by.
また本発明は、前記第1振幅A1は、5μm以下であることを特徴とする。
また本発明は、前記バンプは、金(Au)を主成分とする素材からなることを特徴とする。
Further, the present invention is characterized in that the first amplitude A1 is 5 μm or less.
In the invention, it is preferable that the bump is made of a material having gold (Au) as a main component.
本発明によれば、バンプに負荷される平均バンプ応力が、バンプのバルク材としての降伏点未満である第1平均バンプ応力P1〜第2平均バンプ応力P2の状態で、第1振幅A1を有する超音波がバンプに印加され、その後バンプに負荷される平均バンプ応力が、バンプのバルク材としての降伏点以上である第3平均バンプ応力P3の状態で、第2振幅A2を有する超音波がバンプに印加されて、半導体チップの電極と回路基板の電極とがバンプで接合される。 According to the present invention, the average bump stress applied to the bump has the first amplitude A1 in the state of the first average bump stress P1 to the second average bump stress P2 that is less than the yield point as the bulk material of the bump. The ultrasonic wave having the second amplitude A2 is applied in the state where the average bump stress applied to the bump and thereafter the average bump stress applied to the bump is equal to or higher than the yield point as the bulk material of the bump. The electrode of the semiconductor chip and the electrode of the circuit board are joined by bumps.
このような接合方法では、バンプに負荷される応力が、第1平均バンプ応力P1に達し、バンプがある程度潰れて回路基板の電極に対する接触面積を有するようになるまで、バンプに超音波が印加されないので、超音波の印加が開始されたとき、接合ツールと半導体チップとの滑りが起こり難く、バンプと回路基板の電極との接合位置ずれの発生を防止することができる。またバンプに対する負荷応力が、バンプのバルク材としての降伏点未満の応力である第1平均バンプ応力P1〜第2平均バンプ応力P2の状態で超音波が印加されるので、バンプが不要に潰れることがなく、超音波のエネルギが効率的にバンプと回路基板との接合部に伝達され、充分な新生面を生じさせることができる。さらに、充分な新生面を生じさせた状態で、バンプのバルク材としての降伏点以上の第3平均バンプ応力P3が負荷されるので、バンプが適度に変形して回路基板の電極に接合されて良好な接合強度を得ることができる。 In such a joining method, ultrasonic waves are not applied to the bumps until the stress applied to the bumps reaches the first average bump stress P1 and the bumps are crushed to some extent to have a contact area with the electrodes of the circuit board. Therefore, when application of ultrasonic waves is started, slippage between the bonding tool and the semiconductor chip hardly occurs, and occurrence of a displacement of the bonding position between the bump and the circuit board electrode can be prevented. In addition, since the ultrasonic wave is applied in a state where the load stress on the bump is less than the yield point as the bulk material of the bump, the first average bump stress P1 to the second average bump stress P2, the bump is unnecessarily crushed. The ultrasonic energy is efficiently transmitted to the joint between the bump and the circuit board, and a sufficient new surface can be generated. Furthermore, since the third average bump stress P3 above the yield point as the bulk material of the bump is applied in a state where a sufficiently new surface is generated, the bump is appropriately deformed and bonded to the electrode of the circuit board. Can obtain a high bonding strength.
また本発明によれば、第2振幅A2の第1振幅A1に対する振幅比(A2/A1)が、1.0未満好ましくは0.80以下であり、バンプにその降伏点以上の応力が負荷されているときに印加される超音波の振幅A2の方が、バンプのバルク材としての降伏点未満の応力が負荷されているときに印加される超音波の振幅A1よりも、小さくなるように設定される。したがって、バンプが回路基板の電極に接合されるとき、不要に大きく潰れることがないので、回路基板の電極損傷の発生が防止される。 Further, according to the present invention, the amplitude ratio (A2 / A1) of the second amplitude A2 to the first amplitude A1 is less than 1.0, preferably 0.80 or less, and the bump is loaded with stress above its yield point. The amplitude A2 of the applied ultrasonic wave is set to be smaller than the amplitude A1 of the applied ultrasonic wave when stress below the yield point as the bulk material of the bump is applied. Is done. Therefore, when the bumps are bonded to the electrodes of the circuit board, they are not crushed unnecessarily, so that the circuit board is prevented from being damaged.
また本発明によれば、第1振幅A1を有する超音波振動を印加する第2および第3ステップの時間和が、0.3〜0.9秒の範囲になるように設定されるので、バンプの充分な接合強度と、高い生産効率とを両立させることができる。 Further, according to the present invention, the time sum of the second and third steps for applying the ultrasonic vibration having the first amplitude A1 is set to be in the range of 0.3 to 0.9 seconds. Sufficient joint strength and high production efficiency can be achieved.
また本発明によれば、第1振幅A1が5μm以下であり、バンプにバンプのバルク材としての降伏点未満の応力が負荷されているとき、好適な範囲の振幅を有する超音波が印加されるように設定されるので、バンプと回路基板の電極との接合部における位置ずれの発生を防止することができる。 Further, according to the present invention, when the first amplitude A1 is 5 μm or less and a stress less than the yield point as the bulk material of the bump is applied to the bump, an ultrasonic wave having a suitable range of amplitude is applied. Therefore, it is possible to prevent the occurrence of displacement in the joint portion between the bump and the electrode of the circuit board.
また本発明によれば、バンプには、Auを主成分とする素材が用いられるので、バンプに応力を負荷する接合ツールの容量を小さくすることができ、また電気的接続信頼性の高い接合部を得ることができる。 Further, according to the present invention, since a material mainly composed of Au is used for the bumps, the capacity of the bonding tool that applies stress to the bumps can be reduced, and a bonding portion with high electrical connection reliability can be achieved. Can be obtained.
図1〜図4は、本発明の実施の一態様である超音波フリップチップ接合方法の概要を示す図である。 1 to 4 are diagrams showing an outline of an ultrasonic flip chip bonding method according to an embodiment of the present invention.
図1では、半導体チップ1と、半導体チップ1の電極上に設けられるバンプ2と、半導体チップ1のバンプ2が設けられる面6と反対側の面7に当接するように配置される接合ツール3と、電極4の形成されている回路基板5とが準備される。
In FIG. 1, a
半導体チップ1は、集積回路の形成されたもしくは集積回路の形成される半導体であり、たとえばシリコン(Si)などからなり、その寸法を例示すると10mm角で、厚みが0.1mmである。半導体チップ1に形成される電極は、図示を省くけれども、半導体チップ1の面6上にたとえばアルミニウム(Al)−Siからなる導電層がスパッタリングなどによって形成されたものである。半導体チップ1に形成される電極の寸法を例示すると、たとえば65μm角で、厚みが1μmである。
The
バンプ2は、半導体チップ1に形成される電極上にAuを電解めっきして設けられ、その寸法を例示すると、70μm角で、高さ20μmである。なおバンプ2は、複数が電解めっきによって同時に設けられるけれども、通常その個々の寸法には若干のばらつきを伴う。
The
接合ツール3は、超音波を発振することのできる振動子を備える超音波ヘッドを内蔵するとともに、その半導体チップ1に接合する面には、複数の孔が形成され、図示を省く吸引手段に接続されて孔から大気を吸引することができ、このことによって半導体チップ1を吸着保持することができるように構成される。また接合ツール3には、図示を省くけれども、回路基板5に対して近接離反する方向(図1の紙面では上下方向)に移動することができるように駆動手段が設けられる。
The
回路基板5は、たとえばガラス布エポキシ樹脂、アラミド繊維不織布エポキシ樹脂、液晶ポリマー樹脂などの絶縁材料から構成される有機基板であり、その寸法を例示すると、15mm角で、厚みが0.1mmである。回路基板5上に形成される電極4は、回路基板5上に形成される銅(Cu)配線上に、ニッケル(Ni)、Auを順次めっきすることによって形成される。なお電極4の最表層のAuめっきは、たとえば無電解めっき法で0.5μm厚に施されている。この回路基板5は、図示を省くステージ上に載置される。
The
半導体チップ1が接合ツール3に保持された状態で、ステージ上に載置される回路基板5の電極4と、半導体チップ1に設けられるバンプ2とが、対応するように位置決めし、次いで駆動手段を動作させて半導体チップ1を回路基板5に近接する方向へ移動、すなわち下降させる。
With the
図2では、バンプ2と、回路基板5の電極4とを当接させ、バンプ2に負荷される応力が、第1平均バンプ応力P1に達するまで、駆動手段によって半導体チップ1をさらに下降させる。バンプ2に負荷される応力が、予め定める第1平均バンプ応力P1に達したとき、超音波振動子を動作させて予め定める第1振幅A1を有する超音波振動を、半導体チップ1を介してバンプ2に印加する。
In FIG. 2, the
ここで、平均バンプ応力とは、バンプ2に負荷される見かけの応力であり、以下のように定義される。図5は、平均バンプ応力を説明する図である。図5には、半導体チップ1に設けられるバンプ2の一つを取出して示す。前述したようにバンプ2の形状は、たとえば直方体であり、回路基板5の電極4に当接する面を便宜上底面8と呼ぶことにする。
Here, the average bump stress is an apparent stress applied to the
半導体チップ1に設けられるバンプ2の数をBとし、半導体チップ1を介し、駆動手段の設けられる接合ツール3によってバンプ2に加えられる荷重をFとし、前述のバンプ底面8の面積をSとすると、バンプ2に負荷される見かけの応力である平均バンプ応力Pは、式(1)によって与えられる。なお荷重Fは、接合ツール3に、たとえばロードセルを設けることによって検出することができる。
P=F/(S×B) …(1)
When the number of
P = F / (S × B) (1)
図3に戻って、図3では、バンプ2に負荷される応力を、第1平均バンプ応力P1から、第1平均バンプ応力P1よりも大きい応力である第2平均バンプ応力P2に達するまで増加させる間、また増加させて第2平均バンプ応力P2に保持されている間第1振幅A1を有する超音波振動をバンプ2に印加し、その後バンプ2に負荷される応力を第2平均バンプ応力P2よりも大きい第3平均バンプ応力P3までさらに増加し、第3平均バンプ応力P3に保持して予め定める第2振幅A2を有する超音波振動をバンプ2に印加する。
Returning to FIG. 3, in FIG. 3, the stress applied to the
図4では、バンプ2に対する超音波振動の印加を停止するとともに、接合ツール3による半導体チップ1の吸引を停止し、接合ツール3を上昇させて半導体チップ1およびバンプ2に対する荷重を解放する。
In FIG. 4, the application of ultrasonic vibration to the
図6は、本発明の超音波フリップチップ接合方法を説明するタイミングチャートである。図6を参照して超音波フリップチップ接合方法をさらに詳細に説明する。図6(a)は、バンプ2に負荷される平均バンプ応力Pを示すタイミングチャートである。図6(b)は、バンプ2に印加される超音波振動の振幅を示すタイミングチャートである。図6(c)は接合ツール3の回路基板5に対する相対位置の変化、すなわち上下動を示すタイミングチャートである。
FIG. 6 is a timing chart for explaining the ultrasonic flip chip bonding method of the present invention. The ultrasonic flip chip bonding method will be described in more detail with reference to FIG. FIG. 6A is a timing chart showing the average bump stress P applied to the
前述の図1に示したように半導体チップ1を吸着保持する接合ツール3を下降させ、タイミングチャートの横軸である時間軸における時刻Aの時点で、半導体チップ1に設けられるバンプ2が、回路基板5に形成される電極4に対する当接を開始する。時刻Aでバンプ2と電極4とが当接を開始した後、接合ツール3の下降速度を低速にしてさらに下降を継続、すなわちバンプ2に負荷される平均バンプ応力Pを増加させる。時刻Bでは、応力が予め定める第1平均バンプ応力P1に達する。
As shown in FIG. 1, the
バンプ2を電極4に当接させ、バンプ2に負荷される応力を第1平均バンプ応力P1に達するまで増加させる時刻Aから時刻Bまでを、第1ステップと呼ぶ。第1ステップでは、未だバンプ2には超音波振動が印加されておらず、この超音波振動が印加されていない状態で、バンプ2の平坦化が行われる。
From time A to time B when the
図7はバンプ高さにばらつきが存在する状態を示す図であり、図8は第1ステップにおける個々のバンプ2の応力値変化を示す図である。前述のようにめっきによって形成されるバンプ2は、通常個々の高さHに若干のばらつきが生じる。図7では高さHが異なる4つのバンプ2a,2b,2c,2dについて例示し、これらの平坦化挙動について説明する。ここで、バンプ2aの高さHaと、バンプ2bの高さHbと、バンプ2cの高さHcとは、互いに異なるものとし、バンプ2dの高さHdは、バンプ2aの高さHaに等しいものとする。したがって、バンプ2dの挙動は、同一高さを有するバンプ2aで代表する。
FIG. 7 is a diagram showing a state in which there is a variation in bump height, and FIG. 8 is a diagram showing a change in stress value of each
前述の図8は、個々のバンプ2a,2b,2cの電極4に当接する表面近傍における応力値の変化を示し、○を結ぶ一点鎖線のライン11がバンプ2aの応力値変化を表し、□を結ぶ破線のライン12がバンプ2bの応力値変化を表し、△を結ぶ実線のライン13がバンプ2cの応力値変化を表す。
FIG. 8 described above shows a change in stress value in the vicinity of the surface in contact with the
第1ステップにおけるバンプ2と電極4との当接は、高さが最も高いバンプ2cによって開始される。バンプ2cが電極4に当接したとき、他のバンプ2b,2c,2dは、電極4に当接していないので、接合ツール3によって加えられる全荷重をバンプ2cのみで負担するので、図8中のライン13に示すように、バンプ2cのバンプ応力値は、荷重の増加すなわち接合ツール3の下降に伴って降伏点を超え、バンプ2cが塑性変形する。
The contact between the
塑性変形したバンプ2cは、高さHcが減ずるので、さらなる接合ツール3の下降に伴って、バンプ2cの次に高さの高いバンプ2bが電極4に当接する。バンプ2bも電極4と当接することによって、接合ツール3によって加えられる荷重をバンプ2cとバンプ2bとで負担するようになるので、バンプ2cのバンプ応力値が一旦減少する。その後、接合ツール3によって加えられる荷重が増加するのに伴って、バンプ2c,2bのバンプ応力値がいずれも増加し、バンプ2bにおいても、先のバンプ2cと同様に、バンプ応力値がバンプ2のバルク材としての降伏点を超えると塑性変形して高さが減ずる。さらなる接合ツール3の下降に伴って、高さの低いバンプ2a,2dが電極4と当接し、そのバンプ応力値は、先のバンプ2c,2bの場合と同様に挙動する。
Since the height Hc of the plastically
このように、バンプ2のうち高さの高いバンプ2が塑性変形して潰れることによって、バンプ2全体の高さがほぼ均一化される。このとき、高さの高いバンプ2c,2bでは、バンプ応力値がバンプ2のバルク材としての降伏点を超えているけれども、高さの高いバンプ2c,2bが潰れることによって、電極4と当接するようになった高さの低い数多くのバンプ2a,2dでは、バンプ2のバルク材としての降伏点に満たないバンプ応力値を負担するにすぎないので、時刻Bにおけるバンプ全体の見かけの応力値は、バンプ2のバルク材としての降伏点未満の第1平均バンプ応力P1として得られる。
As described above, the
第1ステップでは、バンプ2に未だ超音波振動が印加されていない状態で、バンプ2に塑性変形を生じてバンプ2と電極4との間にある程度の接触面積が得られるので、次のステップにおいて超音波振動が印加されるとき、バンプ2と電極4との間に生じる相応の摩擦力が抵抗となって、バンプ2と電極4との位置ずれが防止される。
In the first step, a certain contact area is obtained between the
図6に戻って、時刻Bでは、半導体チップ1を介して、接合ツール3によって、バンプ2に対して予め定める第1振幅A1を有する超音波振動の印加が開始される。第1振幅A1を有する超音波振動の印加が開始された以降、すなわち時刻B以降も、平均バンプ応力Pが、バンプ2のバルク材としての降伏点未満の予め定める第2平均バンプ応力P2に達するまで、接合ツール3を徐々に下降させる。このとき第1振幅A1を有する超音波振動の印加は継続される。
Returning to FIG. 6, at time B, application of ultrasonic vibration having a predetermined first amplitude A <b> 1 to the
平均バンプ応力Pが、第2平均バンプ応力P2に達する時刻をCとし、バンプ2に負荷される応力が第1平均バンプ応力P1から第2平均バンプ応力P2まで増加し、第1振幅A1を有する超音波振動が印加される時刻Bから時刻Cまでを、第2ステップと呼ぶ。
The time when the average bump stress P reaches the second average bump stress P2 is C, and the stress applied to the
時刻Cから時刻Dまでは、接合ツール3の下降動作を制御することによって、バンプ2に負荷される応力が、第2平均バンプ応力P2に一定に保持され、バンプ2には、第2ステップと同様に第1振幅A1を有する超音波振動が印加される。この時刻Cから時刻Dまでを第3ステップと呼ぶ。
From time C to time D, the stress applied to the
第3ステップでは、大半のバンプ2にバンプ2のバルク材としての降伏点未満の応力が負荷されている状態で、超音波振動が印加されるので、印加された超音波のエネルギがバンプ2の塑性変形によって分散されることなく、効率的にバンプ2と電極4との当接面に伝達される。したがって、接合されるべきバンプ2と電極4との界面に、新生面を生じさせることが可能になる。
In the third step, since the ultrasonic vibration is applied in a state where stress less than the yield point as the bulk material of the
また第2ステップと第3ステップとを通じて、バンプ2に負荷される応力と、印加される超音波振動とによって、バンプ2と電極4との互いの当接面における汚染層が除去されるとともに、新生面での凝着が進行して接合面が形成される。
Also, through the second step and the third step, the stress applied to the
第2ステップと第3ステップとを通じてバンプ2に印加される超音波振動の第1振幅A1は、5μm以下に設定されることが好ましい。図9は、超音波振動の第1振幅A1がバンプ2の接合強度に及ぼす影響を示す図である。図9中に示すライン14にて示すデータは、前述の超音波フリップチップ接合方法の第2および第3ステップにおいて、バンプ2に印加する超音波振動の第1振幅A1の大きさを変化させて接合し、接合後の実装部品をせん断引張試験して、バンプ1個あたりのせん断強度を求めるとともに、せん断引張試験後の破断面を観察して位置ずれの有無を求めた結果を表す。図9に示すように、第1振幅A1が5μmを超えると、せん断強度は高いけれども位置ずれが発生するようになり、接合精度が劣るようになる。したがって、第1振幅A1を5μm以下に設定した。
The first amplitude A1 of the ultrasonic vibration applied to the
また第2ステップの時刻Bから時刻Cまでの時間t1と、第3ステップの時刻Cから時刻Dまでの時間t2との時間和T1(=t1+t2)は、0.3秒以上、0.9秒以下であることが好ましい。図10は、第2および第3ステップの時間和T1がバンプ2の接合強度に及ぼす影響を示す図である。図10中に示すライン15にて示すデータは、前述の超音波フリップチップ接合方法の第2および第3ステップにおいて、その時間和T1の長さを変化させて接合し、接合後の実装部品をせん断引張試験して、バンプ1個あたりのせん断強度を求めた結果を表す。図10に示すように、時間和T1が0.3秒未満では、せん断強度が低い。一方時間和T1が0.9秒を超えると充分なせん断強度が得られるけれども、時間を長くしてもせん断強度が飽和状態にあり、長時間化による生産効率低下の原因になる。したがって、時間和T1を、0.3〜0.9秒に設定した。
The time sum T1 (= t1 + t2) between the time t1 from the time B to the time C in the second step and the time t2 from the time C to the time D in the third step is 0.3 seconds or more and 0.9 seconds. The following is preferable. FIG. 10 is a diagram showing the influence of the time sum T1 of the second and third steps on the bonding strength of the
第3ステップを終え、時刻D以降では、バンプ2に負荷される応力をさらに増加させる。このとき、応力の増加を開始すると同時に、バンプ2に印加する超音波振動の振幅を、予め定める第2振幅A2になるように減少させる。この第2振幅A2の第1振幅A1に対する振幅比(A2/A1)が、1.0未満、好ましくは0.80以下になるように設定される。
After the third step, after time D, the stress applied to the
振幅比(A2/A1)が、1.0以上では、バンプ2に負荷される応力が大きい状態で、大きな振幅の超音波振動を印加することになるので、バンプ2が過度に塑性変形すなわち潰れすぎ、バンプ自体の割れまたは回路基板5の電極4に損傷を発生させるなどの弊害を生じる。したがって、振幅比(A2/A1)を、1.0未満とした。
When the amplitude ratio (A2 / A1) is 1.0 or more, a large amplitude ultrasonic vibration is applied in a state where the stress applied to the
時刻Eでは、バンプ2に負荷される応力が、バンプ2の降伏点以上であって予め定める第3平均バンプ応力P3に達する。バンプ2に負荷される応力が、第3平均バンプ応力P3に達すると、再び接合ツール3の下降動作を制御することによって、第3平均バンプ応力P3に一定に保持し、バンプ2に対する第2振幅A2を有する超音波振動の印加を継続する。
At time E, the stress applied to the
この時刻Eから時刻Fまでの、バンプ2に負荷する応力を第3平均バンプ応力P3に保持した状態で、第2振幅A2を有する超音波振動を印加するステップが、本発明の本質的な第4ステップであるけれども、本実施の形態では、第2振幅A2を有する超音波振動を印加しつつ、バンプ2に負荷する応力を第2平均バンプ応力P2から第3平均バンプ応力P3まで増加させる時刻Dから時刻Eまでの予備ステップをも第4ステップに含めるものとする。
The step of applying ultrasonic vibration having the second amplitude A2 in a state where the stress applied to the
したがって、第4ステップの態様としては、時刻Dの時点において、バンプ2に負荷する応力を、第2平均バンプ応力P2から、いきなり第3平均バンプ応力P3に増加させるようなタイミングチャートであってもよい。
Therefore, as a mode of the fourth step, even at the time D, a timing chart in which the stress applied to the
第4ステップでは、第3ステップまでにおいて接合が不充分な部分の固着が行われる。この第4ステップは、超音波振動の印加とともに、バンプ2のバルク材としての降伏点以上の応力を負荷することによって、バンプ2を変形、すなわちバンプ2と電極4との界面に伸び変形を生じさせて凝着し、金属面同士を凝着させ、さらなる接合強度の向上を図るステップである。
In the fourth step, the portion that is not sufficiently bonded up to the third step is fixed. In this fourth step, along with the application of ultrasonic vibration, by applying a stress above the yield point of the
図11は、超音波振動の第2振幅A2がバンプ2の接合強度に及ぼす影響を示す図である。図11中に示すライン16にて示すデータは、前述の図9と同様に、超音波フリップチップ接合方法の第4ステップにおいて、バンプ2に印加する超音波振動の第2振幅A2の大きさを変化させて接合し、接合後の実装部品をせん断引張試験して、バンプ1個あたりのせん断強度を求めるとともに、せん断試験後の破断面と半導体チップ1とを観察して傷やクレータリングの有無を求めた結果を表す。
FIG. 11 is a diagram illustrating the influence of the second amplitude A2 of the ultrasonic vibration on the bonding strength of the
図11に示すように第2振幅A2の変動によるせん断強度の変化はほとんど認められない。これは、バンプ2のバルク材としての降伏点以上の塑性変形域において、ある程度以上の大きさの振幅を有する超音波振動を印加しても、接合ツール3と半導体チップ1との当接面において滑りが生じるので、この滑りによって超音波振動の振幅が減衰されているものと考えられる。
As shown in FIG. 11, there is almost no change in shear strength due to the fluctuation of the second amplitude A2. This is because, in the plastic deformation region above the yield point as the bulk material of the
接合ツール3と半導体チップ1との当接面において滑りが発生するにも関らず、5μm以上の大きい振幅を有する超音波振動を印加すると、半導体チップ1の前記当接面にすり傷が発生し、また半導体チップ1の電極面にはクレータリングが発生する。したがって、前述したように第2振幅A2の適正な大きさを、第1振幅A1に対する振幅比(A2/A1)で表すと、1.0未満であることが好ましく、すり傷およびクレータリングの発生を完全に防止するという観点からは、振幅比が0.80以下であることがさらに好ましい。
When the ultrasonic vibration having a large amplitude of 5 μm or more is applied even though slippage occurs on the contact surface between the
また予備ステップの時刻Dから時刻Eまでの時間t3と、本ステップの時刻Eから時刻Fまでの時間t4との時間和T2(=t3+t4)、すなわち第4ステップの時間T2は、0.3秒以上、0.7秒以下であることが好ましい。図12は、第4ステップの時間T2がバンプ2の接合強度に及ぼす影響を示す図である。図12中に示すライン17にて示すデータは、前述の図10と同様にしてせん断強度を求めた結果を表す。図12に示すように、時間和T2が0.3秒未満では、せん断強度が低い。一方時間T2が0.7秒を超えると、せん断強度が低下する傾向を示す。したがって、時間T2を、0.3〜0.7秒に設定した。
Further, the time sum T2 (= t3 + t4) of the time t3 from the time D to time E of the preliminary step and the time t4 from the time E to time F of the main step, that is, the time T2 of the fourth step is 0.3 seconds. As mentioned above, it is preferable that it is 0.7 second or less. FIG. 12 is a diagram illustrating the influence of the time T2 of the fourth step on the bonding strength of the
時刻Fでは、バンプ2に対する超音波振動の印加を停止し、接合ツール3による半導体チップ1の吸引を停止し、さらに接合ツール3の急速上昇を開始して、接合動作を終了する。
At time F, the application of ultrasonic vibration to the
図13は、個々のバンプ2の応力値変化を示す図である。先の図8では、第1ステップにおける個々のバンプ2の応力値変化を示したけれども、図13では、第4ステップまでの個々のバンプ2の応力値変化を示す。なお図13では、応力値の変化を強調するために、その時間軸を図6の時間軸に対して変形させて示している。
FIG. 13 is a diagram showing changes in stress values of
第1ステップについては先に説明したので省略する。第2ステップである時刻Bから時刻Cまでは、高さの高いバンプ2b,2cが降伏点以上のバンプ応力値であるけれども、大半のバンプである高さの低いバンプ2a,2dのバンプ応力値が、常にバンプ2のバルク材としての降伏点未満のバンプ応力値であり、降伏点未満の第1平均バンプ応力P1から、同じくバンプ2のバルク材としての降伏点未満の第2平均バンプ応力P2までの増加は、ほとんどバンプ2a,2dのバンプ応力値の増加によって現れる。
Since the first step has been described above, it will be omitted. From time B to time C, which is the second step, the bump stress values of the
第3ステップである時刻Cから時刻Dまでは、第2平均バンプ応力P2一定に保持されている状態であるので、個々のバンプ応力値もほとんど変動がない。 Since the second average bump stress P2 is kept constant from time C to time D, which is the third step, the individual bump stress values hardly change.
第4ステップのうち予備ステップである時刻Dから時刻Eまでは、平均バンプ応力Pを、降伏点未満の第2平均バンプ応力P2から、バンプ2のバルク材としての降伏点以上の第3平均バンプ応力P3まで増加させるので、個々のバンプ応力値、特にバンプ2のバルク材としての降伏点未満であった高さの低いバンプ2a,2dのバンプ応力値が増加し、若干の変動を生じながらすべてのバンプの応力値がバンプ2のバルク材としての降伏点以上の状態になる。第4ステップのうち本ステップである時刻Eから時刻Fまでは、第3平均バンプ応力P3一定に保持されている状態であるので、個々のバンプ応力値もほとんど変動がない。
From time D to time E, which is a preliminary step in the fourth step, the average bump stress P is changed from the second average bump stress P2 less than the yield point to the third average bump greater than or equal to the yield point as the bulk material of the
以下本実施の形態において設定される第1〜第3平均バンプ応力P1,P2,P3について説明する。第1〜第3平均バンプ応力P1,P2,P3は、バンプ2の降伏点を基準として設定され、バンプ2のバルク材としての降伏点をσyとすると、その大小関係は、P3≧σy>P2>P1である。したがって、平均バンプ応力の絶対値は、バンプ2を構成する素材、特にそのバンプ2のバルク材としての降伏点σyに従って異なる値に設定されるけれども、本実施の形態におけるAuをバンプ2素材として用いる場合について、第1〜第3平均バンプ応力P1,P2,P3を例示すると次のようである。第1平均バンプ応力P1は、15〜20MPaが好適であり、第2平均バンプ応力P2は、40〜70MPa、特に60MPaが好適であり、第3平均バンプ応力P3は、80〜120MPa、特に90MPaが好適である。
Hereinafter, the first to third average bump stresses P1, P2, and P3 set in the present embodiment will be described. The first to third average bump stresses P1, P2, and P3 are set based on the yield point of the
第1平均バンプ応力P1が、前記好適値よりも小さい値、たとえば10MPaであると、一部の高さが高いバンプ2cが回路基板5の電極4に当接して塑性変形するのみであり、その他のバンプ2bを回路基板5の電極4に当接させて塑性変形させることができず、バンプ高さを平坦化するに至らないので、第2ステップで第1振幅A1を有する超音波振動を印加したとき、位置ずれが発生し歩留が低下する。
If the first average bump stress P1 is a value smaller than the preferred value, for example, 10 MPa, the
逆に、第1平均バンプ応力P1が、前記好適値よりも大きい値、たとえば50MPaであると、すべてのバンプ2が回路基板5の電極4に当接して塑性変形すなわち潰れてしまい、第2ステップで第1振幅A1を有する超音波振動を印加したとき、超音波振動の効果が充分に発揮されず、接合が不充分となり接合強度が低下する。
On the contrary, if the first average bump stress P1 is larger than the preferable value, for example, 50 MPa, all the
第2平均バンプ応力P2が、前記好適値よりも小さい値、たとえば35MPaであると、一応すべてのバンプ2を回路基板5の電極4に当接させることができるけれども、特に高さの低いバンプ2a,2dの表面を平滑にする程度まで塑性変形させることができないので、超音波振動を印加して接合した場合においても、充分な接合面積を得ることができず接合強度が低下する。逆に、第2平均バンプ応力P2が、前記好適値よりも大きい値、たとえば降伏点を超える85MPaであると、すべてのバンプ2を必要以上に潰し、潰れたバンプ2に対して必要以上の超音波振動を印加することになるので、半導体チップ1へのダメージなどの接合歩留の低下を招く。
If the second average bump stress P2 is a value smaller than the preferable value, for example, 35 MPa, all the
第3平均バンプ応力P3が、前記好適値よりも小さい値、たとえばバンプ2のバルク材としての降伏点よりも小さい70MPaであると、充分な接合強度が得られない。逆に、第3平均バンプ応力P3が、前記好適値よりも大きい値、たとえばバンプ2のバルク材としての降伏点を大きく超える140MPaであると、すべてのバンプ2が大きく変形し、バンプ2の引張強さ以上の破断域では、それ以上の変形が困難となる。このような大きい平均バンプ応力が負荷された状態で、超音波振動を印加すると、バンプ2と半導体チップ1側の電極との接合性が低下し、電気的接続信頼性が低下する。すなわち、大きな荷重のために半導体チップ1を吸着保持している接合ツール3に過度の負担がかかるので、超音波振動印加方向の動きを束縛され、その結果半導体チップ1の電極がダメージを受ける。
If the third average bump stress P3 is a value smaller than the preferred value, for example, 70 MPa smaller than the yield point of the
しかしながら、バンプ2のバルク材としての降伏点以上の平均バンプ応力を負荷した状態で超音波振動を印加するという第4ステップは、バンプ2と電極4との当接面における酸化膜や不純物層をさらに除去するとともに、バンプ2の変形を促進させて接合面積を広くし、充分な接合強度を得るために必須の工程である。このようなバンプ2のバルク材としての降伏点以上の平均バンプ応力負荷を必要とする条件下で、印加する超音波振動の第2振幅A2を、前述のように第2および第3ステップにおいて印加される超音波振動の第1振幅A1よりも小さくなるように設定することによって、半導体チップ1のダメージ回避を実現している。
However, the fourth step of applying ultrasonic vibration with an average bump stress that is equal to or higher than the yield point as the bulk material of the
図14は、接合前後のバンプ2形状を示す概略断面図である。図14(a)では、接合前の変形していない状態を示し、図14(b)では、応力と超音波振動とを受けた変形後、すなわち接合後の状態を示す。図14を参照し、本発明の超音波フリップチップ接合方法におけるバンプ2の変形挙動について説明する。
FIG. 14 is a schematic sectional view showing the shape of the
図14に示すような、半導体チップ1のバンプ2が設けられる面に直交する方向の断面で、バンプ2の変形を考察する場合、バンプ2の変形領域は、3つの領域I,II,IIIに大別される。領域Iは、半導体チップ1の電極との当接面、また回路基板5の電極4との当接面において最も広く、バンプ2の厚み方向中央部に向かって狭まるように形成される領域であり、半導体チップ1の電極との接触、また回路基板5の電極4との接触による摩擦によって変形を抑止されている領域である。領域IIは、略長方形状のバンプ2断面の対角を結ぶ略X字状に形成される大きなせん断ひずみを受ける主変形領域である。領域IIIは、半導体チップ1の電極および回路基板5の電極4とも当接しない自由側面において最も広く、バンプ2の幅方向中央部に向かって狭まるように形成される領域であり、ひずみは余り大きくなく、ほぼ一様に変形する領域である。
When considering the deformation of the
接合ツール3の移動によってバンプ2に応力が負荷されるとき、前述のように領域Iは、電極面との摩擦によって変形を抑止され、応力が集中する前記対角部分では斜めに滑りが発生進行し領域IIが形成される。領域IIでは、滑り変形によってバンプ2のバルク材としての降伏が進行する一方、領域Iでは変形が抑止されるので、領域IIでは大きなせん断ひずみを受けて大きな滑り変形が生じ、バンプ2は全体として樽形に変形する。
When stress is applied to the
超音波フリップチップ接合方法では、接合ツール3で負荷する荷重によってバンプ2を前述のように変形させ、さらに超音波振動を印加することによって、バンプ2の変形領域Iに対してせん断力を与えてすべりを発生させ、このすべり変形によってバンプ2に新生面を生じさせてバンプ2と回路基板5の電極4とを凝着させる。
In the ultrasonic flip chip bonding method, the
以下本発明の実施例について説明する。前述した図1〜図4に示す接合ツール3、半導体チップ1、バンプ2および電極4の形成された回路基板5を準備した。すなわち、半導体チップ1には、寸法が10mm角で、厚み0.1mmのSiチップを準備し、その一方の面上には、寸法が65μm角で、厚み1μmのAl−Siからなる電極を形成した。バンプ2は、半導体チップ1の電極上に、Auを寸法が70μm角で、高さ20μmになるように電解めっきして設けた。回路基板5は、寸法が15mm角で、厚み0.1mmのガラス布エポキシ樹脂基板を準備し、その一方の面上に、Cu配線上に、Ni、Auを順次めっきして電極を形成した。
Examples of the present invention will be described below. A
(実施例1)
実施例1では、第2ステップが開始されるところのバンプ2に対する負荷応力の到達値である第1平均バンプ応力P1の適正値について検討した。バンプ2に対して応力の負荷を開始し、第1平均バンプ応力P1が、10,20および50MPaのそれぞれに達したとき、第1振幅A1=5μmを有する超音波振動をバンプ2に対して印加開始し、その後バンプ2に対する負荷応力が第2平均バンプ応力P2に達したとき、バンプ2に対する超音波振動の印加を停止するとともに、接合ツール3を上昇させて負荷応力を解放した。なお実施例1では、第2平均バンプ応力P2は、60MPa一定とした。したがって、第2ステップの時間t1は、第1平均バンプ応力P1として選択した応力水準毎に異なる値であったけれども、評価の主体を位置ずれにおいたので、時間t1の相違が位置ずれに及ぼす影響は小さいと判断し、無視することにした。
(Example 1)
In Example 1, the appropriate value of the first average bump stress P1, which is the reached value of the load stress on the
このようにして作製したバンプ2を介在する半導体チップ1と回路基板5との接合試験片をせん断引張試験に供し、せん断引張試験後の破断面を目視観察し、バンプ2と電極との接合部分における位置ずれ発生の有無によって品質を評価した。
The joint test piece of the
結果を表1に示す。第1平均バンプ応力P1が、10MPaでは、位置ずれの発生が確認され、20MPaでは位置ずれの発生が無く良好な品質であり、50MPaではバンプ2が潰れ過ぎて接合状態としては不良であった。したがって、第1平均バンプ応力P1としては、20MPaが適当であることが判る。
The results are shown in Table 1. When the first average bump stress P1 was 10 MPa, occurrence of misalignment was confirmed. When the first average bump stress P1 was 20 MPa, there was no misalignment and the quality was good. At 50 MPa, the
(実施例2)
実施例2では、第3ステップにおいてバンプ2に負荷される第2平均バンプ応力P2の適正値について検討した。準備した接合ツール3、半導体チップ1、バンプ2および電極4の形成された回路基板5は、実施例1と同一である。実施例2において用いた第1平均バンプ応力P1は、実施例1の結果に基づいて20MPaとした。
(Example 2)
In Example 2, the appropriate value of the second average bump stress P2 applied to the
バンプ2に対して応力の負荷を開始し、第1平均バンプ応力P1である20MPaに達したとき、第1振幅A1=5μmを有する超音波振動をバンプ2に対して印加開始し、その後バンプ2に対する負荷応力が達する第2平均バンプ応力P2の水準を、35,60,85MPaの3種類に変化させた。3つの水準それぞれの第2平均バンプ応力P2一定に保持した状態で、前記振幅の超音波振動の印加を所定時間t2継続し、その後バンプ2に対する超音波振動の印加を停止するとともに、接合ツール3を上昇させて負荷応力を解放した。
When a stress load is started on the
このとき、第1平均バンプ応力P1=20MPaで超音波振動の印加を開始して、前述の3水準の第2平均バンプ応力P2に達するまでの第2ステップの時間t1と、3水準それぞれの第2平均バンプ応力P2に保持して超音波振動を印加した第3ステップの時間t2との時間和T1(=t1+t2)が、各水準の第2平均バンプ応力P2いずれの場合においても、0.6秒になるように調整した。 At this time, the application of ultrasonic vibration is started at the first average bump stress P1 = 20 MPa, the time t1 of the second step until the above-mentioned three levels of the second average bump stress P2 are reached, and the three levels of the first average bump stress P1 = 20 MPa. 2 The time sum T1 (= t1 + t2) with the time t2 of the third step in which the ultrasonic vibration is applied while maintaining the average bump stress P2 is 0.6 regardless of the second average bump stress P2 of each level. Adjusted to be seconds.
このようにして作製したバンプ2を介在する半導体チップ1と回路基板5との接合試験片をせん断引張試験に供し、せん断強度すなわち接合強度と、接合部の破壊形態と、クレータリング発生の有無とによって品質評価した。
The joint test piece of the
接合部の破壊形態の評価は、せん断引張試験後の破断面をたとえば実体顕微鏡で観察し、回路基板5の電極4表面上に残存しているバンプ2の残存率(%)、すなわち電極4の表面積に対するバンプ2が電極4に付着している部分の面積の百分率で評価した。たとえば、残存率100%とは、半導体チップ1の電極とバンプ2との間で破断した場合またはバンプ2そのもので破断した場合など、回路基板5の電極4表面がすべてバンプ2で覆われている状態である。したがって、残存率が大きい程、バンプ2と回路基板5の電極4との接合強度が優れていることを表す。ただし、半導体チップ1の電極とバンプ2との間で破断した場合には、半導体チップ1の電極とバンプ2との間に何らかのダメージが存在した可能性を含んでいる。
The fracture mode of the joint is evaluated by observing the fracture surface after the shear tensile test, for example, with a stereomicroscope, and the remaining rate (%) of the
クレータリングの発生は、第2および第3ステップを施した後、せん断引張試験を行うことなく王水に常温で1時間浸漬し、バンプ2であるAuを溶解させて、半導体チップ1の電極を剥出しの状態にし、該電極の表面を走査型電子顕微鏡にて観察し、クラック存在の有無により評価した。言うまでもなくクラックの発生した場合が品質不良である。
After the second and third steps, the crater ring is generated by immersing it in aqua regia for 1 hour at room temperature without performing a shear tensile test to dissolve the Au as the
結果を表2に示す。第2平均バンプ応力P2が35MPaでは、バンプ1つ当たりの接合強度が0.34Nと小さく、また残存率も50%未満であり、充分に接合強度を得ることができない。第2平均バンプ応力P2が60MPaでは、バンプ1つ当たりの接合強度が0.52N、残存率が70%であり、良好な接合強度が実現されている。ただし、一部バンプ2と回路基板5の電極4との界面における剥離が認められた。このような界面剥離は、前述したように、第4ステップを導入することによって改善される。
The results are shown in Table 2. When the second average bump stress P2 is 35 MPa, the bonding strength per bump is as small as 0.34 N, and the remaining rate is less than 50%, so that sufficient bonding strength cannot be obtained. When the second average bump stress P2 is 60 MPa, the bonding strength per bump is 0.52 N, the residual rate is 70%, and good bonding strength is realized. However, peeling at the interface between the
第2平均バンプ応力P2が85MPaでは、バンプ1つ当たりの接合強度が0.48Nと、まずまずの強度であるけれども、先の60MPaに比べると若干低かった。また残存率は90%と高く良好であるけれども、クレータリングが認められ半導体チップ1にダメージが発生した。したがって、第2平均バンプ応力P2としては、60MPaが適当であることが判る。
When the second average bump stress P2 was 85 MPa, the bonding strength per bump was 0.48 N, which was a moderate strength, but was slightly lower than the previous 60 MPa. Further, although the residual ratio was as high as 90% and good, cratering was recognized and the
(実施例3)
実施例3では、第4ステップにおいてバンプ2に負荷される第3平均バンプ応力P3の適正値について検討した。準備した接合ツール3、半導体チップ1、バンプ2および電極4の形成された回路基板5は、実施例1と同一である。実施例3において用いた第1平均バンプ応力P1は、実施例1の結果に基づいて20MPaとし、第2平均バンプ応力P2は、実施例2の結果に基づいて60MPaとした。
(Example 3)
In Example 3, the appropriate value of the third average bump stress P3 applied to the
バンプ2に対して応力の負荷を開始し、第1平均バンプ応力P1である20MPaに達したとき、第1振幅A1=5μmを有する超音波振動をバンプ2に対して印加開始し、さらに応力を増加させて第2平均バンプ応力P2である60MPaに達したとき、第2平均バンプ応力P2=60MPa一定に保持した状態で、前記振幅の超音波振動の印加を所定時間継続した。これらの第2および第3ステップの時間和T1が0.6秒になるように調整した。
When the stress load on the
第3ステップを終了後、さらにバンプ2に対する負荷応力を増加させ、負荷応力の増加開始と同時に、第2振幅A2=4μmを有する超音波振動の印加を開始した。超音波振動を印加した状態で負荷応力を増加させ、その到達する第3平均バンプ応力P3の水準を、70,90,110MPaの3種類に変化させた。ここで、70MPaは、バンプ2の素材であるAuの降伏点=80MPa未満であり、90および110MPaは、前記降伏点以上である。3つの水準それぞれの第3平均バンプ応力P3を一定に保持した状態で、前記振幅の超音波振動の印加を所定時間t4継続し、その後バンプ2に対する超音波振動の印加を停止するとともに、接合ツール3を上昇させて負荷応力を解放した。
After finishing the third step, the load stress on the
このとき、第2平均バンプ応力P2=20MPaで超音波振動の印加を開始して、前述の3水準の第3平均バンプ応力P3に達するまでの予備ステップの時間t3と、3水準それぞれの第3平均バンプ応力P3に保持して超音波振動を印加した本ステップの時間t4との時間和である第4ステップの時間T2(=t3+t4)が、各水準の第3平均バンプ応力P3いずれの場合においても、0.5秒になるように調整した。 At this time, the application of ultrasonic vibration is started at the second average bump stress P2 = 20 MPa, the time t3 of the preliminary step until the above-mentioned three levels of the third average bump stress P3 are reached, and the third level of each of the three levels. The time T2 (= t3 + t4) of the fourth step, which is the sum of the time t4 of this step in which the ultrasonic vibration is applied while maintaining the average bump stress P3, is the third average bump stress P3 of each level. Was adjusted to 0.5 seconds.
このようにして作製したバンプ2を介在する半導体チップ1と回路基板5との接合試験片を、実施例2と同様に、せん断引張試験に供し、接合強度と、接合部の破壊形態と、クレータリング発生の有無とによって品質評価した。
The joint test piece of the
結果を表3に示す。第3平均バンプ応力P3が70MPaでは、バンプ1つ当たりの接合強度が0.53Nであり、また残存率も70%であり、充分な接合強度を有するけれども、前述したバンプ2と回路基板5の電極4との界面剥離が解消されておらず、電気的接続信頼性が充分ではない。
The results are shown in Table 3. When the third average bump stress P3 is 70 MPa, the bonding strength per bump is 0.53 N, and the residual ratio is 70%, which is sufficient bonding strength. The interface peeling with the
第3平均バンプ応力P3が90MPaでは、バンプ1つ当たりの接合強度が0.60Nであり、また残存率が80%であり、良好な接合強度が実現されている。さらに、破断がバンプ2そのものにおいて生じており、回路基板5の電極4および半導体チップ1の電極との界面剥離がなく、クレータリングも認められなかった。このことから、第3平均バンプ応力P3が90MPaの場合に、良好な接合強度を有し、電気的接続の信頼性に優れる実装部品が得られた。
When the third average bump stress P3 is 90 MPa, the bonding strength per bump is 0.60 N, the residual rate is 80%, and good bonding strength is realized. Further, the fracture occurred in the
第3平均バンプ応力P3が110MPaでは、バンプ1つ当たりの接合強度が0.63Nであり、また残存率も100%と良好な接合強度が実現されているけれども、クレータリングの発生が認められ半導体チップ1にダメージが発生した。したがって、第3平均バンプ応力P3としては、90MPaが適当であることが判る。
When the third average bump stress P3 is 110 MPa, the bonding strength per bump is 0.63 N, and the remaining rate is 100%, which is a good bonding strength.
以上に述べたように、本実施の形態では、めっきによって形成する直方体状のバンプであるけれども、これに限定されることなく、たとえばボールバンプなどを用いてもよい。また回路基板は、ガラス布エポキシ樹脂基板などの有機基板について述べたけれども、これに限定されることなく、たとえばセラミック基板などの無機基板であってもよい。 As described above, the present embodiment is a rectangular parallelepiped bump formed by plating, but is not limited thereto, and for example, a ball bump may be used. Further, the circuit board is described as an organic substrate such as a glass cloth epoxy resin substrate, but is not limited thereto, and may be an inorganic substrate such as a ceramic substrate.
1 半導体チップ
2 バンプ
3 接合ツール
4 電極
5 回路基板
DESCRIPTION OF
Claims (6)
半導体チップに設けられるバンプを、回路基板に形成される電極に当接させ、半導体チップに加える荷重を増加させることによって、バンプに負荷される平均バンプ応力を増加させる第1ステップと、
平均バンプ応力が、予め定める第1平均バンプ応力P1に達したときから、バンプの降伏点未満の予め定める第2平均バンプ応力P2に達するときまで、予め定める第1振幅A1を有する超音波振動をバンプに印加する第2ステップと、
平均バンプ応力を第2平均バンプ応力P2に保持した状態で、予め定める第1振幅A1を有する超音波振動をバンプに印加する第3ステップと、
平均バンプ応力をバンプの降伏点以上の予め定める第3平均バンプ応力P3に保持した状態で、予め定める第2振幅A2を有する超音波振動をバンプに印加する第4ステップとを含むことを特徴とする超音波フリップチップ接合方法。 In an ultrasonic flip-chip bonding method in which an electrode formed on a semiconductor chip and an electrode formed on a circuit board are bonded by applying ultrasonic vibration with a bump interposed between both electrodes,
A first step of increasing an average bump stress applied to the bump by bringing a bump provided on the semiconductor chip into contact with an electrode formed on the circuit board and increasing a load applied to the semiconductor chip;
From the time when the average bump stress reaches the predetermined first average bump stress P1 until the time when the average bump stress reaches the predetermined second average bump stress P2 less than the bump yield point, ultrasonic vibration having a predetermined first amplitude A1 is applied. A second step applied to the bump;
A third step of applying ultrasonic vibration having a predetermined first amplitude A1 to the bump while maintaining the average bump stress at the second average bump stress P2;
And a fourth step of applying ultrasonic vibration having a predetermined second amplitude A2 to the bump in a state where the average bump stress is held at a predetermined third average bump stress P3 equal to or higher than the yield point of the bump. Ultrasonic flip chip bonding method.
1.0未満であることを特徴とする請求項1記載の超音波フリップチップ接合方法。 The amplitude ratio (A2 / A1) of the second amplitude A2 to the first amplitude A1 is:
2. The ultrasonic flip chip bonding method according to claim 1, wherein the ultrasonic flip chip bonding method is less than 1.0.
0.80以下であることを特徴とする請求項2記載の超音波フリップチップ接合方法。 The amplitude ratio (A2 / A1) is
The ultrasonic flip chip bonding method according to claim 2, wherein the ultrasonic flip chip bonding method is 0.80 or less.
0.3秒以上、0.9秒以下であることを特徴とする請求項1〜3のいずれかに記載の超音波フリップチップ接合方法。 The sum of the time of the second step and the time of the third step for applying ultrasonic vibration having the first amplitude A1 is as follows:
It is 0.3 second or more and 0.9 second or less, The ultrasonic flip-chip joining method in any one of Claims 1-3 characterized by the above-mentioned.
5μm以下であることを特徴とする請求項1〜4のいずれかに記載の超音波フリップチップ接合方法。 The first amplitude A1 is
The ultrasonic flip chip bonding method according to claim 1, wherein the ultrasonic flip chip bonding method is 5 μm or less.
金(Au)を主成分とする素材からなることを特徴とする請求項1〜5のいずれかに記載の超音波フリップチップ接合方法。 The bump is
The ultrasonic flip-chip bonding method according to claim 1, wherein the ultrasonic flip-chip bonding method is made of a material mainly composed of gold (Au).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331890A JP4041045B2 (en) | 2003-09-24 | 2003-09-24 | Ultrasonic flip chip bonding method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331890A JP4041045B2 (en) | 2003-09-24 | 2003-09-24 | Ultrasonic flip chip bonding method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101199A true JP2005101199A (en) | 2005-04-14 |
JP4041045B2 JP4041045B2 (en) | 2008-01-30 |
Family
ID=34460411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331890A Expired - Fee Related JP4041045B2 (en) | 2003-09-24 | 2003-09-24 | Ultrasonic flip chip bonding method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4041045B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108960A (en) * | 2006-10-26 | 2008-05-08 | Nippon Avionics Co Ltd | Prediction method of ultrasonic bonding strength |
JP2011009261A (en) * | 2009-06-23 | 2011-01-13 | Toshiba Mitsubishi-Electric Industrial System Corp | Pressurized ultrasonic vibration bonding method and device |
JP2011077093A (en) * | 2009-09-29 | 2011-04-14 | Texas Instr Japan Ltd | Ultrasonic flip chip mounting method and ultrasonic mounting device |
EP2369617A3 (en) * | 2010-03-26 | 2015-02-25 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
-
2003
- 2003-09-24 JP JP2003331890A patent/JP4041045B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108960A (en) * | 2006-10-26 | 2008-05-08 | Nippon Avionics Co Ltd | Prediction method of ultrasonic bonding strength |
JP2011009261A (en) * | 2009-06-23 | 2011-01-13 | Toshiba Mitsubishi-Electric Industrial System Corp | Pressurized ultrasonic vibration bonding method and device |
JP2011077093A (en) * | 2009-09-29 | 2011-04-14 | Texas Instr Japan Ltd | Ultrasonic flip chip mounting method and ultrasonic mounting device |
EP2369617A3 (en) * | 2010-03-26 | 2015-02-25 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
US9318426B2 (en) | 2010-03-26 | 2016-04-19 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4041045B2 (en) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100456381B1 (en) | Ultrasonic Bonding Method and Ultrasonic Bonding Device | |
JP4901933B2 (en) | Manufacturing method of semiconductor device | |
JP4768343B2 (en) | Mounting method of semiconductor element | |
JP2006324553A (en) | Semiconductor device and method of manufacturing same | |
US8308049B2 (en) | Wire bonding method | |
JP2735022B2 (en) | Bump manufacturing method | |
Wang et al. | Ultrasonic effects in the thermosonic flip chip bonding process | |
TWI539586B (en) | Flip chip bonding method, and method for manufacturing solid-state imaging device including the flip chip bonding method | |
JP4041045B2 (en) | Ultrasonic flip chip bonding method | |
JP2001110946A (en) | Electronic device and manufacturing method thereof | |
JP2010123817A (en) | Wire bonding method, electronic apparatus, and method of manufacturing the same | |
JPH10261664A (en) | Semiconductor element, method of forming projecting electrode and wire-bonding method | |
JP2016001752A (en) | Flip-chip mounting structure and flip-chip mounting method, and using method of flip-chip mounting structure | |
JP3902640B2 (en) | Wire bonding method | |
JP2007266062A (en) | Process for manufacturing semiconductor device | |
JPH1174315A (en) | Device and method of bonding | |
WO2011090049A1 (en) | Flip-chip mounting structure and flip-chip mounting method | |
JP6172058B2 (en) | Manufacturing method of semiconductor device | |
Leung et al. | Comparison of bonding defects for longitudinal and transverse thermosonic flip-chip | |
JP5195715B2 (en) | Semiconductor device component mounting method and semiconductor device mounting component | |
JP2018069308A (en) | Ultrasonic bonding tool | |
JPH10261645A (en) | Semiconductor device, formation of projected electrode, and wire-bonding method | |
JP4959174B2 (en) | Semiconductor mounting method | |
JP2003282629A (en) | Ultrasonic flip chip mounting method | |
Xu et al. | Characteristics of bonds produced by full ceramic and composite ultrasonic transducers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071108 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |