JP2007266062A - Process for manufacturing semiconductor device - Google Patents
Process for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2007266062A JP2007266062A JP2006085472A JP2006085472A JP2007266062A JP 2007266062 A JP2007266062 A JP 2007266062A JP 2006085472 A JP2006085472 A JP 2006085472A JP 2006085472 A JP2006085472 A JP 2006085472A JP 2007266062 A JP2007266062 A JP 2007266062A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- bonding
- bump
- bonding tool
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
- H01L2224/78302—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は半導体素子への接続にワイヤボンディングを適用した半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device in which wire bonding is applied to connection to a semiconductor element.
回路基板やリードフレーム等の回路基材と半導体素子とをワイヤボンディング接続するにあたって、半導体素子の小型・高精細化やそれを用いた半導体装置の薄型化等を実現するために、リバースボンディングの適用が増加している(特許文献1,2等参照)。リバースボンディングはワイヤループ高さが低く、さらに隣接するワイヤ間の接触の抑制に効果を発揮するというような利点を有する。
Applying reverse bonding to realize the miniaturization and high-definition of semiconductor elements and the thinning of semiconductor devices using them when connecting circuit elements such as circuit boards and lead frames to semiconductor elements by wire bonding. (See
リバースボンディングにおいては、まず回路基材の接続パッドに対してボールボンディングした後、ワイヤを繰り出してワイヤリングしつつ、ボンディングツールを半導体素子の電極パッド上に移動させてステッチボンディングする。この際、半導体素子の電極パッド上には予めバンプを形成しておいて、この電極パッド上に形成されたバンプに対してステッチボンディングする。ここで、電極パッド上へのバンプの形成工程およびバンプへのステッチボンディング工程では、いずれもテールカット動作が生じる。 In reverse bonding, first, ball bonding is performed on the connection pads of the circuit substrate, and then the wire is fed and wired, and the bonding tool is moved onto the electrode pads of the semiconductor element to perform stitch bonding. At this time, bumps are formed in advance on the electrode pads of the semiconductor element, and stitch bonding is performed on the bumps formed on the electrode pads. Here, in both the bump formation process on the electrode pad and the stitch bonding process to the bump, a tail cut operation occurs.
すなわち、バンプの形成工程においては、まずワイヤの先端に形成したボールを半導体素子の電極パッド上に圧接し、さらにボンディングツールで荷重と超音波を加えてボールと電極パッドとを接合した後、ボンディングツールを上昇させてワイヤを一定量繰り出す。この繰り出されたワイヤをテールと呼ぶ。テールを形成したワイヤをカットクランパでクランプした後、カットクランパを上昇させてワイヤをバンプから切り離す。これをテールカット動作と呼ぶ。バンプへのステッチボンディング工程においても、バンプ上にワイヤをステッチボンディングした後、ワイヤを一定量繰り出してテールを形成し、同様なテールカット動作を行う。 That is, in the bump formation process, the ball formed at the tip of the wire is first pressed onto the electrode pad of the semiconductor element, and the ball and the electrode pad are bonded by applying a load and an ultrasonic wave with a bonding tool, and then bonding. Raise the tool and feed a certain amount of wire. This drawn-out wire is called a tail. After the wire having the tail formed thereon is clamped by the cut clamper, the cut clamper is raised to separate the wire from the bump. This is called a tail cut operation. Also in the stitch bonding process to the bump, after a wire is stitch-bonded on the bump, a certain amount of the wire is drawn out to form a tail, and a similar tail cutting operation is performed.
このように、バンプの形成工程やバンプへのステッチボンディング工程におけるテールカット動作は、いずれもバンプ上でのテールカットとなる。バンプ上でのテールカット動作では、ワイヤの破断面にバンプが影響を及ぼすことから、ワイヤの破断面積が大きくなる。ワイヤ破断部の破断面積が大きくなることで、テールカット時の破断強度が大きくなることから、カットクランパより下部のワイヤ(テール部を含む)に座屈(ワイヤの曲り)が発生しやすくなる。この座屈したワイヤは、次に実施されるボンディングワイヤに現れることで、隣接した異電位ボンディングワイヤとの間でショートの発生原因となる。 As described above, the tail cut operation in the bump forming process or the stitch bonding process to the bump is a tail cut on the bump. In the tail cut operation on the bump, the bump affects the fracture surface of the wire, so that the broken area of the wire increases. Since the breaking area of the wire breaking portion is increased, the breaking strength at the time of tail cutting is increased. Therefore, buckling (bending of the wire) is likely to occur in the wire (including the tail portion) below the cut clamper. The buckled wire appears in a bonding wire to be executed next, and causes a short circuit between adjacent different potential bonding wires.
バンプの形成工程では例えば特許文献3に記載されているように、ボールを電極パッド上に圧着した後に、ボンディングツールを一旦上昇させてエッジ側に移動させ、ボンディングツールを再度ボールに押し付ける場合もある。このような場合にも、ワイヤの下部には圧着されたボール(バンプ)が存在するため、ワイヤがバンプと圧接されることによって、テールカット時のワイヤの破断面積を十分に小さくすることはできない。バンプへのステッチボンディング工程も同様であり、ボンディングツールをバンプのエッジ側に押し付けたとしても、バンプと圧接されることでワイヤの破断面積が大きくなる。
本発明の目的は、バンプの形成工程やバンプへのステッチボンディング工程におけるテールカット動作時に、ワイヤの破断面積を小さくしてワイヤの破断強度を低下させることを可能にした半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a semiconductor device manufacturing method capable of reducing the breaking strength of the wire by reducing the breaking area of the wire during the tail cut operation in the bump formation process or the stitch bonding process to the bump. There is to do.
本発明の一態様に係る半導体装置の製造方法は、ボンディングツールに支持されたワイヤの先端にボールを形成する工程と、前記ワイヤの先端に形成された前記ボールを回路基材または半導体素子のボンディングパッド上に圧着して接合する工程と、前記ボンディングパッド上に接合された前記ボールへの加圧状態を維持しつつ、前記ボンディングツールを水平方向に移動させる工程と、前記ボンディングツールを上昇させて前記ワイヤを繰り出す工程と、前記ワイヤをクランプした状態で引き上げて切断し、前記ボンディングパッド上にバンプを形成する工程とを具備することを特徴としている。 A method of manufacturing a semiconductor device according to an aspect of the present invention includes a step of forming a ball at a tip of a wire supported by a bonding tool, and bonding the ball formed at the tip of the wire to a circuit substrate or a semiconductor element. A step of pressing and bonding on the pad, a step of moving the bonding tool in a horizontal direction while maintaining a pressure state on the ball bonded on the bonding pad, and raising the bonding tool. The method includes a step of feeding the wire, and a step of pulling and cutting the wire in a clamped state to form a bump on the bonding pad.
本発明の他の態様に係る半導体装置の製造方法は、半導体素子のボンディングパッド上にバンプを形成する工程と、ボンディングツールに支持されたワイヤの先端にボールを形成する工程と、前記ワイヤの先端に形成されたボールを、回路基材のボンディングパッド上にボールボンディングする工程と、前記ワイヤを繰り出してワイヤリングしつつ、前記ボンディングツールを前記バンプ上に移動させる工程と、前記ワイヤを前記バンプにステッチボンディングする工程と、前記バンプにステッチボンディングされた前記ワイヤへの加圧状態を維持しつつ、前記ボンディングツールを水平方向に移動させる工程と、前記ボンディングツールを上昇させて前記ワイヤを繰り出す工程と、前記ワイヤをクランプした状態で引き上げて切断する工程とを具備することを特徴としている。 A method of manufacturing a semiconductor device according to another aspect of the present invention includes a step of forming a bump on a bonding pad of a semiconductor element, a step of forming a ball at the tip of a wire supported by a bonding tool, and a tip of the wire. A step of ball bonding the ball formed on the bonding pad of the circuit substrate, a step of moving the bonding tool onto the bump while feeding and wiring the wire, and stitching the wire to the bump A step of bonding, a step of moving the bonding tool in a horizontal direction while maintaining a pressurized state to the wire stitch-bonded to the bump, a step of raising the bonding tool and feeding the wire, A process of lifting and cutting the wire in a clamped state It is characterized by having a.
本発明の態様に係る半導体装置の製造方法によれば、バンプ上でのテールカット動作時にワイヤの破断面積を小さくすることができる。これによって、ワイヤの破断強度が低下するため、例えばワイヤの座屈やそれに基づくボンディングワイヤ間でのショート等を抑制することが可能となる。 According to the method for manufacturing a semiconductor device according to the aspect of the present invention, the broken area of the wire can be reduced during the tail cut operation on the bump. As a result, the breaking strength of the wire is reduced, so that it is possible to suppress, for example, the buckling of the wire and a short circuit between bonding wires based on the buckling.
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. In addition, although embodiment of this invention is described based on drawing below, those drawings are provided for illustration and this invention is not limited to those drawings.
図1は本発明の実施形態による製造方法を適用して作製した半導体装置の構成例を示す断面図である。同図に示す半導体装置1は、素子搭載用の回路基材2を有している。素子搭載用の回路基材2は半導体素子を搭載することが可能で、かつ回路を有するものであればよい。このような回路基材2としては、絶縁基板や半導体基板等の表面や内部に回路を形成した回路基板、あるいはリードフレームのような素子搭載部と回路部とを一体化した基材等を用いることができる。
FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor device manufactured by applying a manufacturing method according to an embodiment of the present invention. A
図1に示す積層型半導体装置1は、素子搭載用回路基材2として回路基板を有している。回路基板2を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板等、各種の材料からなる基板を適用することができる。樹脂基板を適用した回路基板としては、一般的な多層銅張積層板(多層プリント配線板)等が挙げられる。回路基板2の上面(素子搭載面)側には、ワイヤボンディング時のボンディングパッドとなる接続パッド3が設けられている。
A stacked
このような回路基板2の上面には、半導体素子4が接着材層5を介して接着されている。半導体素子4の上面側にはボンディングパッドとなる電極パッド6が設けられており、この電極パッド6はリバースボンディングを適用したボンディングワイヤ7を介して回路基板2の接続パッド3と電気的に接続されている。
The
ボンディングワイヤ7にリバースボンディングを適用するにあたって、半導体素子4の電極パッド6上には予めバンプ8が形成されている。ボンディングワイヤ7は回路基板2の接続パッド3上にボールボンディングされた後、電極パッド6上に形成されたバンプ8にステッチボンディングされている。図1において、7aはボールボンディング部を示しており、7bはステッチボンディング部を示している。
When reverse bonding is applied to the
上述した実施形態の半導体装置1は、例えば以下のようにして作製される。まず、回路基板2上に接着材層5を用いて半導体素子4を接着する。続いて、リバースボンディング工程を実施して、ボンディングワイヤ7で回路基板2の接続パッド3と半導体素子4の電極パッド6とを電気的に接続する。本発明の第1の実施形態による半導体装置の製造方法を適用したリバースボンディング工程について、以下に詳述する。まず、図2Aないし図2Fを参照して、電極パッド6上へのバンプ8の形成工程について説明する。
The
図2Aに示すように、ボンディングツール(キャピラリ)11に支持されたAuワイヤ等のワイヤ12の先端に、Auボール等のボール13を形成する。次いで、図2Bに示すようにボール13を電極パッド6に圧接し、さらにボール13に荷重と超音波振動を加えて電極パッド6と接合(圧着)する。このように、ボール13を電極パッド6に圧着することによってバンプ14を形成する。ここで、ボンディングツール11の先端にはチャンファ部11aが設けられており、このチャンファ部11aをボール13に押し付けることでバンプ14の形状(圧着されたボール13の潰れ形状)等が制御される。
As shown in FIG. 2A, a
次に、図2Cに示すように、ボンディングツール11を一旦上昇させてバンプ14(圧着されたボール13)のエッジ側に移動させた後、ボンディングツール11をバンプ14に押し付ける。このボンディングツール11によるバンプ14の加圧工程(圧着されたボール13の再加圧工程)は、例えばバンプ14に傾斜面を形成してリバースボンディング性等を高める工程であり、必要に応じて実施されるものである。従って、バンプ14の加圧工程を実施することなく、後述するテールカット工程を実施してもよい。
Next, as shown in FIG. 2C, the
上記したバンプ14の加圧工程を実施しても、ワイヤ12の下部にはバンプ14が存在しているため、ワイヤ12がバンプ14に圧接されることによって、テールカット動作時におけるワイヤ12の破断面積を十分に小さくすることはできない。図3にバンプ14の加圧工程を実施した後のバンプ14とワイヤ12との接続部分を平面方向に切断した断面図を示す。図3において、領域X1はバンプ14とワイヤ12との接続面積、すなわちテールカット動作時のワイヤ12の破断に要する面積(要破断面積)を示している。
Even when the above-described pressing process of the
図3から明らかなように、バンプ14の加圧工程を実施しただけでは、ワイヤ12の要破断面積を十分に小さくすることはできない。さらに、テールカット動作時のワイヤ12の要破断面積はボンディングツール11のチャンファ部11aの位置と密接に関係していることが分かる。そこで、この実施形態においては、図2Dおよび図4に示すように、ボンディングツール11によるバンプ14への加圧状態を維持しつつ、ボンディングツール11を水平方向に移動させる。ボンディングツール11はワイヤ12をバンプ14から遠ざける方向、すなわちチャンファ部11aがバンプ14から遠ざかる方向(バンプ14のエッジ方向もしくはエッジの外側方向)に移動させる。
As is clear from FIG. 3, the required breaking area of the
上述したように、バンプ14への加圧状態を維持したままボンディングツール11を水平方向に移動させることによって、ワイヤ12の要破断面積(図4における領域X2の面積)を小さくすることが可能となる。ワイヤ12の要破断面積を減少させるにあたって、バンプ14(もしくはボール13)をボンディングツール11で加圧した後、ボンディングツール11を垂直方向に移動させることなく水平移動させることが重要である。ボンディングツール11を一旦上昇させて水平移動させた後に加圧しても、ワイヤ12を再度バンプ14に押し付けることになるため、バンプ14の水平方向への変形に基づいてワイヤ12の要破断面積を十分に小さくすることができない。
As described above, by moving the
これに対して、バンプ14への加圧状態を維持したままボンディングツール11を水平方向に移動させることで、ワイヤ12とバンプ14との接続部分を直接的に変形させることができるため、ワイヤ12の要破断面積(バンプ14との接続面積)を減少させることが可能となる。ボンディングツール11の水平移動方向は、ワイヤ12の要破断面積を小さくする方向であれば特に限定されるものではなく、例えば図5に示すようにボンディングツール11を斜め方向に水平移動させてもよい。
On the other hand, the connecting portion between the
図4はバンプ14とチャンファ部11aの中心を通る直線に対してチャンファ部11aを平行に水平移動させた状態を示している。図5はバンプ14とチャンファ部11aの中心を通る直線に対してチャンファ部11aを斜め45°方向に水平移動させた状態を示している。このように、ボンディングツール11の水平移動方向は、ワイヤ12の要破断面積を小さくする方向(例えばバンプ14とチャンファ部11aの中心を通る直線を基準とした場合、その直線の両側にそれぞれ90°の範囲内)であればよい。また、ボンディングツール11を水平方向に移動させるにあたって、高さ方向の動作制御は荷重設定制御および高さ位置設定制御のいずれによって実施してもよい。
FIG. 4 shows a state in which the
ワイヤ12の要破断面積の減少量は、ボンディングツール11の移動量、具体的にはチャンファ部11aの水平方向への移動量に対応する。チャンファ部11aの移動量を大きくするほどワイヤ12の要破断面積は小さくなるが、チャンファ部11aがバンプ14の外周から外れるほど移動させると、その時点でワイヤ12が破断してテールの形成が困難になるおそれがある。このため、ボンディングツール11の水平方向への移動量は、チャンファ部11aの一部がバンプ14と重なった状態を維持するように設定することが好ましい。この範囲内であればワイヤ12の径等に応じて適宜に設定可能である。
The amount of reduction in the required breaking area of the
さらに、ボンディングツール11の水平移動工程を実施するにあたって、図2Dに示したようにワイヤ12を一旦クランパ15でクランプし、この状態でボンディングツール11を水平方向に移動させることが好ましい。このように、ワイヤ12をクランパ15でクランプした状態でボンディングツール11を水平移動させることによって、この水平移動時にワイヤ12が繰り出されることがないため、ワイヤ12とバンプ14との接続部分をより確実に変形させることができる。すなわち、ワイヤ12の要破断面積をより確実に小さくすることが可能となる。
Furthermore, when performing the horizontal movement process of the
次に、図2Eに示すように、ワイヤ12のクランパ15によるクランプ状態を一旦解除した後、ボンディングツール11を上昇させてワイヤ12を一定量繰り出すことによってテール部12aを形成する。この後、図2Fに示すように、ワイヤ12をクランパ15でクランプした状態で引き上げることによって、ワイヤ12を切断してバンプ14(8)を形成する。上述したように、ワイヤ12とバンプ14との接続面積、すなわちワイヤ12の要破断面積はボンディングツール11の水平移動工程に基づいて十分に減少されているため、ワイヤ12の破断強度を低下させることができる。
Next, as shown in FIG. 2E, after the clamp state of the
このように、ワイヤ12のテールカット動作時の直前に破断面積を減少させることによって、テールカット動作時におけるワイヤ12の破断強度を低下させることができる。これによって、バンプ14からのワイヤ12の破断強度がクランパ15より下方に位置するワイヤ12やバンプ14に及ぼす悪影響を抑制することが可能となる。具体的には、テール部12aを含むワイヤ12の座屈(ワイヤ12の曲がり)やそれに基づく後工程での不良発生等を抑制することができる。
Thus, by reducing the breaking area immediately before the tail cutting operation of the
なお、ここでは本発明の実施形態をリバースボンディングに使用するバンプ8の形成に適用した例について説明したが、本発明はこれに限られるものではなく、ワイヤのテールカット動作を伴う各種バンプの形成に適用することができる。また、バンプの形成位置は半導体素子の電極パッド(ボンディングパッド)上に限られるものではなく、回路基材のボンディングパッド上であってもよい。さらに、バンプの形状は1層構造に限らず、複数のバンプを多段に積み重ねた多段バンプ等であってもよい。
Here, the example in which the embodiment of the present invention is applied to the formation of the
次に、半導体素子4の電極パッド6上に形成したバンプ8を利用したリバースボンディング工程について、図6Aおよび図6Bを参照して説明する。ここでは本発明の第2の実施形態による半導体装置の製造方法を適用したリバースボンディング工程について詳述する。まず、図2Aと同様にして、ボンディングツール11に支持されたワイヤ12の先端にボール13を形成し、これを回路基板2の接続パッド3上にボールボンディングする。ボールボンディング工程は通常工程と同様に荷重と超音波振動を加えて実施する。
Next, the reverse bonding process using the
続いて、ボンディングツール11からワイヤ12を繰り出してワイヤリングしつつ、ボンディングツール11を電極パッド6上のバンプ8の上方に移動させる。次いで、図6Aに示すように、ワイヤ12をバンプ8にステッチボンディングする。ステッチボンディングは通常工程と同様に荷重と超音波振動を加えて実施する。ここで、ワイヤ12をステッチボンディングするにあたって、ボンディングツール11をバンプ8のエッジ側に加圧したとしても、前述したバンプ14(8)の形成工程と同様に、ワイヤ12の要破断面積を十分に小さくすることはできない。
Subsequently, the
すなわち、ワイヤ12の下部にはバンプ8が存在しているため、ステッチボンディング時にボンディングツール11でワイヤ12を加圧すると、バンプ8自体の形状が変形する。このため、ワイヤ12の要破断面積を十分に小さくすることはできない。図7にステッチボンディング工程後のバンプ8とワイヤ12との接合部を一部断面で示す。図7において、領域Y1はテールカット動作時のワイヤ12の要破断面積を示している。このように、ボンディングツール11をバンプ8のエッジ側に加圧したとしても、ワイヤ12をバンプ8にステッチボンディングしただけでは、ワイヤ12の要破断面積は大きくなる。
That is, since the
そこで、この実施形態においては、図6Bおよび図8に示すように、ボンディングツール11によるワイヤ12への加圧状態を維持しつつ、ボンディングツール11のチャンファ部11aを水平方向に移動させる。ボンディングツール11はワイヤリングしたワイヤ12(ボンディングワイヤ7)とは反対方向、すなわちワイヤ12をワイヤリングした方向に沿って移動させる。このように、ワイヤ12への加圧状態を維持したままボンディングツール11を水平方向に移動させることによって、ワイヤ12の要破断面積(図8における領域Y2の面積)を十分に小さくすることが可能となる。
Therefore, in this embodiment, as shown in FIGS. 6B and 8, the
この際、バンプ14(8)の形成工程と同様に、ボンディングツール11でワイヤ12を加圧した後、垂直方向に移動させることなく水平移動させることが重要である。これによって、ワイヤ12とバンプ8との接合部を直接的に変形させることができるため、ワイヤ12の要破断面積を減少させることが可能となる。ステッチボンディング後におけるボンディングツール11の水平移動方向は、ワイヤ12の要破断面積を小さくする方向であれば特に限定されるものではなく、例えば図9に示すようにボンディングツール11を斜め方向に水平移動させてもよい。
At this time, as in the bump 14 (8) formation process, it is important that the
図8はバンプ8とチャンファ部11aの中心を通る直線に対してチャンファ部11aを平行に水平移動させた状態を示している。図9はバンプ8とチャンファ部11aの中心を通る直線に対してチャンファ部11aを斜め45°方向に水平移動させた状態を示している。このように、ボンディングツール11の水平移動方向は、ワイヤ12の要破断面積を小さくする方向(例えばバンプ8とチャンファ部11aの中心を通る直線を基準とした場合、その直線の両側にそれぞれ90°の範囲内)であればよい。また、ボンディングツール11を水平方向に移動させるにあたって、高さ方向の動作制御はバンプ8の形成工程と同様に、荷重設定制御および高さ位置設定制御のいずれによって実施してもよい。
FIG. 8 shows a state in which the
ワイヤ12の要破断面積の減少量は、ボンディングツール11の移動量、具体的にはチャンファ部11aの水平方向への移動量に対応する。チャンファ部11aの移動量を大きくするほどワイヤ12の要破断面積は小さくなるが、チャンファ部11aがバンプ8の外周から外れるほど移動させると、その時点でワイヤ12が破断してテールの形成が困難になるおそれがある。このため、ボンディングツール11の水平方向への移動量は、チャンファ部11aの一部がバンプ8と重なった状態を維持するように設定することが好ましい。この範囲内であればワイヤ12の径等に応じて適宜に設定可能である。
The amount of reduction in the required breaking area of the
さらに、ボンディングツール11の水平移動工程を実施するにあたって、図6Bに示したようにワイヤ12を一旦クランパ15でクランプし、この状態でボンディングツール11を水平方向に移動させることが好ましい。このように、ワイヤ12をクランパ15でクランプした状態でボンディングツール11を水平方向に移動させることによって、この水平移動時にワイヤ12が繰り出されることがないため、ワイヤ12の要破断面積をより確実に減少させることが可能となる。
Furthermore, when performing the horizontal movement process of the
次に、バンプ8の形成工程と同様に、ワイヤ12のクランパ15によるクランプ状態を一旦解除した後、ボンディングツール11を上昇させてワイヤ12を一定量繰り出してテール部を形成する。この後、ワイヤ12をクランパ15でクランプした状態で引き上げることによって、ワイヤ12を切断してボンディングワイヤ7を形成する。上述したように、ワイヤ12の要破断面積はボンディングツール11の水平移動工程に基づいて十分に減少しているため、テールカット動作時におけるワイヤ12の破断強度を低下させることができる。従って、ワイヤ12の破断強度がクランパ15より下方に位置するワイヤ12に及ぼす悪影響を抑制することが可能となる。
Next, as in the
具体的には、テール部を含むワイヤ12の座屈を抑制することができる。クランパ15より下方のワイヤ12に座屈が生じると、この座屈による曲がりが次のボンディングワイヤに現れるため、隣接した異電位ボンディングワイヤとの間でショートが生じやすくなる。この実施形態ではワイヤ12の破断面積を小さくして破断強度を低下させているため、ワイヤ12に座屈を生じさせるおそれが大幅に減少する。従って、ワイヤ12の座屈によるボンディングワイヤ7間でのショート等を有効に抑制することが可能となる。
Specifically, buckling of the
上述した本発明の実施形態によれば、半導体素子4の電極パッド6上へのバンプ8の形成工程やリバースボンディングにおけるバンプ8へのステッチボンディング工程等のバンプ8上でのテールカット動作を伴う工程において、テールカット時のワイヤ12の破断面積を小さくして破断強度を低下させているため、ワイヤ12を適切な引張り力で切断することができる。従って、テールカット動作に伴うワイヤ12の座屈等を抑制することができ、半導体装置1の製造歩留りや信頼性等を高めることが可能となる。
According to the embodiment of the present invention described above, a process involving a tail cut operation on the
なお、ここでは本発明の半導体装置の製造方法を、リバースボンディングを適用した半導体装置の製造に適用した実施形態について説明したが、本発明はこれに限られるものではなく、半導体素子や回路基材のボンディングパッド上へのバンプの形成工程やバンプへのステッチボンディング工程のようなバンプ上でのテールカット動作を伴う工程を含む半導体装置の製造工程に適用可能である。また、半導体装置の構成も特に限定されるものではなく、複数の半導体素子を積層して構成した半導体装置の製造工程等にも、本発明を適用可能であることは言うまでもない。さらに、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。 Here, the embodiment in which the method for manufacturing a semiconductor device of the present invention is applied to the manufacture of a semiconductor device to which reverse bonding is applied has been described. However, the present invention is not limited to this, and a semiconductor element or circuit substrate is used. The present invention can be applied to a semiconductor device manufacturing process including a process involving tail-cut operation on a bump such as a bump forming process on the bonding pad and a stitch bonding process to the bump. Further, the configuration of the semiconductor device is not particularly limited, and it is needless to say that the present invention can be applied to a manufacturing process of a semiconductor device configured by stacking a plurality of semiconductor elements. Furthermore, the embodiments of the present invention can be expanded or modified within the scope of the technical idea of the present invention, and these expanded and modified embodiments are also included in the technical scope of the present invention.
1…半導体装置、2…回路基板、3…接続パッド、4…半導体素子、6…電極パッド、7…ボンディングワイヤ、8,14…バンプ、11…ボンディングツール、11a…チャンファ部、12…ワイヤ、12a…テール部、13…ボール、15…クランパ。
DESCRIPTION OF
Claims (5)
前記ワイヤの先端に形成された前記ボールを回路基材または半導体素子のボンディングパッド上に圧着して接合する工程と、
前記ボンディングパッド上に接合された前記ボールへの加圧状態を維持しつつ、前記ボンディングツールを水平方向に移動させる工程と、
前記ボンディングツールを上昇させて前記ワイヤを繰り出す工程と、
前記ワイヤをクランプした状態で引き上げて切断し、前記ボンディングパッド上にバンプを形成する工程と
を具備することを特徴とする半導体装置の製造方法。 Forming a ball at the tip of the wire supported by the bonding tool;
A step of crimping and bonding the ball formed on the tip of the wire onto a bonding pad of a circuit substrate or a semiconductor element;
Moving the bonding tool in a horizontal direction while maintaining a pressure state on the ball bonded on the bonding pad;
Raising the bonding tool and feeding the wire;
And a step of forming a bump on the bonding pad by pulling up and cutting the wire in a clamped state.
前記ボールの圧着工程後に前記ボンディングツールを一旦上昇させて前記ボールのエッジ側に移動させ、前記ボンディングツールを前記ボールに押し付けた後、この加圧状態を維持しつつ前記ボンディングツールの水平移動工程を実施することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
After the bonding step of the ball, the bonding tool is temporarily raised and moved to the edge side of the ball, and after the bonding tool is pressed against the ball, the bonding tool is horizontally moved while maintaining the pressure state. A method for manufacturing a semiconductor device, comprising:
前記バンプを前記半導体素子のボンディングパッド上に形成する工程と、
前記ボンディングツールに支持された前記ワイヤの先端にボールを形成する工程と、
前記ワイヤの先端に形成された前記ボールを、前記回路基材のボンディングパッド上にボールボンディングする工程と、
前記ワイヤを繰り出してワイヤリングしつつ、前記ボンディングツールを前記バンプ上に移動させる工程と、
前記ワイヤを前記バンプにステッチボンディングする工程と、
前記バンプにステッチボンディングされた前記ワイヤへの加圧状態を維持しつつ、前記ボンディングツールを水平方向に移動させる工程と、
前記ボンディングツールを上昇させて前記ワイヤを繰り出す工程と、
前記ワイヤをクランプした状態で引き上げて切断する工程と
を具備することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1 or Claim 2,
Forming the bump on a bonding pad of the semiconductor element;
Forming a ball at the tip of the wire supported by the bonding tool;
Ball bonding the ball formed at the tip of the wire onto a bonding pad of the circuit substrate;
Moving the bonding tool onto the bumps while unwinding and wiring the wire; and
Stitch bonding the wire to the bump;
The step of moving the bonding tool in a horizontal direction while maintaining a pressure state on the wire stitch-bonded to the bump,
Raising the bonding tool and feeding the wire;
And a step of pulling and cutting the wire in a clamped state.
ボンディングツールに支持されたワイヤの先端にボールを形成する工程と、
前記ワイヤの先端に形成されたボールを、回路基材のボンディングパッド上にボールボンディングする工程と、
前記ワイヤを繰り出してワイヤリングしつつ、前記ボンディングツールを前記バンプ上に移動させる工程と、
前記ワイヤを前記バンプにステッチボンディングする工程と、
前記バンプにステッチボンディングされた前記ワイヤへの加圧状態を維持しつつ、前記ボンディングツールを水平方向に移動させる工程と、
前記ボンディングツールを上昇させて前記ワイヤを繰り出す工程と、
前記ワイヤをクランプした状態で引き上げて切断する工程と
を具備することを特徴とする半導体装置の製造方法。 Forming a bump on a bonding pad of a semiconductor element;
Forming a ball at the tip of the wire supported by the bonding tool;
Ball bonding the ball formed on the tip of the wire on the bonding pad of the circuit substrate;
Moving the bonding tool onto the bumps while unwinding and wiring the wire; and
Stitch bonding the wire to the bump;
The step of moving the bonding tool in a horizontal direction while maintaining a pressure state on the wire stitch-bonded to the bump,
Raising the bonding tool and feeding the wire;
And a step of pulling and cutting the wire in a clamped state.
前記ワイヤをクランプした状態で前記ボンディングツールの水平移動工程を実施し、前記ワイヤのクランプを解除した後に前記ボンディングツールを上昇させて前記ワイヤを繰り出すことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of any one of Claims 1 thru | or 4,
A method of manufacturing a semiconductor device, comprising: performing a horizontal movement step of the bonding tool in a state where the wire is clamped, lifting the bonding tool and releasing the wire after releasing the clamp of the wire.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085472A JP2007266062A (en) | 2006-03-27 | 2006-03-27 | Process for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085472A JP2007266062A (en) | 2006-03-27 | 2006-03-27 | Process for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007266062A true JP2007266062A (en) | 2007-10-11 |
Family
ID=38638803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006085472A Withdrawn JP2007266062A (en) | 2006-03-27 | 2006-03-27 | Process for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007266062A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067786A (en) * | 2008-09-10 | 2010-03-25 | Kaijo Corp | Wire bonding method, wire bonding apparatus, and wire bonding control program |
JP2011222813A (en) * | 2010-04-12 | 2011-11-04 | Denso Corp | Wire bonding method |
JP2012523118A (en) * | 2009-04-01 | 2012-09-27 | クリック アンド ソッファ インダストリーズ、インク. | Conductive bumps, wire loops, and methods of forming them |
-
2006
- 2006-03-27 JP JP2006085472A patent/JP2007266062A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067786A (en) * | 2008-09-10 | 2010-03-25 | Kaijo Corp | Wire bonding method, wire bonding apparatus, and wire bonding control program |
JP4625858B2 (en) * | 2008-09-10 | 2011-02-02 | 株式会社カイジョー | Wire bonding method, wire bonding apparatus, and wire bonding control program |
JP2012523118A (en) * | 2009-04-01 | 2012-09-27 | クリック アンド ソッファ インダストリーズ、インク. | Conductive bumps, wire loops, and methods of forming them |
TWI511209B (en) * | 2009-04-01 | 2015-12-01 | Kulicke & Soffa Ind Inc | Conductive bumps, wire loops, and methods of forming the same |
JP2011222813A (en) * | 2010-04-12 | 2011-11-04 | Denso Corp | Wire bonding method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823089B2 (en) | Manufacturing method of stacked semiconductor device | |
JP4298665B2 (en) | Wire bonding method | |
JP4397408B2 (en) | Semiconductor device and wire bonding method | |
JP5714195B2 (en) | Manufacturing method of semiconductor device | |
JP4860128B2 (en) | Wire bonding method | |
US7808116B2 (en) | Semiconductor device and wire bonding method | |
JP2003243436A (en) | Bump forming method, bump attached semiconductor element and manufacturing method thereof, semiconductor device and manufacturing method thereof, substrate and electronic device | |
US20060216863A1 (en) | Method of manufacturing semiconductor device | |
WO2010050078A1 (en) | Wire-bonding method, and semiconductor device | |
JP2003243442A (en) | Semiconductor device and manufacturing method thereof, circuit substrate and electronic apparatus | |
JP2009010064A (en) | Semiconductor device and wire bonding method | |
JP2003243441A (en) | Semiconductor device and manufacturing method thereof, circuit substrate and electronic apparatus | |
WO2014077044A1 (en) | Flip-chip bonding method and solid-state image pickup device manufacturing method characterized in including flip-chip bonding method | |
JP2007266062A (en) | Process for manufacturing semiconductor device | |
JP2008066331A (en) | Manufacturing method of semiconductor device | |
JP5018420B2 (en) | Wire bonding method and wire bonding structure | |
JP4369401B2 (en) | Wire bonding method | |
JP2010123817A (en) | Wire bonding method, electronic apparatus, and method of manufacturing the same | |
WO2008066190A1 (en) | Wire bonding method and wire bonding apparatus | |
JP2010073747A (en) | Wire bonding method and semiconductor device | |
JP2007035863A (en) | Semiconductor device | |
JP2006032875A (en) | Wire bonding method, apparatus therefor, and bump forming method | |
JP2008085094A (en) | Manufacturing method of semiconductor device | |
JP4616924B2 (en) | Semiconductor device | |
JP4959174B2 (en) | Semiconductor mounting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090602 |