JP2005094186A - Ｄ／ａ変換装置およびこれに用いられるデータ伝送方法 - Google Patents

Abstract

【課題】連続してノイズが発生する場合にも、ノイズによって誤動作することを防止できるＤ／Ａ変換装置およびデータ伝送方法を提供する。
【解決手段】制御基板５０は、待機時に、シフトレジスタ２に保持される１２ビットの値（Ｄ０〜Ｄ１１）をすべて”０”に設定するとともに、データ線を伝送されるディジタル信号（ＤＩ）をシフトレジスタが保持する値と同一の値である”０”に固定し、かつ、動作クロック（ＣＬＫ）をディジタル信号の値と異なる値である”１”に固定する。ここで、Ｄ８〜Ｄ１１の値がすべて”０”の場合は、無効アドレス、すなわち「出力先なし」を意味する。
【選択図】図２

Description

この発明は、シリアルデータ伝送でデータを入力するＤ／Ａ変換装置の制御に関する。

Ｄ／Ａ変換装置では、ディジタル信号線を介して入力されるディジタル量を示すものをアナログ量に変換するものであるため、適正なアナログ量の出力を行うためにはディジタル信号線にノイズが入ることを可能な限り防止することが望ましい。

このため、従来のＤ／Ａ変換装置におけるノイズ対策として、Ｄ／Ａ変換装置の入力データに対してゼロが連続して入力されている場合には、ＤＡＴＡ信号以外の制御信号（クロック等の同期信号）を停止させることで、Ｄ／Ａ変換装置におけるノイズの発生源をなくし、Ｄ／Ａ変換されたアナログ値にノイズの影響がでないようにするものがある（例えば、特許文献１参照。）。

また、近年、１つのＩＣで多数（多チャンネル）のアナログ電圧を出力する多チャンネルＤ／Ａ変換装置が多く使用されている。多チャンネルＤ／Ａ変換装置では、通常、出力のアナログ電圧値を指定するディジタルデータと、このディジタルデータの出力先を指定するディジタルデータとが共にシリアル入力される。

このような多チャンネルＤ／Ａコンバータでは、クロック線にノイズが乗るとＤ／Ａコンバータ側でシリアル入力したデータがシフトし、意図しないチャンネルに意図しないアナログ電圧値が出力される虞がある。例えば、電子写真方式の画像形成装置では、ノイズの発生により定着ユニット等の所望のユニットに過不足なく電圧を供給することが困難になるという不都合があった。

そこで、多チャンネルＤ／Ａコンバータでは、出力先データが無効アドレスを示し、かつ、単一のノイズによって出力先データに影響が出ないように構成された誤動作防止信号を用いることがあった。このような誤動作防止信号をＤ／Ａコンバータに送った上でデータ伝送を中止すれば、出力先データが無効アドレスを示しているかぎりアナログ出力がされることがないため、データ伝送線に入るノイズによる誤動作を低減することができるとされていた。
特願平０２−１３５８２３号公報

しかしながら、上述のノイズ対策を含む従来技術では、ノイズが発生する頻度が高くなるにつれてノイズの影響を受けやすい。すなわち、ノイズが発生しにくい状況ではノイズによる誤動作を防止することが可能であるが、連続してノイズが発生する状況では、ノイズによる誤動作を避けることが困難である。

例えば、連続してノイズが発生した結果、誤動作防止信号における出力先データが無効アドレスを示さなくなると、それ以降に発生するノイズによって意図しない出力先に意図しない出力値のアナログ出力がされる。

この発明の目的は、連続してノイズが発生する場合にも、ノイズによって誤動作することを防止できるＤ／Ａ変換装置およびデータ伝送方法を提供することである。

この発明は以下の構成を備えている。

（１）２値のディジタル信号が伝送されるデータ線、および２値の動作クロックが伝送されるクロック線を駆動する制御装置と、
前記データ線および前記クロック線を介して前記制御装置に接続されており、前記動作クロックの立ち上がりまたは立ち下がりのタイミングで前記データ線を伝送されるディジタル信号の値が入力され、所定ビットの２値データを一時的に保持するシフトレジスタと、
前記シフトレジスタが保持する前記所定ビットの２値データに基づいてＤ／Ａ変換を行うＤ／Ａ変換回路と、を備え、
前記制御装置は、待機時に、前記シフトレジスタに保持される値をすべて同一の値に設定するとともに、前記データ線を伝送されるディジタル信号を前記シフトレジスタが保持する値と同一の値に固定し、かつ、前記動作クロックをディジタル信号の値と異なる値に固定することを特徴とする。

この構成においては、Ｄ／Ａ変換装置が待機状態のときに、シフトレジスタ内に保持される値がすべて”０”になるように、または、シフトレジスタ内に保持される値がすべて”１”になるように、制御装置がデータ線およびクロック線を駆動し、その後に、データ線を伝送されるディジタル信号の値がシフトレジスタが保持する値と同一の値に固定され、クロック線を伝送される動作クロックがデータ線を伝送されるディジタル信号の値と逆の値に固定される。

（２）前記シフトレジスタが保持するデータは、Ｄ／Ａ変換されたアナログ値の出力先を示す出力先データと、出力先に対する出力値を示す出力値データと、を含んでおり、
前記シフトレジスタに保持される値がすべて同一であるときに、前記出力先データが、出力先が存在しない無効アドレスを示すことを特徴とする。

この構成においては、制御装置が待機時に設定するシフトレジスタの値における出力先データが、出力先が存在しない無効アドレスを示している。

（３）前記Ｄ／Ａ変換回路を動作させる信号を検出したときに前記シフトレジスタの各ビットの値を一括してローにするリセット回路、または前記Ｄ／Ａ変換回路を動作させる信号を検出したときに前記シフトレジスタの各ビットの値を一括してハイにするプリセット回路をさらに備えたことを特徴とする。

この構成においては、リセット回路またはプリセット回路により、所望のアナログ出力を行った後、シフトレジスタに保持される値がすべて同一の値に迅速に設定される。

（４）出力先データおよび出力値データを含む所定ビットのディジタルデータを多チャンネルシリアルＤ／Ａ変換装置に伝送するデータ伝送方法であって、
待機時に、すべて同一の値で構成され、かつ、出力先が存在しない出力先データを含むディジタルデータを前記多チャンネルシリアルＤ／Ａ変換装置に伝送する伝送工程と、
前記伝送工程の終了後に、データ線上を伝送され、前記ディジタルデータを構成する２値のディジタル信号と、クロック線上を伝送され、前記多チャンネルシリアルＤ／Ａ変換装置に２値の動作クロックと、を互いに異なる値に固定する設定工程と、
を含むことを特徴とする。

この構成においては、シフトレジスタに誤ってアナログ出力がされることがないように出力先が存在しない出力先データを含む誤動作防止のためのデータが供給され、どのようなノイズが入ってもシフトレジスタの保持内容が変動しないようにデータ線およびクロック線に互いに異なる値の信号が伝送される。

この発明によれば、以下の効果を奏することができる。

（１）同一のノイズによって、クロック線上の動作クロックおよびデータ線上のディジタル信号の両方に影響が及ぶことがないため、ノイズによってクロック線上の動作クロックが動作し、かつ、データ線上のディジタル信号の値が変動することを防止でき、シフトレジスタが保持する値が変動することを防止できる。さらに、連続してノイズが発生する場合でもシフトレジスタが保持する値が変動することを回避できる。

（２）待機時においてシフトレジスタが誤動作を防止するためのデータを常に保持するため、ノイズによって意図しないアナログ出力がされることを確実に防止することが可能になる。

（３）待機状態への移行を高速化することができる。シフトレジスタに保持される値がノイズによって変動するような場合でも、シフトレジスタを容易にリセットまたはプリセットすることが可能である。

（４）待機時に連続してノイズが発生する環境においても、シフトレジスタの保持内容が変動することを防止でき、意図しないアナログ出力がされることを確実に防止することができる。

よって、連続してノイズが発生する場合にも、ノイズによって誤動作することを防止できるＤ／Ａ変換装置およびデータ伝送方法を提供することができる。

以下、図を用いて本発明のＤ／Ａ変換装置の実施形態を説明する。

図１は、本発明のＤ／Ａ変換装置が適用されるカラーレーザプリンタの電力制御系の構成を示している。同図に示すように、それぞれ所定の高圧が印加される高圧印加部２１（２１Ａ〜２１Ｌ）と、高圧印加部２１（２１Ａ〜２１Ｌ）に対して高圧を出力する高圧電源部２０と、高圧電源部２０の動作を制御する制御基板５０と、を備えている。制御基板５０と高圧電源部２０とはカラーレーザプリンタ内部において互いに離れた位置に配置されており、制御基板５０と高圧電源部２０とは、ディジタル信号が伝送されるデータ線（ＤＩ），動作クロックが伝送されるクロック線（ＣＬＫ），Ｄ／Ａ変換を指示する信号が伝送されるロード線（ＬＤ）の３つ線を介して接続されている。ここでは、制御基板５０と高圧電源部２０との間の信号の伝達がシリアル式ディジタル伝送方式で行われている。

制御基板５０は、要求シリアル信号出力部５１と誤動作防止信号制御部５２とを備えている。一方で、高圧電源部２０は、本発明のＤ／Ａ変換装置１と高圧出力部２２（２２Ａ〜２２Ｌ）とを備えている。

制御基板５０上の要求シリアル信号出力部５１は、データ線（ＤＩ），クロック線（ＣＬＫ），ロード線（ＬＤ）からなる３つの線を介してシリアルディジタルデータを高圧電源部２０側に出力する。誤動作防止信号制御部５２は、後述する誤動作防止信号を生成する。Ｄ／Ａ変換装置１は、取り込んだディジタルデータに基づいて高圧出力部２２（２２Ａ〜２２Ｌ）のうちのいずれか１つに、データに基づいた量のアナログ出力を行う。すなわち、本実施形態では制御基板５０から出力されるディジタルデータに基づいて、Ｄ／Ａ変換装置１が所望の高圧出力部２２（２２Ａ〜２２Ｌ）に対してアナログ出力して、所望の高圧印加部２１に所望の電圧が供給されるようにしている。なお、本実施形態では制御基板５０が本発明の制御装置を構成する。

図２は、Ｄ／Ａ変換装置１の構成を示している。同図に示すように、１２ビット用のシフトレジスタ２、アドレスデコーダ３、８ビットのラッチ４（４Ａ〜４Ｌ）、および８ビットのＤ／Ａコンバータ５（５Ａ〜５Ｌ）を備えている。シフトレジスタ２は、直列入力並列出力形（シリアル−パラレル出力）のシフトレジスタであり、端から入力を加え、各ビットから並列に出力を取り出すことができる。シフトレジスタ２には、データ線（ＤＩ）およびクロック線（ＣＬＫ）が接続されており、クロック線上を伝送される動作クロックの立ち上がりのタイミングでデータ線（ＤＩ）上を伝送される信号の値（”０”または”１”）が シフトレジスタ２に取り込まれる。

一方、上述のロード信号（ＬＤ）はアドレスデコーダ３に接続されている。アドレスデコーダ３は、ロード信号（ＬＤ）が”１”（ハイ）に立ち上がるタイミングで、後述する出力先データに基づきシフトレジスタ２に保持されているデータをラッチ４（４Ａ〜４Ｌ）を介してＤ／Ａコンバータ５（５Ａ〜５Ｌ）に転送する。

図３は、ビットシフトレジスタ２に保持されるディジタルデータの構成を示している。同図に示すように、シフトレジスタ２は、Ｄ０〜Ｄ１１までの各ビットに”０”または”１”のデータを保持し、全体としては１２ビットのディジタルデータを保持する。シフトレジスタ２に保持されるディジタルデータについて、Ｄ００〜Ｄ０７に保持されるデータによってアナログ出力値データが構成され、Ｄ８〜Ｄ１１に保持されるデータによってアナログ出力先データが構成される。

アナログ出力値データは、８ビットにより０〜２５５の２５６段階のアナログ出力値を表現する。一方、アナログ出力先データは、４ビットにより０〜１５の１６種類のアナログ出力先を表現する。ここでは、出力先となるべき高圧印加部２１（２１Ａ〜２１Ｌ）が１２種類であるので、１６種類のアナログ出力値データのうち４種類のアナログ出力先データは、出力先が存在しない無効アドレス（ＤＯＮ’Ｔ ＣＡＲＥ）になる。本発明では、アナログ出力値データの４ビットがすべて”０”の場合、およびアナログ出力値データの４ビットがすべて”１”が少なくとも「ＤＯＮ’Ｔ ＣＡＲＥ」として割り当てられている。

ロード線（ＬＤ）・クロック線（ＣＬＫ）・データ線（ＤＩ）上では、”０”または”１”（”ロー”または”ハイ”ともいう。）の２値のディジタル信号が伝送されている。ここでは、クロック線（ＣＬＫ）上を伝送される動作クロックが”０”から”１”に立ち上がる時にデータ線（ＤＩ）上を伝送される信号の値が採用されてシフトレジスタ２に格納される。格納されたデータは、「Ｄ０」に割り当てられる。さらに、次の動作クロックの立ち上がり時のデータが入力されると、先の入力された「Ｄ０」のデータが「Ｄ１」にシフトし、最後に入力されたデータが「Ｄ０」に割り当てられる。このように、最新のデータが順次「Ｄ０」に割り当てられ、それ以前にシフトレジスタ２に保持されている古いデータが、新たなデータの入力がある度に、「Ｄ０」→「Ｄ１」→「Ｄ２」→・・・→「Ｄ１１」のようにシフトされる。「Ｄ１１」に割り当てられているデータは、その後新たなデータが入力されたときに破棄される。このように、シフトレジスタ２には、最新の１２ビット分のデータが保持される。

希望の出力先のデータがＤ８〜Ｄ１１に保持され、かつ、希望の出力値のデータがＤ０〜Ｄ７に保持されている状態で、ロード線（ＬＤ）に伝送される信号の信号値を”１”にすると、シフトレジスタ２におけるＤ８〜Ｄ１１に保持されたデータに基づいて出力先が決定され、決定された出力先にＤ０〜Ｄ７に保持された出力値データがラッチ４（４Ａ〜４Ｌ）に出力される。ラッチ４（４Ａ〜４Ｌ）に保持されたデータからＤ／Ａコンバータ５（５Ａ〜５Ｌ）によりアナログ値への変換がされ、アナログ出力がされる。

図４（ａ）および図４（ｄ）は、クロック線（ＣＬＫ）、データ線（ＤＡＴＡ）、およびロード線（ＬＤ）上を伝送されるディジタル信号の状態を示している。図４（ｂ）は、図４（ａ）および図４（ｄ）に示すＣＬＫ・ＤＡＴＡ・ＬＤ信号が入力されたときのシフトレジスタ２が保持するデータの状態を示しており、図４（ｃ）は、そのときのアナログ出力先・出力値を示している。なお、図４（ｄ）は、ノイズを含む信号を示している。

図４（ａ）に示すＣＬＫ・ＤＡＴＡ・ＬＤ信号が入力されると、最初の１２クロック間は、順次、ＤＡＴＡの値がシフトレジスタ２に取り込まれる。また、この間、ロード線（ＬＤ）が”０”に固定されているため、Ｄ／Ａ変換は実行されない。そして、シフトレジスタ２のＤ１〜Ｄ１１にそれぞれ”０”または”１”のデータの割り当てがされた結果、シフトレジスタ２内には、アナログ出力先（Ａｏ）１０・アナログ出力値６４を示すディジタルデータが保持されることになる。なお、その後、ロード線（ＬＤ）の信号の値が”１”にされると（ＬＤ出力）、シフトレジスタ２が保持しているデータに基づくＤ／Ａ変換が実行される。なお、ＬＤ出力の後には、次の出力先・出力値変更までの間ＣＬＫ，ＤＡＴＡ，ＬＤが”０”のまま保持される。

ここで、ロード線（ＬＤ）の信号の値が”１”になる前に、図４（ｄ）に示すようなノイズが、クロック線（ＣＬＫ）、データ線（ＤＡＴＡ）、およびロード線（ＬＤ）のそれぞれに入った場合、クロック線（ＣＬＫ）、データ線（ＤＡＴＡ）、およびロード線（ＬＤ）のそれぞれに”１”の値を示す信号が入力されたと誤検出される。これにより、シフトレジスタ２内で１ビット分シフトし、かつ、ノイズをＬＤ出力であると誤検出することにより、シフトした後の値がＤ／Ａ変換に反映される。

この場合、図４（ｄ）に示すノイズにより、アナログ出力先（Ａｏ）１０・アナログ出力値６４を示すディジタルデータが、アナログ出力先（Ａｏ）５・アナログ出力値１６０に変動してしまう。すなわち、ノイズが発生したことにより、意図していた出力先以外の出力先に、意図していた出力値以外の出力値でアナログ出力を実行してしまうという不具合が生じる。

そこで、まず、制御基板５０に設けられた誤動作防止信号制御部５２を用いて、ノイズによる誤動作を防止する信号を出力した３線の信号に一律追加することによって、ノイズによる誤動作を低減させていた。ここで、誤動作防止信号とは、図２（ａ）に出力先を指定するデータ領域における出力先データを最低１ビットシフトしても出力先が「ＤＯＮＴ’ｔ ＣＡＲＥ」つまり無効な出力の状態になるような信号のことをいう。

図５は、上述のノイズ対策の処理手順を示すフローチャートである。まず、制御側で高圧の出力先および出力値を決定する（Ｓ１）。Ｓ１の工程で決定した出力先および出力値の内容を高圧電源部のシリアルＤ／Ａ変換装置内のシフトレジスタにシリアルデータとして送信する（Ｓ２）。その後に、ＬＤを送信し実際に高圧を出力させる（Ｓ３）。次に、ＬＤ送信後に１ビット分のノイズが入っても誤動作しない信号（誤動作防止信号）をシフトレジスタ２に送信する（Ｓ４）。なお、このときＬＤは送信しない。そして、３線の信号を停止させ、次に出力先・値の変更があるまで待機させる（Ｓ５）。

図６は、待機時におけるノイズ対策の一例を示しており、具体的にはシフトレジスタ２内の出力先データを待機時に「００００」としている状態を示している。まず、図６（ａ）の信号に示す信号で希望の出力先に所定の値のアナログ値が出力される。ここでは、出力先Ａｏ１０に値６４が出力される。次に、図６（ｄ）に示すように希望する出力先・出力値をシフトレジスタ２に送りＬＤ出力した後に、”０”の値を示すＤＡＴＡ（ＤＡＴＡ−０）を１２回送りＤＩ・ＣＬＫ・ＬＤとも０で待機させる。なお、図６（ｄ）に示す信号は、１ビット分のノイズによっても出力先アドレスが変更しないため誤動作防止信号に該当する。

このときに、図６（ｅ）に示すようにＣＬＫ線・ＤＡＴＡ線・ＬＤ線に同時にノイズが入った場合に、ＣＬＫ・ＤＡＴＡ・ＬＤが入力されたと誤検出し、図６（ｂ）に示すようにシフトレジスタ２が１ビットシフトしその内容でアナログ値が出力される。ところが、ここでは誤動作防止信号により１ビットシフトしても、出力先は「ＤＯＮ’Ｔ ＣＡＲＥ」であるため実際の出力値への影響はない。

一方、図７は、待機時におけるノイズ対策の一例を示しており、具体的にはシフトレジスタ２内の出力先データを待機時に「１１１１」としている状態を示している。図６で説明したのと同様に、まず、図７（ａ）に示すように希望する出力先・出力値のデータを示す信号をシフトレジスタ２に入力する。ここでは出力先Ａｏ１０に出力値６４を出力するための信号を入力している。希望する出力先・出力値をシフトレジスタ２に送りＬＤ出力したら、”１”の値を示すＤＡＴＡ（ＤＡＴＡ−１）を１２回連続して送り、ＤＩ・ＣＬＫ・ＬＤともに”０”で待機させる。

その後、ＣＬＫ・ＤＡＴＡ・ＬＤを”０”（停止状態）で待機させる。このときに、図７（ｅ）に示すようにＣＬＫ線・ＤＡＴＡ線・ＬＤ線のそれぞれに同時にノイズが入力されるとＣＬＫ・ＤＡＴＡ・ＬＤが入力されたと誤検出して、図７（ｂ）に示すようにシフトレジスタ２が１ビットシフトしてシフト後の内容でアナログ値が出力される。ところが、上述と同様に誤動作防止信号により１ビットシフトしても出力先は「ＤＯＮ’Ｔ ＣＡＲＥ」であるため出力値に影響がでることが防止されている。

上述のように、図６および図７を用いて、誤動作防止信号によるノイズ対策を説明したが、この誤動作防止信号によるノイズ対策では、ノイズが連続して発生した場合に誤動作の発生を適正に防止することができないことがある。すなわち、ＣＬＫ線・ＤＡＴＡ線・ＬＤ線にノイズが複数回入ると、”０”で埋めているところに”１”が入力されたり、”１”で埋めているところに”０”が入力される等シフトレジスタ２に逆の値が入り、新たなデータが入力される度にシフトレジスタ２内で入力された逆の値が出力値指定から出力先指定にシフトしていく。そして、出力先指定が「ＤＯＮ’Ｔ ＣＡＲＥ」ではなくなり、ＬＤがノイズで誤検出したときに意図しないアナログ値が出力されてしまう。

図８は、アナログ値出力後、シフトレジスタ２をすべて”１”で埋めて、ＣＬＫ・ＤＡＴＡ・ＬＤの３信号を停止させる場合の例を示している。同図に示すように、ＣＬＫ・ＤＡＴＡ・ＬＤの３信号を停止させて待機しているときに、図８（ｅ）に示すランダムなノイズが複数回シフトレジスタ２に入った場合、シフトレジスタ２内は図８（ｂ）に示すようになり、１度”０”のデータが侵入した後に８回シフトすると、この”０”のデータが出力先指定まで到達し、出力先が「ＤＯＮ’Ｔ ＣＡＲＥ」ではなくＡｏ０７になってしまう。なお、この現象は、シフトレジスタ２内を”０”で埋めてＣＬＫ・ＤＡＴＡ・ＬＤの３信号を停止させる場合も同様である。

さらに、シフトレジスタ２におけるＤ０〜Ｄ３に保持されたデータに基づいて出力先が決定され、Ｄ４〜Ｄ１１に保持されたデータに基づいて出力値が決定されるシリアルＤ／Ａコンバータにおいては、より顕著にノイズの影響を受ける。

図９は、連続したノイズに対処するための制御の一例を示す図である。同図に示すように、ここではシフトレジスタ２内の出力先データを”００００”にし、さらにＣＬＫを”１”で待機させるようにしている。

まず、図９（ａ）に示すディジタル信号をシフトレジスタ２に入力して希望の出力先に希望の出力値のアナログ出力を行う。ここでは、出力先Ａｏ１０に値６４が出力される。次に、図９（ｄ）の誤動作防止信号としてＤＡＴＡ線にローレベル（０）を出力したままの状態で少なくとも１２クロック間維持し、シフトレジスタ２内をすべて”０”にする。

その後、図９（ｅ）に示すように、ＣＬＫを”１”で、ＤＡＴＡおよびＤＩを”０”に固定して待機する。このときに、図９（ｆ）に示す正のノイズが入ったら、ＣＬＫは既に”１”なので立ち上がりおよび立ち下がりをしないためＤＡＴＡを伝送される信号値がシフトレジスタ２に取り込まれることがない。

そのため、シフトレジスタの保持内容は変化しない。ＬＤはノイズで影響を受けるがシフトレジスタ２のすべてのレジスタの値が誤動作防止信号の”０”で埋められて変わっていないため、出力先「ＤＯＮ’Ｔ ＣＡＲＥ」で実際の出力への影響はない。

また、図９（ｇ）の負のノイズが入った場合、ノイズで１クロック分ＤＡＴＡをシフトレジスタに取り込むが、ＤＡＴＡ”０”を取り込むので図９（ｂ）のシフトレジスタ２内の値は結果的に変動せず、さらに、ＬＤはノイズの影響を受けていないので、ノイズによってアナログ出力されることがない。

そして、図９（ｈ）に示すようにランダムなノイズが連続して入った場合、図９（ｆ）の場合と同様にＣＬＫが影響を受けないのでシフトレジスタ２の保持内容が変動することがなく、ＬＤがノイズで入力されても常に「ＤＯＮ’Ｔ ＣＡＲＥ」になり、アナログ出力に影響を与えない。

図１０は、連続したノイズに対処するための制御の一例を示す図である。同図に示すように、ここではシフトレジスタ２内の出力先データを”１１１１”にし、さらにＣＬＫを”０”で待機させるようにしている。図１０（ａ）に示すディジタル信号をＤＡＴＡ線に伝送させることにより希望の出力先に希望の出力値のアナログ出力を行うことができる。同図に示す例では、出力先がＡｏ１０で出力値が６４にされている。

次に図１０（ｄ）に示すようにＤＡＴＡに１２クロック分ハイレベルの信号を伝送させてシフトレジスタ２の内部のレジスタの値がすべて”１”になるようにする。その後、図１０（ｅ）に示すように、ＤＡＴＡを”１”でＣＬＫおよびＬＤを”０”に固定して待機させる。このときに、図１０（ｆ）のように正のノイズが入ると、ＣＬＫはノイズを誤検出してＤＡＴＡを１ビット分シフトレジスタ２に取り込むが、ＤＡＴＡの値およびシフトレジスタ２の値はともに”１”であるため、シフトレジスタ２の保持するデータの内容が変動することがない。

また、ＬＤもノイズによってアナログ出力を促す”１”の信号を誤検出するが、出力先が「ＤＯＮ’Ｔ ＣＡＲＥ」であるため、出力値に影響はない。または、図１０（ｇ）に示すように負のノイズが入った場合には、ＣＬＫは”０”なのでシフトレジスタ２の内容に全く変動はない。

同様にＬＤも”０”であるのでノイズの影響はない。したがって、アナログ出力値にノイズの影響は出ない。そして、図１０（ｈ）に示すようにランダムなノイズが入った場合には、図１０（ｆ）の場合と同様に、ＤＡＴＡが常に”１”として取り込まれるのでシフトレジスタ２内は影響を受けず、ＬＤがノイズで入力されても常に「ＤＯＮ’Ｔ ＣＡＲＥ」になり、アナログ出力に影響を与えない。

図１１は、Ｄ／Ａ変換装置１のバリエーションの構成を示している。ここでは、シフトレジスタ２に”０”が入力されると、シフトレジスタ内部をすべて”０”にリセットするリセット回路２Ａと、ＬＤ端子とリセット回路２Ａとの間に配置された遅延反転素子６とが、新たな構成として追加されている。

この構成において、図１１（ｂ）に示すようにＬＤ端子に”１”の信号が入力されると、この”１”の信号が遅延反転素子６により反転されて”０”の信号になり、所定のタイミングだけ遅延してリセット回路２Ａに入力される。この”０”の信号がリセット回路２Ａに入力されることにより、シフトレジスタ２内がすべて”０”で埋められる。この図１１に示す構成と図９に示す転送方法を組み合わせることにより、１２クロックのあいだ誤動作防止信号を送る必要がなくなる。

なお、万が一シフトレジスタ内に”１”がノイズにより入力されるようなことがあっても、その場合にはＬＤにも”１”がノイズとして入力されている可能性が高い。この結果、シフトレジスタ２内が”０”で埋められるため、ノイズがアナログ出力に悪影響を与えることがない。

図１２は、Ｄ／Ａ変換装置１のバリエーションの構成を示している。ここでは、シフトレジスタ２に”０”が入力されると、シフトレジスタ２内部をすべて”１”にプリセットするプリセット回路２Ｂと、ＬＤ端子とプリセット回路２Ｂとの間に配置された遅延反転素子６とが、新たな構成として追加されている。

この構成において、図１２（ｂ）に示すようにＬＤ端子に”１”の信号が入力されると、この”１”の信号が遅延反転素子６により反転されて”０”の信号になり、所定のタイミングだけ遅延してプリセット回路２Ｂに入力される。この”０”の信号がプリセット回路２Ｂに入力されることにより、シフトレジスタ２内がすべて”１”で埋められる。この図１２に示す構成と図１０に示す転送方法を組み合わせることにより、１２クロックのあいだ誤動作防止信号を送る必要がなくなる。

このように、上述の実施形態によれば、多チャンネルシリアル伝送式のＤ／Ａ変換装置において、外部ノイズにより出力先チャンネル・出力値が誤出力されるのを防止するデータ伝送方法およびシリアルＤ／Ａ変換装置を提供することが可能である。

本発明のＤ／Ａ変換装置が適用されるカラーレーザプリンタの一部の構成を示す図である。 本発明のＤ／Ａ変換装置の構成を示す図である。 シフトレジスタに保持されるディジタルデータの構成を示す図である。 Ｄ／Ａ変換装置に入力されるディジタルデータの状態を示す図である。 本発明のＤ／Ａ変換装置の動作手順を示すフローチャートである。 Ｄ／Ａ変換装置に入力されるディジタルデータの状態を示す図である。 Ｄ／Ａ変換装置に入力されるディジタルデータの状態を示す図である。 Ｄ／Ａ変換装置に入力されるディジタルデータの状態を示す図である。 本発明におけるディジタルデータの状態を示す図である。 本発明におけるディジタルデータの状態を示す図である。 本発明のＤ／Ａ変換装置の構成を示す図である。 本発明のＤ／Ａ変換装置の構成を示す図である。

符号の説明

１−Ｄ／Ａ変換装置
２−シフトレジスタ
３−アドレスデコーダ
４−ラッチ
５−Ｄ／Ａコンバータ
２０−高圧電源部
５０−制御基板
５１−要求シリアル信号出力部
５２−誤動作防止信号制御部

Claims (4)

1. ２値のディジタル信号が伝送されるデータ線、および２値の動作クロックが伝送されるクロック線を駆動する制御装置と、
   前記データ線および前記クロック線を介して前記制御装置に接続されており、前記動作クロックの立ち上がりまたは立ち下がりのタイミングで前記データ線を伝送されるディジタル信号の値が入力され、所定ビットの２値データを一時的に保持するシフトレジスタと、
   前記シフトレジスタが保持する前記所定ビットの２値データに基づいてＤ／Ａ変換を行うＤ／Ａ変換回路と、を備え、
   前記制御装置は、待機時に、前記シフトレジスタに保持される値をすべて同一の値に設定するとともに、前記データ線を伝送されるディジタル信号を前記シフトレジスタが保持する値と同一の値に固定し、かつ、前記動作クロックをディジタル信号の値と異なる値に固定することを特徴とするＤ／Ａ変換装置。
2. 前記シフトレジスタが保持するデータは、Ｄ／Ａ変換されたアナログ値の出力先を示す出力先データと、出力先に対する出力値を示す出力値データと、を含んでおり、
   前記シフトレジスタに保持される値がすべて同一であるときに、前記出力先データが、出力先が存在しない無効アドレスを示すことを特徴とする請求項１に記載のＤ／Ａ変換装置。
3. 前記Ｄ／Ａ変換回路を動作させる信号を検出したときに前記シフトレジスタが保持する２値の値を一括してローにするリセット回路、または前記Ｄ／Ａ変換回路を動作させる信号を検出したときに前記シフトレジスタが保持する２値の値を一括してハイにするプリセット回路をさらに備えたことを特徴とする請求項１または２に記載のＤ／Ａ変換装置。
4. 出力先データおよび出力値データを含む所定ビットのディジタルデータを多チャンネルシリアルＤ／Ａ変換装置に伝送するデータ伝送方法であって、
   待機時に、すべて同一の値で構成され、かつ、出力先が存在しない出力先データを含むディジタルデータを前記多チャンネルシリアルＤ／Ａ変換装置に伝送する伝送工程と、
   前記伝送工程の終了後に、データ線上を伝送され、前記ディジタルデータを構成する２値のディジタル信号と、クロック線上を伝送され、前記多チャンネルシリアルＤ／Ａ変換装置に２値の動作クロックと、を互いに異なる値に固定する設定工程と、
   を含むことを特徴とするデータ伝送方法。

Images