JP2006303247A - データ設定回路 - Google Patents
データ設定回路 Download PDFInfo
- Publication number
- JP2006303247A JP2006303247A JP2005124046A JP2005124046A JP2006303247A JP 2006303247 A JP2006303247 A JP 2006303247A JP 2005124046 A JP2005124046 A JP 2005124046A JP 2005124046 A JP2005124046 A JP 2005124046A JP 2006303247 A JP2006303247 A JP 2006303247A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input signal
- setting circuit
- light emitting
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Led Devices (AREA)
Abstract
【課題】外部からの一つの入力端子に入力される入力信号により複数の記憶部にデータを設定するデータ設定回路に関し、一つの入力端子で複数の記憶部にデータを設定できるデータ設定回路を提供することを目的とする。
【解決手段】本発明は、一つの入力端子に入力された入力信号をそのレベルに応じて0又は1に判定する0/1判定部(131)と、0/1判定部(131)で判定された0又は1の符号列に基づいて識別情報及びデータを取得するデコード部(133)と、データを記憶する複数の記憶部(134−1〜134−n)とを有し、複数の記憶部(134−1〜134−n)のうちデコード部(133)で取得された識別情報に応じた記憶部(134−i)にデータを記憶することを特徴とする。
【選択図】図2
【解決手段】本発明は、一つの入力端子に入力された入力信号をそのレベルに応じて0又は1に判定する0/1判定部(131)と、0/1判定部(131)で判定された0又は1の符号列に基づいて識別情報及びデータを取得するデコード部(133)と、データを記憶する複数の記憶部(134−1〜134−n)とを有し、複数の記憶部(134−1〜134−n)のうちデコード部(133)で取得された識別情報に応じた記憶部(134−i)にデータを記憶することを特徴とする。
【選択図】図2
Description
本発明はデータ設定回路に係り、特に、外部からの一つの入力端子に入力される入力信号により複数の記憶部にデータを設定するデータ設定回路に関する。
近年、液晶パネルなどバックライトとして白色発光ダイオードが用いられるようになっている。このとき、大画面の液晶パネルのバックライトとして白色発光ダイオードを用いる場合、多数の白色発光ダイオードを均一に発光させる必要がある。
発光ダイオードのばらつきや配置によって各発光ダイオードに供給する電流を調整する必要がでている。
従来の発光ダイオード駆動回路は、複数の発光ダイオードを同時に駆動可能な構成とされており、複数の発光ダイオードに流れる電流を一定となるように制御していた(特許文献1参照)。
特開2000−081920号公報
しかるに、従来の発光ダイオード駆動回路では複数の発光ダイオードを同時に駆動可能とされてはいるものの、複数の発光ダイオードの出力を各々別々に制御することができなかった。また、複数の発光ダイオードの出力を別々に制御する場合には、複数の発光ダイオード駆動回路が必要となる。大画面液晶パネルなどのように多数の発光ダイオードを駆動する場合にはICチップ化する必要があった。また、ICチップ化した場合に各発光ダイオードの出力を制御するためには、多数の端子が必要となり、チップ面積が増大するなどの問題点が発生する。このため、少ない端子数で発光ダイオードの出力を個別に設定できるデータ設定回路が望まれている。
本発明は上記の点に鑑みてなされたもので、一つの入力端子で複数の記憶部にデータを設定できるデータ設定回路を提供することを目的とする。
本発明は、一つの入力端子に入力された入力信号をそのレベルに応じて0又は1に判定する0/1判定部(131)と、0/1判定部(131)で判定された0又は1の符号列に基づいて識別情報及びデータを取得するデコード部(133)と、データを記憶する複数の記憶部(134−1〜134−n)とを有し、複数の記憶部(134−1〜134−n)のうちデコード部(133)で取得された識別情報に応じた記憶部(134−i)にデータを記憶することを特徴とする。
0/1判定部(131)は、入力信号が所定のクロック期間、反転したか否かに応じて0又は1を判定することを特徴とする。
所定のクロックは、内部で生成されたクロックを用いることを特徴とする。
所定のクロックは、入力信号の1ビット分の周期に比べて十分に短い周期に設定されていることを特徴とする。
入力信号は、複数の記憶部(134−1〜134−n)を識別する識別情報部(ID)及び記憶部(134−1〜134−n)に記憶するデータ部(DATA)とから構成されたビット信号から構成されていることを特徴とする。
入力信号は、論理0と論理1とで周期が異なるパルスから構成されていることを特徴とする。
上記参照符号はあくまでも参考であり、これによって特許請求の範囲が限定されるものではない。
本発明によれば、一つの入力端子に入力された入力信号をそのレベルに応じて0又は1に判定し、判定された0又は1の符号列に基づいて識別情報及びデータを取得し、取得された識別情報に応じた記憶部にデータを記憶することができるため、一つの入力端子で、複数の記憶部にデータを設定することができ、IC化した際に、端子数を削減でき、よって、ICチップを小型化することができる。
本実施例では、複数の白色発光ダイオードを発光させるためのLEDドライブICにデータ設定回路を提供した例について説明を行う。
図1は本発明の一実施例のシステム構成図を示す。
本実施例のLEDドライブIC100は、昇圧回路111、電流制御回路112−1〜112−n、制御回路113、電流設定回路114から構成され、直流電源101によりn個の白色発光ダイオードLED1〜LEDnを発光させる。
昇圧回路111は、チャージポンプ回路などから構成されており、電源端子T1に直流電源101から供給される電圧を昇圧して出力端子T2から出力する。出力端子T2には、発光ダイオードLED1〜LEDnのアノードが接続されている。発光ダイオードLED1〜LEDnのうちの任意の発光ダイオードLEDiのカソードは、LEDドライブIC100の制御端子T31〜T3nのうちの一つの制御端子T3iに接続されている。
制御端子T3iには、電流制御回路112−1〜112−nうちの任意の電流制御回路112−iを通して接地端子T4に接続されている。電流制御回路112−iは、発光ダイオードLEDiに流れる電流を電流設定回路114により設定された一定の電流となるように制御して、発光ダイオードの輝度を一定に制御する。
制御回路113は、出力端子T2の出力電圧を検出して、出力端子T2の出力電圧が一定となるように昇圧回路111を制御するとともに、電流制御回路112−1〜112−nに流れる電流を検出して、昇圧回路111の昇圧の倍率を昇圧回路111が効率よく動作するように制御する。
電流設定回路114は、電流制御回路112−1〜112−nにより発光ダイオードLED1〜LEDnに流す電流を設定する設置値を電流制御回路112−1〜112−n毎に別々に設定する。
〔電流設定回路114〕
本実施例の電流設定回路114は、データ設定回路121及びn個の変換回路122−1〜122−nから構成されている。データ設定回路121は、1つの設定端子T5から供給される入力信号から識別情報及び設定データを抽出して、n個の変換回路112−1〜112−nに振り分けて供給する。n個の変換回路112−1〜112−nは、データ設定回路111から供給された設定データを電流、あるいは電圧に変換して電流制御回路112−1〜112−nに供給する。
本実施例の電流設定回路114は、データ設定回路121及びn個の変換回路122−1〜122−nから構成されている。データ設定回路121は、1つの設定端子T5から供給される入力信号から識別情報及び設定データを抽出して、n個の変換回路112−1〜112−nに振り分けて供給する。n個の変換回路112−1〜112−nは、データ設定回路111から供給された設定データを電流、あるいは電圧に変換して電流制御回路112−1〜112−nに供給する。
〔データ設定回路121〕
データ設定回路121は、0/1判定回路131、内部クロック生成回路132、デコーダ133、n個のレジスタ134−1〜134−nから構成されている。
データ設定回路121は、0/1判定回路131、内部クロック生成回路132、デコーダ133、n個のレジスタ134−1〜134−nから構成されている。
0/1判定回路131は、カウンタなどを有しており、内部クロック生成回路132から供給される内部クロックをカウントして、入力信号が反転してから次に反転が起こるまでのカウント値に応じて入力信号が0か、1かを判定している。
図3は0/1判定回路131の動作説明図を示す。図3(A)は内部クロック生成回路132で生成される内部クロック、図3(B)、(C)は論理0に相当する入力信号の波形図、図3(D)、(E)は論理1に相当する入力信号の波形図を示している。ここで、論理1に相当する入力信号は、論理0に相当する入力信号の1/2の周期となるように設定されている。
0/1判定回路131は、時刻t1で入力信号が反転した場合、図3(A)に示す内部クロックのカウントを開始する。時刻t2で図3(D)、(E)に示すように論理1に相当する入力信号が反転すると、内部クロックのカウント値は「4」で終了し、次のクロックで「1」にリセットされる。また、時刻t3で図3(B)、(C)に示すように論理0に相当する入力信号が反転すると、内部クロックのカウント値は「8」までカウントされる。
したがって、例えば、内部クロックのカウント値が{3」、「4」、「5」のときは、入力信号の論理を「1」と判定し、内部クロックのカウント値が「7」、「8」、「9」のときは、入力信号の論理を「0」と判定することにより、入力信号の論理を判定できる。
0/1判定回路131の判定論理は、デコーダ133に供給される。デコーダ133は、0/1判定回路131から供給される論理「0」、「1」のパターンにより識別情報及びデータを検出し、識別情報に対応するレジスタ134−iにデータを記憶する。
レジスタ134−iに記憶されたデータは、レジスタ134−iに対応する変換回路122−iに供給される。変換回路122−iは、レジスタ134−iから供給されたデータを基準電流あるいは電圧に変換して、変換回路122−iに対応する電流制御回路112−iに供給する。電流制御回路112−iは、供給された基準電流あるいは基準電圧となるように、制御端子T3iから引き込まれる電流を制御する。
〔動作〕
図4は入力信号のデータフォーマットを示す。図4(A)は全体のフォーマット、図4(B)は識別情報IDに対するチャンネルの対応、図4(C)はデータに対する出力の対応を示している。
図4は入力信号のデータフォーマットを示す。図4(A)は全体のフォーマット、図4(B)は識別情報IDに対するチャンネルの対応、図4(C)はデータに対する出力の対応を示している。
また、図5はデコーダ133の動作説明図を示す。図5(A)は内部クロック、図5(B)は第1の入力信号、図5(C)は第1の入力信号の論理パターン、図5(D)は第2の入力信号、図5(E)は第2の入力信号の論理パターン、図5(F)は第3の入力信号、図5(G)は第3の入力信号の論理パターン、図5(H)は第4の入力信号、図5(I)は第4の入力信号の論理パターン、図5(J)は第5の入力信号、図5(K)は第5の入力信号の論理パターン、図5(L)は第6の入力信号、図5(M)は第6の入力信号の論理パターンを示す。
入力信号は、例えば、n=6で、設定データが10段階の場合には、図4(A)に示すように3ビットの識別情報IDと4ビットの設定データDATAからなる合計7ビットのデータで構成される。
3ビットの識別情報IDが「000」の場合には、デコーダ133は図4(B)に示すようにチャンネル1に対応する記憶部、例えば、レジスタ134−1をデータ書き込み可能な状態として、識別情報の後に続く4ビットのデータをレジスタ134−1に供給することにより、データをレジスタ134−1に記憶させる。また、3ビットの識別情報IDが「001」の場合には、デコーダ133は図4(B)に示すようにチャンネル2に対応する記憶部、例えば、レジスタ134−2をデータ書き込み可能な状態として、識別情報の後に続く4ビットのデータをレジスタ134−2に供給することにより、データをレジスタ134−2に記憶させる。
3ビットの識別情報IDが「010」の場合には、デコーダ133は図4(B)に示すようにチャンネル3に対応する記憶部、例えば、レジスタ134−3をデータ書き込み可能な状態として、識別情報の後に続く4ビットのデータをレジスタ134−3に供給することにより、データをレジスタ134−3に記憶させる。3ビットの識別情報IDが「011」の場合には、デコーダ133は図4(B)に示すようにチャンネル4に対応する記憶部、例えば、レジスタ134−4をデータ書き込み可能な状態として、識別情報の後に続く4ビットのデータをレジスタ134−4に供給することにより、データをレジスタ134−4に記憶させる。
3ビットの識別情報IDが「100」の場合には、デコーダ133は図4(B)に示すようにチャンネル5に対応する記憶部、例えば、レジスタ134−5をデータ書き込み可能な状態として、識別情報の後に続く4ビットのデータをレジスタ134−5に供給することにより、データをレジスタ134−5に記憶させる。3ビットの識別情報IDが「111」の場合には、デコーダ133は図4(B)に示すようにチャンネル6に対応する記憶部、例えば、レジスタ134−6をデータ書き込み可能な状態として、識別情報の後に続く4ビットのデータをレジスタ134−6に供給することにより、データをレジスタ134−6に記憶させる。
なお、4ビットのデータが「1001」がレジスタ134−iに設定されることにより発光ダイオードの最大出力の10%となるように、「1000」で発光ダイオードの最大出力の20%、「0111」がレジスタ134−iに設定されることにより発光ダイオードの最大出力の30%、「0110」で発光ダイオードの最大出力の40%、「0101」がレジスタ134−iに設定されることにより発光ダイオードの最大出力の50%、「0100」がレジスタ134−iに設定されることにより発光ダイオードの最大出力の60%、「0011」がレジスタ134−iに設定されることにより発光ダイオードの最大出力の70%、「0010」で発光ダイオードの最大出力の80%、「0001」がレジスタ134−iに設定されることにより発光ダイオードの最大出力の90%、「0000」で発光ダイオードの最大出力の100%となるように制御される。
ここで、例えば、図5(B)、(C)に示すような第1の入力信号が供給されると、チャンネル1に相当する電流制御回路112−1により発光ダイオードLED1が出力50%に制御される。また、図5(D)、(E)に示すような第2の入力信号が供給されると、チャンネル2に相当する電流制御回路112−2により発光ダイオードLED2が出力60%に制御される。
図5(F)、(G)に示すような第3の入力信号が供給されると、チャンネル3に相当する電流制御回路112−3により発光ダイオードLED3が出力70%に制御される。また、図5(H)、(I)に示すような第4の入力信号が供給されると、チャンネル4に相当する電流制御回路112−4により発光ダイオードLED4が出力80%に制御される。
図5(J)、(K)に示すような第5の入力信号が供給されると、チャンネル5に相当する電流制御回路112−5により発光ダイオードLED5が出力90%に制御される。また、図5(L)、(M)に示すような第6の入力信号が供給されると、チャンネル6に相当する電流制御回路112−6により発光ダイオードLED6が出力100%に制御される。
〔効果〕
本実施例によれば、一つの設定端子T5に入力された入力信号をそのレベルに応じて0又は1に判定し、判定された0又は1の符号列に基づいて識別情報及びデータを取得し、取得された識別情報に応じたレジスタ134−1〜134−nにデータを記憶することができるため、IC化した際に、端子数を削減でき、よって、ICチップを小型化することができる。
本実施例によれば、一つの設定端子T5に入力された入力信号をそのレベルに応じて0又は1に判定し、判定された0又は1の符号列に基づいて識別情報及びデータを取得し、取得された識別情報に応じたレジスタ134−1〜134−nにデータを記憶することができるため、IC化した際に、端子数を削減でき、よって、ICチップを小型化することができる。
また、このような電流設定回路114を発光ダイオードドライブIC100に内蔵することにより、一つの設定端子で、発光ダイオードドライブIC100によって駆動される複数の発光ダイオードLED1〜LEDnの出力を各々別々に設定できる。よって、例えば、グラディエーションやウェーブなどの効果を容易に実現できる。
100 発光ダイオードドライブIC
101 直流電源、LED1〜LEDn 発光ダイオード
111 昇圧回路、112−1〜112−n 電流制御回路、113 制御回路
114 電流設定回路
121 データ設定回路、122−1〜122−n 変換回路
131 0/1判定回路、132 内部クロック生成回路、133 デコーダ
134−1〜134−n レジスタ
101 直流電源、LED1〜LEDn 発光ダイオード
111 昇圧回路、112−1〜112−n 電流制御回路、113 制御回路
114 電流設定回路
121 データ設定回路、122−1〜122−n 変換回路
131 0/1判定回路、132 内部クロック生成回路、133 デコーダ
134−1〜134−n レジスタ
Claims (5)
- 一つの入力端子に入力された入力信号をそのレベルに応じて0又は1に判定する0/1判定部と、
前記0/1判定部で判定された0又は1の符号列に基づいて識別情報及びデータを取得するデコード部と、
前記データを記憶する複数の記憶部とを有し、
前記複数の記憶部のうち前記デコード部で取得された前記識別情報に応じた記憶部に前記データを記憶することを特徴とするデータ設定回路。 - 前記0/1判定部は、前記入力信号が所定のクロック期間、反転したか否かに応じて0又は1を判定することを特徴とする請求項1記載のデータ設定回路。
- 前記所定のクロックは、内部で生成されたクロックを用いることを特徴とする請求項2記載のデータ設定回路。
- 前記所定のクロックは、前記入力信号の1ビット分の周期に比べて十分に短い周期に設定されていることを特徴とする請求項2又は3記載のデータ設定回路。
- 前記入力信号は、前記複数の記憶部を識別する識別情報部及び前記記憶部に記憶するデータ部とから構成されたことを特徴とする請求項1乃至4のいずれか一項記載のデータ設定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124046A JP2006303247A (ja) | 2005-04-21 | 2005-04-21 | データ設定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124046A JP2006303247A (ja) | 2005-04-21 | 2005-04-21 | データ設定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303247A true JP2006303247A (ja) | 2006-11-02 |
Family
ID=37471169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005124046A Pending JP2006303247A (ja) | 2005-04-21 | 2005-04-21 | データ設定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303247A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040659A (ja) * | 2008-08-01 | 2010-02-18 | Heiwa:Kk | Led素子駆動用電源装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104250A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 周波数復調回路 |
JPH0253327A (ja) * | 1988-08-18 | 1990-02-22 | Sony Corp | 信号復調方法 |
JPH04357716A (ja) * | 1991-06-04 | 1992-12-10 | Mitsubishi Electric Corp | マルチチャンネルdaコンバータ |
JP2005094186A (ja) * | 2003-09-16 | 2005-04-07 | Sharp Corp | D/a変換装置およびこれに用いられるデータ伝送方法 |
-
2005
- 2005-04-21 JP JP2005124046A patent/JP2006303247A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104250A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 周波数復調回路 |
JPH0253327A (ja) * | 1988-08-18 | 1990-02-22 | Sony Corp | 信号復調方法 |
JPH04357716A (ja) * | 1991-06-04 | 1992-12-10 | Mitsubishi Electric Corp | マルチチャンネルdaコンバータ |
JP2005094186A (ja) * | 2003-09-16 | 2005-04-07 | Sharp Corp | D/a変換装置およびこれに用いられるデータ伝送方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040659A (ja) * | 2008-08-01 | 2010-02-18 | Heiwa:Kk | Led素子駆動用電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8493004B2 (en) | Ilumination device comprising multiple LEDs | |
US8487554B2 (en) | Illumination device comprising multiple LEDs | |
US7439679B2 (en) | Method and apparatus for illuminating light sources within an electronic device | |
US20070171180A1 (en) | Light source driving circuit, lighting apparatus, display apparatus, field sequential color liquid crystal display apparatus, and information appliance | |
US20060214876A1 (en) | Electronic device having a light bus for controlling light emitting elements | |
US9185763B2 (en) | Light emitting diode string driving method | |
WO2003096436A1 (fr) | Dispositif d'attaque a element electroluminescent et dispositif electronique dote d'un element electroluminescent | |
Lv et al. | Energy-saving driver design for full-color large-area LED display panel systems | |
JP5935192B2 (ja) | 発光デバイスの光放出を制御するための方法 | |
WO2023020361A1 (zh) | 一种灰度补偿电路、显示装置以及灰度补偿方法 | |
JP2011199220A (ja) | 発光素子駆動装置 | |
US9072128B2 (en) | Light-emitting diode driving circuits and driving methods thereof | |
CN102338326B (zh) | 发光二极管背光源、液晶显示器及驱动方法 | |
JP2006301450A (ja) | 発光装置、表示装置 | |
JP2013232615A (ja) | 発光ダイオード駆動回路、発光ダイオード駆動装置および駆動方法 | |
CN110139419B (zh) | 发光模块和发光装置 | |
JP5878129B2 (ja) | 電源回路およびそれを用いたディスプレイ装置 | |
JP2006303247A (ja) | データ設定回路 | |
CN113906489A (zh) | 像素结构及其驱动方法、显示装置 | |
JP2010062327A (ja) | 発光素子のドライブ回路 | |
US20110109668A1 (en) | Display driving circuit and display driving system | |
US20110109669A1 (en) | Display driving circuit and display driving system | |
CN113516943A (zh) | 一种led阵列的控制装置、方法及led显示屏 | |
US10631376B2 (en) | High brightness LED matrix driving system | |
JP2011211271A (ja) | 信号生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |