JP2005079118A - Ru含有導電性酸化物薄膜およびその製造方法 - Google Patents

Ru含有導電性酸化物薄膜およびその製造方法 Download PDF

Info

Publication number
JP2005079118A
JP2005079118A JP2003209635A JP2003209635A JP2005079118A JP 2005079118 A JP2005079118 A JP 2005079118A JP 2003209635 A JP2003209635 A JP 2003209635A JP 2003209635 A JP2003209635 A JP 2003209635A JP 2005079118 A JP2005079118 A JP 2005079118A
Authority
JP
Japan
Prior art keywords
thin film
vapor deposition
chemical vapor
step structure
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003209635A
Other languages
English (en)
Other versions
JP4626132B2 (ja
Inventor
Hiroshi Funakubo
浩 舟窪
Kensho Oshima
憲昭 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tosoh Corp
Original Assignee
Tosoh Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tosoh Corp filed Critical Tosoh Corp
Priority to JP2003209635A priority Critical patent/JP4626132B2/ja
Publication of JP2005079118A publication Critical patent/JP2005079118A/ja
Application granted granted Critical
Publication of JP4626132B2 publication Critical patent/JP4626132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

【課題】従来形成する事が困難であった原子レベルでの平坦性を有するステップ構造のRu含有酸化物導電体薄膜を形成し、かつステップ構造のステップ高さ及びテラス幅をコントロールする事を目的とする。
【解決手段】ステップSrTiOあるいはポリッシュSrTiO基板上に、化学気相成長法用のRu原料及びSr原料を用い、化学気相成長させる事により、原子レベルでの平坦性をを有するステップ構造のRu含有酸化物導電体薄膜を形成することが出来、かつRu/Sr供給比率を変化させる事により、ステップ構造のステップ高さ及びステップ幅を制御する事が出来る事から、Ru含有酸化物導電体の極薄薄膜での構造制御が可能となる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、高平坦性を有するペロブスカイ型構造の導電性酸化物薄膜およびそれを利用した半導体メモリおよび素子に関するものである。
【0002】
【従来の技術】
携帯電話、モバイル機器の高機能化にともなうメモリー容量の急激な増加の結果、データの書き込み、保存、読み出しのための消費電力の増大が問題としてクローズアップされている。このような状況の中で、電源を切断してもデータを失わず、高速でランダムアクセス可能な強誘電体メモリー(以下FeRAMと記す)の製品化が進められている。強誘電体は薄膜の分極を利用したFeRAMでは従来の不揮発性メモリーであるEEPROMやフラッシュメモリーと比較して、書き込み時間が短く、書き込み電圧も低いことから書き込みにおける消費電力が大幅に小さくなる特徴を有している。また、書き換え可能回数もはるかに多いという特徴も有している。
【0003】
強誘電体キャパシターの低電圧化には強誘電体膜に対し、強誘電体の膜厚を薄くして坑電圧を下げるあるいは強誘電体材料そのものの改良により抗電界を下げるなどの検討がなされている。一方、強誘電体キャパシターをはさむ電極材料については、Pt、Ir、Ruなどの貴金属材料とともにペロブスカイト構造を有する酸化物導電体材料を電極として用いる検討がなされている。
【0004】
ペロブスカイト構造を有する酸化物導電体は強誘電体キャパシターと同様の構造を有するため、強誘電体との格子整合性に優れ、強誘電体メモリーの電極材料として使用すると、白金などの電極と比較して良好な疲労耐久性を示すことが知られている。また、ペロブスカイト構造を有する酸化物導電体を電極材料として用いることによりPt電極を用いたキャパシターに比べ、坑電圧が小さく、低電圧での動作が可能となる報告もなされている(例えば非特許文献1参照)。
【0005】
高品質なデバイス作製のためには、高い平坦性を持つ、結晶完全性の高い酸化物導電体薄膜の作製が求められており、さらに、原子レベルまで平坦な構造に成膜することにより、極薄の強誘電体キャパシター構造が可能になり、強誘電体メモリーの高集積化が可能となる。また、トンネルジャンクションを利用した極薄の強誘電体薄膜構造の新デバイスの作成にも、原子レベルまで平坦な酸化物導電体の作成が必要である。
【0006】
【非特許文献1】
有本 由弘ら セラミックス 35 (2000)NO.10
【0007】
【発明が解決しようとする課題】
しかしながら、従来の研究では酸化物導電体薄膜を形成しても、原子レベルまで平坦なステップ構造を有する酸化物導電体を得ることは極めて困難であった。
【0008】
【課題を解決するための手段】
我々はこの点に注目し鋭意検討を行った結果、化学気相成長法などの成膜方法で酸化物導電体をエピタキシャル成長させることにより、原子レベルで極平坦に酸化物導電体を形成させかつ、その原子層のテラスの幅を原料の供給量によりコントロールできることを見出し、化学気相成長法などの薄膜形成方法を用い、格子整合性の良い(100)チタン酸ストロンチウム(SrTiO)結晶ステップ基板上あるいはポリッシュSrTiO基板上にRu含有酸化物導電性薄膜をエピタキシャル成長させ、原子レベルで制御されたステップ構造を有する超平坦構造のRu含有酸化物導電性薄膜及びその製造方法に到達した。
【0009】
すなわち本発明は、原子レベルで制御されたステップ構造を有するRu含有酸化物導電性薄膜である。また本発明は、ステップ構造のテラス幅が10nm以上の上述のRu含有酸化物導電性薄膜である。更に本発明は、ステップ構造のテラス幅が10nm以上の上述のRu含有酸化物導電性薄膜の製造方法である。また本発明は、Ru原料の供給量によりステップ構造のテラス幅を制御するRu含有酸化物導電性薄膜の製造方法である。更に本発明は、化学気相成長法によりステップ構造のテラス幅が10nm以上に制御された超平坦構造のRu含有酸化物導電性薄膜である。また本発明は、化学気相成長法によりステップ構造のテラス幅が10nm以上に制御された超平坦構造のRu含有酸化物導電性薄膜を電極とする強誘電体メモリーである。また本発明は、化学気相成長法のRu原料が2,4−ジメチルペンタジエニル基を少なくとも1つ配位した構造である上述のRu含有酸化物導電性薄膜である。更に本発明は、化学気相成長法のRu原料が2,4−ジメチルペンタジエニル基を少なくとも1つ配位した構造である上述の強誘電体メモリーである。また本発明は、2,4−ジメチルペンタジエニル基を少なくとも1つ配位した構造のRu原料を利用した化学気相蒸着法により形成した、ステップ構造のテラス幅が10nm以上に制御された超平坦構造のSrRuO薄膜およびそのSrRuO薄膜を少なくとも1層有する半導体素子である。以下に本発明を詳しく説明するが、本発明は以下に限定されるものではない。
【0010】
ポリッシュSrTiOあるいはステップ構造を有する(100)SrTiO結晶を用い、化学気相成長法によりRu含有酸化物導電性薄膜を形成することにより、原子レベルで成業されたステップ構造を有する超平坦性Ru含有酸化物導電性薄膜の製造が可能であり、またRu原料と他の元素の供給比率を変化させる事により、そのステップ構造のステップ高さ及びテラス幅を制御する事ができる。
【0011】
本発明におけるRu含有酸化物導電性薄膜としては、BaRuO、SrRuO、CaRuO、Ca(Mg)RuO、SrRuO、CaRuO、BaRuO、TiRu、PbRu、BiRu、NbRu,LuRu、YRu等のぺロブスカイト構造の化合物が挙げられる。
【0012】
薄膜形成方法としては、化学気相成長法によるエピタキシャル成長法が最適であるが、スパッタリング法、イオンプレーティング法、蒸着法などの薄膜形成方法も適用できる。
【0013】
化学気相蒸着法では、Ru原料としてはルテノセン、メチルルテノセン、エチルルテノセン、モノブチルルテノセン等のアルキルルテノセン、Ru(DPM)、Ru(acac)、Ru(OD)等のアセチルアセトナート構造の原料も使用可能であるが、2,4−ジメチルペンタジエニル基を少なくとも1つ配位したオープンジエニル構造を有する、Ru(2,4−ジメチルペンタジエニル)(エチルシクロペンタジエニル)あるいはRu(2,4−ジメチルペンタジエニル)(メチルシクロペンタジエニル)等のハーフオープン構造のRu原料がもっとも好ましい。
【0014】
Sr原料としてはSr(DPM)、Sr(METHD)、Sr(DPM)・trien、Sr(DPM)・trtraen、Sr(OEt)、Sr(OPr)、Sr(HFA)・リガンド等が用いられる。
【0015】
Ca原料としてはCa(OMe)、Ca(OEt)、Ca(OPr)などが挙げられる。Ba原料としては、Ba(DPM)、Ba(OEt)、Ba(OPr)等が挙げられる。Bi原料としてはBiMe、BiPh、Bi(OtAm)、Bi(MMP)等が挙げられる。またMg、Pb、Lu、Yの原料としてはそれぞれのDPM錯体などが挙げられる。
【0016】
Ru含有酸化物導電体の成膜温度は対応する酸化物導電体によって変わるが、当該膜の形成が可能な温度であれば、特に限定されない。成膜圧力もRu含有酸化物導電体のによって変わるが、当該膜の形成が可能な圧力であれば、特に限定されない。
【0017】
【実施例】
以下に実施例をあげて本発明を詳細に説明するが、本発明はこれら実施例のみに限定されるものではない。
【0018】
実施例1
基板としてステップ構造を有する(100)SrTiOを用い、窒素ガスをキャリアーとしてもちい、Sr原料としてSr(C1119(C23、Ru原料として東ソー製Ru(C11)(C)すなわちRu(2,4―ジメチルペンタジエニル)(エチルシクロペンタジエニル)を用い、Ru/Srの供給速度比率を0.4にし、成膜圧力10Torr、酸素流量300sccm、ガス全流量(O+N)を600sccmに設定し、コールドウォール型CVD装置にて基板温度750℃にて60分間成膜を実施した。
【0019】
この薄膜の膜厚は80nmであった。図1は得られた薄膜のX線回折である。図1においてSrRuOのピークにフリンジが確認されることから、平坦な表面を有するSrRuO薄膜が形成されていることがわかる。SrRuO薄膜のロッキングカーブ半価幅は0.040°と狭く、高品質の結晶が得られた。また、四探針法で得られた室温での抵抗率は260μΩ・cmであり、単結晶SrRuOの報告値とほぼ一致した。
【0020】
図2はこの薄膜のAFM画像である。ステップ高さが3.2〜4オングストロームで1ユニットセルに相当している。またステップ幅が約500nmのステップ構造が観察された。成膜基板のステップ構造を同様にAFMにて測定するとステップ高さ3.3〜4.2オングストローム、テラス幅100〜200nmであり、成膜後のSrRuOのテラス幅は基板の3〜5倍であった。
【0021】
実施例2
基板をステップSrTiOからポリッシュSrTiOに変更した以外は実施例1と同様に成膜を実施した。
【0022】
図3は得られた薄膜のX線回折である。図3においてもSrRuOのピークにフリンジが確認されることから、平坦な表面を有するSrRuO薄膜が形成されている。SrRuO薄膜のロッキングカーブ半価幅は0.047°と狭く、高品質の結晶が得られた。成膜基板のステップ構造を同様にAFMにて測定するとステップ高さ6〜8nm、テラス幅500〜1000nmであった。
【0023】
実施例3
Sr/Ruの供給速度比率を0.2から0.7まで変化させて、それぞれの条件にて供給速度比率以外の条件を実施例1と同様に実施した。
原料の供給量Rは以下の式で与えられる。
R=[原料の蒸気圧(Pa)]×r
r=[キャリアガス流量(cm/min)]/{気化器圧力(Pa)}
ここで示す[r(Ru)/r(Sr)]を変化させて供給量比率を変化させた。
【0024】
得られたSrRuO薄膜の組成をXRF(X−ray Fluorescent)にて測定したところ、全ての領域でSr/Ru=1.0の組成のSrRuO単層薄膜が得られた。図4に供給比0.34〜0.45における供給比率とAFMにて測定したテラス幅変化のグラフを示す。図4に示す様に、テラス幅はRuの供給量を増やす事により広くなった。また、図5に供給比0.34〜0.45における供給比率とAFMにて測定したステップ高さ変化のグラフを示す。図5に示す様に、ステップ高さもRuの供給量を増やす事により高くなった。
【0025】
【発明の効果】
以上説明したように、Ru原料としてRu(C11)(C)すなわちRu(2,4―ジメチルペンタジエニル)(エチルシクロペンタジエニル)を用い、SrRuOをステップSrTiOあるいはポリッシュSrTiO基板上に化学気相成長法より、SrRuO薄膜を形成する事により、従来形成する事が困難あった、原子レベルで平坦性を制御した、ステップ構造を有するSrRuO薄膜を作成する事ができる。また、Ru/Sr供給量に比率を変化させることにより、ステップ構造のテラス幅を任意にコントロールすることができる。
【図面の簡単な説明】
【図1】実施例1でステップSrTiO基板を用い、Ru/Sr=0.4で得られたSrRuO薄膜のX線回折である。
【図2】実施例1でステップSrTiO基板を用い、Ru/Sr=0.4で得られたSrRuO薄膜のAFM画像である。
【図3】実施例2でポリッシュSrTiO基板を用い、Ru/Sr=0.4で得られたSrRuO薄膜のX線回折である。
【図4】実施例3で供給比0.34〜0.45における供給比率とAFMにて測定したテラス幅変化のグラフである。
【図5】実施例3で供給比0.34〜0.45における供給比率とAFMにて測定したステップ高さ変化のグラフである。

Claims (9)

  1. 原子レベルで制御されたステップ構造を有するRu含有酸化物導電性薄膜。
  2. ステップ構造のテラス幅が10nm以上の請求項1記載のRu含有酸化物導電性薄膜。
  3. ステップ構造のテラス幅が10nm以上の請求項2記載のRu含有酸化物導電性薄膜の製造方法。
  4. Ru原料の供給量によりステップ構造のテラス幅を制御するRu含有酸化物導電性薄膜の製造方法。
  5. 化学気相成長法によりステップ構造のテラス幅が10nm以上に制御された超平坦構造のRu含有酸化物導電性薄膜。
  6. 化学気相成長法によりステップ構造のテラス幅が10nm以上に制御された超平坦構造のRu含有酸化物導電性薄膜を電極とする強誘電体メモリー。
  7. 化学気相成長法のRu原料が2,4−ジメチルペンタジエニル基を少なくとも1つ配位した構造である請求項5記載のRu含有酸化物導電性薄膜。
  8. 化学気相成長法のRu原料が2,4−ジメチルペンタジエニル基を少なくとも1つ配位した構造である請求項6記載の強誘電体メモリー。
  9. 2,4−ジメチルペンタジエニル基を少なくとも1つ配位した構造のRu原料を利用した化学気相蒸着法により形成した、ステップ構造のテラス幅が10nm以上に制御された超平坦構造のSrRuO薄膜およびそのSrRuO薄膜を少なくとも1層有する半導体素子。
JP2003209635A 2003-08-29 2003-08-29 Ru含有酸化物導電性薄膜の製造方法 Expired - Fee Related JP4626132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003209635A JP4626132B2 (ja) 2003-08-29 2003-08-29 Ru含有酸化物導電性薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003209635A JP4626132B2 (ja) 2003-08-29 2003-08-29 Ru含有酸化物導電性薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2005079118A true JP2005079118A (ja) 2005-03-24
JP4626132B2 JP4626132B2 (ja) 2011-02-02

Family

ID=34402497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003209635A Expired - Fee Related JP4626132B2 (ja) 2003-08-29 2003-08-29 Ru含有酸化物導電性薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP4626132B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009030162A (ja) * 2007-06-26 2009-02-12 Kojundo Chem Lab Co Ltd ストロンチウム含有薄膜の形成方法
JP2010168349A (ja) * 2008-12-25 2010-08-05 Tosoh Corp ルテニウム化合物、その製法及びそれを用いた成膜法
US8293327B2 (en) 2007-06-26 2012-10-23 Kabushikikaisha Kojundokagaku Kenkyusho Process for forming the strontium-containing thin film
CN113820336A (zh) * 2021-07-19 2021-12-21 中国科学院自动化研究所 碳化硅表面原子台阶宽度测量方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945969A (ja) * 1995-08-01 1997-02-14 Matsushita Electric Ind Co Ltd 超伝導素子
JPH09232641A (ja) * 1996-02-21 1997-09-05 Toshiba Corp 超電導素子
WO1999053536A1 (en) * 1998-04-16 1999-10-21 Advanced Technology Materials, Inc. Chemical vapor deposition fabrication of hybrid electrodes for ferroelectric device structures
WO2004008513A1 (ja) * 2002-07-15 2004-01-22 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945969A (ja) * 1995-08-01 1997-02-14 Matsushita Electric Ind Co Ltd 超伝導素子
JPH09232641A (ja) * 1996-02-21 1997-09-05 Toshiba Corp 超電導素子
WO1999053536A1 (en) * 1998-04-16 1999-10-21 Advanced Technology Materials, Inc. Chemical vapor deposition fabrication of hybrid electrodes for ferroelectric device structures
WO2004008513A1 (ja) * 2002-07-15 2004-01-22 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009030162A (ja) * 2007-06-26 2009-02-12 Kojundo Chem Lab Co Ltd ストロンチウム含有薄膜の形成方法
US8293327B2 (en) 2007-06-26 2012-10-23 Kabushikikaisha Kojundokagaku Kenkyusho Process for forming the strontium-containing thin film
JP2010168349A (ja) * 2008-12-25 2010-08-05 Tosoh Corp ルテニウム化合物、その製法及びそれを用いた成膜法
US8748644B2 (en) 2008-12-25 2014-06-10 Tosoh Corporation Ruthenium compound, method of producing the same, method of producing ruthenium-containing thin film using the same, and ruthenium-containing thin film
CN113820336A (zh) * 2021-07-19 2021-12-21 中国科学院自动化研究所 碳化硅表面原子台阶宽度测量方法及系统

Also Published As

Publication number Publication date
JP4626132B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
JP5797230B2 (ja) 前駆体組成物、前駆体溶液の混合液、前駆体蒸気、前駆体組成物を供給する方法、及びチタン酸ジルコン酸鉛(pzt)膜を形成する方法
US8866367B2 (en) Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
JPH0790587A (ja) 強誘電体薄膜の製造方法
CN101542657A (zh) 形成具有高介电常数的结构的方法和具有高介电常数的结构
Han et al. Growth of conductive SrRuO3 films by combining atomic layer deposited SrO and chemical vapor deposited RuO2 layers
Lee et al. Chemical vapor deposition of ruthenium oxide thin films from Ru (tmhd) 3 using direct liquid injection
CN101436597A (zh) 一种用于铁电存储器的铁电薄膜电容及其制备方法
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
Lo Presti et al. Metal‐organic chemical vapor deposition of oxide perovskite films: a facile route to complex functional systems
US20070134934A1 (en) Methods of forming capacitor constructions
JP4626132B2 (ja) Ru含有酸化物導電性薄膜の製造方法
Huang et al. Material characteristics and electrical property of reactively sputtered RuO2 thin films
Bedoya et al. Mocvd of bismuth oxides: Transport properties and deposition mechanisms of the Bi (C6H5) 3 precursor
JP3983091B2 (ja) 酸化物誘電体膜の気相成長方法
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
JP2001220676A (ja) 強誘電体材料薄膜の成膜方法とその用途
Choi et al. Electrical properties of Sb-doped PZT films deposited by dc reactive sputtering using multi-targets
TWI363377B (ja)
KR100423913B1 (ko) 루테늄 함유 박막 형성 방법
US20070058415A1 (en) Method for depositing ferroelectric thin films using a mixed oxidant gas
Bai et al. In-situ low temperature growth and orientation control in MOCVD PZT/RuO2 thin film heterostructures on SiO2/Si substrates
Lu et al. Strontium barium bismuth tantalate layered perovskites: thin film preparation and ferroelectric characteristics
JPH1192922A (ja) 誘電体膜形成用スパッタリングターゲット、その製造方法および強誘電体メモリの製造方法
KR100372018B1 (ko) 반도체 메모리 소자의 캐패시터 및 그 제조 방법
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees