JP2005077950A - ヒストグラム制御画質補正回路 - Google Patents
ヒストグラム制御画質補正回路 Download PDFInfo
- Publication number
- JP2005077950A JP2005077950A JP2003310596A JP2003310596A JP2005077950A JP 2005077950 A JP2005077950 A JP 2005077950A JP 2003310596 A JP2003310596 A JP 2003310596A JP 2003310596 A JP2003310596 A JP 2003310596A JP 2005077950 A JP2005077950 A JP 2005077950A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- correction
- output
- luminance level
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000009826 distribution Methods 0.000 claims abstract description 123
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 238000005070 sampling Methods 0.000 claims abstract description 18
- 239000000284 extract Substances 0.000 claims abstract description 6
- 230000010354 integration Effects 0.000 claims description 40
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000010606 normalization Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Facsimile Image Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】
中域部分の入出力特性が変動せず、急激な傾斜となる部分が存在しない補正曲線を生成すること。
【解決手段】
入力された輝度信号Yについて、N個(Nは自然数)の画素につき1個の画素を抽出する画素サンプリング処理部と、複数のカウンタからなり前記画素サンプリング処理部で抽出した画素の輝度レベルに応じてカウントしてヒストグラム分布を検出する分布検出部と、前記分布検出部のカウンタからの突出した出力に制限をかけ、入力輝度レベルと出力輝度レベルが特定された少なくとも1つの固定点を境界にして低階調側と高階調側でそれぞれ補正曲線を生成したのち前記固定点で結合して全体としての補正曲線を生成する補正曲線生成部とを具備してなる。
【選択図】 図1
中域部分の入出力特性が変動せず、急激な傾斜となる部分が存在しない補正曲線を生成すること。
【解決手段】
入力された輝度信号Yについて、N個(Nは自然数)の画素につき1個の画素を抽出する画素サンプリング処理部と、複数のカウンタからなり前記画素サンプリング処理部で抽出した画素の輝度レベルに応じてカウントしてヒストグラム分布を検出する分布検出部と、前記分布検出部のカウンタからの突出した出力に制限をかけ、入力輝度レベルと出力輝度レベルが特定された少なくとも1つの固定点を境界にして低階調側と高階調側でそれぞれ補正曲線を生成したのち前記固定点で結合して全体としての補正曲線を生成する補正曲線生成部とを具備してなる。
【選択図】 図1
Description
本発明は、プラズマディスプレイパネル(PDP)等のディスプレイ装置に映像を表示する場合に使用されてきた画質補正回路に関するものであり、ヒストグラム分布に基づいて最適な補正曲線を生成して出力するヒストグラム制御画質補正回路に関するものである。
従来より、プラズマディスプレイパネル(PDP)等のディスプレイ装置に映像を表示する場合に、入力信号を基にして入出力特性を補正する画質補正処理が行われてきた。例えば、映像の平均入力レベルを求め、この平均入力レベルを基に補正曲線を選択して補正を行う方法が存在するが、図6(a)のように低階調部に分布が集中しているときと、図6(b)のように中階調部に分布が集中しているときとの平均入力レベルが同一である場合に、この方法では、これらの映像の偏りを検出することができずに同一の補正曲線を選択してしまうため、十分な補正を行うことができなかった。
そこで、本出願人は、平均入力レベルは同一であるが輝度の分布が異なる図6(a)と図6(b)のような場合を区別して補正を行う方法として、特許文献1に記載の映像信号補正回路を提案している。この特許文献1に記載の映像信号補正回路は、入力された映像信号の入力レベルの分布、いわゆるヒストグラムを検出し、このヒストグラムのうち全体のM%(0<M<100)を占める領域の両端の点a1、a2を算出し、a1、a2間の傾きが最大となる補正曲線をROMから選択して補正を行うものである。この方法を用いることで、図6(a)、図6(b)のようなヒストグラム分布の場合には、それぞれ図7(a)、図7(b)のような補正曲線が選択されることとなり、平均入力レベルは同一であるが輝度の分布が異なる場合を区別して補正を行うことができる。
特開2000−287104号公報
上記特許文献1記載の映像信号補正回路を用いることで、ヒストグラムの分布に応じた補正曲線を生成することができるが、図7(a)(b)に示すように、これらの補正曲線は補正前の特性に比べて急激な傾斜をしているため、映像全体が明るくなりすぎたり、逆に画質が劣化したりするという問題があった。
また、特許文献1記載の映像信号補正回路では、図2に示すような、ヒストグラムの分布の山が2つ存在する場合に最適な補正曲線を生成することができないという、問題があった。
さらに、特許文献1記載の映像信号補正回路では、1フレームの画素数のうち95%までカウントしなければヒストグラムの分布を検出することができず、大規模なカウンタが必要となり、全体としての回路規模が大きくなってしまうという問題があった。
また、特許文献1記載の映像信号補正回路では、図2に示すような、ヒストグラムの分布の山が2つ存在する場合に最適な補正曲線を生成することができないという、問題があった。
さらに、特許文献1記載の映像信号補正回路では、1フレームの画素数のうち95%までカウントしなければヒストグラムの分布を検出することができず、大規模なカウンタが必要となり、全体としての回路規模が大きくなってしまうという問題があった。
本発明は、上記問題点に鑑みなされたもので、どのようなヒストグラム分布に対しても最適な補正曲線であり、中域部分の入出力特性が変動せず、かつ、画質の劣化を招くような急激な傾斜となる部分が存在しない補正曲線を生成することができるヒストグラム制御画質補正回路を提供することを目的とするものである。
請求項1記載の発明は、入力された輝度信号Yについて、N個(Nは自然数)の画素につき1個の画素を抽出する画素サンプリング処理部と、複数のカウンタからなり前記画素サンプリング処理部で抽出した画素の輝度レベルに応じてカウントしてヒストグラム分布を検出する分布検出部と、前記分布検出部のカウンタからの突出した出力に制限をかけ、入力輝度レベルと出力輝度レベルが特定された少なくとも1つの固定点を境界にして低階調側と高階調側でそれぞれ補正曲線を生成したのち前記固定点で結合して全体としての補正曲線を生成する補正曲線生成部とを具備してなることを特徴とするヒストグラム制御画質補正回路である。
請求項2記載の発明は、入力された輝度信号Yについて、N個(Nは自然数)の画素につき1個の画素を抽出する画素サンプリング処理部と、複数のカウンタからなり前記画素サンプリング処理部で抽出した画素の輝度レベルに応じてカウントしてヒストグラム分布を検出する分布検出部と、前記分布検出部のカウンタからの突出した出力に制限をかけ、入力輝度レベルと出力輝度レベルが特定された少なくとも1つの固定点を境界にして低階調側と高階調側でそれぞれ補正曲線を生成したのち前記固定点で結合して全体としての補正曲線を生成する補正曲線生成部と、前記補正曲線生成部からの補正曲線についてフレーム間での微小な変化及び急激な変化を抑制する時間軸フィルタ部と、前記時間軸フィルタ部からの補正曲線に基づいて輝度信号Yの階調特性を補正して輝度信号Y´として出力する階調特性補正部とを具備してなることを特徴とするヒストグラム制御画質補正回路である。
請求項3記載の発明は、請求項1又は2記載のヒストグラム制御画質補正回路に加えて、分布検出部は、入力輝度信号Yの輝度レベル0から最高輝度レベルまでを均等かつ複数に分割し、その分割したそれぞれの輝度レベル範囲をカウントする複数のカウンタからなり、前記画素サンプリング処理部で抽出した画素について、その輝度レベルに対応したカウンタでカウントするようにしたことを特徴とするものである。
請求項4記載の発明は、請求項1、2又は3記載のヒストグラム制御画質補正回路に加えて、補正曲線生成部は、前記分布検出部の複数のカウンタの出力に対して上限及び下限をそれぞれ設定して制限をかける制限処理部と、前記制限処理部からの複数のカウンタに対応した出力のうち、ある入力と出力が同一の輝度レベルである点を固定点とし、この固定点より低階調側のカウンタに対応した出力を積算して低階調側の補正曲線を生成する第一の積分処理部と、前記固定点より高階調側のカウンタに対応した出力を積算して高階調側の補正曲線を生成する第二の積分処理部と、前記第一の積分処理部と第二の積分処理部の出力を前記固定点で結合し、かつ、輝度レベル出力に正規化して出力する正規化処理部とからなることを特徴とするものである。
請求項5記載の発明は、請求項1、2又は3記載のヒストグラム制御画質補正回路に加えて、補正曲線生成部は、前記分布検出部の複数のカウンタの出力に対して上限及び下限をそれぞれ設定して制限をかける制限処理部と、前記制限処理部からの複数のカウンタに対応した出力のうち、ある入力と出力が同一の輝度レベルである点を固定点とし、この固定点より低階調側のカウンタに対応した出力について偏った分布を検出して制御する第一の偏分布制御処理部と、前記固定点より高階調側のカウンタに対応した出力について偏った分布を検出して制御する第二の偏分布制御処理部と、前記第一の偏分布制御処理部の出力を積算して低階調側の補正曲線を生成する第一の積分処理部と、前記第二の偏分布制御処理部の出力を積算して高階調側の補正曲線を生成する第二の積分処理部と、前記第一の積分処理部と第二の積分処理部の出力を前記固定点で結合し、かつ、輝度レベル出力に正規化して出力する正規化処理部とからなることを特徴とするものである。
請求項6記載の発明は、請求項1、2、3、4又は5記載のヒストグラム制御画質補正回路に加えて、階調特性補正部の後段に、マトリクス変換処理部とγ補正処理部を順次設け、前記マトリクス変換処理部は、階調特性補正部からの輝度信号Y´と、別途設けた色差信号入力端子からの色差信号Cr、及び、色差信号Cbとが入力されて、これら3つの信号に基づいてマトリクス変換処理をしてR、G、B信号を生成し、前記γ補正処理部では、前記マトリクス変換処理部で生成したR、G、B信号にγ補正処理をして出力するようにしたことを特徴とするものである。
請求項1記載の発明によれば、どのようなヒストグラム分布に対しても最適な補正曲線であり、中域部分の入出力特性が変動せず、かつ、急激な傾斜となる部分が存在しない補正曲線を生成することができる。
請求項2記載の発明によれば、どのようなヒストグラム分布に対しても最適な補正曲線であり、中域部分の入出力特性が変動せず、かつ、急激な傾斜となる部分が存在しない補正曲線を生成することができる。また、時間軸フィルタ部を設けたので、フレーム間での補正曲線の微小な変化及び急激な変化を抑制することができる。
請求項3記載の発明によれば、入力輝度信号Yの輝度レベル0から最高輝度レベルまでを均等かつ複数に分割し、その分割したそれぞれの輝度レベル範囲に対応させた複数のカウンタによって分布検出部を構成したので、正確なヒストグラム分布を検出することができる。
請求項4記載の発明によれば、制限処理部で制限をかけたカウンタの出力を用いて低階調側と高階調側でそれぞれ補正曲線を生成し、これを固定点で結合し、かつ、輝度レベル出力に正規化して出力するようにしたので、急激な傾斜となる部分がなく、固定点の階調特性が変動することのない補正曲線を生成することができ、安定した画質を提供することができる。
請求項5記載の発明によれば、制限処理部で制限をかけたカウンタの出力にさらに偏分布制御処理部で偏った分布を検出して制御するようにし、この偏分布制御処理部の出力を用いて低階調側と高階調側でそれぞれ補正曲線を生成し、これを固定点で結合し、かつ、輝度レベル出力に正規化して出力するようにしたので、急激な傾斜となる部分及び極端な補正となる偏りがなく、固定点の階調特性が変動することのない補正曲線を生成することができ、安定した画質を提供することができる。
請求項6記載の発明によれば、階調特性の補正に加えてγ補正処理も行えるので、低階調部と高階調部の階調特性を向上させることができる。
本発明によるヒストグラム制御画質補正回路は、N個につき1個の割合でサンプリング処理した画素の輝度信号に基づいて補正曲線を生成するにあたって、補正を行わなくても比較的階調特性の良い中域部分については、むしろ補正によって画質劣化の恐れがあるため、入力階調の中間点にあたる入力輝度レベル128で出力輝度レベル128(16進数表記では輝度レベル80)を固定して変化しないようにし、この中間点よりも低階調側と高階調側でそれぞれ独立して補正曲線を生成した後、最終的に中間点でこれら2つの補正曲線を結合するようにしたことを特徴とするものであり、また、それらの補正曲線の生成にあたっては、急激な傾斜となる部分が存在しないように制限をかける構成としている。
本発明によるヒストグラム制御画質補正回路の構成を図1のブロック図を用いて説明する。図1において、輝度信号入力端子11からの輝度信号Yは、画素サンプリング処理部12に入力されるとともに、階調特性補正部16に入力される。画素サンプリング処理部12からの出力は、分布検出部13、補正曲線生成部14、及び、時間軸フィルタ部15を順次経た後、補正曲線として階調特性補正部16へ出力され、階調特性補正部16では補正曲線に基づいて輝度信号Yの階調特性を補正して、輝度信号出力端子17から出力する。
前記画素サンプリング処理部12は、輝度信号入力端子11からの輝度信号Yについて、N(Nは自然数)個につき1個の画素を抽出するサンプリング処理を行う。例えば、32個の画素に1個の割合でサンプリングして、後段の分布検出部13に出力する。これによってカウンタの規模を小さくすることが可能となる。ここで、N個につき1個の画素を抽出する場合のNの条件はどのようなものであっても良いが、例えばN=2とすると、ヒストグラムの分布の精度は高く保てるがカウンタの規模を小さくすることができず、また、N=128とすると、カウンタの規模は非常に小さくすることができるがヒストグラムの分布の精度は低くなってしまうため、適宜最適な値を設定することが望ましい。
前記分布検出部13において、18a〜18hは、Lカウンタ0〜Lカウンタ7の8個のカウンタであり、19a〜19hは、Hカウンタ0〜Hカウンタ7の8個のカウンタであり、これら16個のカウンタは、輝度信号Yの256階調を16分割して、低階調側の輝度レベル0〜127に該当する画素についてはLカウンタ0〜Lカウンタ7でそれぞれカウントし、高階調側の輝度レベル128〜255に該当する画素についてはHカウンタ0〜Hカウンタ7でそれぞれカウントし、それぞれのカウンタでのカウント値を、後段の補正曲線生成部14における制御処理部20に出力する構成となっている。例えば、輝度レベル18の画素はLカウンタ1でカウントされることとなり、輝度レベル230のHカウンタ6でカウントされることとなる。
前記補正曲線生成部14は、前記分布検出部13の各カウンタからの出力に制限をかけるための制限処理部20と、制限処理部20の低階調側の出力から低階調側に該当する補正曲線を生成する積分処理部21と、制限処理部20の高階調側の出力から高階調側に該当する補正曲線を生成する積分処理部22と、画素数から求めた補正曲線を0〜255の輝度レベルの単位に正規化するための正規化処理部23とからなる。
前記制限処理部20は、Lカウンタ0〜Lカウンタ7及びHカウンタ0〜Hカウンタ7のそれぞれの出力に上限と下限を設定して、上限を超える場合には上限値を出力し、下限を下回る場合には下限値を出力する構成となっており、補正曲線が極端に急傾斜で変化することを防ぐ構成となっている。ここで設定する上限と下限は、それぞれのカウンタで独自に設定することが可能であり、例えば高階調側に比べて低階調側の制限を強くしたい場合などに調整が可能である。Lカウンタ0〜Lカウンタ7(低階調側)からのカウント値は、それぞれ上限又は下限を超える場合には制限処理部20で制限された後、後段の積分処理部21に出力され、Hカウンタ0〜Hカウンタ7(高階調側)からのカウント値は、それぞれ上限又は下限を超える場合には制限処理部20で制限された後、後段の積分処理部21に出力される。
前記積分処理部21は、Lカウンタ0〜Lカウンタ7(低階調側)からのカウント値にそれぞれ制限処理部20で上限又は下限によって制限された出力を順次積算していくことにより、低階調側に該当する補正曲線を生成するためのものである。具体的には、0から始まって、先ずLカウンタ0のカウント値が1つ目の出力となり、次にLカウンタ0のカウント値にLカウンタ1のカウント値を加算したものが2つ目の出力となり、Lカウンタ0のカウント値にLカウンタ1のカウント値を加算しさらにLカウンタ2のカウント値を加算したものが3つ目の出力値となる、といったように、カウンタのカウント値を次々と積算していきLカウンタ7まで積算した8つの出力値の包絡線を結んだものが低階調側の補正曲線となる。同様に、前記積分処理部22は、Hカウンタ0〜Hカウンタ7(高階調側)からのカウント値にそれぞれ制限処理部20で上限又は下限によって制限された出力を順次積算していくことにより、高階調側に該当する補正曲線を生成するためのものであり、その具他的方法も同様である。
前記正規化処理部23は、画素数の単位で求めた補正曲線を0〜255の輝度レベルの単位に正規化するためのものである。前記積分処理部21及び積分処理部22では、Lカウンタ0〜Lカウンタ7及びHカウンタ0〜Hカウンタ7でカウントした画素数の単位で積算処理を行って補正曲線を求めているが、これを輝度レベル単位の補正曲線に正規化する必要がある。そこで、積分処理部21で生成した低階調側の補正曲線と、積分処理部22で生成した高階調側の補正曲線とを中間点である入力輝度レベル128の点で結合する。中間点は、入力輝度レベル128のとき出力輝度レベル128となるように固定した点であり、この点を基準として、それぞれ画素数で表記された低階調側と高階調側の補正曲線を出力輝度レベルで表記されるように正規化して、後段の時間軸フィルタ部15の動的フィルタ24に出力する。
前記時間軸フィルタ部15は、フレーム間での急激な輝度レベル変化を抑えるための動的フィルタ24と、フレーム間での輝度レベルの変化が一定値以下の場合には変化前の輝度レベルを採用するヒステリシス25とで構成されている。
前記動的フィルタ24は、フレームが切替わった際に急激に輝度レベルが変化することによる視認性の低下の現象を防ぐために、フレームの切替えの前後で輝度レベルに一定値以上の変化があった場合には、直接に変化させずに、輝度値が緩やかに変化するように調整するための構成である。具体的には、1フレーム前の輝度レベルaと現在のフレームの輝度レベルbとの差が、設定値m以上又は設定値−m以下の場合には、輝度レベルbを直接に出力せずに、(b−a)と係数k(0<k<1)の積をaに加算したものを出力する。つまり、|(b−a)|≧mのときは、a+(b−a)×kを輝度レベルとして出力するようにする。例えば、輝度レベルの変化が10以上の場合に適用することとして、設定値m=10、係数k=0.2として構成したときに、同一の画素について、1フレーム前の輝度レベルが「10」であり、現在のフレームの輝度レベルが「20」であるとすると、これらの輝度レベルの差は10となり設定値m=10と等しいので、現在のフレームでは輝度レベル「20」は出力されず、替わりに、10+(20−10)×0.2=12で演算された輝度レベル「12」が出力されることになる。この動的フィルタ24の出力は、後段のヒステリシス25に入力される。なお、設定値m=10、係数k=0.2としたのは、ほんの一例にすぎず、設定値m及び係数kの値は適宜設定可能なものである。
前記ヒステリシス25は、1フレーム前の輝度レベルと現在のフレームの輝度レベルとの差が一定値以下の場合には、現在のフレームの輝度レベルを出力せずに、変化前の輝度レベルを採用するための構成であり、これは、例えば、フレームが切替わる毎に、輝度レベルが30、33、30、33、・・・といったようなわずかな変化を交互に繰り返すと、画像がちらつく現象が生じてしまうので、これを防ぐことを目的としたものである。上記一定値は任意に設定できるものであるが、例えば、輝度レベルの変化が3以下の場合には変化前の輝度レベルを採用するようにすると、上記のように輝度レベル「30」と「33」を繰り返す場合には、輝度レベル「30」に固定されることになり、輝度レベルが4以上変化したときにはじめて切替わることになる。このヒステリシス25の出力は、後段の階調特性補正部16に入力される。
前記階調特性補正部16では、分布検出部13、補正曲線生成部14、及び、時間軸フィルタ部15を順次経て生成された補正曲線に基づいて、階調特性を補正して出力する。補正曲線は、入力輝度レベルに対する出力輝度レベルの関係を表したものであるため、この補正曲線に基づいて、輝度信号入力端子11からの輝度信号Yに対する出力輝度信号Y´を選択して輝度信号出力端子17から出力する。
上記のような構成における本発明の作用について説明する。
輝度信号入力端子11から入力された輝度信号Yは、画素サンプリング処理部12に入力されて、ここで32個につき1個の画素を抽出するサンプリング処理が行われ、サンプリングした画素の輝度信号Yの情報については後段の分布検出部13に出力される。分布検出部13に入力された輝度信号Yは、その輝度レベルに応じてそれぞれLカウンタ0〜Lカウンタ7の何れか、又は、Hカウンタ0〜Hカウンタ7何れかのカウンタでカウントされる。
輝度信号入力端子11から入力された輝度信号Yは、画素サンプリング処理部12に入力されて、ここで32個につき1個の画素を抽出するサンプリング処理が行われ、サンプリングした画素の輝度信号Yの情報については後段の分布検出部13に出力される。分布検出部13に入力された輝度信号Yは、その輝度レベルに応じてそれぞれLカウンタ0〜Lカウンタ7の何れか、又は、Hカウンタ0〜Hカウンタ7何れかのカウンタでカウントされる。
ここで、図2に示すような入力輝度レベル128部分を境界にして低輝度側と高輝度側にそれぞれ分布の山を持ち、全体として2つの分布の山を持つ信号が入力されると、低階調側の山についてはLカウンタ0〜Lカウンタ7でカウントされ、高階調側の山についてはHカウンタ0〜Hカウンタ7でカウントされる。このとき低階調側の山は、Lカウンタ3とLカウンタ4で最もカウント値が大きくなり、Lカウンタ0とLカウンタ7は0に近いカウント値となる。同様に、高階調側の山は、Hカウンタ3とHカウンタ4で最もカウント値が大きくなり、Hカウンタ0とHカウンタ7は0に近いカウント値となる。このような最大のカウント値が非常に大きい、又は、最小のカウント値が非常に小さいカウンタの出力に対しては、制限処理部20で上限又は下限を設定して、それ以上又はそれ以下の出力をしないように制限する。この制限処理部20で制限をかけることによって、急激すぎる傾斜をした補正曲線が生成されることを防止している。
上記のように制限処理部20で制限をかけられた後、Lカウンタ0〜Lカウンタ7からの出力は積分処理部21に入力され、この積分処理部21で順次積分処理を行うことによって低階調側の補正曲線が生成され、Hカウンタ0〜Hカウンタ7からの出力は積分処理部22に入力され、この積分処理部22で順次積分処理を行うことによって高階調側の補正曲線が生成される。それぞれの積分処理部21、22で生成された補正曲線は、中間点である入力輝度レベル128出力輝度レベル128の点を結合点として、正規化処理部23において結合された後、画素数の単位で求めた補正曲線を0〜255の輝度レベルの単位に正規化する。
図2示すようなヒストグラム分布の山が2つある信号について、本発明のヒストグラム制御画質補正回路を用いて補正曲線を生成したものが、図3に示す補正曲線である。この図3の補正曲線を図2のヒストグラム分布と照らし合わせてみると、分布の少ない輝度レベル「00」付近、輝度レベル「80」付近、輝度レベル「FF」付近では、補正曲線の傾きは補正前に比べて緩やかになっているのに対して、分布の集中した2つの山の付近では、補正曲線の傾きは補正前に比べて急傾斜になっている。このように、従来の回路では最適な補正を行うことができなかった図2に示すようなヒストグラム分布に対しても、本発明のヒストグラム制御画質補正回路を用いることで最適な補正曲線を生成することができる。また、中間点を常に固定する方法をとっているため、比較的階調特性の良い中域部分の画質劣化の恐れがなく、安定した画像を提供することができる。なお、図2示すヒストグラム分布は、入力輝度レベル128を境界として左右対称形の分布の例であったが、本発明はこのような分布の場合に限定されるものではなく、どのようなヒストグラム分布に対しても最適な補正曲線を生成することができるものである。
本発明の第2の実施例を図面に基づいて説明する。
図5に示すのが、本発明の第2の実施例としてのヒストグラム制御画質補正回路の構成を示したブロック図であり、実施例1と同一構成のものに関しては同一符号を付して説明する。前記実施例1において、補正曲線生成部14は、前記分布検出部13の各カウンタからの出力に制限をかけるための制限処理部20と、制限処理部20の低階調側の出力から低階調側に該当する補正曲線を生成する積分処理部21と、制限処理部20の高階調側の出力から高階調側に該当する補正曲線を生成する積分処理部22と、画素数から求めた補正曲線を0〜255の輝度レベルの単位に正規化するための正規化処理部23とからなるように構成していた。この構成において、制限処理部20では、各カウンタ毎に上限及び下限を設定してカウント値を制限しているが、これは、各カウンタの出力毎に制御しているものであり、カウンタ間の相関関係については考慮していない。そこで、図5に示すように、制限処理部20と積分処理部21との間に偏分布制御処理部26を設け、制限処理部20と積分処理部22との間に偏分布制御処理部27を設けることで、カウンタ間の相関関係を考慮して分布の偏りを制御するように構成しても良い。
図5に示すのが、本発明の第2の実施例としてのヒストグラム制御画質補正回路の構成を示したブロック図であり、実施例1と同一構成のものに関しては同一符号を付して説明する。前記実施例1において、補正曲線生成部14は、前記分布検出部13の各カウンタからの出力に制限をかけるための制限処理部20と、制限処理部20の低階調側の出力から低階調側に該当する補正曲線を生成する積分処理部21と、制限処理部20の高階調側の出力から高階調側に該当する補正曲線を生成する積分処理部22と、画素数から求めた補正曲線を0〜255の輝度レベルの単位に正規化するための正規化処理部23とからなるように構成していた。この構成において、制限処理部20では、各カウンタ毎に上限及び下限を設定してカウント値を制限しているが、これは、各カウンタの出力毎に制御しているものであり、カウンタ間の相関関係については考慮していない。そこで、図5に示すように、制限処理部20と積分処理部21との間に偏分布制御処理部26を設け、制限処理部20と積分処理部22との間に偏分布制御処理部27を設けることで、カウンタ間の相関関係を考慮して分布の偏りを制御するように構成しても良い。
前記偏分布制御処理部26は、入力輝度レベル0〜127の低階調側のカウンタ間の相関関係を考慮して分布の偏りを制御するためのものであり、Lカウンタ0〜Lカウンタ7の出力に制限処理部20で制限をかけたものが入力されてくると、偏分布制御処理部26ではこれらのLカウンタ0〜Lカウンタ7に対応した入力データをそれぞれ隣接するカウンタと比較して、極端に偏った分布となる部分のデータに制限をかける。これにより、補正曲線として見たときに偏った分布となる部分の階調補正処理の効果を抑制することができる。同様に、前記偏分布制御処理部27は、入力輝度レベル128〜255の高階調側のカウンタ間の相関関係を考慮して分布の偏りを制御するためのものであり、Hカウンタ0〜Hカウンタ7の出力に制限処理部20で制限をかけたものが入力されてくると、偏分布制御処理部26ではこれらのHカウンタ0〜Hカウンタ7に対応した入力データをそれぞれ隣接するカウンタと比較して、極端に偏った分布となる部分のデータに制限をかける。
例えば、図4(a)の曲線で示すようなヒストグラム分布が入力されると、前記分布検出部13の各カウンタはそれぞれカウントを行い、図4(a)に示す階段状の分布が検出される。このような分布検出部13の各カウンタで検出した分布に対して、前記実施例1においては、制限処理部20によって各カウンタの出力に上限値と下限値を設定することで、極端な分布の集中を緩和していた。図4(a)に示す階段状の分布に制限処理部20によって上限値と下限値を設定して得た分布を図4(b)に示す。しかし、図4(b)に示す分布からも分かるように、制限処理部20によって上限値と下限値を設定して各カウンタの出力に制限をかけているにもかかわらず、全体としては分布の偏りが依然として残っている。このような分布を用いて補正曲線を生成しても、図4(c)に示す補正曲線からも分かるように、曲線の効果が強すぎて、映像が破錠してしまう恐れがあった。
そこで、前記偏分布制御処理部26及び偏分布制御処理部27を設けることにより、極端に偏った分布を是正する。制限処理部20によって上限値と下限値を設定された分布に対して、偏分布制御処理部26、又は、偏分布制御処理部27において、図4(b)の一点鎖線で示すように、制限処理部20で設定したものよりもさらに大きく下限値を設定することで分布の偏りを是正する。このようにして下限値を大きく設定した分布を用いて補正曲線を生成することで、図4(c)に示すように、制限処理部20で制限処理のみを行った破線で表示した補正曲線を、制限処理に加えて偏分布制御処理を行った実線で示した補正曲線とすることができる。このようにして生成した補正曲線は、スルー特性から大幅にかけ離れることがなく、安定した画像を得ることができる。なお、偏分布制御処理部26及び偏分布制御処理部27における下限値等のデータの制限は適宜設定可能なものであり、ユーザが調整可能なようにパラメータ化することもできる。
さらに、本発明の第2の実施例では、階調特性補正部16の後段に、マトリクス変換処理部30と、γ補正処理部31を設けている。階調特性補正部16で補正曲線に基づいて階調特性を補正された輝度信号Y´はマトリクス変換処理部30に入力され、また、色差信号入力端子28からの色差信号Crと色差信号入力端子29からの色差信号Cbもマトリクス変換処理部30に入力され、マトリクス変換処理部30では、これらの信号Y´、Cr、Cbを用いてR、G、B信号を生成してγ補正処理部31に出力する。このR、G、B信号には、補正曲線に基づいて階調特性を補正された輝度信号Y´の情報が反映されており、このこのR、G、B信号に基づいてγ補正処理部31においてγ補正処理を行った後、R´、G´、B´信号としてそれぞれ出力端子32、33、34から出力される。このような構成とすることで、階調特性が補正された輝度信号Y´の情報が反映され、かつ、γ補正処理を行ったR´、G´、B´信号を生成することができ、このようにして生成したR´、G´、B´信号は、γ補正処理のみを行った場合に生じる低階調部と高階調部における画質劣化という問題を解消でき、滑らかな画質を得ることができる。
前記実施例1及び2において、補正曲線は、入力輝度レベル0〜127の低階調のLカウンタ0〜Lカウンタ7側で生成した曲線と、入力輝度レベル128〜255の高階調のHカウンタ0〜Hカウンタ7側で生成した曲線とを、中間点である入力輝度レベル128で出力輝度レベル128の点で結合して生成し、中間点については固定する構成となっていたが、本発明はこれに限られるものではない。例えば、固定点を2点設けるような構成であっても良い。具体的な例としては、輝度レベル0〜85については、実施例1及び2のようにカウンタを設けて低階調側の補正曲線を生成し、輝度レベル86〜170については、補正曲線は生成しないようにし、輝度レベル171〜255については、実施例1及び2のようにカウンタを設けて高階調側の補正曲線を生成する。その後、入力輝度レベル85で出力輝度レベル85の点を第一固定点とし、入力輝度レベル170で出力輝度レベル170の点を第二固定点として、第一固定点より低階調側及び第二固定点より高階調側は、それぞれ生成した補正曲線を用い、第一固定点と第二固定点の間は補正を行わないようにしてもよい。このように、本発明は、比較的階調特性の良い中域部分の階調特性を変化させずに、低階調部分又は高階調部分の階調特性のみを補正することで、画質の劣化を防止することが1つの目的であり、中域部分の階調特性を変化させない構成であれば、固定点の位置を限定するものではない。
また、前記実施例1及び2では、256階調の場合を想定し、これを16分割して1つのカウンタに16階調を割り振って構成しているが、階調数についても、分割数についても、本発明はこれに限定されるものではない。例えば、256階調を32分割して、低階調側のカウンタをLカウンタ0〜Lカウンタ15で構成し、高階調側のカウンタをHカウンタ0〜Hカウンタ15で構成してもよいし、また、256階調を8分割して構成するような例であってもよい。
本発明によるヒストグラム制御画質補正回路は、PDP(プラズマディスプレイパネル)、LCD(液晶ディスプレイ)、CRT(陰極線管)等、あらゆるディスプレイに使用可能な技術である。
11…輝度信号入力端子、12…画素サンプリング処理部、13…分布検出部、14…補正曲線生成部、15…時間軸フィルタ部、16…階調特性補正部、17…輝度信号出力端子、18a〜18h…Lカウンタ0〜Lカウンタ7、19a〜19h…Hカウンタ0〜Hカウンタ7、20…制限処理部、21…積分処理部、22…積分処理部、23…正規化処理部、24…動的フィルタ、25…ヒステリシス、26…偏分布制御処理部、27…偏分布制御処理部、28…色差信号入力端子、29…色差信号入力端子、30…マトリクス変換処理部、31…γ補正処理部、32…R´信号出力端子、33…G´信号出力端子、34…B´信号出力端子。
Claims (6)
- 入力された輝度信号Yについて、N個(Nは自然数)の画素につき1個の画素を抽出する画素サンプリング処理部と、複数のカウンタからなり前記画素サンプリング処理部で抽出した画素の輝度レベルに応じてカウントしてヒストグラム分布を検出する分布検出部と、前記分布検出部のカウンタからの突出した出力に制限をかけ、入力輝度レベルと出力輝度レベルが特定された少なくとも1つの固定点を境界にして低階調側と高階調側でそれぞれ補正曲線を生成したのち前記固定点で結合して全体としての補正曲線を生成する補正曲線生成部とを具備してなることを特徴とするヒストグラム制御画質補正回路。
- 入力された輝度信号Yについて、N個(Nは自然数)の画素につき1個の画素を抽出する画素サンプリング処理部と、複数のカウンタからなり前記画素サンプリング処理部で抽出した画素の輝度レベルに応じてカウントしてヒストグラム分布を検出する分布検出部と、前記分布検出部のカウンタからの突出した出力に制限をかけ、入力輝度レベルと出力輝度レベルが特定された少なくとも1つの固定点を境界にして低階調側と高階調側でそれぞれ補正曲線を生成したのち前記固定点で結合して全体としての補正曲線を生成する補正曲線生成部と、前記補正曲線生成部からの補正曲線についてフレーム間での微小な変化及び急激な変化を抑制する時間軸フィルタ部と、前記時間軸フィルタ部からの補正曲線に基づいて輝度信号Yの階調特性を補正して輝度信号Y´として出力する階調特性補正部とを具備してなることを特徴とするヒストグラム制御画質補正回路。
- 分布検出部は、入力輝度信号Yの輝度レベル0から最高輝度レベルまでを均等かつ複数に分割し、その分割したそれぞれの輝度レベル範囲をカウントする複数のカウンタからなり、前記画素サンプリング処理部で抽出した画素について、その輝度レベルに対応したカウンタでカウントするようにしたことを特徴とする請求項1又は2記載のヒストグラム制御画質補正回路。
- 補正曲線生成部は、前記分布検出部の複数のカウンタの出力に対して上限及び下限をそれぞれ設定して制限をかける制限処理部と、前記制限処理部からの複数のカウンタに対応した出力のうち、ある入力と出力が同一の輝度レベルである点を固定点とし、この固定点より低階調側のカウンタに対応した出力を積算して低階調側の補正曲線を生成する第一の積分処理部と、前記固定点より高階調側のカウンタに対応した出力を積算して高階調側の補正曲線を生成する第二の積分処理部と、前記第一の積分処理部と第二の積分処理部の出力を前記固定点で結合し、かつ、輝度レベル出力に正規化して出力する正規化処理部とからなることを特徴とする請求項1、2又は3記載のヒストグラム制御画質補正回路。
- 補正曲線生成部は、前記分布検出部の複数のカウンタの出力に対して上限及び下限をそれぞれ設定して制限をかける制限処理部と、前記制限処理部からの複数のカウンタに対応した出力のうち、ある入力と出力が同一の輝度レベルである点を固定点とし、この固定点より低階調側のカウンタに対応した出力について偏った分布を検出して制御する第一の偏分布制御処理部と、前記固定点より高階調側のカウンタに対応した出力について偏った分布を検出して制御する第二の偏分布制御処理部と、前記第一の偏分布制御処理部の出力を積算して低階調側の補正曲線を生成する第一の積分処理部と、前記第二の偏分布制御処理部の出力を積算して高階調側の補正曲線を生成する第二の積分処理部と、前記第一の積分処理部と第二の積分処理部の出力を前記固定点で結合し、かつ、輝度レベル出力に正規化して出力する正規化処理部とからなることを特徴とする請求項1、2又は3記載のヒストグラム制御画質補正回路。
- 階調特性補正部の後段に、マトリクス変換処理部とγ補正処理部を順次設け、前記マトリクス変換処理部は、階調特性補正部からの輝度信号Y´と、別途設けた色差信号入力端子からの色差信号Cr、及び、色差信号Cbとが入力されて、これら3つの信号に基づいてマトリクス変換処理をしてR、G、B信号を生成し、前記γ補正処理部では、前記マトリクス変換処理部で生成したR、G、B信号にγ補正処理をして出力するようにしたことを特徴とする請求項1、2、3、4又は5記載のヒストグラム制御画質補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310596A JP2005077950A (ja) | 2003-09-02 | 2003-09-02 | ヒストグラム制御画質補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310596A JP2005077950A (ja) | 2003-09-02 | 2003-09-02 | ヒストグラム制御画質補正回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005077950A true JP2005077950A (ja) | 2005-03-24 |
Family
ID=34412424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003310596A Withdrawn JP2005077950A (ja) | 2003-09-02 | 2003-09-02 | ヒストグラム制御画質補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005077950A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006098614A (ja) * | 2004-09-29 | 2006-04-13 | Pioneer Electronic Corp | コントラスト補正方法、コントラスト補正回路及び表示装置 |
JP2008067373A (ja) * | 2006-09-05 | 2008-03-21 | Samsung Electronics Co Ltd | 映像補正方法及び装置 |
JP2009194727A (ja) * | 2008-02-15 | 2009-08-27 | Olympus Corp | 撮像システム及び画像処理方法並びに画像処理プログラム |
US7839455B2 (en) | 2005-08-26 | 2010-11-23 | Sony Corporation | Image processing apparatus, image display and image processing method |
JP2011123175A (ja) * | 2009-12-09 | 2011-06-23 | Hitachi Ltd | 画像表示装置 |
JP2012100031A (ja) * | 2010-11-01 | 2012-05-24 | Canon Inc | 画像処理装置及びその制御方法 |
JP2013020263A (ja) * | 2012-09-12 | 2013-01-31 | Renesas Electronics Corp | 画像表示装置の駆動回路 |
US8552946B2 (en) | 2007-04-24 | 2013-10-08 | Renesas Electronics Corporation | Display device, display driver and image display method |
EP2086217B1 (en) * | 2008-01-30 | 2018-01-10 | Ricoh Company, Ltd. | Image processing method |
JP2021113872A (ja) * | 2020-01-17 | 2021-08-05 | アルパイン株式会社 | 画像表示装置 |
-
2003
- 2003-09-02 JP JP2003310596A patent/JP2005077950A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006098614A (ja) * | 2004-09-29 | 2006-04-13 | Pioneer Electronic Corp | コントラスト補正方法、コントラスト補正回路及び表示装置 |
US7839455B2 (en) | 2005-08-26 | 2010-11-23 | Sony Corporation | Image processing apparatus, image display and image processing method |
JP2008067373A (ja) * | 2006-09-05 | 2008-03-21 | Samsung Electronics Co Ltd | 映像補正方法及び装置 |
US8552946B2 (en) | 2007-04-24 | 2013-10-08 | Renesas Electronics Corporation | Display device, display driver and image display method |
EP2086217B1 (en) * | 2008-01-30 | 2018-01-10 | Ricoh Company, Ltd. | Image processing method |
JP2009194727A (ja) * | 2008-02-15 | 2009-08-27 | Olympus Corp | 撮像システム及び画像処理方法並びに画像処理プログラム |
JP2011123175A (ja) * | 2009-12-09 | 2011-06-23 | Hitachi Ltd | 画像表示装置 |
JP2012100031A (ja) * | 2010-11-01 | 2012-05-24 | Canon Inc | 画像処理装置及びその制御方法 |
JP2013020263A (ja) * | 2012-09-12 | 2013-01-31 | Renesas Electronics Corp | 画像表示装置の駆動回路 |
JP2021113872A (ja) * | 2020-01-17 | 2021-08-05 | アルパイン株式会社 | 画像表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7199840B2 (en) | Dynamic gray scale range adjustment apparatus and method | |
KR100691553B1 (ko) | 영상 신호 처리 회로 및 텔레비전 수상기 | |
EP1858257B1 (en) | Display device, contrast adjusting method and contrast adjusting program | |
US7394932B2 (en) | Video signal processor and method of processing video signal | |
US20040070590A1 (en) | Method and apparatus for reducing false contour in digital display panel using pulse number modulation | |
EP1398757A2 (en) | Image brightness and colour temperature control | |
US8957845B2 (en) | Display device | |
JP2004007076A (ja) | 映像信号処理方法および映像信号処理装置 | |
US20050093795A1 (en) | Method for dynamically adjusting video brightness | |
US7675573B2 (en) | Global motion adaptive system with motion values correction with respect to luminance level | |
US20070279531A1 (en) | TV receiver and TV receiving method | |
JP2005077950A (ja) | ヒストグラム制御画質補正回路 | |
US7034896B2 (en) | Gradation correction apparatus | |
JPH09224174A (ja) | 積分ルックアップテーブルを用いる適応型ガンマ補正装置 | |
KR101675257B1 (ko) | 감마 보정 장치 및 감마 보정 방법, 이를 이용한 디스플레이의 구동 장치 및 구동 방법 | |
JP2008258925A (ja) | ガンマ補正回路及びガンマ補正方法 | |
JPH06350943A (ja) | 画像処理回路 | |
KR20040086177A (ko) | 콘트라스트 보정 회로 및 보정 방법과 기록매체 | |
US7265766B2 (en) | Method and system for adaptive bit depth enhancement for displays | |
JP5184205B2 (ja) | 映像表示装置 | |
JP2006180267A (ja) | 画質補正回路 | |
JP2002158894A (ja) | ダイナミックガンマ補正装置 | |
JP2008123472A (ja) | 映像信号処理装置 | |
US7796832B2 (en) | Circuit and method of dynamic contrast enhancement | |
JP2005039593A (ja) | 画像処理装置、画像処理方法および画像投射装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090721 |