JP2005073404A - 突入電流抑制回路 - Google Patents

Abstract

【課題】突入電流抑制抵抗をパスして整流電流を流す経路を形成するのにあたり、電磁リレーを採用する場合よりも低電力損失で、電源回路基板の小型軽量化が可能となるなどの効果が得られる構成とする。
【解決手段】 コンデンサインプット型で、倍電圧整流回路／全波整流回路（４倍電圧整流回路／倍電圧整流回路）で切り換えが可能な整流回路系の整流電流経路に挿入した突入電流抑制抵抗Ｒｉに対してＭＯＳ−ＦＥＴＱ3，Ｑ4を並列に接続する。ＭＯＳ−ＦＥＴＱ3，Ｑ4は、トレンチ構造を有しており低オン抵抗である。そして、交流入力電圧の投入に応じて生じる突入電流が定常レベルになったときに応じて、このＭＯＳ−ＦＥＴＱ3，Ｑ4をオンさせ、突入電流抑制抵抗ＲｉをパスしてＭＯＳ−ＦＥＴＱ3，Ｑ4に整流電流を流すようにする。
【選択図】図１

Description

本発明は、いわゆるコンデンサインプット型の整流回路に備えられる突入電流抑制回路に関するものである。

ＤＣ（直流）−ＤＣ（直流）変換を行うスイッチングコンバータは、入力電圧として直流を入力してスイッチングを行い、所要のレベルの直流電圧に変換して出力する。このような直流の入力電圧（直流入力電圧）は、例えば商用交流電源などの交流を電力源とする場合には、コンデンサインプット型の整流回路により生成することが一般的である。
コンデンサインプット型の整流回路では、商用交流電源を整流ダイオードにより整流し、この整流して得られる整流電流を平滑コンデンサに充電するようにして流す。これにより平滑コンデンサの両端電圧として、上記した直流入力電圧が得られることになる。

このようなコンデンサインプット型の整流回路で問題となるのが、商用交流電源の投入時において平滑コンデンサに流入する過大な突入電流（ラッシュカレントともいわれる）である。商用交流電源が投入されるまでは、平滑コンデンサには、電荷が全く蓄積されていない、低インピーダンスの状態にある。この状態で商用交流電源が投入されると、そのキャパシタンスに応じた電荷を蓄積させるようにして、整流電流を流し込む動作が生じる。これが突入電流となるのであるが、直流入力電圧生成用の平滑コンデンサのキャパシタンスは比較的大きいことから、この突入電流は非常に大きなピークレベルを有することになる。

このようにして、平滑コンデンサに流入する突入電流が過大であると、商用交流電源ラインに挿入される電源スイッチ、ヒューズ、及び商用交流電源ラインと平滑コンデンサ間の整流電流経路に備えられる整流ダイオードに負担がかかり、破壊される場合もある。また、平滑コンデンサに過大な突入電流が流れるということは、商用交流電源ラインから流入する交流入力電流も過大となるということである。このため、同じ商用交流電源ラインに接続される他の電子機器にも悪影響を及ぼす可能性がある。
そこで、上記した問題を回避するために、従来から、商用交流電源ラインに対して突入電流抑制のための抵抗（突入電流抑制抵抗）を挿入することが行われている。

また、スイッチング電源回路として、例えば交流入力電圧ＡＣ１００Ｖ系の地域とＡＣ２００Ｖ系の地域に対応するようにされた、いわゆるワイドレンジ対応の電源回路が知られている。そして、このようなワイドレンジ対応を実現するための１つの手法として、コンデンサインプット型の整流平滑回路について、例えばＡＣ１００Ｖ系とＡＣ２００Ｖ系の場合とで切り換えを行うようにしたものが知られている。
例えば、ＡＣ１００Ｖ系の場合には倍電圧整流回路とし、ＡＣ２００Ｖ系の場合には全波整流等の通常の整流回路とするように切り換えを行う。あるいは、ＡＣ１００Ｖ系の場合には４倍電圧整流回路とし、ＡＣ２００Ｖ系の場合には倍電圧整流回路とするようにして切り換えを行う。
このようにして整流回路（整流動作）を切り換え可能な構成を採ることで、交流入力電圧がＡＣ１００Ｖ系のときと、ＡＣ２００Ｖ系のときとで、ＤＣ−ＤＣコンバータに供給される直流入力電圧は、ほぼ一定のレベルとされることになる。

そこで、ワイドレンジ対応のために整流回路の切り換えが可能とされると共に、先に説明したようなような突入電流抑制抵抗を挿入した整流回路系を備えた電源回路の構成例を、図８及び図９に示す。

図８においては、商用交流電源ＡＣの正極ラインに対してヒューズＦが挿入されている。また、商用交流電源ＡＣの負極ラインに対して電源スイッチＳＷと突入電流抑制抵抗Ｒｉが直列に挿入されている。
そして、商用交流電源ＡＣに対しては、図示するようにしてブリッジ整流回路Ｄｉと、直列接続された２本の平滑コンデンサＣｉ1−Ｃｉ2とが接続される。
また、この場合には、整流回路の切り換えのための切換スイッチＳＷchが、商用交流電源ＡＣの負極ラインとブリッジ整流回路Ｄｉの負極入力端子の接続点と、平滑コンデンサＣｉ1−Ｃｉ2の接続点との間に挿入される。この切換スイッチＳＷchは、ここでは図示していない整流回路切換部によりオン／オフコントロールされる。整流回路切換部は、商用交流電源ＡＣ（交流入力電圧ＶAC）のレベル検出を行って、検出したレベルがＡＣ１ＯＯＶ系である場合とＡＣ２００Ｖ系である場合とで、切換スイッチＳＷchのオン／オフ切換を行うように構成されている。また、この切換スイッチＳＷchとしては、電磁リレーによりオン／オフ駆動されるリレースイッチが広く用いられる。

交流入力電圧ＶACのレベルがＡＣ１００Ｖ系である場合には、上記整流回路切換部は、切換スイッチＳＷchをオンとなるように制御する。これにより、平滑コンデンサＣｉ1−Ｃｉ2の接続点と、商用交流電源ＡＣの負極ラインとブリッジ整流回路Ｄｉの負極入力端子の接続点とが接続されることになって、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉ1，Ｃｉ2から成る整流回路としては、倍電圧整流回路が形成される。
つまり、切換スイッチＳＷchがオンとなっている状態では、商用交流電源ＡＣが正／負となる各半波の期間において、ブリッジ整流回路Ｄｉを形成する所定の整流ダイオードに流れる整流電流が、平滑コンデンサＣｉ1，Ｃｉ2の各々に対して充電電流として流れる動作する。
これにより、平滑コンデンサＣｉ1，Ｃｉ2の各両端電圧として、商用交流電源ＡＣ（交流入力電圧ＶAC）の実効値の等倍に対応するレベルの整流平滑電圧が生じる。この結果、直列接続された平滑コンデンサＣｉ1−Ｃｉ2の両端電圧として、商用交流電源ＡＣ（交流入力電圧ＶAC）の実効値の２倍に対応するレベルの整流平滑電圧が得られ、これが直流入力電圧Ｅｉとして、後段のＤＣ−ＤＣコンバータに対して入力される。

また、交流入力電圧ＶACのレベルがＡＣ２００Ｖ系である場合には、上記整流回路切換部は、切換スイッチＳＷchをオフとなるように制御する。切換スイッチＳＷchがオフとなることで、平滑コンデンサＣｉ1−Ｃｉ2の接続点と、商用交流電源ＡＣの負極ラインとブリッジ整流回路Ｄｉの負極入力端子の接続点との間はオープンとなる。これによって、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉ1，Ｃｉ2から成る整流回路として全波整流回路が形成され、平滑コンデンサＣｉ1−Ｃｉ2の直列接続回路の両端電圧として、商用交流電源ＡＣ（交流入力電圧ＶAC）の実効値の等倍に対応するレベルの直流入力電圧Ｅｉ（整流平滑電圧）として得られることになる。

なお、この図において突入電流抑制抵抗Ｒｉが挿入されているラインは、整流回路系が倍電圧整流回路と全波整流回路とであるのにかかわらず、正極性／負極性の交流入力電圧ＶACに応じた交流入力電流ＩAC（整流電流）が共通に流れるラインとなっている。

ＤＣ−ＤＣコンバータ１０は、所定方式によるスイッチングコンバータを備えており、上記直流入力電圧Ｅｉを入力してスイッチングを行い交番電圧化する。そして、この交番電圧を例えば絶縁コンバータトランスを用いて二次側に伝達する。ＤＣ−ＤＣコンバータ１０では、絶縁コンバータトランスの二次側に励起された交番電圧を整流平滑化することで、直流出力電圧Ｅｏを生成して出力するようにされる。

また、ＤＣ−ＤＣコンバータ１０においても、電源投入のときには、例えば二次側直流電圧を生成するための平滑コンデンサにおいて突入電流が生じ、このためにスイッチング回路にも過大な電流が流れて負担がかかる。そこで、ＤＣ−ＤＣコンバータ１０においても、電源投入のときに回路内に流れる過大電流を抑制するための、いわゆるソフトスタート機能を持たせることが一般に行われている。

このような構成による電源回路についての電源が投入されたときの動作は次のようになる。
例えば、この図８に示す回路において、例えば電源スイッチＳＷがオフからオンに切り換えられたとすると、ブリッジ整流回路Ｄｉを形成する整流ダイオードを介して整流された状態で平滑コンデンサＣｉに流入しようとする交流入力電流ＩAC（整流電流）は、突入電流抑制抵抗Ｒｉによりピークレベルが抑制されることになる。つまり突入電流のピークレベルが抑制されることになる。
なお、突入電流抑制抵抗Ｒｉの挿入位置は、前述したように、倍電圧整流回路と全波整流回路の場合とで、共に正／負の交流入力電流ＩACが流れるラインである。従って、上記している突入電流抑制抵抗Ｒｉによる突入電流のピークレベルの抑制動作は、倍電圧整流回路である場合と全波整流回路である場合との両者において得られるものとなる。

ここで、平滑コンデンサＣｉが充電を完了するまでに必要な時間τは、Ｒｉ×Ｃｉの時定数により決定される。そして、この時間τは、例えば商用交流電源ＡＣの２〜３周期分の時間であることとしている。
そして、電源起動後から時間τを経過するまでの期間内においては、ＤＣ−ＤＣコンバータ１０側でソフトスタート機能が動作するようになっており、これにより、負荷電力は徐々に増加していくようにされる。これに伴い、時間τに対応する期間内においては、平滑コンデンサＣｉの両端電圧である直流入力電圧Ｅｉは定常レベルに向かって徐々に上昇していくことになる。また、逆に交流入力電流ＩACは、上記のようにして、突入電流抑制抵抗Ｒｉによりピークレベルは抑制されているものの定常時よりは高いレベルにあり、定常レベルに向かって徐々に低下していくことになる。そして、時間τに対応の期間が経過すると、ＤＣ−ＤＣコンバータ１０のソフトスタート動作は終了して定常動作となる。また、直流入力電圧Ｅｉは定常レベルに到達し、交流入力電流ＩACのレベルも定常レベルとなる。

図９には、同じく、突入電流抑制抵抗Ｒｉを挿入した整流回路系を備える電源回路として、整流回路系については、４倍電圧整流回路と倍電圧整流回路との間で切り換えが可能とされた構成が示されている。
なお、図８と同一部分については同一符号を付して説明を省略する。この場合における、商用交流電源ＡＣのラインに対する、ヒューズ、電源スイッチＳＷの挿入位置は、図８と同様となっている。

この場合の整流回路系としては、図示するようにして、４本の平滑コンデンサＣｉ1a，Ｃｉ1b，Ｃｉ2a，Ｃｉ2b、及び４本の整流ダイオードＤ1，Ｄ2，Ｄ3，Ｄ4を図示するようにして接続している。
また、切換スイッチＳＷchは、上記整流回路系において、直列接続される平滑コンデンサＣｉ1，Ｃｉ2の接続点と、整流ダイオードＤ2のアノードと整流ダイオードＤ3のカソードとの接続点との間のラインに対して直列に挿入される。

この構成においても、整流回路切換部は、交流入力電圧ＶACのレベルがＡＣ１００Ｖ系である場合に切換スイッチＳＷchをオンとするようにされている。
切換スイッチＳＷchがオンとなっている状態では、整流回路系における整流動作によって、平滑コンデンサＣｉ1bの両端電圧として交流入力電圧ＶACの実効値の２倍に対応するレベルが得られる。同様にして、平滑コンデンサＣｉ2bの両端電圧としても交流入力電圧ＶACの実効値の２倍に対応するレベルが得られる。これにより、直列接続された上記平滑コンデンサＣｉ1b−Ｃｉ2bの両端電圧である直流入力電圧Ｅｉとしては、交流入力電圧ＶACの実効値の４倍に対応するレベルが得られることになる。
つまり、商用交流電源ＡＣがＡＣ１００Ｖ系とされているときには、４倍電圧整流回路としての動作が得られるようになっている。

また、交流入力電圧ＶACのレベルがＡＣ２００Ｖ系である場合には、上記整流回路切換部は、切換スイッチＳＷchをオフとするが、これによっては倍電圧整流回路が形成される。
このときに形成される回路による整流動作によっては、平滑コンデンサＣｉ1a，Ｃｉ2aのそれぞれの両端電圧として、交流入力電圧ＶACの実効値の等倍レベルに対応するレベルが得られる。そして、交流入力電圧ＶACが正極性となる半波の期間に対応しては、交流入力電圧ＶACのレベルに対して平滑コンデンサＣｉ1aの両端電圧が重畳された状態で平滑コンデンサＣｉ1b−Ｃｉ2bの直列接続回路に対して充電電流を流すようにされる。また、交流入力電圧ＶACが負極性となる半波の期間に対応しては、交流入力電圧ＶACのレベルに対して、平滑コンデンサＣｉ2aの両端電圧が重畳された状態で平滑コンデンサＣｉ1b−Ｃｉ2bの直列接続回路に対して充電電流を流すようにされる。
これにより、平滑コンデンサＣｉ1b−Ｃｉ2bの直列接続回路の両端電圧としては、交流入力電圧ＶACの実効値の２倍に対応するレベルの整流平滑電圧（直流入力電圧Ｅｉ）が得られることとなる。つまり、倍電圧整流動作が得られている。

この図９において突入電流抑制抵抗Ｒｉが挿入されているラインとしても、整流回路系が４倍電圧整流回路と倍電圧整流回路とであるのにかかわらず、正極性／負極性の交流入力電圧ＶACに応じた交流入力電流ＩAC（整流電流）が共通に流れるラインとなっている。
従って、この場合においても、整流回路系が４倍電圧整流回路であるときと倍電圧整流回路であるときとで共に、正極性／負極性の交流入力電圧ＶACに対応する両極性の交流入力電流ＩAC（整流電流）について、突入電流抑制抵抗Ｒｉによるピークレベルの抑制動作を得ることができる。

なお、このようにして商用交流電源に対する整流回路系を４倍電圧整流回路／倍電圧整流回路系として、図８に示した場合と比較して略２倍の直流入力電圧Ｅｉが得られるようにするのは、例えば図８の電源回路よりも重負荷の条件に対応するためである。負荷条件が重負荷となるのに従って、ＤＣ−ＤＣコンバータ内のスイッチング回路等に流れる電流が多くなるので、その分、例えばＤＣ−ＤＣコンバータにおけるスイッチング損失などの電力損失が増加して電力変換効率が低下する。そこで、整流回路系を４倍電圧整流回路／倍電圧整流回路とすれば、ＤＣ−ＤＣコンバータに流れる電流レベルを、図８のような倍電圧整流回路／全波整流回路により直流入力電圧を生成する場合の約１／２とすることができ、電力変換効率の低下を抑止することが可能になる。

ところで、前述したように、平滑コンデンサＣｉが充電を完了するまでに必要な時間τは、Ｒｉ×Ｃｉの時定数により決まる。また、突入電流が最大値となるのは、正弦波状の交流入力電圧ＶACの位相が９０°となって、そのレベルが最大値となるときである。そして、突入電流レベルとしては、図８及び図９に示す電源回路の何れにおいても、この最大値を例えば３０Ａｐ〜２０Ａｐに抑制することが必要とされている。

突入電流抑制抵抗Ｒｉの抵抗値は、上記したようなことを前提として決定されるべきものとなるので、交流入力電圧ＡＣの定格レベルによって異なって設定される。
例えば図１４に示した回路の場合を例にとると、我が国（日本）のような交流入力電圧ＡＣ＝１００Ｖ系に対応しては、Ｒｉ＝１．０Ωが選定される。また、同じ交流入力電圧ＡＣ＝１００Ｖ系であっても、我が国よりも高い定格レベルである北米地域などでの交流入力電圧に対応しては、１．２Ωが選定される。また、欧州地域などのような交流入力電圧ＡＣ＝２００Ｖ系に対応しては、３．９Ωが選定される。また、図１４に示す電源回路として、１５０Ｗ以下の負荷電力に対応させることとした場合においては、平滑コンデンサＣｉには、１０００μＦのものを選定できる。
また、突入電流抑制抵抗Ｒｉには、瞬時過電力耐量が大きい巻線型セメント抵抗が用いられる。この点については、図８及び図９の何れの電源回路の場合にも同様である。

上記図８及び図９の各々に示したように、突入電流抑制抵抗Ｒｉを挿入することによる突入電流対策は、この突入電流抑制抵抗Ｒｉを正極性／負極性の交流入力電流ＩACが流れるラインに挿入しさえすれば、各種のコンデンサインプット型の整流電流回路系に適用することが可能である。

しかしながら、上記突入電流抑制抵抗Ｒｉは、交流力電流ＩACが突入電流として流れる期間が終了して、以降において定常レベルで流れているときにも、交流入力電流ＩACの電流経路に挿入されていることになる。
このために、突入電流が流れた後においては、定常レベルではあっても、この交流入力電流ＩACの実効値により、突入電流抑制抵抗Ｒｉにおける電力損失が生じることになり、その分、AC→DC電力変換効率が低下してしまうことになる。また、突入電流抑制抵抗Ｒｉは、定格負荷時においては、この負荷条件に対応して流れる交流入力電流ＩACの損失分により発熱も生じることになり、例えば放熱対策が必要である。

そこで、図１０及び図１１に示すようにして、突入電流抑制抵抗Ｒｉに代えて、パワーサーミスタＲｉthを挿入することも行われている。なお、図１０及び図１１に示す回路構成は、突入電流抑制抵抗ＲｉがパワーサーミスタＲｉthに変更されている以外は、図８及び図９と同様であることから、ここでの回路構成等についての説明は省略する。

パワーサーミスタＲｉthは、周知のようにして、突入電流抑制抵抗Ｒｉと同様に、突入電流を抑制することを目的として、電源回路の商用交流電源ライン（整流電流経路）に挿入するもので、温度により抵抗値が変化する素子である。また、パワーサーミスタＲｉthとしては、温度が高くなるのに応じて抵抗値が低下する特性の、いわゆる負特性のものが用いられる。

図１０及び図１１の各図に示す回路において、電源スイッチＳＷがオフからオンに切り換えられて商用交流電源ＡＣが投入されたとする。商用交流電源ＡＣが投入される以前においては、パワーサーミスタＲｉthには電流が流れていないので発熱を生じていないため、低温の状態にある。このため、パワーサーミスタＲｉthは、商用交流電源ＡＣの投入直後における初期抵抗値が大きくなっており、突入電流抑制抵抗Ｒｉと同様にして、自身の抵抗値により突入電流を抑制することになる。そして、交流入力電流ＩACが突入電流としての期間を終えて定常レベルになると、この定常レベルで流れる交流入力電流ＩAC（整流電流）により、パワーサーミスタＲｉthは自己発熱し、これに応じて自身の抵抗値も下げていく。
これにより、定常動作のときにパワーサーミスタＲｉthに流れる交流入力電流ＩAC（整流電流）による電力損失としては、突入電流抑制抵抗Ｒｉを用いる場合よりも、はるかに小さいものとすることができる。

定常動作における交流入力電流ＩACによる電力損失を有効に低減しようとすると、パワーサーミスタＲｉthの抵抗値としては、０．１Ω以下とすることが好ましい。しかしながら、０．１Ω以下の抵抗値を得るためには、パワーサーミスタＲｉthの温度を１００°Ｃ以上とする必要がある。これだけの高温を、電源回路内にもたせることは好ましいことではない。

そこでさらに、図１２及び図１３に示すようにして、突入電流抑制抵抗Ｒｉに対して、電力用半導体である、サイリスタＱ10を並列に接続する手法も知られている。なお、図１２及び図１３は、図８及び図９に示す各回路構成において、サイリスタＱ10を追加接続した構成として示しているので、図８及び図９と同一部分には同一符号を付して説明を省略する。

これら図１２及び図１３に示されるサイリスタＱ10は、各図においては図示していないが、ＤＣ−ＤＣコンバータ１０側に備えられる駆動回路によってオン／オフコントロールされる。

商用交流電源ＡＣが投入された直後から或る一定期間は、直流入力電圧Ｅｉが定常レベルに到達するまでの過渡期となるのであるが、この過渡期の期間においては、ＤＣ−ＤＣコンバータ１０も定常動作を行っていない状態にある。このため、ＤＣ−ＤＣコンバータ１０側に備えられるサイリスタＱ10の駆動回路としてもサイリスタＱ10をオンとするための駆動信号を出力しない状態となっている。
このようにして、商用交流電源ＡＣが投入された直後においては、サイリスタＱ10はオフ状態にあるので、このときの交流入力電流ＩAC（整流電流）は、突入電流抑制抵抗Ｒｉを流れることになる。これにより、突入電流抑制抵抗Ｒｉによって突入電流としての整流電流レベルが抑制されることになる。
そして、商用交流電源ＡＣの投入時から一定期間が経過してスイッチングコンバータが定常動作に移行したとすると、これに応じて、駆動回路からはサイリスタＱ10をオンとするための駆動信号（所定レベルの直流電圧）を定常的に出力する。これに応じて、商用交流電源ＡＣの投入から一定期間の経過後は、サイリスタＱ10が定常的にオンとなって、交流入力電流ＩACは、突入電流抑制抵抗Ｒｉをパスして、サイリスタＱ10を流れるようにされる。

なお、図示による説明は省略するが、例えば図１２及び図１３と同等の構成として、突入電流抑制抵抗Ｒｉに対して、サイリスタＱ10に代えて、電力用半導体素子としてトライアックを並列に接続することも知られている。
トライアックを接続した場合においても、上記図１２及び図１３による説明と同様にして、トライアックを駆動するための駆動回路が動作する。従って、この場合においても、商用交流電源ＡＣの投入直後においてはトライアックがオフ状態となっていることで、突入電流抑制抵抗Ｒｉによって突入電流が抑制されることになる。そして、商用交流電源ＡＣが投入されて一定期間が経過した後においては、駆動回路によってが定常的にオンとなるようにされ、交流入力電流ＩAC（整流電流）は、突入電流抑制抵抗Ｒｉをパスしてトライアックを介して流れるようにされる。

このように、上記図１２及び図１３に示す構成、又は、これらの各図を基にしてトライアックを備えた構成では、突入電流抑制抵抗Ｒｉに対して、電力用半導体素子を並列に接続して、定常動作のときには、この電力用半導体素子により突入電流抑制抵抗Ｒｉを短絡するようにしている。このような構成とすれば、例えばパワーサーミスタＲｉを用いている場合のような素子を高温度に保つことの問題は解消されることになる。

しかしながら、これらの電力用半導体には、周知のようにして、例えば１．２Ｖ程度の順方向降下電圧が存在するために、これに対応する電力損失が残留することにはなる。このために、例えば放熱対策として、放熱板などを備える必要があり、回路基板を低背化することも困難となる。

そこで、突入電流抑制のための構成として、定常動作のときにおける電力損失をさらに低減させた技術として、突入電流抑制抵抗Ｒｉをパスさせる経路を、リレースイッチにより形成する手法が知られている。このような構成を備える整流電流回路系の構成を、図１４及び図１５に示す。

図１４には、倍電圧整流回路／全波整流回路の切り換えが可能な整流回路系の構成に対して、リレースイッチを備えた構成が示されている。なお、この図における整流回路系の構成は、図８、図１０、及び図１２などと同様であることから、ここでの説明は省略する。
この場合のＤＣ−ＤＣコンバータ１０からは、例えば直流出力電圧Ｅｏと共に、低圧（１２Ｖ）の直流電圧ＥLWを出力するようにしている。この直流電圧ＥLWは、リレー駆動回路１１に対して入力される。
リレー駆動回路１１は、図示するようにして、分圧抵抗Ｒ11，Ｒ12、ツェナーダイオードＺＤ10、抵抗Ｒ10、コンデンサＣ10、トランジスタＱ12、及びダイオードＤ11を図示するようにして接続して形成される。
また、リレー駆動回路１１によって駆動される電磁リレーＲＬは、ダイオードＤ11と並列接続されて、１２Ｖの直流電圧ラインと、トランジスタＱ12のコレクタ間に挿入される。
そして、電磁リレーＲＬによってオン／オフコントロールされるリレースイッチＳＷRLが、突入電流抑制抵抗Ｒｉに対して並列に接続される。

先ず、商用交流電源ＡＣが投入された直後の期間は、前述もしたように、直流入力電圧Ｅｉが定常レベルに到達するまでの過渡期であり、ＤＣ−ＤＣコンバータ１０も定常動作を行っていない状態にある。このため、ＤＣ−ＤＣコンバータ１０から出力される直流電圧ＥLWとしても１２Ｖに到達するようにして上昇している過渡期にある。つまり、直流電圧ＥLWは１２Ｖ未満の状態にある。

直流電圧ＥLWが１２Ｖ未満では、分圧抵抗Ｒ11−Ｒ12により１２Ｖの直流電圧ＥLWを分圧した電圧レベルは、ツェナーダイオードＺＤ10の逆方向電圧以下となるようにされており、このためにトランジスタＱ12はオフ状態となる。トランジスタＱ12がオフであれば、電磁リレーＲＬには、トランジスタＱ12のコレクタ電流が流れないので、スイッチＳＷRLもオフ状態となるようにされる。
これにより、商用交流電源ＡＣの投入直後における突入電流としての交流入力電流ＩACは（整流電流）、突入電流抑制抵抗Ｒｉを流れることとなって、突入電流レベルは抑制されることになる。

そして、上記した過渡期としての期間を経過して、ＤＣ−ＤＣコンバータ１０が定常動作になると、ほぼこれに応じたタイミングで、１２Ｖの直流電圧ＥLWが得られる。これにより、分圧抵抗Ｒ11−Ｒ12により１２Ｖの直流電圧を分圧した電圧レベルは、ツェナーダイオードＺＤ10の逆方向電圧を越えることになり、トランジスタＱ12をオン状態とする。これにより、電磁リレーＲＬには、トランジスタＱ12のコレクタ電流が流れることになる。
つまり、電磁リレーＲＬに電流が導通し、これに応じてリレースイッチＳＷRLは、オフ状態からオン状態に切り換わる。１２Ｖの直流電圧ＥLWは、ＤＣ−ＤＣコンバータ１０が定常動作を行っている限り維持される。従って、リレースイッチＳＷRLも、ＤＣ−ＤＣコンバータ１０が定常動作を行っているのに応じて、オン状態を維持する。これにより、定常動作のときには、交流入力電流ＩAC（整流電流）は、突入電流抑制抵抗Ｒｉをパスして、リレースイッチＳＷRLを介して流れることになる。オン状態のリレースイッチＳＷRLは単なる導線とみることができるから、例えば抵抗素子や半導体素子と比較すれば、リレースイッチＳＷRLによる電力損失はほとんどないということになり、また、問題となるような発熱も生じない。
また、電磁リレーＲＬを駆動するためのリレー駆動回路１１の電力消費は０．５Ｗ程度で、非常に低損失であり、また、負荷電力の増加に応じて発熱する部品も備えていないために、放熱対策の必要も特になくなるという点でも、例えば電力用半導体素子よりも有利であるといえる。

また、図１５には、上記図１４により説明したリレースイッチを備えた構成を、図９、図１１、図１３などに示した、４倍電圧整流回路／倍電圧整流回路とで切り換え可能な整流回路系に対して適用した場合を示している。なお、図１５において、図１４と同一部分には同一符号を付して説明を省略する。
この図１５を参照して理解されるように、リレースイッチにより突入電流抑制抵抗Ｒｉを短絡させて、定常動作における突入電流抑制抵抗Ｒｉによる電力損失を解消する手法は、４倍電圧整流回路／倍電圧整流回路とで切り換え可能な整流回路系を備える場合にも適用することができる。

特開平１０−２４３６３８号公報

しかしながら、図１４及び図１５に示した、リレースイッチを備える構成においても、次のような問題を抱えている。
先ず１つには、電磁リレーＲＬを駆動するには例えば各図に示した構成のリレー駆動回路１１が必要となる。このリレー駆動回路１１が消費する電力は例えば０．５Ｗ程度とされて、例えば突入電流抑制抵抗Ｒｉやサーミスタをそのまま挿入した構成や、電力用半導体により突入電流抑制抵抗Ｒｉを短絡する構成と比較すれば、電力損失は少なくなってはいるものの、或る一定以上の電力損失が存在しているということがいえる。

また、電磁リレーＲＬ及びリレースイッチＳＷRLからなるリレースイッチ用の部品は、他の部品、素子などと比較して、相当の重量を有し、また、大型であって基板実装に必要な面積も大きい。つまり、リレースイッチを備えることによっては、電源回路の小型軽量化にとって不利となる。また、その形状から、部品を実装した基板の低背化に関しても不利となる。

また、電磁リレーＲＬの接点の寿命は、いわゆる開閉サージが発生してしまうことで、その寿命は、例えば１万サイクルと限度があることが。この点で、電源回路としての長期使用の信頼性が充分でなくなるという問題も有している。
さらには、電磁リレーＲＬの接点が切り換わるときには、その物理的な接触音が発生する。このために、例えば電源回路を備える電子機器の品位を高めるのにあたって、不利となる場合があるなどの問題も存在する。

そこで本発明は上記した課題を考慮して、突入電流抑制回路として次のように構成する。
つまり、交流入力電圧を整流する所要数の整流素子と、この整流素子の整流出力として得られる整流電流が充電される所要数の平滑コンデンサとを、後段のＤＣ−ＤＣコンバータのための直流入力電圧が生成されるようにして接続して形成され、上記交流入力電圧のレベルに対して、それぞれ異なる所定倍数によるレベルとされる上記直流入力電圧を生成する複数の整流回路が形成されるように切り換えが行われる整流回路部と、交流入力電圧が投入されるのに応じて発生する突入電流としての整流電流を抑制するためのものであり、整流回路部において、切り換えが行われる複数の整流回路の各々の整流電流経路に対応する所要のラインに対して挿入される突入電流抑制抵抗と、この突入電流抑制抵抗に対して並列に接続される電界効果トランジスタと、ＤＣ−ＤＣコンバータのスイッチング動作に基づいて、上記交流入力電圧が投入されてから後の所要のタイミングで、電界効果トランジスタをオンとするためのオン駆動電圧を出力する駆動回路とを備えて構成する。

上記構成では、ＤＣ−ＤＣコンバータのための直流入力電圧を生成する整流回路部としては、平滑コンデンサを備えるいわゆるコンデンサインプット型であり、かつ、それぞれ交流入力電圧レベルに対して異なる所定倍数によるレベルの直流入力電圧を生成する複数の整流回路の間での切り換えが行われるようにされている。
そして、このコンデンサインプット型の整流回路部において、上記複数の整流回路のそれぞれにおいて整流電流経路となるラインに対して、突入電流を抑制するために突入電流抑制抵抗を挿入し、さらにこの突入電流抑制抵抗に対しては電界効果トランジスタを並列に接続することとしている。この電界効果トランジスタは、交流入力電圧が投入されてから或る時間を経過するとオンとなるように、駆動回路によって駆動される。
このような構成では、交流入力電圧が投入された直後においては、電界効果トランジスタはオフとされており、これにより、交流入力電圧が投入された直後に生じる突入電流としての整流電流は、突入電流抑制抵抗によってそのレベルが抑制されることになる。そして、この後において、電界効果トランジスタがオンとなるように駆動される。つまり、整流電流が突入電流として流れる期間を終了した後においては、整流電流は、突入電流抑制抵抗をパス（短絡）して電界効果トランジスタのドレイン−ソース間を流れることになる。

電界効果トランジスタは非常に低オン抵抗のものがあることから、このようなものを選定すれば、電界効果トランジスタにおいて整流電流が流れることに依る導通損は非常に少ないものとすることができる。そのうえで、例えば突入電流抑制抵抗をパス（短絡）して整流電流を流すために電磁リレーを使用した場合のリレー駆動に要する電力と比較すれば、電界効果トランジスタを駆動するのに必要な電力はより少ないものとなる。
また、電界効果トランジスタは、電磁リレーと比較すればはるかに小型軽量である。さらに、電磁リレーは接点に生じるサージ電圧により寿命に限度があるが、電界効果トランジスタは半導体のオン／オフ動作であり、そのオン／オフ機能に関する寿命は半永久的であるといえる。また、電磁リレーにあるような接点の接触音も生じない。

以上のことから理解されるように、本発明の突入電流回路としては、突入電流抑制抵抗をパスして整流電流を流す経路を形成するのにあたり、電界効果トランジスタを用いることで、例えば、電磁リレーを用いる場合と比較して電力損失を大幅に低減することが可能になる。また、部品を実装した電源回路基板の小型軽量化も可能となり、さらには、回路基板の低背化も容易に実現可能となる。さらに、電磁リレーにあるような接点の寿命限度、及び接点の接触音など、物理的な接点に関する問題も無くなることから、この点で、より高い信頼性と品質向上も図られることになる。

以下、本発明による突入電流抑制回路の実施の形態について説明を行うこととする。本実施の形態としての突入電流抑制回路は、ＤＣ−ＤＣコンバータのための直流入力電圧を生成するコンデンサインプット型の整流回路系に備えられるものとされる。また、ＤＣ−ＤＣコンバータの基本構成としては、電流共振形コンバータに対して部分電圧共振回路を組み合わせることで、電流共振動作と部分電圧共振動作とが複合的に得られる、複合共振形コンバータであることとしている。

図１は、第１の実施の形態としての構成例を示している。この実施の形態は、直流入力電圧を生成するコンデンサインプット型の整流回路として、倍電圧整流回路／全波整流回路（等倍電圧整流回路）とで切り換えが行われる構成を採る。

この場合においては、先ず、商用交流電源ＡＣの負極ラインとブリッジ整流回路Ｄｉの負極入力端子間に対して電源スイッチＳＷが挿入される。電源スイッチＳＷはオン（閉）状態とオフ（開）状態とで切り換えが行われるスイッチとされる。また、商用交流電源ＡＣの正極ラインとブリッジ整流回路Ｄｉの正極入力端子間に対しては、ヒューズＦが直列に挿入される。なお、確認のために述べておくと、電源スイッチＳＷ及びヒューズＦは、商用交流電源ＡＣのラインに対して挿入されればよいものであり、特に、これらの部品を挿入すべき商用交流電源ＡＣのラインの極性については区別する必要はない。

商用交流電源ＡＣ（交流入力電圧ＶAC）を整流して直流入力電圧（整流平滑電圧）Ｅｉを生成するための整流回路は、この場合には、ブリッジ整流回路Ｄｉ、平滑コンデンサＣｉ1，Ｃｉ2、及び切換スイッチＳＷchを備えて形成される。
この場合のブリッジ整流回路Ｄｉは、整流ダイオードＤａ，Ｄｂ，Ｄｃ，Ｄｄを図示するようにしてブリッジ接続して形成される。また、平滑コンデンサＣｉ1，Ｃｉ2は同じキャパシタンスを有する。また、切換スイッチＳＷchは、後述する電磁リレーＲＬの導通／非導通に応じてオン／オフコントロールされる、リレースイッチである。

先ず、ブリッジ整流回路Ｄｉの正極入力端子は、突入電流抑制抵抗Ｒｉ−ヒューズＦの直列接続を介して、商用交流電源ＡＣの正極に対して接続される。
ブリッジ整流回路Ｄｉの負極入力端子は、電源スイッチＳＷを介して商用交流電源ＡＣの負極に対して接続される。
また、ブリッジ整流回路Ｄｉの正極出力端子は、平滑コンデンサＣｉ1側の正極端子に接続され、負極出力端子は、一次側アースに接続される。

平滑コンデンサＣｉ1，Ｃｉ2は、図示するようにして、平滑コンデンサＣｉ1の正極端子と、平滑コンデンサＣｉ2の負極端子とが接続されるようにして直列に接続される。そして、平滑コンデンサＣｉ1側の正極端子は、上記もしたように、ブリッジ整流回路Ｄｉの正極出力端子と接続される。平滑コンデンサＣｉ2側の負極端子は一次側アースに接続される。直流入力電圧Ｅｉ（整流平滑電圧）は、平滑コンデンサＣｉ1−Ｃｉ2の直列接続回路の両端電圧として得られる。

また、ブリッジ整流回路Ｄｉの負極出力端子と、平滑コンデンサＣｉ1−Ｃｉ2の接続点との間には、切換スイッチＳＷchを挿入している。この切換スイッチＳＷchは、整流回路切換部３に接続された電磁リレーＲＬの駆動状態に応じて、オン／オフされる。

整流回路切換部３は、電磁リレーＲＬを駆動して、切換スイッチＳＷchをオン／オフ制御することで、上記のようにして形成される整流回路系の動作をＡＣ１００Ｖ系とＡＣ２００Ｖ系とで切り換えるために設けられる。
このために、整流回路切換部３に対しては、先ず、電磁リレーＲＬの両端子が接続される。また、商用交流電源ＡＣのレベルを検出するための検出回路が接続される。この検出回路は、図示するようにして、ダイオードＤ20、コンデンサＣ20、分圧抵抗Ｒ21，Ｒ22、ツェナーダイオードＤ20から成る。

ダイオードＤ20及びコンデンサＣ20によっては半波整流回路が形成される。この半波整流回路（Ｄ20，Ｃ20）は、商用交流電源ＡＣの負極ラインに得られる交流入力電圧ＶACを入力して整流平滑化することで、コンデンサＣ20の両端電圧として、検出用直流電圧Ｅ1を生成する。この検出用直流電圧Ｅ1のレベルは、商用交流電源ＡＣ（交流入力電圧ＶAC）の実効値レベルに対応したものとなる。つまり、ＡＣ１００Ｖ系である場合と、ＡＣ２００Ｖ系である場合とで、それぞれに対応した検出用直流電圧のレベルが生じる。

上記検出用直流電圧Ｅ1は、コンデンサＣ20に並列接続された分圧抵抗Ｒ21，Ｒ22によって分圧される。分圧抵抗Ｒ21−Ｒ22の接続点は、ツェナーダイオードＺＤ20のカソード→アノードを介して整流回路切換部３の検出入力端子と接続される。
この場合には、ＡＣ１００Ｖ系に対応するレベルの検出用直流電圧Ｅ1が得られている状態では、ツェナーダイオードＺＤ20のカソードに印加される電圧レベルは、ツェナー電圧未満であることから、ツェナーダイオードＺＤ20は非導通であり、従って、整流回路切換部３の検出入力端子は０レベル入力となっている。
この状態では、整流回路切換部３は、電磁リレーＲＬを非導通の状態としている。電磁リレーＲＬの導通／非導通に応じては、切換スイッチＳＷchがオン／オフされることになるが、この場合において、電磁リレーＲＬが非導通のときには、切換スイッチＳＷchはオフとなるようにコントロールされる。

また、上記検出用直流電圧Ｅ1としてＡＣ２００Ｖ系に対応するレベルが得られているときに、この検出用直流電圧Ｅ1を分圧抵抗Ｒ21−Ｒ22により分圧して得られる電圧レベルは、ツェナーダイオードＺＤ20のツェナー電圧以上となるようにされている。これにより、ツェナーダイオードＺＤ20は導通することとなって、整流回路切換部３の検出入力端子には、ツェナーダイオードＺＤ20を介して、分圧抵抗Ｒ21−Ｒ22の分圧点の電圧が印加されることになる。
この状態では、整流回路切換部３は、電磁リレーＲＬを導通させることになるが、これにより、切換スイッチＳＷchはオンとなるようにされる。

先に説明した回路構成の直流入力電圧Ｅｉを生成する整流回路は、上記した整流回路切換部３による切換スイッチＳＷchのオン／オフコントロールに応じて、次に説明するようにして、倍電圧整流回路／全波整流回路（等倍電圧整流回路）とで切り換えが行われる。

ここで、例えばＡＣ２００Ｖ系に対応した商用交流電源ＡＣが供給されている場合においては、前述したように、整流回路切換部３は、電磁リレーＲＬを導通状態として、切換スイッチＳＷchをオフとするように制御している。
切換スイッチＳＷchがオフの状態では、交流入力電圧ＶACが正極性／負極性となる半波の各期間において、交流入力電圧ＶACをブリッジ整流回路Ｄｉにより整流して平滑コンデンサＣｉ1−Ｃｉ２の直列接続回路に整流電流を充電する動作が得られる。つまり、通常のブリッジ整流回路を備えた全波整流回路による整流動作が得られるもので、整流電流経路は次のようになる。なお、ここでは、整流電流経路の説明を簡単なものとするため、ヒューズＦ、突入電流抑制抵抗Ｒｉ、電源スイッチＳＷ、及びＭＯＳ−ＦＥＴＱ3，Ｑ4については、整流電流経路から省略した記述とする。

先ず、交流入力電圧ＶACが正極性となる期間においては、整流電流は、商用交流電源ＡＣ（正極）→整流ダイオードＤａ→平滑コンデンサＣｉ1→Ｃｉ２→整流ダイオードＤｄ→商用交流電源ＡＣ（負極）のラインで流れる。
また、交流入力電圧ＶACが負極性となる期間においては、整流電流は、商用交流電源ＡＣ（負極）→整流ダイオードＤｂ→平滑コンデンサＣｉ1→Ｃｉ２→整流ダイオードＤｃ→商用交流電源ＡＣ（正極）のラインで流れる。
このようにして、平滑コンデンサＣｉ1−Ｃｉ２の直列接続回路を１つの平滑コンデンサとして扱うようにして全波整流動作が行われることで、平滑コンデンサＣｉ1−Ｃｉ２の直列接続回路の両端電圧として、交流入力電圧ＶACの実効値の等倍に対応する直流入力電圧Ｅｉが得られる。

これに対して、ＡＣ１００Ｖ系に対応した商用交流電源ＡＣが供給されている場合には、切換スイッチＳＷchはオンとなるように制御されることになる。
切換スイッチＳＷchがオンの状態では、次のような整流電流経路となる。なお、ここでもヒューズＦ、突入電流抑制抵抗Ｒｉ、電源スイッチＳＷ、及びＭＯＳ−ＦＥＴＱ3，Ｑ4については、整流電流経路から省略した記述とする。
先ず、交流入力電圧ＶACが正極性の期間では、整流電流は、商用交流電源ＡＣ（正極）→整流ダイオードＤａ→平滑コンデンサＣｉ1→（切換スイッチＳＷch）→商用交流電源ＡＣ（負極）の経路で流れ、平滑コンデンサＣｉ1のみを充電する。
一方、交流入力電圧ＶACが負極性の期間では、商用交流電源ＡＣ（負極）→（切換スイッチＳＷch）→平滑コンデンサＣｉ2→整流ダイオードＤｃ→商用交流電源ＡＣ（正極）の経路で流れて、平滑コンデンサＣｉ2のみを充電する。
上記した整流動作が行われる結果、平滑コンデンサＣｉ1，Ｃｉ2の各両端電圧として、交流入力電圧ＶACの実効値の等倍に対応したレベルが生じることになる。従って、平滑コンデンサＣｉ1−Ｃｉ２の直列接続回路の両端電圧である直流入力電圧Ｅｉとしては、交流入力電圧ＶACの２倍に対応するレベルが得られる。つまり、いわゆる倍電圧整流回路が形成されるものである。

このようにして、図１に示す回路では、商用交流電源ＡＣ１００Ｖ系の場合には、倍電圧整流回路により、交流入力電圧ＶACの２倍に対応する直流入力電圧Ｅｉを生成し、商用交流電源ＡＣ２００Ｖ系の場合には、例えば全波整流回路による等倍電圧整流動作によって、交流入力電圧ＶACの等倍に対応する直流入力電圧Ｅｉを生成する。つまり、商用交流電源ＡＣ１００Ｖ系の場合と、ＡＣ２００Ｖ系の場合とで、結果的に同等レベルの直流入力電圧Ｅｉが得られるようにしており、これによって、ワイドレンジ対応としているものである。この直流入力電圧Ｅｉは、後段のＤＣ−ＤＣコンバータに対して供給される。

また、この場合の突入電流抑制抵抗Ｒｉの挿入位置としては、先にも説明したように、商用交流電源ＡＣの正極と、ブリッジ整流回路Ｄｉの正極入力端子との間となっている。この挿入位置は、先ず、直流入力電圧Ｅｉを生成する整流回路が全波整流回路として形成される場合（切換スイッチＳＷchがオフの場合）においては、商用交流電源ＡＣ（交流入力電圧ＶAC）が正極性のときに対応する交流入力電流ＩAC（整流電流）と、負極正のときに対応して得られる交流入力電流ＩAC（整流電流）とが、相互に逆方向となるようにして流れるラインとなる。

そして、上記突入電流抑制抵抗Ｒｉに対しては、ＭＯＳ−ＦＥＴＱ3，Ｑ4が並列に接続される。
この場合には、ＭＯＳ−ＦＥＴＱ3については、ドレインを、ヒューズＦを介して商用交流電源ＡＣの正極に対して接続し、ソースをブリッジ整流回路Ｄｉの正極入力端子に接続している。
また、ＭＯＳ−ＦＥＴＱ4については、ドレインをブリッジ整流回路Ｄｉの正極入力端子に接続し、ソースをヒューズＦを介して商用交流電源ＡＣの正極に対して接続している。
つまり、ＭＯＳ−ＦＥＴＱ3，Ｑ4は、突入電流抑制抵抗Ｒｉに対して共に並列となるようにして接続されるが、ドレイン→ソースの方向が互いに逆となるようにされている。

この場合のＭＯＳ−ＦＥＴＱ3，Ｑ4には、例えばＮチャンネル型で、トレンチ構造のものを用いるようにされる。このような構造のＭＯＳ−ＦＥＴは、非常に低オン抵抗であり、例えばここではオン抵抗Ｒon＝５mΩのものを選定している。また、ＭＯＳ−ＦＥＴＱ3，Ｑ4には、それぞれ、ドレイン−ソース間に並列接続されるボディダイオードＤD3，ＤD4が寄生するようにして存在する。また、この場合には、ＭＯＳ−ＦＥＴＱ3，Ｑ4の耐圧及び電流容量は、２０Ｖ／２０Ａを選定できる。
なお、ＭＯＳ−ＦＥＴＱ3，Ｑ4をオン／オフ駆動するための駆動回路系の構成については後述する。

直流入力電圧Ｅｉを入力してスイッチング（断続）するＤＣ−ＤＣコンバータとして、この場合には、電流共振形コンバータの一次側に部分電圧共振回路を備えた、複合共振形としてのコンバータが備えられる。
この場合、電流共振形コンバータとしては、図示するようにして、ＭＯＳ−ＦＥＴによる２本のスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合により接続したスイッチング回路を備える。スイッチング素子Ｑ1，Ｑ2の各ドレイン−ソース間に対しては、ダンパーダイオードＤD1，ＤD2が並列に接続される。ダンパーダイオードＤD1のアノード、カソードは、それぞれスイッチング素子Ｑ1のソース、ドレインと接続される。同様にして、ダンパーダイオードＤD2のアノード、カソードは、それぞれスイッチング素子Ｑ2のソース、ドレインと接続される。ダンパーダイオードＤD1，ＤD2は、それぞれスイッチング素子Ｑ1，Ｑ2が備えるボディダイオードとされる。

また、スイッチング素子Ｑ2のドレイン−ソース間に対しては、部分共振コンデンサＣｐが並列に接続される。この部分共振コンデンサＣｐのキャパシタンスと一次巻線Ｎ1のリーケージインダクタンスＬ１によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Ｑ1，Ｑ2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。

この電源回路においては、スイッチング素子Ｑ1，Ｑ2をスイッチング駆動するために、発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路、駆動回路を有しており、例えば汎用のＩＣを用いることができる。そして、この発振・ドライブ回路２内の発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Ｑ1，Ｑ2の各ゲートに対して印加する。これにより、スイッチング素子Ｑ1，Ｑ2は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。

絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ1 、Ｑ2のスイッチング出力を二次側に伝送する。この絶縁トランスＰＩＴの一次巻線Ｎ１の一方の端部は、一次側並列共振コンデンサＣ1の直列接続を介して、スイッチング素子Ｑ1のソースとスイッチング素子Ｑ2のドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。また、一次巻線Ｎ1の巻終わり端部は、一次側アースに接続される。
ここで、上記直列共振コンデンサＣ1のキャパシタンスと、一次巻線Ｎ1を含む絶縁コンバータトランスＰＩＴのリーケージインダクタンスＬ1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。

上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（Ｌ1−Ｃ1）による電流共振形としての動作と、前述した部分電圧共振回路（Ｃｐ//Ｌ1）とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての構成を採っている。
ことにする。

ここでの図示による説明は省略するが、絶縁コンバータトランスＰＩＴの構造としては、例えばフェライト材によるＥ型コアを組み合わせたＥＥ型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線Ｎ1（三次巻線Ｎ3，Ｎ4）と二次巻線Ｎ2を、ＥＥ型コアの中央磁脚に対して、巻装している。

また、この場合の絶縁コンバータトランスＰＩＴにおいては、一次側に対して３つの三次巻線Ｎ3，Ｎ4A，Ｎ4Bが巻装される。これらの巻線においても、一次巻線Ｎ1に得られるスイッチング出力に応じて交番電圧が励起される。
三次巻線Ｎ3に対しては、図示するようにして、ダイオードＤｎ3及びコンデンサＣ3から成る半波整流回路が接続される。この半波整流回路は、三次巻線Ｎ3に得られる交番電圧を入力して整流平滑動作を行うことで、コンデンサＣ3の両端電圧として、低圧の直流電圧Ｖ3が得られるようになっている。この直流電圧Ｖ3は、起動抵抗ＲSを介してスイッチング素子Ｑ1,Ｑ2のスイッチング動作を起動させるための電力として用いられる。また、発振・ドライブ回路２の動作電源として入力されるようになっている。

また、三次巻線Ｎ4Aは、ダイオードＤ4、コンデンサＣ4、及び分圧抵抗Ｒ1，Ｒ2と共に、ＭＯＳ−ＦＥＴＱ3をオン／オフ駆動するための駆動回路を形成する。
三次巻線Ｎ4Aの一端は、整流ダイオードＤｎ4のアノードと接続される。整流ダイオードＤｎ4のカソードは平滑コンデンサＣ4の正極端子と接続される。平滑コンデンサＣ4の負極端子は、三次巻線Ｎ4Aの端部と接続される。
また、平滑コンデンサＣ4の正極端子と負極端子間には、直列接続された分圧抵抗Ｒ1−Ｒ2が並列に接続される。そして、分圧抵抗Ｒ1−Ｒ2の接続点は、ＭＯＳ−ＦＥＴＱ4のゲートに対して接続される。また、抵抗Ｒ2と平滑コンデンサＣ4の負極端子との接続点は、ブリッジ整流回路Ｄｉの負極出力端子と突入電流抑制抵抗Ｒｉとの接続点に対して接続される。

また、三次巻線Ｎ4Aと対となる三次巻線Ｎ4Bに対しても、ダイオードＤ4、コンデンサＣ4、及び分圧抵抗Ｒ1，Ｒ2が、三次巻線Ｎ4A側と同様にして接続されることで、ＭＯＳ−ＦＥＴＱ4をオン／オフ駆動するための駆動回路を形成する。

このようなＭＯＳ−ＦＥＴＱ3，Ｑ4の駆動回路系の構成としては、先ず、三次巻線Ｎ4A，Ｎ4Bの各々に対して、整流ダイオードＤｎ4及び平滑コンデンサＣ4から成る半波整流回路が形成されていることになる。この半波整流回路が三次巻線Ｎ4に励起される交番電圧を入力して整流平滑動作を行うことで、平滑コンデンサＣ4の両端電圧として所定レベルの直流電圧Ｖ4を生成する。
この直流電圧Ｖ4は、分圧抵抗Ｒ1−Ｒ2（分圧抵抗回路）により分圧されることで、所定レベルに設定されたゲート電圧として、ＭＯＳ−ＦＥＴＱ3，Ｑ4のゲートに印加される。定常レベルの直流電圧Ｖ4を分圧抵抗Ｒ1−Ｒ2により分圧して得られるゲート電圧は、ＭＯＳ−ＦＥＴＱ3，Ｑ4をオン状態に駆動することのできるオン電圧レベルである。つまり、ＭＯＳ−ＦＥＴＱ3，Ｑ4をオンとするための所定のゲート閾値電圧ＶGS(th)以上の電圧レベルとなる。

従って、分圧抵抗Ｒ1，Ｒ2の各抵抗値は、上記のようにして、直流電圧Ｖ4が定常レベルとなったときにＭＯＳ−ＦＥＴＱ3，Ｑ4をオン駆動し、定常レベル未満ではＭＯＳ−ＦＥＴＱ3がオフとなるようなゲート電圧レベルが得られるように設定されているものである。また、本実施の形態において、直流電圧Ｖ4が定常レベルであるということは、例えば商用交流電源ＡＣの投入された後のタイミングにおいては、後述するソフトスタート動作が終了してＤＣ−ＤＣコンバータは、スイッチング周波数制御による定電圧制御を行っている定常動作に移行していることも意味する。これらの点については、以降説明する各実施の形態についても同様である。

この場合の絶縁コンバータトランスＰＩＴの二次側には、二次巻線Ｎ2が巻装されている。二次巻線Ｎ2には、一次巻線Ｎ1に伝達されたスイッチング出力に応じた交番電圧が励起される。

二次巻線Ｎ2は、図示するようにしてセンタータップを設けて二次側アースに接続した上で、図示するようにして整流ダイオードＤo1，Ｄo2、及び平滑コンデンサＣoから成る両波整流回路を接続している。これにより、平滑コンデンサＣoの両端電圧として二次側直流出力電圧Ｅoが得られる。この二次側直流出力電圧Ｅoは、図示しない負荷側に供給されるとともに、次に説明する制御回路１のための検出電圧としても分岐して入力される。

制御回路１は、二次側直流出力電圧Ｅoのレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Ｑ1，Ｑ2を駆動する。このようにしてスイッチング素子Ｑ1，Ｑ2のスイッチング周波数が可変されることで、二次側直流出力電圧Ｅoのレベルが安定化されることになる。

上記制御回路１及び発振・ドライブ回路２から成る定電圧制御系は、例えば軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧Ｅoを低下させる。また、重負荷の条件となって二次側直流出力電圧Ｅoが低下すると、スイッチング周波数を低くするようにして二次側直流出力電圧Ｅoを上昇させる。このようにして、二次側直流出力電圧Ｅoが安定化されることになる。

続いて、上記構成による電源回路における、突入電流の抑制に関する動作について説明する。前述もしたように、図１に示す電源回路においては、ブリッジ整流回路Ｄｉと平滑コンデンサＣｉから成る全波整流回路により直流入力電圧Ｅｉを生成するが、この全波整流回路は、いわゆるコンデンサインプット型である。コンデンサインプット型の整流回路では、商用交流電源ＡＣが投入された直後において平滑コンデンサに対して定常よりも大きなレベルの整流電流（交流入力電流）が充電電流として流れるが、これが突入電流といわれる。

先ず、図１に示す電源回路において、商用交流電源ＡＣが投入された時点以降における、時間経過に応じたスイッチング周波数ｆｓと、直流電圧Ｖ3，Ｖ4の状態遷移を図２に示す。
図２に示すようにして商用交流電源ＡＣが投入された時点（図２では、時間ｔ＝０ｍｓのタイミング）においては、直流電圧Ｖ3，Ｖ4は０レベルとなっている。これに対して、スイッチング周波数ｆｓは、可変範囲においてほぼ最高となる２５０ＫＨｚにまで引き上げられる。

ここで、上記のようにして商用交流電源ＡＣの投入時点の直後からスイッチング周波数ｆｓが高くなるようにして制御されるのは、発振・ドライブ回路２のソフトスタート機能としての動作によるものである。
商用交流電源ＡＣが投入されときには、直流入力電圧Ｅｉの後段にあるＤＣ−ＤＣコンバータの二次側整流回路においても突入電流が流れ、これに応じて、ＤＣ−ＤＣコンバータを形成するスイッチング回路にも過大な電流が流れ、スイッチング回路に負担をかける。そこで、本実施の形態のようにして、スイッチング周波数制御により安定化を図る電源回路では、電源が投入されたときに、強制的にスイッチング周波数を引き上げて二次側直流出力電圧を低下させる傾向による制御を行う。これにより、一次側から二次側に伝達される電力が少なくなって、二次側の平滑コンデンサに流れる充電電流が抑制され、これに伴って、ＤＣ−ＤＣコンバータの一次側のスイッチング回路に流れる電流レベルも抑制される。このような動作を、ここではソフトスタートという。
発振・ドライブ回路２では、このようなソフトスタート動作を実行するように構成されている。

つまり、発振・ドライブ回路２においては、商用交流電源ＡＣが投入されるタイミングで入力された電力を用い、発振回路部において発生させる発振信号の周波数（スイッチング周波数ｆｓに相当）を、可変範囲のほぼ上限にまで強制的に高くするように制御する。そして、予め設定した一定期間により、この強制的に高くされた発振信号周波数を徐々に低下させていく。これが上記しているようにソフトスタート動作となる。この一定期間を経過した時点では、二次側直流出力電圧Ｅｏは定常レベルにまで上昇した状態となっているようにされる。そこで、発振・ドライブ回路２は、上記一定期間を経過した時点で、ソフトスタート動作を終了させて、制御回路１から出力される検出出力（二次側直流出力電圧レベル）に基づいた、通常のスイッチング周波数制御による安定化動作に移行する。
なお、ここでの発振・ドライブ回路２における、上記ソフトスタート動作を実現するための構成は、これまでに周知とされている技術を利用すればよい。例えば、ソフトスタート動作を実行させる一定期間としての時間長は、時定数回路によって決定するようにして、また、この一定期間内においてスイッチング周波数ｆｓをほぼ最大から徐々に低下させる動作も、上記した時定数回路を形成するコンデンサの両端電圧の変化など利用して、発振信号周波数を可変するような構成が採られればよい。

そして、図２によれば、スイッチング周波数ｆｓは、時間ｔ＝１００ｍｓをほぼ経過した時点で、時間ｔ＝０ｍｓからの低下傾向が終了して、ほぼ一定となっている。これは、発振・ドライブ回路２が、時間ｔ＝１００ｍｓあたりでソフトスタート動作を停止させて、以降において、スイッチング周波数制御による通常の定電圧制御を実行していることを示している。つまり、図１に示す電源回路としての定常動作が開始されるのが、時間ｔ＝１００ｍｓ以降ということになる。なお、１００ｍｓの時間長は、例えば商用交流電源ＡＣが５０Ｈｚであるとすると、商用交流電源ＡＣの５周期分に相当する。

また、絶縁コンバータトランスＰＩＴの三次巻線Ｎ3，Ｎ4A，Ｎ4Bに励起される交番電圧を基として生成される直流電圧Ｖ3，Ｖ4は、上記したソフトスタート動作に対応したタイミングで、立ち上がることになる。つまり、商用交流電源ＡＣの投入時点である時間ｔ＝０から徐々に定常レベルに向かって上昇していき、上記のようにして、電源回路が定常動作となる時間ｔ＝１００ｍｓ以降において、所定の定常レベルが得られている状態となっている。

図３は、図１に示す電源回路における、商用交流電源ＡＣが投入されたときに対応した突入電流の抑制動作を示している。なお、この図に示す動作は、ＡＣ１００Ｖ系に対応して倍電圧整流回路が形成されているときと、ＡＣ２００Ｖ系であるのに対応して全波整流回路が形成されているときとの、何れも場合にも得られるものである。

ここで、例えば図４における時点ｔ１において、電源スイッチＳＷがオフからオンに切り換えられて、商用交流電源ＡＣが投入されたとする。なお、この場合の時点ｔ１における商用交流電源ＡＣにて得られる交流入力電圧ＶACは、９０°の位相で正極性のピークが得られている状態にある。

ここで、商用交流電源ＡＣの投入開始時点である時点ｔ１においては、直流入力電圧Ｅｉが０レベルから定常レベルに上昇する開始時点となるものであり、これに伴って、ここでは図示していない直流電圧Ｖ4についても、この時点ｔ１は、０レベルから定常レベルに上昇する開始時点となる。従って、三次巻線Ｎ4A，Ｎ4Bの交番電圧を基に生成した各直流電圧Ｖ4を分圧抵抗Ｒ1−Ｒ2により分圧して得られるＭＯＳ−ＦＥＴＱ3，Ｑ4のゲート−ソース間電圧ＶGS3，ＶGS4としては、０レベルであり、ＭＯＳ−ＦＥＴＱ3，Ｑ4は共にオフであることになる。この時点ｔ１において、ＭＯＳ−ＦＥＴＱ3，Ｑ4がオフであることは、ＭＯＳ−ＦＥＴＱ3，Ｑ4のドレイン−ソース間電圧ＶDS3，ＶDS4のピークレベルが、交流入力電流ＩACが流れるのに応じて相互に正極性／負極性で発生していることによっても示される。

ここで、上記時点ｔ１において商用交流電源ＡＣが投入された以降においては、図２により説明したソフトスタート動作が発振・ドライブ回路２によって実行される。
図２に示したように、この場合の直流電圧Ｖ4は、商用交流電源ＡＣの投入時点からほぼ１００ｍｓを経過したときに定常レベルに到達する。直流電圧Ｖ4が定常レベルに到達すると、前述もしたように、直流電圧Ｖ4，Ｖ4を抵抗Ｒ1−Ｒ2により分圧して得られるゲート−ソース間電圧ＶGS3，ＶGS4としては、ゲート閾値電圧ＶGS(th)を以上となってＭＯＳ−ＦＥＴＱ3，Ｑ4をオフからオンに切り換えることができる。この直流電圧Ｖ4，Ｖ4が定常レベルに到達し、ＭＯＳ−ＦＥＴＱ3，Ｑ4がオフからオンに切り換わるタイミングが、この図２では、時点ｔ１からほぼ５周期を経過した時点ｔ１１とされている。
つまり、時点ｔ１１以前においては直流電圧Ｖ4，Ｖ4が定常レベル未満であることに対応してゲート−ソース間電圧ＶGS3，ＶGS4としては０レベルとなっている。そして、時点ｔ１１に至って直流電圧Ｖ4，Ｖ4が定常レベルにまで上昇すると、ゲート閾値電圧ＶGS(th)以上である５Ｖのゲート−ソース間電圧ＶGS3，ＶGS4が生じ、ＭＯＳ−ＦＥＴＱ3，Ｑ4を、ほぼ同時とされるタイミングによりオンとする。

この場合、ＭＯＳ−ＦＥＴＱ3，Ｑ4は、商用交流電源ＡＣが投入される時点ｔ１から時点ｔ１１までの期間においてオフ状態となるように制御されることになる。そして、この期間ｔ１〜ｔ１１においては、ＭＯＳ−ＦＥＴＱ3，Ｑ4がオフとされていることで、全波整流回路（Ｄｉ，Ｃｉ）において、平滑コンデンサＣｉの負極端子（一次側アース）とブリッジ整流回路Ｄｉの負極出力端子間の整流電流経路においては、突入電流抑制抵抗Ｒｉを介して整流電流が流れるようにされる。前述もしたように、この平滑コンデンサＣｉの負極端子（一次側アース）とブリッジ整流回路Ｄｉの負極出力端子間のラインは、正／負の交流入力電圧ＶACに対応する正／負の整流電流が共通に流れる経路である。従って、このラインに挿入された突入電流抑制抵抗Ｒｉによっては、突入電流として平滑コンデンサＣｉに流入する、正／負の整流電流のピークレベルが共に抑制されることになる。この整流電流が抑制されている様子は、例えば時点ｔ１に対応して流れる交流入力電流ＩACのピークレベルが３０Ａｐにまで低減されていることからも分かる。

そして、時点ｔ１より後においては、全波整流回路（Ｄｉ，Ｃｉ）に流れる整流電流（つまり、交流入力電流ＩAC）が平滑コンデンサＣｉに充電されていくことで電荷が蓄積されていくことになる。これに応じて、平滑コンデンサＣｉの両端電圧である直流入力電圧Ｅｉは、図示するようにして、時点ｔ１から定常レベルに向かって上昇していくようにされる。
また、時点ｔ１より以降において、上記のようにして平滑コンデンサＣｉの蓄積電荷が増加していくことで、平滑コンデンサＣｉを充電するようにして流れる整流電流（交流入力電流ＩAC）は、定常レベルに向かって低下していくことになる。

この場合には、時点ｔ１から商用交流電源ＡＣの２周期を経過した時点ｔ５において、直流入力電圧Ｅｉは、ほぼ定常レベルに到達している。これに応じて、交流入力電流ＩACとしても、時点ｔ５以降においては、突入電流抑制抵抗Ｒｉを流れた状態での定常レベルである６Ａｐを示す状態となっている。また、このような交流入力電流ＩACの変化に応じて、ＭＯＳ−ＦＥＴＱ3，Ｑ4のドレイン−ソース間電圧ＶDS3，ＶDS4も、時点ｔ５以降から、ＭＯＳ−ＦＥＴＱ3，Ｑ4がオンとなる時点ｔ１１以前までは、６Ｖｐを維持する。
なお、蓄積電荷が０の状態から平滑コンデンサＣｉに対して充電が開始されてから、充電を完了するまでの時間（τ）は、突入電流抑制抵抗Ｒｉとの時定数により決定される。つまり、Ｒｉ×Ｃｉとして表すことができる。

このようにして、商用交流電源ＡＣが投入された時点ｔ１以降から時点ｔ１１以前までの期間においては、ＭＯＳ−ＦＥＴＱ3，Ｑ4をオフ状態として、整流電流を突入電流抑制抵抗Ｒｉに流すようにしている。これにより、商用交流電源ＡＣが投入された直後における過大な突入電流は、突入電流抑制抵抗Ｒｉによって有効に抑制され、回路保護等が図られることになる。

そして、例えば時点ｔ１１に至って、発振・ドライブ回路２のソフトスタート動作も停止して定常動作に移行するタイミングに至ると、先にも説明したように直流電圧Ｖ4，Ｖ4が定常レベルに立ち上がることとなり、ＭＯＳ−ＦＥＴＱ3，Ｑ4はオフからオンに切り換わる。直流電圧Ｖ4，Ｖ4は、電源回路が定常動作を実行している限りは、定常レベルが継続して得られるから、時点ｔ１１以降においてＭＯＳ−ＦＥＴＱ3，Ｑ4は共にオン状態を維持する。

このようにして、ＭＯＳ−ＦＥＴＱ3，Ｑ4が、時点ｔ１１以降においてオフからオンに切り換わるということは、時点ｔ１１以降においては、整流電流経路として、突入電流抑制抵抗Ｒｉをパスして、正極性の交流入力電流ＩACに対応する方向の整流電流と、負極性の交流入力電流ＩACに対応する方向の整流電流とが、それぞれ、ＭＯＳ−ＦＥＴＱ3のドレイン→ソースと、ＭＯＳ−ＦＥＴＱ4のドレイン→ソースを流れる経路が形成されるということである。

ＭＯＳ−ＦＥＴにはソース→ドレイン方向に沿って順方向となるようにして並列接続されるボディダイオードが寄生している。
仮に、図１に示す電源回路において、突入電流抑制抵抗Ｒｉに対して並列接続すべきＭＯＳ−ＦＥＴを、例えばＭＯＳ−ＦＥＴＱ3の１つにしたとすると、ドレイン→ソース方向とは逆方向で流れる整流電流は、ボディダイオードＤD3に対して順方向となるから、このときに印加される順方向電圧によって、ボディダイオードＤD3がオン状態となって、ここに整流電流が流れることになる。ボディダイオードＤD3は、飽和電圧が高いので、整流電流がボディダイオードＤD3に流れる場合には、ＭＯＳ−ＦＥＴＱ3のドレイン−ソース間に流れる場合と比較して多くの電力損失が生じることになる。

そこで、本実施の形態としては、図１に示しているようにして、正極性／負極性の整流電流（交流入力電流ＩAC）が互いに逆方向で流れる経路に突入電流抑制抵抗Ｒｉを挿入する場合においては、２つのＭＯＳ−ＦＥＴ（Ｑ3，Ｑ4）を、ドレイン→ソースの関係が互いに逆方向となるようにして突入電流抑制抵抗Ｒｉに対して並列に接続するようにされる。
これにより、図１に示す回路では、正極性の交流入力電圧ＶACに対応する方向の整流電流（交流入力電流ＩAC）は、単なる抵抗体となるＭＯＳ−ＦＥＴＱ3のドレイン→ソース間を流れることになる。このとき、ＭＯＳ−ＦＥＴＱ4のボディダイオードＤD4が順方向となるのであるが、ＭＯＳ−ＦＥＴＱ3による導通経路が形成されていることで、ボディダイオードＤD4に電流が流れるための順方向電圧は生じないこととなり、ボディダイオードＤD4はオフ状態とすることができる。
同様にして、負極性の交流入力電圧ＶACに対応する方向の整流電流（交流入力電流ＩAC）が流れるときにも、この整流電流はＭＯＳ−ＦＥＴＱ4のドレイン→ソース間を流れることになり、このとき、順方向となるＭＯＳ−ＦＥＴＱ3のボディダイオードＤD3はオフ状態となる。
つまり、正極性方向／負極性方向で相互に逆方向で流れる整流電流は、それぞれ、ＭＯＳ−ＦＥＴＱ3，Ｑ4のドレイン→ソースを流れるようにされ、ボディダイオードＤD3，ＤD4には流れない。これにより、ボディダイオードＤD3，ＤD4における導通損失が生じないようにしている。

なお、時点ｔ１１以降においては、直流入力電圧ＥｉがΔＥｉとして示される変動分によりレベル上昇している。これは、整流電流経路において挿入されていた突入電流抑制抵抗Ｒｉの抵抗値分に対応する電圧降下が、時点ｔ１１において無くなったことに依るものである。
また、時点ｔ１１以前では６Ａｐの定常レベルであった交流入力電流ＩACが、時点ｔ１１以降において５．９Ａｐに低下するのも、突入電流抑制抵抗Ｒｉによる導通損失分に応じた電流増加がなくなるからである。さらに、時点ｔ１１以降においては、ＭＯＳ−ＦＥＴＱ3，Ｑ4はオン状態を継続するので、整流電流が流れる期間においても、そのドレイン−ソース間電圧ＶDS3，ＶDS4は０レベルを維持する。

前述もしたようにＭＯＳ−ＦＥＴＱ3，Ｑ4は、ＮチャンネルのＭＯＳ型として、トレンチ構造を有するものであり、オン状態では、非常に低オン抵抗であるという性質を有し、具体的には前述もしたように、オン抵抗ＲON＝５ｍΩ程度である。
ここで交流入力電圧ＶAC＝１００Ｖで、交流入力電流ＩACの実効値を３Armとすると、ＭＯＳ−ＦＥＴＱ3，Ｑ4における総合的なドレイン−ソース間の導通損失は、０．０４５Ｗであるということになる。また、直流電圧Ｖ4からＭＯＳ−ＦＥＴＱ3，Ｑ4のゲート−ソース間電圧ＶGS3，ＶGS4を得るための２組の分圧抵抗Ｒ1−Ｒ2による損失（ドライブ損失）は、０．００５Ｗとなる。つまり、図４の時点ｔ１１以降に対応する電源回路の定常動作時において、突入電流抑制抵抗Ｒｉをパスする経路を生成するためにＭＯＳ−ＦＥＴＱ3をオン駆動することで生じる電力損失は、０．０５Ｗであるということになる。

例えば従来の技術として示した、電磁リレー（及びリレースイッチ）を用いた場合の構成では、電磁リレーを駆動するための損失が０．５Ｗ程度とされていたから、電力損失は１／１０にまで低減されていることになる。また、これに伴って、例えば電力用半導体を用いた場合の発熱などの問題も解消されることになる。

また、電磁リレーの外形サイズは、例えば２２．５×１２．５×１８mmである。このサイズからも分かるように、電磁リレーは比較的大型であり、さらには、相応の高さもあることから、部品を実装した基板の低背化にも不利である。
これに対して、ＭＯＳ−ＦＥＴＱ3，Ｑ4として用いられるＮチャンネル型でトレンチ構造のＭＯＳ−ＦＥＴは、例えば表面実装用のパッケージ部品としてのサイズ形状を有しており、電磁リレーと比較すれば相当に小型で軽量となる。このため、整流回路の切り換えのための電磁リレーは残るものの、突入電流抑制抵抗Ｒｉをパスさせるための電磁リレーがＭＯＳ−ＦＥＴに代わったことで、実装基板の低背化にも有利となる。

さらに、電磁リレーは、電流の導通／非導通に応じてリレースイッチ（接点）をオン／オフする際にいわゆる開閉サージが生じる。このため、接点の開閉寿命は、例えば１０万サイクル程度とされている。これに対して、本実施の形態では、半導体素子によるオン／オフ動作となるので、上記した開閉サージの問題は無いものであり、この点では半永久的なオン／オフ回数の寿命を有しているということがいえる。また、半導体素子によるオン／オフ動作であることで、電磁リレーにおけるような接点が開閉するときの物理的な接触音も生じない。

このようにして、本実施の形態では、電源回路が定常動作であるときに突入電流抑制抵抗Ｒｉをパスさせるための構成として、電磁リレーを用いる場合と比較して低電力損失化、小型軽量化が図られる他、接点の寿命や接触音の問題を解消したことによる、より高い信頼性、品質向上も得られるものである。

なお、第１の実施の形態として、突入電流抑制抵抗Ｒｉの挿入位置は、図１に示す位置には限定されない。突入電流抑制抵抗Ｒｉが挿入されるラインは、倍電圧整流回路を形成しているときと、全波整流回路を形成しているときとで、整流電流（交流入力電流ＩAC）が正極方向／負極方向により流れるラインであればよい。従って、図１の場合であれば、商用交流電源ＡＣの負極ライン（例えば電源スイッチＳＷと、ブリッジ整流回路の負極入力端子（整流ダイオードＤｂ，Ｄｄの接続点との間のライン）に挿入することができる。

図４は、第２の実施の形態としての構成例を示している。なお、この図において図１と同一部分には同一符号を付して説明を省略する。
先に本出願人は、相当に重負荷とされる条件に対応する、ワイドレンジ対応の電源回路の構成として、商用交流電源から直流入力電圧Ｅｉを生成する整流回路について、ＱＡＣ１００Ｖ系に応じては４倍電圧整流回路に切り換え、ＡＣ２００Ｖ系に応じては倍電圧整流回路に切り換える構成を提案している。これにより、例えば直流入力電圧Ｅｉを得るための整流回路として、倍電圧整流回路と全波整流回路とで切り換えを行う整流回路を備える電源回路と比較すると、後段のＤＣ−ＤＣコンバータの回路に流れる電流のピークレベルが低減されることとなり、その分の電力変換効率の向上を図ることができる。
図４に示される電源回路においては、直流入力電圧Ｅｉを生成する整流平滑回路として、上記のようにして、４倍電圧整流回路／倍電圧整流回路で整流回路の切り換えが行われる構成を採っている。なお、図４において、図１と同一部分については同一符号を付して説明を省略する。

図４に示される整流回路は、次のようにして形成されている。なお、ここでは、この整流回路のみの構成についての説明を行う便宜上、商用交流電源ＡＣのラインに挿入されるヒューズＦ、突入電流制限抵抗Ｒｉ、及び電源スイッチＳＷについての言及は省略する。

この図に示す整流回路は、整流ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、平滑コンデンサＣｉ1a、Ｃｉ1b、Ｃｉ2a、Ｃｉ2bを備え、さらに、整流回路を４倍電圧整流回路と倍電圧整流回路とで切り換えるための切換スイッチＳＷchを挿入して成る。この場合も、切換スイッチＳＷchは、電磁リレーＲＬによりオン／オフコントロールされるリレースイッチである。
この電圧整流回路において、上記平滑コンデンサＣｉ1aは、その負極端子が商用交流電源ＡＣの正極ラインに対して接続されている。そして、この平滑コンデンサＣｉ1aの正極端子には、整流ダイオードＤ１のアノード及び整流ダイオードＤ２のカソードが接続される。
上記整流ダイオードＤ２のアノードは、商用交流電源ＡＣの負極側の端子と接続されることで、商用交流電源ＡＣの負極ラインに対して接続される。

また、平滑コンデンサＣｉ2aは、その正極端子が上記平滑コンデンサＣｉ1aの負極端子と接続され、負極端子は整流ダイオードＤ4のカソードと整流ダイオードＤ3のアノードに対して接続される。上記整流ダイオードＤ4のアノードは図示するように一次側アースに接続され、また、上記整流ダイオードＤ3のカソードは、上記整流ダイオードＤ2のアノードと接続されることで商用交流電源ＡＣの負極ラインと接続される。

平滑コンデンサＣｉ1b及びＣｉ2bは直列接続されて、図のように整流ダイオードＤ１のカソードと一次側アース間に挿入される。平滑コンデンサＣｉ1b、Ｃｉ2bの接続点は、上記した整流ダイオードＤ２、Ｄ３の接続点に対して、切換スイッチＳＷchを介して接続されることで、商用交流電源ＡＣの負極ラインに接続される。
そして、直列接続された平滑コンデンサＣｉ1b、Ｃｉ2bの両端電圧がこの電源回路の直流入力電圧Ｅｉとされて、後段のＤＣ−ＤＣコンバータに対して動作電源として供給される。

この図４に示す電源回路においても、整流回路切換部３は、検出用直流電圧Ｅ1のレベルに応じて電磁リレーＲＬを駆動することで、交流入力電圧ＶACがＡＣ１００Ｖ系であるときには、切換スイッチＳＷchをオンとし、ＡＣ２００Ｖ系であるときには切換スイッチＳＷchをオフとする。
そして、次に説明するようにして、直流入力電圧Ｅｉを得る整流回路として、ＡＣ１００Ｖ系に対応して切換スイッチＳＷchがオンのときには４倍電圧整流回路が形成され、ＡＣ２００Ｖ系に対応して切換スイッチＳＷchがオフのときには、倍電圧整流回路が形成される。

図５は、図４に示す整流回路が４倍電圧整流回路を形成しているときの整流電流経路を示している。図５（ａ）は、交流入力電圧ＶACが負極性となる期間における整流電流経路を示し、図５（ｂ）は、交流入力電圧ＶACが正極性となる期間における整流電流経路を示している。なお、この図においては、説明を簡単にするために、整流電流経路内に挿入される、電源スイッチＳＷ、ヒューズＦ、突入電流抑制抵抗Ｒｉ、及びＭＯＳ−ＦＥＴＱ3，Ｑ4の図示を省略している。

先ず、交流入力電圧ＶACが負極性となる期間では、図５（ａ）の矢印で示すように、整流電流は［商用交流電源ＡＣ→（切換スイッチＳＷch）→平滑コンデンサＣｉ2b→整流ダイオードＤ４→平滑コンデンサＣｉ2a→商用交流電源ＡＣ］の経路（第４の整流電流経路）で流れる。
つまり、後述もするが、この期間では、上記整流電流経路に挿入された整流ダイオードＤ４による整流出力が、上記平滑コンデンサＣｉ2bに対して充電されることになる。

また、図示するように整流電流は分岐されて［商用交流電源ＡＣ→整流ダイオードＤ２→平滑コンデンサＣｉ1a→商用交流電源ＡＣ］の経路（第１の整流電流経路）によっても流れる。上記経路により整流電流が流れることによって、上記平滑コンデンサＣｉ1aには、上記整流ダイオードＤ２による整流出力が充電される。ここで、商用交流電源ＡＣ（交流入力電圧ＶAC）の実効値の等倍に対応する直流電圧レベルを１Ｅｖとして示すこととすると、平滑コンデンサＣｉ1aには、この１Ｅｖのレベルの両端電圧が発生することになる。

続いて、交流入力電圧が正極性となる期間では、図５（ｂ）に示すようにして、整流電流は［商用交流電源ＡＣ→平滑コンデンサＣｉ1a→整流ダイオードＤ１→平滑コンデンサＣｉ1b→（切換スイッチＳＷch）→商用交流電源ＡＣ］の経路（第２の整流電流経路）で流れ、整流ダイオードＤ１による整流出力を平滑コンデンサＣｉ1bに対して充電するようにされる。
ここで、図５（ａ）により示した、交流入力電圧ＶACが正極性となる半周期における整流動作により、平滑コンデンサＣｉ1aには交流入力電圧ＶAC（実効値）の等倍レベルに対応した両端電圧（１Ｅｖ）が得られていることになる。従ってこのとき、上記のような電流経路が形成されることによっては、この平滑コンデンサＣｉ1aの両端電圧を交流入力電圧ＶACに重畳するようにして整流電流が流れるようになる。そしてこれにより、上記平滑コンデンサＣｉ1bには、交流入力電圧ＶACの２倍のレベルに対応した両端電圧（２Ｅｖ）が得られるものとなる。

また、交流入力電圧ＶACが正極性となる期間では、整流電流は、［商用交流電源ＡＣ→平滑コンデンサＣｉ2a→整流ダイオードＤ３→商用交流電源ＡＣ］の経路（第３の整流電流経路）によっても流れ、上記平滑コンデンサＣｉ2aに対しては、この電流経路に挿入される上記整流ダイオードＤ３による整流出力が充電される。つまりこの期間においては、上記平滑コンデンサＣｉ2aの両端に、交流入力電圧ＶACの等倍レベルに対応する１Ｅvのレベルの整流平滑電圧が得られるものである。
そして、交流入力電圧が負極性となる次の半周期に至ると、整流電流は先の図５（ａ）に示したように［商用交流電源ＡＣ→（切換スイッチＳＷch）→平滑コンデンサＣｉ2b→整流ダイオードＤ４→平滑コンデンサＣｉ2a→商用交流電源ＡＣ］の第４の整流電流経路により流れることになる。つまりこのような電流経路が形成されることによって、上記のように平滑コンデンサＣｉ2aに得られた１Ｅvのレベルの電圧を、交流入力電圧ＶACに重畳するようにして整流電流が流れるようになる。そしてこの期間においては、上述もしたように整流ダイオードＤ４の整流出力が平滑コンデンサＣｉ2bに対して充電されるから、この平滑コンデンサＣｉ2bの両端には、交流入力電圧ＶACの２倍のレベルに対応する２Ｅvのレベルによる整流平滑電圧が得られるようになる。

このような交流入力電圧ＶACの正／負の各期間に対応した動作が繰り返されることによって、平滑コンデンサＣｉ1bと平滑コンデンサＣｉ2bの各両端には、それぞれ２Ｅvの整流平滑電圧が得られるようになる。そしてこの結果、直列接続されたこれら平滑コンデンサＣｉ1b−Ｃｉ2bの両端に得られる整流平滑電圧のレベルとしては、
２Ｅｖ＋２Ｅｖ＝４Ｅｖ
となり、４Ｅｖで表されことになる。つまり、平滑コンデンサＣｉ1b−Ｃｉ2bの両端電圧として、商用交流電源ＡＣ（交流入力電圧ＶAC）の実効値の４倍に対応するレベルの直流入力電圧Ｅｉを得る、４倍電圧整流回路を形成している。

また、図４に示す整流回路が倍電圧整流回路を形成しているときの整流電流経路を、図６に示す。
なお、この図６の説明にあたっても、整流電流経路内に挿入される、電源スイッチＳＷ、ヒューズＦ、突入電流抑制抵抗Ｒｉ、ＭＯＳ−ＦＥＴＱ3，Ｑ4についての記述は省略する。また、この図においては、交流入力電圧ＶACが負極性となる期間における整流電流経路を実線により示し、正極性となる期間の整流電流経路を破線により示している。

先ず、交流入力電圧ＶACが負極性となる期間において、整流電流は、実線の矢印により示すように［商用交流電源ＡＣ→整流ダイオードＤ２→平滑コンデンサＣｉ1a→商用交流電源ＡＣ］の経路で流れる。
また、同じ交流入力電圧ＶACが負極性となる期間では、整流電流は［商用交流電源ＡＣ→整流ダイオードＤ２→整流ダイオードＤ１→平滑コンデンサＣｉ1b→平滑コンデンサＣｉ2b→整流ダイオードＤ４→平滑コンデンサＣｉ2a→商用交流電源ＡＣ］の経路によっても流れる。つまり、整流電流経路としては、整流ダイオードＤ２を流れた後に分岐して２系統となる。

また、交流入力電圧が正極性となる期間では、図中の破線矢印により示すように［商用交流電源ＡＣ→平滑コンデンサＣｉ1a→整流ダイオードＤ１→平滑コンデンサＣｉ1b→平滑コンデンサＣｉ2b→整流ダイオードＤ４→整流ダイオードＤ３→商用交流電源ＡＣ］の経路で整流電流が流れる。
また、この期間においても整流電流は分岐して、［商用交流電源ＡＣ→平滑コンデンサＣｉ2a→整流ダイオードＤ３→商用交流電源ＡＣ］の経路によっても流れるものとなる。

ここで、この場合の平滑コンデンサＣｉ1aに対しては、上記のように交流入力電圧ＶACが負極性となる期間における［商用交流電源ＡＣ→整流ダイオードＤ２→平滑コンデンサＣｉ1a→商用交流電源ＡＣ］の経路により充電が行われる。そして、この平滑コンデンサＣｉ1aの充電電荷は、交流入力電圧ＶACが正極性となる期間の［商用交流電源ＡＣ→平滑コンデンサＣｉ1a→整流ダイオードＤ１→平滑コンデンサＣｉ1b→平滑コンデンサＣｉ2b→整流ダイオードＤ４→整流ダイオードＤ３→商用交流電源ＡＣ］の経路によって放電される。これによって、この場合の平滑コンデンサＣｉ1b−Ｃｉ2bによる直列接続回路の両端には、交流入力電圧ＶACによる１Ｅｖのレベルに、上記平滑コンデンサＣｉ1aの充電電荷による１Ｅｖのレベルが重畳された２Ｅｖのレベルによる両端電圧が得られるものとなる。

また、平滑コンデンサＣｉ2a側は、交流入力電圧ＶACが正極性となる期間における、上記した［商用交流電源ＡＣ→平滑コンデンサＣｉ2a→整流ダイオードＤ３→商用交流電源ＡＣ］の経路により充電されることになる。そして、この平滑コンデンサＣｉ2aの充電電荷は、交流入力電圧ＶACが負極性となる期間の［商用交流電源ＡＣ→整流ダイオードＤ２→整流ダイオードＤ１→平滑コンデンサＣｉ1b→平滑コンデンサＣｉ2b→整流ダイオードＤ４→平滑コンデンサＣｉ2a→商用交流電源ＡＣ］の経路によって放電される。つまり、この場合の平滑コンデンサＣｉ1b−Ｃｉ2bによる直列接続回路の両端には、交流入力電圧ＶACによる１Ｅｖのレベルに、上記平滑コンデンサＣｉ2aの充電電荷による１Ｅｖのレベルが重畳された２Ｅｖのレベルによる両端電圧が得られるようになる。

このような整流動作が行われる結果、交流入力電圧ＶACが正／負極性となる期間で共に、平滑コンデンサＣｉ1b−Ｃｉ2bの両端電圧として２Ｅｖのレベルによる直流入力電圧Ｅｉが得られる。つまり、倍電圧整流回路が形成されているものである。

このようにして、図４に示す電源回路では、直流入力電圧Ｅｉとして、ＡＣ１００Ｖ系では４倍電圧整流回路によって交流入力電圧ＶACの実効値のほぼ４倍に相当するレベルを得るようにし、また、ＡＣ２００Ｖ系では、交流入力電圧ＶACの実効値のほぼ４倍に相当するレベルを得るようにしている。これにより、ＡＣ１００Ｖ系とＡＣ２００Ｖ系とでほぼ同等レベルの直流入力電圧Ｅｉが得られることとなり、これによってワイドレンジ対応を可能としているものである。

そして、図４に示す電源回路においては、突入電流抑制抵抗Ｒｉは、商用交流電源ＡＣの正極ライン側において、ヒューズＦと平滑コンデンサＣｉ1aの負極端子との間のラインに挿入されている。
この突入電流抑制抵抗Ｒｉが挿入されるラインを、図５に示した４倍電圧整流回路の整流電流経路と照らし合わせてみる。すると、交流入力電圧ＶACが負極性となる期間においては、第１の整流電流経路と第４の整流電流経路により分岐して流れる整流電流が合流して、負極方向の交流入力電流ＩACとして流れるラインであることが分かる。また、交流入力電圧ＶACが正極性となる期間においては、第２の整流電流経路と第３の整流電流経路により分岐して流れる整流電流が合流して、正極方向の交流入力電流ＩACとして流れるラインともなっている。
つまり、図４に示す回路において突入電流抑制抵抗Ｒｉが挿入されるラインは、４倍電圧整流回路において形成される第１〜第４の整流電流経路により分岐して流れる整流電流が合流して、交流入力電流ＩACとして正極方向／負極方向の双方向により流れるラインであるということになる。換言すれば、突入電流抑制抵抗Ｒｉによる突入電流の抑制は、第１〜第４の整流電流経路を流れる各整流電流に対して有効に行われるようにされている。

また、図６に示した倍電圧整流回路の整流電流経路と照らし合わせてみても、図４において突入電流抑制抵抗Ｒｉが挿入されるラインは、倍電圧整流回路において、交流入力電圧ＶACが正極性／負極性の各期間において、分岐して流れる整流電流が合流して、交流入力電流ＩACとして正極方向／負極方向の双方向により流れるラインであることが分かる。つまり、倍電圧整流回路を形成しているときにも、図５のようにして分岐して流れる各整流電流に対して、突入電流抑制抵抗Ｒｉによる突入電流の抑制が有効となるようにされている。

また、突入電流抑制抵抗Ｒｉに対しては、この場合にも、ＭＯＳ−ＦＥＴＱ3，Ｑ4が、それぞれ並列に接続される。
ＭＯＳ−ＦＥＴＱ3，Ｑ4としては、第１の実施の形態と同様にして、Ｎチャンネル型でトレンチ構造とされることで、例えばＲon＝５ｍΩ程度の低オン抵抗を有する。
また、ＭＯＳ−ＦＥＴＱ3，Ｑ4の接続態様としても、第１の実施の形態と同様にして、ドレイン→ソースの方向が相互に逆となるようにされている。
また、ＭＯＳ−ＦＥＴＱ3，Ｑ4のそれぞれを駆動するための駆動回路としても、第１の実施の形態と同様の構成を採っている。

図７は、図４に示した電源回路における、商用交流電源ＡＣが投入されたときに対応した突入電流の抑制動作を示す。なお、この図７は、整流回路として４倍電圧整流回路が形成されている場合の動作を示している。

この図７に示す各部のタイミングと、先の第１の実施の形態に対応する、図３に示した各部のタイミングとを比較して分かるように、図４に示す電源回路の突入電流の抑制動作としては、先の第１の実施の形態として示した図１の電源回路と同様となる。つまり時点ｔ１において商用交流電源ＡＣが投入され、時点ｔ１１においてＭＯＳ−ＦＥＴＱ3，Ｑ4がオンとなるまでの期間にわたり、正極性／負極性の交流入力電圧ＶACに対応する正／負の整流電流（交流入力電流ＩAC）は、突入電流抑制抵抗Ｒｉを流れることで、そのピークレベルが抑制される。

そして、時点ｔ１１に至ると、図１の電源回路と同様にして、２つの直流電圧Ｖ4，Ｖ4が定常レベルに立ち上がって、ゲート−ソース間電圧ＶGS3，ＶGS4としてはゲート閾値ＶGS(th)となり、ＭＯＳ−ＦＥＴＱ3，Ｑ4が共にオフからオンに移行する。これにより、時点ｔ１１以降においては、整流電流（交流入力電流ＩAC）が突入電流抑制抵抗Ｒｉをパスして、ＭＯＳ−ＦＥＴＱ3，Ｑ4を流れるようにされる。
このときの、ＭＯＳ−ＦＥＴＱ3，Ｑ4に流れる電流と、交流入力電流ＩACの極性との関係は、図５の場合と同様である。つまり、正極性の交流入力電流ＩACは、ＭＯＳ−ＦＥＴＱ3のドレインソースを流れ、負極性の交流入力電流ＩACは、ＭＯＳ−ＦＥＴＱ4のドレインソースを流れるようにされており、これにより、ボディダイオードＤD4，ＤD3に交流入力電流ＩACが流れることによる電力損失が生じないようにしている。

また、図７に示す交流入力電流ＩACの波形を見ると、ピーク部分について略Ｍ字形状となっている。これは、図４に示す電源回路における４倍電圧整流回路として、次のような構成を採っていることに依る。

例えば、従来において、図４と同様の接続態様による４倍電圧整流回路を構成する場合には、この４倍電圧整流回路を形成する平滑コンデンサＣｉ1a，Ｃｉ1b，Ｃｉ2a，Ｃｉ2bについては、同じキャパシタンスとすることが一般的である。
これに対して、図４に示す４倍電圧整流回路では、４倍電圧整流動作のときには１Ｅｖに対応したレベルの両端電圧が得られる平滑コンデンサＣｉ1a、Ｃｉ2aと、これら１Ｅｖの両端電圧と交流入力電圧ＶAC（１Ｅｖに相当）が重畳された２Ｅｖのレベルの両端電圧が得られる平滑コンデンサＣｉ1b、Ｃｉ2bとについて、キャパシタンスの関係を次のようにして設定することとしている。

先ず、平滑コンデンサＣｉ1a、Ｃｉ1bとの間では、平滑コンデンサＣｉ1aのキャパシタンスが、平滑コンデンサＣｉ1bよりも大きくなるように設定することとする。
同様にして、平滑コンデンサＣｉ2a、Ｃｉ2bについては、平滑コンデンサＣｉ2aのキャパシタンスが、平滑コンデンサＣｉ2bよりも大きくなるように設定することとする。
そのうえで、１Ｅｖに対応したレベルの両端電圧が得られる平滑コンデンサの組と、２Ｅｖに対応したレベルの両端電圧が得られる平滑コンデンサの組とで、それぞれ、キャパシタンスをＣｉ1a＝Ｃｉ2a、Ｃｉ1b＝Ｃｉ2bとしている。

図４に示す４倍電圧整流回路の接続態様によると、整流ダイオードＤ4が整流を行う第４の整流電流経路では、平滑コンデンサＣｉ2aと平滑コンデンサＣｉ2bが挿入されていることから、この経路におけるキャパシタンスとしては、これら平滑コンデンサＣｉ2bと平滑コンデンサＣｉ2aとのキャパシタンスを直列接続したものとして得られることになる。
従って、この第４の整流電流経路におけるキャパシタンスとしては、
Ｃｉ2b×Ｃｉ2a／Ｃｉ2b＋Ｃｉ2a
で表されることになる。
一方、整流ダイオードＤ2が整流を行う第１の整流電流経路におけるキャパシタンスとしては、ここには平滑コンデンサＣｉ1aのみが挿入されていることから、この平滑コンデンサＣｉ1a（＝Ｃｉ2a）のみのキャパシタンスに基づいたものとなる。
従って、第４の整流電流経路と、第１の整流電流経路のキャパシタンスとしては、
（Ｃｉ2b×Ｃｉ2a／Ｃｉ2b＋Ｃｉ2a）＜Ｃｉ1a
で表されることになる。
また、本実施の形態においては、平滑コンデンサＣｉ1a、Ｃｉ2aのキャパシタンスを、平滑コンデンサＣｉ1b、Ｃｉ2bのキャパシタンスよりも大きくしているから、上記した第４の整流電流経路と、第１の整流電流経路のキャパシタンスの大小は、このキャパシタンス差に基づいたものとなる。

ここで、静電容量が大きくなれば、その分、そこに流れる電流の位相は遅れることになる。つまりこの場合は第１の整流電流経路の方が、第４の整流電流経路よりも、そこに流れる電流の位相が相対的に遅れるようになるものである。
従って、相対的関係として、第４の整流電流経路では、整流電流が時間的に早く流れ、第１の整流電流経路では整流電流が時間的に遅れて流れることになる。

また、図５により説明したように、交流入力電圧ＶACが正極性となる半周期間では、平滑コンデンサＣｉ2aに対して充電が行われているものとなる。従って、次の交流入力電圧が負極性となる期間に移行したときには、平滑コンデンサＣｉ2aにおいて充電電荷が充分に蓄積されている状態となっており、この状態において、平滑コンデンサＣｉ2aを放電させる極性による電圧印加がされることになる。
これに対し、一方の平滑コンデンサＣｉ1aとしては、正極性となる半周期では放電が行われていたものであるから、交流入力電圧ＶACが負極性に移行したときには、電荷が少ない状態とされており、ここに充電を行うための極性による電圧印加がされる。
これにより、交流入力電圧ＶACが負極性に移行したときには、平滑コンデンサＣｉ2aが挿入された第４の整流電流経路のほうが、平滑コンデンサＣｉ1aが挿入される含まれる第１の整流電流経路よりも、整流電流が流れやすくなる。
これによっても、交流入力電圧ＶACが負極性となる期間に整流電流が流れる期間においては、第４の整流電流経路のほうが整流電流が早く流れ、他方の第１の整流電流経路のほうが、遅く流れる動作が得られる。

そして、このようなタイミングで、第１及び第４の整流電流経路に分岐して整流電流が流れるとすると、これらの整流電流が合成して得られる交流入力電流ＩACとしては、整流電流の波形に対応した２つのピークを持つ、略Ｍ字形の波形が得られるものとなる。
そして、交流入力電圧ＶACが正極性となる期間においても、同様にして、整流電流は、第２の整流電流経路のほうが早く、第３の整流電流経路のほうが遅く流れる動作となる。

先に述べたようにして平滑コンデンサＣｉ1a，Ｃｉ1b，Ｃｉ2a，Ｃｉ2bのキャパシタンスの関係を設定することで、上記しているように、交流入力電圧ＶACが正／負の各半波の期間において、分岐された整流電流が流れる期間に時間差が生じることとなる。
そして、このようなタイミングで整流電流が流れることで、これらの整流電流が合成されたものとなる正極性／負極性の各交流入力電流ＩACとしては、図示するように分岐した２つの整流電流の波形に対応した２つのピークを持つ、略Ｍ字形の波形が得られるものとなる。

このようにして、４倍電圧整流回路を形成している状態において、分岐された整流電流経路に流れる整流電流のタイミングに時間差が与えられることによっては、これを合成して得られるとされる交流入力電流ＩACの導通角が、上記時間差分に応じて拡大しているということになる。交流入力電流ＩACの導通角が拡大されるということは、交流入力電流ＩACの波形に含まれる高調波成分が低減するということであり、従って、その分の力率の拡大が図られることになるものである。
また、この場合における力率の値は、先に説明した平滑コンデンサＣｉ1a、Ｃｉ2aの組と、平滑コンデンサＣｉ1b、Ｃｉ2bの組とのキャパシタンス差の設定により調整することが可能である。

なお、この第２の実施の形態として、４倍電圧整流回路／倍電圧整流回路とで切り換え可能な整流回路の構成を採る場合においても、突入電流抑制抵抗Ｒｉの挿入位置は、図４に示す位置には限定されない。前述したように、突入電流抑制抵抗Ｒｉが挿入されるラインは、４倍電圧整流回路において形成される第１〜第４の整流電流経路により分岐して流れる整流電流が合流して、正極方向／負極方向により流れるラインであること、及び倍電圧整流回路においても、分岐して流れる整流電流が合流して正極方向／負極方向により流れるラインであることが要件であり、従って、図４の場合であれば、商用交流電源ＡＣの負極ライン（例えば電源スイッチＳＷと、整流ダイオードＤ2，Ｄ3の接続点との間のライン）に挿入することができる。

また、上記各実施の形態としては、ＤＣ−ＤＣコンバータとして、電流共振形コンバータに部分電圧共振形コンバータを備えた複合共振形コンバータとしての構成を採っているものであるが、本発明としては、突入電流抑制抵抗を挿入した、整流回路（整流動作）の切り換えが可能な整流電流回路系の構成に特徴を有するものである。従って、商用交流電源ＡＣが投入されてから電源回路が定常動作に移行しているとされる所要の期間経過後において、突入電流抑制抵抗ＲｉをパスさせるためのＭＯＳ−ＦＥＴＱ3（Ｑ4）をオンとするための駆動回路系の構成が備えられさえすれば、ＤＣ−ＤＣコンバータとしての構成は特に限定されるものではない。
さらには、整流動作（整流回路）を切り換え可能な整流回路系の構成としても、第１及び第２の実施の形態として各図に示した構成に限定されるものではなく、他の回路構成とされても構わないものである。

本発明の第１の実施の形態としての構成を示す回路図である。 実施の形態に対応する電源回路における、商用交流電源ＡＣ投入以降におけるスイッチング周波数と、電源回路の一次側にて生成される直流電圧Ｖ3，Ｖ4の変化を示す図である。 第１の実施の形態に対応する電源回路の突入電流抑制動作を示すタイミングチャートである。 第２の実施の形態としての構成を示す回路図である。 第２の実施の形態において形成される、４倍電圧整流回路の整流電流経路を示す回路図である。 第２の実施の形態において形成される、倍電圧整流回路の整流電流経路を示す回路図である。 第２の実施の形態に対応する電源回路の突入電流抑制動作を示すタイミングチャートである。 従来の突入電流抑制回路の例として、倍電圧整流回路／全波整流回路で切り換えが行われる整流回路に突入電流抑制抵抗を挿入した電源回路の構成を示す回路図である。 従来の突入電流抑制回路の例として、４倍電圧整流回路／倍電圧整流回路で切り換えが行われる整流回路に突入電流抑制抵抗を挿入した電源回路の構成を示す回路図である。 従来の突入電流抑制回路の例として、倍電圧整流回路／全波整流回路で切り換えが行われる整流回路にパワーサーミスタを挿入した電源回路の構成を示す回路図である。 従来の突入電流抑制回路の例として、４倍電圧整流回路／倍電圧整流回路で切り換えが行われる整流回路にパワーサーミスタを挿入した電源回路の構成を示す回路図である。 従来の突入電流抑制回路の例として、倍電圧整流回路／全波整流回路で切り換えが行われる整流回路に突入電流抑制抵抗とサイリスタの並列接続回路を挿入した電源回路の構成を示す回路図である。 従来の突入電流抑制回路の例として、４倍電圧整流回路／倍電圧整流回路で切り換えが行われる整流回路に突入電流抑制抵抗とサイリスタの並列接続回路を挿入した電源回路の構成を示す回路図である。 従来の突入電流抑制回路の例として、倍電圧整流回路／全波整流回路で切り換えが行われる整流回路に突入電流抑制抵抗とリレースイッチの並列接続回路を挿入した電源回路の構成を示す回路図である。 従来の突入電流抑制回路の例として、４倍電圧整流回路／倍電圧整流回路で切り換えが行われる整流回路に突入電流抑制抵抗とリレースイッチの並列接続回路を挿入した電源回路の構成を示す回路図である。

符号の説明

１ 制御回路、２ 発振・ドライブ回路、３ 整流回路切換部、Ｆ ヒューズ、ＳＷ 電源スイッチ、Ｄｉ ブリッジ整流回路、整流ダイオード Ｄ1，Ｄ2，Ｄ3，Ｄ4、Ｃｉ，Ｃｉ1，Ｃｉ2，Ｃｉ1a、Ｃｉ1b、Ｃｉ2a、Ｃｉ2b 平滑コンデンサ、Ｒｉ 突入電流抑制抵抗、Ｑ1,Ｑ2 スイッチング素子、Ｃｐ 部分電圧共振コンデンサ、Ｑ3，Ｑ4 ＭＯＳ−ＦＥＴ（突入電流抑制抵抗短絡用）、ＤD3，ＤD4 ボディダイオード、Ｒ1，Ｒ2 抵抗、Ｄn4 ダイオード、Ｃ4 平滑コンデンサ、Ｑ1,Ｑ2 スイッチング素子、ＰＩＴ 絶縁コンバータトランス、Ｎ1 一次巻線、Ｎ2 二次巻線、Ｎ3，Ｎ4 三次巻線、Ｄo1，Ｄo2 二次側整流ダイオード、ＲＬ 電磁リレー、ＳＷch 切換スイッチ、Ｄ20 ダイオード、Ｃ20 コンデンサ、ＺＤ20 ツェナーダイオード、Ｒ21，Ｒ22 分圧抵抗

Claims (3)

1. 交流入力電圧を整流する所要数の整流素子と、この整流素子の整流出力として得られる整流電流が充電される所要数の平滑コンデンサとを、後段のＤＣ−ＤＣコンバータのための直流入力電圧が生成されるようにして接続して形成され、上記交流入力電圧のレベルに対して、それぞれ異なる所定倍数によるレベルとされる上記直流入力電圧を生成する複数の整流回路が形成されるように切り換えが行われる整流回路部と、
   上記交流入力電圧が投入されるのに応じて発生する突入電流としての整流電流を抑制するためのものであり、上記整流回路部において、切り換えが行われる上記複数の整流回路の各々の整流電流経路に含まれる所要のラインに対して挿入される突入電流抑制抵抗と、
   上記突入電流抑制抵抗に対して並列に接続される電界効果トランジスタと、
   上記ＤＣ−ＤＣコンバータのスイッチング動作に基づいて、上記交流入力電圧が投入されてから後の所要のタイミングで、上記電界効果トランジスタをオンとするためのオン駆動電圧を出力する駆動回路と、
   を備えることを特徴とする突入電流抑制回路。
2. 上記駆動回路は、
   上記ＤＣ−ＤＣコンバータのスイッチング動作に応じて得られる交番電圧から直流電圧を生成する直流電圧生成回路と、
   上記直流電圧生成回路により生成された直流電圧を分圧して得られる分圧電圧を、上記電界効果トランジスタのゲートに印加するようにされた分圧抵抗回路、
   とを備えて形成されることを特徴とする請求項１に記載の突入電流抑制回路。
3. 上記突入電流抑制抵抗を、上記整流電流経路において、正極性の交流入力電圧に対応する整流電流と、負極性の交流入力電圧に対応する整流電流とが、互いに逆方向で流れるラインに対して挿入し、
   上記電界効果トランジスタとして２つを備えることとし、これら２つの電界効果トランジスタのドレインとソースが互いに入れ違うようにして、上記突入電流抑制抵抗に対して並列に接続すると共に、
   上記駆動回路を、上記２つの電界効果トランジスタの各々に対応して設ける、
   ことを特徴とする請求項１に記載の突入電流抑制回路。
   

Images