JP2005073273A - マルチポート・プロセッサを用いるデータ管理システムおよび方法 - Google Patents

マルチポート・プロセッサを用いるデータ管理システムおよび方法 Download PDF

Info

Publication number
JP2005073273A
JP2005073273A JP2004244989A JP2004244989A JP2005073273A JP 2005073273 A JP2005073273 A JP 2005073273A JP 2004244989 A JP2004244989 A JP 2004244989A JP 2004244989 A JP2004244989 A JP 2004244989A JP 2005073273 A JP2005073273 A JP 2005073273A
Authority
JP
Japan
Prior art keywords
data
controller
processor
data port
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004244989A
Other languages
English (en)
Other versions
JP4201749B2 (ja
Inventor
William Robert Haas
ウィリアム・ロバート・ハース
Kirk Steven Tecu
カーク・スティーヴン・テク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2005073273A publication Critical patent/JP2005073273A/ja
Application granted granted Critical
Publication of JP4201749B2 publication Critical patent/JP4201749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1632External expansion units, e.g. docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】PCを使用せずに、1つの装置に複数の装置を直列接続することのできる、データ管理システムおよび方法を提供する。
【解決手段】データ管理システムおよび方法は、プロセッサ330に結合された複数のデータ・ポートを備える。プロセッサ330は、交互に、これらの複数のデータ・ポートのそれぞれを通じてコントローラ・モジュール340の有無をテストするようにプログラムされている。一実施形態において、データ管理方法は、プロセッサ330を用いて、第1のデータ・ポートを通じてコントローラ・モジュール340の有無をテストするステップと、第1のデータ・ポートを通じて、コントローラ・モジュール340が見つけられない場合には、第2のデータ・ポートを通じて、コントローラ・モジュール340の有無をテストするステップと、を含む。
【選択図】図3

Description

本発明は、一般に、データ管理に関し、特に、マルチポート・プロセッサを用いるデータ管理に関する。
デジタル方式の音楽、音声、画像、ムービー、または他の符号化されたデータを取り込み、生成し、記憶させ、処理し、あるいは、転送する電子装置は、より安価な半導体処理および拡大した消費者需要の出現とともに、さらに普及するようになった。ポータブルMP3(Moving Picture Experts Group layer 3 規格)プレーヤ、PDA(電子式携帯情報端末)、デジタルカメラ、デジタル・ボイスレコーダなどの用途が、引き続き人気を博している。これらの電子用途のそれぞれに対する一般的な傾向は、縮小したフォーム・ファクタとともに、向上した機能およびインターオペラビリティ(相互運用性)を提供することである。
電子装置間のインターオペラビリティを定めた或る規格は、On−The−Go Rev 1.0補遺(OTG)〜USB(ユニバーサルシリアルバス)2.0規格を含む。OTG規格により、MP3プレーヤは、別のMP3プレーヤに接続して音楽ファイルを転送できるか、カメラは、プリンタに接続して写真を印刷できるか、あるいは、PDAは、携帯電話に接続して、モバイルウェブサーフィンを可能にすることができる。たとえば、Bethanee Martin著、「USB On−The−Go Spec Signals Developers To Proceed With a New Generation of Mobile products Capable of Point−to−Point Data Exchange」、2001年12月18日、www.usb.org/data/press/pressroom/2001−12−18−usb.pdfを参照のこと。OTG対応の或る装置(「A装置」)が、別の装置(「B装置」)に取り付けられるときに、B装置内のプルアップ抵抗が、それらの接続部中の一本のラインを、所定の電圧値だけ上げる。A装置は、その電圧変化を感知し、初期化信号を送ることで応答する。B装置は、バス帯域幅、アクセス周波数、待ち時間、およびエラーハンドリング振る舞い要件(error handling behavior requirements)で応答する。A装置は、B装置に、データ・アドレス指定用の一意の識別番号を割り当てる。たとえば、Michael Gowan著、「How it Works: USB」、1999年12月30日、PCWorld.com、全3ページのページ1を参照のこと。その後の通信では、データは、64バイト部分に分けられ、しかも、それぞれの64バイト部分は、アドレス指定情報とデータ自体とを両方とも含む。OTGケーブリングは、ミニA側とミニB側を有する非対称のものである。装置は、ミニAプラグとミニBプラグを両方とも受け入れるミニABレセプタクルを1つだけ持っている。たとえば、「USB On−the−Go: A Tutorial」、Philips Semiconductors、2002年1月、Koninklijke Philips Electronics N.V.、2002年、ページ3〜8を参照のこと。OTG対応のホストには、一度に、ただ1つの周辺機器しか接続することができず、したがって、その使用が限定されている。
USBコントローラ機能を含む電子装置の一例として、MP3プレーヤ用のSTMP3300オーディオ・デコーダがある。この装置上のUSBポートは、Sigmatel,Inc.で提供されるものであって、MP3およびWMA(Windows(登録商標)メディア・オーディオ)ファイルのダウンロードを可能にする。たとえば、William Wong著、「1−Chip MP3 Player Includes A USB Controller」、Electronic Design、2001年6月4日、第49巻、第12号、ページ37を参照のこと。あいにく、USBポートは、USB接続を可能にするように、USBホストPC(パーソナル・コンピュータ)に求めている。
現行規格では、いずれかの端部において、かつPCを使用しないで、A装置に複数のB装置を直列接続することができないから、改良されたデータ管理システムおよび方法が特に重要である。
データ管理システムおよび方法は、プロセッサに結合された複数のデータ・ポートを持っている。このプロセッサは、交互に、これらの複数のデータ・ポートのそれぞれを通じてコントローラの有無をテストするようにプログラムされる。
一実施形態では、この方法は、プロセッサを用いて、第1のポートを通じてコントローラの有無をテストし、また、上記第1のポートを通じて、上記コントローラが見つけられない場合には、第2のポートを通じて、上記コントローラの有無をテストするものとして、記述される。
好ましい実施形態の例示的な一実施形態は、着脱自在に接続できるコントローラ・モジュール、メモリ・モジュール、およびアプリケーション・モジュールを有する、ポータブル・モジュラ・システムを備えている。このシステムの一変形例では、コントローラ・モジュールは、直列に接続された、いくつかの異なるアプリケーション・モジュールに接続できるが、その場合、それぞれのアプリケーション・モジュールは、他のモジュールに接続するために、一対の対向するデータ・ポートを含んでいる。一実施形態では、それぞれのアプリケーション・モジュールの向きは、逆にすることができ、したがって、システム動作に影響を及ぼすことなく、所与のデータ・ポートを、コントローラ・モジュールの方へ、または、コントローラ・モジュールから遠ざかる方向に向けることができる。このシステムは、「ポータブル・モジュラ電子システム」と称する2002年11月27日出願された米国特許出願第10/307,034号の主題発明である。
本明細書に述べられるデータ管理システムは、一実施形態において、様々のアプリケーションとコントローラとの間のデータ・フローを調整する。データ・アドレス指定プロトコルは、このシステムを通じて、パケット・データのルーティング(経路指定)を可能にするように規定される。このプロトコルは、アドレス指定部分中のパケット・データに付加することができる。このプロトコルはまた、そのパケット・データの前に付けて、これらのアプリケーションとコントローラとの間のルーティングを可能にすることもできる。このシステムは、プロセッサに結合された複数のデータ・ポートを含む。プロセッサは、コントローラからアプリケーションIDを受け取るために、交互に、複数のデータ・ポートのそれぞれを通じて、コントローラの有無をテストするようにプログラムされている。さらに、このシステムにより、他のアプリケーション・モジュールを、コントローラ・モジュールと、第1のアプリケーション・モジュール中のプロセッサとに直列に接続することができる。
図1は、本発明の一実施形態について、アプリケーション・モジュール中のプロセッサが、コントローラ・モジュールからアプリケーションIDをいかにして受け取るのかを示す流れ図である。パケットデータ・システムでは、アプリケーションIDは、データ・パケットのアドレス指定部分に入っていて、このシステム内のプロセッサの電子アドレスを表わす。アプリケーションIDを受け取ることにより、このプロセッサは、後で、データを要求し、取り込むことができる。アプリケーション・モジュールは、少なくとも2つのデータ・ポートを含み、それらのデータ・ポートのいずれかを、アプリケーション・モジュールとコントローラ・モジュールとの相対的な向きに応じて、コントローラ・モジュールに接続することができる。アプリケーション・モジュールの電源を入れて(ブロック100)、コントローラ・モジュールがハブの第1のデータ・ポートに接続されているかどうかを判定するために、そのデータ・ポートを通じて、プロセッサがコントローラ・ハンドシェーク信号を送る(ブロック105)。コントローラ・ハンドシェーク信号の伝送を妨げないようにするために、このハブ中の第2のデータ・ポートから入ってくるデータを阻止する(ブロック110)。コントローラ・ハンドシェーク信号を送るためのプロトコルは、コントローラ・モジュールが第1のデータ・ポートに接続されている場合に、肯定応答(確認応答)でコントローラ・モジュールがコントローラ・ハンドシェーク信号に応答できるようにする情報を含む。例えば、コントローラ・ハンドシェーク信号は、コントローラ・モジュールからのデータ伝送を阻止して、コントローラ・ハンドシェーク信号が受け取られたという肯定応答を送るための要求を含むことができる。あるいは、コントローラ・ハンドシェーク信号は、プロトコル・バージョン番号、アプリケーション・モジュールのタイプ、あるいは、肯定応答でコントローラ・モジュールが応答できるようにする認証証明書等の、他の識別情報を含むことができる。
所定の期間内に、肯定応答がプロセッサに送られた場合には(ブロック115)、プロセッサは、アプリケーションID要求をコントローラ・モジュールに送る(ブロック120)。コントローラ・モジュールは、アプリケーションIDをプロセッサに送ることにより、応答する(ブロック125)。アプリケーションIDは、後に読み出して使用するために、内部メモリに記憶される。コントローラ・モジュールもまたIDを有し、そのIDは、肯定応答とともに、アプリケーションIDとともに、あるいは、後に、コントローラ・ハンドシェークのプロセスを繰り返す必要なく、その後のデータ要求のルーティングを可能にするために、アプリケーション・モジュールに送られる。次に、第1のデータ・ポートおよび第2のデータ・ポートからのデータの通過を再開して(ブロック130)、ハンドシェーク・プロセスを完了する。コントローラは、アプリケーション・モジュールに伝送される後続データ上にアプリケーションIDを付加して、適正なデータ・ルーティングを可能にする。
最初に第1のデータ・ポートを通じてコントローラ・ハンドシェーク信号を送っても肯定応答が生ぜず(ブロック105、ブロック115)、第1のデータ・ポートにはコントローラ・モジュールがまったく接続されてないことが示された場合には、アプリケーション・モジュールは、第2のデータ・ポートを通じてコントローラ・ハンドシェーク信号を送る(ブロック135)ことで、第2のデータ・ポートにコントローラ・モジュールがあるかどうかを尋ねる。妨害をなくするために、第1のデータ・ポートを通るデータ通過を阻止する(ブロック140)。肯定応答が戻されて(ブロック145)、第2のデータ・ポートにコントローラ・モジュールがあることが示された場合には、プロセッサは、ID要求を送ってプロセッサIDを取り込み、双方のデータ・ポートからのデータ通過を再開する(ブロック120、ブロック125、ブロック130)。図3の説明は、2つのデータ・ポートしか含まないとはいえ、そのプロセスは、3つ以上のデータ・ポートに拡張することができる。3つ以上のデータ・ポートが設けられる場合には、それぞれのデータ・ポートを順番にテストして、コントローラ・モジュールが、該当するデータ・ポートに接続されているかどうかを判定することになる。プロセッサは、テストされていないそれぞれのデータ・ポートを通るデータ通過を阻止することになる。
図2は、図1において得られたプロセッサIDを用いて、アプリケーション・モジュールによりデータを読み出し、取り込むための可能な方式を示す流れ図である。このアプリケーション・モジュール中のプロセッサは、ハブを通じて、データ要求をコントローラ・モジュールに送る(ブロック200)。コントローラ・モジュールは、このデータ要求をメモリに送り(ブロック210)、読み出されたデータを、プロセッサIDとともにアプリケーション・モジュールに送る(ブロック215)。アプリケーション・モジュールは、入ってくるデータを所定の経路でプロセッサに送るために、その入ってくるデータがこのプロセッサIDを持っているかを監視する(ブロック220)。その読み出されたデータは取り込まれ、処理のためにプロセッサに提供される(ブロック225)。プロセッサにより、さらに多くのデータが必要とされる場合には、ルーティング用に、そのターゲット装置のIDを用いて、新たなデータ要求を送る(ブロック230)。
図3は、アプリケーション・モジュール300の実施例を示している。アプリケーション・モジュール300はデータ・バス310を含み、このデータ・バス310は、ユーザ・インターフェース320、内部メモリ325、内蔵コントローラを有するプロセッサ330、およびハブ335と通信する。ハブ335は、このハブ335中の第1および第2のポートを通じて、それぞれコントローラ・モジュール340および第2のアプリケーション・モジュール345と通信することができる。コントローラ・モジュール340は、データの記憶およびアクセスのために、冗長メモリAおよびBに接続されている。
プロセッサ330は、MP3プレーヤ、PDA、デジタルカメラ、またはデジタル・ボイスレコーダなどの用途を満たす。プロセッサ330は、ユーザ入力を受け入れて、ステータス情報を、ユーザ・インターフェース320を通じて、ユーザに提供する。プロセッサ330は、1つのデータ・ポートを通じてコントローラ・ハンドシェーク信号を送り、かつ、第2のデータ・ポートにおけるデータ通過を阻止し、次に、第1のデータ・ポートに、いかなるコントローラ・モジュールも設置されていなければ、第2のデータ・ポートを通じてコントローラ・ハンドシェーク信号を送り、かつ、第1のデータ・ポートにおけるデータ通過を阻止して、コントローラ・モジュール340との初期通信を確立するようにプログラムされている。このような初期通信のためのハブ切替えは、プロセッサで制御される。コントローラ・モジュール340は、コントローラ・ハンドシェーク信号の受取りに応答して、アプリケーション・モジュールIDをプロセッサ330に戻すようにプログラムされている。上述のように、アプリケーション・モジュールの内部メモリ325は、ハブおよびプロセッサで用いられるアプリケーション・モジュールIDを記憶している。内部メモリ325はまた、プロセッサ330によって使用するための、メモリAおよびメモリBから読み出されたデータの効率的なバッファリングを可能にする。
ハブ335は、スイッチング・ハブであるか、あるいは、データ・パケットのアドレス指定部分に入っているIDに基づいて、適切なデータ・ポートまたはプロセッサ330へデータを転送する少なくとも1つのスイッチを有するルータであってよい(図1を参照のこと)。例えば、第1のデータ・ポートから入るデータと、アプリケーションIDとが一致しない場合には、プロセッサは、そのデータが引き続き第2のデータ・ポートを通るように、ハブを切り替えるようプログラムされている。データが、コントローラ・モジュール340と通信するデータ・ポートからやってきた場合には、そのデータは、反対側のデータ・ポート(付属している場合)にある第2のアプリケーション・モジュールに伝えられることになる。プロセッサ330用に、メモリAまたはメモリBから読み出されたデータは、アプリケーションIDを用いてアドレス指定され、また、ハブ335により、プロセッサ330へ切り替えられることになる。
内部メモリ325は、ただ1つのチップ上に、プロセッサ330と一体化されてもよい。データ・バス310は、プロセッサ330、ユーザ・インターフェース320、および内部メモリ325との間の導電路として図示されている。光バスなどの他の信号移送機構もまた使用することができる。コントローラ・モジュール340、メモリAおよびメモリB、およびアプリケーション・モジュール300との間のデータ経路には、BluetoothTMまたは他の無線技術を利用する無線機構もまた、設けることができる。
本発明は、図4に示されるようなポータブルで、ハンドヘルドで、モジュラ方式の民生電子製品など、多数の実施形態がある。このようなモジュラ・システムにより、消費者が所望するアプリケーション・モジュールのどれとでも、図3に示されるようなコントローラ・モジュールと複数のメモリとを、消費者が一緒にパッケージ化することができる。図4では、コントローラ・モジュール340は、アプリケーション・モジュール300中の電気コネクタ400と、コントローラ・モジュール340中の相補形の向かい合ったコネクタ(図示されてない)、および機械式接合具410を通じて、電気的にも機械的にもアプリケーション・モジュール300と接続するように揃えられた状態で示されている。コントローラ・モジュール340は、アプリケーション・モジュール300からメモリAおよびメモリBに送られるファイルを管理する。図3に示されるように、今度は、アプリケーション・モジュール300を、追加の電気コネクタ400および機械式接合具410を通じて、第2のアプリケーション・モジュール345に接続することができる。このような場合、コントローラ・モジュール340は、図1〜図3に関連して述べられたデータ・アドレス指定方式を用いて、これらの異なるアプリケーション・モジュールからのデータを区別することができる。
メモリAおよびメモリBは、コントローラ・モジュール340中の一対の電気コネクタ400と、これらのメモリ中の相補形の一対の電気コネクタ(図示されてない)(それぞれのメモリに対して1つ)を通じて、コントローラ・モジュールと電気的に接続するように揃えられた状態で示されている。それぞれのメモリは、不良になれば、個々に取り替えることができ、新品のメモリを、コントローラ・モジュール340に対して、同じ向き、あるいは、180°回転した向きに取り付けることができる。
本発明の様々な実施形態を述べてきたが、本発明の範囲内で、さらに多くの実施形態および実施例が可能であることが、通常の当業者には明らかになろう。例えば、アプリケーション・モジュールは、他のモジュールに接続されるデータ・ポートを3つ以上持ってよい。その場合、プロセッサは、コントローラが見つかるまで、次々に、それぞれのデータ・ポートを通じて、コントローラ・ハンドシェーク信号を送るようにプログラムされる。よって、本発明は、併記の特許請求の範囲に関してのみ、限定されるつもりである。
これらの図中の構成要素は、必ずしも定尺ではなく、その代わり、本発明の原理を図解することに重点が置かれている。さらに、これらの図において、同じ参照番号は、異なる図面全体にわたって、対応する部分を表わしている。
2つのデータ・ポートを通じてハンドシェーク信号を送って、プロセッサ用に、アプリケーション識別名(「ID」)を確立することを示す一実施形態の流れ図である。 図1において確立されたアプリケーションIDを用いた、コントローラ・モジュールからアプリケーション・モジュールへのデータ・フローを示す一実施形態の流れ図である。 アプリケーションIDを確立して、そのアプリケーションIDを持つデータを取り込むのに用いられるアプリケーション・モジュールを示す一実施形態の流れ図である。 本発明が適用できるモジュール方式のアプリケーション・モジュールを有するポータブル電子装置を示す分解斜視図である。
符号の説明
300:アプリケーション・モジュール
330:プロセッサ
335:データ・ハブ
340:コントローラ・モジュール
345:第2のアプリケーション・モジュール

Claims (9)

  1. プロセッサと、
    第1のデータ・ポートおよび第2のデータ・ポートと、
    を備え、
    前記プロセッサが、前記第1のデータ・ポートを通じて、第1のコントローラ・ハンドシェーク信号を送り、かつ、該第1のコントローラ・ハンドシェーク信号の伝送に関連して、前記第2のデータ・ポートにおけるデータ通過を阻止するようにプログラムされている、データ管理システム。
  2. 前記第1のコントローラ・ハンドシェーク信号によるコントローラとの通信が生じない場合には、前記プロセッサが、コントローラとの通信を確立するために、前記第2のデータ・ポートを通じて、第2のコントローラ・ハンドシェーク信号を送り、かつ、該第2のコントローラ・ハンドシェーク信号の伝送に関連して、前記第1のデータ・ポートにおけるデータ通過を阻止するようにプログラムされている、請求項1に記載のシステム。
  3. 前記第1のデータ・ポートと前記第2のデータ・ポートとを含むデータ・ハブをさらに備えている、請求項2に記載のシステム。
  4. 前記データ・ハブが、前記第1のデータ・ポートおよび前記第2のデータ・ポートにおけるデータ通過を交互に阻止するように接続可能な少なくとも1つのスイッチを備えている、請求項3に記載のシステム。
  5. 前記プロセッサと、前記第1、第2のデータ・ポートとが、アプリケーション・モジュール内に収容されている、請求項2に記載のシステム。
  6. 前記第1のデータ・ポートを通じて、前記プロセッサと通信するコントローラ・モジュールをさらに備えている、請求項1に記載のシステム。
  7. 前記第2のデータ・ポートを通じて、前記プロセッサと通信する第2のアプリケーション・モジュールをさらに備えている、請求項6に記載のシステム。
  8. 第1のデータ・ポートにおけるコントローラの有無をテストするために、該第1のデータ・ポートを通じて、プロセッサから第1のハンドシェーク信号を送るステップと、
    前記第1のハンドシェーク信号の伝送に関連して、第2のデータ・ポートにおけるデータ通過を阻止するステップと、
    を含む、データ・フローの調整方法。
  9. 前記第1のハンドシェーク信号による、前記第1のデータ・ポートにおけるコントローラとの通信が生じない場合には、前記第2のデータ・ポートにおけるコントローラの有無をテストするために、該第2のデータ・ポートを通じて、第2のハンドシェーク信号を送るステップと、
    前記第2のハンドシェーク信号の伝送に関連して、前記第1のデータ・ポートにおけるデータ通過を阻止するステップと、
    をさらに含む、請求項8に記載の方法。
JP2004244989A 2003-08-26 2004-08-25 マルチポート・プロセッサを用いるデータ管理システムおよび方法 Expired - Fee Related JP4201749B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/649,907 US20050050063A1 (en) 2003-08-26 2003-08-26 Data management system and method with multi-port processor

Publications (2)

Publication Number Publication Date
JP2005073273A true JP2005073273A (ja) 2005-03-17
JP4201749B2 JP4201749B2 (ja) 2008-12-24

Family

ID=34217036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004244989A Expired - Fee Related JP4201749B2 (ja) 2003-08-26 2004-08-25 マルチポート・プロセッサを用いるデータ管理システムおよび方法

Country Status (3)

Country Link
US (1) US20050050063A1 (ja)
JP (1) JP4201749B2 (ja)
DE (1) DE102004019622A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046098A1 (en) * 2006-03-28 2008-02-21 Numark Industries, Llc Combined media player and computer controller
WO2008093963A1 (en) * 2007-01-29 2008-08-07 Mtekvision Co., Ltd. Method and system for controlling of peripherals

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174536A (en) * 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
US6032266A (en) * 1996-04-05 2000-02-29 Hitachi, Ltd. Network system having function of changing route upon failure
JP4467727B2 (ja) * 2000-07-24 2010-05-26 キヤノン株式会社 電子機器の接続方法およびその電子機器およびその動作処理プログラムを記憶した記憶媒体

Also Published As

Publication number Publication date
JP4201749B2 (ja) 2008-12-24
US20050050063A1 (en) 2005-03-03
DE102004019622A1 (de) 2005-12-08

Similar Documents

Publication Publication Date Title
JP4644694B2 (ja) 改良したコンパクトフラッシュメモリーカードとインターフェース
US7975122B2 (en) Memory hub with integrated non-volatile memory
US8015340B2 (en) Enhanced data communication by a non-volatile memory card
JP5547372B2 (ja) データ・バスを介してディジタルおよびアナログのデータ通信を可能にするための装置および方法
US7219846B2 (en) Circuit module and memory card kit compliant with various access protocols
US20060143356A1 (en) Methods and apparatus for providing automatic high speed data connection in portable device
US20070028046A1 (en) Flash device to external storage adapter
JP2004178585A (ja) 携帯用モジュール式電子システム及び制御器モジュール及び器具モジュール
TWI247236B (en) USB system having card-type USB interface connector
JP2006229545A (ja) It端末およびそのオーディオ機器識別方法
US20050070157A1 (en) Dual digital data connector
JP2007207229A (ja) メモリカード、メモリカードのデータ駆動方法、及びメモリカードシステム
JP4201749B2 (ja) マルチポート・プロセッサを用いるデータ管理システムおよび方法
US7519743B2 (en) Multimedia storage and communication device and its determining method
US6466472B1 (en) Common module for DDR SDRAM and SDRAM
US7111080B2 (en) Distributing an electronic signal in a stackable device
US8700810B2 (en) Semiconductor devices capable of dividing endpoint into majority of sub-endpoints
US7825681B2 (en) Common modules for DDRII SDRAM and DDRIII SDRAM
US10986040B2 (en) Network communication apparatus and method of the same
JP2005078625A (ja) 携帯型電子システム及びそのアクセス方法
JP2001338725A (ja) 接続装置および記録装置
US8086779B2 (en) Data recorder for multiple media formats
US20240168902A1 (en) Pci-e bus standard compliant multifunctional interface board
WO2016154811A1 (zh) 具有otg功能的可移动存储装置
KR200426502Y1 (ko) Usb 플러그 단자가 구비된 대용량 메모리카드

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees