JP2005073273A - マルチポート・プロセッサを用いるデータ管理システムおよび方法 - Google Patents
マルチポート・プロセッサを用いるデータ管理システムおよび方法 Download PDFInfo
- Publication number
- JP2005073273A JP2005073273A JP2004244989A JP2004244989A JP2005073273A JP 2005073273 A JP2005073273 A JP 2005073273A JP 2004244989 A JP2004244989 A JP 2004244989A JP 2004244989 A JP2004244989 A JP 2004244989A JP 2005073273 A JP2005073273 A JP 2005073273A
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- processor
- data port
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1632—External expansion units, e.g. docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】データ管理システムおよび方法は、プロセッサ330に結合された複数のデータ・ポートを備える。プロセッサ330は、交互に、これらの複数のデータ・ポートのそれぞれを通じてコントローラ・モジュール340の有無をテストするようにプログラムされている。一実施形態において、データ管理方法は、プロセッサ330を用いて、第1のデータ・ポートを通じてコントローラ・モジュール340の有無をテストするステップと、第1のデータ・ポートを通じて、コントローラ・モジュール340が見つけられない場合には、第2のデータ・ポートを通じて、コントローラ・モジュール340の有無をテストするステップと、を含む。
【選択図】図3
Description
330:プロセッサ
335:データ・ハブ
340:コントローラ・モジュール
345:第2のアプリケーション・モジュール
Claims (9)
- プロセッサと、
第1のデータ・ポートおよび第2のデータ・ポートと、
を備え、
前記プロセッサが、前記第1のデータ・ポートを通じて、第1のコントローラ・ハンドシェーク信号を送り、かつ、該第1のコントローラ・ハンドシェーク信号の伝送に関連して、前記第2のデータ・ポートにおけるデータ通過を阻止するようにプログラムされている、データ管理システム。 - 前記第1のコントローラ・ハンドシェーク信号によるコントローラとの通信が生じない場合には、前記プロセッサが、コントローラとの通信を確立するために、前記第2のデータ・ポートを通じて、第2のコントローラ・ハンドシェーク信号を送り、かつ、該第2のコントローラ・ハンドシェーク信号の伝送に関連して、前記第1のデータ・ポートにおけるデータ通過を阻止するようにプログラムされている、請求項1に記載のシステム。
- 前記第1のデータ・ポートと前記第2のデータ・ポートとを含むデータ・ハブをさらに備えている、請求項2に記載のシステム。
- 前記データ・ハブが、前記第1のデータ・ポートおよび前記第2のデータ・ポートにおけるデータ通過を交互に阻止するように接続可能な少なくとも1つのスイッチを備えている、請求項3に記載のシステム。
- 前記プロセッサと、前記第1、第2のデータ・ポートとが、アプリケーション・モジュール内に収容されている、請求項2に記載のシステム。
- 前記第1のデータ・ポートを通じて、前記プロセッサと通信するコントローラ・モジュールをさらに備えている、請求項1に記載のシステム。
- 前記第2のデータ・ポートを通じて、前記プロセッサと通信する第2のアプリケーション・モジュールをさらに備えている、請求項6に記載のシステム。
- 第1のデータ・ポートにおけるコントローラの有無をテストするために、該第1のデータ・ポートを通じて、プロセッサから第1のハンドシェーク信号を送るステップと、
前記第1のハンドシェーク信号の伝送に関連して、第2のデータ・ポートにおけるデータ通過を阻止するステップと、
を含む、データ・フローの調整方法。 - 前記第1のハンドシェーク信号による、前記第1のデータ・ポートにおけるコントローラとの通信が生じない場合には、前記第2のデータ・ポートにおけるコントローラの有無をテストするために、該第2のデータ・ポートを通じて、第2のハンドシェーク信号を送るステップと、
前記第2のハンドシェーク信号の伝送に関連して、前記第1のデータ・ポートにおけるデータ通過を阻止するステップと、
をさらに含む、請求項8に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/649,907 US20050050063A1 (en) | 2003-08-26 | 2003-08-26 | Data management system and method with multi-port processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005073273A true JP2005073273A (ja) | 2005-03-17 |
JP4201749B2 JP4201749B2 (ja) | 2008-12-24 |
Family
ID=34217036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004244989A Expired - Fee Related JP4201749B2 (ja) | 2003-08-26 | 2004-08-25 | マルチポート・プロセッサを用いるデータ管理システムおよび方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050050063A1 (ja) |
JP (1) | JP4201749B2 (ja) |
DE (1) | DE102004019622A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080046098A1 (en) * | 2006-03-28 | 2008-02-21 | Numark Industries, Llc | Combined media player and computer controller |
WO2008093963A1 (en) * | 2007-01-29 | 2008-08-07 | Mtekvision Co., Ltd. | Method and system for controlling of peripherals |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4174536A (en) * | 1977-01-21 | 1979-11-13 | Massachusetts Institute Of Technology | Digital communications controller with firmware control |
US6032266A (en) * | 1996-04-05 | 2000-02-29 | Hitachi, Ltd. | Network system having function of changing route upon failure |
JP4467727B2 (ja) * | 2000-07-24 | 2010-05-26 | キヤノン株式会社 | 電子機器の接続方法およびその電子機器およびその動作処理プログラムを記憶した記憶媒体 |
-
2003
- 2003-08-26 US US10/649,907 patent/US20050050063A1/en not_active Abandoned
-
2004
- 2004-04-22 DE DE102004019622A patent/DE102004019622A1/de not_active Ceased
- 2004-08-25 JP JP2004244989A patent/JP4201749B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4201749B2 (ja) | 2008-12-24 |
US20050050063A1 (en) | 2005-03-03 |
DE102004019622A1 (de) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4644694B2 (ja) | 改良したコンパクトフラッシュメモリーカードとインターフェース | |
US7975122B2 (en) | Memory hub with integrated non-volatile memory | |
US8015340B2 (en) | Enhanced data communication by a non-volatile memory card | |
JP5547372B2 (ja) | データ・バスを介してディジタルおよびアナログのデータ通信を可能にするための装置および方法 | |
US7219846B2 (en) | Circuit module and memory card kit compliant with various access protocols | |
US20060143356A1 (en) | Methods and apparatus for providing automatic high speed data connection in portable device | |
US20070028046A1 (en) | Flash device to external storage adapter | |
JP2004178585A (ja) | 携帯用モジュール式電子システム及び制御器モジュール及び器具モジュール | |
TWI247236B (en) | USB system having card-type USB interface connector | |
JP2006229545A (ja) | It端末およびそのオーディオ機器識別方法 | |
US20050070157A1 (en) | Dual digital data connector | |
JP2007207229A (ja) | メモリカード、メモリカードのデータ駆動方法、及びメモリカードシステム | |
JP4201749B2 (ja) | マルチポート・プロセッサを用いるデータ管理システムおよび方法 | |
US7519743B2 (en) | Multimedia storage and communication device and its determining method | |
US6466472B1 (en) | Common module for DDR SDRAM and SDRAM | |
US7111080B2 (en) | Distributing an electronic signal in a stackable device | |
US8700810B2 (en) | Semiconductor devices capable of dividing endpoint into majority of sub-endpoints | |
US7825681B2 (en) | Common modules for DDRII SDRAM and DDRIII SDRAM | |
US10986040B2 (en) | Network communication apparatus and method of the same | |
JP2005078625A (ja) | 携帯型電子システム及びそのアクセス方法 | |
JP2001338725A (ja) | 接続装置および記録装置 | |
US8086779B2 (en) | Data recorder for multiple media formats | |
US20240168902A1 (en) | Pci-e bus standard compliant multifunctional interface board | |
WO2016154811A1 (zh) | 具有otg功能的可移动存储装置 | |
KR200426502Y1 (ko) | Usb 플러그 단자가 구비된 대용량 메모리카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060929 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070928 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |