JP2005071372A - コンピュータ支援設計ツールのデータモデルの一貫性を確認するためのシステムおよび方法 - Google Patents
コンピュータ支援設計ツールのデータモデルの一貫性を確認するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2005071372A JP2005071372A JP2004241982A JP2004241982A JP2005071372A JP 2005071372 A JP2005071372 A JP 2005071372A JP 2004241982 A JP2004241982 A JP 2004241982A JP 2004241982 A JP2004241982 A JP 2004241982A JP 2005071372 A JP2005071372 A JP 2005071372A
- Authority
- JP
- Japan
- Prior art keywords
- consistency
- data model
- data
- indicator
- database
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/23—Updating
- G06F16/2365—Ensuring data consistency and integrity
Abstract
【課題】解析を受けるデータモデルが解析中に変更された場合に、E-CADツールが、信頼できない結果を生成しないことを保証すること。
【解決手段】データモデル(105)に関して、E-CADツール(107)内のサブモジュール(107(*))間の一貫性を確認するための方法(201-240)とシステム(100)。データモデル(105)の対象となる各ブロックの少なくとも1つの一貫性指示子を含む一貫性データベース(113)が最初に作成される(201)。次いで、サブモジュールの1つまたは複数が実行され(215)、データモデル(105)の現バージョンの解析が行われる。解析されるデータモデルの現バージョンのソースファイルにおいて対象となる各ブロックの一貫性指示子(103)に対応する少なくとも1つのデータフィールド値が、一貫性データベースの対応する一貫性指示子と比較され、それらの間に相違が検出された場合に、データの不一致の可能性を示す警告が発行される。
【選択図】図2
【解決手段】データモデル(105)に関して、E-CADツール(107)内のサブモジュール(107(*))間の一貫性を確認するための方法(201-240)とシステム(100)。データモデル(105)の対象となる各ブロックの少なくとも1つの一貫性指示子を含む一貫性データベース(113)が最初に作成される(201)。次いで、サブモジュールの1つまたは複数が実行され(215)、データモデル(105)の現バージョンの解析が行われる。解析されるデータモデルの現バージョンのソースファイルにおいて対象となる各ブロックの一貫性指示子(103)に対応する少なくとも1つのデータフィールド値が、一貫性データベースの対応する一貫性指示子と比較され、それらの間に相違が検出された場合に、データの不一致の可能性を示す警告が発行される。
【選択図】図2
Description
本発明は、コンピュータ支援設計ツールのデータモデルの一貫性を確認するためのシステムおよび方法に関する。
関連出願
本発明は、同日付けで出願され同時係属中の以下の米国特許出願の題材に関係した要素を含む。すなわち、係る米国特許出願は、System And Method For Determining Wire Capacitance For A VLSI Circuitと題する米国特許出願第10/647,597号、System And Method For Determining Applicable Configuration Information For Use In Analysis Of A Computer Aided Designと題する米国特許出願第10/647,595号、Systems And Methods Utilizing Fast Analysis Information During Detailed Analysis Of A Circuit Designと題する米国特許出願第10/647,687号、Systems And Methods For Determining Activity Factors Of A Circuit Designと題する米国特許出願第10/647,594号、System And Method For Determining A Highest Level Signal Name In A Hierarchical VLSI Designと題する米国特許出願第10/647,768号、System And Method For Determining Connectivity Of Nets In A Hierarchical Circuit Designと題する米国特許出願第10/647,606号、System And Method Analyzing Design Elements In Computer Aided Design Toolsと題する米国特許出願第10/647,596号、System And Method For Determining Unmatched Design Elements In A Computer-Automated Designと題する米国特許出願第10/647,608号、Computer Aided Design Systems And Methods With Reduced Memory Utilizationと題する米国特許出願第10/647,598号、System And Method For Iteratively Traversing A Hierarchical Circuit Designと題する米国特許出願第10/647,688号、Systems And Methods For Identifying Data Sources Associated With A Circuit Designと題する米国特許出願第10/647,607号、Systems And Methods For Performing Circuit Analysis On A Circuit Designと題する米国特許出願第10/647,605号である。これらの米国特許出願のすべては、2003年8月25日に出願されている。
本発明は、同日付けで出願され同時係属中の以下の米国特許出願の題材に関係した要素を含む。すなわち、係る米国特許出願は、System And Method For Determining Wire Capacitance For A VLSI Circuitと題する米国特許出願第10/647,597号、System And Method For Determining Applicable Configuration Information For Use In Analysis Of A Computer Aided Designと題する米国特許出願第10/647,595号、Systems And Methods Utilizing Fast Analysis Information During Detailed Analysis Of A Circuit Designと題する米国特許出願第10/647,687号、Systems And Methods For Determining Activity Factors Of A Circuit Designと題する米国特許出願第10/647,594号、System And Method For Determining A Highest Level Signal Name In A Hierarchical VLSI Designと題する米国特許出願第10/647,768号、System And Method For Determining Connectivity Of Nets In A Hierarchical Circuit Designと題する米国特許出願第10/647,606号、System And Method Analyzing Design Elements In Computer Aided Design Toolsと題する米国特許出願第10/647,596号、System And Method For Determining Unmatched Design Elements In A Computer-Automated Designと題する米国特許出願第10/647,608号、Computer Aided Design Systems And Methods With Reduced Memory Utilizationと題する米国特許出願第10/647,598号、System And Method For Iteratively Traversing A Hierarchical Circuit Designと題する米国特許出願第10/647,688号、Systems And Methods For Identifying Data Sources Associated With A Circuit Designと題する米国特許出願第10/647,607号、Systems And Methods For Performing Circuit Analysis On A Circuit Designと題する米国特許出願第10/647,605号である。これらの米国特許出願のすべては、2003年8月25日に出願されている。
E−CAD(電子コンピュータ支援設計)ツールのユーザは、VLSIデータモデルの解析中にそのモデルに変更が行われると、予期しない結果に遭遇することがある。一般に、E−CADツールは、データモデルの所与の解析中に、後続する実行のさまざまなサブツール間のデータの一貫性をチェックしない。一般に、データモデルに対する責任を負っているVLSI設計技術者が、解析の実行中にモデルを変更しないと想定されている。しかしながら、実際には、データモデルは、解析の実行中に頻繁に変更され、結果として予期しない挙動が生じ、解析ツールから異常な出力がたびたび生じる。
したがって、予期しない、および/または異常な結果の原因を調べようとすることに、設計技術者の貴重な時間および資源が費やされる可能性がある。解析を受けるデータモデルが解析中に変更された場合に、E−CADツールが、信頼できない結果を生成しないことを保証する方法が必要とされている。代案として、ソースデータをその解析中にロックダウンして、解析中に変更を行えないようにすることを保証することができる。もちろん、この代替案は、解析の進行中に設計者がチップの設計を進めることを妨げるので、不都合である。
開示される実施形態は、データモデルに関して、E−CADツール内のサブモジュール間の一貫性を確認するためのシステムを含む。データモデルの対象となる各ブロックの少なくとも1つの一貫性指示子を含む一貫性データベースが最初に作成される。次いで、サブモジュールの1つまたは複数が実行され、データモデルの現バージョンの解析が行われる。解析されるデータモデルの現バージョンのソースファイルにおいて対象となる各ブロックの一貫性指示子に対応する少なくとも1つのデータフィールド値が、一貫性データベースの対応する一貫性指示子と比較される。解析されるデータモデルの現バージョンにおける少なくとも1つのデータフィールド値と、対応する一貫性指示子との間に相違が検出される場合、データモデルの現バージョンのデータと、データモデルの以前のバージョンの対応するデータとの間の不一致の可能性を示す警告が発行される。
図面を参照することによって、本システムおよび本方法のより完全な理解を得ることができる。
本発明によれば、E−CADツール内の1つまたは複数のモジュールにわたってデータモデルの一貫性を確認するように構成されたデータモデル一貫性システムが提供され、設計データに一貫性がないことに起因して、解析の結果が正確でない可能性があることを設計技術者に示すことにより、設計技術者の貴重な時間および資源の浪費が防止される。
図1は、マルチプログラムE−CAD(電子コンピュータ支援設計)ツール107内の1つまたは複数のモジュールにわたってデータモデルの一貫性を確認するように構成されたデータモデル一貫性システム100の例示的な実施形態を示す。データモデル一貫性システム100は、コンピュータシステム101およびE−CADツール107を含む。コンピュータシステム101は、E−CADサブツール107(*)を関連して動作するように制御して、VLSI回路設計109を解析する。コンピュータシステム101は、プロセッサ102、コンピュータメモリ104、および記憶ユニット106を含む。例示的な実施形態において、比較モジュール111が、1つまたは複数の回路解析プログラム、すなわち「サブツール」107(*)に組み込まれおり、これらのサブツール107(*)は、E−CADツール107のサブモジュールであり、最初に記憶ユニット106に存在する。比較モジュール111は、必要に応じて、E−CADサブツール107(*)から呼び出されるスタンドアローン(機能的に独立した)モジュールとすることができる。
初期化時に、E−CADサブツール107(*)は、コンピュータメモリ104にロードされる。プロセッサ102は、サブツール107(*)によって実行されるE−CAD命令セットの一部として、比較モジュール111を実行する。また、解析を受ける回路設計109の少なくとも一部も、コンピュータメモリ104にロードされる。設計109は、データモデル105を含み、データモデル105は、その設計の解析中に時折変更されるさまざまなコンポーネントを含む。例示的な実施形態において、システム100は、ユーザインターフェースモジュール112を含む。このユーザインターフェースモジュール112は、データモデル105の一貫性データ(後述される)と、前回の解析によって決定されたデータベース113の対応する一貫性データとの間の相違を示すために使用される。
例示的な実施形態において、比較モジュール111は、データモデル105のタイムスタンプおよび他のオプションの一貫性データを含む、一貫性指示子103を読み出し、そして、データモデルの前回の解析によって決定された同様のタイプの情報を含む一貫性データベース113に格納されたデータと比較するように構成される。比較モジュール111は、一貫性データベース113に問い合わせをして、データモデル105が一貫性データベース113において最後に更新されてから、その特定のデータモデルの設計データが変更されていないことを保証する。データモデル105と一貫性データベース113との間で一貫性情報に何らかの不一致がある場合、ユーザインターフェースモジュール112は、ユーザに警告を発行し、設計データに一貫性がないことにより、結果が正確でない可能性があることを示す。
図2は、図1のシステムの動作において実行される例示的な1組のステップを示すフローチャートである。図2に示されるように、セクション201のステップは、データモデル105において対象となる各ブロック(すなわち、回路設計109の階層ブロック)ごとに実行されて、一貫性データベース113が作成される。この一貫性データベース113は、データモデル105の後続のバージョンの一貫性をチェックする際に付き合わされる比較標準である。データモデル105は、VLSI回路設計109のサブセットである。本方法の初期段階を含むセクション201において、比較モジュール111は、設計109に関係する他のデータ(例えば、ソースファイル)と共に、データモデル105において対象となる各ブロックの一貫性指示子103を含む一貫性データを格納することによって、一貫性データベース113を生成する。各一貫性指示子103は、データモデル105の「ベースライン」バージョンのブロックに関連付けられた特定のデータフィールドを含む。例示的な実施形態において、比較モジュール111は、1つまたは複数の解析サブツールに組み込まれる。代案として、比較モジュール111は、スタンドアローンの「一貫性チェック」ツールとして使用されてもよい。
ステップ205において、比較モジュール111は、1つまたは複数の一貫性指示子103を一貫性データベース113に格納し、係る一貫性指示子113は、ブロックの前回の解析中に決定された際のベースラインのデータモデル105の各ブロックに対するソースファイルのタイムスタンプ値を含む。各解析ツール107のそれぞれの実行ごとに、新たな一貫性データベース113が作成され、各解析ツール107は、同じ一貫性データベース113とソースファイルにすべてがアクセスする複数のモジュール(サブツール)107(*)を有することができる。ステップ205において格納された一貫性指示子103は、タイムスタンプ情報を含み、このタイプスタンプ情報は、データモデル105の特定のブロックのデータを含むファイルの作成時または最後の変更時を示す。より具体的には、このタイプスタンプ情報は、プロセッサのマシンタイムを含み、必要に応じて、日付および/または24時間時刻を含む。
ステップ210において、データモデル105のソースファイルのファイルサイズなどの付加的な一貫性指示子103も、そのデータモデルの対象となる各ブロックごとに一貫性データベース113に格納され得る。
一貫性データベース113に格納され得るデータのタイプの例を以下の表1に示す。
表1の一貫性データベースのサンプルに示されるように、見出し「BdlFile」の下の各ファイルは、見出し「DataType」の下の表項目によって示されるさまざまなデータのタイプ(例えば、ワイヤの静電容量[「wire_cap」]データ)を含むソースファイルの名前である。また、E−CADツール107またはサブツール107(*)は、一貫性データベース113の「DataType」情報、さらには「RepType」(データ源、例えばアートワーク)情報も使用して、データモデル105の解析に使用されるファイルを決定する。「BdlMachTime」、「BdlDate」、および「BdlTime」として示される表1の項目は、その関連付けられた「BdlFile」ファイルの作成または最後の変更のいずれかが行われた時のプロセッサマシンタイム、日付、および24時間時刻をそれぞれ表す一貫性指示子103である。
ステップ215において、E−CADツール107の少なくとも1つのサブツール107(*)が動作して(プロセッサ102によって実行されて)、データモデルの対象となる各ブロックごとにセクション220のステップを実行することにより、データモデル105の現バージョンを解析する。ステップ225において、現在動作しているサブツール107(*)によって、組み込まれた(または関連付けられた)比較モジュール111が実行される。次いで、比較モジュール111は、現在解析中のデータモデル105のソースファイルにおける対象となる各ブロックのタイムスタンプ値を含むデータフィールド値を、一貫性データベース113の一貫性指示子103のタイムスタンプと比較する。より具体的には、表1の一貫性データベースサンプルの用語を使用すると、データモデル105のソースBdlFileにおけるBdlMachTimeを表すデータフィールド、ならびにオプションのBdlDateを表すデータフィールドおよびBdlTimeを表すデータフィールドは、一貫性データベース113の対応する一貫性指示子103と照らし合わされる。例示的な実施形態において、これらの「対応する一貫性指示子」103は、現在解析中のデータモデル105において、対応する同一のフィールドである。複数のサブツール107(*)を同時に動作させることができ、この場合、本システム100は、比較モジュール111を現在実行している可能性のあるサブツール以外のサブツール107(*)によってデータモデル105になされた変更を検出するメカニズムを提供する。
一実施形態においてオプションであるステップ230において、データモデル105のソースファイルのファイルサイズなどの付加的な一貫性データも、一貫性データベース113の対応する一貫性指示子103と比較され得る。
ステップ235において、比較モジュール111は、ステップ225で行われたブロックデータの比較に応じて、各ブロックをさらに処理し、オプションとして、付加的な一貫性データがステップ210で一貫性データベース113に格納された場合には、ステップ230で行われた比較に応じて、各ブロックをさらに処理する。1つまたは複数の一貫性指示子103に関して、現データモデル105と一貫性データベース113との間でタイムスタンプまたは他の不一致が検出されると、ユーザインターフェースモジュール112は、ステップ240において、現データモデル105とそのデータモデルの前バージョンとの間にデータの不一致の可能性があることを示す警告を発行する。例えば、インターフェースモジュール112によって生成された警告は、データモデル105の特定のブロックをE−CADツール107またはサブツール107(*)によって再計算または再解析すべきことをユーザに警告することができる。
図2に関して説明された動作を実行する命令は、コンピュータ読取り可能記憶媒体に格納され得る。これらの命令は、図1のプロセッサ102などのプロセッサによって検索されて実行され、本システムに従って動作するようにそのプロセッサに命令することができる。また、これらの命令は、ファームウェアに格納されてもよい。記憶媒体の例として、メモリデバイス、テープ、ディスク、集積回路、およびサーバなどがある。
本システムの範囲から逸脱することなく、上記の方法およびシステムに何らかの変更を行うことができる。上記の説明に含まれるすべての事項または添付図面に図示されるすべての事項は、例示として解釈されるべきであって、限定の意味に解釈されるべきでないことに留意すべきである。例えば、図1に示されるアイテムは、本発明の思想から逸脱することなく、他の構成で構築され、接続され、構成され、および/または組み合わされることができ、図2に示された1組のステップは、本発明の思想から逸脱することなく、図示されたものとは異なる順序で実行され得る。
100 データモデル一貫性システム
102 プロセッサ
103 一貫性指示子
104 コンピュータメモリ
105 データモデル
106 記憶ユニット
107 E−CADツール
107(*) E−CADサブツール
111 比較モジュール
113 一貫性データベース
102 プロセッサ
103 一貫性指示子
104 コンピュータメモリ
105 データモデル
106 記憶ユニット
107 E−CADツール
107(*) E−CADサブツール
111 比較モジュール
113 一貫性データベース
Claims (10)
- データモデル(105)に関して、E−CADツール(107)内のサブモジュール(107(*))間の一貫性を確認するための方法(201〜240)であって、
前記データモデル(105)の対象となる各ブロックの少なくとも1つの一貫性指示子(103)を含む一貫性データベース(113)を作成するステップ(201)と、
前記データモデル(105)の現バージョンの解析を行うために、前記サブモジュール(107(*))の1つを実行するステップ(215)と、
解析される前記データモデル(105)の現バージョンのソースファイルにおいて対象となる各ブロックの前記一貫性指示子(103)に対応する少なくとも1つのデータフィールド値を、前記一貫性データベース(113)の対応する一貫性指示子(103)と比較するステップ(225)と、および
前記解析されるデータモデル(105)の現バージョンの前記少なくとも1つのデータフィールド値と、前記対応する一貫性指示子(103)との間に相違が検出されたこと(235)に応じて、前記データモデル(105)の現バージョンのデータと、前記データモデルの以前のバージョンの対応するデータとの間の不一致の可能性を示す警告を発行するステップ(240)とを含む、方法。 - 前記一貫性指示子(103)が、前記ソースファイルの1つの作成時を示すタイムスタンプ情報を含む、請求項1に記載の方法。
- 前記一貫性指示子(103)が、前記データモデル(105)の前記ソースファイルのファイルサイズを示す付加的な情報をさらに含む、請求項2に記載の方法。
- 複数の前記サブモジュール(107(*))が、同時に動作可能である、請求項1に記載の方法。
- データモデル(105)に関して、E−CADツール(107)内のサブモジュール(107(*))間の一貫性を確認するための方法(201〜240)であって、
前記データモデル(105)の対象となる各ブロックの少なくとも1つの一貫性指示子(103)を含む一貫性データベース(113)を作成するステップ(201)と、
前記データモデル(105)の現バージョンの解析を行うために、前記サブモジュール(107(*))の1つを実行するステップ(215)と、
解析される前記データモデル(105)の現バージョンのソースファイルにおいて対象となる各ブロックの前記一貫性指示子(103)に対応するデータフィールド値を、前記一貫性データベース(113)の対応する一貫性指示子(103)と比較するステップと、
前記一貫性指示子(103)が、前記ソースファイルのうちの1つの作成時、または変更時のいずれかを示すタイムスタンプ情報を含むことと、および
解析される前記データモデルの現バージョンの前記データフィールド値と、前記対応する一貫性指示子(103)との間に相違が検出されたことに応じて、解析される前記データモデル(105)の現バージョンのデータと、前記データモデルの以前のバージョンの対応するデータとの間の不一致の可能性を示す警告を発行するステップ(240)とを含む、方法。 - 前記一貫性指示子(103)が、前記データモデル(105)の前記ソースファイルのファイルサイズを示す付加的な情報をさらに含む、請求項5に記載の方法。
- データモデル(105)に関して、E−CADツール(107)内のサブモジュール(107(*))間の一貫性を確認するためのシステム(100)であって、
プロセッサ(102)と、
前記プロセッサ(102)によってアクセス可能であり、前記データモデル(105)の対象となる各ブロックの一貫性情報(103)を格納するための一貫性データベース(113)と、
前記一貫性データベース(113)にアクセスでき、前記プロセッサ(102)を介して実行可能な比較モジュール(111)であって、前記一貫性情報(103)に対応する少なくとも1つのデータフィールド値を、前記一貫性データベース(113)の対応する一貫性情報(103)と比較する、比較モジュール(111)と、および
解析される前記データモデル(105)の現バージョンの前記データフィールド値と、対応する前記一貫性情報(103)との間の相違の比較に応じて、前記データモデル(105)の現バージョンのデータと、前記データモデルの以前のバージョンの対応するデータとの間の不一致の可能性を示す警告を発行するためのインターフェースモジュール(112)とを備える、システム。 - 前記一貫性情報(103)が、前記ソースファイルのうちの1つの変更時を示すタイムスタンプ情報を含む、請求項7に記載のシステム。
- 前記一貫性情報(103)が、前記データモデルの前記ソースファイルのファイルサイズを示す付加的な情報をさらに含む、請求項8に記載のシステム。
- 前記比較モジュール(111)が、複数のサブモジュール(107(*))のそれぞれに機能的に組み込まれる、請求項7に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/647,769 US20050050503A1 (en) | 2003-08-25 | 2003-08-25 | Systems and methods for establishing data model consistency of computer aided design tools |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005071372A true JP2005071372A (ja) | 2005-03-17 |
Family
ID=34216596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004241982A Pending JP2005071372A (ja) | 2003-08-25 | 2004-08-23 | コンピュータ支援設計ツールのデータモデルの一貫性を確認するためのシステムおよび方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050050503A1 (ja) |
JP (1) | JP2005071372A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014119958A (ja) * | 2012-12-17 | 2014-06-30 | Fujitsu Ltd | 干渉チェック装置、干渉チェック方法、及び干渉チェックプログラム |
JP2016524254A (ja) * | 2013-06-27 | 2016-08-12 | ジパログ・インコーポレイテッドZipalog, Inc. | 検証確認のための電子的設計の変更評価方法およびシステム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090119311A1 (en) * | 2007-11-06 | 2009-05-07 | International Business Machines Corporation | Systems, methods, and computer products for in-place model attribute comparison |
US8788988B2 (en) * | 2011-10-31 | 2014-07-22 | Apple Inc. | Managing consistency of multiple-source fabrication data in an electronic design environment |
CN104298810B (zh) * | 2014-08-29 | 2018-11-09 | 武汉金思路科技发展有限公司 | 一种保证道路平纵面及其相关数据一致性的方法 |
CN106777337A (zh) * | 2017-01-13 | 2017-05-31 | 山东浪潮商用系统有限公司 | 数据模型的管理方法 |
Family Cites Families (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5301318A (en) * | 1988-05-13 | 1994-04-05 | Silicon Systems, Inc. | Hierarchical netlist extraction tool |
USRE36310E (en) * | 1990-06-07 | 1999-09-21 | Kommunedata I/S | Method of transferring data, between computer systems using electronic cards |
US5249133A (en) * | 1991-04-10 | 1993-09-28 | Sun Microsystems, Inc. | Method for the hierarchical comparison of schematics and layouts of electronic components |
US5692093A (en) * | 1993-01-08 | 1997-11-25 | Srt, Inc. | Method and apparatus for eliminating television commercial messages |
AU2816495A (en) * | 1994-06-03 | 1996-01-04 | Synopsys, Inc. | Method and apparatus for estimating the power dissipated by a digital circuit |
US5673420A (en) * | 1994-06-06 | 1997-09-30 | Motorola, Inc. | Method of generating power vectors for cell power dissipation simulation |
GB9414446D0 (en) * | 1994-07-18 | 1994-09-07 | Thomson Consumer Electronics | Method and apparatus for controlling updates of extended data services (eds) data |
US5831869A (en) * | 1995-12-15 | 1998-11-03 | Unisys Corporation | Method of compacting data representations of hierarchical logic designs used for static timing analysis |
JP3022315B2 (ja) * | 1996-04-26 | 2000-03-21 | 松下電器産業株式会社 | 回路抽出方法 |
US5825960A (en) * | 1996-04-30 | 1998-10-20 | The Whitaker Corporation | Fiber optic management system |
US5815402A (en) * | 1996-06-07 | 1998-09-29 | Micron Technology, Inc. | System and method for changing the connected behavior of a circuit design schematic |
US5812416A (en) * | 1996-07-18 | 1998-09-22 | Lsi Logic Corporation | Integrated circuit design decomposition |
JPH1063707A (ja) * | 1996-08-15 | 1998-03-06 | Nec Corp | 論理回路検証装置および論理回路検証方法 |
US6110223A (en) * | 1996-10-28 | 2000-08-29 | Altera Corporation | Graphic editor for block diagram level design of circuits |
US5903476A (en) * | 1996-10-29 | 1999-05-11 | Synopsys, Inc. | Three-dimensional power modeling table having dual output capacitance indices |
US5838579A (en) * | 1996-10-29 | 1998-11-17 | Synopsys, Inc. | State dependent power modeling |
US6115034A (en) * | 1997-01-31 | 2000-09-05 | Canon Kabushiki Kaisha | Step managing apparatus and method |
JP4077899B2 (ja) * | 1997-03-13 | 2008-04-23 | 株式会社日立製作所 | 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 |
US6185722B1 (en) * | 1997-03-20 | 2001-02-06 | International Business Machines Corporation | Three dimensional track-based parasitic extraction |
US5960191A (en) * | 1997-05-30 | 1999-09-28 | Quickturn Design Systems, Inc. | Emulation system with time-multiplexed interconnect |
US6009251A (en) * | 1997-09-30 | 1999-12-28 | Synopsys, Inc. | Method and system for layout verification of an integrated circuit design with reusable subdesigns |
US6836877B1 (en) * | 1998-02-20 | 2004-12-28 | Lsi Logic Corporation | Automatic synthesis script generation for synopsys design compiler |
US6378123B1 (en) * | 1998-02-20 | 2002-04-23 | Lsi Logic Corporation | Method of handling macro components in circuit design synthesis |
US6449757B1 (en) * | 1998-02-26 | 2002-09-10 | Micron Technology, Inc. | Hierarchical semiconductor design |
US6230299B1 (en) * | 1998-03-31 | 2001-05-08 | Mentor Graphics Corporation | Method and apparatus for extracting and storing connectivity and geometrical data for a deep sub-micron integrated circuit design |
US6370675B1 (en) * | 1998-08-18 | 2002-04-09 | Advantest Corp. | Semiconductor integrated circuit design and evaluation system using cycle base timing |
US6272671B1 (en) * | 1998-09-11 | 2001-08-07 | Lsi Logic Corporation | Extractor and schematic viewer for a design representation, and associated method |
JP2000176799A (ja) * | 1998-12-08 | 2000-06-27 | Toshiba Corp | 生産製造計画システム |
US6647301B1 (en) * | 1999-04-22 | 2003-11-11 | Dow Global Technologies Inc. | Process control system with integrated safety control system |
US6526562B1 (en) * | 1999-05-10 | 2003-02-25 | Analog Devices, Inc. | Methods for developing an integrated circuit chip design |
US6308304B1 (en) * | 1999-05-27 | 2001-10-23 | International Business Machines Corporation | Method and apparatus for realizable interconnect reduction for on-chip RC circuits |
US6529861B1 (en) * | 1999-07-02 | 2003-03-04 | Intel Corporation | Power consumption reduction for domino circuits |
US6363516B1 (en) * | 1999-11-12 | 2002-03-26 | Texas Instruments Incorporated | Method for hierarchical parasitic extraction of a CMOS design |
US7072818B1 (en) * | 1999-11-30 | 2006-07-04 | Synplicity, Inc. | Method and system for debugging an electronic system |
US6966045B2 (en) * | 1999-12-27 | 2005-11-15 | Kabushiki Kaisha Toshiba | Method and computer program product for estimating wire loads |
US6480987B1 (en) * | 2000-01-31 | 2002-11-12 | Hewlett-Packard Company | Method and system for estimating capacitive coupling in a hierarchical design |
JP2001326151A (ja) * | 2000-05-16 | 2001-11-22 | Nec Corp | 半導体集積回路製作システム |
JP3853576B2 (ja) * | 2000-06-29 | 2006-12-06 | 株式会社東芝 | 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記載した記録媒体 |
US6531923B2 (en) * | 2000-07-03 | 2003-03-11 | Broadcom Corporation | Low voltage input current mirror circuit and method |
US6523149B1 (en) * | 2000-09-21 | 2003-02-18 | International Business Machines Corporation | Method and system to improve noise analysis performance of electrical circuits |
US6807520B1 (en) * | 2000-12-11 | 2004-10-19 | Synopsys, Inc. | System and method for simulation of an integrated circuit design using a hierarchical input netlist and divisions along hierarchical boundaries thereof |
US6801884B2 (en) * | 2001-02-09 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for traversing net connectivity through design hierarchy |
US6598211B2 (en) * | 2001-03-30 | 2003-07-22 | Intel Corporation | Scaleable approach to extracting bridges from a hierarchically described VLSI layout |
US6587999B1 (en) * | 2001-05-15 | 2003-07-01 | Lsi Logic Corporation | Modeling delays for small nets in an integrated circuit design |
US7103863B2 (en) * | 2001-06-08 | 2006-09-05 | Magma Design Automation, Inc. | Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system |
US6493864B1 (en) * | 2001-06-20 | 2002-12-10 | Ammocore Technology, Inc. | Integrated circuit block model representation hierarchical handling of timing exceptions |
US6564365B1 (en) * | 2001-08-03 | 2003-05-13 | Hewlett-Packard Development Company, L.P. | Method of simultaneously displaying schematic and timing data |
JP2005502133A (ja) * | 2001-08-29 | 2005-01-20 | モーフィックス テクノロジー インコーポレイテッド | 集積回路のチップ設計 |
US6571376B1 (en) * | 2002-01-03 | 2003-05-27 | Intel Corporation | Method and apparatus for analog compensation of driver output signal slew rate against device impedance variation |
US6950836B2 (en) * | 2002-03-14 | 2005-09-27 | International Business Machines Corporation | Method, system, and program for a transparent file restore |
US7240316B2 (en) * | 2002-04-16 | 2007-07-03 | Micron Technology, Inc. | Apparatus and method to facilitate hierarchical netlist checking |
US20030221173A1 (en) * | 2002-05-24 | 2003-11-27 | Fisher Rory L. | Method and apparatus for detecting connectivity conditions in a netlist database |
US6931613B2 (en) * | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
US6925621B2 (en) * | 2002-06-24 | 2005-08-02 | Agilent Technologies, Inc. | System and method for applying timing models in a static-timing analysis of a hierarchical integrated circuit design |
US6895562B2 (en) * | 2002-08-27 | 2005-05-17 | Agilent Technologies, Inc. | Partitioning integrated circuit hierarchy |
JP2004178285A (ja) * | 2002-11-27 | 2004-06-24 | Renesas Technology Corp | 寄生素子抽出装置 |
US6918100B2 (en) * | 2003-03-31 | 2005-07-12 | Mentor Graphics Corp. | Hierarchical evaluation of cells |
-
2003
- 2003-08-25 US US10/647,769 patent/US20050050503A1/en not_active Abandoned
-
2004
- 2004-08-23 JP JP2004241982A patent/JP2005071372A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014119958A (ja) * | 2012-12-17 | 2014-06-30 | Fujitsu Ltd | 干渉チェック装置、干渉チェック方法、及び干渉チェックプログラム |
JP2016524254A (ja) * | 2013-06-27 | 2016-08-12 | ジパログ・インコーポレイテッドZipalog, Inc. | 検証確認のための電子的設計の変更評価方法およびシステム |
Also Published As
Publication number | Publication date |
---|---|
US20050050503A1 (en) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7536678B2 (en) | System and method for determining the possibility of adverse effect arising from a code change in a computer program | |
EP3616066B1 (en) | Human-readable, language-independent stack trace summary generation | |
US9672029B2 (en) | Determining test case priorities based on tagged execution paths | |
JP6723989B2 (ja) | データ駆動型検査用フレームワーク | |
JP6674459B2 (ja) | グラフのデバッグ | |
US7685471B2 (en) | System and method for detecting software defects | |
JP7076208B2 (ja) | アプリケーション・テスト | |
CN110537170B (zh) | 分析大规模数据处理作业的方法、系统以及计算机可读存储设备 | |
AU2021201363B2 (en) | Format-specific data processing operations | |
CN108241720B (zh) | 数据处理方法、装置和计算机可读存储介质 | |
JP6722528B2 (ja) | ソフトウェア開発支援方法及びシステム | |
JP2017084082A (ja) | シミュレーション装置、試験シナリオファイル作成方法、及び試験シナリオファイルを用いた試験方法 | |
EP3470988A1 (en) | Method for replicating production behaviours in a development environment | |
US8438542B2 (en) | Generating a management pack at program build time | |
JP6048957B2 (ja) | 情報処理装置、プログラム、及び情報処理方法 | |
JP2005071372A (ja) | コンピュータ支援設計ツールのデータモデルの一貫性を確認するためのシステムおよび方法 | |
JP2017107265A (ja) | テストシナリオ作成支援システム及びテストシナリオ作成支援方法 | |
JP2006309576A (ja) | 論理システムの検証装置及び検証方法、記憶媒体及びコンピュータプログラム | |
US9396239B2 (en) | Compiling method, storage medium and compiling apparatus | |
EP1710698A2 (en) | Generic software requirements analyser | |
US20050114630A1 (en) | Web application development tool | |
JP7246301B2 (ja) | プログラム開発支援システム及びプログラム開発支援方法 | |
US8825610B1 (en) | System management based on goals relevant to a current state of a managed system | |
CN116166254A (zh) | 一种系统的开发方法、装置、电子设备及存储介质 | |
CN107341150B (zh) | 自动化发布方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070221 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |