JP2005070054A - Ｐｄｃハンドセットのｖｃｏバーストからのｇｐｓ基準周波数ドリフトの推定方法 - Google Patents

Abstract

【課題】ＰＤＣハンドセットのＶＣＯバーストからＧＰＳ基準周波数のドリフトの推定方法
【解決手段】モバイル電話と航法衛星受信機との組合せ品は、ＰＤＣハンドセットが周期的に受信するＶＣＯバースト情報を用いてＧＰＳ受信機の基準周波数ドリフトを補正するための回路を備えている。ＧＰＳ受信機の基準周波数ドリフトが補正されることによりユーザは高速初期化及び位置解の安定操作を使用できるようになる。ＧＰＳ数値制御型発振器（ＮＣＯ）はＰＤＣハンドセットのＶＣＯサンプルを受信する。
【選択図】 図１

Description

本発明は航法衛星受信機に関し、より具体的には航法衛星受信機を携帯電話と共に作動させるための方法及び装置に関する発明である。

携帯電話は偏在するようになり、つまりどこにでもあるようになり、誰もが使用しているように思われる。法的及び便宜上の理由でユーザの位置を判定できるように全地球測位システム（ＧＰＳ）やその他の衛星航法システムは今では携帯電話と関連付けられるようになってきている。米国政府はセルラープロバイダに対して緊急事態の９１１システムを理由に携帯電話の物理的所在を報告することを指示している。法執行機関もローミング携帯電話を用いて、今まで逮捕を逃れてきた犯罪者の所在を突き止めたがっている。ユーザ及び会社は、自分の及び顧客の携帯電話の所在を知るのは何故良いことで、何故役に立つか無数の理由を見つけ出してきた。そこで、大衆市場向けの一つのハンドヘルドデバイスにおける携帯電話技術と衛星航法受信機技術の結合が非常に重要になってきた。

大衆市場向けハンドヘルドデバイスでは、２つのこと（製造原価と電池の寿命）が重要である。携帯電話技術と衛星航法受信機技術のハイブリッドでは、タスクを分かち合い、できる限り多くの部品に２つの仕事をさせるのが妥当と思われる。最も明白なのは、携帯電話と衛星航法受信機を一つのパッケージにして１個の電池を両方の電源として使用することである。先行技術による一つのハイブリッドデバイスは、衛星航法受信機の基準周波数入力を携帯電話部から合成された出力のスレーブにして、必要な水晶発振器の数を減らす試みをしている。

世界中で数多くの携帯電話技術が使用されている。例えば、ＧＳＭ９００といったモバイル電話通信用全地球システム（ＧＳＭ）は、ヨーロッパ、南東アジア、オーストラリア、アフリカで主に確立されたモバイル電話の標準である。北米は例えば、国際標準（ＩＳ−９５）といった符号分割多元接続（ＣＤＭＡ）デジタルワイヤレス技術や、その他のいくつかのネットワーク技術を用いている。これらの技術は、ヨーロッパで採用されているＧＳＭネットワークとの互換性がない。日本は、ＣＤＭＡ及び日本のモバイル電話ネットワーク用のパーソナルデジタルコミュニケータ（ＰＤＣ）を用いている。ＧＳＭは互換性がなく日本では使えない。

典型的なＰＤＣハンドセットは、その電圧制御発振器（ＶＣＯ）をスタンバイモード時にだけ７００ミリ秒ごとに２０ミリ秒バーストを用いて調整する。これらのバーストとバーストの間に発生するＶＣＯのドリフトはＰＤＣシステムの作動にとって重要な問題にならないが、そうしたドリフトは衛星航法受信機の作動の厳格な限界を超える。ハンドセットのＶＣＯが同期化バーストとアクティブにロックされている周期は、衛星航法受信機の作動に良好な同期基準周波数を供給することができる。しかしながら、使用可能な観測時間枠は、衛星航法受信機のドリフトを推定するのに周波数カウンタ手法を使用できるほど長くない。

必要なのは、ＧＰＳ受信機を初期化及び作動を助けるためにＰＤＣタイプのＶＣＯからタイミング情報を借りることができる回路である。

大まかに言えば、本発明のモバイル電話と航法衛星受信機との組合せ品の実施例は、ＰＤＣハンドセットが周期的に受け取るＶＣＯバースト情報を用いてＧＰＳ受信機の基準周波数ドリフトを補正するための回路を備えている。ＧＰＳ受信機の基準周波数ドリフトが補正されることにより、ユーザは高速初期化及び位置解の安定操作が使用可能になる。ＧＰＳの数値制御発振器はＰＤＣハンドセットＶＣＯのサンプルを受け取る。

本発明の効果は、航法衛星受信機の初期化及び操作の方法及び装置を提供していることである。

本発明のもう一つの効果は、航法衛星受信機が関連付けられているモバイルデバイス及びモバイル電話のコストを削減するためのシステム及び方法を提供していることである。

本発明のその他の目的及び効果については、様々な図面に示されている好適なＳＰＳ受信機の下記の詳細な説明を読めば当業者ならば容易に分かることは疑いの余地がない。

以下、本発明の実施形態を図面に基づいて説明する。

図１に、本発明の方法の実施例を示す。スタンバイモードにおける電話のＶＣＯから発生するＧＰＳの基準周波数ドリフトを推定するための方法の実施例を示す。そのような方法を、本書では大まかに参照番号１００で示している。スタンバイモードにおいて、典型的なＰＤＣハンドセットは、そのＶＣＯを７００ミリ秒ごとに２０ミリ秒バーストで調整する。この短時間での観測時間枠は、従来の周波数カウンタ手法を用いてＧＰＳドリフトを推定するに足りる長さではない。ＶＣＯはロックされているが、短時間しか使用できないと仮定すると、回路１００はＧＰＳドリフトを正確に推定することができる。

ステップ１０２で、ハンドセットＶＣＯのクロックが入力され、妥当なデューティサイクルを有する方形波に変換される。ステップ１０４で、ＶＣＯクロックはＧＰＳ受信機のマスタクロックに対して同期がとられる又はゲーティングされる。ゲーティングされたＶＣＯクロック変数（VCOState）がステップ１０６で（１）ＴＴＬハイ、及び（−１）ＴＴＬローという２つの状態を有すると定義される。入力クロックＭＣＬＫ（例えば、２７．４５６ＭＨｚ）を有するＮＣＯには、ステップ１０８でＭＣＬＫごとにＮＣＯ値（NCO-VALUE）を加える２４ビットのカウンタがある。フルマスタクロックを用いるので、ＭＣＬＫまではＶＣＯの周波数に対応できる。公称周波数を定義するのに入力コマンドを用いるのが好ましい。従って、ＮＣＯ値(NCO_VALUE) = VCO * 2²⁴ / MCLKとなる。４ビット変数であるIstateは、ＮＣＯの上位４ビットに等しい。第２の４ビット変数、Qstate = Istate + 4、が定義される。ＭＣＬＫごとに、ステップ１１０で正弦波テーブルを用いて基準正弦及び余弦関数が構築され、ここでIstate及びQstateはそのテーブルへの入力である。例えば、

ステップ１１２で、ＭＣＬＫごとに、搬送波ミックスに応じて２つの相関式（correlator）、Icorr += VCOstate * table[Istate]とQcorr += VCOstate * table[Qstate]が更新される。符号付き１８ビット相関器は、２７．４５６ＭＨｚで１ミリ秒の積分には十分である。検出前の間隔（pre-detection interval）に対して、もう一つの変数「ＰＤＩ」が定義される。ステップ１１４では、ＰＤＩ変数の長さが、解明中のＧＰＳドリフトの関数となる。ＰＤＩは、観測時間中にエイリアシングが生じないように選択される。DRIFT_ERROR < 2 / MIX_PDIで、ここでDRIFT_ERRORはNCO_NOMINALのＨｚ以内、例えば、ドリフト誤差が１０ＰＰＭならば、公称誤差は２７４．５６Ｈｚである。従って、１ミリ秒ＰＤＩに対して、ドリフトは検出可能な５００Ｈｚの範囲内である。

ＰＤＩが長すぎると、周波数にエイリアシングが生じる。これは、エイリアシングの検出を可能にするＳＣＸＯモデルがある場合には、まだ容認できるかもしれない。好適な手法は雑音を減らせる程度の長さだが、同時に最悪のＧＰＳドリフトのオフセットによるエイリアシングを防げる程度の短さ、にＰＤＩを定義する。例えば、２５ＰＰＭドリフト誤差＝６８６．４Ｈｚである。０．５ミリ秒のＰＤＩは、１ＫＨｚでエイリアスを有するから、ドリフト値を正しく計算するのは可能である。

ステップ１１６で、第１ＰＤＩの終わりに、I1 = Icorr及びQ2 = Qcorrを保存する。第２ＰＤＩ時に、I2 = Icorr及びQ2 = Qcorrを保存する。ステップ１１８で、標準的なＡＦＣ判別式（discriminator）、Cross = I1 * Q2 - I2 * Q1及びDot = I1 * I2 + Q1 * Q2、が計算される。比率X = Cross / Dotを形成する。三角法から、X = tan [ (ω_vcoError -ω_gpsError ^vco) * PDI ]を得る。ここで、ω_vcoErrorは、公称値に比べたＶＣＯのラジアン周波数誤差であり、True VCO frequency - VCO_NOMINALに等しく、ω_gpsError ^vcoは、ＶＣＯの公称周波数で表された公称値からのＧＰＳ水晶発振器のラジアン周波数誤差である。

よって、ω_gpsError = ω_gpsError ^vco * MCLK / VCO
= (True GPS frequency - MCLK)
= drift (at MCLK)

従って、ω_gpsError ^vco = 2 * PI * drift * VCO / MCLK

ω_vcoError = 0と仮定すると、ＧＰＳ周波数誤差は、(0 -ω_gpsError ^vco) * PDI = tan^-1(X)となる。

よって、ステップ１２０では、ＧＰＳ基準ドリフトの推定値を使用可能である。ＰＤＩが形成されていることをＭＣＬＫをカウントして認識することによって、計算の精度を向上させることができる。計算の精度は、解明中のドリフトの影響をうける。これは、実際のＰＤＩはNUM_CLKS * MCLKの周期に等しく、且つNUM_CLKS / (MCLK + drift(at MCLK))に等しいという事実をモデル化して修正することができる。NUM_CLKSはミリ秒数として表わされ、NUM_CLKS = MSEC * 0.001 * MCLKである。

２つの置換を行なうと、(0 - 2 * PI * drift * VCO / MCLK) * MSEC * 0.001 * MCLK / (MCLK + drift) = tan^-1(X)となる。ドリフトを解くと、Drift(at MCLK) = tan^-1(X) * MCLK / (2*PI*0.001*MSEC*VCO + tan^-1(X))となる。

１３ＰＰＭのＧＰＳ誤差を用いると、真の周波数は２７,４５６,３５６.９３Ｈｚである。よって、drift true = 356.93Hzである。MSEC=1を用いて１０００回の実験のランで、平均周波数は３５５．９７Ｈｚ、誤差は０．９６Ｈｚであった。そこから平均のＰＰＭ誤差は０．０３５ＰＰＭとなり、標準的偏差０．０２６ＰＰＭを導いた。

電話がスタンバイモードになっているとき周波数をアシストするために、回路１００はＧＰＳのフィックスが必要になる前に、バックグラウンドで実行するのが好ましい。ＧＰＳフィックスが要求されると、「ホット」ドリフト推定値が使用可能になり、周波数アシストを待つＧＰＳの初期測位時間（ＴＴＦＦ）に遅延が生じない。

誤差にさらに小さくするために、各２０ミリ秒スタンバイ周期の間に、連続１ミリ秒推定値を収集して平均値をとるのが好ましい。

図２に、本発明の第２の実施例である弁別器２００を示す。弁別器２００は、ＧＰＳクロックと外部ＶＣＯクロックとの周波数差を測定するのに用いられる。従来のfreqDiff回路は、観測間隔が外部クロック周波数に対して長ければ、良好な精度を実現する。外部クロックを短期間しか観測できないアプリケーションでは、異なるタイプの回路が必要である。freqDiff2回路は単純な直交（quadrature）検出器で、逐次観測により周波数誤差の検出を実現する。

回路２００において、数値制御型発振器（ＮＣＯ）ラッチ２０２は、ＮＣＯ２０４のためのファームウェア制御プログラムから書き込みがあればそれを受け取る。ＶＣＯ情報を、例えば、スタンバイモード時にＰＤＣハンドセットから取得すると、ＮＣＯ値２０６が周期的に書き込まれる。

ＮＣＯ２０４は、外部クロックの公称周波数を生成するのに用いられる。例えば、マスタクロック（ＭＣＬＫ）２０８と外部クロック入力２１０との周波数差を判定するには、直交誤差信号を形成するためにＮＣＯを用いて公称周波数を生成する。

ＮＣＯ２０４は、マスタクロックごとに変数であるＮＣＯ値（NCO_VALUE）２１２を加算する２４ビットの符号の付いていない加算器が好ましい。クロックイネーブルゲート２０９が、２７．４５６ＭＨｚクロックのＭＣＬＫ２０８を渡すたびに、ＮＣＯ２０４は前の値にＮＣＯ値（NCO_VALUE）２１２を加算する。入力２１０がクロックゲートを管理する。ＮＣＯ２０４が生成した周波数信号２１４は、ＮＣＯ値（NCO_VALUE）の関数である。回路はＭＣＬＫを望ましい周波数に変換する。NCO_VALUE (bits) = desired frequency (Hz) * 2²⁴ (bits) / MCLK (Hz)である。ＮＣＯの上位４ビットは、１６ビットの位相正弦変数Istateを生み出すために、デジタル遅延２１６に用いられる。ここで、Istate = NCO >> 20である。直交版（余弦）２１６はIstateを４状態（９０度）進めるためにデジタル遅延２１８によって生成される。Qstate = (Istate + 4) & 0xFである。Istate及びQstateは、共にそれぞれの１６状態ルックアップテーブル２２０及び２２２に入力される。例えば、

外部クロックは、ＭＣＬＫを用いて且つ論理値（0, 1）を有する変数Inputとしてゲート２２４によってゲーティングされる。外部クロックが論理（TTL）ハイ状態（１）ならば、数値「１」が割り当てられる。そうでなければ、ロー状態（０）で、値「−１」が割り当てられる。

Ｉミキサー２２６及びＱミキサー２２７は、それぞれＩ相関器２２８及びＱ相関器２３０に信号を送り込む。回路２００がイネーブルになると、そうした相関器はクリアされる。次のミリ秒の割り込みにカウントが始まる。割り込みは、ミリ秒ごとに生じることがある。最初の値はゼロで、ファームウェアは最初の値を切り捨てるようになっているのが好ましい。毎ミリ秒、Icorr及びQcorrの値がそれぞれの保持レジスタ２３２及び２３４にラッチされる。相関器はクリアされ、回路を停止するまで積分が続く。

大きな周波数差を観測するには、観測周期を二分の一ミリ秒にするのが有用である。１ミリ秒の各相関器の最大理論値は、27456 * 5 = 137280である。2¹⁷ = 131072、及び2¹⁸ = 262144だから、レジスタIcorr及びQcorrは、各々１８ビットの符号付きレジスタでいい。その結果は２４ビットワードに符号拡張される。回路がイネーブルになり新しい結果がでると、freqDiff2の割り込みビットが報告するために使用される。

回路２００は、ＮＣＯ値（NCO_VALUE）を書き込むことによって制御される。最上位のバイトが書き込まれると、ワードの回路へのコピーが起きる。ＮＣＯ値（NCO_VALUE）のビット集合は回路がイネーブルされていることを示している。全てがゼロならば回路がディセーブルされていることを示している。

読み出し動作は、（１）クロックイネーブルをオフにし、入力NCO_VALUEの全３バイトがゼロになり、ＮＣＯ及び相関器がクリアされる、（２）何らかのビットのNCO_VALUEが設定されていればクロックイネーブルが設定され、上位バイトが書き込まれ、次の相関器ストローブ後にクロックがイネーブルされる、（３）ＮＣＯをＭＣＬＫで走らす、（４）クロックゲートが入力マスタクロックを用いてクロックをゲーティングする、（５）Iphaseは４ビットワードで、QphaseはIから４進んだ４ビットワード、（６）Ivalue及びQvalueは、テーブル・ルックアップから得る、（７）Imix及びQmixは入力（+/-1）にテーブル出力を掛けた積、（８）相関器は２４ビットの加算器、例えば、４ビットのプリアダー（pre-adder）、２０ビットのアップ／ダウン・カウンタ、（９）相関器のストローブがミリ秒の割り込みとして設定される、（１０）ラッチはホストからドリフト推定値として読み出し可能である、（１１）例えば、I及びQのラッチが共にゼロであることを検出して、回路がイネーブルになると割り込みを設定することのないように、１ミリ秒の積分が完了するとビットがint2ステータスになる。

本発明を現在好ましいＳＰＳ受信機として説明してきたが、開示は限定と解釈されるべきではないと理解されるべきである。当業者ならば、上記の開示を読めば、様々な変形例及び変更例が明白になることは疑いの余地がない。従って、添付の請求項は発明の「真の」精神並びに範囲から逸脱しない限りにおいてあらゆる変形例及び変更例を網羅していると解釈されるものと考える。

本発明の方法の実施例のフローチャート。 図１に示した方法に代わる本発明の弁別器回路の実施例の概略図。

符号の説明

１０２： ＶＣＯクロック入力および形状決定
１０４： マスタクロックにＶＣＯを同期
１０６： ＶＣＯ状態を定義
１０８： ＭＣＬＫ毎にＮＣＯ値を加算
１１０： 基準正弦波を構築
１１２： 相関式を更新
１１４： ＰＤＩ
１１６： Ｉ１＝Ｉｃｏｒｒ
Ｑ２＝Ｑｃｏｒｒ
を保存
１１８： ＡＦＣ判別式を計算
１２０： ドリフト推定値を出力

Claims (5)

1. 航法受信機において基準周波数ドリフトを推定するための方法であって、
   スタンバイモード可能なＰＤＣハンドセットを航法受信機と関連付けるステップと、
   前記ＰＤＣハンドセットが受け取ったＶＣＯバースト情報をサンプリングするステップと、
   数値制御型発振器（ＮＣＯ）を公称周波数で走行(run)させるステップと、
   サンプリングのステップで得たサンプルを用いて前記ＮＣＯを周期的に調整するステップと、
   前記ＮＣＯのインフェーズ出力及び直角位相出力を共に相関するステップと、
   相関のステップで導出された情報から航法受信機の基準周波数ドリフトを推定するステップと、
   を有することを特徴とする方法。
2. 前記ＮＣＯが出力したデータから基準正弦波を構築し、その基準正弦波を更新値として相関のステップに渡すステップを、
   さらに有することを特徴とする請求項１に記載の方法。
3. 航法受信機において基準周波数ドリフトを推定するための回路であって、
   ＮＣＯの出力周波数が依存するＮＣ０値(NCO_VALUE)を周期的に受け取るための数値制御型発振器（ＮＣＯ）を備え、
   前記ＮＣＯ出力周波数のインフェーズ版から正弦波を近似するための第１ルックアップテーブルを備え、
   前記第１ルックアップテーブルの出力に接続され、その出力をゲーティングされたマスタクロック（ＭＣＬＫ）信号と結合するための第１ミキサーを備え、前記第１ミキサーはさらにＩミックス信号出力を供給し、
   前記Ｉミックス信号出力を相関するための且つＩ相関出力を有するＩ相関器を備え、
   前記ＮＣＯ出力周波数の直角位相版から余弦波を近似するための第２ルックアップテーブルを備え、
   前記第２ルックアップテーブルの出力に接続され、その出力をゲーティングされたマスタクロック（ＭＣＬＫ）信号と結合するための第２ミキサーを備え、前記第２ミキサーはさらにＱミックス信号出力を供給し、
   前記Ｑミックス信号出力を相関するための且つＱ相関出力を有するＱ相関器を備え、
   前記Ｉ相関出力及び前記Ｑ相関出力からなるドリフト推定出力を備えることを特徴とする回路。
4. ファームウェア制御プログラムからデータ書き込みを受け取るための且つ第１及び第２ミキサーへのＭＣＬＫ信号をゲーティングするように接続されたＮＣＯ値保持ラッチをさらに備えることを特徴とする請求項３に記載の回路。
5. ファームウェア制御プログラムからのデータ読み出しに対して、前記Ｉ相関出力及び前記Ｑ相関出力のレジスタを提供するＩラッチ及びＱラッチをさらに備えることを特徴とする請求項３に記載の回路。

Images