JP2005064257A - 高周波回路及びその製造方法 - Google Patents

高周波回路及びその製造方法 Download PDF

Info

Publication number
JP2005064257A
JP2005064257A JP2003292668A JP2003292668A JP2005064257A JP 2005064257 A JP2005064257 A JP 2005064257A JP 2003292668 A JP2003292668 A JP 2003292668A JP 2003292668 A JP2003292668 A JP 2003292668A JP 2005064257 A JP2005064257 A JP 2005064257A
Authority
JP
Japan
Prior art keywords
substrate
frequency circuit
chip
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003292668A
Other languages
English (en)
Inventor
Takeharu Urabe
丈晴 浦部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003292668A priority Critical patent/JP2005064257A/ja
Publication of JP2005064257A publication Critical patent/JP2005064257A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現すること。
【解決手段】 接地導体１０３、１０４、１０５は、シリコン基板１０１上の所定箇所に形成される。チップ状の集積化回路１０８は、回路面１１３をシリコン基板１０１上に向けた状態で、シリコン基板１０１上にフリップチップ実装される。接続部材１２０は、集積化回路１０８の裏面１１４に形成されたグランドパターン及び接地導体１０３、１０４、１０５を電気的に接続する。
【選択図】 図１

Description

本発明は、薄膜加工技術を用いて製造される高周波回路に関し、特に、マイクロ波及びミリ波帯等の高い周波数帯で動作する集積化回路（ＩＣ）が設けられる高周波回路及びその製造方法に関する。
一般に、高周波回路製造において、高周波数帯で動作するチップ状の集積化回路を基板上にフリップチップ実装すると、フリップチップ実装した集積化回路の回路面側には、誘電体膜や基板が存在する。この場合、フリップチップ実装された集積化回路が誘電体膜や基板の影響を受けたりフリップチップ実装時に封止材が集積化回路の回路面側に浸入したりして、集積化回路が持つ所望の高周波特性を得ることができなくなることがある。そこで、従来では、例えば特許文献１で、フリップチップ実装したチップの下方に貫通孔を設けた構造が提案されている。
以下、従来の高周波回路について図面を用いて説明する。図５は、従来の高周波回路の構造例を示す断面図である。図５に示す高周波回路１０において、基板１１上の所定個所に誘電体膜１２が形成され、基板１１及び誘電体膜１２上の各所定個所に、接地導体１３、１４が形成されている。誘電体膜１２の所定個所にはスルーホールが形成され、当該スルーホールには、接地導体１３及び接地導体１４を電気的に接続するための導体１５が形成されている。また、基板１１に対して貫通孔加工を施すことにより基板１１及び誘電体膜１２の各所定個所には内壁面１６が形成され、この内壁面１６は貫通孔１７を規定している。
接地導体１４は、接地用の金属バンプ２０を介して集積化回路１８上の接地導体１９と電気的に接続されている。なお、誘電体膜１２上には信号用配線（不図示）が形成されており、当該信号用配線は、配線接続用の金属バンプ（不図示）を介して集積化回路１８上の信号用配線（不図示）と電気的に接続されている。
フリップチップ実装方法としては、例えばスタッドバンプボンディング等が適当である。スタッドバンプボンディングを用いた場合、金属バンプ２０に導電性ペースト２１を付着し、接地導体１４に接合する。最後に、封止材２２を用いて集積化回路１８を封止する。このとき、集積化回路１８の回路面２３側に対向する誘電体膜１２及び基板１１には貫通孔加工を施しているため、封止材２２が集積化回路１８の回路面２３側に浸入することはない。また、貫通孔１７の構造を採用することにより、集積化回路１８の回路面２３側に対向する誘電体膜１２及び基板１１の影響がなくなり、集積化回路１８の高周波特性が向上する。
特開２００２−２９９７８７号公報
しかしながら、従来の高周波回路１０では、金属バンプ２０を介して集積化回路１８上の接地導体１９及び基板１１上の接地導体１３が電気的に接続されている一方、高周波回路１０が例えば集積化回路１８の裏面２４に接地パターンを設ける構造を採用している場合、良好な高周波特性を得るためには、当該接地パターン及び基板１１側の接地導体１３、１４、１５も電気的に充分に接続する必要がある。ところが従来より、フリップチップ実装された集積化回路の裏面に設けられた接地パターンを基板側の接地導体を電気的に充分に接続することが可能な高周波回路の構造は提案されていない。
本発明は、かかる点に鑑みてなされたものであり、集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現することができる信頼性の高い高周波回路及びその製造方法を提供することを目的とする。
本発明の高周波回路は、基板と、前記基板上に形成された接地用導体層と、回路面を前記基板に対向させた状態で前記基板上に実装されたＩＣチップと、前記ＩＣチップの回路面の裏面に形成された接地用導体部及び前記基板上の前記接地用導体層を電気的に接続する接続部材と、を有する構成を採る。
この構成によれば、基板上に形成された接地用導体層と回路面を基板に対向させた状態で基板上に実装されたＩＣチップの裏面に形成された接地用導体部とを電気的に接続するため、実装されたＩＣの良好な高周波特性を実現することができ、高周波回路の信頼性を向上させることができる。
本発明の高周波回路は、上記構成において、前記接続部材は、導電性ペーストを用いて前記ＩＣチップの裏面に当該裏面の略全体を覆うように接着されている構成を採る。
この構成によれば、接続部材をＩＣチップの裏面に接着する導電性ペーストが当該裏面の略全体を覆うため、接続部材の配置によって得られる接地強化の効果をより安定化させることができる。
本発明の高周波回路は、上記構成において、前記接続部材は金属ワイヤからなり、当該金属ワイヤの前記ＩＣチップ側の端部は、前記ＩＣチップの信号用配線近傍の所定箇所に接着されている構成を採る。
この構成によれば、接続部材を構成する金属ワイヤのＩＣチップ側の端部がＩＣチップの信号用配線近傍の所定箇所に接着されているため、接続部材をＩＣチップの裏面に局部的に接続するだけの構成により、接地強化の効果を得ることができる。
本発明の無線端末装置は、上記の高周波回路を有する構成を採る。
この構成によれば、上記の高周波回路と同様の作用効果を、無線端末装置において実現することができる。
本発明の無線基地局装置は、上記の高周波回路を有する構成を採る。
この構成によれば、上記の高周波回路と同様の作用効果を、無線基地局装置において実現することができる。
本発明の無線計測装置は、上記の高周波回路を有する構成を採る。
この構成によれば、上記の高周波回路と同様の作用効果を、無線計測装置において実現することができる。
本発明のレーダ装置は、上記の高周波回路を有する構成を採る。
この構成によれば、上記の高周波回路と同様の作用効果を、レーダ装置において実現することができる。
本発明の高周波回路製造方法は、基板上に接地用導体層を形成するステップと、ＩＣチップを前記基板上に、前記ＩＣチップの回路面を前記基板に対向させた状態で実装するステップと、前記ＩＣチップの回路面の裏面に形成された接地用導体部及び前記基板上の前記接地用導体層を電気的に接続するステップと、を有するようにした。
この方法によれば、基板上に形成された接地用導体層と回路面を基板に対向させた状態で実装されたＩＣチップの裏面に形成された接地用導体部とを電気的に接続するため、実装されたＩＣの良好な高周波特性を実現することができ、高周波回路の信頼性を向上させることができる。
以上説明したように、本発明によれば、集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現することができ、信頼性の高い高周波回路を得ることができる。
本発明の骨子は、基板上に形成された接地用導体層と回路面を基板に対向させた状態で基板上に実装されたＩＣチップの裏面に形成された接地用導体部とを電気的に接続することである。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る高周波回路１００の構造を示す断面図である。また、図２は、図１に示す高周波回路１００の側面図である。
高周波回路１００において、シリコン基板１０１の主面上の所定箇所に誘電体膜１０２が形成され、シリコン基板１０１及び誘電体膜１０２上の各所定箇所に、シリコン基板１０１を接地するための接地導体１０３、１０４の各層が形成されている。誘電体膜１０２の所定箇所にはスルーホールが形成され、当該スルーホールには、接地導体１０３及び接地導体１０４を電気的に接続するための接地導体１０５が形成されている。また、シリコン基板１０１に対して貫通孔加工を施すことによりシリコン基板１０１及び誘電体膜１０２の各所定箇所には内壁面１０６が形成され、この内壁面１０６は貫通孔１０７を規定している。
接地導体１０４は、接地用の金属バンプ１１０を介して、高周波数帯で作動するチップ状の集積化回路１０８上の接地導体１０９と電気的に接続されている。このようにして、集積化回路１０８は、フリップチップ実装される、つまり、その回路面１１３をシリコン基板１０１側に向けた状態で（フェイスダウンの状態で）実装される。誘電体膜１０２上の所定箇所には信号用配線１１５が形成され、集積化回路１０８上の所定箇所には信号用配線１１６が形成され、また、信号用配線１１５及び信号用配線１１６は、導電性ペースト１１８が付着された金属バンプ１１７を介して電気的に接続されている。
また、シリコン基板１０１上には、本願発明の特徴部分である接続部材１２０が配置されている。接続部材１２０の主要部材１２１の所定箇所には、シリコン基板１０１側に突出した突出部が設けられている。主要部材１２１のこの突出部及びシリコン基板１０１側の主面はキャビティを規定している。また、この突出部の端部側表面及び内側壁面並びに上記主面上には、金属膜１２２が形成されている。また、当該突出部の端部側には、金属膜１２２上に導電性ペースト１２３が付着されている。また、上記主面上に形成された金属膜１２２上には、導電性ペースト１２４が付着されている。このような構成を有する接続部材１２０は、導電性ペースト１２３が接地導体１０４の上面と接合し導電性ペースト１２４が集積化回路１０８の裏面１１４と接合するように、配置されている。
ここで、導電性ペースト１２４は、集積化回路１０８の裏面１１４の略全体を覆うように形成されている。また、裏面１１４は、集積化回路１０８の回路面１１３の反対側の面であり、この裏面１１４には、接地パターン（不図示）が形成されている。
次いで、上記構造を有する高周波回路１００を製造する方法について説明する。図３は、本発明の実施の形態１に係る高周波回路１００を製造する方法の工程別に示す断面図である。
図３の（ａ）は、高周波回路１００の製造工程の第一例を示す断面図である。本工程においては、シリコン基板１０１上に誘電体膜１０２及び接地導体１０３、１０４が形成され、集積化回路１０８をフリップチップ実装する箇所に貫通孔１０７を規定する内壁面１０６を形成する貫通孔加工が施される。この貫通孔加工の方法としては、例えばレジストマスクを用いたドライエッチングによる方法が適当である。なお、図示していないが、誘電体膜１０２上には信号用配線が形成されている。
ちなみに、接地導体１０３、１０４、１０５及び信号用配線１１５は、例えばＡｕやＣｕ等の金属で構成される。また、誘電体膜１０２は、高周波回路１００の高周波特性の損失を抑制するために、例えばベンゾシクロブテンやバイアック（登録商標）等の、誘電正接が低く誘電損失が小さい材料を使用することが望ましい。誘電体膜１０２は、スピンコート及びキュアにより形成することが可能である。
また、接地導体１０３、１０４及び信号用配線１１５は、スパッタリングによりシースメタル層を形成し、レジストにより配線のパターニングを行い、電解メッキにより接地導体１０３、１０４及び信号用配線１１５の金属膜を形成し、そして、レジスト及びシースメタル層を除去することにより、形成することができる。ここで、接地導体１０３及び接地導体１０４は接地導体１０５を介して電気的に接続されている。この接地導体１０５は、誘電体膜１０２に形成されたスルーホールに電解メッキを施すことにより形成されたものであるが、このスルーホールを形成する方法としては、例えばレジストマスクを用いたドライエッチングによる方法が適当である。
図３の（ｂ）は、高周波回路１００の製造工程の第二例を示す断面図である。本工程においては、シリコン基板１０１に集積化回路１０８がフリップチップ実装される。フリップチップ実装方法としては、例えばスタッドバンプボンディング等が適当である。スタッドバンプボンディングを用いた場合、金属バンプ１１０に導電性ペースト１１１を付着し接地導体１０４に接合することにより、接地導体１０４及び接地導体１０９が電気的に接続される。そして封止材１１２を形成することにより集積化回路１０８が封止される。
図３の（ｃ）は、高周波回路１００の製造工程の第三例を示す断面図である。本工程においては、接続部材１２０の主要部材１２１に凹加工が施され、これによって上記の突出部が形成される。
主要部材１２１がシリコン基板の場合、凹加工はウエットエッチングやドライエッチングによって形成することができる。ただし、ウエットエッチングによる方法では加工形状が制限されてしまうため、レジストマスクを用いたドライエッチングによる凹加工が有効である。ドライエッチングによる凹加工の中でも、誘導結合型のプラズマ源を用いたドライエッチング手法は、一般の半導体装置製造工程で用いられる反応性イオンエッチング法と比べて高密度のプラズマを達成することができる方法のため、シリコン基板加工用の方法として適している。
図３の（ｄ）は、高周波回路１００の製造工程の第四例を示す断面図である。本工程においては、凹加工を施した主要部材１２１に、シリコン基板１０１と集積化回路１０８の裏面１１４に形成された接地パターンを接続するための金属膜１２２が形成される。
図３の（ｅ）は、高周波回路１００の製造工程の第五例を示す断面図であり、本工程においては、金属膜１２２に導電性ペースト１２３、１２４が付着される。
図３の（ｆ）は、高周波回路１００の製造工程の第六例を示す断面図であり、本工程においては、図３の（ｃ）から（ｅ）に示された工程で製造された接続部材１２０が、シリコン基板１０１上の接地導体１０４及び集積化回路１０８に取り付けられる。上記の製造方法によって、高周波回路１００を得ることができる。
このように、本実施の形態によれば、シリコン基板１０１上に接続部材１２０を配置するため、シリコン基板１０１上の接地導体１０４と集積化回路１０８の裏面１１４に形成された接地パターンを電気的に充分に接続することができ、高周波回路１００において接地強化の効果を得ることができ、その結果、高周波回路１００に設けられた集積化回路１０８の良好な高周波特性を実現することができる。
また、本実施の形態によれば、接続部材１２０の導電性ペースト１２４が、集積化回路１０８の裏面の略全体を覆うように形成されているため、接続部材１２０の配置によって得られる接地強化をより安定化させることができる。
なお、本実施の形態に係る高周波回路１００は、高い周波数帯で動作する装置、例えば、無線端末装置、無線基地局装置、無線計測装置、レーダ装置等において使用することができる。これにより、本実施の形態で説明した高周波回路１００と同様の作用効果を、無線端末装置、無線基地局装置、無線計測装置、レーダ装置等において実現することができる。
（実施の形態２）
図４は、本発明の実施の形態２に係る高周波回路２００の構造を示す断面図である。なお、本実施の形態に係る高周波回路２００は、実施の形態１で説明した高周波回路１００と同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、その詳細な説明を省略する。
本実施の形態の特徴は、実施の形態１で説明した接続部材１２０の代わりに、金属ワイヤ２０１をシリコン基板１０１上に配置したことである。
金属ワイヤ２０１は、集積化回路１０８の裏面１１４に形成された接地パターン（不図示）とシリコン基板１０１側の接地導体１０４を電気的に接続するように設けられる。ここで、金属ワイヤ２０１の集積化回路１０８側（接地パターン側）の端部は、集積化回路１０８に形成された信号用配線（不図示）近傍の所定箇所に接着され、金属ワイヤ２０１のシリコン基板１０１側の端部は、接地導体１０４上の所定箇所に接着される。
なお、図４に示す高周波回路２００には、二本の金属ワイヤ２０１が設けられているが、設けられる金属ワイヤ２０１の本数は特に限定されない。
上記構造を有する高周波回路２００を製造する場合は、実施の形態１で説明した、図３の（ａ）及び（ｂ）に示された工程の後に、ワイヤボンディングにより金属ワイヤ２０１を形成する。
このように、本実施の形態によれば、シリコン基板１０１上に金属ワイヤ２０１を設けるため、シリコン基板１０１上の接地導体１０４と集積化回路１０８の裏面１１４に形成された接地パターンを電気的に充分に接続することができ、高周波回路２００において接地強化の効果を得ることができ、その結果、高周波回路２００に設けられた集積化回路１０８の良好な高周波特性を実現することができる。
また、本実施の形態によれば、金属ワイヤ２０１の集積化回路１０８側の端部が、集積化回路１０８に形成された信号用配線の近傍に局部的に接着されるため、ワイヤボンディングによる金属ワイヤ２０１の形成を行うだけの容易な製造方法で接地強化の効果を得ることができる。
なお、本実施の形態に係る高周波回路２００は、高い周波数帯で動作する装置、例えば、無線端末装置、無線基地局装置、無線計測装置、レーダ装置等において使用することができる。これにより、本実施の形態で説明した高周波回路２００と同様の作用効果を、無線端末装置、無線基地局装置、無線計測装置、レーダ装置等において実現することができる。
本発明に係る高周波回路は、集積化回路を基板上にフリップチップ実装した場合においても良好な高周波特性を実現する効果を有し、マイクロ波及びミリ波帯等の高い周波数帯で動作する集積化回路が設けられる高周波回路として有用である。
本発明の実施の形態１に係る高周波回路の構造を示す断面図 本発明の実施の形態１に係る高周波回路の側面図 本発明の実施の形態１に係る高周波回路を製造する方法を工程別に示す断面図 本発明の実施の形態２に係る高周波回路の構造を示す断面図 従来の高周波回路の構造例を示す断面図
符号の説明
１００、２００ 高周波回路
１０１ シリコン基板
１０２ 誘電体膜
１０３、１０４、１０５、１０９ 接地導体
１０６ 内壁面
１０７ 貫通孔
１０８ 集積化回路
１１０、１１７ 金属バンプ
１１１、１１８、１２３、１２４ 導電性ペースト
１１２ 封止材
１１３ 回路面
１１４ 裏面
１１５、１１６ 信号用配線
１２０ 接続部材
１２１ 主要部材
１２２ 金属膜
２０１ 金属ワイヤ

Claims (8)

  1. 基板と、
    前記基板上に形成された接地用導体層と、
    回路面を前記基板に対向させた状態で前記基板上に実装されたＩＣチップと、
    前記ＩＣチップの回路面の裏面に形成された接地用導体部及び前記基板上の前記接地用導体層を電気的に接続する接続部材と、
    を有することを特徴とする高周波回路。
  2. 前記接続部材は、導電性ペーストを用いて前記ＩＣチップの裏面に当該裏面の略全体を覆うように接着されていることを特徴とする請求項１記載の高周波回路。
  3. 前記接続部材は金属ワイヤからなり、当該金属ワイヤの前記ＩＣチップ側の端部は、前記ＩＣチップの信号用配線近傍の所定箇所に接着されていることを特徴とする請求項１記載の高周波回路。
  4. 請求項１記載の高周波回路を有することを特徴とする無線端末装置。
  5. 請求項１記載の高周波回路を有することを特徴とする無線基地局装置。
  6. 請求項１記載の高周波回路を有することを特徴とする無線計測装置。
  7. 請求項１記載の高周波回路を有することを特徴とするレーダ装置。
  8. 基板上に接地用導体層を形成するステップと、
    ＩＣチップを前記基板上に、前記ＩＣチップの回路面を前記基板に対向させた状態で実装するステップと、
    前記ＩＣチップの回路面の裏面に形成された接地用導体部及び前記基板上の前記接地用導体層を電気的に接続するステップと、
    を有することを特徴とする高周波回路製造方法。
JP2003292668A 2003-08-12 2003-08-12 高周波回路及びその製造方法 Pending JP2005064257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003292668A JP2005064257A (ja) 2003-08-12 2003-08-12 高周波回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003292668A JP2005064257A (ja) 2003-08-12 2003-08-12 高周波回路及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005064257A true JP2005064257A (ja) 2005-03-10

Family

ID=34369909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003292668A Pending JP2005064257A (ja) 2003-08-12 2003-08-12 高周波回路及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005064257A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540566A (ja) * 2006-06-05 2009-11-19 アクスティカ，インコーポレイテッド Ｍｅｍｓデバイスおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540566A (ja) * 2006-06-05 2009-11-19 アクスティカ，インコーポレイテッド Ｍｅｍｓデバイスおよびその製造方法

Similar Documents

Publication Publication Date Title
US6191494B1 (en) Semiconductor device and method of producing the same
KR100691632B1 (ko) 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
US20170301632A1 (en) Package and method of manufacturing the same
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US20180197824A1 (en) Anti-emi shielding package and method of making same
US6849936B1 (en) System and method for using film deposition techniques to provide an antenna within an integrated circuit package
JP2005198051A (ja) 高周波モジュール
TWI605564B (zh) 封裝結構及其製法
US9899341B2 (en) Antenna on integrated circuit package
US11387201B2 (en) Chip package and manufacturing method thereof
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
US8802496B2 (en) Substrate for semiconductor package and method of manufacturing thereof
JP2007201175A (ja) 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法
KR20020036039A (ko) 반도체 패키지 및 그 제조방법
US8962396B2 (en) Fabrication method of carrier-free semiconductor package
JP2003007910A (ja) 半導体装置
US20030206261A1 (en) Micro circuits with a sculpted ground plane
JPH1117063A (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JP2005064257A (ja) 高周波回路及びその製造方法
JP2007234840A (ja) 半導体装置および電子装置並びにその製造方法
JP2007234763A (ja) 半導体装置およびその製造方法
JP2005079345A (ja) 高周波回路およびその製造方法
JP2002299787A (ja) 高周波回路構造およびその製造方法
JP3879267B2 (ja) 電子部品およびその製造方法
JP3928267B2 (ja) フリップチップのマウント構造及びフリップチップのマウント方法