JP2005057403A - 多相信号処理回路 - Google Patents
多相信号処理回路 Download PDFInfo
- Publication number
- JP2005057403A JP2005057403A JP2003284584A JP2003284584A JP2005057403A JP 2005057403 A JP2005057403 A JP 2005057403A JP 2003284584 A JP2003284584 A JP 2003284584A JP 2003284584 A JP2003284584 A JP 2003284584A JP 2005057403 A JP2005057403 A JP 2005057403A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- processing circuit
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】 多相信号処理回路をコンパクトに構成する。
【解決手段】 複数の信号入力端子に対応して複数の信号検出回路3を設ける。これら複数の信号検出回路のいずれかが信号の入力を検出すると、信号選択回路5は、対応するスイッチ4をオンにする。信号処理回路1は、スイッチ4の導通により受け取った入力信号を処理して出力する。
【選択図】 図2
【解決手段】 複数の信号入力端子に対応して複数の信号検出回路3を設ける。これら複数の信号検出回路のいずれかが信号の入力を検出すると、信号選択回路5は、対応するスイッチ4をオンにする。信号処理回路1は、スイッチ4の導通により受け取った入力信号を処理して出力する。
【選択図】 図2
Description
本発明は、信号処理を行うための電子回路、特に、複数の入力信号を選択して信号処理を行うための電子回路、に関する。
複数の入力端子が受け付けた入力信号を処理する回路である多相信号処理回路は、通常、入力端子ごとに信号処理回路が設けられる。これら複数の信号はそれぞれの信号処理回路により信号処理される。しかし、たとえば、多数の通信相手から入力信号を受け付ける多相信号処理回路では、特定の時間内においては、これらの通信相手のうちいずれかの入力信号のみを処理したい場合もある。このような場合には、これら複数の信号処理回路から出力される信号を合成して一つの信号を出力するための信号合成回路が設けられる。
前述の多相信号処理回路においては、複数の入力信号に対して、それと同じ数の信号処理回路が必要とされる。ここで、要求される信号処理内容が複雑なもの、例えば高速の信号増幅や多ビットのA/D変換等であれば、信号処理回路の1個あたりの回路規模、部品点数や電源消費電力は全体で多大なものとなる。電子機器は年々小型化、高性能化、低消費電力化が市場から要求されており、それに対する適応が益々困難になってきている。
本発明のある態様は、多相信号処理回路である。この回路は、複数の入力信号をそれぞれ受け付ける複数の信号入力端子を有する回路であって、信号処理回路と、入力信号と基準信号をそれぞれ受け付ける二つの入力端子を備え、その受け付けた入力信号と基準信号を比較することにより入力信号の検出信号を出力する複数の信号検出回路と、複数の信号検出回路から検出信号をそれぞれ受け付ける複数の入力端子と、それら複数の入力端子に対応する複数の出力端子とを備え、前記検出信号を受け付けた入力端子に対応した出力端子から選択信号を出力する信号選択回路と、選択信号を受け付けると、前記検出された入力信号を前記信号処理回路に導通させるよう制御するスイッチを備える。
「信号処理」とは、信号比較(コンパレータ)、信号増幅、A/D変換等、電気信号に対して施される電気的な処理であればよい。
この多相信号処理回路の信号検出回路は信号比較回路であってもよく、スイッチは、トランジスタにより構成されるスイッチング素子であってもよい。また、信号検出回路とスイッチはそれぞれ同一の回路であってもよい。
信号選択回路は、信号選択回路の複数の出力端子のうち、いずれかの出力端子から、選択信号を出力するよう構成されてもよく、信号選択回路の入力端子と出力端子は同数であってもよい。また、信号選択回路は、複数の信号検出回路のうち、検出信号を出力した信号検出回路に対応する信号入力端子に接続される入力信号線に間挿されるスイッチへ選択信号を出力するよう構成されてもよい。
本発明によれば、多相信号処理回路をコンパクトに構成できる。
図1は、従来の多相信号処理回路の構成を示す図である。同図に示すように、この回路は、A1、A2、・・・、Anのn個の信号入力端子を有する。ここで、nは2以上の整数である。以下、Ax(1≦x≦n)は信号入力端子をあらわすが、場合に応じて、該当する信号入力端子から入力される入力信号の電圧値としても使用する。また、この回路はCに示す1個の信号出力端子を有する。A1からAnに示す複数の信号入力端子には、それぞれ信号処理回路1が接続される。ここで、信号処理回路1は、各信号入力端子から入力された入力信号に所定の信号処理を施し、処理後の信号を出力する回路である。ここでいう信号処理とは、信号の増幅、A/D変換など、入力信号に対する所定の電気的な処理をいう。
信号処理回路1は、その出力信号として、それぞれB1、B2、・・・、Bnを出力する。信号合成回路2はこれらの信号を合成して信号処理回路1の出力信号を生成する。信号合成回路2の最も簡単な例は、信号処理回路1の出力がデジタル信号であれば、n個の入力を受け付ける多入力のNOR回路である。信号処理回路1の出力がアナログ信号であれば、加算回路である。
図1に示す多相信号処理回路においては、n個の入力信号に対して同じ数の信号処理回路1が必要とされる。したがって、信号処理回路1が複雑であるほど、またnが大きいほど、部品点数や回路全体としての消費電力の増加が顕著になる。
図2は、本実施の形態における多相信号処理回路の構成を示す図である。この回路は複数の信号入力端子の中から入力信号が到来したものを検出し、その信号の入力が検出された端子一つのみを信号処理回路1の入力として接続することにより、信号処理回路1の個数を一つとすることが可能となるよう構成される。
本実施の形態における多相信号処理回路は、図1の多相信号処理回路と同様、A1、A2、・・・、Anのn個の信号入力端子を有する。また、Cに示す1個の信号出力端子を有する。n個の信号入力端子にはそれぞれ別個の入力信号が入力される。そして、これらn個の信号入力端子の入力信号をそれぞれ入力とする信号検出回路3が接続される。また、信号検出回路3は、Dに示す基準入力端子から定常値の基準信号の入力を受け付ける。信号検出回路3は、これら入力信号と基準信号を比較することにより入力信号の到来を検出するための回路である。信号検出回路3は一般に差動の信号比較回路(コンパレーター回路)が望ましい。信号検出回路3が入力信号を検出すると、それぞれ、E1、E2、・・・、Enに示すいずれかの検出信号を出力する。
E1、E2、・・・、Enは信号選択回路5の入力となる。信号選択回路5は、n個の信号検出回路3のうちのいずれかから検出信号を受け取り、その入力信号が検出された信号入力端子に対応して、後述の選択信号を出力するための回路である。したがって、信号選択回路5は、信号入力端子の数、すなわち、n個の入力端子を有する。また、信号選択回路5は、このn個の入力端子に対応してn個の出力端子を有する。信号選択回路5は、いずれかの選択信号出力線を介して、F1、F2、・・・、Fnに示す選択信号を送る。
信号選択回路5の出力端子に接続される信号線である選択信号出力線を介して、それぞれ、対応するスイッチ4が制御される。スイッチ4は同図に示すように、各信号入力端子と信号処理回路1を結ぶ入力信号線にそれぞれ間挿され、その導通を制御する装置である。スイッチ4はトランジスタなどのスイッチング素子であってもよい。信号選択回路5は、その複数の入力端子のいずれかから検出信号を受けとると、対応する出力端子から選択信号を出力する。信号選択回路5にはE1、E2、・・・、Enが入力されるが、A1、A2、・・・、Anの何れにも信号が到来しない場合、つまり定常状態ではE1、E2、・・・、Enには検出信号が現れない。その場合には何れのスイッチ4とも開放状態であり、F1、F2、・・・、Fnの何れにも選択信号が出力されない。各スイッチ4のうち、選択信号を受けたスイッチ4が、唯一、オンとなる。信号処理回路1は、オンとなったスイッチ4に対応する信号入力端子から信号の入力をうけ、所定の信号処理を施した後、信号を出力する。
すなわち、A1からAnのいずれかの信号入力端子から入力信号の到来が検出されると、信号選択回路5は、その信号入力端子に対応するスイッチ4をオンにする。これにより、入力信号は、直接、信号処理回路1の入力となり、信号処理回路1において信号処理された後、出力信号となるのである。
以下、複数の信号検出回路3のうち、ある信号入力端子Axに接続されている信号検出回路3の出力信号をEx、スイッチ4の選択信号をFx、スイッチ4がオンになった場合にスイッチ4を通過して出力される信号をGxとそれぞれ呼ぶことにする。
図3は、あるスイッチ4についての各信号の電圧と時間の関係を示す図である。左上の図は、信号検出回路3に入力される入力信号Axの電圧と時間の関係を示す。左上から2番目の図は、それに応じて、信号検出回路3から出力される検出信号Exの電圧と時間の関係を示す。左上から3番目の図、すなわち、左下から2番目の図は、それに応じて、対応するスイッチ4に印加される選択信号Fxの電圧と時間の関係を示す。一番左下の図は、それに応じて、信号処理回路1の入力となるGxの電圧と時間の関係を示す。同図に示すVthとは、基準入力端子であるDから定常的に入力される基準信号の電圧値である。説明の便宜のために同図の右においては、信号入力端子、信号検出回路3とスイッチ4は一組のみを抜粋してある。入力信号Axが基準信号電圧Vthより大きいか否かに応じて、Exは二値化される。以下、Exの高い方の値(Axに信号入力が検出されたときのExの値)をH値、低い方の値(Axに信号入力が検出されないときのExの値)をL値とよぶ。Vthの値は、雑音による外乱要因を鑑みてもAxの定常状態(Ex=L値)と、信号入力状態(Ex=H値)の中間の値となるよう設定されることが望ましい。
信号検出回路3は、入力信号Axに対して検出信号Exを出力するまでに同図に示す時間tdだけ遅れを生じる。検出信号Exは信号選択回路5に入力され、それに対応して信号選択回路5は、選択信号Fxを出力する。
選択信号Fxは一旦出力されたら保持される。選択信号Fxが出力されれば該当するスイッチ4はオンとなり、Gxとして入力信号Axがダイレクトに信号処理回路1に出力される。Gxは入力信号Axと比較して時間、振幅ともにほとんど同じものとなることが期待できる。また、Gx以外から信号処理回路1には入力がなされないので、精度の高い信号選択が実現される。ここで、入力信号Axの1回目の信号は実際に処理すべき信号である2回目の信号と十分に離れて、同図に示すtiが、ti>tdとなるようにAxが入力されるよう設計するならば、信号検出回路の応答時間に余裕を持たせることが可能となる。とくに、入力信号が通信を介した入力であるならば、通信プロトコルをそのように設定するだけで実現が可能である。
図4は、信号検出回路3の回路構成図である。信号検出回路3は、同図に示すように、Pチャネル型MOSFET7、Nチャネル型MOSFET6およびバイアス用電圧源8により構成される既知の信号比較回路により実現することができる。したがって、信号検出回路3は、信号処理回路1に比べれば一般的にはるかに簡易に構成される。
本実施の形態においても、複数の信号入力端子と少なくとも同数の信号検出回路およびスイッチが必要である。しかし、信号処理が高度になるほど、信号検出回路とスイッチに要する回路規模、部品点数、消費電力よりも、信号処理回路に要するそれらの方がより大きなものとなる。つまり、回路システム全体では、入力信号の数(n)が増加するほど、また、信号処理回路が複雑となるほど、従来の多相信号処理回路に比べて、より本発明の効果、すなわち、これらを抑制する効果が顕著に発揮される。また、従来必要とされた信号合成回路が不要となるメリットもある。
また、たとえば、多数の通信相手のうちの一人のみから入力信号を受け取り、その結果を処理するための多相信号処理回路の場合、通信プロトコルを本発明に適合する形式とすれば信号検出回路は応答時間が遅いものでも良くなる。応答時間が遅い回路は一般に回路規模、部品点数、電源消費電力が小さく、何れの点でもより望ましいものである。
1 信号処理回路、2 信号合成回路、3 信号検出回路、4 スイッチ、5 信号選択回路、6 Nチャネル型MOSFET、7 Pチャネル型MOSFET、8 バイアス用電圧源。
Claims (6)
- 複数の入力信号をそれぞれ受け付ける複数の信号入力端子を有する回路であって、
信号処理回路と、
入力信号と基準信号をそれぞれ受け付ける二つの入力端子を備え、前記受け付けた入力信号と基準信号を比較することにより入力信号の検出信号を出力する複数の信号検出回路と、
前記複数の信号検出回路から前記検出信号をそれぞれ受け付ける複数の入力端子と、前記複数の入力端子に対応する複数の出力端子とを備え、前記検出信号を受け付けた入力端子に対応した出力端子から選択信号を出力する信号選択回路と、
前記選択信号を受け付けると、前記検出された入力信号を前記信号処理回路に導通させるよう制御するスイッチと、
を備えることを特徴とする多相信号処理回路。 - 前記複数の信号検出回路はそれぞれ同一の回路であり、かつ、前記スイッチはそれぞれ同一であることを特徴とする請求項1に記載の多相信号処理回路。
- 前記信号選択回路は、前記信号選択回路の複数の出力端子のうち、いずれかの出力端子から、前記選択信号を出力することを特徴とする請求項1に記載の多相信号処理回路。
- 前記信号選択回路は、前記信号選択回路の入力端子と出力端子が同数であることを特徴とする請求項1に記載の多相信号処理回路。
- 前記信号選択回路は、前記複数の信号検出回路のうち、前記検出信号を出力した信号検出回路に対応する信号入力端子に接続される入力信号線に間挿されるスイッチへ前記選択信号を出力することを特徴とする請求項1に記載の多相信号処理回路。
- 前記信号処理回路は、信号比較回路、信号増幅回路、または、A/D変換回路のいずれかであることを特徴とする請求項1に記載の多相信号処理回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284584A JP2005057403A (ja) | 2003-07-31 | 2003-07-31 | 多相信号処理回路 |
PCT/JP2004/008619 WO2004114556A1 (ja) | 2003-06-18 | 2004-06-18 | 通信装置 |
EP04746121A EP1635490A1 (en) | 2003-06-18 | 2004-06-18 | Communication unit |
EP04746122A EP1635491A1 (en) | 2003-06-18 | 2004-06-18 | Communication unit |
PCT/JP2004/008620 WO2004114557A1 (ja) | 2003-06-18 | 2004-06-18 | 通信装置 |
US10/561,426 US20070117520A1 (en) | 2003-06-18 | 2004-06-18 | Communication unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284584A JP2005057403A (ja) | 2003-07-31 | 2003-07-31 | 多相信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057403A true JP2005057403A (ja) | 2005-03-03 |
Family
ID=34364462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003284584A Pending JP2005057403A (ja) | 2003-06-18 | 2003-07-31 | 多相信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057403A (ja) |
-
2003
- 2003-07-31 JP JP2003284584A patent/JP2005057403A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20060042126A (ko) | 병렬 경로 샘플링을 이용한 아날로그 에러 판정 장치, 방법및 회로 | |
US6815940B2 (en) | Diode circuit | |
JP2005057403A (ja) | 多相信号処理回路 | |
US6118333A (en) | Clock buffer circuit and clock signal buffering method which can suppress current consumption | |
KR890001379A (ko) | 비디오 신호 처리 방법 및 이를 위한 변환기 | |
US20220075439A1 (en) | Slave communication apparatus and master communication apparatus | |
US10305625B2 (en) | Data recovery circuit | |
US9772640B2 (en) | Voltage selecting circuit capable of successfully turning on internal transistor even if the difference between input voltages is less than threshold voltage of internal transistor | |
WO2006077746A1 (ja) | 半導体集積回路 | |
JP2005303347A (ja) | アナログスイッチ及びマルチプレクサ | |
JP7059647B2 (ja) | ピーク・ボトム検出回路、a/dコンバータ及び集積回路 | |
US20030020532A1 (en) | System for a constant current source | |
JP2003273711A (ja) | 電圧比較器 | |
KR100625742B1 (ko) | 가변이득증폭회로 | |
JPS63253598A (ja) | Rom装置 | |
JP3998437B2 (ja) | 半導体装置 | |
KR100209717B1 (ko) | 반도체 메모리의 출력버퍼 | |
JP2008085451A (ja) | 入力切替方法および入力切替回路 | |
KR100889596B1 (ko) | 다중 슈미트 트리거 회로 | |
US7932747B2 (en) | Circuit arrangement and method for shifting a voltage level | |
JPH01228214A (ja) | 半導体集積回路 | |
KR100197529B1 (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로 | |
KR100210856B1 (ko) | 음성 신호 인터페이스 회로 | |
JP5353684B2 (ja) | 電気回路 | |
JPH11289590A (ja) | オーディオデータ処理装置 |