JP2005056263A - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP2005056263A JP2005056263A JP2003287964A JP2003287964A JP2005056263A JP 2005056263 A JP2005056263 A JP 2005056263A JP 2003287964 A JP2003287964 A JP 2003287964A JP 2003287964 A JP2003287964 A JP 2003287964A JP 2005056263 A JP2005056263 A JP 2005056263A
- Authority
- JP
- Japan
- Prior art keywords
- cvn
- calculation
- storage
- value
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
迅速に診断装置へCVNを表示させて正当性の判断を容易にする
【課題】トラニオンの回動位置にかかわらずリンクとの摩擦抵抗を低減する。
【解決手段】書き換え可能に構成されてプログラムまたはデータを格納するフラッシュメモリ5と、この内容を保証するCVN値を演算するCVN演算手段とを備えた制御装置1において、書き換え可能に構成されてCVN演算記憶値を格納するEEPROM6を備えて、フラッシュメモリ5に書き換えがないと判定したときには、EEPROM6に格納されたCVN演算記憶値を出力した後に、CVNの演算を行って、この演算結果を出力する一方、フラッシュメモリ5に書き換えがあったときには、CVNの演算が終了した後にこの演算結果を出力する。
【選択図】図1
【課題】トラニオンの回動位置にかかわらずリンクとの摩擦抵抗を低減する。
【解決手段】書き換え可能に構成されてプログラムまたはデータを格納するフラッシュメモリ5と、この内容を保証するCVN値を演算するCVN演算手段とを備えた制御装置1において、書き換え可能に構成されてCVN演算記憶値を格納するEEPROM6を備えて、フラッシュメモリ5に書き換えがないと判定したときには、EEPROM6に格納されたCVN演算記憶値を出力した後に、CVNの演算を行って、この演算結果を出力する一方、フラッシュメモリ5に書き換えがあったときには、CVNの演算が終了した後にこの演算結果を出力する。
【選択図】図1
Description
本発明は、車両等に用いられる制御装置の改良に関し、書換可能な記憶手段に制御用のプログラムとデータを格納する際の改竄を検出するものに関する。
自動車などの車両では、マイクロプロセッサを主体とするコントロールユニットにより、エンジン制御、変速制御、ブレーキ制御などを電子的に行われている。エンジン制御においては、機関出力と排気性能との両立を図るため、実験などを通して得られた最適な制御データ(マップなど)をE2PROMやフラッシュメモリなどの不揮発性記憶手段に格納して制御を行っている。
一方、市場の一部においては、排気性能が低下することも配慮せずに、エンジン出力のみを向上させるため、最適に設定された制御データを書き換える不法改造が行われていることも否めない。このため北米では、排気規制強化の一環として、コントロールユニットの不法改造を防止すべく、CVN(Calibration Verification Number)を診断装置に出力することを義務付けている(米国のOBDII法規など)。
プログラムや制御データの正当性をチェックサムの演算によりCVNとして出力する場合では、チェックサムが、バイナリデータを単純に加算した総和なので、加減算した分をダミーデータなどで打ち消すようにすれば、CVNを変えずにプログラムの改竄が可能であった。
これを防ぐため、制御装置のデータは、データの各アドレスに格納される値を、データのアドレスを示すアドレスデータとして、このアドレスデータが指し示すアドレスに本来のデータを格納しておく。
そして、CVN値の演算は、上記アドレスデータが指し示す本来のデータの総和をCVN値として求め、このCVN値と予め設定した既知のCVNである基準値と比較して、改竄の有無を判定するものが知られている(特許文献1)。
特開2003−58424号
ところで、上記北米のOBDII法規などでは、車両に搭載されている制御装置のうち、排気性能に影響を与える制御装置については、書き込まれたソフトウェアの内容を保証する値であるCVNを、診断装置を制御装置に接続したときに演算し、この演算結果を診断装置に送信して表示させることが義務づけられている。
しかしながら、上記従来例においては、制御装置のソフトウェア(プログラム及びデータ)が書き込まれている全ての領域についてCVNの演算を行うため、CVNを表示するまでに多大な時間を要し、ソフトウェアの正当性の判断を迅速に行うことができないという問題がある。この演算回数は、少なくとも全記憶容量÷記憶管理単位だけ演算を繰り返す必要があり、例えば、全記憶容量=512Kbyte、記憶管理単位=1byte=1024byteの場合、
512×1024÷1=524288回の演算を行う必要がある。
512×1024÷1=524288回の演算を行う必要がある。
なお、部分的な書換も検出するためには、全記憶容量について演算を行わなければならない。
また、不揮発性記憶手段としてE2PROMやフラッシュメモリなどの記憶素子を採用した場合には、書き換え回数に上限が設定されており、この上限を超えると書き込みが不能となる場合があるため、自動車などの車両のように長期間に渡って使用されるものでは、制御装置が作動するたびにCVNを演算して不揮発性記憶手段へ書き込むようにすると、記憶素子の寿命を縮めてしまう、という問題があった。
そこで本発明は、上記問題点に鑑みてなされたもので、迅速に診断装置へCVNを表示させて正当性の判断を容易にすることを目的とする。
本発明は、書き換え可能に構成されてプログラムまたはデータを格納する第1の記憶手段の内容を保証する内容保証値を演算するCVN演算手段とを備えた制御装置において、
書き換え可能に構成されて前記内容保証値の基準値を格納する第2の記憶手段を備えて、前記第1の記憶手段に書き換えがないと判定したときには、前記第2の記憶手段に格納された基準値を出力した後に、前記CVN演算手段の演算を行って、この演算結果を出力する第1の検証手段と、前記第1の記憶手段に書き換えがあったときには、前記CVN演算手段の演算が終了した後にこの演算結果を出力する第2の検証手段とを備える。
書き換え可能に構成されて前記内容保証値の基準値を格納する第2の記憶手段を備えて、前記第1の記憶手段に書き換えがないと判定したときには、前記第2の記憶手段に格納された基準値を出力した後に、前記CVN演算手段の演算を行って、この演算結果を出力する第1の検証手段と、前記第1の記憶手段に書き換えがあったときには、前記CVN演算手段の演算が終了した後にこの演算結果を出力する第2の検証手段とを備える。
また、前記第1の記憶手段に書き換えがあったときにのみ基準値を更新する。
したがって、本発明によれば、第1の記憶手段のプログラムやデータが書き換えられていないと判定された場合には、第1の記憶手段とは別途設けた第2の記憶手段に記憶した内容保証値の基準値をまず出力し、その後、内容保証値の演算が終了した時点で、内容保証値の演算結果を出力し、第1の記憶手段のプログラムやデータが書き換えられたと判定された場合には内容保証値の演算が終了するまで出力が行われないので、制御装置のプログラムまたはデータの正当性を検査する際には、基準値が即座に出力されるか否かで容易且つ迅速に正当性の判断を行うことが可能となる。例えば、制御装置の出力を診断装置に接続し、診断装置で即座に基準値が出力されれば、第1の記憶手段に書き換えがないことを保証でき、診断装置に内容保証値が出力されるまでに時間を要する場合には、書き換えがあったことを示唆することができる。
また、第1の記憶手段に書き換えがあったときにのみ基準値を更新するようにしたので、第1の記憶手段に書き換え回数の制限がある場合では、書き換え回数を抑制することができるので、第1の記憶手段の寿命を伸ばすことができる。
以下、本発明の一実施形態を添付図面に基づいて説明する。
図1は、車両に搭載された制御装置1に診断装置7を接続した状態を示す。
制御装置1は、例えば、車両のエンジンを制御するものであり、演算を行うCPU2、ワークエリアなどを提供するRAM3、外部との信号の入出力を行うインターフェース4、プログラムやデータなどを記憶したフラッシュメモリ5、フラッシュメモリ5に記憶されたソフトウェアの内容を保証するためのCVN演算結果記憶値などのデータを記憶したEEPROM(=E2PROM、Electrically Erasable Programmable Read-Only Memory)6を主体に構成され、それぞれバス10を介して接続されている。
CPU2は、フラッシュメモリ5(第1の記憶手段)に格納されたプログラムとデータを読み出すとともに、インターフェース4に接続されたセンサ(図示せず)の検出値などに基づいて制御対象への指令値を演算するものである。
フラッシュメモリ5には、制御を実行するプログラムと、実験などから求められたデータが格納され、さらに、プログラム及びデータを識別するためのソフトウェア固有情報Aが書き込まれている。このソフトウェア固有情報Aは、プログラムのバージョンコード、データのバージョンコード、制御装置の部品コードなど、ソフトウェアに固有のコードから構成されるもので、このソフトウェア固有情報Aによりソフトウェアの内容が特定できるものである。
また、フラッシュメモリ5は書き込み可能であるから、プログラムのバージョンアップやデータのバージョンアップなどにより、ソフトウェア固有情報Aは書き換えられる可能性を有している。
EEPROM6(第2の記憶手段)には、CVN演算記憶値(ソフトウェア内容保証基準値)、ソフトウェア固有情報記憶値Bや、制御で使用するエラーコードなどが書き込まれている。
CVN演算記憶値は、フラッシュメモリ5の内容が書き換えられてCVN(ソフトウェア内容保証値)の演算結果が変わったときに書き換えられるもので、初期状態は、フラッシュメモリ5のデータの総和であるCVNが書き込まれている。
ソフトウェア固有情報記憶値Bは、プログラムまたはデータの内容が書き換えられてバージョンコードや部品コードが変わったときに書き換えられるもので、初期状態は、フラッシュメモリ5の内容に対応したコード、つまりソフトウェアに固有のコードが書き込まれている。
インターフェース4に接続された診断装置7は、起動すると制御装置1に対してCVNの演算結果を要求し、制御装置1が返信したCVNの演算結果を表示部70等の出力手段に出力するものである。
図2は、診断装置7が接続されたときに制御装置1で実行されるCVNの演算処理(自己診断処理)の一例を示すフローチャートで、所定時間毎(例えば、数十msec)おきに繰り返して実行されるものである。
ステップS1では、診断装置7からCVNの送信要求があったか否かを判定し、送信要求があればステップS2に進み、そうでない場合には、一旦処理を終了する。
ステップS2では、フラッシュメモリ5からソフトウェア固有情報Aを読み込むとともに、EEPROM6からソフトウェア固有情報記憶値Bを読み込む。
ステップS3では、フラッシュメモリ5のソフトウェア固有情報Aが、EEPROM6のソフトウェア固有情報記憶値Bと等しいか否かを判定し、A=Bであればフラッシュメモリ5の書き換えは行われていないと判定してステップS4に進む。一方、A≠Bの場合は、フラッシュメモリ5の書き換えが行われたと判定して、ステップS9に進む。
書き換えがないと判定されたステップS4では、EEPROM6からCVN演算記憶値を読み込んで、ステップS5では、このCVN演算記憶値を診断装置7へ送信する。このとき、まだCVNの演算結果は出ていない訳であるが、フラッシュメモリ5の書き換えが行われていないことは、CVNの演算結果はCVN演算記憶値と一致することになる。
したがって、書き換えが無かったと判定した時点で、CVN演算記憶値を診断装置7へ送信しておくことで、診断装置7の操作者はCVNの値を即座に確認することができるのである。
次に、ステップS6では、CVNの演算をフラッシュメモリ5の全記憶領域について開始し、ステップS7では全記憶領域についてCVNの演算が終わったか否かを判定し、この演算が終わるまでステップS6を繰り返して実行する。
このCVNの演算は、前記従来例と同様に行われ、例えば、図3に示すように、フラッシュメモリ5の記憶領域のアドレスADDR1のDATA1を読み込み、このDATA1をアドレスADDR2として、ADDR2に格納されているデータを制御に用いるデータDATA2として読み込み、このDATA2の総和をCVNとするものである。
そして、ステップS7の判定で全記憶領域についてCVNの演算が終了すると、ステップS8で実際に演算したCVNの演算結果を診断装置7に送信して処理を終了する。
一方、上記ステップS3の判定で、A≠Bとなってフラッシュメモリ5の書き換えが行われたと判定された場合では、ステップS9に進んで、EEPROM6からソフトウェア固有情報記憶値Bを読み込み、ステップS10ではこのソフトウェア固有情報記憶値Bを診断装置7に送信する。
したがって、診断装置7の操作者は、CVN値ではなくソフトウェア固有情報記憶値B(プログラムやデータのバージョンコードまたは部品コード)が表示されることから、ソフトウェアの書き換えがあったことを判定することができる。
次に、ステップS11、12では、上記ステップS6、S7と同様にフラッシュメモリ5の全記憶領域についてCVNの演算を行い、この演算が終了すると、ステップS13に進む。
ステップS13では、フラッシュメモリ5からソフトウェア固有情報Aを読み込み、ステップS14で、このソフトウェア固有情報AをEEPROM6のソフトウェア固有情報記憶値Bに上書きして更新する。これは、異なる記憶手段に格納されたソフトウェア固有情報Aとソフトウェア固有情報記憶値Bが一致しないため、ソフトウェア(プログラムまたはデータ)のアップデートが行われた場合、上記コードが変更されるため、新たなコードでソフトウェア固有情報記憶値Bを更新する。なお、フラッシュメモリ5に対して改竄が行われた場合もソフトウェア固有情報Aが変更される場合があり、この場合は、上記ステップS10で、診断装置7にソフトウェア固有情報Aを送信しているので、操作者は正規のコードであるか否かを判断できる。
次に、ステップS15では、上記ステップS11、S12のループで求めたCVNの演算結果を診断装置7に送信する。この時点で、診断装置7の操作者はCVNが変更されていることを確認でき、このCVNの値が正規なものであるか否かを調べることができる。
最後にステップS16では、上記CVNの演算結果をEEPROM6のCVN演算記憶値に上書きして更新する。これにより、CVN演算記憶値は、フラッシュメモリ5の書き換えがソフトウェアのアップデートなどの正規なものであれば、このアップデートに対応した正規のCVN値となって、次回の診断時には、迅速にCVNの送信を行うことができる。一方、フラッシュメモリ5の書き換えが不正なものであれば、診断装置7等からCVN演算記憶値を読み出し、正規な値と比較することで、いちいちCVNの演算を待つことなく容易かつ迅速に不正なものであることを判定できるのである。
以上のように、フラッシュメモリ5のプログラムやデータが書き換えられていないと判定された場合には、フラッシュメモリ5とは別途設けたEEPROM6に記憶したCVN演算記憶値を診断装置7へまず送信することで、操作者にCVNの値を迅速に表示でき、さらに、CVNの演算が終了した時点で、CVNの演算結果を診断装置7に送信するので、信頼性を確保することができる。
また、フラッシュメモリ5の書き換えが無かった場合(正常な場合)には、EEPROM6のCVN演算記憶値を更新せず、診断装置7に送信するだけであるので、EEPROM6の書き換え回数を行わず、素子の寿命を延ばすことができる。
一方、フラッシュメモリ5のプログラムやデータが書き換えられたと判定される場合には、まず、診断装置7にソフトウェア固有情報Aを送信することで、診断装置7の操作者はフラッシュメモリ5の書き換えがあったことを認識でき、さらに、このソフトウェア固有情報Aが正規のアップデートなどあるかを検証することができる。また、CVNの演算が終了すると、診断装置7へCVNの演算結果が送信されるので、操作者は最初に表示されたソフトウェア固有情報Aに対するCVNの演算結果が正しいものであるかを検討することが可能となる。
そして、ソフトウェアの書き換えが行われたときにのみ、EEPROM6のソフトウェア固有情報記憶値BとCVN演算記憶値を書き換えるようにしたので、必要なときにのみ書き換えを行って不要な書き込みを抑制し、素子の寿命を延長することができるのである。
また、制御で用いるプログラムやデータを記憶するフラッシュメモリ5と、検証に用いるデータ(CVN演算記憶値、ソフトウェア固有情報記憶値B)を記憶するEEPROM6を備えたので、前記従来例で示したようなプログラムやデータの改竄があっても、EEPROM6の内容は書き換えられないので、診断装置7を接続した際には、ソフトウェア固有情報Aとソフトウェア固有情報記憶値Bの違いから容易にフラッシュメモリ5の書き換えを検出することができる。
なお、上記実施形態において、ステップS15の処理で、CVNの演算結果を診断装置7に送信したが、CVNの演算結果に加えてEEPROM6のCVN演算記憶値を送信し、診断装置7の表示部70に2つのCVN値を表示してもよい。
また、上記実施形態では、制御に用いるソフトウェアをフラッシュメモリ5に記憶し、検証用のデータをEEPROM6に記憶させたが、2つの記憶手段は同種の記憶手段であっても良い。
また、上記ではフラッシュメモリ5やEEPROM6にソフトウェアや検証用データを格納した例を示したが、書き換え可能な記憶手段であればよく、上記の他、MRAM(Magnetoresistive Random Access Memory)やFeRAM(Ferroelectric Random Access Memory)、ハードディスク、CD−RW、DVD−RAM、−RW、+RW等の記憶手段をい採用することができる。
以上のように、本発明に係る制御装置では、書き換え可能な記憶手段に格納したプログラムやデータの正当性を迅速に判定できるので、排気性能を保証する必要のある自動車などの制御装置に適用することができる。
1 制御装置
2 CPU
5 フラッシュメモリ
6 EEPROM
7 診断装置
2 CPU
5 フラッシュメモリ
6 EEPROM
7 診断装置
Claims (5)
- 書き換え可能に構成されてプログラムまたはデータを格納する第1の記憶手段と、
前記第1の記憶手段の内容を保証する内容保証値を演算するCVN演算手段とを備えた制御装置において、
書き換え可能に構成されて前記内容保証値の基準値を格納する第2の記憶手段と、
前記第1の記憶手段が書き換えられたことを判定する書き換え判定手段と、
前記判定手段が第1の記憶手段に書き換えがないと判定したときには、前記第2の記憶手段に格納された基準値を出力した後に、前記CVN演算手段の演算を行って、この演算結果を出力する第1の検証手段と、
前記判定手段が第1の記憶手段に書き換えがあったと判定したときには、前記CVN演算手段の演算が終了した後にこの演算結果を出力する第2の検証手段と、
を備えたことを特徴とする制御装置。 - 前記第2の検証手段は、CVN演算手段の演算結果で前記基準値を更新することを特徴とする請求項1に記載の制御装置。
- 前記第1の記憶手段は、プログラムまたはデータに対応する第1の固有コードを格納し、
前記第2の記憶手段は、前記第1の固有コードに対応する第2の固有コードを格納し、
前記判定手段は、第1の固有コードと第2の固有コードが異なるときに前記第1の記憶手段の書き換えがあったことを判定することを特徴とする請求項1または請求項2に記載の制御装置。 - 前記第2の検証手段は、前記第2の記憶手段の第2の固有コードを出力した後に、CVN演算手段で演算を行った結果を出力することを特徴する請求項3に記載の制御装置。
- 前記第2の検証手段は、前記第1の記憶手段の第1の固有コードを前記第2の記憶手段の第2の固有コードに書き込むことを特徴する請求項4に記載の制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287964A JP2005056263A (ja) | 2003-08-06 | 2003-08-06 | 制御装置 |
US10/895,291 US20050034034A1 (en) | 2003-08-06 | 2004-07-21 | Control device with rewriteable control data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287964A JP2005056263A (ja) | 2003-08-06 | 2003-08-06 | 制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005056263A true JP2005056263A (ja) | 2005-03-03 |
Family
ID=34114028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287964A Pending JP2005056263A (ja) | 2003-08-06 | 2003-08-06 | 制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050034034A1 (ja) |
JP (1) | JP2005056263A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167113A (ja) * | 2015-03-09 | 2016-09-15 | 富士重工業株式会社 | 車載用制御ユニット |
JP2019016086A (ja) * | 2017-07-05 | 2019-01-31 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201032041A (en) * | 2009-02-17 | 2010-09-01 | Promise Technology Inc | Maintaining method of external controller-based storing apparatus and maintaining system of storing apparatus |
JP4722194B2 (ja) * | 2009-04-13 | 2011-07-13 | 本田技研工業株式会社 | 車両のための書き換えシステム |
RU2622777C2 (ru) * | 2009-08-28 | 2017-06-20 | Вольво Ластвагнар Аб | Способ обнаружения самовольного нарушения настройки |
JP5148015B2 (ja) * | 2010-07-08 | 2013-02-20 | 三菱電機株式会社 | 自動車用データ異常判定装置 |
-
2003
- 2003-08-06 JP JP2003287964A patent/JP2005056263A/ja active Pending
-
2004
- 2004-07-21 US US10/895,291 patent/US20050034034A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167113A (ja) * | 2015-03-09 | 2016-09-15 | 富士重工業株式会社 | 車載用制御ユニット |
JP2019016086A (ja) * | 2017-07-05 | 2019-01-31 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050034034A1 (en) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3726663B2 (ja) | 電子制御装置の制御データ記憶装置 | |
JP4227149B2 (ja) | 電子制御装置の情報記憶方法 | |
JPH08202626A (ja) | メモリ制御装置 | |
JP6290303B2 (ja) | 誤り訂正能力をテストするための回路および方法 | |
US9172398B2 (en) | Vehicle data abnormality determination device | |
JP6899719B2 (ja) | 自動車用電子制御装置 | |
JP2006268176A (ja) | フラッシュeepromのデータ正否判定方法 | |
JP4973642B2 (ja) | 車載電子制御装置 | |
JP2005056263A (ja) | 制御装置 | |
JPH0633828A (ja) | 車載用電子制御装置 | |
JP4281808B2 (ja) | 車両の制御装置およびその制御方法 | |
KR100836384B1 (ko) | 자가 진단/복구 차량용 전자제어장치 및 그 동작 방법 | |
JP2007015643A (ja) | 車両用電子制御装置 | |
JP2009026183A (ja) | 自動車用電子制御装置 | |
US11169828B2 (en) | Electronic control unit and method for verifying control program | |
US9501434B2 (en) | Microcomputer | |
US6490663B1 (en) | Electronic control apparatus having rewritable nonvolatile memory | |
JPH09161493A (ja) | 書換え可能な不揮発性メモリの管理方法 | |
JP2009223449A (ja) | 車両用電子制御装置 | |
KR101317154B1 (ko) | 이피에스 시스템 메모리 검사 장치 및 방법 | |
JP3947643B2 (ja) | データ制御装置 | |
JP2007148570A (ja) | 記憶装置の診断装置および診断方法 | |
JP4812278B2 (ja) | 電子制御装置のデータ再書き込み方法 | |
JP4636940B2 (ja) | 電子制御装置 | |
KR102318088B1 (ko) | 2진 코드 데이터를 처리하기 위한 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |