JP2005051117A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2005051117A JP2005051117A JP2003282869A JP2003282869A JP2005051117A JP 2005051117 A JP2005051117 A JP 2005051117A JP 2003282869 A JP2003282869 A JP 2003282869A JP 2003282869 A JP2003282869 A JP 2003282869A JP 2005051117 A JP2005051117 A JP 2005051117A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- substrate
- support
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 302
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 239000010409 thin film Substances 0.000 claims abstract description 260
- 239000000758 substrate Substances 0.000 claims abstract description 180
- 238000005530 etching Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 20
- 239000011368 organic material Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims description 5
- 239000008096 xylene Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 172
- 230000004048 modification Effects 0.000 description 25
- 238000012986 modification Methods 0.000 description 25
- 239000000243 solution Substances 0.000 description 25
- 230000008569 process Effects 0.000 description 20
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 239000012790 adhesive layer Substances 0.000 description 12
- 238000001179 sorption measurement Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 230000008707 rearrangement Effects 0.000 description 11
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 9
- 239000003795 chemical substances by application Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000002585 base Substances 0.000 description 6
- 238000005253 cladding Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- -1 hydrochloric acid Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229920003145 methacrylic acid copolymer Polymers 0.000 description 1
- 229940117841 methacrylic acid copolymer Drugs 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Weting (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、特に第1の基板の上に半導体薄膜を形成した後第2の基板に転写して半導体装置を製造する方法に関する。本発明の製造方法は例えば半導体薄膜で発光素子アレイを形成し、第2の基板に貼付けて他の回路素子と接続して複合半導体装置を製造する場合に適用されるものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device by forming a semiconductor thin film on a first substrate and then transferring it to a second substrate. The manufacturing method of the present invention is applied, for example, when a composite semiconductor device is manufactured by forming a light-emitting element array using a semiconductor thin film and attaching it to a second substrate and connecting it to other circuit elements.
発光素子を安価に形成する方法として、サファイア基板上に中間層を形成し、その上に化合物半導体層を形成し、そこに発光部を形成する方法がある(特許文献1)。 As a method for forming a light emitting element at a low cost, there is a method in which an intermediate layer is formed on a sapphire substrate, a compound semiconductor layer is formed thereon, and a light emitting portion is formed there (Patent Document 1).
また、化合物半導体としてGaAs系の半導体を用いる場合には、図47に示すように行うことが知られている。この方法においては、まず図47(a)に示すように、GaAs基板101上に犠牲層(Al0.7Ga0.3As)102を設ける。この基板(GaAs/Al0.7Ga0.3As/GaAs基板)を弗酸(HF)に浸漬し、上部GaAs薄膜を得る(図47(b))。
Further, when a GaAs-based semiconductor is used as the compound semiconductor, it is known to perform as shown in FIG. In this method, first, a sacrificial layer (Al 0.7 Ga 0.3 As) 102 is provided on a
上記の方法において、第1の基板上に形成した半導体薄膜層を基板全面にわたり剥離する場合には、剥離層をエッチングするためのエッチング液の、剥離層への浸透に時間がかかるため、半導体薄膜層の剥離が容易でないという問題があった。その問題を解決するためには、該半導体薄膜を使って作製しようとする半導体素子のサイズにあわせて半導体薄膜を分割した後に、半導体薄膜の下に設けた剥離層をエッチングすることが考えられる。しかるに、該半導体薄膜は数μm以下の厚さとすることがあり、その場合には、半導体薄膜のピックアップや他の基板へのボンディングのためのハンドリングが極めて困難である。このハンドリングが困難であるという問題を解決するためには、半導体薄膜をハンドリングする際に厚みを持たせ、機械的な強度を確保するための個別の支持体を設けることが考えられる。 In the above method, when the semiconductor thin film layer formed on the first substrate is peeled over the entire surface of the substrate, it takes time for the etching solution for etching the peeling layer to penetrate into the peeling layer. There was a problem that peeling of the layer was not easy. In order to solve the problem, it is conceivable to divide the semiconductor thin film in accordance with the size of the semiconductor element to be manufactured using the semiconductor thin film and then etch the peeling layer provided under the semiconductor thin film. However, the semiconductor thin film may have a thickness of several μm or less. In this case, it is very difficult to handle the semiconductor thin film for picking up or bonding to another substrate. In order to solve the problem that the handling is difficult, it is conceivable to provide an individual support for ensuring the mechanical strength by providing a thickness when the semiconductor thin film is handled.
半導体層を半導体薄膜の単位に分割するためのフォトリソ・エッチング工程においてはエッチングマスクを設けてエッチングを行うが、半導体薄膜層を適当なサイズに分割し、エッチングマスクを除去した後に、個別の分割された半導体薄膜層にそのパターン形状と全く同じパターン形状の支持体を設けることは極めて困難であり、必ずパターンの合わせずれが発生し、この合わせずれのため半導体薄膜のうちその上に支持体が形成されていない領域では、半導体薄膜の強度が低下し、破壊されやすい。またパターンの合わせずれによって支持体のパターンが半導体薄膜の側面を被覆するような場合には、半導体薄膜の剥離ができない可能性がある。 In the photolithographic etching process for dividing the semiconductor layer into semiconductor thin film units, etching is performed by providing an etching mask. After the semiconductor thin film layer is divided into an appropriate size and the etching mask is removed, the etching is performed separately. It is extremely difficult to provide a support with the same pattern shape as the pattern shape on the semiconductor thin film layer, and pattern misalignment always occurs, and because of this misalignment, a support is formed on the semiconductor thin film. In the unfinished region, the strength of the semiconductor thin film is lowered and easily broken. Further, when the pattern of the support covers the side surface of the semiconductor thin film due to misalignment of the pattern, the semiconductor thin film may not be peeled off.
一方、個別に分割された半導体薄膜について一括して剥離層のエッチングを行った場合には、各半導体薄膜がばらばらになる可能性がある。また、個別に分割された半導体薄膜について一括して剥離層のエッチングを行った後、複数の(例えば全ての)半導体薄膜を一括して他の基板にボンディングする必要がある場合が考えられる。そのような場合には、個別の半導体薄膜の支持体だけではハンドリングができない。 On the other hand, when the peeling layer is etched for the semiconductor thin films that are individually divided, the semiconductor thin films may be separated. In addition, there may be a case where a plurality of (for example, all) semiconductor thin films need to be bonded to another substrate at once after the peeling layer is etched for the individually divided semiconductor thin films. In such a case, handling cannot be performed only with the support of the individual semiconductor thin film.
本発明は、上記の問題を解決するためになされたものであり、半導体薄膜の剥離の際、半導体薄膜のハンドリングが容易で、しかも、高い精度で異種基板へ貼り付けることができる方法を提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and provides a method for easily handling a semiconductor thin film when the semiconductor thin film is peeled, and capable of being attached to a different substrate with high accuracy. For the purpose.
本発明は、
半導体薄膜片を第1の基板上に形成した後、第2の基板上に転写する半導体装置の製造方法であって、
第1の基板上に剥離層を形成する工程と、
前記剥離層の上に、前記半導体薄膜片となる半導体薄膜層を形成する工程と、
前記半導体薄膜層の上に、支持体となる層を形成する工程と、
前記支持体となる層をパターニングして個別支持体を形成する工程と、
前記個別支持体をマスクとして前記半導体薄膜層のエッチングを行うことにより前記半導体薄膜層を貫通して、前記剥離層に達する溝を形成し、この溝により前記半導体薄膜層を複数の半導体薄膜片に分割し、各半導体薄膜片とそれに固定された個別支持体の組合せを複数個形成する工程と、
前記個別支持体の各々が前記半導体薄膜片に固定された状態で、前記半導体薄膜片を前記第1の基板から分離し、前記第2の基板に貼付ける工程と
を有する半導体装置の製造方法を提供する。
The present invention
A method of manufacturing a semiconductor device in which a semiconductor thin film piece is formed on a first substrate and then transferred onto a second substrate,
Forming a release layer on the first substrate;
Forming a semiconductor thin film layer to be the semiconductor thin film piece on the release layer;
Forming a layer to be a support on the semiconductor thin film layer;
Patterning the layer to be the support to form an individual support;
By etching the semiconductor thin film layer using the individual support as a mask, a groove reaching the release layer is formed through the semiconductor thin film layer, and the semiconductor thin film layer is formed into a plurality of semiconductor thin film pieces by the groove. Dividing and forming a plurality of combinations of each semiconductor thin film piece and an individual support fixed thereto;
A step of separating the semiconductor thin film piece from the first substrate and affixing the semiconductor thin film piece to the second substrate in a state where each of the individual supports is fixed to the semiconductor thin film piece. provide.
本発明の半導体装置の製造方法によれば、半導体薄膜片のサイズが小さくても、ハンドリングが容易で、高い位置精度で第2の基板上に貼付けることのでき、しかも半導体薄膜片の剥離、第2の基板上への接着を容易に行なうことができる。 According to the method for manufacturing a semiconductor device of the present invention, even if the size of the semiconductor thin film piece is small, handling is easy, and it can be applied to the second substrate with high positional accuracy. Adhesion on the second substrate can be easily performed.
以下図面を参照して本発明の実施の形態を説明する。各図は実施の形態の特徴を模式的に示したもので、寸法関係や位置関係の詳細などを限定するものではない。
以下の実施の形態の半導体薄膜片は、発光ダイオードアレイ(LEDアレイ)を構成するものであり、他の半導体基板に貼付けられて当該他の半導体基板に形成された駆動回路と接続されて、上記他の基板に形成された駆動回路と、半導体薄膜片内に形成された被駆動素子としてのLEDアレイとから成る複合半導体装置を形成するために用いられるものである。
Embodiments of the present invention will be described below with reference to the drawings. Each drawing schematically shows the features of the embodiment, and does not limit the details of the dimensional relationship or positional relationship.
The semiconductor thin film piece of the following embodiment constitutes a light emitting diode array (LED array), is attached to another semiconductor substrate and connected to a drive circuit formed on the other semiconductor substrate, and the above It is used to form a composite semiconductor device composed of a drive circuit formed on another substrate and an LED array as a driven element formed in a semiconductor thin film piece.
第1の実施の形態
最初に図1に示すように、第1の基板、例えばn型GaAs基板11上に、例えばGaAsバッファー層12、例えばAlAs剥離層13、例えばp型GaAs下側コンタクト層14、例えばp型AlxGa1−xAs下側クラッド層15、例えばp型AlyGa1−yAs活性層16、例えばn型AlzGa1−zAs上側クラッド層17、例えばn型GaAsで上側コンタクト層18を形成する。
これらの層は順にエピタキシャル成長させることにより得られる。
これらの層のうち、下側コンタクト層14、下側クラッド層15、活性層16、上側クラッド層17、及び上側コンタクト層18で半導体薄膜層20aが形成されている。また、半導体薄膜層20aと、バッファー層12、剥離層13をまとめて半導体エピタキシャル層25aと呼ぶ。
First Embodiment First, as shown in FIG. 1, on a first substrate, for example, an n-
These layers are obtained by epitaxial growth in order.
Of these layers, the
図1に示す積層構造物内には、最終形態において、素子分離(例えば、少なくとも発光領域以外の部分の上側コンタクト層18から活性層16までをエッチング除去する)などを行うことにより、半導体素子が形成される。
半導体薄膜層20aは、以下に詳述するように、溝(23)の形成により複数の半導体薄膜片に分割されるものであり、半導体素子は、各半導体薄膜片形成予定領域内に形成される。本実施の形態では、各半導体薄膜片がLEDアレイを構成する場合を想定しており、各半導体薄膜片内に複数のLED素子から成るLEDアレイが形成される。
In the stacked structure shown in FIG. 1, in the final form, by performing element isolation (for example, etching away from the
As will be described in detail below, the semiconductor
バッファー層12は、欠陥が少ない良好な半導体エピタキシャル層を形成するに当たり、良好な状態の表面を用意するとともに、基板11とAlGaAs層(14、15、17)との格子定数のミスマッチを緩和するとともに、基板11とAlGaAs層(14、15、17)の熱膨張率の差を緩和するためのものである。
In forming a good semiconductor epitaxial layer with few defects, the
剥離層13は、半導体薄膜層20a(を後述のように分割することにより形成される半導体薄膜片20)を基板11から化学的エッチングによって剥離するためのもので、半導体薄膜層20aの各層に対しエッチング性の低いエッチング液により高速にエッチングされる材料で形成されている。
The
活性層16は、組成AlyGa1−yAsにおいて、発光波長が760nmの場合には、y=0.15程度、発光波長が740nmの場合には、y=0.2程度とされる。
下側クラッド層15及び上側クラッド層17は、ポテンシャル障壁によりダブルへテロ構造を形成するために設けられるものであり、例えば組成を表すAlxGa1−xAs及びAlzGa1−zAsにおいて、x=0.6、z=0.6とされる。
コンタクト層18は、n型GaAs(5×1017〜3×1018cm−3)であり、n側のオーミックコンタクトを取るために高い不純物濃度を有する。
The
The
The
なお、活性層を上下2つの層に分け、下側の活性層をp型とし、上側の活性層をn型とすることとしても良い。
さらに、下側コンタクト層15及び下側クラッド層16をn型とし、上側のクラッド層18及び上側コンタクト層をp型としても良い。この場合において、活性層を上下2つの層に分ける場合には、下側をn型とし、上側をp型とする。
The active layer may be divided into two upper and lower layers, the lower active layer may be p-type, and the upper active layer may be n-type.
Furthermore, the
なおまた、上記のようなヘテロ接合型のLEDとする代わりに、ホモ接合型のLEDを構成することもできる。この場合、各層をエピタキシャル成長させた後、最上層の表面から固相拡散法により不純物拡散を行って活性層内にpn接合を形成する。このように不純物拡散を行ってpn接合を形成する場合には、上記にように発光領域以外の部分のエッチング除去の代わりに、この不純物拡散が素子形成の工程を構成する。
また、同一の半導体材料でエピタキシャル層を構成し、拡散又はエピタキシャル成長によりp型層及びn型層を形成するなどして、pn接合を形成してもよい。
In addition, instead of the heterojunction type LED as described above, a homojunction type LED can also be configured. In this case, after each layer is epitaxially grown, impurity diffusion is performed by the solid phase diffusion method from the surface of the uppermost layer to form a pn junction in the active layer. When impurity diffusion is performed in this way to form a pn junction, this impurity diffusion constitutes an element formation step instead of etching away portions other than the light emitting region as described above.
Alternatively, the pn junction may be formed by forming an epitaxial layer of the same semiconductor material and forming a p-type layer and an n-type layer by diffusion or epitaxial growth.
上記のように半導体エピタキシャル層25aを形成した後、その上に、個別支持体となる層19aを形成する(図2)。ここで、個別支持体となる層19aは半導体薄膜片のパターン形状を決めるエッチングマスク層としても使用される。
個別支持体となる層25aは、例えばフォトレジスト材料で形成され、半導体エピタキシャル層25aの全面に塗布、又は貼付することにより、半導体エピタキシャル層25aに固定される。
After the semiconductor
The
その後、図示しないフォトマスクを用いて層19aを選択的に露光し、現像することにより、パターニングし、個別支持体19を形成する(図3)。個別支持体19相互間には、層19aが現像により選択的に除去された結果、溝23aが形成されている。
個別支持体19は、以下のように、半導体薄膜片20の形状を決めるパターンとして使用されるもので、半導体薄膜片20の予定形状と同じパターンを有する。個別支持体19はまた、半導体薄膜片20を基板11から剥離し、別の基板(31)に貼付ける際に、半導体薄膜片20を支持するためにも用いられる。
Thereafter, the
The
個別支持体19は厚さが10乃至200μmとされ、特に25乃至100μm程度とするのが適切である。ハンドリングの便宜から厚い方が良いが、厚いものほど作成が困難であり、この点からの制約もある。
個別支持体19の材料としては、例えばメタクリル酸共重合のアクリルポリマーが用いられる。この材料のヤング率(N/m2)は5×106乃至1×109程度、ポアッソン比は0.4乃至0.5程度である。
The
As a material of the
次に、個別支持体19をマスクとしてエッチングを行なうことにより、半導体薄膜層20aをエッチング溝23により分割し、複数の半導体薄膜片20を形成する(図4及び図5)。図4は平面図であり、図4の左側には、基板(ウエハ)11の全体が示され、図4の右側には、図4の左側の符号4Bで示す部分の拡大図が示されている。図5は、図4の右側のA−A線の位置における断面図である。
図4の右側部分には、基板11上の複数の半導体薄膜片20のうち8つのみが図示されて、図5には、基板11上の複数の半導体薄膜片20のうち4つのみが図示されている。
Next, by etching using the
4 shows only eight of the plurality of semiconductor
上記のエッチングは、少なくとも剥離層13の一部が露出するまで、即ち少なくとも剥離層13の表面が露出されるまで、望ましくはエッチング溝23により分割されまで行なわれる。図示の例では、エッチング溝23が剥離層13のみならず、その下に位置するバッファー層12をも貫通し、基板11の表面まで達している。その結果、エピタキシャル層25aも複数のエピタキシャル膜25に分割されている。
The etching is performed until at least a part of the
例えば、AlGaAsで形成された層15、16、17やGaAsで形成された層14、18のエッチングには、エッチング液として、硫酸過水(硫酸、過酸化水素及び水の混合液/H2SO4:H2O2:H2O=16:1:1)、又は燐酸過水(燐酸、過酸化水素及び水の混合液)、又はクエン酸系エッチャントを用いることができる。
For example, for etching the
半導体薄膜片20の各々(「チップ」と呼ぶこともある)の大きさは、半導体薄膜片20でLEDアレイを形成する場合、その幅は約10μm乃至200μmであり、長さは約4mm乃至16mmであり、その他の応用の場合も短い辺の長さは約5mm以下の範囲にある。
Each of the semiconductor thin film pieces 20 (sometimes referred to as “chip”) has a width of about 10 μm to 200 μm and a length of about 4 mm to 16 mm when the LED
エッチング溝23の幅が狭い場合には、個別支持体19の表面が疎水性の場合にはエッチング液がエッチングスペースへ進入しにくいことが考えられる。したがって、残留させる個別支持体19の表面を親水化処理をしてエッチング液の浸透が円滑に進行するようにすることが望ましい。例えば、低エネルギーの酸素プラズマ中で短時間軽いプラズマ処理を行なうことが望ましい。
In the case where the width of the
上記のように、エッチング溝23を形成した後、例えば、図5に示す構造物を、エッチング液、例えば10%の弗酸(HF)に浸漬し、剥離層13を溶解又は分解することによりエッチング除去する。ここで、剥離層のエッチング液としては、弗酸のほか、塩酸、熱燐酸、臭化水素酸など他の酸を使用することもできる。このエッチングの際、エッチング液は溝23を介して剥離層13に達する。エッチングの後、水洗を施す。
After the
上記のエッチングにより、半導体薄膜片20は、水の表面張力によって、バッファー層12に保持された状態、或いは重力でバッファー層12上に載っているだけの状態となる。その状態において、図6に示すように、吸着治具29を使用して個別支持体19及びそれに固定された半導体薄膜片20(個別支持体19とそれに固定された半導体薄膜片20の組合せを以下便宜上「剥離片」28と呼ぶことがある)を真空吸着し、剥離片28を基板11から分離する。なお、図6で符号13yは、剥離層13のエッチング除去により、剥離片28が基板11上のバッファ層12から分離されたことを示している。
By the etching described above, the semiconductor
吸着治具29による吸着は、個別支持体19の表面(上面)を吸着することによる行なわれる。比較的厚い個別支持体19が設けてあるので、吸着治具29による吸着が容易であり、また上側コンタクト層18の表面に損傷を与えることがない。
The suction by the
発明者らは、個別支持体19として、レジスト材料を使用した場合の剥離層13のエッチング工程について、例えば、温度を昇温あるいは降温させて個別支持体19と半導体薄膜片20の熱膨張形成の差異を使って個別支持体19にストレスを与え、半導体薄膜片20と基板11の間にスペースができるようにしなくても、半導体薄膜片20の剥離が容易であることを実験的に確認した。さらに、半導体薄膜片20の幅(半導体薄膜片20が図示のように長方形である場合において、短い辺の長さ)が、500μm以下のように狭い場合に特に、剥離層13のエッチングが容易であり、上で述べたようなエッチング工程でエッチング液の加熱又は冷却によりストレスを印加することによる半導体薄膜片20の湾曲の必要性はないことが分かった。
即ち、本実施の形態の製造方法は、半導体薄膜片20の幅が500μm以下である場合に適用すると効果が大きい。
The inventors, for example, in the etching process of the
That is, the manufacturing method of the present embodiment has a great effect when applied when the width of the semiconductor
上記のように、吸着治具29で吸着された剥離片28を、次に図7及び図8に示すように、第2の基板、例えばSi基板31上に貼付ける(ボンディングする)。
As described above, the peeling
第2の基板31には、上記の貼付けに先立ち、図7及び図8に示すように、半導体薄膜片20を貼付けるための所定のパターンの金属製の導通層32が形成され、この導通層32は基板内回路領域34の所定の領域に接続されている。基板内回路領域34と導通層32とは互いに隣接するように配置されている。
Prior to the pasting, the
なお、図8は第2の基板31の平面図であり、図8の左側には、基板(ウエハ)31の全体が示され、図8の右側には、図8の左側の符号8Bで示す部分の拡大図が示されている。図8には、基板31上の複数の導通層32のうち、6つのみが図示され、そのうち4つには、剥離片28が貼付けられており、2つには未だ剥離片28が貼付けられていない状態が示されている。図8で符号33は剥離片の貼付け予定領域を示す。この予定領域33は、導通層32の領域内に形成されている。
8 is a plan view of the
基板内回路領域34内の回路は、領域34に隣接する導通層32上に貼付けられる半導体薄膜片20内の回路又は素子と接続されて、協働するものであり、例えば半導体薄膜片20内に被駆動素子、例えば発光素子の列が形成されており、一方基板内回路領域34には、発光素子を駆動する駆動回路が形成されており、半導体薄膜片20内の発光素子の列と基板内回路領域34内の回路との組合せにより複合半導体装置が形成される。
A circuit in the in-
導通層32は、半導体薄膜片20の貼付けのために利用されるのみならず、基板内回路領域34内の回路と、半導体薄膜片20内の回路又は素子との接続のためにも利用される。基板内回路領域34内の回路と、半導体薄膜片20内の回路又は素子とは、後述のように半導体薄膜片20の上側コンタクト18を利用したワイヤボンディングによっても互いに接続される。
The
上記の導通層32上への貼付けにおいては、半導体薄膜片20の下側コンタクト層14を導通層32の表面に接着する。ここで接着とは、半導体薄膜片20の下側コンタクト層14の表面と導通層32の表面の間の分子間力による接合を意味する。
In pasting on the
第2の基板31上の複数の導通層32のすべて、或いは所定のものの上に剥離片28を貼付けた後、例えば約200℃にて基板31を加熱し強固な貼付け強度を得る。
After the peeling
このようにして貼付けが完了した後、剥離片28を貼付けた基板31を、剥離剤38に浸漬して個別支持体19を除去する(図9)。
剥離剤38としては、個別支持体18を半導体薄膜片20から剥離し、或いは個別支持体19を溶解又は分解する一方、半導体薄膜片20には影響を与えない化学材料が用いられる。例えば、有機アルカリを含む溶液、有機アミンを含む溶液、或いはアセトン、或いはキシレンを含む有機溶剤などを用いることができる。
図10は個別支持体19を除去した後に得られる構造物の断面を模式的に示している。
After the attachment is completed in this way, the
As the
FIG. 10 schematically shows a cross section of the structure obtained after the
その後、図10に示す半導体薄膜片20中の回路乃至素子を形成する。この工程では一般的に知られている誘電体薄膜や金属薄膜の薄膜形成技術、フォトリソグラフィ/エッチングの加工技術を適用して、半導体薄膜層の素子分離、層間絶縁膜形成、配線形成を行う。その後、半導体薄膜に隣接する基板内回路領域34内の回路とを金属薄膜による配線パターンによって接続することによって、半導体薄膜片20と基板内回路領域34内の回路とを含む複合半導体装置が完成する。さらにパッシベーション膜などの保護膜を備える工程を設けることもできる。
Thereafter, circuits or elements in the semiconductor
上記した第1の実施の形態の製造方法によれば、第1の基板上に設けた半導体薄膜層を第1の基板から剥離するに当たり、該半導体薄膜層の剥離工程に先立って半導体薄膜層を複数の個別半導体薄膜片に分割する工程を備え、該半導体薄膜片に分割する工程で半導体薄膜層上に設けるエッチングマスクをエッチング工程後にも除去せず、そのまま半導体薄膜の剥離工程以降の半導体薄膜の支持体として使用するようにしたので、半導体薄膜片と自己整合的に設けられた支持体を利用して半導体薄膜の剥離、運搬、第2の基板への貼り付けができ、半導体薄膜に欠損、クラックなどのダメージが発生しなようにハンドリングすることができる。 According to the manufacturing method of the first embodiment described above, when the semiconductor thin film layer provided on the first substrate is peeled from the first substrate, the semiconductor thin film layer is removed prior to the peeling step of the semiconductor thin film layer. A step of dividing the semiconductor thin film into a plurality of individual semiconductor thin film pieces; the etching mask provided on the semiconductor thin film layer in the step of dividing into the semiconductor thin film pieces is not removed after the etching step; Since it was used as a support, the semiconductor thin film can be peeled off, transported, and pasted on a second substrate using a support provided in a self-aligned manner with the semiconductor thin film piece. It can be handled without causing damage such as cracks.
また、半導体薄膜の剥離工程では、半導体薄膜パターンに合わせて別に支持体を設けないため、半導体薄膜パターンと支持体パターンの位置合わせずれに起因する支持体材料による半導体薄膜下の剥離層の被覆或いは支持体材料のパターン形成に伴う剥離エッチング不良発生の可能性をなくすことができる。
さらに、半導体薄膜片と自己整合的に設けられた支持体のパターン形状を認識することによって、半導体薄膜と半導体薄膜を貼り付ける領域との位置合わせを行うことができるなど、高精度な半導体薄膜−貼り付け領域の位置合わせに基いた貼り付けを行うことができる。
Further, in the semiconductor thin film peeling step, a separate support is not provided in accordance with the semiconductor thin film pattern, so that the peeling layer under the semiconductor thin film is covered with a support material caused by misalignment between the semiconductor thin film pattern and the support pattern. It is possible to eliminate the possibility of occurrence of peeling etching defects accompanying the pattern formation of the support material.
In addition, by recognizing the pattern shape of the support provided in a self-aligned manner with the semiconductor thin film piece, the semiconductor thin film can be aligned with the region where the semiconductor thin film is applied. Pasting based on the alignment of the pasting area can be performed.
なお、個別支持体19は、感光性を有するレジスト以外の材料、例えば液状ワックス、液状のインク、感光性を有するポリマーなどの有機材料で形成することもできる。ここで支持体として使用する有機材料は、スピンコート、印刷、塗布、貼付、パターン形状の転写など種々の方法によって形成することができる。支持体に有機材料を使用することにより、支持体のパターン形成工程でのパターン形成状態、半導体薄膜の剥離工程における耐エッチング性能や半導体薄膜表面との密着性、半導体薄膜の運搬・貼り付け工程における強度、支持体の剥離工程における半導体薄膜からの除去性能の観点から各工程を良好に行うことができる。また、個別支持体19は有機材料以外の材料、例えば支持体のパターン形成や半導体薄膜の剥離で使用するエッチング液に耐性を有するような金属材料で形成することもできる。
The
個別支持体19は、剥離層13の剥離のために用いられるエッチング液によりエッチングされないもの(即ち、そのようなエッチング液によるエッチング速度が、剥離層13のエッチング速度よりも十分に低いもの)材料で形成するのが望ましい。
The
第2の実施の形態
第2の実施の形態の製造方法は、第1の実施の形態の個別支持体19に加えて、連結支持体39を用いることを特徴とする。
第2の実施の形態の製造方法においては、第1の実施の形態について説明したのと同様にして、図5に示す構造物を得る。
Second Embodiment The manufacturing method according to the second embodiment is characterized in that a
In the manufacturing method of the second embodiment, the structure shown in FIG. 5 is obtained in the same manner as described for the first embodiment.
次に図11及び図12に示すように、基板11上の複数の個別支持体19を連結する連結支持体39を形成する。図示の例では、基板11上のすべての個別支持体19を連結している。なお、図11は平面図であり、図11の左側には、基板(ウエハ)11の全体が示され、図11の右側には、図11の左側の符号11Bで示す部分の拡大図が示されている。図12は、図11の右側のB−B線の位置における断面図である。
図11の右側部分には、基板11上の複数の半導体薄膜片20のうち8つのみが図示されて、図12には、基板11上の複数の半導体薄膜片20のうち4つのみが図示されている。
Next, as shown in FIGS. 11 and 12, a
11 shows only eight of the plurality of semiconductor
連結支持体39は、その下面が個別支持体19の上面に接着されることで複数の個別支持体19を連結するもので、連結支持体39としては、例えば、有機材料を含むシート(ポリマーシート)、多孔質基板、サファイアや石英などの透明基板、Si基板、金属基板、ポリイミドなどのポリマー材料でコーティングした金属基板などを使用することができる。連結支持体39としては、柔軟性(フレキシビリティ)があるものであってもよいし、柔軟性がない強固なものであってもよい。また、形状は連続体であってもよいし、メッシュ状、ワイヤ状、棒状、あるいはこれらを種々組み合わせたものであってもよい。連結支持体39と個別支持体19の接着は、接着剤、粘着剤、レジスト剤などのタック性を有する材料を使用することができる。接着剤、粘着剤、レジスト剤はあらかじめ連結支持体の基材の上に塗布したものを使用することができる。接着剤はアクリル系やエポキシ系の接着剤を使用することができ、UV硬化性、熱硬化性などの接着剤を使用することができる。また、粘着剤は、再剥離性、UV剥離性、熱剥離性を有するものを使用することができる。
The
図11及び図12に示すように連結支持体39を形成した後、次に図13に示すように、第1の実施の形態と同様、剥離層13をエッチング除去して、複数の、剥離片28(個別支持体19と半導体薄膜片20の組合せ)が連結支持体39によって連結された構造物40を基板11から剥離する。
After the
次に、図14及び図15に示すように構造物40の複数の剥離片28を、第2の基板31上の所定の領域に貼付ける。具体的には、半導体薄膜片20の下側コンタクト層14を、第2の基板31上に設けた導通層32上に接着する。ここで接着とは、半導体薄膜片20の下側コンタクト層14の表面と導通層32表面の間の分子間力による接合状態、もしくは、さらに分子間力による接合界面の原子再配列による強固な接合状態を意味する。接着の際には適宜、加圧、加熱し、少なくとも次の支持体除去工程で、半導体薄膜片20が再剥離しないよう十分な貼付け強度を確保する。
Next, as shown in FIGS. 14 and 15, the plurality of peeling
次に図15に示す構造物を、図16に示すように、個別支持体19を溶解または分解する剥離剤38に浸漬して、個別支持体19及び連結支持体支持体39を除去し、図17に示すように基板31に複数の半導体薄膜片20が固定された構造物を残す。
さらに強固な貼付け力を保持するために、適宜加熱工程を加えることができる。
Next, as shown in FIG. 16, the structure shown in FIG. 15 is immersed in a
Further, a heating step can be added as appropriate in order to maintain a strong pasting force.
上記の第2の実施の形態によれば、半導体薄膜片20の上に設ける個別支持体19に加えて、複数の個別支持体19を連結する連結支持体39を設けるので、半導体薄膜片20を第1の基板11から剥離する工程において複数の半導体薄膜片20を一括して剥離することができ、また半導体薄膜片20を第2の基板31に貼付ける工程において複数の半導体薄膜片20を一括して貼付けることができる。また、半導体薄膜片20を個々にピックアップすることなく貼付けることができ、半導体薄膜片20のハンドリングが一層容易となる。さらに、個々の半導体薄膜の位置関係を保持した状態で貼り付けを行うことができるので、容易かつ高精度に貼り付けのための位置合わせを行うことができる。
According to the second embodiment, in addition to the
第3の実施の形態
上記した第2の実施の形態では、連結支持体が、基板(ウエハ)11の全面に及ぶものであるが、それぞれ基板11の一部のみを覆い、かつそれぞれ複数の個別支持体19を連結するものを用いることとしても良い。言いかえると、基板11を複数の領域に分割し、各分割領域を覆う連結支持体39を複数個設けるようにしても良い。
Third Embodiment In the second embodiment described above, the connection support extends over the entire surface of the substrate (wafer) 11, but each covers only a part of the
図18では、基板11を4つの領域に分割する例を示している。即ちこの例では、基板11が4つの領域11a、11b、11c、11dに分割され、それぞれの領域上の複数の半導体薄膜片20の群22a、22b、22c、22dの個別支持体19を連結する4つの連結支持体39a、39b、39c、39dを用いて、それぞれの領域11a、11b、11c、11d上の複数の半導体薄膜片20の群22a、22b、22c、22dをそれぞれ一括して基板11から剥離し、図19に示すように、第2の基板31に貼付けることとしても良い。
FIG. 18 shows an example in which the
図19の例は、基板31が、基板11よりも大きな径のものであり、基板11上の半導体薄膜片20の群22a、22b、22c、22dが再配置されて基板31に貼付けられている。
ここで「再配置」とは、第2の基板31上における半導体薄膜片20の群22a、22b、22c、22d相互の相対位置が、第1の基板11上における同じ半導体薄膜片20の群22a、22b、22c、22d相互の相対位置とは異なるような配置を言う。
In the example of FIG. 19, the
Here, “rearrangement” means that the
なお、このような再配置を行なう場合、図20に示すように、連結支持体39a、39b、39c、39dと、これにより連結された剥離片28(個別支持体19と半導体薄膜片20の組合せ)を一旦図示しない再配置用基板41に固定し、その後一括して第2の基板に転写することとしても良い。図20に示す例では、再配置用基板41は、第2の基板31に対応した大きさを有し、第2の基板31に転写すべき半導体薄膜片20の群がすべて再配置用基板41に固定された後、再配置用基板41上の半導体薄膜片20の全ての群が一括して第2の基板31に貼付けられる。
When such rearrangement is performed, as shown in FIG. 20, the connection supports 39a, 39b, 39c, 39d and the peeling pieces 28 (the combination of the
なおまた、同一の基板11上の、異なる連結支持体39に連結された半導体薄膜片20の群を、互いに異なる基板31に貼付けることとしても良い。
A group of semiconductor
さらに、上記の例では、予め複数の連結支持体39a、39b、39c、39dを用意することとしているが、1枚の第1の基板(ウエハ)11に対して、1枚の連結支持体39を用意し、基板11上のすべての個別支持体19に接着させて、すべての半導体薄膜片20を基板11から一括剥離した後に、連結支持体39を切断により分割して複数の連結支持体(39a、39b、39c、39dに相当するもの)及びその各々に連結された複数の剥離片28の組合せを形成することとしても良い。
Furthermore, in the above example, a plurality of connection supports 39a, 39b, 39c, and 39d are prepared in advance, but one
上記の第3の実施の形態によれば、半径が異なる基板への転写を円滑に行なうことができる。また再配置基板を用いることで、半径が異なる基板への貼付けを一括して行なうことができる。 According to the third embodiment, transfer to a substrate having a different radius can be performed smoothly. In addition, by using the rearranged substrate, it is possible to perform the pasting to the substrates having different radii at once.
上記した第2の実施の形態及び第3の実施の形態については、種々の変形が可能である。
例えば支持体19及び39の除去は、上記のようにして行なう代りに、次のようにして行なうことができる。すなわち、図15に示される構造物に対し、図16のように、連結支持体39が個別支持体19に連結された状態で、個別支持体19を分解ないし溶解する溶液(剥離剤38)に浸漬させる代りに、図15に示される構造物に対し、熱剥離性若しくはUV剥離性を利用して、又は連結支持体39の粘着剤を溶解する溶液、例えば、アセトン、キシレンやテトラメチルアンモニウムハイドロオキサイド水溶液のような溶液を使って連結支持体39を先に剥離し、次に図9に示すように、個別支持体19を分解ないし溶解する溶液(剥離剤38)によって個別支持体19を除去してもよい。
Various modifications can be made to the above-described second and third embodiments.
For example, the removal of the
また第2の実施の形態について図14及び図15を参照して説明したように、半導体薄膜片20の群を一括して第2の基板31上に貼付ける代りに、例えば、図21及び図22に示すように、半導体薄膜片20を個別にハンドリングできるボンディングヘッド42を使って個別に第2の基板31上に貼付けてもよい。この際、ボンディングヘッド42に加熱機構あるいは光(UV)照射機構を備え熱剥離あるいは光照射剥離してもよい。
また、機械的に連結支持体39と剥離片28の個別支持体19の接着を解除する機構(例えば、ワイヤ、丸みを付けた(縦断面の輪郭が円弧状の)先端43tを有する部材43で押す機構(図23)、圧縮空気などにより外力を与える機構)によって剥離することもできる。
In addition, as described with reference to FIGS. 14 and 15 for the second embodiment, instead of attaching the group of semiconductor
Further, a
上記の第2の実施の形態では、図5に示すように半導体薄膜層20aに溝を形成して分割して半導体薄膜片20を形成した後であって、剥離層13のエッチング(図6)の前に、図12に示すように連結支持体39を形成し、その後、図13に示すように剥離層13をエッチングしたが、代りに、図5に示す構造物に対し、剥離層13をエッチング除去し、水洗した後、図24に示すように、半導体薄膜片20が基板11上に水の表面張力等により保持されている状態で、連結支持体39を個別支持体19に接着ないし粘着させることとしてもよい。
これ以降の処理は、第2の実施の形態について述べたのと同様である。
In the second embodiment, as shown in FIG. 5, after forming the semiconductor
The subsequent processing is the same as that described in the second embodiment.
連結支持体39としては、例えば、有機材料を含むシート(ポリマーシート)、多孔質基板、サファイアや石英などの透明基板、Si基板、金属基板、ポリイミドなどのポリマー材料でコーティングした金属基板などを使用することができる。連結支持体39としては、柔軟性(フレキシビリティ)があるものであってもよいし、柔軟性がない強固なものであってもよい。また、形状は連続体であってもよいし、メッシュ状、ワイヤ状、棒状、あるいはこれらを種々組み合わせたものであってもよい。連結支持体39と個別支持体19の接着は、接着剤、粘着剤、レジスト剤などのタック性を有する材料を使用することができる。接着剤、粘着剤、レジスト剤はあらかじめ連結支持体の基材の上に塗布したものを使用することができる。接着剤はアクリル系やエポキシ系の接着剤を使用することができ、UV硬化性、熱硬化性などの接着剤を使用することができる。また、粘着剤は、再剥離性、UV剥離性、熱剥離性を有するものを使用することができる。
このように連結支持体と個別支持体の間にタック性を備えた有機物材料を設けることによって、連結支持体と個別支持体を容易にかつ確実に接着することができる。連結支持体の基材として、例えばポリエチレンテレフタレート(PET)のようなポリマーシートを使用した場合には、連結支持体に柔軟性を持たせることができるため、半導体薄膜を一括剥離する際に、その柔軟性を利用して大面積ウエハ上の半導体薄膜群であっても容易に一括剥離することができる。
さらにまた、この連結支持体39は、剥離層13のエッチング除去に用いられるエッチング液によりエッチングされないもの、即ち、そのようなエッチング液によるエッチング速度が剥離層13のエッチング速度よりも十分に低いものである必要がある。
As the
Thus, by providing the organic material having tackiness between the connection support and the individual support, the connection support and the individual support can be easily and reliably bonded. For example, when a polymer sheet such as polyethylene terephthalate (PET) is used as the base material of the connection support, the connection support can be made flexible. Even a semiconductor thin film group on a large-area wafer can be easily peeled off by utilizing flexibility.
Furthermore, the connecting
また、上記第2の実施の形態では、図15に示すように、連結体39で連結された半導体薄膜片20の群を、第2の基板31の導通層上に貼り付けたが、こうする代わりに次のようにすることもできる。
即ち、連結支持体39で連結された半導体薄膜片20の群を、図25に示すように、仮置き基板35上に仮置きする。ここで仮置きは、例えば図25に示すようにレジスト、ワックスなどのタック性が得られる塗布材料の層(仮接着層)44を設けて仮接着することができる。仮置き基板35上に、熱剥離性あるいはUV剥離性をもった粘着層または熱剥離性あるいはUV剥離性をもった粘着層を備えた粘着シートを設け、半導体薄膜群を仮置きしてもよい。ただし、仮接着層44で使用する材料は、後で説明する個別支持体19の除去工程で使用する個別支持体19を溶解または分解する剥離液に対して耐性を持つ組み合わせとすることが望ましい。
In the second embodiment, as shown in FIG. 15, the group of semiconductor
That is, the group of semiconductor
次に図26に示すように個別支持体19は溶解するが仮接着層44は溶解しない溶剤に浸漬して、個別支持体19および連結支持体39を除去する。このような個別支持体19と仮接着層44の組み合わせの例として例えば、個別支持体19としてワックスを使用し、仮接着層44としてレジスト材料を使用することができる。この場合には、キシレンに浸漬することによって、仮接着層は除去されないが、個別支持体19を溶解し除去することができる。
Next, as shown in FIG. 26, the
次に、半導体薄膜の最上層のコンタクト層18の表面を酸素プラズマ処理などによりクリーニングした後に、図27に示すように、仮基板35で半導体薄膜を支持した状態で、例えば導通層32を設けた第2の基板31上に半導体薄膜を接着する。この接着の処理は第1の実施の形態や第2の実施の形態と同様に行うことができる。
Next, after cleaning the surface of the
この変形例のようにすることによって、次の効果が得られる。即ち、第2の基板31に貼り付ける面を半導体薄膜の下側のコンタクト層14ではなく、上側のコンタクト層18とすることができる。また、剥離層13のエッチングによって露出された剥離面(下側コンタクト層14の表面)ではなく、個別支持体19で保護された、エピタキシャル成長によって作製された面(上側コンタクト層18の表面)を貼り付け面に使うことにより、半導体薄膜の剥離および運搬の工程で何らかの欠陥が剥離面(下側コンタクト層14の表面)に発生した場合であっても良好な、第2の基板31への接着を行うことができる。
By making it like this modification, the following effect is acquired. That is, the surface to be attached to the
また、上記第2の実施の形態では、図13に示すように、剥離層13をエッチングして、連結支持体39によって連結されている剥離片28(連結支持体39により連結された個別支持体19及びこれに保持された半導体薄膜片20)の群を一括剥離した後、その状態の半導体薄膜片20の群を一括して第2の基板上に接着しているが、このようにする代わりに次のようにすることもできる。
即ち、図28に示したように、一括剥離して水洗が完了した半導体薄膜片20の群を連結支持体39の個別支持体と接着していない面を吸着ステージ45に吸着する。吸着ステージは例えば多孔質材料を使ったステージで、多孔質材料の孔を介した真空吸着によって連結支持体39を吸着することができる。ここで例えば、連結支持体39はポリマーを基材とする粘着シートである。
In the second embodiment, as shown in FIG. 13, the
That is, as shown in FIG. 28, the surface of the semiconductor
次に図29に示すように半導体薄膜片20の隙間領域にあたる連結支持体39を例えばレーザビーム46で切断して、各半導体薄膜片20に対応する分割支持体39iに分割する。
Next, as shown in FIG. 29, the
次に図30に示すように、半導体薄膜片20の群が個別支持体19と分割支持体39iによって支持されさらに吸着ステージ45で吸着された状態で、一括して仮置きステージ47上に半導体薄膜片20の群を仮置きするために、仮置きステージ47上に密着させる。仮置きステージ47は例えば、吸着ステージ45と同様に多孔質材料を使ったステージで、多孔質材料の孔を介した真空吸着によって半導体薄膜片20を吸着することができる。
Next, as shown in FIG. 30, the semiconductor
次に、図31に示すように、吸着ステージ45の真空排気を停止し、吸着ステージ45からすべての半導体薄膜片を開放する。この状態では、全ての半導体薄膜片が仮置きステージ47上に吸着されている。
Next, as shown in FIG. 31, evacuation of the
次に図32に示すように、ピックアップコレット48によって分割支持体39iの表面を吸着し、個別の半導体薄膜片をピックアップする。このピックアップ工程では、半導体薄膜片が仮置きステージに吸着されている力よりも強い力でピックアップコレットにより分割支持体39iを真空吸着することによって半導体薄膜片をピックアップする。
Next, as shown in FIG. 32, the
そして、図33に示すように、順次、例えば導通層32を設けた第2の基板31上に、適宜加圧、加熱することにより接着する。図33では、2つの半導体薄膜片が既に接着され、3つめの半導体薄膜片がピックアップコレット48で接着領域に密着されている状態を示している。この接着は第2の実施の形態と同様に、コンタクト層と導通層の間の分子間力あるいは密着界面の原子再配列によって接着強度を得る。また、接着前に適宜表面をプラズマ処理するなどの表面活性化やクリーニングを行うこともできる。
Then, as shown in FIG. 33, for example, adhesion is performed by appropriately pressing and heating on the
この変形例のように連結支持体39を個別に分割して1つずつ第2の基板上に接着すれば時間はかかるものの、1つ1つの半導体薄膜の状態、支持体の状態に合わせて良好な接着制御を行うことができる。
Although it takes time to divide the
なお、上記の連結支持体39の切断は、レーザビーム46で行なう代りに、カッター或いはダイシングブレードを用いて行なっても良い。
The
上記の第2の実施の形態についての変形は、第3の実施の形態にも適用できる。 The modification of the second embodiment described above can also be applied to the third embodiment.
第4の実施の形態
上記の第2の実施の形態では、図13に示すように、連結支持体39によって連結された複数の剥離片28(個別支持体19と半導体薄膜片20の組合せ)を基板11から剥離し、その後、図14及び図15に示すように半導体薄膜片20の群を、第2の基板31上の所定の領域に貼付けているが、このようにする代りに、一旦別の支持体に貼付けた後、連結支持体39を除去し、半導体薄膜片20を熱剥離あるいはUV剥離が可能な粘着剤を接着層として設けた第2の基板31に貼り付けることとしても良い。この場合、半導体薄膜片20を上下反転した上で第2の基板31に貼り付けることができるとともに、個別支持体の選択的剥離及び半導体薄膜の第3の支持体からの剥離や第2の基板上への接着が容易となる。
以下、詳細に説明する。
Fourth Embodiment In the second embodiment described above, as shown in FIG. 13, a plurality of peeling pieces 28 (a combination of the
Details will be described below.
まず、図13の工程に続いて、図34及び図35に示すように、半導体薄膜片20の群を、中継用支持体49に貼付ける。
中継用支持体49としては、例えば基材に粘着シートを貼付けたものを用いることができる。粘着シートとしては、例えば、再接着性あるいは熱剥離性、あるいは光(UV)剥離性の性質を有するものを用いることができる。基材としては、例えばポリマー材料、半導体材料、セラミックス材料、ガラス材料、又は金属材料で形成されたもので良く、可撓性の材料でも良く、変形しにくい材料を使うことができる。さらに後で述べるように、中継用支持体49の接着性を有する層(半導体薄膜片と接着する層)および基材となる材料は、個別支持体19を除去するために使用される溶液や連結支持体39を除去するために使用される溶液に対して、耐薬品性を有することが望ましい。
First, following the step of FIG. 13, as shown in FIGS. 34 and 35, the group of semiconductor
As the
次に図36に示すように、個別支持体19と連結支持体39を半導体薄膜片20の上側コンタクト層18の表面から剥離して除去する。除去の結果、図37に示す構造物が得られる。
この剥離工程では、上側コンタクト層18と個別支持体19の接着界面に浸透性がある薬品、例えば、酸ないしアルカリ溶液、あるいは、個別支持体19を分解ないし溶解する一方中継用支持体49には影響を与えない溶液を使用する。具体例を述べれば、例えば、個別支持体19としてレジスト層、中継用支持体49として、PETを基材とし熱剥離粘着層を設けた粘着シートとする。そして、図35の状態のものを、例えば20%弗酸に浸漬する。20%弗酸は個別支持体19と半導体薄膜のコンタクト層18の接着界面に浸透し、短時間で容易に個別支持体19を半導体薄膜から分離(剥離)することができる。中継用基板49は、基材、粘着層共に20%弗酸に対して耐性があるため中継用基板49および中継用基板と半導体薄膜のコンタクト層14の接着領域は、20%弗酸への浸漬で何ら影響を受けず、図37のものが得られる。
Next, as shown in FIG. 36, the
In this peeling process, chemicals having permeability at the bonding interface between the
次に図38及び図39に示すように、半導体薄膜片20と中継用支持体49の組合せを上下反転して、薄膜片20のコンタクト層18を第2の基板31上に設けた導通層32の所定の位置に接着する。十分な接着力を得るために適宜加圧(符号52)、加熱を施す。ここで、接着とは、第1、第2の実施の形態の説明で述べたように、接着する面(コンタクト層表面と導通層32表面)の間に働く分子間力による接合、あるいは、該分子間力によって密接した接合界面の間の原子の再配列によって接合されている状態をいう。
Next, as shown in FIGS. 38 and 39, the combination of the semiconductor
次に、図40に示すように、中継用支持体49を除去する。中継用支持体49の除去は、中継用支持体49の粘着層の、加熱、光照射、外力印加、接着層を溶解・分解する溶液、例えばキシレンや有機アルカリを含む溶液への浸漬などにより行うことができる。
Next, as shown in FIG. 40, the
中継用支持体49の除去により、図40に示すように、半導体薄膜片20が上下反転して第2の基板31上に貼付けられた複合半導体装置が得られる。即ち、図5における上側コンタクト層18が導通層32に接続され、下側コンタクト層14が上側に位置する半導体薄膜片20が基板31に貼付けられた構造物が得られる。
By removing the
上記の第4の実施の形態についても種々の変形が可能である。
例えば、上記の例では、図34に示すように、半導体薄膜片20の群を、一枚の連続した中継用支持体49に貼付けているが、このようにする代りに、図41に示すように、複数の半導体薄膜片20にそれぞれ対応する複数の中継用支持体49iを用意し、薄膜片20の各々を対応する中継用支持体49iに貼付けることとしてもよい。
Various modifications can also be made to the fourth embodiment.
For example, in the above example, as shown in FIG. 34, the group of semiconductor
また、中継用支持体として、それぞれ基板11の一部のみを覆い、かつそれぞれ複数の薄膜片20を貼付けるものを用いることとしても良い。即ち、基板11を複数に領域に分割し、各分割領域の半導体薄膜片20をそれぞれ支持する中継用支持体を複数個設けるようにしても良い。
Moreover, it is good also as what supports only the one part of the board |
また、上記の実施の形態では、図36に示すように、個別支持体19と連結支持体39の組み合せを半導体薄膜片20の上側コンタクト層18の表面から剥離し、次に図38及び図39に示すように、半導体薄膜片20と中継用支持体49の組合せを上下反転して、第2の基板31上に貼付けているが、このようにする代りに、半導体薄膜片20を、上下反転することなく、ピックアップ治具(53)によってピックアップして第2の基板31に貼付けることもできる。
In the above embodiment, as shown in FIG. 36, the combination of the
この場合、例えば、図36の工程により、個別支持体19と連結支持体39の組合せが除去された状態(図37)で、次に図42に示すように、ピックアップ治具53により、加熱、光照射、ないし接着を解除するための外力を与え、半導体薄膜片20をピックアップし、次に、図43及び図44に示すように、第2の基板31の導通層32上の所定の位置に貼付ける。
In this case, for example, in the state where the combination of the
さらに、上記の例では、図35の工程に続いて、図36に示すように、個別支持体19を連結支持体39とともに、半導体薄膜片20から除去し、半導体薄膜片20を、図42に示すようにピックアップ治具53でピックアップしているが、このようにする代りに、図35の工程に続いて、図45に示すように、連結支持体39のみを除去し、半導体薄膜片20と個別支持体19の組合せを残し、次に、図46に示すように、半導体薄膜片20と個別支持体19の組合せをピックアップ治具53でピックアップして、中継用支持体49から剥がし、第2の基板31に貼付けることとしても良い。
Further, in the above example, following the step of FIG. 35, as shown in FIG. 36, the
上記の第4の実施形態によれば、個別支持体、連結支持体に加えて、中継用支持体を使うようにしたので、半導体薄膜片の上下反転が容易にできる。
また、剥離した半導体薄膜片を複数の群に分割し、分割した群を一括して容易にハンドリングすることもできる。
According to the fourth embodiment, since the relay support is used in addition to the individual support and the connection support, the semiconductor thin film piece can be easily turned upside down.
Further, the peeled semiconductor thin film pieces can be divided into a plurality of groups, and the divided groups can be easily handled collectively.
本発明は、発光ダイオードまたは発光ダイオードアレイとその駆動回路の複合半導体装置に限定されない。本発明はまた、発光ダイオードまたは発光ダイオードの異種基板への転写に適用できる。
本発明はさらに、発光ダイオードまたは発光ダイオードアレイに限定されない。例えば、レーザダイオード、集積回路素子、受光センサー、圧力センサーなどのセンサー素子、フィルターなどの半導体素子の異種基板への転写に適用できる。
The present invention is not limited to a composite semiconductor device of a light emitting diode or a light emitting diode array and its driving circuit. The present invention can also be applied to the transfer of light emitting diodes or light emitting diodes to different substrates.
The invention is further not limited to light emitting diodes or light emitting diode arrays. For example, the present invention can be applied to transfer of a laser diode, an integrated circuit element, a light receiving sensor, a sensor element such as a pressure sensor, and a semiconductor element such as a filter to a different substrate.
11 基板、 12 バッファー層、 13 剥離層、 14 下側コンタクト層、 15 下側クラッド層、 16 活性層、 17 上側クラッド層、 18 上側コンタクト層、 19 個別支持体、 20 半導体薄膜片、 23 溝、 29 吸着治具、 31 第2の基板、 32 導通層、 35 仮置き基板35、 39 連結支持体、 39a、39b、39c、39d 連結支持体、 42 ボンディングヘッド、 44 塗布材、 45 吸着ステージ、 46 レーザビーム、 47 仮置きステージ、 48 ピックアップコレット48、 49 中継用支持体、 53 ピックアップ治具。
DESCRIPTION OF
Claims (24)
第1の基板上に剥離層を形成する工程と、
前記剥離層の上に、前記半導体薄膜片となる半導体薄膜層を形成する工程と、
前記半導体薄膜層の上に、支持体となる層を形成する工程と、
前記支持体となる層をパターニングして個別支持体を形成する工程と、
前記個別支持体をマスクとして前記半導体薄膜層のエッチングを行うことにより前記半導体薄膜層を貫通して、前記剥離層に達する溝を形成し、この溝により前記半導体薄膜層を複数の半導体薄膜片に分割し、各半導体薄膜片とそれに固定された個別支持体の組合せを複数個形成する工程と、
前記個別支持体の各々が前記半導体薄膜片に固定された状態で、前記半導体薄膜片を前記第1の基板から分離し、前記第2の基板に貼付ける工程と
を有する半導体装置の製造方法。 A method of manufacturing a semiconductor device in which a semiconductor thin film piece is formed on a first substrate and then transferred onto a second substrate,
Forming a release layer on the first substrate;
Forming a semiconductor thin film layer to be the semiconductor thin film piece on the release layer;
Forming a layer to be a support on the semiconductor thin film layer;
Patterning the layer to be the support to form an individual support;
By etching the semiconductor thin film layer using the individual support as a mask, a groove reaching the release layer is formed through the semiconductor thin film layer, and the semiconductor thin film layer is formed into a plurality of semiconductor thin film pieces by the groove. Dividing and forming a plurality of combinations of each semiconductor thin film piece and an individual support fixed thereto;
A step of separating the semiconductor thin film piece from the first substrate and affixing the semiconductor thin film piece to the second substrate in a state where each of the individual supports is fixed to the semiconductor thin film piece.
前記連結支持体を保持して、複数の個別支持体及びこれに固定された半導体薄膜片を一括して分離することを特徴とする請求項1に記載の半導体装置の製造方法。 Forming a connection support that connects the plurality of individual supports to each other;
2. The method of manufacturing a semiconductor device according to claim 1, wherein the plurality of individual supports and the semiconductor thin film pieces fixed to the plurality of individual supports are collectively separated while holding the connection support. 3.
該中継用支持体から該個別支持体および連結支持体を分離する工程と
をさらに有し、
前記半導体薄膜片を前記第2の基板に貼付ける工程は、
前記中継用支持体で支持された半導体薄膜片を、前記第2の基板上に貼付けることを含む
ことを特徴とする請求項10に記載の半導体装置の製造方法。 A step of affixing the semiconductor thin film piece supported by the individual support body and the connection support body to the support body for relay;
Separating the individual support body and the connection support body from the relay support body,
The step of attaching the semiconductor thin film piece to the second substrate includes:
The method for manufacturing a semiconductor device according to claim 10, comprising pasting a semiconductor thin film piece supported by the relay support on the second substrate.
前記第1の基板上の半導体薄膜片をそれぞれ一つまたは複数の半導体薄膜片からなる複数の群に分け、各群をそれぞれ中継用支持体で支持させることを特徴とする請求項20の製造方法。 In the step of pasting the semiconductor thin film piece supported by the individual support body and the connection support body on the support body for relay,
21. The manufacturing method according to claim 20, wherein the semiconductor thin film pieces on the first substrate are divided into a plurality of groups each consisting of one or a plurality of semiconductor thin film pieces, and each group is supported by a relay support. .
21. The method of manufacturing a semiconductor device according to claim 20, wherein the semiconductor thin film piece is attached to the second substrate after the semiconductor thin film piece is turned upside down using the relay support. .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282869A JP4488702B2 (en) | 2003-07-30 | 2003-07-30 | Manufacturing method of semiconductor device |
US10/870,142 US6913985B2 (en) | 2003-06-20 | 2004-06-18 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282869A JP4488702B2 (en) | 2003-07-30 | 2003-07-30 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005051117A true JP2005051117A (en) | 2005-02-24 |
JP4488702B2 JP4488702B2 (en) | 2010-06-23 |
Family
ID=34267942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003282869A Expired - Fee Related JP4488702B2 (en) | 2003-06-20 | 2003-07-30 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4488702B2 (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008508699A (en) * | 2004-07-30 | 2008-03-21 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Manufacturing method of semiconductor chip by thin film technology and thin film semiconductor chip |
JP2008172093A (en) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | Method and apparatus for manufacturing semiconductor device |
JP2008218691A (en) * | 2007-03-05 | 2008-09-18 | Oki Data Corp | Led backlight device and liquid crystal display device |
JP2009070756A (en) * | 2007-09-18 | 2009-04-02 | Oki Data Corp | Led backlight device and liquid crystal display device |
JP2009081407A (en) * | 2007-09-27 | 2009-04-16 | Showa Denko Kk | Method for manufacturing light-emitting diode, light-emitting diode, and lamp |
JP2010205943A (en) * | 2009-03-04 | 2010-09-16 | Canon Inc | Transfer method of functional region, led array, led printer head, and led printer |
US7884374B2 (en) | 2007-03-01 | 2011-02-08 | Oki Data Corporation | LED backlight device and LCD device |
JP2011066051A (en) * | 2009-09-15 | 2011-03-31 | Canon Inc | Method of moving functional region, and substrate structure having functional region |
US7928546B2 (en) | 2006-08-31 | 2011-04-19 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101243522B1 (en) | 2006-10-27 | 2013-03-21 | 캐논 가부시끼가이샤 | Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method |
JP2013073959A (en) * | 2011-09-26 | 2013-04-22 | Sumitomo Electric Ind Ltd | Thin-film piece bonding method |
JP5411395B1 (en) * | 2012-03-28 | 2014-02-12 | パナソニック株式会社 | Method for producing a chip having a water repellent surface and a hydrophilic back surface |
US8728937B2 (en) | 2004-07-30 | 2014-05-20 | Osram Opto Semiconductors Gmbh | Method for producing semiconductor chips using thin film technology |
KR20140132276A (en) * | 2013-05-07 | 2014-11-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Separation method and separation apparatus |
WO2022045709A1 (en) * | 2020-08-31 | 2022-03-03 | 삼성디스플레이 주식회사 | Light-emitting element, method for manufacturing same, and display device comprising same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275664A (en) * | 1991-10-11 | 1993-10-22 | Canon Inc | Manufacture of semiconductor product |
JPH07202265A (en) * | 1993-12-27 | 1995-08-04 | Toyoda Gosei Co Ltd | Manufacture of group iii nitride semiconductor |
JP2001102668A (en) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | Manufacturing method of semiconductor substrate |
JP2002015965A (en) * | 2000-06-27 | 2002-01-18 | Kyocera Corp | Method of manufacturing semiconductor substrate, and the semiconductor substrate |
JP2002026327A (en) * | 2000-06-30 | 2002-01-25 | Seiko Epson Corp | Method of manufacturing divided object |
-
2003
- 2003-07-30 JP JP2003282869A patent/JP4488702B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275664A (en) * | 1991-10-11 | 1993-10-22 | Canon Inc | Manufacture of semiconductor product |
JPH07202265A (en) * | 1993-12-27 | 1995-08-04 | Toyoda Gosei Co Ltd | Manufacture of group iii nitride semiconductor |
JP2001102668A (en) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | Manufacturing method of semiconductor substrate |
JP2002015965A (en) * | 2000-06-27 | 2002-01-18 | Kyocera Corp | Method of manufacturing semiconductor substrate, and the semiconductor substrate |
JP2002026327A (en) * | 2000-06-30 | 2002-01-25 | Seiko Epson Corp | Method of manufacturing divided object |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008508699A (en) * | 2004-07-30 | 2008-03-21 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Manufacturing method of semiconductor chip by thin film technology and thin film semiconductor chip |
US8728937B2 (en) | 2004-07-30 | 2014-05-20 | Osram Opto Semiconductors Gmbh | Method for producing semiconductor chips using thin film technology |
US7928546B2 (en) | 2006-08-31 | 2011-04-19 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101243522B1 (en) | 2006-10-27 | 2013-03-21 | 캐논 가부시끼가이샤 | Semiconductor member, semiconductor article manufacturing method, and led array using the manufacturing method |
JP2008172093A (en) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | Method and apparatus for manufacturing semiconductor device |
US7884374B2 (en) | 2007-03-01 | 2011-02-08 | Oki Data Corporation | LED backlight device and LCD device |
JP2008218691A (en) * | 2007-03-05 | 2008-09-18 | Oki Data Corp | Led backlight device and liquid crystal display device |
US7884371B2 (en) | 2007-03-05 | 2011-02-08 | Oki Data Corporation | LED backlight device and LCD device |
JP2009070756A (en) * | 2007-09-18 | 2009-04-02 | Oki Data Corp | Led backlight device and liquid crystal display device |
US7863614B2 (en) | 2007-09-18 | 2011-01-04 | Oki Data Corporation | LED backlight device and LCD device |
JP2009081407A (en) * | 2007-09-27 | 2009-04-16 | Showa Denko Kk | Method for manufacturing light-emitting diode, light-emitting diode, and lamp |
JP2010205943A (en) * | 2009-03-04 | 2010-09-16 | Canon Inc | Transfer method of functional region, led array, led printer head, and led printer |
JP2011066051A (en) * | 2009-09-15 | 2011-03-31 | Canon Inc | Method of moving functional region, and substrate structure having functional region |
JP2013073959A (en) * | 2011-09-26 | 2013-04-22 | Sumitomo Electric Ind Ltd | Thin-film piece bonding method |
JP5411395B1 (en) * | 2012-03-28 | 2014-02-12 | パナソニック株式会社 | Method for producing a chip having a water repellent surface and a hydrophilic back surface |
KR20140132276A (en) * | 2013-05-07 | 2014-11-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Separation method and separation apparatus |
JP2014237545A (en) * | 2013-05-07 | 2014-12-18 | 株式会社半導体エネルギー研究所 | Peeling method and peeling device |
US10155368B2 (en) | 2013-05-07 | 2018-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Separation method and separation apparatus |
JP2019080067A (en) * | 2013-05-07 | 2019-05-23 | 株式会社半導体エネルギー研究所 | Separation method |
KR102187752B1 (en) | 2013-05-07 | 2020-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Separation method and separation apparatus |
WO2022045709A1 (en) * | 2020-08-31 | 2022-03-03 | 삼성디스플레이 주식회사 | Light-emitting element, method for manufacturing same, and display device comprising same |
US11973066B2 (en) | 2020-08-31 | 2024-04-30 | Samsung Display Co., Ltd. | Light-emitting element, method of manufacturing light-emitting element, and display device including light-emitting element |
Also Published As
Publication number | Publication date |
---|---|
JP4488702B2 (en) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6913985B2 (en) | Method of manufacturing a semiconductor device | |
JP4488702B2 (en) | Manufacturing method of semiconductor device | |
JP4649745B2 (en) | Light-emitting element transfer method | |
TWI764872B (en) | Lift off process for chip scale package solid state devices on engineered substrate | |
JP4871973B2 (en) | Semiconductor thin film element manufacturing method, semiconductor wafer, and semiconductor thin film element | |
KR20170044638A (en) | Systems and methods for preparing gan and related materials for micro assembly | |
JP2010177390A (en) | Method of transferring device and method of manufacturing display apparatus | |
TWI411129B (en) | Method of forming light emitting diode | |
JP2007042739A (en) | Photoelectric conversion device and method of manufacturing the same | |
US7473617B2 (en) | Integrated circuit chip manufacturing method and semiconductor device | |
JP3682584B2 (en) | Method for mounting light emitting element and method for manufacturing image display device | |
US9184338B2 (en) | Semiconductor device and method of manufacturing the same | |
US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
JP6626413B2 (en) | Support separating method and substrate processing method | |
JP2002280330A (en) | Pickup method of chip-type component | |
JP5394091B2 (en) | Manufacturing method of semiconductor device | |
JP4315744B2 (en) | LAMINATE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD | |
JPH06151720A (en) | Constructing method monolithic integrated circuit | |
JP4566626B2 (en) | Semiconductor substrate cutting method and semiconductor chip selective transfer method | |
JP4945865B2 (en) | Multilayer wiring structure or electrode extraction structure, electric circuit device, and manufacturing method thereof | |
JP4136795B2 (en) | Manufacturing method of semiconductor device | |
JP2003162231A (en) | Method of manufacturing element, method of arraying element and method of manufacturing image display device | |
JP2003218402A (en) | Element arranging method and method of manufacturing image display device | |
KR102656505B1 (en) | Die-to-wafer bonding utilizing micro-transfer printing | |
JP2005079369A (en) | Method for manufacturing semiconductor composite device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4488702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |