JP2005050958A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005050958A JP2005050958A JP2003204695A JP2003204695A JP2005050958A JP 2005050958 A JP2005050958 A JP 2005050958A JP 2003204695 A JP2003204695 A JP 2003204695A JP 2003204695 A JP2003204695 A JP 2003204695A JP 2005050958 A JP2005050958 A JP 2005050958A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- insulating film
- film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】追加層を堆積することなく、化学増幅型フォトレジストを用いたフォトリソグラフィー技術にて、レジストパターンを精度良く、かつ良好な形状に形成できる半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１１の上層に低誘電率絶縁膜１５を積層する工程Ａと、低誘電率絶縁膜１５の少なくとも上層にシリコンリッチなシリコン含有絶縁膜２６を積層する工程Ｂと、シリコン含有絶縁膜２６の表面をプラズマ処理する工程Ｃとを備える半導体装置の製造方法を提供する。
【選択図】 図１
【解決手段】半導体基板１１の上層に低誘電率絶縁膜１５を積層する工程Ａと、低誘電率絶縁膜１５の少なくとも上層にシリコンリッチなシリコン含有絶縁膜２６を積層する工程Ｂと、シリコン含有絶縁膜２６の表面をプラズマ処理する工程Ｃとを備える半導体装置の製造方法を提供する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、さらに具体的には、化学増幅型フォトレジストを用いたフォトリソグラフィー技術におけるレジストパターンの形成の高精度化に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
サブクォーター（０．２５）ミクロン以下のルールで形成される半導体装置に用いられる多層金属化は、次世代超大規模集積化（ＵＬＳＩ）技術の鍵となる技術の一つである。多層連結特徴部の信頼性ある形成は、ＵＬＳＩの成功に当たって、また、個々の基板やダイ上で、回路の密度及び品質を上げるべく継続している検討のなかで、大変重要である。
【０００３】
前記の状況下で層間絶縁膜には、広く用いられていたシリコン酸化膜（以下，ＳｉＯ２）が、近年は層間容量の低減を目的として、低誘電率材料であるフッ素添加シリコン酸化膜（以下、ＳｉＯＦ膜）が使用されている。
【０００４】
このＳｉＯＦ膜は、例えばプラズマ化学気相成長法（ＰＥＣＶＤ法）により、材料ガスとしてＳｉを含むガス（例えば、ＳｉＨ４）と、酸素を含むガス（例えば、Ｎ２Ｏ）とフッ素を含むガス（例えば、Ｃ２Ｆ６）とを、プラズマ放電させた反応室で混合することで形成することができる。
【０００５】
上記ＳｉＯＦ膜は水分吸収性が高く、雰囲気中の水分を吸収して膜内に保持する。膜中に保持された水分は膜中で、
Ｓｉ−Ｆ＋Ｈ２Ｏ→Ｓｉ−ＯＨ＋ＨＦ
という反応などを起こし、その後の熱処理によって膜中からフッ化水素（ＨＦ）やフッ素（Ｆ）を放出し、以降の製造工程での熱処理中に半導体装置の中を拡散して、トランジスターの寿命を劣化させたり、金属配線（例えば、アルミニウム）を腐食してＳｉＯＦ膜の誘電率が上昇し層間容量が増加する等の問題があった。
【０００６】
そこで、このような問題を改善する為に、これらフッ化水素（ＨＦ）及びフッ素（Ｆ）の拡散を防止しながら水分吸収を低く抑制するシリコン含有絶縁膜を、ＳｉＯＦ膜の上層もしくは下層の少なくとも一方に設けるようにしている（例えば、特許文献１参照）。前記水分吸収性の低いシリコン含有絶縁膜は、各半導体装置の動作速度、ＳｉＯＦ膜との層間絶縁膜としての比誘電率、信頼性等の各デバイスの特徴に応じて、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜などが選択される。例えば、半導体装置の信頼性よりも動作速度を優先させる場合には、拡散防止および給水防止効果は低いが誘電率の低いシリコン窒化膜あるいはシリコン酸化膜を選択すればよい。これとは反対に、半導体装置の動作速度よりも信頼性を優先させる場合には、シリコン窒化膜を選択すればよい。
【０００７】
【特許文献１】
特開平８−１４８５６２号公報
【０００８】
しかしながら、半導体装置の信頼性と動作速度はともに重要であり、どちらも両立してより一層向上させることが必要である。このような観点から、最近では、フッ化水素（ＨＦ）及びフッ素（Ｆ）の拡散を防止し、かつ水分吸収を低く抑制する、シリコンリッチな（シリコンの構成比率の高い）シリコン含有絶縁膜を形成する技術が提案されている。この半導体装置を図１０に示している。図１０において、１１は半導体基板、１２はゲート電極、１３は第１の層間絶縁膜、１４は第１の金属配線層、１５はＳｉＯＦ膜、１６はフッ化水素（ＨＦ）やフッ素（Ｆ）の拡散を防止しながら水分吸収を低く抑制するシリコンリッチなシリコン含有絶縁膜、１７は化学増幅型フォトレジスト膜、２０ｂは所望の形状に形成されたレジストパターンである。
【０００９】
このシリコンリッチなシリコン含有絶縁膜１６は、プラズマ化学気相成長法（ＰＥＣＶＤ法）によりＳｉを含むガス（例えばＳｉＨ４）と酸素を含むガス（例えば、Ｎ２Ｏ ）及びＮ２ガスなどの、シリコン含有絶縁膜１６中のシリコンの比率を上げるようにガス比率を考慮された混合ガスをプラズマ放電させる反応室内で形成することができる。このシリコンリッチなシリコン含有絶縁膜１６は、例えば、酸素と結合していないシリコン含有量が０．１〜３ａｔｏｍ％のものである。なお、シリコン含有絶縁膜１６の形成は、乾燥雰囲気もしくは真空雰囲気で結合された第２の反応室で行うこともできる。
このように形成したシリコンリッチなシリコン含有絶縁膜１６上には、化学増幅型フォトレジスト膜１７を積層し、フォトリソグラフィーにて、所望形状のレジストパターン２０ｂが解像される。
【００１０】
ところで、サブクォーター（０．２５）ミクロン以下のルールで形成される半導体装置に用いられるフォトリソグラフィー技術において、ＫｒＦエキシマレーザー（波長２４８ｎｍ）や、ＡｒＦエキシマレーザー（波長１９３ｎｍ）等の光源を用い、所望のパターンを解像させるレジスト膜は、感光光源照射後、該照射箇所に酸触媒を発生させ、露光後のベークでその酸触媒を拡散させ、樹脂の結合をポジ型では分離、ネガ型では架橋させる機能を有する化学増幅型フォトレジストを用いる場合がある。
通常、シリコン含有絶縁膜としてシリコンに対して酸素の比率を十分に考慮されて形成された膜上では、前記化学増幅型フォトレジストを使用しても、感光後にフォトレジスト内に発生した酸触媒の拡散が抑制されないので、所望のレジストパターンを得ることができる。
【００１１】
しかしながら、図１０に示すように、例えば、ポジ型化学増幅型フォトレジスト１７が使用される場合は、上述のように形成したシリコンリッチなシリコン含有絶縁膜１６内で成膜時に構成される微数のＮ−Ｈ基の存在で窒素が持つ非共有電子対により膜がδ―になる、若しくは、該シリコン含有絶縁膜１６中からの脱離や最表面に残留したアミン類（例えば、ＮＨ３）によるアルカリ成分のために、シリコン含有絶縁膜１６直上の化学増幅型フォトレジスト膜１７の感光部に発生した酸触媒の露光後に実施されるベークによる拡散が抑制され、樹脂の分離が足りず、現像後のレジストパターン２０ｂの形状が悪化するという問題を生ずることが判明した。
【００１２】
本発明の主要な目的の一つは、追加層を堆積することなく、化学増幅型フォトレジストを用いたフォトリソグラフィー技術にて、レジストパターンを精度良く、かつ良好な形状に形成できる半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
かくして本発明によれば、半導体基板の上層に低誘電率絶縁膜を積層する工程Ａと、
前記低誘電率絶縁膜の少なくとも上層にシリコンリッチなシリコン含有絶縁膜を積層する工程Ｂと、
前記シリコン含有絶縁膜の表面をプラズマ処理する工程Ｃとを備える半導体装置の製造方法が提供される。
【００１４】
ここで、本発明において、半導体装置としては、ＩＣ、ＬＳＩ、ＵＬＳＩ（超大規模集積回路）等の半導体集積回路が挙げられ、特にＬＳＩ、ＵＬＳＩが対象とされる。
また、本発明において、シリコン含有絶縁膜としては、シリコン酸化膜（ＳｉＯ２膜）、シリコン酸窒化膜（ＳｉＯＮ膜）又はシリコン窒化膜（Ｓｉ３Ｎ４膜）とすることができ、得ようとする半導体装置の構造や目的や性能等によって選択される。
また、低誘電率絶縁膜としては、フッ素を含むシリコン酸化膜、例えばシリコン酸化フッ化膜（以下、ＳｉＯＦ膜と称する）が挙げられる。このＳｉＯＦ膜は、公知技術、例えばプラズマ化学気相成長法（ＰＥＣＶＤ法）により形成することができる。
【００１５】
本発明は、半導体集積回路を構成する層間絶縁膜としての低誘電率絶縁膜の少なくとも上層に、シリコンリッチなシリコン含有絶縁膜を堆積することにより、シリコンリッチでない通常の場合に比して、（１）以降の製造工程における熱処理によって低誘電率絶縁膜中からその構成原子や構成原子の化合物が半導体装置中を拡散する（例えばＳｉＯＦ膜中からフッ化水素（ＨＦ）やフッ素（Ｆ）が拡散する）ことがより一層防止され、装置寿命をより延ばすことができる、（２）低誘電率絶縁膜内への雰囲気中の水分の吸収がより一層抑制され、半導体装置内の金属配線の腐食防止効果が向上するという効果を得ることができる。すなわち、上記効果（１）（２）により半導体装置の信頼性をより向上させることができる。したがって、シリコン含有絶縁膜として、例えば誘電率は低い（絶縁性が高い）が、拡散防止性及び吸水性が低いシリコン窒化膜を選択した場合には、拡散防止性及び吸水性が改善され、信頼性と動作速度の両方に優れた半導体装置を得ることが可能となる。
このシリコンリッチなシリコン含有絶縁膜は、成膜後にはアミン類、もしくはＮ−Ｈ基等をある程度の量を含有した膜となっており、このアミン類、もしくはＮ−Ｈ基等のアルカリ成分は、以降のフォトリソグラフィー法によりレジストパターンを形成するに際して、現像後のレジストパターン形状に悪影響を与えるが、本発明では、成膜したシリコンリッチなシリコン含有絶縁膜の表面をプラズマ処理することにより、アミン類、もしくはＮ−Ｈ基等を除去する。この結果、プラズマ処理されたシリコン含有絶縁膜の表面に、パターン形成時の光照射部位に酸触媒を発生する化学増幅型レジストを形成し、フォトリソグラフィー法によりレジストパターンを形成するに際して、（３）露光、現像後の線幅をターゲット線幅と略同等にすることができる。すなわち、追加層を堆積することなく、高精度にレジストパターンを形成することができる。
なお、本発明において、シリコンリッチとは、シリコン構成比率が大きいこと（例えば、酸素と結合していないシリコン含有量が０．１〜３ａｔｏｍ％）を意味する。また、本発明におけるシリコンリッチなシリコン含有絶縁膜は、少なくとも低誘電率絶縁膜の上層（好ましくは表面）に設けられていればよく、低誘電率絶縁膜の下層にも設けるようにしてもよい。また、このシリコン含有絶縁膜は、バリア層、ＡＲＣ、保護層あるいは誘電層等の様々な層に用いてもよい。
【００１６】
【発明の実施の形態】
本発明において、半導体基板としては、主としてシリコン基板が使用されるが、これ以外にもシリコンゲルマニウム基板、ガリウム砒素基板等の化合物半導体基板を使用することができる。
【００１７】
本発明において、シリコンリッチなシリコン含有絶縁膜は、公知技術、例えばプラズマ化学気相成長法（ＰＥＣＶＤ法）によりＳｉを含むガス（ＳｉＨ４）と酸素を含むガス（Ｎ２Ｏ）及びＮ２等の混合ガスをシリコンの構成比率を上げるように考慮されたガス比率でプラズマ放電させた反応室内で混合することで形成できる。この場合、ＳｉＨ４とＮ２ＯとＮ２の構成比率は、１．８〜３．５：８２．６〜８５．３：１２．１〜１４．４、好ましくは２．５〜２．８：８３．４〜８４．７：１２．７〜１３．８である。チャンバ構造により、パラメータの調整が必要であるが、ＳｉＨ４とＮ２ＯとＮ２の混合ガスを、約１００００〜約１３０００標準立方センチメートル（ｓｃｃｍ）、好ましくは約１１０００〜約１２０００（ｓｃｃｍ）の速度で、チャンバへ流し入れる。チャンバ内圧力は、約１．７〜約２．１トール、好ましくは約１．９トールに維持される。また、単一の１３．５６ＭＨｚＲＦ電力を約９００〜約１１００ワット（Ｗ）、さらに好ましくは約１０００Ｗで、チャンバへ印加する。ＲＦ電源は、混合周波数ＲＦ電力供給源であってよい。また、基板表面温度は約３８０℃〜約４２０℃、好ましくは約４００℃に維持する。
【００１８】
本発明において、シリコンリッチなシリコン含有絶縁膜の表面をプラズマ処理するに際しては、酸素原子含有ガス下で行なわれることが好ましい。この場合、酸素原子含有ガスは、Ｎ２Ｏガス又はＯ２ガスを用いることができる。
【００１９】
また、低誘電率絶縁膜の少なくとも上層にシリコンリッチなシリコン含有絶縁膜を積層する工程Ｂと、シリコン含有絶縁膜の表面をプラズマ処理する工程Ｃは、その場（ｉｎ−ｓｉｔｕ）で行なわれることが、半導体装置の生産性の面で好ましいが、工程Ｃを工程Ｂとは別装置又は別チャンバで行うようにしてもよい。また、プラズマ処理する工程Ｃは、チャンバ構造により、パラメータの調整が必要であるが、Ｎ２Ｏガス又はＯ２ガスを、約１００〜約１００００標準立方センチメートル（ｓｃｃｍ）、好ましくは約７０００〜約９０００（ｓｃｃｍ）の速度で、チャンバへ流し入れる。チャンバ内圧力は、約１〜約１２トール、好ましくは約２トールに維持される。単一の１３．５６ＭＨｚＲＦ電力を約５０〜約１０００ワット（Ｗ）、さらに好ましくは約３００Ｗで、チャンバへ印加する。ＲＦ電源は、混合周波数ＲＦ電力供給源であってよい。基板表面温度を約０℃〜約５００℃、好ましくは約４００℃に維持する。このような条件のもとで、基板を、Ｎ２Ｏガスの場合は約２〜約４０秒間、Ｏ２ガスの場合は約２〜約９０秒間プラズマに露射することにより、シリコンリッチなシリコン含有絶縁体の表面をプラズマ処理し、後工程でのレジストパターン形成に悪影響を及ぼすアミン類もしくはＮ−Ｈ基等を効果的に除去することができる。
【００２０】
本発明においては、シリコンリッチなシリコン含有絶縁体の表面をプラズマ処理した後、シリコン含有絶縁膜の表面にフォトレジスト膜を公知技術のフォトリソグラフィー法でパターン形成する工程Ｄを含むものであってもよい。これにより、高精度なパターン形状に形成されたレジストパターンを備える半導体装置を得ることができる。
【００２１】
本発明は、別の観点によれば、半導体基板の上層に積層された低誘電率絶縁膜と、この低誘電率絶縁膜の少なくとも上層に積層されたシリコンリッチなシリコン含有絶縁膜とを備え、
前記シリコン含有絶縁膜は、その表面がプラズマ処理されている半導体装置を提供することができる。
以下、図面を参照しながら本発明の半導体装置及びその製造方法を説明する。
【００２２】
［実施の形態１］
図１は本発明の実施の形態１に係る半導体装置を示す断面図である。この図１において、１１は半導体基板、１２はゲート電極、１３は第１の層間絶縁膜、１４は第１の金属配線層、１５はＳｉＯＦ膜、２６は表面がプラズマ処理されたシリコンリッチなシリコン酸化含有絶縁膜としてのシリコン酸化膜である。また、１７は化学増幅型フォトレジスト膜であり、２０ａは化学増幅型フォトレジスト膜１７に形成された所望形状のレジストパターンである。なお、図１０で説明した従来の半導体装置と同一の要素には同一の符号を付している。
【００２３】
次に、実施の形態１の半導体装置の製造方法について説明する。
半導体基板上１１に第１の金属配線層１４、ＳｉＯＦ膜１５まで公知技術により順次形成後、第１の金属配線層１４の段差が以後工程の加工難度をあげないように、化学機械研磨法（ＣＭＰ法）によって必要な膜厚を確保しつつＳｉＯＦ膜１５の表面を研磨して段差を充分に低減させてから、シリコンリッチなシリコン酸化膜２６を形成する。シリコン酸化膜２６の形成は、プラズマ化学気相成長法（ＰＥＣＶＤ法）によりＳｉを含むガス（ＳｉＨ４）と酸素を含むガス（Ｎ２Ｏ）及びＮ２等の混合ガスをシリコンの構成比率を上げるように考慮されたガス比率でプラズマ放電させた反応室内で混合することで形成できる。この場合、ＳｉＨ４とＮ２ＯとＮ２の構成比率は、２．７：８４．１：１３．３である。
【００２４】
なお、この実施の形態１においてシリコン酸化膜２６は、シリコン酸窒化膜あるいはシリコン窒化膜であっても良く、また、金属配線層１４の段差が以後の加工工程で影響が少ない場合、ＣＭＰ研磨による段差低減を実施せずに、ＳｉＯＦ膜１５形成に引き続き、その場（ｉｎ−ｓｉｔｕ）で、シリコン酸化膜２６を形成しても良い。
また、シリコンリッチなシリコン酸化膜（ＳｉＯ２）あるいはシリコン酸化窒化膜（ＳｉＯＮ）を成膜するときの反応式は
ＳｉＨ４＋Ｎ２＋Ｎ２Ｏ → ＳｉＯ２＋ＮＨ３
であり、ＳｉＨ４とＮ２の流量、及びチャンバ内圧力（チャンバー形状依存）で、それぞれ作り分けるている。前記反応式のＳｉＨ４流量は、現条件では３００ｓｃｃｍ で形成しており、２００〜４００ｓｃｃｍが妥当な範囲内である。
【００２５】
このようにしてフッ化水素（ＨＦ）及びフッ素（Ｆ）の拡散を防止しかつ水分吸収性の低い絶縁膜として使用されるシリコンの構成比率を上げた、シリコンリッチなシリコン酸化膜２６は、図２、３に示すＦＴＩＲ（フーリエ変換赤外分光）の測定結果から分かるように、波長が３４００付近において、成膜後にはアミン類もしくはＮ−Ｈ基等をある程度の量を含有した膜となっていることが確認できた。一方、図２のシリコンの構成比が標準的なシリコン酸化膜では、アミン類もしくはＮ−Ｈ基等の存在が確認できなかった。
【００２６】
また、本発明に使用したシリコンリッチなシリコン酸化膜２６のＴＤＳ （Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ （熱脱離分光法））の結果を図４〜９に示す。これはシリコンリッチなシリコン酸化膜２６を１００℃〜１０００℃に加熱し、シリコン酸化膜２６中から発生する化合物の存否の定性分析を行ったデータである。
図４では質量数１７のＮＨ３が、図５では質量数１６のＮＨ２が、図６では質量数２のＨ２の存在が確認できた。しかし、図７では質量数１８のＨ２Ｏが、図８では質量数２８のＮ２が、図９では質量数４４のＣＯ２がほとんど確認できず、存在しないことが判った。
【００２７】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々の変形、変更が可能であり、これらを本発明の範囲から除外するものではない。特に、フッ化水素（ＨＦ）あるいはフッ素（Ｆ）の拡散を防止しかつ水分吸収性の低い、シリコンの構成比率を上げたシリコンリッチなシリコン含有絶縁膜を、ＳｉＯＦ膜の上層と下層に設けてもよく、あるいは上層及び／又は下層に２層以上積層させても良い。
【００２８】
【実施例】
（実施例１）
上述のようにして形成したシリコン酸化膜２６の成膜後、Ｎ２Ｏプラズマでシリコン酸化膜２６の表面を約５秒間プラズマ処理した。このときの条件としては、チャンバー構造によりパラメータの調整が必要であるが、Ｎ２Ｏガスを、約８０００ｓｃｃｍの速度で、チャンバへ流し入れる。チャンバ内圧力は、約２トールに維持される。電力は、単一の１３．５６ＭＨｚＲＦ電力を約３００Ｗでチャンバへ印加する。ＲＦ電源は混合周波数ＲＦ電力供給源である。基板表面温度は約４００℃に維持する。パラメータは、他のチャンバ、基板層、該改善を補助する他のガスに対して調整でき、特に、補助堆積層の必要無しに、該改善するためのプロセスに対して調整できる。
【００２９】
この実施例１において、Ｎ２Ｏプラズマ処理は、シリコン酸化膜２６に引き続き、ｉｎ−ｓｉｔｕで処理されることが好ましいが、シリコン酸化膜２６成膜後、同装置内の別チャンバー、若しくは、他装置で処理することも可能である。
【００３０】
（実施例２）
上述のようにして形成したシリコン酸化膜２６の成膜後、Ｏ２プラズマでシリコン酸化膜２６の表面を約３０秒間プラズマ処理した。このときの条件としては、チャンバー構造によりパラメータの調整が必要であるが、Ｏ２ガスを約３０００ｓｃｃｍの速度で、チャンバへ流し入れる。チャンバ内圧力は、約１．５トールに維持される。電力は、単一の１３．５６ＭＨｚＲＦ電力を約２０００Ｗで、チャンバへ印加する。ＲＦ電源は、混合周波数ＲＦ電力供給源である。基板表面温度は約２５０℃に維持する。パラメータは、他のチャンバ、基板層、該改善を補助する他のガスに対して調整でき、特に、補助堆積層の必要無しに、該改善するためのプロセスに対して調整できる。
【００３１】
この実施例２においてＯ２プラズマ処理は、シリコン酸化膜２６に引き続き、ｉｎ−ｓｉｔｕで処理されることが好ましいが、シリコン酸化膜２６の成膜後、同装置内別チャンバー、若しくは、他装置で処理することも可能である。
【００３２】
次に、Ｎ２Ｏプラズマ処理の場合は上記実施例１と同様に、Ｏ２プラズマ処理の場合は上記実施例２と同様にして、下記の表１のような条件▲１▼〜▲６▼で酸素含有プラズマ処理後のシリコン酸化膜２６上に、化学増幅型フォトレジスト１７を塗布し、該レジスト膜１７を従来のフォトリソグラフィー法を用いて、露光、現像を行ない、レジストパターンを形成し、その線幅を測定し、その結果を表１に示した。なお、条件▲４▼〜▲６▼は、１回目のフォトレジストをＯ２プラズマにより除去し、２回目に形成したレジストパターンの線幅を測定している。
【００３３】
【表１】
【００３４】
ターゲット線幅０．２８０μｍに対して、条件▲２▼の場合は線幅が０．２８１μｍであり、これに比してシリコン酸化膜成膜２６後にプラズマ処理を実施しない条件▲１▼では線幅が０．２１９μｍであり、約０．０６μｍ形状が悪化している（図１０参照）。これは、シリコン酸化膜成膜２６の表面または膜中に含まれるアンモニア系の成分やアミン類の成分がレジストの露光部に発生する酸の量を抑制して、レジストが現像液で現像し切れなくなったことが原因であり、それによってホール部（凹部）の幅が細くなっている。条件▲２▼及び▲３▼は、Ｎ２Ｏプラズマ、Ｏ２プラズマによるアミン類あるいはＮ−Ｈ基等を除去する効果によって、露光、現像後の線幅がターゲット線幅と略同等と良好である。
また、通常のフォトリソグラフィー法で、所望のレジストパターンを得られなかった場合は、一般的にアッシングと呼ばれるＯ２プラズマによりレジスト除去し、その後、残さ、異物除去を目的とした洗浄工程を有するリワーク処理が一般的である。条件▲４▼▲５▼▲６▼の結果から分かるように、シリコン酸化膜２６の成膜後のプラズマ処理の有無に関わらず、リワーク処理することにより、同一露光量で、略同一のターゲット線幅を解像させる露光が可能である結果が得られた。
【００３５】
【発明の効果】
本発明によれば、半導体集積回路を構成する層間絶縁膜としての低誘電率絶縁膜の少なくとも上層に、シリコン構成比率が大きいシリコンリッチなシリコン含有絶縁膜を堆積することにより、シリコンリッチでない通常の場合に比して、（１）以降の製造工程における熱処理によって低誘電率絶縁膜中からその構成原子や構成原子の化合物が半導体装置中を拡散する（例えばＳｉＯＦ膜中からフッ化水素（ＨＦ）やフッ素（Ｆ）が拡散する）ことがより一層防止され、装置寿命をより延ばすことができる、（２）低誘電率絶縁膜内への雰囲気中の水分の吸収がより一層抑制され、半導体装置内の金属配線の腐食防止効果が向上するという効果を得ることができる。すなわち、上記効果（１）（２）により半導体装置の信頼性をより向上させることができる。したがって、シリコン含有絶縁膜として、例えば誘電率は低い（絶縁性が高い）が、拡散防止性及び吸水性が低いシリコン窒化膜を選択した場合には、拡散防止性及び吸水性が改善され、信頼性と動作速度の両方に優れた半導体装置を得ることが可能となる。
このシリコンリッチなシリコン含有絶縁膜は、成膜後にはアミン類、もしくはＮ−Ｈ基等をある程度の量を含有した膜となっており、このアミン類、もしくはＮ−Ｈ基等のアルカリ成分は、以降のフォトリソグラフィー法によりレジストパターンを形成するに際して、現像後のレジストパターン形状に悪影響を与えるが、本発明では、成膜したシリコンリッチなシリコン含有絶縁膜の表面をプラズマ処理することにより、アミン類、もしくはＮ−Ｈ基等を除去する。この結果、プラズマ処理されたシリコン含有絶縁膜の表面に、パターン形成時の光照射部位に酸触媒を発生する化学増幅型レジストを形成し、フォトリソグラフィー法によりレジストパターンを形成するに際して、（３）露光、現像後の線幅をターゲット線幅と略同等にすることができる。すなわち、追加層を堆積することなく、高精度にレジストパターンを形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置を示す断面図である。
【図２】本発明の実施例のシリコンリッチなシリコン酸化膜のＦＴＩＲを示す図である。
【図３】図２の一部の拡大図である。
【図４】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数１７（ＮＨ３）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図５】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数１６（ＮＨ２）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図６】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数２（Ｈ２）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図７】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数１８（Ｈ２Ｏ）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図８】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数２８（Ｎ２）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図９】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数４４（ＣＯ２）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図１０】従来の半導体装置を示す断面図である。
【符号の説明】
１１ 半導体基板
１５ 低誘電率絶縁膜
２６ シリコン含有絶縁膜
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、さらに具体的には、化学増幅型フォトレジストを用いたフォトリソグラフィー技術におけるレジストパターンの形成の高精度化に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
サブクォーター（０．２５）ミクロン以下のルールで形成される半導体装置に用いられる多層金属化は、次世代超大規模集積化（ＵＬＳＩ）技術の鍵となる技術の一つである。多層連結特徴部の信頼性ある形成は、ＵＬＳＩの成功に当たって、また、個々の基板やダイ上で、回路の密度及び品質を上げるべく継続している検討のなかで、大変重要である。
【０００３】
前記の状況下で層間絶縁膜には、広く用いられていたシリコン酸化膜（以下，ＳｉＯ２）が、近年は層間容量の低減を目的として、低誘電率材料であるフッ素添加シリコン酸化膜（以下、ＳｉＯＦ膜）が使用されている。
【０００４】
このＳｉＯＦ膜は、例えばプラズマ化学気相成長法（ＰＥＣＶＤ法）により、材料ガスとしてＳｉを含むガス（例えば、ＳｉＨ４）と、酸素を含むガス（例えば、Ｎ２Ｏ）とフッ素を含むガス（例えば、Ｃ２Ｆ６）とを、プラズマ放電させた反応室で混合することで形成することができる。
【０００５】
上記ＳｉＯＦ膜は水分吸収性が高く、雰囲気中の水分を吸収して膜内に保持する。膜中に保持された水分は膜中で、
Ｓｉ−Ｆ＋Ｈ２Ｏ→Ｓｉ−ＯＨ＋ＨＦ
という反応などを起こし、その後の熱処理によって膜中からフッ化水素（ＨＦ）やフッ素（Ｆ）を放出し、以降の製造工程での熱処理中に半導体装置の中を拡散して、トランジスターの寿命を劣化させたり、金属配線（例えば、アルミニウム）を腐食してＳｉＯＦ膜の誘電率が上昇し層間容量が増加する等の問題があった。
【０００６】
そこで、このような問題を改善する為に、これらフッ化水素（ＨＦ）及びフッ素（Ｆ）の拡散を防止しながら水分吸収を低く抑制するシリコン含有絶縁膜を、ＳｉＯＦ膜の上層もしくは下層の少なくとも一方に設けるようにしている（例えば、特許文献１参照）。前記水分吸収性の低いシリコン含有絶縁膜は、各半導体装置の動作速度、ＳｉＯＦ膜との層間絶縁膜としての比誘電率、信頼性等の各デバイスの特徴に応じて、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜などが選択される。例えば、半導体装置の信頼性よりも動作速度を優先させる場合には、拡散防止および給水防止効果は低いが誘電率の低いシリコン窒化膜あるいはシリコン酸化膜を選択すればよい。これとは反対に、半導体装置の動作速度よりも信頼性を優先させる場合には、シリコン窒化膜を選択すればよい。
【０００７】
【特許文献１】
特開平８−１４８５６２号公報
【０００８】
しかしながら、半導体装置の信頼性と動作速度はともに重要であり、どちらも両立してより一層向上させることが必要である。このような観点から、最近では、フッ化水素（ＨＦ）及びフッ素（Ｆ）の拡散を防止し、かつ水分吸収を低く抑制する、シリコンリッチな（シリコンの構成比率の高い）シリコン含有絶縁膜を形成する技術が提案されている。この半導体装置を図１０に示している。図１０において、１１は半導体基板、１２はゲート電極、１３は第１の層間絶縁膜、１４は第１の金属配線層、１５はＳｉＯＦ膜、１６はフッ化水素（ＨＦ）やフッ素（Ｆ）の拡散を防止しながら水分吸収を低く抑制するシリコンリッチなシリコン含有絶縁膜、１７は化学増幅型フォトレジスト膜、２０ｂは所望の形状に形成されたレジストパターンである。
【０００９】
このシリコンリッチなシリコン含有絶縁膜１６は、プラズマ化学気相成長法（ＰＥＣＶＤ法）によりＳｉを含むガス（例えばＳｉＨ４）と酸素を含むガス（例えば、Ｎ２Ｏ ）及びＮ２ガスなどの、シリコン含有絶縁膜１６中のシリコンの比率を上げるようにガス比率を考慮された混合ガスをプラズマ放電させる反応室内で形成することができる。このシリコンリッチなシリコン含有絶縁膜１６は、例えば、酸素と結合していないシリコン含有量が０．１〜３ａｔｏｍ％のものである。なお、シリコン含有絶縁膜１６の形成は、乾燥雰囲気もしくは真空雰囲気で結合された第２の反応室で行うこともできる。
このように形成したシリコンリッチなシリコン含有絶縁膜１６上には、化学増幅型フォトレジスト膜１７を積層し、フォトリソグラフィーにて、所望形状のレジストパターン２０ｂが解像される。
【００１０】
ところで、サブクォーター（０．２５）ミクロン以下のルールで形成される半導体装置に用いられるフォトリソグラフィー技術において、ＫｒＦエキシマレーザー（波長２４８ｎｍ）や、ＡｒＦエキシマレーザー（波長１９３ｎｍ）等の光源を用い、所望のパターンを解像させるレジスト膜は、感光光源照射後、該照射箇所に酸触媒を発生させ、露光後のベークでその酸触媒を拡散させ、樹脂の結合をポジ型では分離、ネガ型では架橋させる機能を有する化学増幅型フォトレジストを用いる場合がある。
通常、シリコン含有絶縁膜としてシリコンに対して酸素の比率を十分に考慮されて形成された膜上では、前記化学増幅型フォトレジストを使用しても、感光後にフォトレジスト内に発生した酸触媒の拡散が抑制されないので、所望のレジストパターンを得ることができる。
【００１１】
しかしながら、図１０に示すように、例えば、ポジ型化学増幅型フォトレジスト１７が使用される場合は、上述のように形成したシリコンリッチなシリコン含有絶縁膜１６内で成膜時に構成される微数のＮ−Ｈ基の存在で窒素が持つ非共有電子対により膜がδ―になる、若しくは、該シリコン含有絶縁膜１６中からの脱離や最表面に残留したアミン類（例えば、ＮＨ３）によるアルカリ成分のために、シリコン含有絶縁膜１６直上の化学増幅型フォトレジスト膜１７の感光部に発生した酸触媒の露光後に実施されるベークによる拡散が抑制され、樹脂の分離が足りず、現像後のレジストパターン２０ｂの形状が悪化するという問題を生ずることが判明した。
【００１２】
本発明の主要な目的の一つは、追加層を堆積することなく、化学増幅型フォトレジストを用いたフォトリソグラフィー技術にて、レジストパターンを精度良く、かつ良好な形状に形成できる半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
かくして本発明によれば、半導体基板の上層に低誘電率絶縁膜を積層する工程Ａと、
前記低誘電率絶縁膜の少なくとも上層にシリコンリッチなシリコン含有絶縁膜を積層する工程Ｂと、
前記シリコン含有絶縁膜の表面をプラズマ処理する工程Ｃとを備える半導体装置の製造方法が提供される。
【００１４】
ここで、本発明において、半導体装置としては、ＩＣ、ＬＳＩ、ＵＬＳＩ（超大規模集積回路）等の半導体集積回路が挙げられ、特にＬＳＩ、ＵＬＳＩが対象とされる。
また、本発明において、シリコン含有絶縁膜としては、シリコン酸化膜（ＳｉＯ２膜）、シリコン酸窒化膜（ＳｉＯＮ膜）又はシリコン窒化膜（Ｓｉ３Ｎ４膜）とすることができ、得ようとする半導体装置の構造や目的や性能等によって選択される。
また、低誘電率絶縁膜としては、フッ素を含むシリコン酸化膜、例えばシリコン酸化フッ化膜（以下、ＳｉＯＦ膜と称する）が挙げられる。このＳｉＯＦ膜は、公知技術、例えばプラズマ化学気相成長法（ＰＥＣＶＤ法）により形成することができる。
【００１５】
本発明は、半導体集積回路を構成する層間絶縁膜としての低誘電率絶縁膜の少なくとも上層に、シリコンリッチなシリコン含有絶縁膜を堆積することにより、シリコンリッチでない通常の場合に比して、（１）以降の製造工程における熱処理によって低誘電率絶縁膜中からその構成原子や構成原子の化合物が半導体装置中を拡散する（例えばＳｉＯＦ膜中からフッ化水素（ＨＦ）やフッ素（Ｆ）が拡散する）ことがより一層防止され、装置寿命をより延ばすことができる、（２）低誘電率絶縁膜内への雰囲気中の水分の吸収がより一層抑制され、半導体装置内の金属配線の腐食防止効果が向上するという効果を得ることができる。すなわち、上記効果（１）（２）により半導体装置の信頼性をより向上させることができる。したがって、シリコン含有絶縁膜として、例えば誘電率は低い（絶縁性が高い）が、拡散防止性及び吸水性が低いシリコン窒化膜を選択した場合には、拡散防止性及び吸水性が改善され、信頼性と動作速度の両方に優れた半導体装置を得ることが可能となる。
このシリコンリッチなシリコン含有絶縁膜は、成膜後にはアミン類、もしくはＮ−Ｈ基等をある程度の量を含有した膜となっており、このアミン類、もしくはＮ−Ｈ基等のアルカリ成分は、以降のフォトリソグラフィー法によりレジストパターンを形成するに際して、現像後のレジストパターン形状に悪影響を与えるが、本発明では、成膜したシリコンリッチなシリコン含有絶縁膜の表面をプラズマ処理することにより、アミン類、もしくはＮ−Ｈ基等を除去する。この結果、プラズマ処理されたシリコン含有絶縁膜の表面に、パターン形成時の光照射部位に酸触媒を発生する化学増幅型レジストを形成し、フォトリソグラフィー法によりレジストパターンを形成するに際して、（３）露光、現像後の線幅をターゲット線幅と略同等にすることができる。すなわち、追加層を堆積することなく、高精度にレジストパターンを形成することができる。
なお、本発明において、シリコンリッチとは、シリコン構成比率が大きいこと（例えば、酸素と結合していないシリコン含有量が０．１〜３ａｔｏｍ％）を意味する。また、本発明におけるシリコンリッチなシリコン含有絶縁膜は、少なくとも低誘電率絶縁膜の上層（好ましくは表面）に設けられていればよく、低誘電率絶縁膜の下層にも設けるようにしてもよい。また、このシリコン含有絶縁膜は、バリア層、ＡＲＣ、保護層あるいは誘電層等の様々な層に用いてもよい。
【００１６】
【発明の実施の形態】
本発明において、半導体基板としては、主としてシリコン基板が使用されるが、これ以外にもシリコンゲルマニウム基板、ガリウム砒素基板等の化合物半導体基板を使用することができる。
【００１７】
本発明において、シリコンリッチなシリコン含有絶縁膜は、公知技術、例えばプラズマ化学気相成長法（ＰＥＣＶＤ法）によりＳｉを含むガス（ＳｉＨ４）と酸素を含むガス（Ｎ２Ｏ）及びＮ２等の混合ガスをシリコンの構成比率を上げるように考慮されたガス比率でプラズマ放電させた反応室内で混合することで形成できる。この場合、ＳｉＨ４とＮ２ＯとＮ２の構成比率は、１．８〜３．５：８２．６〜８５．３：１２．１〜１４．４、好ましくは２．５〜２．８：８３．４〜８４．７：１２．７〜１３．８である。チャンバ構造により、パラメータの調整が必要であるが、ＳｉＨ４とＮ２ＯとＮ２の混合ガスを、約１００００〜約１３０００標準立方センチメートル（ｓｃｃｍ）、好ましくは約１１０００〜約１２０００（ｓｃｃｍ）の速度で、チャンバへ流し入れる。チャンバ内圧力は、約１．７〜約２．１トール、好ましくは約１．９トールに維持される。また、単一の１３．５６ＭＨｚＲＦ電力を約９００〜約１１００ワット（Ｗ）、さらに好ましくは約１０００Ｗで、チャンバへ印加する。ＲＦ電源は、混合周波数ＲＦ電力供給源であってよい。また、基板表面温度は約３８０℃〜約４２０℃、好ましくは約４００℃に維持する。
【００１８】
本発明において、シリコンリッチなシリコン含有絶縁膜の表面をプラズマ処理するに際しては、酸素原子含有ガス下で行なわれることが好ましい。この場合、酸素原子含有ガスは、Ｎ２Ｏガス又はＯ２ガスを用いることができる。
【００１９】
また、低誘電率絶縁膜の少なくとも上層にシリコンリッチなシリコン含有絶縁膜を積層する工程Ｂと、シリコン含有絶縁膜の表面をプラズマ処理する工程Ｃは、その場（ｉｎ−ｓｉｔｕ）で行なわれることが、半導体装置の生産性の面で好ましいが、工程Ｃを工程Ｂとは別装置又は別チャンバで行うようにしてもよい。また、プラズマ処理する工程Ｃは、チャンバ構造により、パラメータの調整が必要であるが、Ｎ２Ｏガス又はＯ２ガスを、約１００〜約１００００標準立方センチメートル（ｓｃｃｍ）、好ましくは約７０００〜約９０００（ｓｃｃｍ）の速度で、チャンバへ流し入れる。チャンバ内圧力は、約１〜約１２トール、好ましくは約２トールに維持される。単一の１３．５６ＭＨｚＲＦ電力を約５０〜約１０００ワット（Ｗ）、さらに好ましくは約３００Ｗで、チャンバへ印加する。ＲＦ電源は、混合周波数ＲＦ電力供給源であってよい。基板表面温度を約０℃〜約５００℃、好ましくは約４００℃に維持する。このような条件のもとで、基板を、Ｎ２Ｏガスの場合は約２〜約４０秒間、Ｏ２ガスの場合は約２〜約９０秒間プラズマに露射することにより、シリコンリッチなシリコン含有絶縁体の表面をプラズマ処理し、後工程でのレジストパターン形成に悪影響を及ぼすアミン類もしくはＮ−Ｈ基等を効果的に除去することができる。
【００２０】
本発明においては、シリコンリッチなシリコン含有絶縁体の表面をプラズマ処理した後、シリコン含有絶縁膜の表面にフォトレジスト膜を公知技術のフォトリソグラフィー法でパターン形成する工程Ｄを含むものであってもよい。これにより、高精度なパターン形状に形成されたレジストパターンを備える半導体装置を得ることができる。
【００２１】
本発明は、別の観点によれば、半導体基板の上層に積層された低誘電率絶縁膜と、この低誘電率絶縁膜の少なくとも上層に積層されたシリコンリッチなシリコン含有絶縁膜とを備え、
前記シリコン含有絶縁膜は、その表面がプラズマ処理されている半導体装置を提供することができる。
以下、図面を参照しながら本発明の半導体装置及びその製造方法を説明する。
【００２２】
［実施の形態１］
図１は本発明の実施の形態１に係る半導体装置を示す断面図である。この図１において、１１は半導体基板、１２はゲート電極、１３は第１の層間絶縁膜、１４は第１の金属配線層、１５はＳｉＯＦ膜、２６は表面がプラズマ処理されたシリコンリッチなシリコン酸化含有絶縁膜としてのシリコン酸化膜である。また、１７は化学増幅型フォトレジスト膜であり、２０ａは化学増幅型フォトレジスト膜１７に形成された所望形状のレジストパターンである。なお、図１０で説明した従来の半導体装置と同一の要素には同一の符号を付している。
【００２３】
次に、実施の形態１の半導体装置の製造方法について説明する。
半導体基板上１１に第１の金属配線層１４、ＳｉＯＦ膜１５まで公知技術により順次形成後、第１の金属配線層１４の段差が以後工程の加工難度をあげないように、化学機械研磨法（ＣＭＰ法）によって必要な膜厚を確保しつつＳｉＯＦ膜１５の表面を研磨して段差を充分に低減させてから、シリコンリッチなシリコン酸化膜２６を形成する。シリコン酸化膜２６の形成は、プラズマ化学気相成長法（ＰＥＣＶＤ法）によりＳｉを含むガス（ＳｉＨ４）と酸素を含むガス（Ｎ２Ｏ）及びＮ２等の混合ガスをシリコンの構成比率を上げるように考慮されたガス比率でプラズマ放電させた反応室内で混合することで形成できる。この場合、ＳｉＨ４とＮ２ＯとＮ２の構成比率は、２．７：８４．１：１３．３である。
【００２４】
なお、この実施の形態１においてシリコン酸化膜２６は、シリコン酸窒化膜あるいはシリコン窒化膜であっても良く、また、金属配線層１４の段差が以後の加工工程で影響が少ない場合、ＣＭＰ研磨による段差低減を実施せずに、ＳｉＯＦ膜１５形成に引き続き、その場（ｉｎ−ｓｉｔｕ）で、シリコン酸化膜２６を形成しても良い。
また、シリコンリッチなシリコン酸化膜（ＳｉＯ２）あるいはシリコン酸化窒化膜（ＳｉＯＮ）を成膜するときの反応式は
ＳｉＨ４＋Ｎ２＋Ｎ２Ｏ → ＳｉＯ２＋ＮＨ３
であり、ＳｉＨ４とＮ２の流量、及びチャンバ内圧力（チャンバー形状依存）で、それぞれ作り分けるている。前記反応式のＳｉＨ４流量は、現条件では３００ｓｃｃｍ で形成しており、２００〜４００ｓｃｃｍが妥当な範囲内である。
【００２５】
このようにしてフッ化水素（ＨＦ）及びフッ素（Ｆ）の拡散を防止しかつ水分吸収性の低い絶縁膜として使用されるシリコンの構成比率を上げた、シリコンリッチなシリコン酸化膜２６は、図２、３に示すＦＴＩＲ（フーリエ変換赤外分光）の測定結果から分かるように、波長が３４００付近において、成膜後にはアミン類もしくはＮ−Ｈ基等をある程度の量を含有した膜となっていることが確認できた。一方、図２のシリコンの構成比が標準的なシリコン酸化膜では、アミン類もしくはＮ−Ｈ基等の存在が確認できなかった。
【００２６】
また、本発明に使用したシリコンリッチなシリコン酸化膜２６のＴＤＳ （Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ （熱脱離分光法））の結果を図４〜９に示す。これはシリコンリッチなシリコン酸化膜２６を１００℃〜１０００℃に加熱し、シリコン酸化膜２６中から発生する化合物の存否の定性分析を行ったデータである。
図４では質量数１７のＮＨ３が、図５では質量数１６のＮＨ２が、図６では質量数２のＨ２の存在が確認できた。しかし、図７では質量数１８のＨ２Ｏが、図８では質量数２８のＮ２が、図９では質量数４４のＣＯ２がほとんど確認できず、存在しないことが判った。
【００２７】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々の変形、変更が可能であり、これらを本発明の範囲から除外するものではない。特に、フッ化水素（ＨＦ）あるいはフッ素（Ｆ）の拡散を防止しかつ水分吸収性の低い、シリコンの構成比率を上げたシリコンリッチなシリコン含有絶縁膜を、ＳｉＯＦ膜の上層と下層に設けてもよく、あるいは上層及び／又は下層に２層以上積層させても良い。
【００２８】
【実施例】
（実施例１）
上述のようにして形成したシリコン酸化膜２６の成膜後、Ｎ２Ｏプラズマでシリコン酸化膜２６の表面を約５秒間プラズマ処理した。このときの条件としては、チャンバー構造によりパラメータの調整が必要であるが、Ｎ２Ｏガスを、約８０００ｓｃｃｍの速度で、チャンバへ流し入れる。チャンバ内圧力は、約２トールに維持される。電力は、単一の１３．５６ＭＨｚＲＦ電力を約３００Ｗでチャンバへ印加する。ＲＦ電源は混合周波数ＲＦ電力供給源である。基板表面温度は約４００℃に維持する。パラメータは、他のチャンバ、基板層、該改善を補助する他のガスに対して調整でき、特に、補助堆積層の必要無しに、該改善するためのプロセスに対して調整できる。
【００２９】
この実施例１において、Ｎ２Ｏプラズマ処理は、シリコン酸化膜２６に引き続き、ｉｎ−ｓｉｔｕで処理されることが好ましいが、シリコン酸化膜２６成膜後、同装置内の別チャンバー、若しくは、他装置で処理することも可能である。
【００３０】
（実施例２）
上述のようにして形成したシリコン酸化膜２６の成膜後、Ｏ２プラズマでシリコン酸化膜２６の表面を約３０秒間プラズマ処理した。このときの条件としては、チャンバー構造によりパラメータの調整が必要であるが、Ｏ２ガスを約３０００ｓｃｃｍの速度で、チャンバへ流し入れる。チャンバ内圧力は、約１．５トールに維持される。電力は、単一の１３．５６ＭＨｚＲＦ電力を約２０００Ｗで、チャンバへ印加する。ＲＦ電源は、混合周波数ＲＦ電力供給源である。基板表面温度は約２５０℃に維持する。パラメータは、他のチャンバ、基板層、該改善を補助する他のガスに対して調整でき、特に、補助堆積層の必要無しに、該改善するためのプロセスに対して調整できる。
【００３１】
この実施例２においてＯ２プラズマ処理は、シリコン酸化膜２６に引き続き、ｉｎ−ｓｉｔｕで処理されることが好ましいが、シリコン酸化膜２６の成膜後、同装置内別チャンバー、若しくは、他装置で処理することも可能である。
【００３２】
次に、Ｎ２Ｏプラズマ処理の場合は上記実施例１と同様に、Ｏ２プラズマ処理の場合は上記実施例２と同様にして、下記の表１のような条件▲１▼〜▲６▼で酸素含有プラズマ処理後のシリコン酸化膜２６上に、化学増幅型フォトレジスト１７を塗布し、該レジスト膜１７を従来のフォトリソグラフィー法を用いて、露光、現像を行ない、レジストパターンを形成し、その線幅を測定し、その結果を表１に示した。なお、条件▲４▼〜▲６▼は、１回目のフォトレジストをＯ２プラズマにより除去し、２回目に形成したレジストパターンの線幅を測定している。
【００３３】
【表１】
ターゲット線幅０．２８０μｍに対して、条件▲２▼の場合は線幅が０．２８１μｍであり、これに比してシリコン酸化膜成膜２６後にプラズマ処理を実施しない条件▲１▼では線幅が０．２１９μｍであり、約０．０６μｍ形状が悪化している（図１０参照）。これは、シリコン酸化膜成膜２６の表面または膜中に含まれるアンモニア系の成分やアミン類の成分がレジストの露光部に発生する酸の量を抑制して、レジストが現像液で現像し切れなくなったことが原因であり、それによってホール部（凹部）の幅が細くなっている。条件▲２▼及び▲３▼は、Ｎ２Ｏプラズマ、Ｏ２プラズマによるアミン類あるいはＮ−Ｈ基等を除去する効果によって、露光、現像後の線幅がターゲット線幅と略同等と良好である。
また、通常のフォトリソグラフィー法で、所望のレジストパターンを得られなかった場合は、一般的にアッシングと呼ばれるＯ２プラズマによりレジスト除去し、その後、残さ、異物除去を目的とした洗浄工程を有するリワーク処理が一般的である。条件▲４▼▲５▼▲６▼の結果から分かるように、シリコン酸化膜２６の成膜後のプラズマ処理の有無に関わらず、リワーク処理することにより、同一露光量で、略同一のターゲット線幅を解像させる露光が可能である結果が得られた。
【００３５】
【発明の効果】
本発明によれば、半導体集積回路を構成する層間絶縁膜としての低誘電率絶縁膜の少なくとも上層に、シリコン構成比率が大きいシリコンリッチなシリコン含有絶縁膜を堆積することにより、シリコンリッチでない通常の場合に比して、（１）以降の製造工程における熱処理によって低誘電率絶縁膜中からその構成原子や構成原子の化合物が半導体装置中を拡散する（例えばＳｉＯＦ膜中からフッ化水素（ＨＦ）やフッ素（Ｆ）が拡散する）ことがより一層防止され、装置寿命をより延ばすことができる、（２）低誘電率絶縁膜内への雰囲気中の水分の吸収がより一層抑制され、半導体装置内の金属配線の腐食防止効果が向上するという効果を得ることができる。すなわち、上記効果（１）（２）により半導体装置の信頼性をより向上させることができる。したがって、シリコン含有絶縁膜として、例えば誘電率は低い（絶縁性が高い）が、拡散防止性及び吸水性が低いシリコン窒化膜を選択した場合には、拡散防止性及び吸水性が改善され、信頼性と動作速度の両方に優れた半導体装置を得ることが可能となる。
このシリコンリッチなシリコン含有絶縁膜は、成膜後にはアミン類、もしくはＮ−Ｈ基等をある程度の量を含有した膜となっており、このアミン類、もしくはＮ−Ｈ基等のアルカリ成分は、以降のフォトリソグラフィー法によりレジストパターンを形成するに際して、現像後のレジストパターン形状に悪影響を与えるが、本発明では、成膜したシリコンリッチなシリコン含有絶縁膜の表面をプラズマ処理することにより、アミン類、もしくはＮ−Ｈ基等を除去する。この結果、プラズマ処理されたシリコン含有絶縁膜の表面に、パターン形成時の光照射部位に酸触媒を発生する化学増幅型レジストを形成し、フォトリソグラフィー法によりレジストパターンを形成するに際して、（３）露光、現像後の線幅をターゲット線幅と略同等にすることができる。すなわち、追加層を堆積することなく、高精度にレジストパターンを形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置を示す断面図である。
【図２】本発明の実施例のシリコンリッチなシリコン酸化膜のＦＴＩＲを示す図である。
【図３】図２の一部の拡大図である。
【図４】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数１７（ＮＨ３）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図５】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数１６（ＮＨ２）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図６】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数２（Ｈ２）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図７】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数１８（Ｈ２Ｏ）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図８】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数２８（Ｎ２）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図９】本発明の実施例のシリコンリッチなシリコン酸化膜の質量数４４（ＣＯ２）の脱離パイログラムを示すＴＤＳ結果を示す図である。
【図１０】従来の半導体装置を示す断面図である。
【符号の説明】
１１ 半導体基板
１５ 低誘電率絶縁膜
２６ シリコン含有絶縁膜
Claims (13)
- 半導体基板の上層に低誘電率絶縁膜を積層する工程Ａと、
前記低誘電率絶縁膜の少なくとも上層にシリコンリッチなシリコン含有絶縁膜を積層する工程Ｂと、
前記シリコン含有絶縁膜の表面をプラズマ処理する工程Ｃとを備えることを特徴とする半導体装置の製造方法。 - シリコン含有絶縁膜が、シリコン酸化膜、シリコン酸窒化膜又はシリコン窒化膜からなる請求項１に記載の半導体装置の製造方法。
- 低誘電率絶縁膜が、フッ素を含むシリコン酸化膜である請求項１又は２に記載の半導体装置の製造方法。
- シリコン含有絶縁膜の表面にフォトレジスト膜をフォトリソグラフィー法でパターン形成する工程Ｄを含む請求項１〜３の何れか１つに記載の半導体装置の製造方法。
- フォトレジスト膜が、パターン形成時の光照射部位に、酸触媒を発生する化学増幅型レジストである請求項４に記載の半導体装置の製造方法。
- プラズマ処理が、酸素原子含有ガス下で行なわれる請求項１〜５の何れか１つに記載の半導体装置の製造方法。
- 酸素原子含有ガスが、Ｎ２Ｏガス又はＯ２ガスである請求項６に記載の半導体装置の製造方法。
- 工程Ｂと工程Ｃが、その場で行なわれる請求項１〜７の何れか１つに記載の半導体装置の製造方法。
- 工程Ｃが、工程Ｂとは別装置又は別チャンバで行われる請求項１〜７の何れか１つに記載の半導体装置の製造方法。
- 半導体基板の上層に積層された低誘電率絶縁膜と、この低誘電率絶縁膜の少なくとも上層に積層されたシリコンリッチなシリコン含有絶縁膜とを備え、
前記シリコン含有絶縁膜は、その表面がプラズマ処理されていることを特徴とする半導体装置。 - シリコン含有絶縁膜が、シリコン酸化膜、シリコン酸窒化膜又はシリコン窒化膜からなる請求項１０に記載の半導体装置。
- 低誘電率絶縁膜が、フッ素を含むシリコン酸化膜である請求項１０又は１１に記載の半導体装置。
- シリコン含有絶縁膜の表面に、レジストパターンを有するフォトレジスト膜がさらに積層されてなる請求項１０〜１２の何れか１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003204695A JP4197277B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003204695A JP4197277B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005050958A true JP2005050958A (ja) | 2005-02-24 |
| JP4197277B2 JP4197277B2 (ja) | 2008-12-17 |
Family
ID=34263628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003204695A Expired - Lifetime JP4197277B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4197277B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005756A (ja) * | 2005-06-22 | 2007-01-11 | Hynix Semiconductor Inc | 半導体素子のコンタクト孔の形成方法 |
| JP2015032628A (ja) * | 2013-07-31 | 2015-02-16 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191068A (ja) * | 1995-01-10 | 1996-07-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH11317454A (ja) * | 1998-02-17 | 1999-11-16 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JP2002214793A (ja) * | 2001-01-22 | 2002-07-31 | Mitsubishi Electric Corp | 反射防止膜及び半導体装置の製造方法 |
| JP2003100755A (ja) * | 2001-09-27 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-07-31 JP JP2003204695A patent/JP4197277B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191068A (ja) * | 1995-01-10 | 1996-07-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH11317454A (ja) * | 1998-02-17 | 1999-11-16 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JP2002214793A (ja) * | 2001-01-22 | 2002-07-31 | Mitsubishi Electric Corp | 反射防止膜及び半導体装置の製造方法 |
| JP2003100755A (ja) * | 2001-09-27 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005756A (ja) * | 2005-06-22 | 2007-01-11 | Hynix Semiconductor Inc | 半導体素子のコンタクト孔の形成方法 |
| JP2015032628A (ja) * | 2013-07-31 | 2015-02-16 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4197277B2 (ja) | 2008-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207583B1 (en) | Photoresist ashing process for organic and inorganic polymer dielectric materials | |
| US7638440B2 (en) | Method of depositing an amorphous carbon film for etch hardmask application | |
| US6853043B2 (en) | Nitrogen-free antireflective coating for use with photolithographic patterning | |
| KR101155141B1 (ko) | 다양한 에칭 및 리소 집적 설계를 위한 비정질 탄소(apf)의 사용 기술 | |
| US6537733B2 (en) | Method of depositing low dielectric constant silicon carbide layers | |
| US8569179B2 (en) | Method for etching organic hardmasks | |
| JP5271255B2 (ja) | 損傷を受けた誘電材料の除去方法 | |
| US7129175B2 (en) | Method of manufacturing semiconductor device | |
| US8664124B2 (en) | Method for etching organic hardmasks | |
| US6777171B2 (en) | Fluorine-containing layers for damascene structures | |
| EP1209728A2 (en) | Method of depositing organosilicate layers | |
| KR20060127250A (ko) | 금속 에칭 하드마스크 분야용 비정질 탄소막 증착 방법 | |
| US7064060B2 (en) | Method for manufacturing semiconductor device | |
| JP2004006627A (ja) | 多孔質低ｋ誘電体膜を分離する構造および方法 | |
| US6720251B1 (en) | Applications and methods of making nitrogen-free anti-reflective layers for semiconductor processing | |
| US20040185674A1 (en) | Nitrogen-free hard mask over low K dielectric | |
| US6713386B1 (en) | Method of preventing resist poisoning in dual damascene structures | |
| US6799907B2 (en) | Plasma enhanced method for increasing silicon-containing photoresist selectivity | |
| US20010005635A1 (en) | Ashing method and method of producing wired device | |
| JP4197277B2 (ja) | 半導体装置及びその製造方法 | |
| KR101106425B1 (ko) | 질소-비함유 유전성 반사방지 코팅부 및 하드마스크 | |
| JP2005268321A (ja) | 半導体装置の製造方法 | |
| US6903007B1 (en) | Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing | |
| KR100190498B1 (ko) | 다결정실리콘막의 에칭방법 | |
| JP2005327873A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4197277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |