JP2005049772A - エレクトロクロミック表示装置 - Google Patents

Abstract

【課題】本発明は、より薄型化が可能なエレクトロクロミック表示装置の提供を目的とする。
【解決手段】本発明のエレクトロクロミック表示装置は、画素電極１５とエレクトロクロミック層３０が形成されたアレイ側基板１０と、対向電極５３とエレクトロクロミック層５４が形成されたカラーフィルタ側基板５０と、アレイ側基板１０とカラーフィルタ側基板５０との間に注入された電解層８０からなるエレクトロクロミック表示装置において、画素電極１５を反射電極材料により形成することで、コントラスト向上のための着色剤を電解層８０に含有する必要がなく、電解層８０を薄くすることができる。
【選択図】 図１

Description

本発明はエレクトロクロミック現象を利用して画像表示を行うエレクトロクロミック表示装置に関する。

情報の保持エネルギーが不要、保存が確実、見やすい、手軽に読むことができる、など紙としての特性と、情報の書き換えができる、などの電子ディスプレイとしての特性を兼ね備えた新たな表示メディアとして電子ペーパーが最近ますます注目されてきている。

この電子ペーパーにおける表示原理としては、様々なものが知られている。例えばマイクロカプセル型電気泳動表示法と呼ばれているカプセルの中に＋と−に帯電した黒と白の粒子を閉じ込めたものを電極間で移動させるもの。またツイストボール表示法と呼ばれる、白と黒に塗り分けられた球形粒子の向きを制御するもの。これらは何れも物理的な現象を利用して表示を行うものである。

他方、化学的な現象を利用して表示を行うものも知られている。その中でも、電極間に電圧を印加して酸化還元反応により着色または消去を起すエレクトロクロミック現象を利用したものが知られている。これはたとえば特許文献１に記載されている。
特開平１０−２３２４１３号公報

エレクトロクロミック現象を利用したエレクトロクロミック表示装置の場合、一対の基板それぞれに電極を形成し、その電極上にエレクトロクロミック膜を形成し、両基板間で電解層を挟む構造となっている。この電解層には通常コントラストの向上のため白色粒子などの着色剤が含有される。しかし着色剤は電解層に一定の割合で含有されており、あまり電解層を薄くすると目的とするコントラストが確保できなくなるため、エレクトロクロミック表示装置の薄型化にも限界がある。

そこで本発明は、より薄型化が可能なエレクトロクロミック表示装置の提供を目的とする。

上記課題を解決するために本発明のエレクトロクロミック表示装置は、画素電極と、対向電極と、前記画素電極と前記対向電極間に形成されるエレクトロクロミック層及び電解層で構成された画素を複数備えるエレクトロクロミック表示装置において、前記画素電極は、反射電極材料からなることを特徴とする。

また、前記画素電極の表面は、凹凸形状となっていることを特徴とする。そして前電解層の層厚は、５〜５０μｍであることを特徴とする。

画素電極と対向電極と前素電極とエレクトロクロミック層及び電解層で構成された画素を複数備えるエレクトロクロミック表示装置において、画素電極が反射電極材料で形成されているため、コントラスト向上のための着色剤を電解層に含有する必要がなく、電解層を薄くすることができ、より薄型のエレクトロクロミック表示装置を提供することができる。

以下、本発明を実施するための形態を図に基づいて説明する。本実施形態において、エレクトロクロミック表示装置は、８インチから１０インチ程度のもので、画素ピッチが８０〜１００μｍのものについて示している。図１は本実施形態のエレクトロクロミック表示装置の画素の断面概略図、図２はその画素の平面図、図３はその画素の回路図を模式的に示した図である。なお図１と図２とでは各構成要素の大きさ、形状等が異なっている。

エレクトロクロミック表示装置は、アレイ側基板１０と、カラーフィルタ側基板５０と、両基板の間に挟まれた電解層８０から構成されている。

アレイ側基板１０には、ガラス基板１１上に複数のゲート線１２と、複数のソース線１３とがマトリクス状に配線されている。このゲート線１２とソース線１３に囲まれた領域が一つの画素に相当する。各画素には、スイッチング用のＴＦＴ１４と、ＴＦＴ１４に接続する画素電極１５と、画素電極１５上に積層されたエレクトロクロミック層３０が形成されている。

ガラス基板１１上には、複数のゲート線１２が、ＡｌとＭｏの積層により形成される。またゲート線１２を形成するときに、ＴＦＴ１４のゲート電極１６が同時に形成される(図１では図示せず)。このゲート電極１６は図２に示すように、一画素の面積の６５％程度の大きさを有しており、その形状も画素の形状と略同様の縦長の長方形をしている。スイッチング用のＴＦＴ１４は、ＯＮ状態となったときに、できるだけ大きな電流を流せるほうが酸化還元反応するうえで好ましい。そのためゲート電極１６をできるだけ大きく形成している。

ガラス基板１１上には、ＳｉＮｘからなるゲート絶縁膜１７が積層され、このゲート絶縁膜１７によってゲート線１２やゲート電極１６を覆っている。ゲート絶縁膜１７上にはアモルファスシリコン層（以下、ａ−Ｓｉという）が積層され、フォトリソグラフィー法によりＴＦＴ１４の半導体層１８に該当する部分だけ残される（図２では破線で示す）。このとき半導体層１８は、ゲート電極１６の大部分を覆うような形状となっている。

ゲート絶縁膜１７や半導体層１８上には、ＡｌとＭｏを積層した金属層が形成され、この金属層をフォトリソグラフィー法によりパターニングして、ソース線１３やＴＦＴ１４のソース電極１９、ドレイン電極２０などを形成する。このときソース線１３はゲート線１２と直交して設けられ、ソース線１３からはゲート線１２との交差部付近でソース電極１９が突出している。

ソース電極１９は、外縁がゲート電極１６の外縁に沿った形状をしていると共に、ソース線１３に沿って長く伸びるＵ字状の凹部を有する形状となっており、図２においては２つからなら凹部を有する形状を示している。ドレイン電極２０は、ソース電極１３のＵ字状凹部の間に位置する細く長い棒状の凸部を有する形状となっており、ソース電極１９の凹部に対応するように２つの凸部を有している。

スイッチング用のＴＦＴ１４は、ＯＮ状態となったときに、できるだけ大きな電流を流せるほうが酸化還元反応するうえで好ましい。特に半導体層１８にａ−Ｓｉを用いたＴＦＴ１４は、ポリシリコンを用いたものに比べて製造が容易などの利点を有するものの、ポリシリコンを用いたものよりも電流が流れ難いため、ＴＦＴ１４をできるだけ大きくする必要がある。電流を流しやすくするためには、チャネル長を小さくしてチャネル幅を大きくすればよいが、チャネル長を小さくすることは製造時術上の限界があるため、ＴＦＴ１４をできるだけ大きくして、チャネル幅を大きくした方が有効である。ＴＦＴの大きさは、一画素領域の半分以上、より好ましくは６０％以上を占めているとよい。

そこで、ソース電極１９、ドレイン電極２０の形状を工夫して、ＴＦＴ１４がＯＮ状態になった際にソース・ドレイン間にできるだけ電流が流れるように工夫している。つまりＴＦＴ１４のゲート電極１６を画素の形状に対応した縦長形状にして、ソース電極１９とドレイン電極２０を細長くすることで、限られたスペース内でチャネル幅を大きく取ることができる。さらにソース電極１９にＵ字状の凹部を設け、この凹部の間にドレイン電極２０を配置することで、ドレイン電極２０の両側にソース電極１９が位置して、チャネル幅が２倍になるため、少ないスペースで有効にチャネル幅を大きくすることができる。

ソース線１３やＴＦＴ１４を覆うように絶縁膜２１が形成されている。なお、図示していないが、絶縁膜２１は二層からなっており、下層はＳｉＮｘなどの無機絶縁膜で形成されて、上層は感光性アクリル樹脂などの有機絶縁膜で形成されている。そして有機絶縁膜上に無数の凹凸を形成している（図示せず）。このように、絶縁膜２１表面に凹凸を形成したのは、後述する画素電極１５の材料に金属からなる反射電極材料を用いることで、外光を画素電極１５で反射する画素電極反射型のエレクトロクロミック表示装置とするためである。

一般的なエレクトロクロミック表示装置の場合、コントラストを向上させるため、電解層８０に着色剤が含有されている。この着色剤は着色用の白色粒子が用いられ、具体的には酸化カルシウム、酸化マグネシウム、二酸化チタンなどの無機粒子が挙げられる。このような無機粒子を用いる場合は、電解層８０に一定の割合で混ぜなくてはならない。またそのような電解層８０を用いる場合、必要以上に電解層８０を薄くすると良好なコントラストを確保できなくなるため、電解層８０の厚さもある程度必要になる。また電解層８０を薄くすると無機粒子によってアレイ側基板１０とカラーフィルタ側基板５０との間で短絡が生じる恐れもある。

しかしながら画素電極反射型のエレクトロクロミック表示装置であれば、上記問題の恐れがないため、アレイ側基板１０とカラーフィルタ側基板５０との間を狭くすることができる。また、エレクトロクロミック表示装置の場合、電子書籍や街頭広告など、サイズや用途がある程度限られてくることが多く、その際の観察位置もある程度限定されてくるため、着色剤などを用いて広い視野角を確保するよりも、特定方向のコントラストを高くしたほうがよい。したがって画素電極表面に凹凸を設け、光の反射方向を一定方向に集約する画素電極反射型のエレクトロクロミック表示装置であれば任意の方向のコントラストを高くすることができる。この画素電極表面に形成される凹凸の傾斜角度は、一定方向に光を集光するために、大体１０°となっている。

ドレイン電極２０の半導体層１８と重ならない部分において、この絶縁膜２１にコンタクトホール２２が形成されている。また絶縁膜２１上にＡｌからなる反射電極材料が積層され、この反射電極材料をフォトリソグラフィー法によりパターニングして画素電極１５が形成される。反射電極材料として、具体的には反射効率や導電率などの点から、ＡｇやＡｌがよい。ＴＦＴ１４のドレイン電極２０はコンタクトホール２２を介して画素電極１５と接続する。この画素電極１５は下部に位置する絶縁膜２１の影響によりその表面が凹凸状になる。またこの画素電極１５の面積は一画素の面積より少し小さい程度であり、画素電極１５の面積を大きくすることにより、表示として使える領域及び反射可能な領域を広くしている。画素電極１５の端部は、隣接する画素電極１５と接触しなければ、ゲート線１２やソース線１３と平面的に見て一部重なっていてもよい。

画素電極１５の周りには隣接する画素電極１５及び、隣接するエレクトロクロミック層３０同士が短絡するのを防止する短絡防止手段が設けられている。具体的には、画素電極１５を囲むように形成された隔壁２３である。この隔壁２３はゲート線１２とソース線１３上の絶縁膜２１の上にノボラック樹脂で形成されている。その高さは、エレクトロクロミック層３０の厚さと略同様となっており、本実施形態においては１０μｍ程度となっている。より高精細な表示を行おうとすると、一画素の大きさがより小さくなると共に、画素と画素との間も狭くなり、隣接する画素との間で画素電極１５の短絡が発生する恐れがある。特に今後より高精細化が進んでくると、隣接する画素間、この場合画素電極１５と画素電極１５との間の距離は大体５μｍから３０μｍとなり、短絡が発生する恐れがますます高くなる。

しかし、このように短絡防止手段を設けることにより、隣接する画素電極１５同士の短絡を防止することができ、また画素電極１５上に形成されるエレクトロクロミック層３０が隣接するエレクトロクロミック層３０と短絡するのを防止することもできる。なお隔壁２３は絶縁体であればよく、ノボラック樹脂以外の有機樹脂または無機樹脂で形成してもよい。また隔壁２３以外の短絡防止手段としては、例えば隣接する画素との間において絶縁膜２１に溝を形成してもよい。

画素電極１５上で隔壁２３に囲まれた領域にはエレクトロクロミック層３０が形成される。エレクトロクロミック層３０は、電気化学的な酸化または還元反応によって、着色、消色を示す物質からなり、一般的なエレクトロクロミック表示装置に用いられるものであれば使用できる。例えば酸化タングステン、酸化チタン、酸化モリブデン、酸化イリジウム、酸化ニッケル、酸化バナジウム、窒化スズ、窒化インジウム、ポリチオフェン、ポリピロール、金属フタロシアニン、ビオロゲン、などが挙げられる。また国際公開第９７／３５２２７号などに記載されているような、ナノ粒子薄膜状のものを用いてもよい。ナノ粒子薄膜状のものを用いることで、酸化還元反応を早め表示応答の高速化を図ったり、コントラストの向上を図ることができる。本実施形態においても、このナノ粒子薄膜状のものを用いていおり、本実施形態において具体的には、ＳｂをドープしたＳｎＯ２からなるナノ粒子薄膜を用いている。

エレクトロクロミック層３０の形成方法は、公知の方法、例えば真空蒸着法、スパッタリング法、などにより画素電極１５上に直接形成してもよいが、本実施形態におけるナノ粒子薄膜の形成方法は、ＳｂをドープしたＳｎＯ２からなるナノ粒子をスクリーン印刷法により各画素電極１５上にまず形成する。このようにスクリーン印刷法によることで生産性を高めることができる。また本実施形態においては、画素電極１５の外縁を囲う隔壁２１が形成されているため、この隔壁２１を利用することでナノ粒子薄膜を画素電極１５上に高精度に形成できる。とくに、ナノ粒子薄膜の形成方法がスクリーン印刷法によるものであれば、この隔壁２１により形成された画素電極１５上のスペースに、高さ、面積等極めて正確にナノ粒子薄膜を形成できる。そしてこの後、ナノ粒子薄膜を焼結、また酸化或いは還元された化合物を吸着させるなどの工程を経て、エレクトロクロミック層３０を形成する。

カラーフィル側基板５０には、ガラス基板５１上に各画素に対応して設けられたカラーフィルタ５２と、対向電極５３と、対向電極５３上に積層されたエレクトロクロミック層５４が形成されている。

ガラス基板５１上には、各画素を区切るようにブラックマトリクス５５が形成され、ブラックマトリクス５５の開口部には各画素に対応したカラーフィルタ５２が形成されている。カラーフィルタ５２は例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色からなり、各画素に対応して３色のうち何れか１色が配置されている。カラーフィルタ５２上には例えばＩＴＯやＩＺＯなどからなる対向電極５３が積層される。

対向電極５３上にはエレクトロクロミック層５４が形成される。このエレクトロクロミック層５４はアレイ側基板１０と同様にナノ粒子薄膜からなるものを用いて形成している。本実施形態において具体的には、ＴｉＯ２からなるナノ粒子薄膜を用いている。ナノ粒子薄膜を対向電極５３上に形成した後、ナノ粒子薄膜を焼結、また酸化或いは還元された化合物を吸着させるなどの工程を経て、エレクトロクロミック層５４を形成する。そしてアレイ側基板１０とカラーフィルタ側基板５０とを対向配置させる。

電解層８０は、溶媒中に含まれるイオンにより電荷を運ぶ役割を果たすものである。電解層８０としては、一般的なエレクトロクロミック表示装置に用いられているものであればよく、構成物質や形成方法などに特に限定はない。液体の電解層、ゲル系の電解層、或は固体系の電解層でも構わない。

液体の電解層としては、溶媒に電解質を溶かしたものを用いることができる。具体的なものとしては、溶媒として、水、プロピレンカーボネート、エチレンカーボネート、γ−ブチロラクトン、などが挙げられる。具体的な電解質としては、酸類は硫酸、塩酸、などが挙げられる。アルカリ類としては、水酸化ナトリウム、水酸化カリウム、水酸化リチウム、などが挙げられる。塩類は、過塩素酸リチウム、過塩素酸ナトリウム、過塩素酸銀などのアルカリ（土類）金属塩等の無機イオン塩や４級アンモニウム塩や環状４級アンモニウム塩、などが挙げられる。

ゲル系の電解層としては、具体的には、アセトニトリルやエチレンカーボネート、プロピレンカーボネートもしくはその混合物に対して、ポリアクリロニトリル、ポリアクリルアミドなどのポリマーを混入して重合させたものが挙げられる。

固体系の電解層としては、具体的には、ポリエチレンオキサイドなどの高分子側鎖にスルホンイミド塩やアルキルイミダゾリウム塩、テトラシアノキノジメタン塩などの塩を持つものが挙げられる。

電解層８０が液体の電解層であれば、アレイ側基板１０、或いはカラーフィルタ側基板５０の周縁部にシール材を塗布する。その際電解層８０の材料を注入するための注入口を形成するようにシール材を塗布しておく。そして両基板を貼り合せ、両基板間に生じる一定のギャップの中に、注入口を介して電解層８０の材料が注入される。なお両基板間に生じる一定のギャップが後述する電解層８０の層厚となるように、シール材は塗布されている。また電解質層８０の材料の注入方法は、例えば真空注入法など、公知の方法を用いればよい。

電解層８０の層厚は、約５μｍから約５０μｍの間であり、好ましくは約７μｍから約３０μｍの間が好ましい。電解層８０の層厚があまり広くなってくると、観察者が表示装置を観察した際に、１つの画素を通して、隣接する画素の表示状態までもが認識されてしまう恐れがあるため、できるだけ電解層８０の層厚は狭い方が好ましい。他方電解層８０の層厚があまり狭くなってしまうと、その役割を不十分となったり、アレイ側基板１０とカラーフィルタ側基板５０との間が異物によりショートする恐れが高くなったり、また製造技術上の問題などが考えられるため、上記の層厚が適当なものである。

なお、本実施形態においては、図示していないが、球状スペーサをアレイ側基板１０に散布している。これにより電解層８０の層厚をエレクトロクロミック表示装置全体で一定に保つことができ、安定した表示が可能となると共に、アレイ側基板１０上に柱状スペーサを形成するのに比べ簡単に行える。この球状スペーサの数は、例えば液晶表示装置におけるセルギャップを厳密に制御するための球状スペーサのように、一画素に数個の割合で存在する必要はなく、複数の画素に一個の割合で散布してあればよい。したがって球状スペーサが表示に与える影響はほとんどない。

エレクトロクロミック表示装置には、各画素を選択するためのゲート線駆動回路とソース線駆動回路（共に図示せず）がそれぞれゲート線１２の端部側とソース線１３の端部側に設けられ、このゲート線駆動回路とソース線駆動回路を制御する信号制御部（図示せず）が設けられている。信号制御部により制御されたゲート線駆動回路により、所定のゲート線１２にゲート信号が加えられる。このゲート信号がスイッチング用のＴＦＴ１４のゲート電極１６に加わり、ＴＦＴ１４がＯＮ状態となる。所定のソース線１３に加えられたソース信号が、ＴＦＴ１４のソース電極１９からドレイン電極２０を経て画素電極１５へ加えられ、表示素子９０で表示が行われる。

他の実施形態であるエレクトロクロミック表示装置の回路図を模式的に示したものを図４、図５、図６、図７、図８に示す。なお、図３と同様のものを示している場合には同様の符号を付している。

図４は図３の電圧駆動回路によるものと異なり、電流駆動回路により表示を行うものである。スイッチング用のＴＦＴ１４の他に、ソース配線１３に沿って形成された電力供給線（Ｖｄｄ）、表示素子９０にこの電力供給線（Ｖｄｄ）より電流を供給するためのＴＦＴ１０１が各画素に形成されている。ＴＦＴ１０１のゲート電極はＴＦＴ１４のドレイン電極２０に、ＴＦＴ１０１のソース電極は電力供給線（Ｖｄｄ）に、ＴＦＴ１０１のドレイン電極は表示素子９０にそれぞれ接続する。

このような電流駆動回路により、図３のものに比べ、表示素子９０へより大きな電流を供給することができ、酸化還元反応をより高速に行うことができる。なお本実施形態の場合、電力供給線（Ｖｄｄ）には例えば黒表示用の１０Ｖと白表示用の０Ｖのように、２種類に振り分けた電力供給を行うのがよい。また階調表示を行う場合には、フレームレート階調法が適している。

なお、ＴＦＴ１４とＴＦＴ１０１は共にＮ型のＴＦＴ、つまり電子をキャリアとするＴＦＴからなるため、共に半導体層にａ−Ｓｉを用いることができ、同一工程で作成できる。また電力供給線（Ｖｄｄ）は必ずしもソース配線１３に沿って形成されている必要はなく、ゲート線１２に沿って形成されていてもよく、何れにしろ、各画素に電力を供給できるようになっていればよい。

図５は、前記の実施形態のような電流駆動回路において、各画素にスイッチング手段と、電位制御手段とを設けたものを示している。具体的には、スイッチング手段としてＮ型のスイッチング用ＴＦＴ１４を用い、電位制御手段としてＰ型ＴＦＴとＮ型ＴＦＴからなるＣＭＯＳ１０２を用いている。ＣＭＯＳ１０２の入力端はＴＦＴ１４のドレイン電極２０と接続し、ＣＭＯＳ１０２の出力端は表示素子９０へ接続している。このようにすることで、酸化還元反応をより高速に行うことができ、電位制御手段により電圧階調法による階調表示も行うことがでる。なお本実施形態においてＣＭＯＳ１０２を用いているため、ＴＦＴの半導体層にポリシリコンを用いることになる。したがって、消費電力を抑えたり、周辺の駆動回路を一体に形成することが可能となるなどの効果を有する。またスイッチング用ＴＦＴ１４の半導体層１８もポリシリコンで作成することができる。

図６は、図５と同様に各画素にスイッチング手段と電位制御手段を設けたものを示している。図５と異なる点は、電位制御手段としてＣＭＯＳ１０２ではなく、Ｐ型或はＮ型のＴＦＴ１０３を２つ用いている点である（図ではＮ型のものを示している）。したがってＴＦＴの半導体層にポリシリコンを用いなくともａ−Ｓｉを用いて製造することができるので、製造が容易などの効果を有する。なお画素ごとに形成されたこれらＴＦＴが総てＮ型のＴＦＴであるため、共に半導体層にａ−Ｓｉを用いればよいので、各画素にＰ型、Ｎ型のＴＦＴが混在するものに比べ製造工程の増加を抑えることができる。

図７は、前記の実施形態のような電流駆動回路において、各画素にスイッチング手段と、書き換え指定手段と、電位制御手段と、電源遮断手段とを設けたものを示している。具体的には、スイッチング手段としてスイッチング用ＴＦＴ１４を用い、書き換え指定手段としてＮ型のＴＦＴ１０４とコンデンサ１０５、電位制御手段としてＣＭＯＳ１０６、電力遮断手段として２つのＮ型ＴＦＴ１０７を用いている。ＴＦＴ１０４のゲート電極はゲート線１２と平行に走るワード線１０８に接続し、ＴＦＴ１０４のソース電極はソース線１３に接続し、ＴＦＴ１０４のドレイン電極はコンデンサ１０５に接続すると共に、ＴＦＴ１０７のそれぞれのゲート電極に接続する。ＴＦＴ１０７のソース電極は、２本の電力供給線（Ｖｄｄ）（Ｖｓｓ）の何れかと各々接続している。ＴＦＴ１０７のドレイン電極は、ＣＭＯＳ１０６を構成するＰ型ＴＦＴとＮ型ＴＦＴの何れかと各々接続し、ＣＭＯＳ１０６の入力端はＴＦＴ１４のドレイン電極２０と接続し、ＣＭＯＳ１０６の出力端は表示素子９０へ接続する。これにより、ワード線１０８とソース線１３により選択された各画素において、書き換えが必要か否かが指定され、書き換えが必要と指定された画素においては、電力供給が行われ、書き換えが不要と指定された画素においては、電力供給が行われないこととなる。

エレクトロクロミック表示装置の場合、所謂表示のメモリ性を有しているため、対応する画素の表示が前回の選択時と同じであれば、そのままの表示を保持しておいた方が消費電力の低減につながる。そこで各画素に書き換え指定手段と、電力遮断手段とを設けることで、前回選択時の表示状態と今回選択時の表示状態に変化がなければ、書き換え指定手段により、書き換え不要と指示し、電力遮断手段において電力の供給を遮断する。前回選択時の表示状態と今回選択時の表示状態に変化があれば、書き換え指定手段により、書き換え必要と指示し、電力遮断手段において電力の供給を遮断しない。このようにすれば、エレクトロクロミック表示装置における消費電力の低減を図ることができる。なお本実施形態においてもＣＭＯＳ１０６を用いているため、ＴＦＴの半導体層にポリシリコンを用いることになる。

図８は、図７と同様に各画素にスイッチング手段と、書き換え指定手段と、電位制御手段と、電源遮断手段とを設けたものを示している。図７と異なる点は、電位制御手段としてＣＭＯＳ１０６ではなく、Ｐ型或はＮ型のＴＦＴ１０９を用いている点である（図ではＮ型のものを示している）。したがってＴＦＴの半導体層にポリシリコンを用いなくともａ−Ｓｉを用いて製造することができるので、製造が容易などの効果を有する。なお画素ごとに形成されたこれらＴＦＴが総てＮ型のＴＦＴであるため、共に半導体層にａ−Ｓｉを用いればよいので、各画素にＰ型、Ｎ型のＴＦＴが混在するものに比べ製造工程の増加を抑えることができる。

なお、図４から図８に示した回路図において、電力供給線（Ｖｄｄ）、（Ｖｓｓ）が示されており、この電力供給線の端部は電源へと接続する。この場合電源から遠ざかるほど配線抵抗により電力供給能力が低下する恐れがある。そこで電力供給線の両端を電源へ接続したり、隣り合う電力供給線同士を１箇所以上の結線ポイントを介して互いに接続したりして、電力供給能力の低下を防止してもよい。その際結線ポイントを梯子状にしておけば、電力供給線のうちの１本が断線したとしても、電力供給が可能となる。

なお、本発明の用紙を逸脱しない範囲であれば上記実施形態以外の形態も可能である。例えば、ガラス基板１１の他に、プラスチック基板等、他の絶縁性基板を用いても構わない。また絶縁性基板は可撓性を持ったフィルム状のもでも構わない。

本発明の実施形態のエレクトロクロミック表示装置の画素の断面概略図を示す。 本発明の実施形態のエレクトロクロミック表示装置の画素の平面図を示す。 本発明の実施形態のエレクトロクロミック表示装置の画素の回路図を示す。 他の実施形態における画素の回路図を示す。 他の実施形態における画素の回路図を示す。 他の実施形態における画素の回路図を示す。 他の実施形態における画素の回路図を示す。 他の実施形態における画素の回路図を示す。

符号の説明

１０ アレイ側基板
１１、５１ ガラス基板
１２ ゲート線
１３ ソース線
１４ ＴＦＴ
１５ 画素電極
１６ ゲート電極
１８ 半導体層
２１ 絶縁膜
２３ 隔壁
３０、５４ エレクトロクミック層
５０ カラーフィルタ側基板
５２ カラーフィルタ
５３ 対向電極
８０ 電解層

Claims (11)

1. 画素電極と、対向電極と、前記画素電極と前記対向電極間に形成されるエレクトロクロミック層及び電解層で構成された画素を複数備えるエレクトロクロミック表示装置において、前記画素電極は、反射電極材料からなることを特徴とするエレクトロクロミック表示装置。
2. 前記画素電極の表面は、凹凸形状となっていることを特徴とする請求項１に記載のエレクトロクロミック表示装置。
3. 前記画素電極表面の凹凸の傾斜角度は、大体１０°であることこと特徴とする請求項１又は２に記載のエレクトロクロミック表示装置。
4. 前電解層の層厚は、５〜５０μｍであることを特徴とする請求項１〜３の何れか一項に記載のエレクトロクロミック表示装置。
5. 前記電解層には、球状スペーサが配置されていることを特徴とする請求項１〜４の何れか一項に記載のエレクトロクロミック表示装置。
6. 前記電解層は、液体の電解層からなることを特徴とする請求項１〜５の何れか一項に記載のエレクトロクロミック表示装置。
7. 隣り合う前記画素電極間の距離は、大体５μｍから３０μｍであることを特徴とする請求項１〜６の何れか一項に記載のエレクトロクロミック表示装置。
8. 前記画素電極には前記エレクトロクロミック層がそれぞれ形成されており、該画素電極及びエレクトロクロミック層の周辺には短絡防止手段が設けられていることを特徴とする請求項１〜７の何れか一項に記載のエレクトロクロミック表示装置。
9. 前記短絡防止手段は、前記画素電極を囲むように形成された隔壁であることを特徴とする請求項８に記載のエレクトロクロミック表示装置。
10. 前記隔壁の高さは、前記画素電極に形成された前記エレクトロクロミック層と略同じ高さであることを特徴とうする請求項９に記載のエレクトロクロミック表示装置。
11. 前記画素電極材料は、Ａｌ又はＡｇからなることを特徴とする請求項１〜１０の何れか一項に記載のエレクトロクロミック表示装置。

Images