JP2001264823A - エレクトロクロミック表示装置 - Google Patents
エレクトロクロミック表示装置Info
- Publication number
- JP2001264823A JP2001264823A JP2000078018A JP2000078018A JP2001264823A JP 2001264823 A JP2001264823 A JP 2001264823A JP 2000078018 A JP2000078018 A JP 2000078018A JP 2000078018 A JP2000078018 A JP 2000078018A JP 2001264823 A JP2001264823 A JP 2001264823A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display device
- pixel electrode
- film
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 反射光を明るくし、１行全画素への書き込み
時間を短くする。 【解決手段】 ＴＦＴ素子２４および信号配線パターン
上に、凹凸が形成された絶縁性樹脂層２７を形成し、そ
の上に反射率の高いメタルの画素電極２９とＥＣ薄膜３
０とを積層する。こうして、画素電極２９を、絶縁性樹
脂層２７を介してＴＦＴ素子２４や配線パターン部と重
ねて大きく、反射率を高く、表面に凹凸を設けて形成す
ることによって、明るく指向性の少ない表示を行う。ま
た、各ソース配線の夫々にＴＦＴ素子を設け、このＴＦ
Ｔ素子のオン時間を制御して各画素への書き込みレベル
を設定することによって、行方向への隣接画素を同電位
の電圧が印加されるか非導通状態にする。こうして、隣
接画素に電解質３３を介して電流が流れ込む表示異常を
なくす。さらに、選択行の全画素の書き込みを同時にス
タートして、１行の全画素への書き込み時間を短くす
る。
時間を短くする。 【解決手段】 ＴＦＴ素子２４および信号配線パターン
上に、凹凸が形成された絶縁性樹脂層２７を形成し、そ
の上に反射率の高いメタルの画素電極２９とＥＣ薄膜３
０とを積層する。こうして、画素電極２９を、絶縁性樹
脂層２７を介してＴＦＴ素子２４や配線パターン部と重
ねて大きく、反射率を高く、表面に凹凸を設けて形成す
ることによって、明るく指向性の少ない表示を行う。ま
た、各ソース配線の夫々にＴＦＴ素子を設け、このＴＦ
Ｔ素子のオン時間を制御して各画素への書き込みレベル
を設定することによって、行方向への隣接画素を同電位
の電圧が印加されるか非導通状態にする。こうして、隣
接画素に電解質３３を介して電流が流れ込む表示異常を
なくす。さらに、選択行の全画素の書き込みを同時にス
タートして、１行の全画素への書き込み時間を短くす
る。
Description
【０００１】
【発明の属する技術分野】この発明は、明るさと表示メ
モリ性の利点を活かして画像表示ボード等に用いられる
エレクトロクロミック表示装置に関する。
モリ性の利点を活かして画像表示ボード等に用いられる
エレクトロクロミック表示装置に関する。
【０００２】
【従来の技術】表示装置として、電気化学の酸化還元反
応を利用して表示を行うエレクトロクロミック素子(以
下、ＥＣＤと言う)を用いたものが従来より良く知られ
ている。このＥＣＤは偏光板を用いないので明るく、ま
た表示にメモリ性があり、書き換えの少ない用途の場合
には、低消費電力の利点を発揮できる表示素子である。
応を利用して表示を行うエレクトロクロミック素子(以
下、ＥＣＤと言う)を用いたものが従来より良く知られ
ている。このＥＣＤは偏光板を用いないので明るく、ま
た表示にメモリ性があり、書き換えの少ない用途の場合
には、低消費電力の利点を発揮できる表示素子である。
【０００３】このＥＣＤでマトリックス表示を行う方法
として、ＴＦＴ素子を利用することが以前より提案され
ており、その一構造例を図４に示す。図４において、
１,２はガラス基板であり、３〜８はＴＦＴ(薄膜トラン
ジスタ)素子の概略構造を示したものである。このＴＦ
Ｔ素子は、ガラス基板１上にパターニングされたゲート
配線３の上に層間絶縁膜４を形成し、半導体５を介して
ソース電極７とドレイン電極８とが形成されている。
尚、６はチャネルである。
として、ＴＦＴ素子を利用することが以前より提案され
ており、その一構造例を図４に示す。図４において、
１,２はガラス基板であり、３〜８はＴＦＴ(薄膜トラン
ジスタ)素子の概略構造を示したものである。このＴＦ
Ｔ素子は、ガラス基板１上にパターニングされたゲート
配線３の上に層間絶縁膜４を形成し、半導体５を介して
ソース電極７とドレイン電極８とが形成されている。
尚、６はチャネルである。
【０００４】そして、上記ドレイン電極８に接続された
透明電極９上に、ＥＣ(エレクトロクロミズム)薄膜１０
が成膜されている。このＥＣ薄膜１０の材料としては、
酸化タングステンや酸化イリジウム等の無機材料系、あ
るいは、ビオロゲン,プルシアンブルーやアントラキノ
ン系の有機材料系が一般的に知られている。
透明電極９上に、ＥＣ(エレクトロクロミズム)薄膜１０
が成膜されている。このＥＣ薄膜１０の材料としては、
酸化タングステンや酸化イリジウム等の無機材料系、あ
るいは、ビオロゲン,プルシアンブルーやアントラキノ
ン系の有機材料系が一般的に知られている。
【０００５】一方、上記ＴＦＴ素子が形成されたＴＦＴ
側基板に対向する対向基板は、ガラス基板２上に透明電
極１１が全面に形成され、反射型であれば更にその上に
白色拡散板１２が形成された構造を有している。そし
て、上記ＴＦＴ側基板と対向基板との間に、使用するＥ
Ｃ薄膜材料に適した電解質１３を挟み込み、シール材で
封入してＥＣＤが構成されている。
側基板に対向する対向基板は、ガラス基板２上に透明電
極１１が全面に形成され、反射型であれば更にその上に
白色拡散板１２が形成された構造を有している。そし
て、上記ＴＦＴ側基板と対向基板との間に、使用するＥ
Ｃ薄膜材料に適した電解質１３を挟み込み、シール材で
封入してＥＣＤが構成されている。
【０００６】そして、上述のようなＴＦＴ素子を用いた
ＥＣＤでマトリックス表示を行う際には、ゲート信号回
路からゲート配線３に順次電圧を印加して表示画素行を
選択し、選択された行の各画素のＴＦＴ素子をオン状態
にする。そして、ソース信号回路から、ソース配線およ
びソース電極７を介して、ＥＣ薄膜１０を反応させるた
めの発色濃度に応じた電圧を一定時間だけ供給するので
ある。
ＥＣＤでマトリックス表示を行う際には、ゲート信号回
路からゲート配線３に順次電圧を印加して表示画素行を
選択し、選択された行の各画素のＴＦＴ素子をオン状態
にする。そして、ソース信号回路から、ソース配線およ
びソース電極７を介して、ＥＣ薄膜１０を反応させるた
めの発色濃度に応じた電圧を一定時間だけ供給するので
ある。
【０００７】その場合に、上記選択された行の全画素の
透明電極９に同時に電圧を印加すると、行方向に隣接す
る画素へ電解質１３を介して電流が流れるために隣接画
素の印加電圧が変動する。したがって、ＥＣ薄膜１０の
発色レベルをコントロールできず、表示品位を損なう恐
れがある。そこで、上記ソース信号回路にシフトレジス
タを設け、ソース配線側(列側)も順次スキャンさせて、
選択された列と行との交差位置に在る１画素ずつ書き込
みを行う駆動方法が提案されている。
透明電極９に同時に電圧を印加すると、行方向に隣接す
る画素へ電解質１３を介して電流が流れるために隣接画
素の印加電圧が変動する。したがって、ＥＣ薄膜１０の
発色レベルをコントロールできず、表示品位を損なう恐
れがある。そこで、上記ソース信号回路にシフトレジス
タを設け、ソース配線側(列側)も順次スキャンさせて、
選択された列と行との交差位置に在る１画素ずつ書き込
みを行う駆動方法が提案されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来のＥＣＤには、以下のような問題がある。すなわち、
図４に示すような構造の場合には、ゲート配線３やソー
ス配線の配線部との重なりを避けるために透明電極９
(画素電極)を大きくすることができない。また、光反射
板として白色拡散板１２を使用しているために高い反射
効率が得られず、暗い外部環境においては表示が見づら
くなるという問題がある。
来のＥＣＤには、以下のような問題がある。すなわち、
図４に示すような構造の場合には、ゲート配線３やソー
ス配線の配線部との重なりを避けるために透明電極９
(画素電極)を大きくすることができない。また、光反射
板として白色拡散板１２を使用しているために高い反射
効率が得られず、暗い外部環境においては表示が見づら
くなるという問題がある。
【０００９】また、マトリックス表示を行う場合に、上
述したように液晶表示素子のごとく選択された１行の画
素に１度に書き込みを行うと、行方向に隣接した画素へ
電解質１３を介して電流が流れ、表示異常を引き起こ
す。そこで、上記ソース信号回路にシフトレジスタを設
け、信号配線(ソース配線)もスキャンさせて行方向に１
画素ずつ書き込みを行うと、１行の全画面の書き込みに
非常に時間が掛るという別の問題が発生する。
述したように液晶表示素子のごとく選択された１行の画
素に１度に書き込みを行うと、行方向に隣接した画素へ
電解質１３を介して電流が流れ、表示異常を引き起こ
す。そこで、上記ソース信号回路にシフトレジスタを設
け、信号配線(ソース配線)もスキャンさせて行方向に１
画素ずつ書き込みを行うと、１行の全画面の書き込みに
非常に時間が掛るという別の問題が発生する。
【００１０】そこで、この発明の目的は、反射光が明る
く、１行全画素への書き込み時間が短く且つ高品位表示
が可能なエレクトロクロミック表示装置を提供すること
にある。
く、１行全画素への書き込み時間が短く且つ高品位表示
が可能なエレクトロクロミック表示装置を提供すること
にある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、この発明のエレクトロクロミック表示装置は、複数
の走査配線と複数の信号配線とが互いに交差して配設さ
れると共に,上記走査配線と信号配線との交差部近傍に
第１のスイッチング素子が設けられた基板と、上記走査
配線,信号配線および第１のスイッチング素子の上を覆
って形成された絶縁性樹脂層と、上記絶縁性樹脂層上に
配設された画素電極と、上記画素電極上に配設されたＥ
Ｃ膜を備えたことを特徴としている。
め、この発明のエレクトロクロミック表示装置は、複数
の走査配線と複数の信号配線とが互いに交差して配設さ
れると共に,上記走査配線と信号配線との交差部近傍に
第１のスイッチング素子が設けられた基板と、上記走査
配線,信号配線および第１のスイッチング素子の上を覆
って形成された絶縁性樹脂層と、上記絶縁性樹脂層上に
配設された画素電極と、上記画素電極上に配設されたＥ
Ｃ膜を備えたことを特徴としている。
【００１２】上記構成によれば、画素電極は、絶縁性樹
脂層を介して走査配線,信号配線および第１のスイッチ
ング素子よりも上側に離れて配設されている。したがっ
て、上記画素電極は、上記走査配線,信号配線および第
１のスイッチング素子と重ねて配設することが可能にな
る。したがって、上記画素電極を、上記走査配線,信号
配線および第１のスイッチング素子と重ねて大きく形成
することによって、明るい表示が得られる。
脂層を介して走査配線,信号配線および第１のスイッチ
ング素子よりも上側に離れて配設されている。したがっ
て、上記画素電極は、上記走査配線,信号配線および第
１のスイッチング素子と重ねて配設することが可能にな
る。したがって、上記画素電極を、上記走査配線,信号
配線および第１のスイッチング素子と重ねて大きく形成
することによって、明るい表示が得られる。
【００１３】また、この発明のエレクトロクロミック表
示装置は、上記信号配線を上記第１のスイッチング素子
を介して画素電極に接続し、上記各信号配線に接続され
て上記各信号配線に所定電圧の電圧信号を供給する電圧
信号供給配線と、上記各信号配線と電圧信号供給配線と
の間に介設されて,夫々の信号配線に対する上記電圧信
号の供給時間を制御する第２のスイッチング素子を備え
ることが望ましい。
示装置は、上記信号配線を上記第１のスイッチング素子
を介して画素電極に接続し、上記各信号配線に接続され
て上記各信号配線に所定電圧の電圧信号を供給する電圧
信号供給配線と、上記各信号配線と電圧信号供給配線と
の間に介設されて,夫々の信号配線に対する上記電圧信
号の供給時間を制御する第２のスイッチング素子を備え
ることが望ましい。
【００１４】上記構成によれば、第２のスイッチング素
子によって、電圧信号供給配線から上記各信号配線への
所定電圧の電圧信号の供給時間が制御される。したがっ
て、上記第２のスイッチング素子の動作を、上記ＥＣ膜
の発色濃度に応じた時間だけ上記電圧信号を供給するよ
うに制御すれば、上記ＥＣ膜の発色濃度が所定電圧の印
加時間で設定される。
子によって、電圧信号供給配線から上記各信号配線への
所定電圧の電圧信号の供給時間が制御される。したがっ
て、上記第２のスイッチング素子の動作を、上記ＥＣ膜
の発色濃度に応じた時間だけ上記電圧信号を供給するよ
うに制御すれば、上記ＥＣ膜の発色濃度が所定電圧の印
加時間で設定される。
【００１５】したがって、上記走査配線の延在方向に隣
接している画素電極は、同電位の電圧が印加されている
かあるいは非導通状態になっており、隣接画素電極間に
電位差は生じない。したがって、上記ＥＣ膜と対向基板
との間に封止される電解質を介した隣接ＥＣ膜への電流
の流れは生じない。したがって、上記ＥＣ膜の発色濃度
が、上記電圧信号の印加時間で設定された発色濃度に保
たれる。さらに、そのために、１本の走査配線に沿って
配列された上記第１のスイッチング素子に対応する画素
電極への上記電圧信号の印加動作を同時に開始すること
ができ、１行の全画素への書き込み時間が短くなる。
接している画素電極は、同電位の電圧が印加されている
かあるいは非導通状態になっており、隣接画素電極間に
電位差は生じない。したがって、上記ＥＣ膜と対向基板
との間に封止される電解質を介した隣接ＥＣ膜への電流
の流れは生じない。したがって、上記ＥＣ膜の発色濃度
が、上記電圧信号の印加時間で設定された発色濃度に保
たれる。さらに、そのために、１本の走査配線に沿って
配列された上記第１のスイッチング素子に対応する画素
電極への上記電圧信号の印加動作を同時に開始すること
ができ、１行の全画素への書き込み時間が短くなる。
【００１６】また、この発明のエレクトロクロミック表
示装置は、上記第２のスイッチング素子の動作を、上記
ＥＣ膜の発色濃度に応じた時間だけ上記電圧信号を供給
するような制御信号に基づいて制御するように成すこと
が望ましい。
示装置は、上記第２のスイッチング素子の動作を、上記
ＥＣ膜の発色濃度に応じた時間だけ上記電圧信号を供給
するような制御信号に基づいて制御するように成すこと
が望ましい。
【００１７】上記構成によれば、上記ＥＣ膜の発色濃度
が、所定電圧である上記電圧信号の印加時間で設定され
る。したがって、上述したように、隣接ＥＣ膜への上記
電解質を介した電流の流れは生じない。したがって、上
記ＥＣ膜の発色濃度が、上記電圧信号の印加時間で設定
された発色濃度に保たれる。さらに、そのために、１本
の上記走査配線に沿って配列された上記第１のスイッチ
ング素子に対応する上記画素電極への上記電圧信号の印
加動作を同時に開始することができ、１行の全画素への
書き込み時間が短くなる。
が、所定電圧である上記電圧信号の印加時間で設定され
る。したがって、上述したように、隣接ＥＣ膜への上記
電解質を介した電流の流れは生じない。したがって、上
記ＥＣ膜の発色濃度が、上記電圧信号の印加時間で設定
された発色濃度に保たれる。さらに、そのために、１本
の上記走査配線に沿って配列された上記第１のスイッチ
ング素子に対応する上記画素電極への上記電圧信号の印
加動作を同時に開始することができ、１行の全画素への
書き込み時間が短くなる。
【００１８】また、この発明のエレクトロクロミック表
示装置は、上記絶縁性樹脂層の表面に凹凸を形成し、上
記絶縁性樹脂層とＥＣ膜との間に所定反射率以上の反射
率を有する金属で成る反射膜を配設することが望まし
い。
示装置は、上記絶縁性樹脂層の表面に凹凸を形成し、上
記絶縁性樹脂層とＥＣ膜との間に所定反射率以上の反射
率を有する金属で成る反射膜を配設することが望まし
い。
【００１９】上記構成によれば、上記絶縁性樹脂層とＥ
Ｃ膜との間に高い反射率の反射膜が存在する。したがっ
て、上記ＥＣ膜からの発色光は上記反射膜によって高い
反射効率で反射され、暗い外部環境においても明るい表
示が得られる。その際に、上記凹凸を有する絶縁性樹脂
層に積層されて形成される上記反射膜の表面には、凹凸
が形成されている。したがって、正反射成分が少なく、
指向性の少ない表示が得られる。さらに、上記凹凸を有
する絶縁性樹脂層に積層されて形成される上記ＥＣ膜に
は凹凸が形成される。したがって、上記ＥＣ膜の表面積
が広くなり色が濃く見え、明るく見やすい表示が得られ
る。
Ｃ膜との間に高い反射率の反射膜が存在する。したがっ
て、上記ＥＣ膜からの発色光は上記反射膜によって高い
反射効率で反射され、暗い外部環境においても明るい表
示が得られる。その際に、上記凹凸を有する絶縁性樹脂
層に積層されて形成される上記反射膜の表面には、凹凸
が形成されている。したがって、正反射成分が少なく、
指向性の少ない表示が得られる。さらに、上記凹凸を有
する絶縁性樹脂層に積層されて形成される上記ＥＣ膜に
は凹凸が形成される。したがって、上記ＥＣ膜の表面積
が広くなり色が濃く見え、明るく見やすい表示が得られ
る。
【００２０】また、この発明のエレクトロクロミック表
示装置は、上記反射膜を上記画素電極で構成することが
望ましい。
示装置は、上記反射膜を上記画素電極で構成することが
望ましい。
【００２１】上記構成によれば、上記画素電極が上記反
射膜として機能するので、専用の反射膜の形成が不用に
なる。こうして、エレクトロクロミック表示装置の薄型
化が図られる。
射膜として機能するので、専用の反射膜の形成が不用に
なる。こうして、エレクトロクロミック表示装置の薄型
化が図られる。
【００２２】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。図１は、本実施の形態におけ
るマトリックス型のエレクトリクロミック表示装置にお
けるＴＦＴ部分の概略断面を示す。また、図２は、上記
マトリックス型エレクトリクロミック表示装置における
各画素の配列および構成とソース信号回路の要部とを示
す回路図である。上記マトリックス型エレクトリクロミ
ック表示装置は、以下のようにして形成される。
態により詳細に説明する。図１は、本実施の形態におけ
るマトリックス型のエレクトリクロミック表示装置にお
けるＴＦＴ部分の概略断面を示す。また、図２は、上記
マトリックス型エレクトリクロミック表示装置における
各画素の配列および構成とソース信号回路の要部とを示
す回路図である。上記マトリックス型エレクトリクロミ
ック表示装置は、以下のようにして形成される。
【００２３】すなわち、先ず、一方のガラス基板２１上
に、公知の技術によって、ゲート配線２２を形成し、さ
らに層間絶縁膜２３を介してＴＦＴ素子２４およびソー
ス電極２５に接続されるソース配線３６を作成する。
尚、ＴＦＴ素子２４を作成する際に、ソース配線３６に
おける先端部に設けられてソース信号回路の一部を構成
するＴＦＴ素子３７,３８,３９(図２参照)もガラス基板
２１上に形成する。そして、ＴＦＴ素子２４および上記
信号配線パターン上に凹凸が表面に形成された絶縁性樹
脂層２７を設け、この絶縁性樹脂層２７にＴＦＴ素子２
４のドレイン電極２６に達するスルーホール２８を形成
する。
に、公知の技術によって、ゲート配線２２を形成し、さ
らに層間絶縁膜２３を介してＴＦＴ素子２４およびソー
ス電極２５に接続されるソース配線３６を作成する。
尚、ＴＦＴ素子２４を作成する際に、ソース配線３６に
おける先端部に設けられてソース信号回路の一部を構成
するＴＦＴ素子３７,３８,３９(図２参照)もガラス基板
２１上に形成する。そして、ＴＦＴ素子２４および上記
信号配線パターン上に凹凸が表面に形成された絶縁性樹
脂層２７を設け、この絶縁性樹脂層２７にＴＦＴ素子２
４のドレイン電極２６に達するスルーホール２８を形成
する。
【００２４】ここで、上記絶縁性樹脂層２７の表面に凹
凸を付ける方法としては、絶縁性樹脂層２７の材料とし
て感光性アクリル樹脂を用い、成膜された感光性アクリ
ル樹脂にマスク露光し、露光量の違いで凹凸を付ける方
法がある。それ以外にも、樹脂中に球状体や微細ゲルを
混入したものを絶縁性樹脂層２７の表面に塗布すること
により凹凸を付ける方法もある。
凸を付ける方法としては、絶縁性樹脂層２７の材料とし
て感光性アクリル樹脂を用い、成膜された感光性アクリ
ル樹脂にマスク露光し、露光量の違いで凹凸を付ける方
法がある。それ以外にも、樹脂中に球状体や微細ゲルを
混入したものを絶縁性樹脂層２７の表面に塗布すること
により凹凸を付ける方法もある。
【００２５】次に、上記凹凸が形成された絶縁性樹脂層
２７上に、Ｔa,ＮiやＡl等の反射率の高いメタルをデポ
し、フォトプロセスによって画素形状にパターニングし
て画素電極２９とする。この画素電極２９は、絶縁性樹
脂層２７に設けられスルーホール２８の個所で、ＴＦＴ
素子２４のドレイン電極２６と電気的に接続されてい
る。尚、上記画素電極２９は、絶縁性樹脂層２７を介し
てＴＦＴ素子２４や上記信号配線パターンよりも上側に
離れて形成されている。したがって、画素電極２９は、
ＴＦＴ素子２４や配線パターン部と重ねて大きく形成す
ることができるのである。
２７上に、Ｔa,ＮiやＡl等の反射率の高いメタルをデポ
し、フォトプロセスによって画素形状にパターニングし
て画素電極２９とする。この画素電極２９は、絶縁性樹
脂層２７に設けられスルーホール２８の個所で、ＴＦＴ
素子２４のドレイン電極２６と電気的に接続されてい
る。尚、上記画素電極２９は、絶縁性樹脂層２７を介し
てＴＦＴ素子２４や上記信号配線パターンよりも上側に
離れて形成されている。したがって、画素電極２９は、
ＴＦＴ素子２４や配線パターン部と重ねて大きく形成す
ることができるのである。
【００２６】次に、上記画素電極２９上に、ＥＣ薄膜３
０として、例えば酸化タングステンをデポし、画素電極
２９と略同一形状にパターニング形成する。 ＥＣ薄膜
３０としては、他に酸化イリジウム,ビオロゲンあるい
はプルシアンブルー等を用いても差し支えない。
０として、例えば酸化タングステンをデポし、画素電極
２９と略同一形状にパターニング形成する。 ＥＣ薄膜
３０としては、他に酸化イリジウム,ビオロゲンあるい
はプルシアンブルー等を用いても差し支えない。
【００２７】その結果、上記ＥＣ薄膜３０の下層には、
Ｔa,ＮiやＡl等の反射率の高いメタルで構成された画素
電極２９が形成されている。したがって、従来のごとく
反射板として白色拡散板を使用する場合よりも高い反射
効率を得ることができ、ＴＦＴ素子２４や上記配線パタ
ーン部と重ねて大きく形成することができることと相俟
って、暗い外部環境においても明るい表示を行うことが
できる。さらに、画素電極２９の表面には、下地の絶縁
性樹脂層２７の凹凸に応じた凹凸が形成されている。し
たがって、正反射成分を少なくすることができ、指向性
の少ない表示を行うことができるのである。さらに、Ｅ
Ｃ薄膜３０にも凹凸が形成されている。したがって、Ｅ
Ｃ薄膜３０の表面積が広くなって色が濃く見え、明るく
見やすい表示を行うことができる。
Ｔa,ＮiやＡl等の反射率の高いメタルで構成された画素
電極２９が形成されている。したがって、従来のごとく
反射板として白色拡散板を使用する場合よりも高い反射
効率を得ることができ、ＴＦＴ素子２４や上記配線パタ
ーン部と重ねて大きく形成することができることと相俟
って、暗い外部環境においても明るい表示を行うことが
できる。さらに、画素電極２９の表面には、下地の絶縁
性樹脂層２７の凹凸に応じた凹凸が形成されている。し
たがって、正反射成分を少なくすることができ、指向性
の少ない表示を行うことができるのである。さらに、Ｅ
Ｃ薄膜３０にも凹凸が形成されている。したがって、Ｅ
Ｃ薄膜３０の表面積が広くなって色が濃く見え、明るく
見やすい表示を行うことができる。
【００２８】次に、表面に透明導電膜３２が形成された
対向ガラス基板３１を、透明導電膜３２側をＥＣ薄膜３
０と対向させて所定の間隔で積層する。そして、透明導
電膜３２とＥＣ薄膜３０との間に過塩素酸リチウム等の
電解質３３を挟み込み、シール材で封入してマトリック
ス型エレクトリクロミック表示装置が得られる。
対向ガラス基板３１を、透明導電膜３２側をＥＣ薄膜３
０と対向させて所定の間隔で積層する。そして、透明導
電膜３２とＥＣ薄膜３０との間に過塩素酸リチウム等の
電解質３３を挟み込み、シール材で封入してマトリック
ス型エレクトリクロミック表示装置が得られる。
【００２９】上記構成のマトリックス型エレクトリクロ
ミック表示装置における各画素への書き込み動作は、以
下のようにして行われる。尚、以下の説明は、図２に示
す回路図に従って行う。図２は、説明を簡単にするため
に、(３×３)の９個の画素のみを示している。
ミック表示装置における各画素への書き込み動作は、以
下のようにして行われる。尚、以下の説明は、図２に示
す回路図に従って行う。図２は、説明を簡単にするため
に、(３×３)の９個の画素のみを示している。
【００３０】上記ゲート配線２２a〜２２cには走査信号
Ｇa〜Ｇcを順次印加する。そして、走査信号Ｇが印加さ
れたゲート配線２２に接続された１行分のＴＦＴ素子２
４には、図３に示すように、所定時間ｔだけオンする電
圧が印加される。ここで、ゲート配線２２aに走査信号
Ｇaが印加された場合を考えると、ゲート配線２２aに接
続された各画素Ｐ11,Ｐ21,Ｐ31には書き込みレベルに合
わせた時間だけ配線３５によって所定電圧Ｖの電圧信号
Ｓを印加する。
Ｇa〜Ｇcを順次印加する。そして、走査信号Ｇが印加さ
れたゲート配線２２に接続された１行分のＴＦＴ素子２
４には、図３に示すように、所定時間ｔだけオンする電
圧が印加される。ここで、ゲート配線２２aに走査信号
Ｇaが印加された場合を考えると、ゲート配線２２aに接
続された各画素Ｐ11,Ｐ21,Ｐ31には書き込みレベルに合
わせた時間だけ配線３５によって所定電圧Ｖの電圧信号
Ｓを印加する。
【００３１】すなわち、今、上記ゲート配線２２aに接
続された各画素Ｐ11,Ｐ21,Ｐ31の発色濃度をＰ21＞Ｐ11
＞Ｐ3１とする場合には、図３に示すように、画素Ｐ21
に接続されたソース配線３６bと配線３５とに介設され
たＴＦＴ素子３８のゲート電極に印加される信号Ｔbの
「Ｈ」期間ｔbを１番長くする。そして、以下、画素Ｐ11
に対応するＴＦＴ素子３７用の信号Ｔaの「Ｈ」期間ｔa、
画素Ｐ31に対応するＴＦＴ素子３９用の信号Ｔcの「Ｈ」
期間ｔcの順に長くする。こうして、図４に示す従来の
エレクトロクロミック素子の場合のように、各画素Ｐ1
1,Ｐ21,Ｐ31への印加電圧によって書き込みレベルを設
定するのではなく、各画素Ｐ11,Ｐ21,Ｐ31への定電圧Ｖ
の印加時間によって書き込みレベルを設定するのであ
る。
続された各画素Ｐ11,Ｐ21,Ｐ31の発色濃度をＰ21＞Ｐ11
＞Ｐ3１とする場合には、図３に示すように、画素Ｐ21
に接続されたソース配線３６bと配線３５とに介設され
たＴＦＴ素子３８のゲート電極に印加される信号Ｔbの
「Ｈ」期間ｔbを１番長くする。そして、以下、画素Ｐ11
に対応するＴＦＴ素子３７用の信号Ｔaの「Ｈ」期間ｔa、
画素Ｐ31に対応するＴＦＴ素子３９用の信号Ｔcの「Ｈ」
期間ｔcの順に長くする。こうして、図４に示す従来の
エレクトロクロミック素子の場合のように、各画素Ｐ1
1,Ｐ21,Ｐ31への印加電圧によって書き込みレベルを設
定するのではなく、各画素Ｐ11,Ｐ21,Ｐ31への定電圧Ｖ
の印加時間によって書き込みレベルを設定するのであ
る。
【００３２】上述のように、本実施の形態においては、
ガラス基板２１上にＴＦＴ素子２４および信号配線パタ
ーンを作成した後、表面に凹凸が形成された絶縁性樹脂
層２７を形成し、さらにその上に、Ｔa,ＮiやＡl等の反
射率の高いメタルで成る画素電極２９およびＥＣ薄膜３
０を積層し、スルーホール２８の個所でＴＦＴ素子２４
のドレイン電極２６と画素電極２９とを電気的に接続し
ている。
ガラス基板２１上にＴＦＴ素子２４および信号配線パタ
ーンを作成した後、表面に凹凸が形成された絶縁性樹脂
層２７を形成し、さらにその上に、Ｔa,ＮiやＡl等の反
射率の高いメタルで成る画素電極２９およびＥＣ薄膜３
０を積層し、スルーホール２８の個所でＴＦＴ素子２４
のドレイン電極２６と画素電極２９とを電気的に接続し
ている。
【００３３】こうして、上記画素電極２９を、絶縁性樹
脂層２７を介してＴＦＴ素子２４や信号配線パターンよ
りも上側に離して形成するので、画素電極２９をＴＦＴ
素子２４や配線パターン部と重ねて大きく形成すること
ができる。さらに、画素電極２９を反射率の高いメタル
で構成して反射板として機能させ、然も表面には凹凸を
形成しているので、反射効率が高く且つ正反射成分が少
なく、明るく指向性の少ない表示を行うことができるの
である。
脂層２７を介してＴＦＴ素子２４や信号配線パターンよ
りも上側に離して形成するので、画素電極２９をＴＦＴ
素子２４や配線パターン部と重ねて大きく形成すること
ができる。さらに、画素電極２９を反射率の高いメタル
で構成して反射板として機能させ、然も表面には凹凸を
形成しているので、反射効率が高く且つ正反射成分が少
なく、明るく指向性の少ない表示を行うことができるの
である。
【００３４】さらに、上記ソース配線３６における先端
部に設けられてソース信号回路の一部を構成するＴＦＴ
素子３７,３８,３９をガラス基板２１上に設け、配線３
５からの所定電圧Ｖの電圧信号ＳをＴＦＴ素子３７,３
８,３９を介してソース配線３６a,３６b,３６cに印加す
るようにしている。そして、その際における印加時間
を、ＴＦＴ素子３７,３８,３９のゲート電極に印加され
る信号Ｔa,Ｔb,Ｔcによって発色濃度に応じて制御する
ようにしている。
部に設けられてソース信号回路の一部を構成するＴＦＴ
素子３７,３８,３９をガラス基板２１上に設け、配線３
５からの所定電圧Ｖの電圧信号ＳをＴＦＴ素子３７,３
８,３９を介してソース配線３６a,３６b,３６cに印加す
るようにしている。そして、その際における印加時間
を、ＴＦＴ素子３７,３８,３９のゲート電極に印加され
る信号Ｔa,Ｔb,Ｔcによって発色濃度に応じて制御する
ようにしている。
【００３５】こうして、上記各画素Ｐ11,Ｐ21,Ｐ31への
定電圧Ｖの印加時間によって書き込みレベルを設定する
ようにしている。したがって、行方向へ隣接している画
素間においては、同電位の電圧Ｖが印加されているか、
あるいは、非導通状態となっているかであり、隣接画素
間に電位差は生じない。その結果、隣接画素から電解質
３３を介して電流が流れ込んで表示異常となることはな
いのである。さらに、上述のような各画素への書き込み
動作を行うことによって、選択行の全画素の書き込みを
同時にスタートすることができ、１行の全画素への書き
込み時間を短くすることができるのである。
定電圧Ｖの印加時間によって書き込みレベルを設定する
ようにしている。したがって、行方向へ隣接している画
素間においては、同電位の電圧Ｖが印加されているか、
あるいは、非導通状態となっているかであり、隣接画素
間に電位差は生じない。その結果、隣接画素から電解質
３３を介して電流が流れ込んで表示異常となることはな
いのである。さらに、上述のような各画素への書き込み
動作を行うことによって、選択行の全画素の書き込みを
同時にスタートすることができ、１行の全画素への書き
込み時間を短くすることができるのである。
【００３６】
【発明の効果】以上より明らかなように、この発明のエ
レクトロクロミック表示装置は、基板上に配設された走
査配線,信号配線および第１のスイッチング素子上を覆
って形成された絶縁性樹脂層上に、画素電極を配設し、
上記画素電極上にＥＣ膜を配設したので、上記画素電極
は、絶縁性樹脂層を介して走査配線,信号配線および第
１のスイッチング素子よりも上側に離れて配設されてい
る。
レクトロクロミック表示装置は、基板上に配設された走
査配線,信号配線および第１のスイッチング素子上を覆
って形成された絶縁性樹脂層上に、画素電極を配設し、
上記画素電極上にＥＣ膜を配設したので、上記画素電極
は、絶縁性樹脂層を介して走査配線,信号配線および第
１のスイッチング素子よりも上側に離れて配設されてい
る。
【００３７】したがって、上記画素電極を、上記走査配
線,信号配線および第１のスイッチング素子と重ねて大
きく形成することができ、明るい表示を得ることができ
る。
線,信号配線および第１のスイッチング素子と重ねて大
きく形成することができ、明るい表示を得ることができ
る。
【００３８】また、この発明のエレクトロクロミック表
示装置は、上記各信号配線とこの各信号配線に所定電圧
の電圧信号を供給する電圧信号供給配線との間に第２の
スイッチング素子を介設すれば、この第２のスイッチン
グ素子によって、上記各信号配線への所定電圧の上記電
圧信号の供給時間を制御できる。したがって、上記第２
のスイッチング素子の動作を、上記ＥＣ膜の発色濃度に
応じた時間だけ上記電圧信号を供給するように制御すれ
ば、上記ＥＣ膜の発色濃度を所定電圧の印加時間で設定
できる。
示装置は、上記各信号配線とこの各信号配線に所定電圧
の電圧信号を供給する電圧信号供給配線との間に第２の
スイッチング素子を介設すれば、この第２のスイッチン
グ素子によって、上記各信号配線への所定電圧の上記電
圧信号の供給時間を制御できる。したがって、上記第２
のスイッチング素子の動作を、上記ＥＣ膜の発色濃度に
応じた時間だけ上記電圧信号を供給するように制御すれ
ば、上記ＥＣ膜の発色濃度を所定電圧の印加時間で設定
できる。
【００３９】すなわち、隣接している画素電極の状態
を、同電位の電圧が印加されている状態かあるいは非導
通状態にでき、隣接画素電極間に電位差が生じないよう
にできる。その結果、上記ＥＣ膜と対向基板との間に封
止された電解質を介して隣接ＥＣ膜に電流が流れること
はなく、上記ＥＣ膜の発色濃度を上記電圧信号の印加時
間で設定された発色濃度に保って、高品位な表示を行う
ことがきる。
を、同電位の電圧が印加されている状態かあるいは非導
通状態にでき、隣接画素電極間に電位差が生じないよう
にできる。その結果、上記ＥＣ膜と対向基板との間に封
止された電解質を介して隣接ＥＣ膜に電流が流れること
はなく、上記ＥＣ膜の発色濃度を上記電圧信号の印加時
間で設定された発色濃度に保って、高品位な表示を行う
ことがきる。
【００４０】さらに、そのために、１本の上記走査配線
に沿って配列された上記画素電極への上記電圧信号の印
加動作を同時に開始することができ、１行の全画素への
書き込み時間を短くできる。
に沿って配列された上記画素電極への上記電圧信号の印
加動作を同時に開始することができ、１行の全画素への
書き込み時間を短くできる。
【００４１】また、この発明のエレクトロクロミック表
示装置は、上記第２のスイッチング素子の動作を、上記
ＥＣ膜の発色濃度に応じた時間だけ上記電圧信号を供給
するような制御信号に基づいて制御するようにすれば、
上記ＥＣ膜の発色濃度を上記電圧信号の印加時間で設定
できる。したがって、上述したように、上記電解質を介
した隣接ＥＣ膜への電流の流れを防止して、上記ＥＣ膜
の発色濃度を上記電圧信号の印加時間で設定された発色
濃度に保つことができ、高品位な表示を行うことができ
る。
示装置は、上記第２のスイッチング素子の動作を、上記
ＥＣ膜の発色濃度に応じた時間だけ上記電圧信号を供給
するような制御信号に基づいて制御するようにすれば、
上記ＥＣ膜の発色濃度を上記電圧信号の印加時間で設定
できる。したがって、上述したように、上記電解質を介
した隣接ＥＣ膜への電流の流れを防止して、上記ＥＣ膜
の発色濃度を上記電圧信号の印加時間で設定された発色
濃度に保つことができ、高品位な表示を行うことができ
る。
【００４２】さらに、そのために、１本の上記走査配線
に沿って配列された上記画素電極への上記電圧信号の印
加動作を同時に開始することができ、１行の全画素への
書き込み時間を短くできる。
に沿って配列された上記画素電極への上記電圧信号の印
加動作を同時に開始することができ、１行の全画素への
書き込み時間を短くできる。
【００４３】また、この発明のエレクトロクロミック表
示装置は、上記絶縁性樹脂層の表面に凹凸を形成し、上
記絶縁性樹脂層とＥＣ膜との間に所定反射率以上の反射
率を有する金属で成る反射膜を形成すれば、上記ＥＣ膜
からの発色光を上記反射膜によって高い反射率で反射し
て、暗い外部環境においても明るい表示を得ることがで
きる。その際に、上記反射膜の表面にも凹凸が形成され
ている。したがって、正反射成分が少なく指向性の少な
い表示を得ることができる。さらに、上記ＥＣ膜にも凹
凸が形成されている。したがって、上記ＥＣ膜の表面積
が広くなり色が濃く見え、明るく見やすい表示を得るこ
とができる。
示装置は、上記絶縁性樹脂層の表面に凹凸を形成し、上
記絶縁性樹脂層とＥＣ膜との間に所定反射率以上の反射
率を有する金属で成る反射膜を形成すれば、上記ＥＣ膜
からの発色光を上記反射膜によって高い反射率で反射し
て、暗い外部環境においても明るい表示を得ることがで
きる。その際に、上記反射膜の表面にも凹凸が形成され
ている。したがって、正反射成分が少なく指向性の少な
い表示を得ることができる。さらに、上記ＥＣ膜にも凹
凸が形成されている。したがって、上記ＥＣ膜の表面積
が広くなり色が濃く見え、明るく見やすい表示を得るこ
とができる。
【００４４】また、この発明のエレクトロクロミック表
示装置は、上記反射膜を上記画素電極で構成すれば、上
記画素電極を上記反射膜として機能させることができ、
エレクトロクロミック表示装置の薄型化を図ることがで
きる。
示装置は、上記反射膜を上記画素電極で構成すれば、上
記画素電極を上記反射膜として機能させることができ、
エレクトロクロミック表示装置の薄型化を図ることがで
きる。
【図１】 この発明のエレクトリクロミック表示装置に
おけるＴＦＴ部分の概略断面図である。
おけるＴＦＴ部分の概略断面図である。
【図２】 マトリックス型のエレクトリクロミック表示
装置における各画素の配列およびソース信号回路の要部
を示す回路図である。
装置における各画素の配列およびソース信号回路の要部
を示す回路図である。
【図３】 図２における走査信号Ｇa,信号Ｔa,信号Ｔb,
信号Ｔcの波形の一例を示す図である。
信号Ｔcの波形の一例を示す図である。
【図４】 従来のＥＣＤの構造例を示す断面図である。
２１…ガラス基板、 ２２…ゲート配線、 ２４,３７,３８,３９…ＴＦＴ素子、 ２５…ソース電極、 ２６…ドレイン電極、 ２７…絶縁性樹脂層、 ２８…スルーホール、 ２９…画素電極、 ３０…ＥＣ薄膜、 ３１…対向ガラス基板、 ３２…透明導電膜、 ３３…電解質、 ３５…配線、 ３６…ソース配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｄ ６７０ ６７０Ｅ 3/38 3/38
Claims (5)
- 【請求項１】 複数の走査配線と複数の信号配線とが互
いに交差して配設されると共に、上記走査配線と信号配
線との交差部近傍に第１のスイッチング素子が設けられ
た基板と、 上記走査配線,信号配線および第１のスイッチング素子
の上を覆って形成された絶縁性樹脂層と、 上記絶縁性樹脂層上に配設された画素電極と、 上記画素電極上に配設されたエレクトロクロミズム膜を
備えたことを特徴とするエレクトロクロミック表示装
置。 - 【請求項２】 請求項１に記載のエレクトロクロミック
表示装置において、 上記信号配線は上記第１のスイッチング素子を介して上
記画素電極と接続されており、 上記各信号配線に接続されて、上記各信号配線に所定電
圧の電圧信号を供給する電圧信号供給配線と、 上記各信号配線と電圧信号供給配線との間に介設され
て、夫々の信号配線に対する上記電圧信号の供給時間を
制御する第２のスイッチング素子を備えたことを特徴と
するエレクトロクロミック表示装置。 - 【請求項３】 請求項２に記載のエレクトロクロミック
表示装置において、 上記第２のスイッチング素子は、上記エレクトロクロミ
ズム膜の発色濃度に応じた時間だけ上記電圧信号を供給
するような制御信号に基づいて、動作が制御されるよう
になっていることを特徴とするエレクトロクロミック表
示装置。 - 【請求項４】 請求項１乃至請求項３の何れか一つに記
載のエレクトロクロミック表示装置において、 上記絶縁性樹脂層の表面には凹凸が形成されており、 上記絶縁性樹脂層とエレクトロクロミズム膜との間に、
所定反射率以上の反射率を有する金属で成る反射膜が配
設されていることを特徴とするエレクトロクロミック表
示装置。 - 【請求項５】 請求項４に記載のエレクトロクロミック
表示装置において、 上記反射膜は、上記画素電極であることを特徴とするエ
レクトロクロミック表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078018A JP2001264823A (ja) | 2000-03-21 | 2000-03-21 | エレクトロクロミック表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078018A JP2001264823A (ja) | 2000-03-21 | 2000-03-21 | エレクトロクロミック表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001264823A true JP2001264823A (ja) | 2001-09-26 |
Family
ID=18595486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078018A Pending JP2001264823A (ja) | 2000-03-21 | 2000-03-21 | エレクトロクロミック表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001264823A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049294A1 (ja) * | 2002-11-22 | 2004-06-10 | Sony Corporation | 電気化学表示装置および駆動方法 |
| WO2005012994A1 (ja) * | 2003-07-31 | 2005-02-10 | Sanyo Electric Co., Ltd. | エレクトロクロミック表示装置 |
| KR20060092362A (ko) * | 2005-02-17 | 2006-08-23 | 주식회사 엘지화학 | 전기변색소자 및 그 제조방법 |
| JP2006520481A (ja) * | 2003-01-31 | 2006-09-07 | エヌテラ・リミテッド | エレクトロクロミックディスプレイ・デバイス |
| US7286281B2 (en) | 2004-12-28 | 2007-10-23 | Samsung Electronics, Co., Ltd. | Electrophoretic display and method of manufacturing thereof |
| WO2009019957A1 (ja) * | 2007-08-07 | 2009-02-12 | Konica Minolta Holdings, Inc. | 表示素子 |
| KR100906956B1 (ko) * | 2002-12-04 | 2009-07-08 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 이의 제조 방법 |
| US7830582B2 (en) | 2003-07-31 | 2010-11-09 | Satoshi Morita | Electrochromic display |
| US7858983B2 (en) | 2003-07-31 | 2010-12-28 | Satoshi Morita | Electrochromic display with current drive circuit |
| US8059329B2 (en) | 2006-10-04 | 2011-11-15 | Samsung Electronics Co., Ltd. | Display substrate and method of manufacturing the same |
| WO2014172974A1 (zh) * | 2013-04-23 | 2014-10-30 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法和电致变色显示器 |
| CN109557711A (zh) * | 2018-12-29 | 2019-04-02 | 武汉华星光电技术有限公司 | 显示面板和显示装置 |
-
2000
- 2000-03-21 JP JP2000078018A patent/JP2001264823A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049294A1 (ja) * | 2002-11-22 | 2004-06-10 | Sony Corporation | 電気化学表示装置および駆動方法 |
| KR100906956B1 (ko) * | 2002-12-04 | 2009-07-08 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 이의 제조 방법 |
| JP2006520481A (ja) * | 2003-01-31 | 2006-09-07 | エヌテラ・リミテッド | エレクトロクロミックディスプレイ・デバイス |
| WO2005012994A1 (ja) * | 2003-07-31 | 2005-02-10 | Sanyo Electric Co., Ltd. | エレクトロクロミック表示装置 |
| US7858983B2 (en) | 2003-07-31 | 2010-12-28 | Satoshi Morita | Electrochromic display with current drive circuit |
| US7369295B2 (en) | 2003-07-31 | 2008-05-06 | Sanyo Electric Co., Ltd. | Electrochromic display |
| US7830582B2 (en) | 2003-07-31 | 2010-11-09 | Satoshi Morita | Electrochromic display |
| US7286281B2 (en) | 2004-12-28 | 2007-10-23 | Samsung Electronics, Co., Ltd. | Electrophoretic display and method of manufacturing thereof |
| KR20060092362A (ko) * | 2005-02-17 | 2006-08-23 | 주식회사 엘지화학 | 전기변색소자 및 그 제조방법 |
| US8059329B2 (en) | 2006-10-04 | 2011-11-15 | Samsung Electronics Co., Ltd. | Display substrate and method of manufacturing the same |
| WO2009019957A1 (ja) * | 2007-08-07 | 2009-02-12 | Konica Minolta Holdings, Inc. | 表示素子 |
| JP5532923B2 (ja) * | 2007-08-07 | 2014-06-25 | コニカミノルタ株式会社 | 表示素子 |
| WO2014172974A1 (zh) * | 2013-04-23 | 2014-10-30 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法和电致变色显示器 |
| CN109557711A (zh) * | 2018-12-29 | 2019-04-02 | 武汉华星光电技术有限公司 | 显示面板和显示装置 |
| WO2020134090A1 (zh) * | 2018-12-29 | 2020-07-02 | 武汉华星光电技术有限公司 | 显示面板和显示装置 |
| CN109557711B (zh) * | 2018-12-29 | 2021-04-02 | 武汉华星光电技术有限公司 | 显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3617458B2 (ja) | 表示装置用基板、液晶装置及び電子機器 | |
| US6888606B2 (en) | Electrooptic device and electronic apparatus | |
| US6927818B2 (en) | Transflective liquid crystal device having light-transmitting films overlapping light reflective films and method of manufacturing such a device | |
| KR100525857B1 (ko) | 반투과 반사형 액정 장치 및 그것을 이용한 전자기기 | |
| US6970225B2 (en) | Electrooptic device, method for manufacturing the same, and electronic apparatus | |
| JP2005512124A (ja) | 積層型透過性エレクトロルミネセント表示素子を備えたディスプレイ装置 | |
| US20020054006A1 (en) | Electrooptical panel, method for driving the same, and electronic equipment | |
| JP2007334224A (ja) | 液晶表示装置 | |
| US20060061716A1 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| US6633353B1 (en) | Color filter substrate and manufacturing process therefor, liquid crystal device and manufacturing process therefor, and electronic apparatus | |
| JP2006053378A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2001264823A (ja) | エレクトロクロミック表示装置 | |
| US8421726B2 (en) | Liquid crystal display device, active matrix substrate, and electronic device | |
| JP2006220786A (ja) | アクティブマトリクス型表示装置 | |
| JP2000267077A (ja) | 液晶表示装置および電子機器 | |
| US6927831B2 (en) | Liquid crystal device and electronic apparatus having a substantially uniform substrate interval | |
| JP4158763B2 (ja) | 液晶表示装置、液晶表示装置の製造方法、及び電子機器 | |
| TWI442135B (zh) | 顯示裝置 | |
| JP2003344840A (ja) | 液晶装置、およびそれを用いた電子機器 | |
| JP2006234871A (ja) | 液晶装置、及び電子機器 | |
| JP4120655B2 (ja) | 電気光学装置及び電子機器 | |
| US7812903B2 (en) | Liquid crystal display enhanced in particular by elimination of harmful effects on the edges of addressed zones | |
| JP2001305996A (ja) | 表示装置用基板及びその製造方法、並びに液晶装置及び電子機器 | |
| JP2006053287A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2005084513A (ja) | 電気光学装置、およびそれを備えた電子機器 |