KR102623481B1 - 전기 변색 장치 및 이를 포함하는 표시 장치 - Google Patents

전기 변색 장치 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102623481B1
KR102623481B1 KR1020180103241A KR20180103241A KR102623481B1 KR 102623481 B1 KR102623481 B1 KR 102623481B1 KR 1020180103241 A KR1020180103241 A KR 1020180103241A KR 20180103241 A KR20180103241 A KR 20180103241A KR 102623481 B1 KR102623481 B1 KR 102623481B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrochromic
layer
electrode
Prior art date
Application number
KR1020180103241A
Other languages
English (en)
Other versions
KR20200025615A (ko
Inventor
하영욱
김수연
김준환
김성일
이석호
송재빈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180103241A priority Critical patent/KR102623481B1/ko
Publication of KR20200025615A publication Critical patent/KR20200025615A/ko
Application granted granted Critical
Publication of KR102623481B1 publication Critical patent/KR102623481B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/153—Constructional details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/1506—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect caused by electrodeposition, e.g. electrolytic deposition of an inorganic material on or close to an electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/153—Constructional details
    • G02F1/155—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 전기 변색 장치 및 이를 포함하는 표시 장치에 관한 것으로서, 본 발명에 따른 전기 변색 장치는 기판 위의 제1 박막 트랜지스터와, 제2 박막 트랜지스터 및 제3 박막 트랜지스터, 상기 제1 박막 트랜지스터와, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터 위의 절연층, 상기 절연층 위에 구비되며, 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속된 화소 전극, 상기 화소 전극 위의 전기 변색층 및 상기 전기 변색층 위의 전해질층을 포함하며, 상기 제1 박막 트랜지스터의 제1 소스 전극은 일 방향으로 연장되고, 상기 연장된 제1 소스 전극의 일부에서 다른 일 방향으로 분기하여 상기 제2, 제3 박막 트랜지스터의 제2, 제3 게이트 전극을 구성한다. 이에, 전기 변색 장치의 전력 효율이 증가되며, 두께는 감소될 수 있다.

Description

전기 변색 장치 및 이를 포함하는 표시 장치{ELECTROCHROMIC DEVICE AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 전기 변색 장치 및 이를 포함하는 표시 장치에 관한 것으로서, 보다 상세하게는 수평 전계에 의하여 구동되는 전기 변색 장치 및 이를 포함하는 표시 장치에 관한 것이다.
최근, 변색 장치에 대한 많은 연구가 진행되고 있다. 변색 장치에는 전자와 전기적인 산화/환원반응을 이용하는 전기 변색(electrochromic; EC) 장치, 전기장 내에서의 배열을 이용하는 PDLC(Polymer Dispersed Liquid Crystal)와 SPD(Suspended Particles Device) 등의 능동형 변색 장치 및 빛에 의한 전자의 광여기(optical excitation)를 이용하는 광 변색(photochromic) 장치, 열에너지를 통해 상전이가 되어 광학적 특성이 변하는 열 변색(thermochromic) 장치와 같은 수동형 변색 장치가 있다.
[관련기술문헌]
1. 전기 변색 박막, 그 제조 방법, 및 이를 포함하는 전기 변색 소자 {Electrochromic layer, method of fabricating the same, and electrochromic device comprising the same}(공개번호 제10-2016-0093152호).
이에, 본 발명이 해결하고자 하는 과제는, 복수의 박막 트랜지스터를 사용하여 수평 전계를 통하여 구동되는 전기 변색 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 상부 전극을 제거하여 두께가 감소되고 투과 반사율이 개선된 전기 변색 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 별도의 전압의 인가 없이도 차광 모드를 유지하는 쌍안정 모드가 구현 가능한 전기 변색 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 커패시터를 구비하여 화소의 실제 구동시간을 증가시키는 동시에 수평 전계 구동으로 셀 갭 내의 높은 저항의 영향력을 감소시켜 초고속 구동을 구현한 전기 변색 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 투과 모드와, 차광 모드 및 쌍안정 모드를 구현함과 동시에, 화상을 표시할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 전기 변색 장치는, 기판 위의 제1 박막 트랜지스터와, 제2 박막 트랜지스터 및 제3 박막 트랜지스터, 상기 제1 박막 트랜지스터와, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터 위의 절연층, 상기 절연층 위에 구비되며, 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속된 화소 전극, 상기 화소 전극 위의 전기 변색층 및 상기 전기 변색층 위의 전해질층을 포함하며, 상기 제1 박막 트랜지스터의 제1 소스 전극은 일 방향으로 연장되고, 상기 연장된 제1 소스 전극의 일부에서 다른 일 방향으로 분기하여 상기 제2, 제3 박막 트랜지스터의 제2, 제3 게이트 전극을 구성할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 전기 변색 장치 및 상기 전기 변색 장치의 일면에 배치되어 화상을 표시하는 표시 패널을 포함하며, 상기 전기 변색 장치는, 기판 위의 제1 박막 트랜지스터와, 제2 박막 트랜지스터 및 제3 박막 트랜지스터, 상기 제1 박막 트랜지스터와, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터 위의 절연층, 상기 절연층 위에 구비되며, 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속된 화소 전극, 상기 화소 전극 위의 전기 변색층 및 상기 전기 변색층 위의 전해질층을 포함하며, 상기 제1 박막 트랜지스터의 제1 소스 전극은 일 방향으로 연장되고, 상기 연장된 제1 소스 전극의 일부에서 다른 일 방향으로 분기하여 상기 제2, 제3 박막 트랜지스터의 제2, 제3 게이트 전극을 구성한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 수평 전계를 통하여 구동될 수 있는 전기 변색 장치를 제공할 수 있다. 이를 통해, 상부 전극을 제거할 수 있어 두께를 감소시키며 투과 반사율을 33%정도 개선시킬 수 있다.
또한, 본 발명은 별도의 전압를 인가하지 않더라도 전기 변색 장치의 차광 모드를 유지하는 쌍안정 모드를 구현하여 전력 효율을 높일 수 있다.
또한, 본 발명은 화소의 실제 구동시간을 증가시키는 동시에 수평 전계 구동으로 셀 갭 내의 높은 저항의 영향력을 감소시켜 응답속도를 100%정도 향상 시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 전기 변색 장치를 설명하기 위한 평면도이다.
도 2는 도 1에 도시된 본 발명의 일 실시예에 따른 전기 변색 장치의 일부를 확대하여 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 전기 변색 장치의 하나의 화소를 예로 들어 보여주는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전기 변색 장치의 하나의 화소를 예로 들어 보여주는 평면도이다.
도 5는 도 4에 도시된 본 발명의 일 실시예에 따른 전기 변색 장치의 A-A'선에 따른 단면을 개략적으로 보여주는 도면이다.
도 6은 도 4에 도시된 본 발명의 일 실시예에 따른 전기 변색 장치의 B-B'선에 따른 단면을 개략적으로 보여주는 도면이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 전기 변색 장치의 구동을 설명하기 위한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 전기 변색 장치의 구동 조건을 예로 들어 보여주는 표다.
도 9는 본 발명의 일 실시예에 따른 전기 변색 장치의 구동을 설명하기 위한 평면도이다.
도 10a 및 10b는 본 발명의 일 실시예에 따른 전기 변색 장치의 하나의 화소에 대한 구동 시간을 비교하여 보여주는 구동 파형도들이다.
도 11은 비교예1에 따른 전기 변색 장치를 설명하기 위한 회로도이다.
도 12는 비교예1에 따른 전기 변색 장치의 구동 조건을 보여주는 표다.
도 13은 비교예2에 따른 전기 변색 장치를 설명하기 위한 회로도이다.
도 14는 비교예2에 따른 전기 변색 장치의 구동 조건을 보여주는 표다.
도 15는 본 발명의 일 실시예에 따른 전기 변색 장치의 투과 반사율과 차광 반사율을 비교하여 보여주는 표다.
도 16은 본 발명의 일 실시예에 따른 전기 변색 장치의 쌍안정 상태 유지 시간을 비교하여 보여주는 표다.
도 17은 본 발명의 일 실시예에 따른 전기 변색 장치의 응답속도를 비교하여 보여주는 표다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어 '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 위(on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
변색 장치 중 전기 변색 장치는 전기 변색 물질에 전계를 형성하여 구동이 이루어진다. 예를 들어, 전기 변색 장치는 전기 변색 물질로 구성된 층의 상부와 하부에 전극이 배치되고, 상부 전극과 하부 전극 사이에 전해질층이 배치되어 구성될 수 있다. 이러한 전기 변색 장치는 상부 전극과 하부 전극 사이에 수직 전계가 인가됨에 따라 전해질층 내의 이온이 이동하여 전기 변색 물질의 산화/환원이 발생하여 구동될 수 있다.
다만, 수직 전계를 사용하여 전기 변색 장치를 구동하는 경우, 하부 전극 이외에 근본적으로 전기 변색 물질로 구성된 층의 상부에 상부 전극이 필요하기 때문에 전기 변색 장치의 두께가 증가하고 투과 반사율이 감소할 수 있다. 또한, 상부 전극과 하부 전극 사이의 셀 갭 내에 높은 저항에 따른 낮은 유효 전계를 가지게 되어 구동 응답속도가 저하될 수 있다. 이는, 차세대 아웃도어 사이니지와 같은 반사형 디스플레이 및 미러 디스플레이 구현 및 상업화에 한계를 준다.
한편, 소비 전력 저감을 위해서 전기 변색 장치가 빛을 차단하는 차광 모드로 동작한 후, 추가적인 전압의 인가 없이도 전기 변색 장치가 차광 상태를 유지하는 것에 대한 요구가 존재한다. 그러나, 상술한 바와 같은 수직 전계를 이용한 전기 변색 장치의 경우, 상부 전극과 하부 전극에 인가되는 전압을 차단하면 빠른 시간 내에 투과 모드로 전환되기 때문에, 수직 전계를 이용한 전기 변색 장치는 차광 모드를 유지하는 구동 방식인 쌍안정(bi-stability) 모드로 구동되는 것이 불가능하다.
이에, 본 발명은 복수의 박막 트랜지스터를 사용하여 수평 전계를 통하여 구동되는 전기 변색 장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 전기 변색 장치를 설명하기 위한 평면도이다.
도 2는 도 1에 도시된 본 발명의 일 실시예에 따른 전기 변색 장치의 일부를 확대하여 보여주는 도면으로써, 도 1의 X영역을 확대하여 보여주고 있다.
도 3은 본 발명의 일 실시예에 따른 전기 변색 장치의 하나의 화소를 예로 들어 보여주는 회로도이며, 도 4는 본 발명의 일 실시예에 따른 전기 변색 장치의 하나의 화소를 예로 들어 보여주는 평면도이다.
도 5는 도 4에 도시된 본 발명의 일 실시예에 따른 전기 변색 장치의 A-A'선에 따른 단면을 개략적으로 보여주는 도면이다.
도 6은 도 4에 도시된 본 발명의 일 실시예에 따른 전기 변색 장치의 B-B'선에 따른 단면을 개략적으로 보여주는 도면이다.
이때, 도 2에서는 도 1의 X영역에 배치된 16개의 화소(PX)에 대한 구성을 예로 들어 보여주고 있다. 또한, 도 3 및 도 4에서는 전기 변색 장치(100)의 하나의 화소(PX)에 대한 구성을 예로 들어 보여주고 있다.
전기 변색 장치(100)는 전기 변색 특성을 갖는 장치이다.
도 1 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는, 제1 기판(110), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 제3 박막 트랜지스터(TR3), 화소 전극(118), 전기 변색층(140), 전해질층(150) 및 제2 기판(160)을 포함할 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는, 제1 기판(110)에 정의된 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 매트릭스 형태로 배치될 수 있다. 복수의 화소(PX)는 복수의 화소(PX)로 입사되는 빛을 투과시키거나 차단시킬 수 있다.
구체적으로, 복수의 화소(PX) 각각은 전기와 같은 외부 자극에 의하여 산화-환원 반응을 일으키는 전기 변색 물질을 포함하는 전기 변색층(140)을 사용하여 빛을 투과시키거나 차단시킬 수 있다.
제1 기판(110)은 전기 변색 장치(100)의 여러 구성요소들을 지지 및 보호하는 역할을 할 수 있다. 제1 기판(110)은 유리, 또는 유연성(flexibility)을 갖는 플라스틱 물질로 이루어질 수 있다. 제1 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어 폴리이미드(polyimide; PI)로 이루어질 수도 있다.
도 2 내지 도 4를 참조하면, 복수의 화소(PX)는 복수의 데이터 배선(DL; DL1, DL2, DL3, DL4)과 복수의 게이트 배선(GL; GL1, GL2, GL3, GL4)이 서로 수직하게 교차하여 정의될 수 있다.
복수의 게이트 배선(GL; GL1, GL2, GL3, GL4)은 일 방향으로 나란하게 배치될 수 있으며, 복수의 데이터 배선(DL; DL1, DL2, DL3, DL4)은 일 방향과 실질적으로 수직한 다른 일 방향으로 나란하게 배치될 수 있다.
복수의 화소(PX) 각각은 하나의 데이터 배선(DL; DL1, DL2, DL3, DL4)과 하나의 게이트 배선(GL; GL1, GL2, GL3, GL4) 및 화소(PX)의 좌, 우측에 배치되는 제1, 제2 전압 배선(SDL,SDL'; SDL1,SDL1', SDL2,SDL2', SDL3,SDL3', SDL4,SDL4')을 포함할 수 있다.
복수의 제1, 제2 전압 배선(SDL,SDL'; SDL1,SDL1', SDL2,SDL2', SDL3,SDL3', SDL4,SDL4')은 복수의 데이터 배선(DL; DL1, DL2, DL3, DL4)과 실질적으로 동일한 다른 일 방향으로 나란하게 배치될 수 있다.
복수의 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4) 각각은 해당하는 화소(PX)의 데이터 배선(DL; DL1, DL2, DL3, DL4)에 인접하여 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
복수의 제2 전압 배선(SDL'; SDL1', SDL2', SDL3', SDL4') 각각은 이웃하는 화소(PX)의 데이터 배선(DL; DL1, DL2, DL3, DL4)에 인접하여 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 복수의 화소(PX) 각각은, 적어도 3개의 박막 트랜지스터(TR1, TR2, TR3)와 적어도 2개의 스토리지 커패시터(Cst1, Cst2)를 포함하는 것을 특징으로 한다. 일 예로, 복수의 화소(PX) 각각은, 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 제3 박막 트랜지스터(TR3) 및 제1 스토리지 커패시터(Cst1), 제2 스토리지 커패시터(Cst2)를 포함할 수 있다.
이때, 제1 박막 트랜지스터(TR1)는 스위칭 박막 트랜지스터이며, 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3)는 구동 박막 트랜지스터로 기능할 수 있다.
이때, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는, 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3) 중 하나의 박막 트랜지스터, 일 예로 제2 박막 트랜지스터(TR2)만 화소 전극(118)과 전기적으로 접속되는 것을 특징으로 한다. 일 예로, 제2 박막 트랜지스터(TR2)는 복수의 컨택홀(CT)을 통해 화소 전극(118)과 전기적으로 접속될 수 있다. 반면, 제3 박막 트랜지스터(TR3)는 화소 전극(118)과 전기적으로 절연될 수 있다.
제1 박막 트랜지스터(TR1)는, 제1 게이트 전극(121a), 제1 액티브층(124a), 제1 소스 전극(123a) 및 제1 드레인 전극(122a)을 포함하여 구성될 수 있다.
제2 박막 트랜지스터(TR2)는, 제2 게이트 전극(121b), 제2 액티브층(124b), 제2 소스 전극(123b) 및 제2 드레인 전극(122b)을 포함하여 구성될 수 있다.
제3 박막 트랜지스터(TR3)는, 제3 게이트 전극(121c), 제3 액티브층(124c), 제3 소스 전극(123c) 및 제3 드레인 전극(122c)을 포함하여 구성될 수 있다.
제1 박막 트랜지스터(TR1)의 제1 게이트 전극(121a)은 게이트 배선(GL; GL1, GL2, GL3, GL4)에 연결될 수 있다.
제1 박막 트랜지스터(TR1)의 제1 드레인 전극(122a)은 데이터 배선(DL; DL1, DL2, DL3, DL4)에 연결될 수 있다.
제1 박막 트랜지스터(TR1)의 제1 소스 전극(123a)은 일 방향으로 연장되고, 일 방향으로 연장된 제1 소스 전극(123a)의 일부에서 다른 일 방향으로 분기하여 제2, 제3 박막 트랜지스터(TR2, TR3)의 제2, 제3 게이트 전극(121b, 121c)을 구성할 수 있다.
제2 박막 트랜지스터(TR2)의 제2 드레인 전극(122b)은 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4)에 연결될 수 있다.
제3 박막 트랜지스터(TR3)의 제3 드레인 전극(122c)은 제2 전압 배선(SDL'; SDL1', SDL2', SDL3', SDL4')에 연결될 수 있다.
화소 전극(118)은, 컨택홀(CT)을 통해 제2 박막 트랜지스터(TR2)의 제2 소스 전극(123b)과 전기적으로 접속되는 반면, 제3 박막 트랜지스터(TR3)의 제3 소스 전극(123c)과 전기적으로 절연될 수 있다. 제2 소스 전극(123b)은 제3 절연층(115c) 및 평탄화층(115d)에 형성된 컨택홀(CT)을 통해 화소 전극(118)과 전기적으로 접속될 수 있다. 따라서, 제2 소스 전극(123b)에 인가되는 전압은 화소 전극(118)에 인가될 수 있다.
제2 소스 전극(123b)과 제3 소스 전극(123c)은, 화소 전극(118)과 대응하는 영역 내에 다른 일 방향과 나란한 방향으로 연장될 수 있다. 따라서, 제2 소스 전극(123b)은 화소 전극(118)과 복수의 위치에서 접속될 수 있다. 구체적으로, 제2 소스 전극(123b)은 제3 절연층(115c) 및 평탄화층(115d)에 형성된 컨택홀(CT)을 통하여 화소 전극(118)과 전기적으로 접속될 수 있으며, 화소 전극(118)은 복수의 컨택홀(CT)을 통하여 제2 소스 전극(123b)과 복수의 위치에서 전기적으로 접속될 수 있다. 제2 소스 전극(123b)과 화소 전극(118)이 하나의 컨택홀(CT)을 통하여 하나의 위치에서만 접속할 경우, 제2 소스 전극(123b)으로부터 인가되는 전압이 화소 전극(118) 전체에 고르게 인가되지 못할 수 있다. 즉, 제2 소스 전극(123b)과 접속하는 화소 전극(118)의 부분 근처에는 제2 소스 전극(123b)과 동일한 전압이 인가되지만, 제2 소스 전극(123b)과 접속하는 화소 전극(118)의 부분으로부터 멀어질수록 제2 소스 전극(123b)의 전압과 차이가 발생할 수 있다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치(100)에서는 화소 전극(118)과 제2 소스 전극(123b)을 복수의 위치에서 접속하게 함으로써, 제2 소스 전극(123b)에 인가되는 전압이 화소 전극(118) 전체에 고르게 인가될 수 있도록 할 수 있다. 화소 전극(118) 전체에 고른 전압이 인가될 경우, 화소 전극(118) 주위에는 수평 전계가 고르게 형성될 수 있고, 전기 변색층(140)의 변색 작용은 고르게 수행될 수 있다.
한편, 제2 소스 전극(123b)과 제3 소스 전극(123c)은 복수의 화소(PX) 각각 내에서 화소 전극(118)과 중첩되는 영역 안에서 연장될 수 있다. 이때, 제2 소스 전극(123b)과 제3 소스 전극(123c)은 평행하게 배치될 수 있다. 즉, 제2 소스 전극(123b)과 제3 소스 전극(123c)은 화소 전극(118)과 중첩되는 영역 내에서만 연장될 수 있으며, 서로 평행하게 배치될 수 있다.
제3 소스 전극(123c)은 화소 전극(118)과 중첩하며, 제3 소스 전극(123c) 및 화소 전극(118) 사이에 배치된 제3 절연층(115c) 및 평탄화층(115d)에 의하여 화소 전극(118)과 전기적으로 절연될 수 있다. 제3 소스 전극(123c)과 중첩하는 화소 전극(118)의 하부 영역인 대전 영역에는 제3 소스 전극(123c)에 인가된 전압에 의한 대전 효과에 따라 대전 전압이 대전될 수 있다.
제3 소스 전극(123c)의 폭은 제2 소스 전극(123b)의 폭의 2배 이상일 수 있다. 제3 소스 전극(123c)의 폭이 제2 소스 전극(123b)의 폭의 2배보다 작을 경우, 제3 소스 전극(123c)과 중첩되는 화소 전극(118)의 하부 영역에는 대전 전압이 효과적으로 대전되지 못할 수 있다. 제3 소스 전극(123c)의 폭이 넓어질 경우, 제3 소스 전극(123c)과 중첩되는 화소 전극(118)의 하부의 넓이는 넓어질 수 있다. 이에, 제3 소스 전극(123c)에 인가되는 전압에 의해 형성되는 화소 전극(118)의 대전 영역의 크기도 넓어질 수 있다. 대전 영역의 크기가 넓어질 경우에는, 대전 영역의 대전 전압과 화소 전극(118)에 인가되는 제2 소스 전극(123b)의 전압의 차이에 의한 수평 전계가 더 강하게 형성될 수 있다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치(100)에서는 제3 소스 전극(123c)의 폭을 제2 소스 전극(123b)의 폭의 2배 이상으로 형성하여, 화소 전극(118)의 대전 영역의 크기를 넓히고, 화소 전극(118) 주위의 수평 전계를 강하게 형성시킬 수 있다.
이때, 제2 게이트 전극(121b)의 주위에는, 일 방향으로 연장된 제1 소스 전극(123a)의 다른 일부에서 분기한 제1 스토리지 제1 전극(125a)이 배치될 수 있다.
또한, 제3 게이트 전극(121c)의 주위에는, 일 방향으로 연장된 제1 소스 전극(123a)의 다른 일부에서 분기한 제2 스토리지 제1 전극(125b)이 배치될 수 있다.
제1 스토리지 제1 전극(125a) 상부에는, 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4)에서 제1 스토리지 제1 전극(125a)으로 돌출한 제1 스토리지 제2 전극(126a)이 배치될 수 있다.
제2 스토리지 제1 전극(125b) 상부에는, 제2 전압 배선(SDL'; SDL1', SDL2', SDL3', SDL4')에서 제2 스토리지 제1 전극(125b)으로 돌출한 제2 스토리지 제2 전극(126b)이 배치될 수 있다.
제1 스토리지 제1 전극(125a)과 제1 스토리지 제2 전극(126a)은 서로 중첩하여 제1 스토리지 커패시터(Cst1)를 구성할 수 있다.
제2 스토리지 제1 전극(125b)과 제2 스토리지 제2 전극(126b)은 서로 중첩하여 제2 스토리지 커패시터(Cst2)를 구성할 수 있다.
이와 같이 본 발명의 일 실시예는, 복수의 박막 트랜지스터(TR1, TR2, TR3)를 사용하여 수평 전계를 통하여 구동되는 전기 변색 장치(100)를 제공하는 것을 특징으로 한다. 이를 통해, 기존의 상부 전극을 제거할 수 있어 두께를 감소시키며 투과 반사율을 개선시킬 수 있다.
또한, 본 발명의 일 실시예는, 커패시터(Cst1, Cst2)를 구비하여 화소(PX)의 실제 구동시간을 증가시키는 동시에 수평 전계 구동으로 셀 갭 내의 높은 저항의 영향력을 감소시켜 초고속 구동을 구현한 전기 변색 장치(100)를 제공하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예는, 별도의 전압의 인가 없이도 차광 모드를 유지하는 쌍안정 모드가 구현 가능한 전기 변색 장치를 제공하는 것을 특징으로 한다. 그 결과 전력 효율을 높일 수 있다.
도 5 및 도 6을 참조하여 단면 구조를 살펴보면, 제1 기판(110) 위에 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3)가 배치될 수 있다. 구체적으로, 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3)는 복수의 화소(PX) 각각에 대해, 제1 기판(110) 위에 배치될 수 있다.
제1 기판(110) 위에 제1 박막 트랜지스터(TR1)가 우선 배치되고, 그 위에 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3)가 평행하게 배치될 수 있다. 이때, 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3)는 바텀 게이트(bottom gate) 구조를 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 박막 트랜지스터(TR1)는, 제1 기판(110) 위에 배치된 제1 게이트 전극(121a), 제1 게이트 전극(121a) 위에 배치된 제1 액티브층(124a), 제1 액티브층(124a) 위에 배치된 제1 드레인 전극(122a) 및 제1 소스 전극(123a)을 포함하여 구성될 수 있다.
제2 박막 트랜지스터(TR2)는, 제1 기판(110) 위에 배치된 제2 게이트 전극(121b), 제2 게이트 전극(121b) 위에 배치된 제2 액티브층(124b), 제2 액티브층(124b) 위에 배치된 제2 드레인 전극(122b) 및 제2 소스 전극(123b)을 포함하여 구성될 수 있다.
제3 박막 트랜지스터(TR3)는, 제1 기판(110) 위에 배치된 제3 게이트 전극(121c), 제3 게이트 전극(121c) 위에 배치된 제3 액티브층(124c), 제3 액티브층(124c) 위에 배치된 제3 드레인 전극(122c) 및 제3 소스 전극(123c)을 포함하여 구성될 수 있다.
상술한 바와 같이, 제1 박막 트랜지스터(TR1)의 제1 게이트 전극(121a)은 게이트 배선(GL; GL1, GL2, GL3, GL4)에 연결될 수 있다.
제1 박막 트랜지스터(TR1)의 제1 드레인 전극(122a)은 데이터 배선(DL; DL1, DL2, DL3, DL4)에 연결될 수 있다. 데이터 배선(DL; DL1, DL2, DL3, DL4)은 제1 드레인 전극(122a)에 데이터 신호를 인가하는 배선이다.
제1 박막 트랜지스터(TR1)의 제1 소스 전극(123a)은 일 방향으로 연장되고, 일 방향으로 연장된 제1 소스 전극(123a)의 일부에서 다른 일 방향으로 분기하여 제2, 제3 박막 트랜지스터(TR2, TR3)의 제2, 제3 게이트 전극(121b, 121c)을 구성할 수 있다.
제2 박막 트랜지스터(TR2)의 제2 드레인 전극(122b)은 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4)에 연결될 수 있다. 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4)은 제2 드레인 전극(122b)에 제1 전압을 인가하는 배선이다. 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4)은 복수의 화소(PX) 각각에 배치된 제2 박막 트랜지스터(TR2)의 제2 드레인 전극(122b) 각각과 접속될 수 있다. 이에, 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4)에 인가된 제1 전압은 복수의 화소(PX) 각각에 배치된 제2 드레인 전극(122b) 각각에 전달될 수 있다.
제3 박막 트랜지스터(TR3)의 제3 드레인 전극(122c)은 제2 전압 배선(SDL'; SDL1', SDL2', SDL3', SDL4')에 연결될 수 있다. 제2 전압 배선(SDL'; SDL1', SDL2', SDL3', SDL4')은 제3 드레인 전극(122c)에 제2 전압을 인가하는 배선이다. 제2 전압 배선(SDL'; SDL1', SDL2', SDL3', SDL4')은 복수의 화소(PX) 각각에 배치된 제3 박막 트랜지스터(TR3)의 제3 드레인 전극(122c) 각각과 접속될 수 있다. 이에, 제2 전압 배선(SDL'; SDL1', SDL2', SDL3', SDL4')에 인가된 제2 전압은 복수의 화소(PX) 각각에 배치된 제3 드레인 전극(122c) 각각에 전달될 수 있다.
화소 전극(118)은, 컨택홀(CT)을 통해 제2 박막 트랜지스터(TR2)의 제2 소스 전극(123b)과 전기적으로 접속되는 반면, 제3 박막 트랜지스터(TR3)의 제3 소스 전극(123c)과 전기적으로 절연될 수 있다.
이때, 제2 게이트 전극(121b)의 주위에는, 일 방향으로 연장된 제1 소스 전극(123a)의 다른 일부에서 분기한 제1 스토리지 제1 전극(125a)이 배치될 수 있다.
또한, 제3 게이트 전극(121c)의 주위에는, 일 방향으로 연장된 제1 소스 전극(123a)의 다른 일부에서 분기한 제2 스토리지 제1 전극(125b)이 배치될 수 있다.
제1 스토리지 제1 전극(125a) 상부에는, 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4)에서 제1 스토리지 제1 전극(125a)으로 돌출한 제1 스토리지 제2 전극(126a)이 배치될 수 있다.
제2 스토리지 제1 전극(125b) 상부에는, 제2 전압 배선(SDL'; SDL1', SDL2', SDL3', SDL4')에서 제2 스토리지 제1 전극(125b)으로 돌출한 제2 스토리지 제2 전극(126b)이 배치될 수 있다.
제1 스토리지 제1 전극(125a)과 제1 스토리지 제2 전극(126a)은 서로 중첩하여 제1 스토리지 커패시터(Cst1)를 구성할 수 있다.
제2 스토리지 제1 전극(125b)과 제2 스토리지 제2 전극(126b)은 서로 중첩하여 제2 스토리지 커패시터(Cst2)를 구성할 수 있다.
이때, 제1 액티브층(124a)과 제1 게이트 전극(121a)을 절연시키기 위한 제1 절연층(115a)이 제1 액티브층(124a)과 제1 게이트 전극(121a) 사이에 배치될 수 있다. 또한, 제2 액티브층(124b)과 제2 게이트 전극(121b)을 절연시키고 제3 액티브층(124c)과 제3 게이트 전극(121c)을 절연시키기 위해 제2 절연층(115b)이 제2 액티브층(124b)과 제2 게이트 전극(121b) 사이, 그리고 제3 액티브층(124c)과 제3 게이트 전극(121c) 사이에 배치될 수 있다.
이와 같이 구성된 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3) 위에 제3 절연층(115c)이 배치될 수 있다. 제3 절연층(115c)은 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3)를 보호하기 위해 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3)를 덮는 층이다. 제3 절연층(115c)은 무기 물질로 이루어질 수 있고, 단층 또는 복수의 층으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 몇몇 실시예에서, 제3 절연층(115c)이 생략될 수도 있다.
제3 절연층(115c) 위에 제4 절연층, 즉 평탄화층(115d)이 배치될 수 있다. 평탄화층(115d)은 제3 절연층(115c)의 상부를 평탄화한다. 평탄화층(115d)은 단층 또는 복수의 층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 예를 들어, 평탄화층(115d)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 평탄화층(115d)은 제2 박막 트랜지스터(TR2)와 화소 전극(118)을 전기적으로 연결하기 위한 컨택홀(CT)을 포함할 수 있다.
화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층의 두께는 전기 변색 장치(100)의 효율적인 구동을 위해 선택될 수 있다. 절연층은 제2 절연층(115b)과 화소 전극(118) 사이에 배치된 층으로서, 제3 절연층(115c) 및 평탄화층(115d) 전체를 의미한다.
예를 들어, 화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층의 두께는 3μm이하일 수 있다. 만약에, 화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층의 두께가 3μm보다 클 경우, 제3 박막 트랜지스터(TR3)에 의한 화소 전극(118)에의 대전 효과가 저하될 수 있다. 제3 박막 트랜지스터(TR3)가 턴-온(turn on)되고, 제3 소스 전극(123c)에 전압이 인가된 경우, 제3 소스 전극(123c)에 인가된 전압의 크기에 대응하는 크기의 대전 전압이 제3 소스 전극(123c)과 대향하는 화소 전극(118)의 하부 영역인 대전 영역에 대전될 수 있다. 이때, 화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층의 두께가 두꺼워 질수록 대전 영역에 대전되는 대전 전압과 제3 소스 전극(123c)에 인가된 전압간의 차이가 커질 수 있다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는 화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층의 두께를 3μm이하로 형성하여 대전 영역에 제3 소스 전극(123c)에 인가되는 전압과 유사한 크기의 대전 전압이 형성되도록 할 수 있다. 참고로, 대전 영역에의 대전 전압의 형성에 대한 보다 자세한 설명은 도 7a와 도 7b를 참조하여 후술하기로 한다.
화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층, 특히 평탄화층(115d)의 유전율은 3.2F/m이상 10F/m이하일 수 있다. 구체적으로, 화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층의 유전율은 3.2F/m 이상으로 고유전율이 바람직하다. 이는, 제3 박막 트랜지스터(TR3)의 제3 소스 전극(123c)에 의한 화소 전극(118)의 하부의 대전 영역에 대전 전압을 효과적으로 대전시키기 위해서는, 분극 현상이 잘 이루어지는 고유전율의 절연층이 필요하기 때문이다. 따라서, 화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층의 유전율은 3.2F/m 이상으로 고유전율이 바람직하다. 또한, 일반적으로 반도체에서 사용 중인 Si계열의 절연층은 우수한 대전 전압 효과를 발생시킨다. 다만, 너무 높은 유전율을 사용하는 경우에는 화소 전극(118) 하부의 원하지 않는 영역에도 대전 전압이 일부 발생할 수 있으므로, 최대 유전율의 값은 10F/m으로 설정하는 것이 바람직하다. 즉, 화소 전극(118)과 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3) 사이에 배치된 절연층의 유전율은 3.2F/m이상 10F/m이하로 설정할 수 있다..
평탄화층(115d) 위에는 화소 전극(118)이 배치될 수 있다.
화소 전극(118)은 전기 변색층(140) 및 전해질층(150)에 전계를 형성하기 위한 전극이다. 도시하지 않았지만, 화소 전극(118)은 제1 투명 도전층, 반사층 및 제2 투명 도전층을 포함하여 구성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
반사층은 반사층에 입사된 빛을 반사시키기 위한 층으로, 반사성이 우수한 금속 물질로 이루어질 수 있다. 반사층은, 예를 들어 APC(AgPdCu) 물질로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 반사층은 제2 투명 도전층을 거쳐 입사된 빛을 다시 제2 투명 도전층 방향으로 반사시킬 수 있다.
제1 투명 도전층은 반사층과 평탄화층(115d) 사이에 배치되어, 반사층과 평탄화층(115d) 간의 접착성을 증대시키기 위해 사용되는 도전층이다. 일반적으로 유기 물질로 이루어지는 평탄화층(115d) 위에 금속 물질로 이루어지는 반사층이 직접 형성되는 경우 반사층과 평탄화층(115d) 간의 접착력이 문제될 수 있다. 이에, 반사층과 평탄화층(115d) 사이에 투명 도전성 물질로 이루어진 제1 투명 도전층이 배치되어 반사층과 평탄화층(115d) 간의 접착성을 증대시킬 수 있다. 제1 투명 도전층은, 예를 들어 ITO(Indium Tin Oxide), AZO(Aluminum doped Zinc Oxide), FTO(Fluorine Tin Oxide), PEDOT:PSS, 은-나노와이어(AgNW) 등으로 구성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 투명 도전층은 다양한 투명 도전성 물질로 이루어질 수 있다.
제2 투명 도전층은 반사층 위에 배치되어, 화소 전극(118)의 상부까지 전압이 고르게 인가될 수 있도록 사용되는 도전층이다. 제1 투명 도전층과 제2 소스 전극(123b)이 전기적으로 접속되어 있기 때문에, 화소 전극(118)에는 제2 소스 전극(123b)에 인가된 전압이 인가될 수 있다. 화소 전극(118)에 인가된 전압은 화소 전극(118) 전체에 고르게 분포되어야 하며, 이때 반사층의 상부에 배치된 제2 투명 도전층에 의하여 전압이 화소 전극(118)의 전체에 고르게 분포될 수 있다. 제2 투명 도전층은 투명 도전성 물질로 이루어지고, 예를 들어 ITO(Indium Tin Oxide), AZO(Aluminum doped Zinc Oxide), FTO(Fluorine Tin Oxide), PEDOT:PSS, 은-나노와이어(AgNW) 등으로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제2 투명 도전층은 다양한 투명 도전성 물질로 이루어질 수 있다.
이상에서는 화소 전극(118)이 제1 투명 도전층, 반사층 및 제2 투명 도전층 모두를 포함하는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 본 발명의 화소 전극(118)은 반사층만을 포함하거나, 제1 투명 도전층 및 반사층만을 포함하거나, 반사층 및 제2 투명 도전층만을 포함하도록 구성될 수도 있다.
화소 전극(118)은 제2 박막 트랜지스터(TR2) 위에 배치되어 제2 박막 트랜지스터(TR2)와 중첩할 수 있다. 화소 전극(118)은 제2 박막 트랜지스터(TR2)와 전기적으로 접속될 수 있다. 일 예로, 화소 전극(118)은 제3 절연층(115c) 및 평탄화층(115d)에 형성된 컨택홀(CT)을 통하여 제2 박막 트랜지스터(TR2)의 제2 소스 전극(123b)과 전기적으로 접속될 수 있다. 따라서, 화소 전극(118)에는 제2 소스 전극(123b)과 동일한 전압이 인가될 수 있다. 도 6에서는 화소 전극(118)이 제2 박막 트랜지스터(TR2)의 제2 소스 전극(123b)과 전기적으로 접속되는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 본 발명의 화소 전극(118)은, 제2 박막 트랜지스터(TR2)의 타입(type)에 따라 제2 박막 트랜지스터(TR2)의 제2 드레인 전극(122b)과 전기적으로 접속될 수도 있다.
또한, 화소 전극(118)은 제3 박막 트랜지스터(TR3) 위에 배치되어 제3 박막 트랜지스터(TR3)와 중첩할 수 있다. 다만, 화소 전극(118)은 제3 박막 트랜지스터(TR3)와 전기적으로 절연될 수 있다. 즉, 제3 박막 트랜지스터(TR3)와 화소 전극(118) 사이에는 제3 절연층(115c) 및 평탄화층(115d)이 배치되어 제3 박막 트랜지스터(TR3)와 화소 전극(118)은 절연될 수 있다. 따라서, 제3 박막 트랜지스터(TR3)의 제3 소스 전극(123c)에 인가된 전압에 의하여 제3 소스 전극(123c)과 중첩되는 화소 전극(118)의 하부 영역인 대전 영역에 대전 전압이 대전될 수 있다. 제3 박막 트랜지스터(TR3)에 의해 화소 전극(118)의 대전 영역에 대전 전압이 대전되는 것에 대해서는 도 7a와 도 7b를 참조하여 후술하기로 한다.
화소 전극(118) 위에는 전기 변색층(140)이 배치될 수 있다.
전기 변색층(140)은 전기 변색 특성을 갖는 변색층으로, 코어-쉘(core-shell) 구조를 갖는 복수의 전기 변색 입자(141)를 포함할 수 있다. 일 예로, 전기 변색 입자(141)는 전기 변색 특성을 갖는 입자로서, 투명 도전 입자(141a) 및 투명 도전 입자(141a)를 둘러싸는 전기 변색막(141b)을 포함하여 구성될 수 있다. 전기 변색층(140)은 화소(PX)별로 패터닝될 수 있다.
투명 도전 입자(141a)는 전기 변색 입자(141)의 중심부에 배치되며, 예를 들어 구 형상일 수 있다. 투명 도전 입자(141a)와 같이 도전성을 갖는 물질이 전기 변색 입자(141)의 중심부에 배치됨에 따라 전기 변색 입자(141)에 균일한 전기장이 인가될 수 있다.
투명 도전 입자(141a)는 투명 도전성 물질로 이루어질 수 있다. 예를 들어, 투명 도전 입자(141a)는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전성 산화물로 이루어질 수 있으나, 본 발명이 이에 한정되지 않고, 다양한 투명 도전성 물질로 형성될 수 있다.
전기 변색막(141b)은 투명 도전 입자(141a)를 둘러싸도록 배치될 수 있다. 참고로, 전기 변색막(141b)은 전기 변색 특성을 갖는 막으로, 전기와 같은 외부 자극에 의하여 산화-환원 반응이 일어나고 이에 따라 빛의 투과율이 가역적으로 변화하는 막이다. 구체적으로, 전기 변색막(141b)이 포함하는 π전자는 어느 정도 자유롭게 움직일 수 있기 때문에 전도 특성이 나타날 수 있다. 또한, 고분자 사슬을 따라 단일 결합과 이중 결합이 교차적으로 존재하게 되는 π전자를 통해 π결합 형태가 고분자 체인에 존재하게 되면 전기적 힘에 의해 산화-환원 반응이 일어날 수 있다. 전기 변색막(141b)은 이러한 산화-환원 반응에 의해 전자 밀도의 비 편재화가 나타나게 되어, 전자 구조가 바뀌게 됨에 따라 전기 변색 특성이 나타나게 된다. 따라서, 전기 변색막(141b)은 전압의 인가에 따라 색상이 변화될 수 있다. 즉, 전기 변색막(141b)은 전기 변색막(141b)에 입사되는 빛을 차단하거나 투과시킬 수 있다.
전기 변색층(140)은 전기 변색 입자(141)가 분산되는 별도의 수지 없이 전기 변색 입자(141)만을 포함하여 구성될 수 있다. 즉, 전기 변색 입자(141)가 특정 수지 내에 분산된 형태가 아닌, 복수의 전기 변색 입자(141)들이 화소 전극(118) 위에 쌓여 있는 형태로 전기 변색층(140)을 구성할 수 있다. 이에 따라, 각각의 전기 변색 입자(141) 사이에는 공극이 형성될 수 있다. 즉, 전기 변색 입자(141)와 수지가 포함된 분산액이 화소 전극(118) 위에 코팅된 후, 코팅된 분산액이 건조되어 전기 변색 입자(141)를 제외한 나머지 물질들은 제거될 수 있다. 따라서, 전기 변색층(140)에는 복수의 전기 변색 입자(141)만이 존재할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 전기 변색층(140)은 수지 및 수지 내에 분산된 형태의 전기 변색 입자(141)를 포함하도록 구성될 수도 있다.
본 발명의 일 실시예에 따른 전기 변색 장치(100)는 전기 변색층(140)에 코어-쉘 구조를 갖는 복수의 전기 변색 입자(141)를 포함함으로써, 전기 변색을 효과적으로 발현할 수 있다. 전기 변색층(140)이 코어-쉘 구조를 갖는 복수의 전기 변색 입자(141)를 포함하지 않고 전기 변색 물질로 구성된 층으로 구성될 경우, 전기 변색층(140)은 효과적으로 변색 작용을 수행하지 못할 수 있다. 일 예로, 전기 변색층(140)이 복수의 전기 변색 입자(141)를 포함할 경우, 전기 변색층(140)이 전기 변색 물질을 단순히 포함하는 경우보다 노출되는 전기 변색 입자(141)의 표면적이 증가될 수 있다. 반면에, 전기 변색층(140)이 전기 변색 물질을 포함하는 층의 형상일 경우에는, 전기 변색층(140)은 전기 변색층(140)과 전해질층(150)이 접촉하는 면적만큼만 전해질층(150)에 노출될 수 있다. 따라서, 전해질층(150)에 존재하는 이온은 전기 변색층(140)과 전해질층(150)이 접촉하는 면을 통해서만 전기 변색층(140)으로 이동될 수 있다. 이와 달리, 본 발명의 일 실시예에 따른 전기 변색 장치(100)의 경우, 전기 변색층(140)이 코어-쉘 구조의 전기 변색 입자(141)를 포함함으로써, 전기 변색 물질이 드러나는 전기 변색 입자(141)의 표면적이 증가하게 되고, 이에 전해질층(150)의 이온이 효과적으로 전기 변색 입자(141)와 결합될 수 있다.
일 예로, 전기 변색층(140)의 두께는 2μm이상 7μm이하일 수 있다. 전기 변색층(140)의 두께가 2μm보다 작을 경우, 전기 변색층(140)은 충분한 전기 변색 입자(141)를 포함하지 못할 수 있다. 전기 변색층(140)의 두께가 얇아질수록, 전기 변색층(140)은 더 적은 수의 전기 변색 입자(141)를 포함할 수 있고, 이에 전기 변색 입자(141)의 변색에 따라 충분한 빛 차단 효과를 내지 못할 수 있다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는 전기 변색층(140)의 두께를 2μm이상으로 형성하여, 변색을 수행하기에 충분한 수의 전기 변색 입자(141)를 포함할 수 있다.
또한, 전기 변색층(140)의 두께가 7μm보다 클 경우에는, 전기 변색 장치(100)의 빛 투과도는 저하될 수 있다. 전기 변색층(140)의 두께가 증가할수록 전기 변색층(140)이 포함하는 전기 변색 입자(141)의 수는 증가할 수 있다. 전기 변색 입자(141)의 투명 도전 입자(141a)는 투명한 입자이지만, 투명 도전 입자(141a)를 투과한 빛의 밝기는 투과하기 전의 빛의 밝기보다 낮을 수 있다. 또한, 전기 변색 입자(141)의 전기 변색막(141b)을 투과한 빛의 밝기는 투과하기 전의 빛의 밝기보다 낮을 수 있다. 따라서, 전기 변색층(140)의 두께가 증가되어 전기 변색 입자(141)의 수가 증가될수록 전기 변색층(140)의 빛 투과도는 저하될 수 있다. 이에, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는 전기 변색층(140)의 두께를 7μm이하로 형성하여, 전기 변색 장치(100)의 빛 투과도를 높게 유지할 수 있다.
전기 변색층(140) 위에는 전해질층(150)이 배치될 수 있다.
전해질층(150)은 복수의 이온이 포함된 층으로서, 전하를 띈 이온들에 의하여 전류가 흐를 수 있는 층이다. 예를 들어, 전해질층(150)에는 Li+ 이온이 포함될 수 있다. 전해질층(150)에 존재하는 이온은 전해질층(150)에 형성되는 전계에 따라 전해질층(150)과 전기 변색층(140) 사이를 이동할 수 있다.
전해질층(150)에서 전기 변색층(140) 방향으로 전계가 형성되는 경우에는, 전해질층(150)에 존재하는 이온은 전기 변색 입자(141)의 전기 변색막(141b)을 환원시킬 수 있다. 따라서, 전기 변색막(141b)의 환원에 의하여 전기 변색 입자(141)는 변색되어 빛을 차단할 수 있다. 반대로 전기 변색층(140)에서 전해질층(150) 방향으로 전계가 형성되는 경우, 전기 변색막(141b)과 결합했던 이온은 전기 변색막(141b)의 산화에 의하여 전기 변색막(141b)과 분리되고, 전기 변색층(140)에서 전해질층(150)으로 이동할 수 있다. 따라서, 전기 변색막(141b)의 산화에 의하여 전기 변색 입자(141)는 투명하게 변하여 빛을 투과할 수 있다. 전해질층(150)을 통한 전기 변색층(140)의 구동에 대해서는 도 7a와 도 7b를 참조하여 후술하기로 한다.
전해질층(150)은 카운터 물질을 포함할 수 있다. 이때, 전해질층(150)에 존재하는 카운터 물질의 농도는 0.01wt%이상 0.5wt%이하일 수 있다. 구체적으로, 카운터 물질은 전해질층(150)이 포함하는 이온의 이동을 촉진할 수 있다. 즉, 카운터 물질은 전해질층(150)이 포함하는 이온의 이동을 촉진하여 전기 변색층(140)의 산화-환원 반응을 촉진할 수 있다. 전해질층(150)에 존재하는 카운터 물질의 농도가 0.01wt%보다 작을 경우, 전해질층(150)에 포함된 이온의 이동이 느려질 수 있고, 이에 전해질층(150)과 전기 변색층(140) 사이를 이동하는 이온의 속도가 저하될 수 있다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는 전해질층(150)에 존재하는 카운터 물질을 0.01wt%이상의 농도로 포함하여, 전해질층(150)이 포함하는 이온의 이동을 빠르게 하여 전기 변색 장치(100)의 변색 속도를 증가시킬 수 있다.
또한, 전해질층(150)에 존재하는 카운터 물질의 농도가 0.5wt%보다 클 경우, 전해질층(150)의 빛 투과도는 낮아질 수 있다. 카운터 물질은 투명하지 않을 수 있으며, 예를 들면 갈색을 띌 수 있다. 따라서, 전해질층(150)이 카운터 물질을 더 포함할수록, 전해질층(150)의 일면에 입사된 빛이 다른 면으로 투과되는 투과율은 낮아질 수 있다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는 전해질층(150)에 존재하는 카운터 물질을 0.5wt%이하의 농도로 포함하여, 전해질층(150)의 빛 투과도를 높게 유지할 수 있고, 이에 전기 변색 장치(100)의 투과도는 개선될 수 있다.
카운터 물질은 전해질층(150)에 고르게 분포할 수 있다. 일 예로, 카운터 물질은 산화세륨(CeO2), 산화티타늄(TiO2), 산화텅스텐(WO3), 산화니켈(NiO) 및 산화몰리브덴(MoO3) 중에서 선택된 금속화합물 또는 이들의 조합으로 이루어질 수 있다. 다만, 본 발명이 이에 한정되지 않으며, 카운터 물질은 카바졸(carbazole), 페노티아진(phenothiazine), 페나진(phenazine) 및 메탈로센(metallocene) 중에서 선택된 유기 화합물 또는 이들의 조합으로 이루어질 수도 있다.
본 발명의 일 실시예에 따른 전기 변색 장치(100)는 전해질층(150)에 카운터 물질을 포함함으로써, 전기 변색 입자(141)의 전기 변색막(141b)의 산화-환원 속도를 증가시킬 수 있다. 카운터 물질은 전해질층(150)에 전계가 형성된 경우의 전해질층(150)에 존재하는 이온의 이동을 빠르게 할 수 있다. 따라서, 이온의 이동에 따른 전기 변색 입자(141)의 전기 변색막(141b)의 산화-환원 반응의 속도는 증가될 수 있다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치(100)에서는 전해질층(150)에 카운터 물질이 포함됨에 따라, 전기 변색 장치(100)의 구동 속도는 증가될 수 있다.
또한, 전해질층(150)의 두께는 50μm이상 150μm이하일 수 있다. 다만, 소자 두께 측면에서 얇은 두께를 위해서는 전해질층(150)의 두께는 얇은 두께를 가지는 것이 바람직하다.
전해질층(150)의 두께가 50μm이상일 경우에는, 전해질층(150)에 존재하는 전해질의 이온화 및 재결합이 촉진될 수 있다. 구체적으로, 전해질층(150)이 포함하는 전하를 띈 이온은 영구적인 물질이 아니다. 전해질층(150)을 구성하는 전해질은 이온화되어 이온이 될 수도 있고, 이온들은 다시 재결합될 수 있다. 이때, 전해질의 이온화 및 재결합은 영구적으로 지속되지 않으며, 시간이 흐름에 따라 이온화 및 재결합을 반복할 수 있는 전해질의 수는 줄어들 수 있다. 즉, 전해질층(150)에 존재하는 물질 중 이온화 및 재결합하는 입자의 비율은 전해질층(150)이 형성된 후 시간이 흐름에 따라 줄어들 수 있다. 이에, 이온에 의한 전기 변색층(140)의 변색 특성은 시간이 흐름에 따라 그 정도가 감소될 수 있다. 이에, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는 전해질층(150)의 두께를 50μm이상으로 형성하여, 시간이 흐르더라도 전기 변색층(140)의 변색 특성이 유지될 수 있다.
복수의 화소(PX) 중 서로 인접한 화소(PX) 사이에는 격벽(170)이 배치될 수 있다. 격벽(170)은 서로 인접한 화소(PX) 사이의 전기적인 영향을 차단할 수 있는 구성이다. 구체적으로, 격벽(170)은 평탄화층(115d)과 제2 기판(160) 사이에 배치될 수 있다. 격벽(170)은 화소(PX) 각각의 화소 전극(118), 전기 변색층(140) 및 전해질층(150) 전체의 두께와 동일한 두께를 가질 수 있다. 이에, 격벽(170)은 화소(PX) 각각의 화소 전극(118), 전기 변색층(140) 및 전해질층(150)을 분리할 수 있다.
이때, 격벽(170)은 2.8F/m이하의 유전율을 갖는 부도체일 수 있다. 본 발명의 일 실시예에 따른 전기 변색 장치(100)는 격벽(170)을 2.8F/m이하의 유전율을 갖는 부도체로 형성하여, 화소(PX) 사이의 전기적인 영향을 효과적으로 차단할 수 있다. 격벽(170)이 2.8F/m이하의 유전율을 갖는 부도체일 경우, 서로 인접한 화소(PX)에 형성되는 수평 전계 사이의 영향이 감소될 수 있다. 따라서, 전기 변색 장치(100)의 복수의 화소(PX) 각각은 서로 독립적으로 구동될 수 있다.
이때, 격벽(170)의 폭은 복수의 화소(PX)간 간격과 같을 수 있다. 이와 달리, 격벽(170)의 폭은 복수의 화소(PX)간 간격보다 작을 수 있다. 이에, 도 5 및 도 6에 도시된 바와 같이, 격벽(170)과 복수의 화소(PX) 사이에는 이격 공간이 존재할 수 있다. 예를 들면, 격벽(170)의 폭은 복수의 화소(PX)간 간격의 70%이상 100%이하일 수 있다.
본 발명의 일 실시예에 따른 전기 변색 장치(100)는, 복수의 화소(PX) 사이에 격벽(170)이 배치됨으로써, 복수의 화소(PX)간 전기적인 영향을 감소시킬 수 있다. 구체적으로, 복수의 화소(PX) 중 일부 화소(PX)에서 발생한 수평 전계는 다른 일부 화소(PX)에 영향을 줄 수 있다. 예를 들면, 서로 인접한 화소(PX)가 모두 차단 모드로 동작할 수 있다. 이때, 서로 인접한 화소(PX) 각각에 형성된 수평 전계는 서로 영향을 줄 수 있다. 서로 인접한 화소(PX) 각각에 형성된 수평 전계가 서로 영향을 줄 경우, 전기 변색 장치(100)의 복수의 화소(PX) 각각은 독립적인 차광 모드, 투과 모드 및 쌍안정 모드로 구동되지 못할 수 있다. 이에, 전기 변색 장치(100)는 안정적으로 구동되지 않을 수 있다.
본 발명의 일 실시예에 따른 전기 변색 장치(100)는 복수의 화소(PX) 사이에 격벽(170)이 배치됨으로써, 복수의 화소(PX)가 명확히 구분될 수 있으며, 복수의 화소(PX)간 전기적인 영향을 차단할 수 있다. 이에, 본 발명의 일 실시예에 따른 전기 변색 장치(100)는 차단 모드, 쌍안정 모드 및 투과 모드를 안정적으로 구동할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 복수의 화소(PX) 사이에 격벽(170)이 배치되지 않을 수도 있다.
전해질층(150)과 격벽(170) 위에는 제2 기판(160)이 배치될 수 있다. 제2 기판(160)은 전기 변색 장치(100)의 여러 구성요소들을 지지 및 보호하는 역할을 한다. 제2 기판(160)은 유리, 또는 유연성(flexibility)을 갖는 플라스틱 물질로 이루어질 수 있다.
한편, 각각의 화소(PX)는 서로 일정한 간격을 두고 이격되어 배치될 수 있다. 즉, 서로 인접한 복수의 화소(PX) 내에 배치된 각각의 화소 전극(118)은 서로 일정한 간격을 두고 배치될 수 있다. 일 예로, 복수의 화소(PX)간 간격은, 복수의 화소(PX) 중 하나의 화소(PX)의 제2 박막 트랜지스터(TR2)에 연결된 제1 전압 배선(SDL; SDL1, SDL2, SDL3, SDL4)에 의한 다른 화소(PX)의 화소 전극(118)의 대전 효과를 방지하기 위한 간격일 수 있다. 일 예로, 복수의 화소(PX)간 간격은 10μm 이상 20μm 이하일 수 있다.
이하에서는, 앞서 설명한 본 발명의 일 실시예에 따른 전기 변색 장치(100)의 구성에 기초한 전기 변색 장치(100)의 구동에 대해 보다 상세히 설명한다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 전기 변색 장치의 구동을 설명하기 위한 단면도들이다. 이때, 도 7a는 전기 변색 장치(100)의 차광 모드를 설명하기 위한 도면이며, 도 7b는 전기 변색 장치(100)의 투과 모드를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 전기 변색 장치의 구동 조건을 예로 들어 보여주는 표다.
본 발명의 일 실시예에 따른 전기 변색 장치(100)는 차광 모드, 쌍안정 모드 및 투과 모드로 동작할 수 있다. 차광 모드는 전기 변색 장치(100)의 전기 변색층(140)이 변색되어 전기 변색층(140)으로의 빛의 투과를 차단하여, 전기 변색층(140)의 일면으로 입사된 빛이 전기 변색층(140)의 다른 면으로 투과되지 못하게 된다. 쌍안정 모드에서는 전기 변색 장치(100)에 전압을 인가하지 않고도 전기 변색층(140)의 차광이 계속 유지될 수 있다. 반면에, 투과 모드에서는 전기 변색층(140)의 일면으로 입사된 빛이 전기 변색층(140)의 다른 면으로 투과될 수 있다.
도 7a 및 도 8을 참조하면, 전기 변색 장치(100)는 전기 변색층(140)이 빛을 차단하는 차광 모드로 동작할 수 있다. 이를 위해 우선적으로 전해질층(150) 내 Li+ 이온이 화소 전극(110) 위의 전기 변색층(140)에 전달되어야 한다. 이에 따른, 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3)의 구동 순서를 살펴보면 다음과 같다.
차광 모드에서는, 먼저 제1 박막 트랜지스터(TR1)가 턴-온(turn on)될 수 있다. 제1 박막 트랜지스터(TR1)의 제1 게이트 전극(121a)에는, 일 예로 25V의 게이트 하이 전압이 인가되어 제1 박막 트랜지스터(TR1)가 턴-온(Vth=-5V)될 수 있다. 이후, 제1 박막 트랜지스터(TR1)의 데이터 배선에는 25V의 신호가 입력되고, 이를 통해 제1 박막 트랜지스터(TR1)의 제1 소스 전극(123a)에도 동일한 25V의 전압이 형성된다. 제1 박막 트랜지스터(TR1)의 제1 소스 전극(123a)은 제2, 제3 박막 트랜지스터(TR2, TR3)의 제2, 제3 게이트 전극(121b, 121c)의 역할을 수행 하므로, 결국 제2, 제3 박막 트랜지스터(TR2, TR3)는 턴-온(turn on)될 수 있다.
이때, 제2 박막 트랜지스터(TR2)의 제2 드레인 전극(122b)에는 제1 전압이 인가될 수 있다. 예를 들면, 제2 드레인 전극(122b)에는 -1V 크기의 제1 전압이 인가될 수 있다. 이때, 제2 소스 전극(123b)에는 제2 드레인 전극(122b)에 인가된 제1 전압과 동일한 전압이 인가될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온되어 있어 제2 드레인 전극(122b)에 인가된 제1 전압은 제2 소스 전극(123b)에 인가될 수 있다. 그리고, 제2 소스 전극(123b)에 인가된 제1 전압은 컨택홀(CT)을 통해 화소 전극(118)에 인가될 수 있다.
제3 박막 트랜지스터(TR3)의 제3 드레인 전극(122c)에는 제1 전압보다 큰 크기의 제2 전압이 인가될 수 있다. 예를 들면, 제3 드레인 전극(122c)에는 1V 크기의 제2 전압이 인가될 수 있다. 이때, 제3 소스 전극(123c)에는 제3 드레인 전극(122c)에 인가된 제2 전압과 동일한 전압이 인가될 수 있다. 제3 박막 트랜지스터(TR3)는 턴-온되어 있으므로 제3 드레인 전극(122c)에 인가된 제2 전압은 제3 소스 전극(123c)에 인가될 수 있다.
이와 같이 제2 소스 전극(123b)과 컨택홀(CT)을 통하여 전기적으로 접속된 화소 전극(118)에는 제2 소스 전극(123b)에 인가된 제1 전압이 인가될 수 있다. 예를 들면, 화소 전극(118)에는 -1V의 전압이 인가될 수 있다. 이때, 제3 소스 전극(123c)과 중첩되는 화소 전극(118)의 하부 영역인 대전 영역(EA)에는 제2 전압과 유사한 크기의 대전 전압이 대전될 수 있다.
화소 전극(118)은 제3 소스 전극(123c)과 중첩되어 있을 뿐, 전기적으로 접속되지 않기 때문에, 화소 전극(118)에는 제2 전압이 인가되지 않는다. 반면에, 화소 전극(118)의 대전 영역(EA)은 제3 소스 전극(123c)과 인접하게 배치되어 있기 때문에 대전 영역(EA)에는 대전 효과로 인하여 제2 전압과 유사한 크기의 대전 전압이 대전될 수 있다. 예를 들면, 화소 전극(118)의 대전 영역(EA)에는 1V와 유사한 크기, 즉, 실질적으로 동일한 크기의 대전 전압이 대전될 수 있다. 따라서, 화소 전극(118)의 대전 영역(EA)을 제외한 영역, 즉 화소 전극(118)의 상면에는 제1 전압(예를 들면, -1V)이 인가될 수 있고, 화소 전극(118)의 대전 영역(EA)에는 제2 전압(예를 들면, 1V)이 대전될 수 있다.
도 7a를 참조하면, 화소 전극(118) 주위에는 제1 수평 전계가 형성될 수 있다. 구체적으로, 화소 전극(118)의 대전 영역(EA)에 대전된 제2 전압과 유사한 크기의 대전 전압과 화소 전극(118)의 대전 영역(EA)을 제외한 영역, 즉 화소 전극(118)의 상면에 인가된 제1 전압의 전압차에 의하여 제1 수평 전계가 형성될 수 있다. 예를 들면, 대전 영역(EA)에는 1V와 유사한 크기의 대전 전압이 형성될 수 있다. 또한, 화소 전극(118)의 대전 영역(EA)을 제외한 영역에는 -1V의 전압이 인가될 수 있다. 따라서, 대전 영역(EA)과 화소 전극(118)의 상면에는 약 2V의 전압차가 형성될 수 있고, 이에 제1 수평 전계가 형성될 수 있다. 이때, 대전 영역(EA)에 대전된 대전 전압의 크기가 화소 전극(118)의 상면에 인가된 제1 전압의 크기보다 크기 때문에, 제1 수평 전계의 방향은 대전 영역(EA)에서 화소 전극(118)의 상면을 향할 수 있다. 따라서, 화소 전극(118) 위에 배치된 전기 변색층(140) 및 전해질층(150)에는 제1 수평 전계가 형성될 수 있다. 이에, 전해질층(150)에 존재하는 이온들은 제1 수평 전계에 의하여 전기 변색층(140)으로 이동할 수 있다. 예를 들면 전해질층(150)은 Li+ 이온을 포함할 수 있으며, 제1 수평 전계의 방향에 따라 Li+ 이온은 전기 변색층(140)으로 이동할 수 있다. 전기 변색층(140)으로 이동한 Li+ 이온은 전기 변색막(141b)을 환원시킬 수 있다. 환원된 전기 변색막(141b)은 변색되며, 전기 변색층(140)에 입사된 빛은 투과되지 못하고, 전기 변색층(141b)은 변색된 색을 띌 수 있다. 예를 들면, 전기 변색막(141b)이 검은색으로 변색된 경우, 전기 변색층(140)은 검은색을 띌 수 있으며 빛을 차단하는 용도로 사용될 수 있다. 그 결과, 차광 구동이 시작되며, 약 0.1초 미만 후에 화소의 전체 차광이 이루어진다. 다만, 본 발명이 이에 한정되지 않고 전기 변색막(141b)이 검은색과 상이한 색으로 변색될 수도 있다.
한편, 본 발명에서는 제1, 제2 스토리지 커패시터(Cst1, Cst2)에 의해 제1 박막 트랜지스터(TR1)가 턴-온된 후에 턴-오프되더라도, 제1, 제2 스토리지 커패시터(Cst1, Cst2)가 방전되는, 일정시간 동안 제1, 제2 박막 트랜지스터(TR2, TR3)의 턴-온이 유지될 수 있다.
다음으로, 도 7b 및 도 8을 참조하면, 본 발명의 전기 변색 장치(100)는 전기 변색층(140)이 빛을 투과하는 투과 모드로 동작할 수 있다. 우선적으로 투과 모드로 동작하기 위해서는 전기 변색층(140)에 결합된 Li+ 이온이 분리되어야 한다. 이에 따른, 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3)의 구동 순서를 살펴보면 다음과 같다.
투과 모드에서는, 먼저 제1 박막 트랜지스터(TR1)가 턴-온(turn on)될 수 있다. 제1 박막 트랜지스터(TR1)의 제1 게이트 전극(121a)에는, 일 예로 25V의 게이트 하이 전압이 인가되어 제1 박막 트랜지스터(TR1)가 턴-온(Vth=-5V)될 수 있다. 이후, 제1 박막 트랜지스터(TR1)의 데이터 배선에는 25V의 신호가 입력되고, 이를 통해 제1 박막 트랜지스터(TR1)의 제1 소스 전극(123a)에도 동일한 25V의 전압이 형성된다. 제1 박막 트랜지스터(TR1)의 제1 소스 전극(123a)은 제2, 제3 박막 트랜지스터(TR2, TR3)의 제2, 제3 게이트 전극(121b, 121c)의 역할을 수행 하므로, 결국 제2, 제3 박막 트랜지스터(TR2, TR3)는 턴-온(turn on)될 수 있다.
이어서, 제2 박막 트랜지스터(TR2)의 제2 드레인 전극(122b)에는 제1 전압이 인가될 수 있다. 예를 들면, 제2 드레인 전극(122b)에는 1V 크기의 제1 전압이 인가될 수 있다. 이때, 제2 소스 전극(123b)에는 제2 드레인 전극(122b)에 인가된 제1 전압과 동일한 전압이 인가될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온되어 있으므로 제2 드레인 전극(122b)에 인가된 제1 전압은 제2 소스 전극(123b)에 인가될 수 있다. 그리고, 제2 소스 전극(123b)에 인가된 제1 전압은 컨택홀(CT)을 통해 화소 전극(118)에 인가될 수 있다.
제3 박막 트랜지스터(TR3)의 제3 드레인 전극(122c)에는 제1 전압보다 작은 크기의 제2 전압이 인가될 수 있다. 예를 들면, 제3 드레인 전극(122c)에는 -1V 크기의 제2 전압이 인가될 수 있다. 이때, 제3 소스 전극(123c)에는 제3 드레인 전극(122c)에 인가된 제2 전압과 동일한 전압이 인가될 수 있다. 제3 박막 트랜지스터(TR3)는 턴-온되어 있으므로 제3 드레인 전극(122c)에 인가된 제2 전압은 제3 소스 전극(123c)에 인가될 수 있다.
제2 소스 전극(123b)에 인가된 제1 전압은 앞서 설명한 바와 같이 화소 전극(118)에 인가될 수 있다. 예를 들면, 화소 전극(118)에는 1V의 전압이 인가될 수 있다. 이때, 제3 소스 전극(123c)과 중첩되는 화소 전극(118)의 하부 영역인 대전 영역(EA)에는 제2 전압과 유사한 크기의 대전 전압이 대전될 수 있다. 예를 들면, 화소 전극(118)의 대전 영역(EA)에는 -1V와 유사한 크기의 대전 전압이 대전될 수 있다. 따라서, 화소 전극(118)의 대전 영역(EA)을 제외한 영역, 즉 화소 전극(118)의 상면에는 제1 전압(예를 들면, 1V)이 인가되고, 화소 전극(118)의 대전 영역(EA)에는 제2 전압(예를 들면, -1V)이 대전될 수 있다.
도 7b를 참조하면, 화소 전극(118) 주위에는 제2 수평 전계가 형성될 수 있다. 예를 들면, 대전 영역(EA)에는 -1V와 유사한 크기의 대전 전압이 형성될 수 있다. 또한, 화소 전극(118)의 대전 영역(EA)을 제외한 영역에는 1V의 전압이 인가될 수 있다. 따라서, 화소 전극(118)의 상면과 대전 영역(EA) 사이에는 약 2V의 전압차가 형성될 수 있고, 이에 화소 전극(118)이 배치된 평행한 방향과 동일한 방향의 제2 수평 전계가 형성될 수 있다. 이때, 대전 영역(EA)에 대전된 대전 전압의 크기가 화소 전극(118)의 상면에 인가된 제1 전압의 크기보다 작기 때문에, 제2 수평 전계의 방향은 화소 전극(118)의 상면에서 대전 영역(EA)을 향할 수 있다. 따라서, 화소 전극(118) 위에 배치된 전기 변색층(140) 및 전해질층(150)에는 제2 수평 전계가 형성될 수 있다. 제2 수평 전계의 방향에 의하여 전기 변색막(141b)은 산화되고, 전기 변색막(141b)으로부터 분리된 Li+ 이온들은 전기 변색층(140)에서 전해질층(150)으로 이동될 수 있다. 전기 변색막(141b)의 산화에 의하여 전기 변색 입자(141)는 입사된 빛을 투과하거나 투과 특성을 띌 수 있다. 이에, 전기 변색층(140)은 전기 변색층(140)의 일면으로 입사한 빛을 다른 면으로 투과시키도록 할 수 있다. 따라서, 전기 변색층(140)의 상면에서 입사된 빛은 전기 변색층(140)의 하면으로 출사되어 화소 전극(118)으로 입사될 수 있다. 그 결과, 투과 구동이 시작되며, 약 0.1초 미만 후에 화소의 전체 투과가 이루어진다.
한편, 본 발명에서는 제1, 제2 스토리지 커패시터(Cst1, Cst2)에 의해 제1 박막 트랜지스터(TR1)가 턴-온된 후에 턴-오프되더라도, 제1, 제2 스토리지 커패시터(Cst1, Cst2)가 방전되는, 일정시간 동안 제1, 제2 박막 트랜지스터(TR2, TR3)의 턴-온이 유지될 수 있다.
도 8을 참조하면, 전기 변색 장치(100)는 차광 모드를 계속 유지하는 쌍안정 모드로 동작할 수 있다. 이때, 쌍안정 모드는 차광 모드를 계속 유지하는 모드이므로, 차광 모드 이후에 설정될 수 있다.
쌍안정 모드에서는, 차광 모드 상태에서 제1 박막 트랜지스터(TR1)가 턴-오프(turn off)됨으로 인해 구현될 수 있다. 제1 박막 트랜지스터(TR1)의 제1 게이트 전극(121a)에는, 일 예로 -10V의 게이트 로우 전압이 인가되어 턴-오프될 수 있다. 이에, 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3) 역시 제1, 제2 스토리지 커패시터(Cst1, Cst2)가 방전되는 일정시간 후에 턴-오프될 수 있다. 결과적으로, 제1 박막 트랜지스터(TR1)와, 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3) 모두 전기적으로 플로팅(floating) 상태가 될 수 있다. 따라서, 제2 박막 트랜지스터(TR2)의 제2 드레인 전극(122b)에 어떠한 전압을 인가하여도, 제2 소스 전극(123b)에는 제2 드레인 전극(122b)에 인가된 전압이 인가될 수 없다. 예를 들면, 제2 드레인 전극(122b)에 -1V 또는 1V의 전압을 인가하더라도 제2 소스 전극(123b)에는 -1V 또는 1V의 전압이 인가될 수 없다. 또한, 제3 박막 트랜지스터(TR3)의 제3 드레인 전극(122c)에 어떠한 전압을 인가하여도, 제3 소스 전극(123c)에는 제3 드레인 전극(122c)에 인가된 전압이 인가될 수 없다. 예를 들면, 제3 드레인 전극(122c)에 -1V 또는 1V의 전압을 인가하더라도 제3 소스 전극(123c)에는 -1V 또는 1V의 전압이 인가될 수 없다. 이에 따라, 화소 전극(118)의 대전 영역(EA)과 화소 전극(118)의 상면 간에는 유효 전위차가 형성되지 않는 플로팅(floating) 상태가 될 수 있다. 수평 전계가 형성되지 않기 때문에, 차광 모드에서 환원된 전기 변색막(141b)에 결합된 Li+ 이온은 분리되지 않으므로, 전기 변색막(141b)은 결합 상태를 유지할 수 있다. 따라서, 전기 변색 장치(100)는 전기 변색 장치(100)에 대한 별도의 전압인가 없이도 차광 모드를 계속 유지하는 쌍안정 모드로 동작할 수 있다.
도 9는 본 발명의 일 실시예에 따른 전기 변색 장치의 구동을 설명하기 위한 평면도이다.
도 10a 및 10b는 본 발명의 일 실시예에 따른 전기 변색 장치의 하나의 화소에 대한 구동 시간을 비교하여 보여주는 구동 파형도들이다.
이때, 도 10a는 스토리지 커패시터를 구비하지 않은 비교예1에 따른 전기 변색 장치의 하나의 화소에 대한 구동 시간을 보여주며, 도 10b는 본 발명의 일 실시예에 따른 전기 변색 장치의 하나의 화소에 대한 구동 시간을 보여주고 있다.
전술한 바와 같이 본 발명의 일 실시예에 따른 전계 변색 장치(100)는, 하나의 화소당 적어도 3개의 박막 트랜지스터(TR1, TR2, TR3)와 적어도 2개의 스토리지 커패시터를 도입하여 고속 구동하는 것을 특징으로 한다.
3개의 박막 트랜지스터(TR1, TR2, TR3)는 1개의 스위칭(switching) 박막 트랜지스터(TR1)와 2개의 구동(driving) 박막 트랜지스터(TR2, TR3)로서 역할을 수행하며, 2개의 스토리지 커패시터는 2개의 구동 박막 트랜지스터(TR2, TR3) 각각에 1개씩 형성되어 있다.
도 9 및 도 10a, 10b를 참조하면, 게이트 배선(GL1, GL2, GL3, GL4, GL5,…GLn-1, GLn)별 순차 구동에 의해 제1 박막 트랜지스터(TR1)의 온/오프가 이루어진다. 즉, 게이트 배선(GL1, GL2, GL3, GL4, GL5,…GLn-1, GLn)을 따라 순차적으로 제1 박막 트랜지스터(TR1)가 턴-온이 된다.
이때, 제1 박막 트랜지스터(TR1)의 데이터 배선은 데이터 신호를 입력 받으며, 제1 박막 트랜지스터(TR1)의 소스 전극은 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3)의 게이트 역할을 할 수 있다.
전술한 바와 같이 본 발명의 일 실시예는, 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3)에 제1 스토리지 커패시터와 제2 스토리지 커패시터가 형성되어 있는 것을 특징으로 한다. 이 경우 도 10b에 도시된 바와 같이, 제1 박막 트랜지스터(TR1)의 오프 시에도, 제1, 제2 스토리지 커패시터에 의해 화소 내의 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3)는 이전 구동 상태를 유지할 수 있어, 실제 구동시간(Td)이 증가(Td'에서 Td)될 수 있다. 따라서, 전기 변색 장치(100)의 응답속도가 획기적으로 향상될 수 있다.
즉, 비교예1인 스토리지 커패시터가 없는 구조를 감안하면, 스위칭 박막 트랜지스터인 제1 박막 트랜지스터(TR1)가 온(on)일 때만 구동 박막 트랜지스터인 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3)가 온(on)이 될 수 있다. 화소가 전기 변색 구동(차광↔투과)을 하기 위해서는 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3)가 온이 되어야만 한다는 것을 고려하면, 화소가 실제로 전기 변색 구동을 하는 시간(Td')은 제1 박막 트랜지스터(TR1)가 온일 때만이고, 이는 초고속 구동을 위해서 충분하지 않다.
하지만, 본 발명의 일 실시예에서와 같이 제1 스토리지 커패시터와 제2 스토리지 커패시터를 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3)에 형성하게 되면 실제 구동시간(Td)은 충분히 늘어난다. 간략히 설명하면, 제1 박막 트랜지스터(TR1)가 온(on)일 때 제2, 제3 박막 트랜지스터(TR2, TR3)는 온이 되며 제2, 제3 박막 트랜지스터(TR2, TR3)의 제1, 제2 스토리지 커패시터에도 전위차가 발생하며 전하가 충전한다. 이후, 제1 박막 트랜지스터(TR1)가 오프(off)가 되면 제1, 제2 스토리지 커패시터에 충전된 전하는 제2, 제3 박막 트랜지스터(TR2, TR3)의 게이트 전극과 드레인 전극 사이에 전위차를 형성시킨다. 즉, 제1 박막 트랜지스터(TR1)가 오프상태 이더라도, 제1, 제2 스토리지 커패시터에 의해 제2, 제3 박막 트랜지스터(TR2, TR3)의 게이트 전극과 드레인 전극간 전위차는 거의 동일하게 유지되어 지속적으로 온 상태로 동작한다. 이를 통해, 제2, 제3 박막 트랜지스터(TR2, TR3)의 실제 구동시간(Td)은 대폭적으로 증가되고 응답속도 역시 큰 폭으로 향상된다.
한편, 본 발명은 투과 모드와, 차광 모드 및 쌍안정 모드를 구현함과 동시에, 화상을 표시할 수 있는 표시 장치를 제공하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 전기 변색 장치(100)는 거울 디스플레이로 기능할 수 있다. 화소 전극(118)이 포함하는 반사층은 반사층에 입사한 빛을 반사시킬 수 있다. 전기 변색 장치(100)가 투과 모드로 동작할 경우, 전기 변색층(140)은 빛을 투과시킬 수 있고, 전기 변색층(140)을 통과한 빛은 화소 전극(118)에 입사하여 반사층에 의하여 반사될 수 있다. 따라서, 전기 변색 장치(100)는 거울로 기능할 수 있다. 전기 변색 장치(100)가 차광 모드 또는 쌍안정 모드로 동작할 경우, 전기 변색층(140)은 빛의 투과를 차단할 수 있다. 구체적으로, 전기 변색 장치(100)의 복수의 화소(PX) 모두가 차광 모드 또는 쌍안정 모드로 동작할 경우, 전기 변색 장치(100)는 입사하는 빛의 투과를 모두 차단하며, 어둡게 보일 수 있다. 따라서, 전기 변색 장치(100)는 거울로서 기능하거나, 빛을 차단하여 어둡게 보여질 수 있다.
또한, 전기 변색 장치(100)의 복수의 화소(PX) 각각은 서로 다른 구동 모드로 동작할 수 있다. 즉, 전기 변색 장치(100)의 각 화소(PX)에는 개별적으로 제1, 제2, 제3 박막 트랜지스터(TR1, TR2, TR3)가 배치되므로, 각 화소(PX)는 독립적으로 구동될 수 있다. 따라서, 전기 변색 장치(100)의 복수의 화소(PX) 중 일부 화소(PX)는 차광 모드 또는 쌍안정 모드로 동작하고, 나머지 화소(PX)는 투과 모드로 동작할 수 있다. 이 경우, 전기 변색 장치(100)의 투과 모드로 동작하는 일부 화소(PX)는 거울로서 기능하고, 차광 모드 또는 쌍안정 모드로 동작하는 나머지 화소(PX)는 전기 변색층(140)의 변색된 색을 띌 수 있다. 예를 들면, 전기 변색증(140)의 변색된 색이 검은색일 경우, 차광 모드 또는 쌍안정 모드로 동작하는 나머지 화소는 검은색을 띌 수 있다. 즉, 전기 변색 장치(100)는 거울로서 기능하는 영역과 검은색의 이미지를 디스플레이하는 나머지 영역을 모두 포함하는 거울 디스플레이로 기능할 수도 있다.
참고로, 1개의 구동 박막 트랜지스터를 구비한 기존의 액정표시장치의 수평 전계 구조와 달리, 본 발명에서 2개의 구동 박막 트랜지스터가 필요한 이유는 다음과 같다. 액정표시장치에 사용되는 액정과 달리, 전기 변색 장치에 사용되는 전기 변색 입자의 가장 독특한 특징은 차광 상태(=전자 공급을 통한 환원된 상태)를 유지하는 쌍안정성(Bi-stability)이다. 차광(=환원) 상태의 전기 변색 입자는 외부의 전압 인가가 없을 시에 차광 상태를 유지하게 된다. 허나, 기존의 액정표시장치의 수평 전계 구조에는 공통전극을 통한 전압 인가가 지속적으로 이뤄져 전기적 플로팅(floating) 상태를 유지할 수 없고, 그 결과 1개의 구동 박막 트랜지스터만을 전기 변색 장치에 적용 시 쌍안정성 특성을 구현할 수 없다. 하지만, 본 발명에서는, 2개의 구동 박막 트랜지스터 구조 도입을 통해 기존의 공통전극 역할 뿐만 아니라 플로팅(floating) 역할을 구현할 수 있다. 즉, 일 예로 제2, 제3 박막 트랜지스터의 게이트 전압 값을 문턱전압(=Vth)보다 낮은 -13V로 설정할 경우, 제2, 제3 박막 트랜지스터는 구동되지 않아 유효 전계가 없는 전기적 플로팅(floating) 상태가 된다. 이를 적용 시, 전기 변색 입자에는 차광 상태가 유지되며 우수한 쌍안정성 특성을 나타낼 수 있다.
도 11은 비교예1에 따른 전기 변색 장치를 설명하기 위한 회로도이다.
도 12는 비교예1에 따른 전기 변색 장치의 구동 조건을 보여주는 표다.
도 11 및 도 12를 참조하면, 비교예1에 따른 전기 변색 장치는 본 발명의 일 실시예에 따른 전기 변색 장치와 비교하여 제2, 제3 박막 트랜지스터와 제1, 제2 스토리지 커패시터를 포함하지 않으며, 전해질층과 제2 기판 사이에 카운터 전극을 포함한다.
카운터 전극은 화소 전극과 함께 전기 변색층 및 전해질층에 수직 전계를 형성하기 위한 전극으로서, 투명 도전성 물질로 이루어질 수 있다.
비교예1에 따른 전기 변색 장치는 본 발명의 일 실시예에 따른 전기 변색 장치와 동일하게 차광 모드, 쌍안정 모드 및 투과 모드로 동작할 수 있다.
먼저, 비교예1에 따른 전기 변색 장치의 차광 모드에서는, 제1 박막 트랜지스터(TR1)의 제1 게이트 전극에 게이트 하이 전압이 인가되어 제1 박막 트랜지스터(TR1)가 턴-온될 수 있다. 예를 들면, 제1 게이트 전극에는 35V의 게이트 하이 전압이 인가될 수 있다.
이어서, 제1 박막 트랜지스터(TR1)의 제1 드레인 전극에는 제1 전압이 인가될 수 있다. 예를 들면, 제1 드레인 전극에는 -2V의 제1 전압이 인가될 수 있다. 이때, 제1 소스 전극에는 제1 드레인 전극에 인가된 제1 전압과 동일한 전압이 인가될 수 있다. 제1 박막 트랜지스터(TR1)는 턴-온되어 있으므로 제1 드레인 전극에 인가된 제1 전압은 제1 소스 전극에 인가될 수 있다. 그리고, 제1 소스 전극과 전기적으로 접속된 화소 전극에는 제1 전압과 동일한 전압이 인가될 수 있다.
카운터 전극에는 제1 전압보다 높은 제2 전압이 인가될 수 있다. 예를 들면, 제2 전압은 0V일 수 있다.
따라서, 카운터 전극과 화소 전극 사이의 전위차에 의하여 카운터 전극 및 화소 전극 사이에 배치된 전기 변색층 및 전해질층에는 수직 전계가 형성될 수 있다. 카운터 전극에 인가된 제2 전압의 크기(예를 들면, 0V)가 화소 전극에 인가된 제1 전압의 크기(예를 들면, -2V)보다 크기 때문에, 수직 전계의 방향은 카운터 전극에서 화소 전극의 방향일 수 있다. 따라서, 전해질층이 포함하는 Li+ 이온은 전해질층에서 전기 변색층으로 이동할 수 있고, 전기 변색 입자의 전기 변색막은 Li+ 이온과의 결합으로 환원될 수 있다. 이에, 비교예1에 따른 전기 변색 장치는 차광 모드로 동작할 수 있으며, 약 10초 경과 후에 전체 차광이 이루어진다.
다음으로, 비교예1에 따른 전기 변색 장치의 투과 모드에서는, 제1 박막 트랜지스터(TR1)의 제1 게이트 전극에 게이트 하이 전압이 인가되어 제1 박막 트랜지스터(TR1)가 턴-온될 수 있다. 예를 들면, 제1 게이트 전극에는 25V의 전압이 인가될 수 있다.
이어서, 제1 박막 트랜지스터(TR1)의 제1 드레인 전극에는 제1 전압이 인가될 수 있다. 예를 들면, 제1 드레인 전극에는 2V의 제1 전압이 인가될 수 있다. 이때, 제1 소스 전극에는 제1 드레인 전극에 인가된 제1 전압과 동일한 전압이 인가될 수 있다. 제1 박막 트랜지스터(TR1)는 턴-온되어 있으므로 제1 드레인 전극에 인가된 제1 전압은 제1 소스 전극에 인가될 수 있다. 그리고, 제1 소스 전극과 전기적으로 연결된 화소 전극에는 제1 전압과 동일한 전압이 인가될 수 있다.
카운터 전극에는 제1 전압보다 낮은 제2 전압이 인가될 수 있다. 예를 들면, 제2 전압은 0V일 수 있다.
따라서, 카운터 전극과 화소 전극 사이의 전위차에 의하여 카운터 전극 및 화소 전극 사이에 배치된 전기 변색층 및 전해질층에는 수직 전계가 형성될 수 있다. 이때, 수직 전계의 방향은 차광 모드에서의 방향과 반대 방향일 수 있다. 즉, 카운터 전극에 인가된 제2 전압의 크기(예를 들면, 0V)가 화소 전극에 인가된 제1 전압의 크기(예를 들면, 2V)보다 작기 때문에, 수직 전계의 방향은 화소 전극에서 카운터 전극의 방향일 수 있다. 따라서, 전기 변색막은 산화되고, 산화로 인해 분리된 Li+ 이온들은 전기 변색층에서 전해질층으로 이동될 수 있다. 이에, 비교예1에 따른 전기 변색 장치는 투과 모드로 동작할 수 있으며, 약 10초 경과 후에 전체 투과가 이루어진다.
다음으로, 비교예1에 따른 전기 변색 장치의 쌍안정 모드에서는, 제1 박막 트랜지스터(TR1)의 제1 게이트 전극에 게이트 로우 전압이 인가되어 제1 박막 트랜지스터(TR1)가 턴-오프될 수 있다. 예를 들면, 제1 게이트 전극에는 -13V의 게이트 로우 전압이 인가될 수 있다. 제1 박막 트랜지스터(TR1)는 전기적으로 플로팅될 수 있다. 따라서, 제1 박막 트랜지스터(TR1)의 제1 드레인 전극에 어떠한 전압을 인가하여도, 제1 소스 전극에는 제1 드레인 전극에 인가된 전압이 인가될 수 없다. 예를 들면, 제1 드레인 전극에 -2V 또는 2V의 전압을 인가하더라도 제1 소스 전극에는 -2V 또는 2V의 전압이 인가될 수 없다.
이때, 카운터 전극에는 계속하여 0V의 전압이 인가되며, 이에 카운터 전극 주위에는 등전위가 형성될 수 있다. 카운터 전극과 화소 전극 사이에는 수직 전계가 형성되지 않는다. 따라서, 수직 전계에 의한 Li+ 이온의 이동은 일어나지 않는다. 그러나, 카운터 전극 주위에 형성된 등전위에 의한 유도 현상이 발생하여 소량의 Li+ 이온이 전기 변색막에서 전해질층으로 이동될 수 있다. 따라서, 비교예1에 의한 전기 변색 장치는 안정적인 쌍안정 구동이 수행될 수 없다.
도 13은 비교예2에 따른 전기 변색 장치를 설명하기 위한 회로도이다.
도 14는 비교예2에 따른 전기 변색 장치의 구동 조건을 보여주는 표다.
도 13 및 도 14를 참조하면, 비교예2에 따른 전기 변색 장치는 본 발명의 일 실시예에 따른 전기 변색 장치와 비교하여 제3 박막 트랜지스터와 제2 스토리지 커패시터를 포함하지 않는다.
우선적으로 차광 구동을 위해서는 전해질층 내의 Li+ 이온이 화소 전극 위의 전기 변색 입자에 전달되어야 한다.
이에 따른, 제1, 제2 박막 트랜지스터(TR1, TR2)의 구동순서를 살펴보면 다음과 같다. 먼저, 제1 박막 트랜지스터(TR1)의 제1 게이트 전극에는 25V의 신호가 입력되어 온(Vth=-5V)이 된다. 이후, 제1 박막 트랜지스터(TR1)의 제1 드레인 전극에는 25V의 신호가 입력되고, 이를 통해 제1 박막 트랜지스터(TR1)의 제1 소스 전극에도 25V의 전압이 형성된다. 제1 박막 트랜지스터(TR1)의 제1 소스 전극은 제2 박막 트랜지스터(TR2)의 게이트 역할을 수행하므로, 결국 제2 박막 트랜지스터(TR2)은 온이 된다. 이때, 제2 박막 트랜지스터(TR2)의 제2 드레인 전극에는 -2V가 인가되며, 제2 박막 트랜지스터(TR2)의 제2 소스 전극에도 -2V 가 형성된다. 이때, 제2 박막 트랜지스터(TR2)의 제2 소스 전극은 화소 전극과 전기적으로 접속되어 있어 화소 전극 상면에는 동일한 -2V의 전압이 형성된다.
이때, 카운터 전극에는 0V의 전압이 인가 되어 화소 전극에는 상하 수직 전계가 형성되고, 약 -2V의 전위차가 화소 전극에 형성된다. 이에 따라, 전해질층 내의 Li+ 이온이 전기장의 방향에 따라, 화소 전극 상면에 코팅된 전기 변색 입자로 전달된다. 그 결과, 차광 구동이 시작되며 약 0.3초 후에 전체 차광이 이루어진다.
다음으로, 투과 구동에서는, 제1 박막 트랜지스터(TR1)의 제1 게이트 전극에는 25V의 신호가 입력되어 온이 된다. 이후, 제1 박막 트랜지스터(TR1)의 제1 드레인 전극에는 25V의 신호가 입력되고, 제1 박막 트랜지스터(TR1)의 제1 소스 전극에도 25V의 전압이 형성된다. 제1 박막 트랜지스터(TR1)의 제1 소스 전극은 제2 박막 트랜지스터(TR2)의 게이트 역할을 수행하므로, 결국 제2 박막 트랜지스터(TR2)는 온이 된다. 이때, 제2 박막 트랜지스터(TR2)의 제2 드레인 전극에는 +2V가 인가되며, 제2 박막 트랜지스터(TR2)의 제2 소스 전극에도 +2V 가 형성된다. 이때, 제2 박막 트랜지스터(TR2)의 제2 소스 전극은 화소 전극과 전기적으로 접속되어 있기에 화소 전극 상면에는 동일한 +2V의 전압이 형성된다.
이때, 카운터 전극에는 0V의 전압이 인가 되어 화소 전극에는 상하 수직 전계가 형성되고 약 +2V의 전위차가 화소 전극에 형성된다. 이에 따라, 전기장의 방향에 따라, 전기 변색 입자에 결합된 Li+은 분리되어 전해질층으로 이동된다. 그 결과, 투과 구동이 시작되며 약 0.3초 후에 전체 투과가 이루어진다.
다음으로, 쌍안정 구동은 차광 구동을 먼저 진행한 후에 시행한다. 차광 구동을 통해 전면 차광 후에, 제1 박막 트랜지스터(TR1)의 제1 게이트 전극에는 -10V의 신호가 입력되어 제1 박막 트랜지스터(TR1)는 오프가 된다. 이후, 제2 박막 트랜지스터(TR2) 역시 일정시간(= 제1 스토리지 커패시터 방전 시간) 후에 오프가 된다. 결과적으로, 제1, 제2 박막 트랜지스터(TR1, (TR3) 모두 전기적으로 플로팅 상태가 된다. 하지만, 카운터 전극에는 OV가 인가되며 카운터 전극 주위에는 등전위가 형성된다. 이에 따라, 직접적인 수직 전계에 의한 Li+의 이동은 없으나 카운터 전극 등전위에 의한 유도 현상이 발생되어 화소 전극 상부의 전기 변색 입자에 결합된 Li+은 조금씩 분리되며 전해질층으로 이동한다. 그 결과, 실시예에 비해 화소 전극에는 플로팅 특성이 약해지며 쌍안정 구동이 불안정해진다.
본 발명의 일 실시예에 따른 전기 변색 장치는 비교예1에 따른 전기 변색 장치와 비교하여 전기 변색 장치의 두께를 감소시킬 수 있다. 즉, 비교예1에 따른 전기 변색 장치와 달리 본 발명의 일 실시예에 따른 전기 변색 장치는 카운터 전극을 포함하지 않는다. 따라서, 카운터 전극의 두께만큼 전기 변색 장치의 두께를 감소시킬 수 있다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치는 카운터 전극을 포함하지 않음에 따라, 전기 변색 장치의 두께를 감소시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 변색 장치는 비교예1에 따른 전기 변색 장치와 비교하여 높은 투과율을 가질 수 있다.
도 15는 본 발명의 일 실시예에 따른 전기 변색 장치의 투과 반사율과 차광 반사율을 비교하여 보여주는 표다.
카운터 전극이 투명 도전층으로 형성되더라도, 카운터 전극을 투과하는 과정에서 빛의 투과율이 감소될 수 밖에 없다. 따라서, 카운터 전극을 포함하지 않는 본 발명의 일 실시예에 따른 전기 변색 장치는 카운터 전극을 포함하는 전기 변색 장치보다 높은 투과율을 가질 수 있다. 도 15를 참조하면, 비교예1에 따른 전기 변색 장치의 경우, 분광 광도계를 통해 측정된 투과 모드에서의 투과율이 60%로 측정되었으며, 비교예2와 본 발명의 일 실시예에 따른 전기 변색 장치의 경우, 분광 광도계를 통해 측정된 투과 모드에서의 투과율이 80%로 측정되었다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치가 비교예1에 따른 전기 변색 장치에 비하여 높은 빛의 투과율을 갖는다는 것이 확인될 수 있다.
한편, 차광 반사율은 비교예1과 비교예2 및 본 발명의 일 실시예에서 모두 7%로 측정되어 차이가 없음을 알 수 있었다.
이와 같이 본 발명은 상부 전극을 제거할 수 있어 비교예1, 2에 비해 두께를 감소시킬 수 있으며, 비교예1에 대해 투과 반사율을 33%정도 개선시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 변색 장치는 비교예1, 2에 따른 전기 변색 장치와 비교하여, 보다 안정적인 쌍안정 구동을 수행할 수 있다.
구체적으로, 비교예1, 2에 따른 전기 변색 장치의 경우, 쌍안정 구동을 수행할 때, 카운터 전극에 등전위가 형성될 수 있다. 화소 전극은 플로팅 되고, 카운터 전극에는 0V의 전압이 인가될 수 있기에, 카운터 전극과 화소 전극 사이에는 수직 전계가 형성되지 않는다. 카운터 전극에는 지속적으로 0V의 전압이 인가되며, 이에 카운터 전극 주위에는 등전위가 형성될 수 있다. 카운터 전극 주위의 등전위에 의하여 소량의 Li+ 이온이 전기 변색막에서 전해질층으로 이동될 수 있다. 따라서, 비교예1, 2에 따른 전기 변색 장치는 안정적인 쌍안정 구동을 수행할 수 없다. 이와 달리, 본 발명의 일 실시예에 따른 전기 변색 장치는, 쌍안정 구동 시에, 제1 박막 트랜지스터 내지 제3 박막 트랜지스터는 플로팅될 수 있고, 이에 화소 전극은 플로팅 되며, 주위에 등전위가 형성되지 않는다. 따라서, 안정적인 쌍안정 구동이 가능하다.
도 16은 본 발명의 일 실시예에 따른 전기 변색 장치의 쌍안정 상태 유지 시간을 비교하여 보여주는 표다.
이때, 쌍안정 상태 유지 시간은, 차광 구동 후에 차광 상태가 지속 가능한 시간을 측정한 것으로, 차광 상태 후에 차광 변화율이 1% 넘어갈 때까지 걸리는 시간을 측정하였다.
도 16을 참조하면, 비교예1, 2의 경우 쌍안정 상태 유지 시간이 0.5Hr인데 비해, 본 발명의 일 실시예의 경우 쌍안정 상태 유지 시간이 24Hr로 크게 증가한 것을 알 수 있었다.
또한, 본 발명의 일 실시예에 따른 전기 변색 장치는 비교예1, 2에 따른 전기 변색 장치와 비교하여 장치의 응답 속도를 향상시킬 수 있다.
도 17은 본 발명의 일 실시예에 따른 전기 변색 장치의 응답속도를 비교하여 보여주는 표다.
비교예1, 2에 따른 전기 변색 장치의 경우, 본 발명의 일 실시예에 따른 전기 변색 장치와 달리 수직 전계를 형성하여 작동된다. 예를 들면, 비교예1, 2에 따른 전기 변색 장치가 차단 모드로 동작할 경우, 전해질층에 존재하는 이온은 전해질층의 상층에서 하층방향으로 형성된 수직 전계에 의하여 전해질층의 두께에 해당하는 거리를 이동할 수 있다. 전해질층의 두께는 일반적으로 100μm 정도로 형성될 수 있으며, 따라서, 이온은 최대 100μm를 이동할 수 있다. 이때, 수직 전계 방식의 경우, 전해질층 및 상부 전극 내 무기입자의 높은 저항에 직접적으로 영향을 받아 실제 유효 전계는 낮아지게 된다. 이로 인해, 전해질층 내 이온의 이동은 느려지게 된다. 이와 달리 본 발명의 일 실시예에 따른 전기 변색 장치의 경우, 수평 전계를 형성하여 작동될 수 있으므로, 차단 모드로 동작할 때, 화소 전극 주위의 이온 농도가 높아지고 무기입자 농도가 낮아져 화소 전극 주위 전해질층의 저항은 낮아지게 된다. 따라서, 전체적인 저항이 감소하여 실제 유효 전계는 커지게 된다. 또한, 전기 변색층은 일부가 환원이 되면 그 옆으로 전자를 잘 퍼뜨리는 경향이 있어서, 하나의 화소 내 전기 변색층에서 빠른 전자 이동이 가능하다. 이러한 효과는 수직 전계 대비 수평 전계의 경우 그 영향력이 더 크기 때문에, 수평 전계에서의 구동 속도는 더욱 빨라진다. 따라서, 본 발명의 일 실시예에 따른 전기 변색 장치는 비교예1, 2에 따른 전기 변색 장치와 달리 수평 전계를 이용하여 장치를 구동함으로써, 장치의 응답 속도를 향상시킬 수 있다.
도 17을 참조하면, 전기 변색 장치의 응답 속도를 특정한 결과에 따르면, 최대 차광에서 최대 투과될 때까지 소요된 시간은, 비교예1에 따른 전기 변색 장치의 경우 10초로 측정되었으며, 비교예2에 따른 전기 변색 장치의 경우 0.3초로 측정되었다. 반면에, 본 발명의 일 실시예에 따른 전기 변색 장치의 경우 0.1초 미만으로 측정되었다. 따라서, 비교예1에 따른 전기 변색 장치에 비하여 본 발명의 일 실시예에 따른 전기 변색 장치의 경우 응답 속도가 100%이상 향상된 것을 확인할 수 있었다.
본 발명의 실시예들에 따른 전기 변색 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 전기 변색 장치는, 기판 위의 제1 박막 트랜지스터와, 제2 박막 트랜지스터 및 제3 박막 트랜지스터, 상기 제1 박막 트랜지스터와, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터 위의 절연층, 상기 절연층 위에 구비되며, 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속된 화소 전극, 상기 화소 전극 위의 전기 변색층 및 상기 전기 변색층 위의 전해질층을 포함하며, 상기 제1 박막 트랜지스터의 제1 소스 전극은 일 방향으로 연장되고, 상기 연장된 제1 소스 전극의 일부에서 다른 일 방향으로 분기하여 상기 제2, 제3 박막 트랜지스터의 제2, 제3 게이트 전극을 구성할 수 있다.
본 발명의 다른 특징에 따르면, 상기 전해질층은 카운터 물질을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 전기 변색층은 코어-쉘(core-shell) 구조를 갖는 복수의 전기 변색 입자를 포함하며, 상기 복수의 전기 변색 입자는, 투명 도전 입자와 상기 투명 도전 입자를 둘러싸는 전기 변색막으로 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 화소 전극은 반사층을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 화소 전극은, 제1 투명 도전층 및 상기 제1 투명 도전층 위의 컬러층을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 화소 전극은, 상기 컬러층 위에 배치되며, 상기 제1 투명 도전층과 전기적으로 접속된 제2 투명 도전층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 전기 변색 장치는, 상기 제1 박막 트랜지스터의 제1 게이트 전극에 연결된 게이트 배선, 상기 제1 박막 트랜지스터의 제1 드레인 전극에 연결된 데이터 배선, 상기 제2 박막 트랜지스터의 제2 드레인 전극에 연결된 제1 전압 배선 및 상기 제3 박막 트랜지스터의 제3 드레인 전극에 연결된 제2 전압 배선을 더 포함하고, 상기 화소 전극은 컨택홀을 통해 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속되는 한편, 상기 제3 박막 트랜지스터의 제3 소스 전극과 전기적으로 절연될 수 있다.
본 발명의 또 다른 특징에 따르면, 전기 변색 장치는, 상기 제2, 제3 게이트 전극의 주위에, 상기 연장된 제1 소스 전극의 다른 일부에서 분기한 제1, 제2 스토리지 제1 전극을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 전기 변색 장치는, 상기 제1, 제2 전압 배선에서 상기 제1, 제2 스토리지 전극으로 돌출하며, 각각 상기 제1, 제2 스토리지 제1 전극과 중첩하여 제1, 제2 스토리지 커패시터를 구성하는 제1, 제2 스토리지 제2 전극을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제2 소스 전극 및 상기 제3 소스 전극은, 상기 화소 전극과 대응하는 영역 내에 상기 다른 일 방향과 나란한 방향으로 연장될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제3 소스 전극의 폭은 상기 제2 소스 전극의 폭의 2배 이상일 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 전기 변색 장치는, 상기 전기 변색층이 빛을 차단하는 차광 모드, 상기 전기 변색층이 빛의 차단을 유지하는 쌍안정 모드 및 상기 전기 변색층이 빛을 투과하는 투과 모드로 동작할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 차광 모드에서는, 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터가 턴-온(turn on)되고, 상기 제2 박막 트랜지스터의 제2 드레인 전극에 제1 전압이 인가되고, 상기 제3 박막 트랜지스터의 제3 드레인 전극에 상기 제1 전압보다 높은 제2 전압이 인가되도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 쌍안정 모드는 상기 차광 모드 이후에 설정되고, 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터가 턴-오프(turn off)되도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 투과 모드에서는, 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터가 턴-온(turn on)되고, 상기 제2 박막 트랜지스터의 제2 드레인 전극에 제1 전압이 인가되고, 상기 제3 박막 트랜지스터의 제3 드레인 전극에 상기 제1 전압보다 낮은 제2 전압이 인가되도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제1 전압과 상기 제2 전압은 서로 극성이 상이할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 전기 변색 장치는, 이웃하는 화소의 화소 전극들 사이에 배치된 격벽을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 격벽은, 상기 절연층 위에 배치되며, 상기 화소 전극과, 상기 전기 변색층 및 상기 전해질층 전체의 두께와 동일한 두께를 가질 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 전기 변색 장치 및 상기 전기 변색 장치의 일면에 배치되어 화상을 표시하는 표시 패널을 포함하며, 상기 전기 변색 장치는, 기판 위의 제1 박막 트랜지스터와, 제2 박막 트랜지스터 및 제3 박막 트랜지스터, 상기 제1 박막 트랜지스터와, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터 위의 절연층, 상기 절연층 위에 구비되며, 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속된 화소 전극, 상기 화소 전극 위의 전기 변색층 및 상기 전기 변색층 위의 전해질층을 포함하며, 상기 제1 박막 트랜지스터의 제1 소스 전극은 일 방향으로 연장되고, 상기 연장된 제1 소스 전극의 일부에서 다른 일 방향으로 분기하여 상기 제2, 제3 박막 트랜지스터의 제2, 제3 게이트 전극을 구성한다.
본 발명의 다른 특징에 따르면, 상기 표시 패널은 투명 표시 패널이며, 상기 화소 전극은 투명 도전성 물질로 이루어질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 전기 변색 장치
110: 제1 기판
115a: 제1 절연층
115b: 제2 절연층
115c: 제3 절연층
115d: 평탄화층
118: 화소 전극
140: 전기 변색층
141: 전기 변색 입자
141a: 투명 도전 입자
141b: 전기 변색막
150: 전해질층
160: 제2 기판
170: 격벽
Cst1: 제1 스토리지 커패시터
Cst2: 제2 스토리지 커패시터
DL, DL1, DL2, DL3, DL4: 데이터 배선
GL, GL1, GL2, GL3, GL4: 게이트 배선
SDL, SDL1, SDL2, SDL3, SDL4: 제1 전압 배선
SDL', SDL1', SDL2', SDL3', SDL4': 제2 전압 배선
TR1: 제1 박막 트랜지스터
TR2: 제2 박막 트랜지스터
TR3: 제3 박막 트랜지스터

Claims (20)

  1. 기판 위의 하나의 화소에 구비된 제1 박막 트랜지스터와, 제2 박막 트랜지스터 및 제3 박막 트랜지스터;
    상기 제1 박막 트랜지스터와, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터 상부의 절연층;
    상기 절연층 위에 구비되며, 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속된 화소 전극;
    상기 화소 전극 위의 전기 변색층; 및
    상기 전기 변색층 위의 전해질층을 포함하며,
    상기 제1 박막 트랜지스터의 제1 소스 전극은 일 방향으로 연장되고,
    상기 연장된 제1 소스 전극의 일부에서 다른 일 방향으로 분기하여 상기 제2, 제3 박막 트랜지스터의 제2, 제3 게이트 전극을 구성하는, 전기 변색 장치.
  2. 제 1 항에 있어서,
    상기 전해질층은 카운터 물질을 포함하는, 전기 변색 장치.
  3. 제 1 항에 있어서,
    상기 전기 변색층은 코어-쉘(core-shell) 구조를 갖는 복수의 전기 변색 입자를 포함하며,
    상기 복수의 전기 변색 입자는, 투명 도전 입자와 상기 투명 도전 입자를 둘러싸는 전기 변색막으로 구성되는, 전기 변색 장치.
  4. 제 1 항에 있어서,
    상기 화소 전극은 반사층을 포함하는, 전기 변색 장치.
  5. 제 1 항에 있어서,
    상기 화소 전극은, 제1 투명 도전층 및 상기 제1 투명 도전층 위의 컬러층을 포함하는, 전기 변색 장치.
  6. 제 5 항에 있어서,
    상기 화소 전극은, 상기 컬러층 위에 배치되며, 상기 제1 투명 도전층과 전기적으로 접속된 제2 투명 도전층을 더 포함하는, 전기 변색 장치.
  7. 제 1 항에 있어서,
    상기 제1 박막 트랜지스터의 제1 게이트 전극에 연결된 게이트 배선;
    상기 제1 박막 트랜지스터의 제1 드레인 전극에 연결된 데이터 배선;
    상기 제2 박막 트랜지스터의 제2 드레인 전극에 연결된 제1 전압 배선; 및
    상기 제3 박막 트랜지스터의 제3 드레인 전극에 연결된 제2 전압 배선을 더 포함하고,
    상기 화소 전극은 컨택홀을 통해 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속되는 한편, 상기 제3 박막 트랜지스터의 제3 소스 전극과 전기적으로 절연된, 전기 변색 장치.
  8. 제 7 항에 있어서,
    상기 제2, 제3 게이트 전극의 주위에, 상기 연장된 제1 소스 전극의 다른 일부에서 분기한 제1, 제2 스토리지 제1 전극을 더 포함하는, 전기 변색 장치.
  9. 제 8 항에 있어서,
    상기 제1, 제2 전압 배선에서 상기 제1, 제2 스토리지 전극으로 돌출하며, 각각 상기 제1, 제2 스토리지 제1 전극과 중첩하여 제1, 제2 스토리지 커패시터를 구성하는 제1, 제2 스토리지 제2 전극을 더 포함하는, 전기 변색 장치.
  10. 제 7 항에 있어서,
    상기 제2 소스 전극 및 상기 제3 소스 전극은, 상기 화소 전극과 대응하는 영역 내에 상기 다른 일 방향과 나란한 방향으로 연장된, 전기 변색 장치.
  11. 제 10 항에 있어서,
    상기 제3 소스 전극의 폭은 상기 제2 소스 전극의 폭의 2배 이상인, 전기 변색 장치.
  12. 제 1 항에 있어서,
    상기 전기 변색 장치는, 상기 전기 변색층이 빛을 차단하는 차광 모드, 상기 전기 변색층이 빛의 차단을 유지하는 쌍안정 모드 및 상기 전기 변색층이 빛을 투과하는 투과 모드로 동작하는, 전기 변색 장치.
  13. 제 12 항에 있어서,
    상기 차광 모드에서는,
    상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터가 턴-온(turn on)되고,
    상기 제2 박막 트랜지스터의 제2 드레인 전극에 제1 전압이 인가되고,
    상기 제3 박막 트랜지스터의 제3 드레인 전극에 상기 제1 전압보다 높은 제2 전압이 인가되도록 구성되는, 전기 변색 장치.
  14. 제 13 항에 있어서,
    상기 쌍안정 모드는 상기 차광 모드 이후에 설정되고,
    상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터가 턴-오프(turn off)되도록 구성되는, 전기 변색 장치.
  15. 제 12 항에 있어서,
    상기 투과 모드에서는,
    상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터가 턴-온(turn on)되고,
    상기 제2 박막 트랜지스터의 제2 드레인 전극에 제1 전압이 인가되고,
    상기 제3 박막 트랜지스터의 제3 드레인 전극에 상기 제1 전압보다 낮은 제2 전압이 인가되도록 구성되는, 전기 변색 장치.
  16. 제 13 항 및 제 15 항 중 어느 한 항에 있어서,
    상기 제1 전압과 상기 제2 전압은 서로 극성이 상이한, 전기 변색 장치.
  17. 제 1 항에 있어서,
    이웃하는 화소 사이에 배치되며, 상기 화소 전극, 상기 전기 변색층 및 상기 전해질층의 측면에 접하는 격벽을 더 포함하는, 전기 변색 장치.
  18. 제 17 항에 있어서,
    상기 격벽은, 상기 절연층 위에 배치되며, 상기 화소 전극과, 상기 전기 변색층 및 상기 전해질층 전체의 두께와 동일한 두께를 갖는, 전기 변색 장치.
  19. 전기 변색 장치; 및
    상기 전기 변색 장치의 일면에 배치되어 화상을 표시하는 표시 패널을 포함하며,
    상기 전기 변색 장치는,
    기판 위의 하나의 화소에 구비된 제1 박막 트랜지스터와, 제2 박막 트랜지스터 및 제3 박막 트랜지스터;
    상기 제1 박막 트랜지스터와, 상기 제2 박막 트랜지스터 및 상기 제3 박막 트랜지스터 상부의 절연층;
    상기 절연층 위에 구비되며, 상기 제2 박막 트랜지스터의 제2 소스 전극과 전기적으로 접속된 화소 전극;
    상기 화소 전극 위의 전기 변색층; 및
    상기 전기 변색층 위의 전해질층을 포함하며,
    상기 제1 박막 트랜지스터의 제1 소스 전극은 일 방향으로 연장되고,
    상기 연장된 제1 소스 전극의 일부에서 다른 일 방향으로 분기하여 상기 제2, 제3 박막 트랜지스터의 제2, 제3 게이트 전극을 구성하는, 표시 장치.
  20. 제 19항에 있어서,
    상기 표시 패널은 투명 표시 패널이며,
    상기 화소 전극은 투명 도전성 물질로 이루어진, 표시 장치.
KR1020180103241A 2018-08-31 2018-08-31 전기 변색 장치 및 이를 포함하는 표시 장치 KR102623481B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180103241A KR102623481B1 (ko) 2018-08-31 2018-08-31 전기 변색 장치 및 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180103241A KR102623481B1 (ko) 2018-08-31 2018-08-31 전기 변색 장치 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200025615A KR20200025615A (ko) 2020-03-10
KR102623481B1 true KR102623481B1 (ko) 2024-01-09

Family

ID=69800475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180103241A KR102623481B1 (ko) 2018-08-31 2018-08-31 전기 변색 장치 및 이를 포함하는 표시 장치

Country Status (1)

Country Link
KR (1) KR102623481B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975537A (zh) * 2022-04-25 2022-08-30 上海天马微电子有限公司 一种显示面板、显示装置及显示面板的控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221295B1 (ko) * 2005-09-30 2013-02-07 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 구동 방법
KR20070080277A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 액정표시패널
KR102449065B1 (ko) * 2015-12-30 2022-09-28 엘지디스플레이 주식회사 반사형 표시장치

Also Published As

Publication number Publication date
KR20200025615A (ko) 2020-03-10

Similar Documents

Publication Publication Date Title
US10429715B2 (en) Electrode structures for electro-optic displays
KR100865629B1 (ko) 표시 특성이 향상된 전기변색 소자 및 그 제조 방법
TW201346330A (zh) 雙模式顯示裝置
US10769984B2 (en) Display device and driving method thereof
KR101913244B1 (ko) 표시 장치
US20080283834A9 (en) Electrochromic display
US20060170665A1 (en) Electrochromic display
CN109298574A (zh) 一种阵列基板和显示面板
CN105278199A (zh) 电致变色显示面板及其制作方法
US20170131579A1 (en) Liquid crystal display panel and liquid crystal display device
JP2006030820A (ja) 表示装置および表示方法
JP2019158940A (ja) エレクトロクロミックデバイス
CN107817637B (zh) 防蓝光结构、显示装置以及防蓝光调节方法
US20090002348A9 (en) Electrochromic display
CN215813643U (zh) 显示面板及显示装置
KR102623481B1 (ko) 전기 변색 장치 및 이를 포함하는 표시 장치
US8767281B2 (en) Flat panel display apparatus
KR20210015205A (ko) 투명 표시 장치
KR20080099541A (ko) 표시 장치 및 그 제조 방법
CN102540534A (zh) 电子纸显示基板及其制造方法和电子纸显示器
US9798176B2 (en) Display devices
US9715155B1 (en) Electrode structures for electro-optic displays
KR102515345B1 (ko) 전기 변색 장치 및 이를 포함하는 표시 장치
JP2008233484A (ja) 反射型表示装置
KR102642966B1 (ko) 유기 전계발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant