JP2005041076A - 容量性負荷駆動回路およびインクジェットヘッドの駆動回路ならびにインクジェットプリンタ - Google Patents
容量性負荷駆動回路およびインクジェットヘッドの駆動回路ならびにインクジェットプリンタ Download PDFInfo
- Publication number
- JP2005041076A JP2005041076A JP2003202356A JP2003202356A JP2005041076A JP 2005041076 A JP2005041076 A JP 2005041076A JP 2003202356 A JP2003202356 A JP 2003202356A JP 2003202356 A JP2003202356 A JP 2003202356A JP 2005041076 A JP2005041076 A JP 2005041076A
- Authority
- JP
- Japan
- Prior art keywords
- capacitive load
- circuit
- inductance component
- switching means
- capacitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Electronic Switches (AREA)
Abstract
【課題】インダクタンスを用いた容量性負荷駆動回路を多段化した場合の回路全体の大型化を抑制し、この結果、インクジェットヘッドの駆動回路およびインクジェットプリンタの小型化を可能にする容量性負荷駆動回路を提供する。
【解決手段】複数の容量性負荷Ch(N)に対して、インダクタンス成分を含む回路素子L0を介して電荷の充放電を行なわせる容量性負荷駆動回路であって、上記インダクタンス成分を含む回路素子L0は、各容量性負荷Ch(N)とエネルギ蓄積用コンデンサC0との間で形成される充放電経路に共通の経路上に挿入されている。
【選択図】 図1
【解決手段】複数の容量性負荷Ch(N)に対して、インダクタンス成分を含む回路素子L0を介して電荷の充放電を行なわせる容量性負荷駆動回路であって、上記インダクタンス成分を含む回路素子L0は、各容量性負荷Ch(N)とエネルギ蓄積用コンデンサC0との間で形成される充放電経路に共通の経路上に挿入されている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、圧電体やキャパシタンス素子等の容量性負荷に対して電荷の充放電を行なわせる容量性負荷駆動回路および容量性負荷をインク吐出手段として備えたインクジェットヘッドの駆動回路ならびにインクジェットプリンタに関するものである。
【0002】
【従来の技術】
従来、インクを吐出させる手段として、圧電体(圧電素子)やキャパシタンス素子等の容量性負荷を有するインクジェットヘッドを備えたインクジェットプリンタが提案されている。
【0003】
例えば、容量性負荷として圧電体を有するインクジェットヘッドを備えたインクジェットプリンタでは、圧電体に対して電荷の供給/放電を繰り返すことにより、圧電体を変形させ、これによって生じる吐出圧力によって、インクを吐出して、印字するようになっている。
【0004】
近年では、上記のような容量性負荷を有するインクジェットヘッドにおいて、消費される電力を低減するための技術が種々提案されている。
【0005】
例えば、特許文献1には、容量性負荷としての圧電素子から放電される電荷をキャパシタに蓄えておき、この蓄えた電荷を、該圧電素子の充電時に使用することで、消費電力を低減する技術が開示されている。
【0006】
また、特許文献2には、容量性負荷としてのキャパシタンス素子から放電される電荷をインダクタンスに蓄えておき、この蓄えた電荷を、該キャパシタンス素子の充電時に使用することで、消費電力を低減する技術が開示されている。
【0007】
ところで、上記特許文献2のインダクタを用いた構成では、例えば図4に示すようなLC共振型電力回収基本回路とほぼ等価な回路構成となっており、容量性負荷とエネルギ蓄積用コンデンサとの間で充放電に必要な電荷の授受を繰返し行うことによって、省電力化を実現している。なお、上記LC共振型電力回収基本回路は、図5に示すタイミングで駆動される。
【0008】
すなわち、充電時には先ずSW1のみがON状態となり、エネルギ蓄積用コンデンサから容量性負荷に電荷が供給される。この時、インダクタンス素子のL(インダクタンス)成分と容量性負荷のC(キャパシタンス)成分によるLC共振作用によって、エネルギ蓄積用コンデンサの充電電圧以上の電圧に容量性負荷が充電される。その後、SW3がON状態となり、所定の電圧:V(電源電圧)まで容量性負荷が充電され、充電動作を完了する。
【0009】
逆に、放電時には先ずSW2のみがON状態となり、容量性負荷からエネルギ蓄積用コンデンサに電荷が回収される。この時も、インダクタンス素子のL成分と容量性負荷のC成分によるLC共振作用によって、エネルギ蓄積用コンデンサの充電電圧以下の電圧に容量性負荷が放電される。その後、SW4がON状態となり、容量性負荷に残った電荷をグランドに逃がして(0Vとなり)、放電動作を完了する。
【0010】
この充電動作と放電動作の繰り返しにおいて、エネルギ蓄積用コンデンサの容量性負荷に対する電荷の供給量と回収量は等しく、この電荷を繰り返し利用することで、安定した省電力駆動を実現している。
【0011】
また、容量性負荷を所定の電圧:Vに充電するのに要する全電荷量:Q=CL×V(CLは容量性負荷の静電容量)に対するエネルギ蓄積用コンデンサから供給される電荷量の割合(=エネルギ蓄積用コンデンサに回収される電荷量の割合)を電力回収率と呼ぶ。
【0012】
また、一般的にエネルギ蓄積用コンデンサのC成分は容量性負荷のC成分に対して充分大きく、電荷の授受があっても充電電圧は殆ど変化しない。
【0013】
【特許文献1】
特開平11−170529号公報(平成11年6月29日公開)
【0014】
【特許文献2】
特開2000−218782号公報(平成12年8月8日公開)
【0015】
【発明が解決しようとする課題】
ところで、図4に示すように、LC共振型電力回収回路には、エネルギ蓄積用コンデンサと容量性負荷との間に形成される充放電経路中にインダクタンス素子Lを必要とする。
【0016】
しかしながら、インダクタンス素子は、一般に、他の回路素子(例えば、スイッチング素子等)と共に集積化(IC化)を行なうことが困難であるので、複数の容量性負荷を駆動するために、上記のようなLC共振型電力回収基本回路を複数並列配置して、多チャンネルの容量性負荷駆動回路を形成する場合には、インダクタンス素子の配置面積によって回路全体が大型化するという問題が生じる。
【0017】
この結果、多チャンネル化をすすめた場合、容量性負荷駆動回路を使用するインクジェットヘッドの駆動回路、そして、このインクジェットヘッドの駆動回路を備えたインクジェットプリンタ自体も大型化してしまうという問題が生じる。
【0018】
また、単純にインダクタンス素子を共通化しただけでは、同時に駆動する容量性負荷の負荷容量が大きくなると駆動電圧の立上り/立下り速度が低下し、圧電体によって生じさせるインク吐出の圧力が低下するという問題を生じる。つまり、LC共振作用による電圧の立上りまたは立下りに要する時間:tは、近似的に式(1)によって表される。
【0019】
t=√(L×C) …式(1)
ここで、Lはインダクタンス素子のインダクタンス成分、Cは同時に駆動される容量性負荷の総負荷容量である。
【0020】
一方、一般的に駆動電圧の立上り/立下り速度が低下すると圧電体によって生じさせるインク吐出の圧力が低下する傾向があり、このため、1つのインダクタンス素子で多くのチャネル(大きな負荷容量)を駆動しようとする際、インクの吐出速度の低下や不吐出を招く虞がある。
【0021】
仮に、駆動電圧の立上り/立下り速度を維持するため、式(1)においてLを小さくするとLC共振作用が弱まり、電力回収率が低下するという問題を生じる。つまり、電力回収率:ηとLとCには、式(2)に示す関係があり、
η∝exp(−√(C/L))
このため、Lの値を無闇に小さくすることは、電力回収という本来の機能を犠牲にすることになる。
【0022】
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、インダクタンスを用いた容量性負荷駆動回路を多チャンネル化した場合の回路全体の大型化を抑制するとともに、外部からの制御信号に基づいて選択されたチャンネルを駆動する場合の負荷容量の変動(駆動すべき容量性負荷の数の変動)に対して常に所定値以上の駆動電圧の立上り/立下り速度を維持し、良好な省電力化駆動が可能となる多チャンネル容量性負荷駆動回路を提供することにある。
【0023】
更なる目的として、上記多チャンネル容量性負荷駆動回路を備えたインクジェットヘッドの駆動回路および小型化を可能にするインクジェットプリンタを提供することにある。
【0024】
【課題を解決するための手段】
本発明の容量性負荷駆動回路は、上記の課題を解決するために、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【0025】
上記の構成によれば、インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることで、各容量性負荷に対して共通化して使用されることになる。
【0026】
従って、インダクタンス成分を含む回路素子の数を削減するとともに、容量性負荷駆動回路に含まれる、集積化が困難なインダクタンス成分を含む回路素子以外の回路素子を集積化(IC化)することによって、容量性負荷駆動回路全体の小型化を図ることができる。
【0027】
また、インダクタンス素子は、他の回路素子に比べて高価であるので、上記のようにインダクタンス素子を共通化して使用することで、容量性負荷駆動回路のコストダウンを図ることができる。
【0028】
なお、上記容量性負荷としては、圧電体素子やキャパシタンス素子等を用いることができる。
【0029】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動することを特徴としている。
【0030】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り/立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【0031】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間(駆動周期)を短縮することができる。
【0032】
上記インダクタンス成分を含む回路素子は、グループ毎に設けてもよいし、上記各グループに共通の充放電経路上に挿入してもよい。
【0033】
上記インダクタンス成分を含む回路素子を上記各グループに共通の充放電経路上に設けた場合は、上記インダクタンス成分を含む回路素子の数を少なくすることが可能である。このとき、グループ間で充電過渡期や放電過渡期が重なるとLC共振作用が阻害されるため、本来の電力回収率が得られないことがあるので、各グループ間の駆動タイミングの調整を適切に行うことで、グループ間で充電過渡期や放電過渡期が重なることを未然に防止する必要がある。
【0034】
上記インダクタンス成分を含む回路素子を上記グループ毎に設けた場合は、上記インダクタンス成分を含む回路素子の数は多くなるが、上記グループ間で充電過渡期や放電過渡期が重なることによるLC共振作用の阻害という問題は気にせずともよくなる。
【0035】
また、上記インダクタンス成分を含む回路素子の容量性負荷とは反対側に接続され、電荷を蓄えるコンデンサの電圧が各グループの容量性負荷に印加される電圧の約1/2に予め充電されていることが好ましい。
【0036】
例えば、図4に示すLC共振型電力回収基本回路において、図5のSW1〜4の状態に示す切替状態で繰り返し駆動する場合、エネルギ蓄積用コンデンサの初期の充電電位が如何なる値であっても、必然的に容量性負荷に印加される電圧(電源電圧)の約1/2収束する。しかし、電源投入時などには、通常エネルギ蓄積用コンデンサは充電されておらず、充電電位は0Vであって、繰り返し駆動することによって容量性負荷に印加される電圧の約1/2に収束する過程で、容量性負荷に印加される電圧波形が変化していくため、容量性負荷の動作状態が不安定になる可能性がある。
【0037】
しかし、予め該コンデンサを容量性負荷に印加される電圧(電源電圧)の約1/2に充電しておくことで、容量性負荷に印加される電圧波形の変化を抑え、容量性負荷の動作状態をより安定化することができる。
【0038】
さらに、上記インダクタンス成分を有する回路素子を介した充電経路もしくは上記インダクタンス成分を有する回路素子を介した放電経路の1チャンネル当りの抵抗成分をR(Ω)、上記インダクタンス成分を有する回路素子のインダクタンスをL(H)、上記容量性負荷の1チャンネル当りのキャパシタンスをC(F)、1グループ内の容量性負荷の数をm、上記第1のスイッチング手段をON状態にした後、上記第3のスイッチング手段をON状態にするまでの時間差、または、上記第2のスイッチング手段をON状態にした後、上記第4のスイッチング手段をON状態にするまでの時間差をTs(s)とした時、
上記時間差Tsが、
π{(m/5)・L・C}0.5≦Ts
を満たしていてもよい。
【0039】
上記の式を満たすタイミングによって切替手段がONされれば、少なくとも50%の電力回収率を得ることができる。
【0040】
この電力回収率を上げるには、上記タイミングTsが、π{(m/4)・L・C}0.5≦Tsを満たすことが望ましく、さらに、π{(m/3)・L・C}0.5≦Tsを満たすことが望ましい。
【0041】
また、上記電源端子の抵抗成分をR(Ω)、上記インダクタンスを有する回路素子のインダクタンス成分をL(nH)、上記キャパシタのキャパシタンス成分をC(F)、1グループ内の容量性負荷の数をm、上記切替手段がONするタイミングをTs(s)とした時、
上記時間差Tsが、
{Ts/(2π・L/m)}2≧1/{4・L/(m・C)−(R/m)2}≧0
を満たしていてもよい。
【0042】
上記の式を満たすタイミングによって切替手段がONされれば、少なくとも50%の電力回収率を得ることができる。
【0043】
また、上記容量性負荷駆動回路は、インクジェットヘッドの駆動回路に適用してもよい。
【0044】
すなわち、本発明のインクジェットヘッドの駆動回路は、インク吐出手段として複数の容量性負荷を備え、該複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせて、インクを吐出させるようにインクジェットヘッドを駆動させるインクジェットヘッドの駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【0045】
これにより、インクジェットヘッドの駆動回路の小型化を図ることが可能となる。
【0046】
また、上記構成のインクジェットヘッドの駆動回路を備えたインクジェットプリンタでは、インクジェットヘッドの駆動回路の小型化が可能であるので、装置全体の小型化を図ることが可能となる。
【0047】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動することを特徴としている。
【0048】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り/立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【0049】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間(駆動周期)を短縮することができる。
【0050】
【発明の実施の形態】
本発明の実施の一形態について説明すれば、以下の通りである。
【0051】
なお、本実施の形態では、本発明の容量性負荷駆動回路をインク吐出手段として容量性負荷を用いたインクジェットヘッドを備えたインクジェットプリンタの概略構成について説明し、その後で該インクジェットプリンタに備えられているインクジェットヘッドの駆動回路として用いられている容量性負荷駆動回路について詳細に説明する。
【0052】
図3は、本実施の形態に係るインクジェットプリンタの概略斜視図である。
【0053】
上記インクジェットプリンタ10は、図3に示すように、給紙部(給紙装置)1、分離部(図示せず)、搬送部2、印刷部3、および排出部4から構成される。
【0054】
給紙部1は、印刷を行なう際に記録用紙Sを供給するものであり、給紙トレイ11およびピックアップローラ12を備えている。印刷を行なわない際には、記録用紙Sを保管する機能を果たす。
【0055】
分離部は、上記給紙部1より供給される記録用紙Sを、印刷部3へ1枚づつ供給するためのものであり、給紙ローラおよび分離装置を備えている。この分離装置では、パッド部(記録用紙Sとの接触部分)と記録用紙Sとの摩擦が、記録用紙S間の摩擦より大きくなるように設定されている。また、給紙ローラでは、給紙ローラと記録用紙Sとの摩擦が、パッドと記録用紙Sとの摩擦や、記録用紙S間の摩擦よりも大きくなるように設定されている。そのため、2枚の記録用紙Sが上記分離部まで送られてきたとしても、給紙ローラによって、この記録用紙Sを分離し、上側の記録用紙Sのみを搬送部に送ることができる。
【0056】
搬送部2は、分離部より1枚ずつ供給される記録用紙Sを、印刷部3へと搬送するためのものであり、ガイド板(図示せず)およびローラ対(搬送押えローラ14・搬送ローラ15)よりなる。このローラ対は、記録用紙Sを印字ヘッド(インクジェットヘッド)13とプラテン16の間に送り込む際に、印字ヘッド13からのインクが記録用紙Sの適切な位置に吹き付けられるように、記録用紙Sの搬送を調整する部材である。
【0057】
印刷部3は、搬送部2のローラ対より供給される記録用紙Sヘの印刷を行なうためのものであり、印字ヘッド13、この印字ヘッド13を搭載したキャリッジ20、キャリッジ20を案内するための部材であるガイドシャフト(キャリッジ保持シャフト)21、印字ヘッド13にインクを供給するためのインクカートリッジ22、および印刷時に記録用紙Sの台となるプラテン16を備えている。また、インクカートリッジ22と、キャリッジ20内に設けられたサブインクタンク(図示せず)とは、インク供給経路(チューブ)23により、互いに接続されている。なお、サブインクタンクは、メインとなるインクカートリッジ22のインクを、安定して印字ヘッド13に供給するために設けられたインクタンクである。
【0058】
排出部4は、印刷が行われた記録用紙Sをインクジェットプリンタ10の外へ排出するためのものであり、排出ローラ(排出ローラ18a・18b)および排出トレイ25を備えている。
【0059】
上記の構成において、インクジェットプリンタ10は、次のような動作によって印刷を行なう。
【0060】
まず、図示しないコンピュータ等から、画像情報に基づく印刷要求が、インクジェットプリンタ10に対して送信される。印刷要求を受信したインクジェットプリンタ10は、給紙トレイ11上の記録用紙Sを、ピックアップローラ12によって給紙部1より搬出する。
【0061】
次に、搬出された記録用紙Sは、給紙ローラによって分離部を通過し、搬送部2へと送られる。搬送部2では、ローラ対(搬送押えローラ14・搬送ローラ15)によって、記録用紙Sを印字ヘッド13とプラテン16の間へと搬送する。
【0062】
そして、印刷部3では、印字ヘッド13の吐出し、ノズルによりプラテン16上の記録用紙Sへ、画像情報に対応してインクが吹き付けられる。このとき、記録用紙Sはプラテン16上で一旦停止されている。インクを吹き付けつつ、キャリッジ20は、ガイドシャフト21に案内されて、主走査方向に渡って一ライン分走査される。それが終了すると、記録用紙Sは、プラテン16上で副走査方向に一定の幅だけ移動させられる。印刷部3において、上記処理が画像情報に対応し継続して実施されることにより、記録用紙S全面に印刷がなされる。
【0063】
印刷が行われた記録用紙Sは、図示しないインク乾燥部を経て、排出部4の排出ローラ18a・18bによって排出トレイ25に排出される。その後、記録用紙Sは印刷物としてユーザに提供される。
【0064】
上記インクジェットプリンタ10は、以上のような構成、動作により、記録用紙に対して画像データに対応した印刷を行なうことができるようになっている。このインクジェットプリンタ10に使用される印字ヘッド13は、インクを吐出するためのインク吐出手段としての圧電体素子(容量性負荷)を複数個備えており、この圧電体素子に印加する駆動電圧を制御することでインク吐出量を制御することが可能なインクジェットヘッドである。
【0065】
図1は、インクジェットヘッドの駆動回路(容量性負荷駆動回路)、すなわち、印字ヘッド13の駆動回路を示す図である。ここで、チャンネル数はN個とする。
【0066】
上記インクジェットヘッドの駆動回路は、図1に示すように、複数個(N個)のインク吐出手段となる圧電体素子(容量性負荷)(Ch1〜Ch(N))と、これら各圧電体素子に対する電荷の充放電を行なわせるエネルギ蓄積用のコンデンサC0と、該圧電体素子に電荷を供給するための電源とを備えた構成となっている。
【0067】
すなわち、上記構成のインクジェットヘッドの駆動回路は、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路であって、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されている構成となっている。
【0068】
上記インクジェットヘッドの駆動回路は、上記電源と各圧電体素子との間で形成される充電経路(電源から各圧電体素子への電荷の供給経路)上に設けられたスイッチング素子(切替手段)SCH1〜SCH(N)と、コンデンサC0と各圧電体素子との間で形成される充電経路(コンデンサC0から各圧電体素子への電荷の供給経路)上に設けられたスイッチング素子SLH1〜SLH(N)と、コンデンサC0と各圧電体素子との間で形成される放電経路(各圧電体素子からコンデンサC0への電荷の供給経路)上に設けられたおよびスイッチング素子SH1〜SHL(N)と、各圧電体素子とグランドとの間で形成される放電経路(各圧電体素子からグランドへの電荷の放電経路)上に設けられたスイッチング素子SCL1〜SCL(N)とを有し、各スイッチング素子のON/OFFを制御することで圧電体素子の電荷の充放電を行なうようになっている。
【0069】
なお、本実施の形態では、上記のインクジェットヘッドの駆動回路における各圧電体素子を3つのグループに分けて駆動させるようになっている。
【0070】
なお、上記容量性負荷としては、圧電体素子やキャパシタンス素子等を用いることができる。
【0071】
ここで、上記構成のインクジェットヘッドの駆動回路の動作について説明する。なお、以下の説明では、インクジェットヘッドの駆動回路の動作を、より一般的な容量性負荷駆動回路の動作として説明する。
【0072】
図2は、図1に示す容量性負荷駆動回路(インクジェットヘッドの駆動回路)を時分割駆動する際のタイミングチャートを示している。ここでは、圧電体素子を3つのグループに分類し、各グループ(第1グループ、第2グループ、第3グループ)における出力波形のハイレベルの領域が少しずつ重なるように、各スイッチング素子のON/OFFが制御されている。
【0073】
すなわち、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動する場合、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように、上記各グループの駆動タイミングを制御する手段が設けられていることになる。
【0074】
上記第1グループは、チャンネルCh1,Ch4,Ch7,…からなり、上記第2グループは、チャンネルCh2,Ch5,Ch8,…からなり、上記第3グループは、チャンネルCh3,Ch6,Ch9,…からなる。これら各グループ内に含まれるチャンネルは同時に駆動するように制御されている。すなわち、図2に示すように、各グループのスイッチング素子のON/OFFの切替タイミングが制御されている。なお、同時駆動するチャンネル数についての説明は後述する。
【0075】
図1に示す各チャンネルの駆動について、図2に示すタイミングチャートを参照しながら説明すれば、以下のようになる。
【0076】
例えば、第1グループに含まれるチャンネルCh1,Ch4,Ch7,…を駆動するには、まず、エネルギ蓄積用のコンデンサC0とチャンネルCh1,Ch4,Ch7,…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子SLH1,SLH4,SLH7,…がON状態にされ、所定時間経過後に、不足分の電荷を供給するために、電源端子VHとチャンネルCh1,Ch4,Ch7,…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子SCH1,SCH4,SCH7,…がON状態にされる。このとき、放電経路上にあるスイッチング素子SHL1,SHL4,SHL7,…、スイッチング素子SCL1,SCL4,SCL7,…はOFF状態にされている。
【0077】
第2グループ、第3グループにおいても第1グループと同じように各スイッチング素子がON/OFF制御されるが、各グループにおける出力波形が一部重なるように時間差を設けて制御される。
【0078】
ここで、上記容量性負荷駆動回路の基本回路となる共振型電力回収基本回路とその基本動作について、図4および図5を参照しながら以下に説明する。
【0079】
上記共振型電力回収基本回路(以下、基本回路と称する)は、図4に示すように、容量性負荷を充電または放電させる一般的なLC共振回路である。この基本回路は、図5に示すタイミングチャートに基づいて動作するようになっている。
【0080】
すなわち、まず、容量性負荷に充電する場合には、スイッチング素子SW1をON状態、スイッチング素子SW2〜SW4をOFF状態にし、エネルギ蓄積用コンデンサに蓄積された電荷をスイッチング素子SW1を経由して容量性負荷に供給する。なお、このコンデンサは、容量性負荷の駆動電圧であるVの約1/2の電位に充電されているとともに、容量性負荷に対して電荷の授受を行っても電位が殆ど変化しないよう、充分に大きなキャパシタンスを有している。スイッチング素子SW1のONによって、エネルギ蓄積用コンデンサから容量性負荷への充電経路が形成されると、インダクタンス素子のインダクタンス成分と容量性負荷のキャパシタンス成分によるLC共振の過渡現象を経て、エネルギ蓄積用コンデンサの電位(V/2)より高い電圧に容量性負荷が充電される。
【0081】
次に、スイッチング素子SW1はON状態、スイッチング素子SW2、SW4はOFF状態のままで、スイッチング素子SW3をON状態にすることで、電源Vから残りの電荷が容量性負荷に供給され容量性負荷がVの電位にまで充電される。
【0082】
次に、容量性負荷を放電する場合には、スイッチング素子SW1、SW3をON状態からOFF状態に切り替えると同時にスイッチング素子SW2をOFF状態からON状態に切り替える。この状態では、容量性負荷の電荷は、スイッチング素子SW2を経由してエネルギ蓄積用コンデンサに回収される。スイッチング素子SW2のONによって、容量性負荷からエネルギ蓄積用コンデンサへの放電経路が形成されると、インダクタンス素子のインダクタンス成分と容量性負荷のキャパシタンス成分によるLC共振の過渡現象を経て、エネルギ蓄積用コンデンサの電位(V/2)より低い電圧にまで容量性負荷が放電される。そして、スイッチング素子SW2がON状態を維持したまま、所定時間経過後に、スイッチング素子SW1、SW3はOFF状態のまま、スイッチング素子SW4をON状態に切り替える。これにより、容量性負荷の残留電荷がスイッチング素子SW4を経由してグランドに完全に放電される。
【0083】
このように、LC共振作用により、充電時はエネルギ蓄積用コンデンサの電位より高い電位に充電し、放電時はエネルギ蓄積用コンデンサの電位より低い電位に放電することによって、電力回収率を50%より大きく出来ている。なお、充電時にエネルギ蓄積用コンデンサから供給される電荷量と放電時にエネルギ蓄積用コンデンサに回収される電荷量は等しく、よって、安定した充放電の繰返し動作が行える。
【0084】
ここで、図5に示すように、スイッチング素子SW1、SW2を経由した充電電流と放電電流の出力電流波形は、なだらかな傾斜となっている。これは、スイッチング素子SW1、SW2と容量性負荷との間に形成されたインダクタンス素子Lの作用によるものである。これに対して、スイッチング素子SW3、SW4を経由した充電電流と放電電流の出力電流波形は、立ち上がりが非常に急峻となっている。これは、スイッチング素子SW3、SW4と容量性負荷との間にインダクタンス素子Lが設けられていないためである。
【0085】
上記基本回路を元に、容量性負荷を複数並列配置して複数のチャンネルを有する容量性負荷駆動回路を形成することが考えられる。この場合、単純に上記構成の基本回路を複数並列配置することで、複数のチャンネルを有する容量性負荷駆動回路を実現することができる。
【0086】
しかしながら、単純に図4に示す基本回路を多段にするだけでは、各段にインダクタンス素子が含まれた状態となっている。このインダクタンス素子は、他の回路素子との集積化が困難であるので、容量性負荷駆動回路の集積化を実現することができないという問題が生じる。
【0087】
そこで、図1に示すように、インダクタンス素子を各基本回路において共通化させた容量性負荷駆動回路を実現することで、該容量性負荷駆動回路のインダクタンス素子を除く回路の集積化を可能にしている。図1において、点線で囲った領域が集積化対象領域である。
【0088】
これにより、容量性負荷駆動回路の小型化、すなわちインクジェットヘッドの駆動回路の小型化が可能となり、この結果、インクジェットプリンタの小型化も可能となる。
【0089】
ところで、図1に示すような容量性負荷駆動回路を用いる利点は、上述のように、集積化を可能にし回路全体を小型化する点の他に、容量性負荷に一度蓄積された電荷を再度回収して使用することによる省電力化を挙げることができる。
【0090】
しかしながら、容量性負荷からエネルギ蓄積用コンデンサに戻された電荷量に対する容量性負荷に供給した電荷量の割合を示す電力回収率は、同時駆動するチャンネル数によって異なる。つまり、図1に示す容量性負荷駆動回路の場合では、各グループに含まれるチャンネルは、同時に駆動されるので、各グループに含まれるチャンネル数によって電力回収率が異なることになる。
【0091】
この電力回収率の最も高い同時駆動チャンネル数は、上記の容量性負荷駆動回路の基本回路における回路定数、駆動条件によって決まる。
【0092】
ここで、図1に示す容量性負荷駆動回路において、電力回収率の最も高い同時駆動チャンネル数の検討を行なう。但し、図4に示す基本回路における回路定数は、以下の表1に、駆動条件は、以下の表2に示す。なお、表1に示す回路定数は、10チャンネル(Ch)同時駆動時にLC共振による駆動パルスの立ち上がり/立ち下がり時間=200nsecになるように設定されている。また、表2に示す駆動条件は、スイッチング素子SW3、4(クランプ用スイッチ)が昇降圧開始後200nsecでON状態になるように設定されている。
【0093】
【表1】
【0094】
【表2】
【0095】
上記の回路定数、駆動条件の元、同時駆動チャンネル(Cn)数を変えた場合の電力回収率と、コイル(インダクタンス素子)を通じた電荷のやり取りの量と、電源から供給される電荷量との対応を示した結果を以下の表3に示し、この表3のグラフを図6に示す。
【0096】
【表3】
【0097】
前述のように、表3および図6に示す結果は、前提条件として、
▲1▼10チャンネル同時駆動時にLC共振による駆動パルスの立ち上がり/立ち下がり時間=200nsecとなるように仮設定し、
▲2▼LC共振による駆動パルスの立ち上がり/立ち下がり開始の200nsec後に、SW3/SW4をONして、残りの充電/放電を行う。
【0098】
このことから、10チャンネル以下の同時駆動時では、スイッチング素子SW1を介したエネルギ蓄積コンデンサからのLC共振による充電(スイッチング素子SW2を介したエネルギ蓄積コンデンサへのLC共振による放電)が完全に終了してから、スイッチング素子SW3を介して電源から残りの充電(スイッチング素子SW4を介してGNDへ残りの放電)を行なうことになる。
【0099】
この場合、単純に『LCR直列回路の過渡現象』におけるLC共振による到達電圧となり、それに対応した電力回収率が得られる。
【0100】
なお、表3および図6からは、同時駆動チャンネル数1〜15では同時駆動チャンネル数が多いほど到達電圧は高くなる傾向(=電力回収率が向上する傾向)があることが分かる。
【0101】
そこで、10チャンネル超の同時駆動時では、LC共振による充電(放電)期間がスイッチング素子SW3を介した電源からの充電期間(スイッチング素子SW4を介したGNDへの放電期間)と重なりをもつようになる。この重なりの程度が10チャンネルを超える同時駆動時の電力回収率に影響を与える。
【0102】
一般に、インダクタンスは急激な電流変化を妨げる作用がある。つまり、スイッチング素子SW3がONされたからといってスイッチング素子SW1を介した電流経路の電流が突然遮断されるのではなく、ある程度充電電流を持続するようになる。なお、インダクタンスがなかったとしたら、スイッチング素子SW1は瞬時に遮断(OFF状態)されてしまう。
【0103】
これにより、10チャンネル超えの同時駆動時では、LC共振による充電(放電)とスイッチング素子SW3を介した電源からの充電(スイッチング素子SW4を介したGNDへの放電)とが同時進行する期間(上述した”重なり”)が存在することになる。
【0104】
さらに、上述したように駆動チャンネル数が多いほど電力回収率が向上する傾向があるので、表3および図6に示すように、10チャンネルの同時駆動時よりも15チャンネル同時駆動時の方が電力回収率が向上している。結果的に、トータルの充放電期間(=LC共振による充放電期間+電源/GNDとの充放電期間)を伸ばさずに、仮設定した10チャンネルの同時駆動よりも多くのチャンネル数である15チャンネル同時駆動を、より良い電力回収率で駆動させることが可能であることが分かる。
【0105】
しかしながら、このような好ましい状況が限りない多チャンネル同時駆動に当てはまるわけではなく、あるチャンネル数(今回のケースでは15チャンネル)以上で電力回収率が低下傾向に転じる。この理由を単純に言えば、LC共振による充放電が完了する前に電源/GND接続による充放電により充放電そのものが完了してしまうためであり、エネルギ蓄積用コンデンサと容量性負荷の電荷の遣り取り(回収/再生)の割合が減少するためである。
【0106】
ここで、上記の回路定数、駆動条件において容量性負荷駆動回路における同時駆動Ch数毎の充放電の出力電圧波形を、図7(a)(b)〜図11(a)(b)に示す。
【0107】
図7(a)(b)は、1ch同時駆動時の出力電圧波形を示し、図8(a)(b)は、5ch同時駆動時の出力電圧波形を示し、図9(a)(b)は、10ch同時駆動時の出力電圧波形を示し、図10(a)(b)は、15ch同時駆動時の出力電圧波形を示し、図11(a)(b)は、30ch同時駆動時の出力電圧波形を示す。なお、各図の(a)は出力電圧波形の全体図を示し、(b)は出力電圧波形の充電部分の拡大図を示している。
【0108】
図7(b)〜図11(b)から、チャンネル数が多くなると、LC共振の充電期間が長くなって、ある程度以上電源からの充電時期に重なりが大きくなると、LC共振による充電自身が抑制され(本来正弦波であるLC共振の充電電流カーブが歪む)、その分電源から充電されるかたちになる。このため、チャンネル数がある値を超えると、電力回収率が低下する。
【0109】
この電力回収率が増加傾向から減少傾向に転じる変極点(同時駆動チャンネル数)は、シミュレーションや実験によって経験的に求める。
【0110】
逆に、同時駆動チャンネル数の設定を行なう場合に、上記のシミュレーションや実験によって求めた変極点に基づいて、現在グループ化されているものを、再グループ化することで、最適な電力回収率となる容量性負荷のグループ化を行なうことができる。
【0111】
同時駆動チャンネル数n=10chの時に立上り時間Ts=200nsに設定された図6において、約50%の電力回収効率を確保する同時駆動チャンネル数m≦50chであることから、約50%の電力回収効率を得る条件 m/n≦5 が得られる。
【0112】
また、約60%以上の効率を確保する同時駆動チャンネル数 m’≦30chであり、約60%の電力回収効率を得る条件は m’/n≦3 となる。
【0113】
ここで、図1に示す容量性負荷駆動回路において、10ch相当の容量性負荷(=8nF)を1グループ化し駆動すると仮定した場合、インダクタンス素子Lとグループ内の回路抵抗Rの値によって到達時間、到達電位(=電力回収率)にどのような影響を受けるのか、あるいは、インダクタンス素子Lと回路抵抗Rの値をいくらに設定すれば効果的なのかについて以下に述べる。
【0114】
図1に示す容量性負荷駆動回路における電力回収率について、図12(a)(b)を参照しながら以下に説明する。
【0115】
図12(a)は、図1に示す容量性負荷駆動回路の等価回路であるLCR直列回路を示す。図12(b)は、図12(a)で示したLCR直列回路での電力回収率とインダクタンス素子Lの値と各スイッチング素子等のLCR回路上の抵抗Rの値との関係を示すグラフである。ここで、V0=10[v]、C0=8.0E−09[F]とし、電力回収率ηを、図12(a)中の式で求める。なお、図12(b)のグラフの具体的な値は、以下の表4に示す。
【0116】
【表4】
【0117】
図1に示す容量性負荷駆動回路における最高到達電位について、図13(a)(b)を参照しながら以下に説明する。
【0118】
図13(a)は、図1に示す容量性負荷駆動回路の等価回路であるLCR直列回路を示す。図13(b)は、図13(a)で示したLCR直列回路での最高到達電位とインダクタンス素子Lの値と各スイッチング素子等のLCR回路上の抵抗Rの値との関係を示すグラフである。ここで、V0=10[v]、C0=8.0E−09[F]とし、最高到達電位Vmaxを、図13(a)中の式で求める。なお、図13(b)のグラフの具体的な値は、以下の表5に示す。
【0119】
【表5】
【0120】
図1に示す容量性負荷駆動回路における最高電位到達時間について、図14(a)(b)を参照しながら以下に説明する。
【0121】
図14(a)は、図1に示す容量性負荷駆動回路の等価回路であるLCR直列回路を示す。図14(b)は、図14(a)で示したLCR直列回路での最高電位到達時間とインダクタンス素子Lの値と各スイッチング素子等のLCR回路上の抵抗Rの値との関係を示すグラフである。ここで、V0=10[v]、C0=8.0E−09[F]とし、最高電位到達時間tを、図14(a)中の式で求める。なお、図14(b)のグラフの具体的な値は、以下の表6に示す。
【0122】
【表6】
【0123】
以上の結果から、まず、駆動波形の立上り時間の内LC共振による立上りに許される時間を200nsecとした場合、図14(b)に示すように、Rの値には殆ど関係なく、Lの値は500nH以下でなければならないことが分かる。
【0124】
次に、L≦500nHにした場合(L>500nHも図示されているが)、Rの値によって到達電圧(あるいは電力回収率)がどのように変化するのかを示した図12(b)および図13(b)に示すグラフから、Rの値をいくらにすれば効果的なのかが分かる。ここで、「効果的」と表現したのは、もし到達電位(あるいは電力回収率)を大きくすることだけを考えれば、R値は小さければ小さいほど良いのであるが、Rの主たる要因である半導体スイッチの面積が大きくなってコストが増大してしまうという問題があるので、適当な値(現実味のある値)を選ぶ必要がある。ここでは、R=2Ω(=ch当り20Ωが10並列)を選択した。
【0125】
上記のように抵抗Rを適当な値に選定した時、図14(b)で示すよう到達時間t≒π・(L・C)0.5で近似でき、前述、図6で求まった回収効率50%得る同時駆動チャンネル数の条件 m/n≦5から回収効率50%得るためのSW3がON状態にするまでの時間Tsの条件は
π{(1/5)L・C}0.5≦Ts
となる。
【0126】
また、図12に示す回収効率η
η≒Vmax/(2Vo)
および、図13で示す到達電位Vmaxは同時駆動チャンネル数mを考慮すると
Vmax=Vo[1+exp〔−π(R/m)/{4・L/(m・C)−(R/m)2}0.5〕]
上記、ηおよびVmaxの式から
Ln(2η−1)=−π(R/m)/{4・L/(m・C)−(R/m)2}0.5
となり、同時駆動チャンネル数mで回収効率ηを50%以上とする条件は
4・L/(m・C)−(R/m)2 ≧ 0
また、図14で示す到達時間tは同時駆動チャンネル数mを考慮すると
t=(2π・L/m)/{4・L/(m・C)−(R/m)2}0.5
ここでON状態にするまでの時間Ts≧tが要求されるので
{Ts/(2π・L/m)}2≧1/{4・L/(m・C)−(R/m)2}≧0
が効率50%を得る条件となる。
【0127】
本実施の形態では、インクジェットヘッドの駆動回路として、図1に示した容量性負荷駆動回路を使用した例について説明したが、これに限定されるものではなく、インクジェットヘッドの駆動方式によっては、図1に示す容量性負荷駆動回路の他に、例えば、図15に示すような容量性負荷駆動回路をインクジェットヘッドの駆動回路として使用することも考えられる。
【0128】
図15に示す容量性負荷駆動回路において、図1に示す容量性負荷駆動回路と大きく異なる点は、容量性負荷である圧電体素子の一端がグランドではなく、隣接する圧電体素子に接続されている点である。つまり、圧電体素子が直列に複数個、すなわちN+1個接続されている。この場合、図1に示す場合とは異なり、直列接続された圧電体素子のうち、両端にダミーチャンネル(dummy1、dummy2)が形成されているので、チャンネル数は図1の場合と同様、N個となり、各圧電体素子のグループ化も図1の場合と同じにすれば、駆動方法は同じでよい。
【0129】
図16は、図15に示す容量性負荷駆動回路(インクジェットヘッドの駆動回路)を時分割駆動する際のタイミングチャートを示している。ここでは、圧電体素子をA相、B相、C相の3相に分け、各相を3つのグループに分類し、各グループ(第1グループ、第2グループ、第3グループ)における出力波形のハイレベルの領域が少しずつ重なるように、各スイッチング素子のON/OFFが制御されている。なお、ある相の出力波形がON状態のときは、他の2相の出力波形はOFF状態となるように各スイッチング素子のON/OFFが制御される。
【0130】
A相は、チャンネルCh1,Ch4,Ch7,…からなり、B相は、チャンネルCh2,Ch5,Ch8,…からなり、C相は、チャンネルCh3,Ch6,Ch9,…からなる。これら各相は、さらに、3つのグループに分けられている。
【0131】
すなわち、A相の第1グループは、チャンネルCh1,Ch10,Ch19,…からなり、A相の第2グループは、チャンネルCh4,Ch13,Ch22,…からなり、A相の第3グループは、チャンネルCh7,Ch16,Ch2519,…からなっている。各グループに含まれるチャンネルは同時に駆動するように制御されている。すなわち、図15に示すように、各グループのスイッチング素子のON/OFFの切替タイミングが制御されている。
【0132】
図15に示す各チャンネルの駆動について、図16に示すタイミングチャートを参照しながら説明すれば、以下のようになる。
【0133】
例えば、A相の第1グループに含まれるチャンネルCh1,Ch10,Ch19,…を駆動するには、まず、エネルギ蓄積用のコンデンサC0とチャンネルCh1,Ch10,Ch19,…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子SLH1,SLH4,SLH7,…がON状態にされ、所定時間経過後に、不足分の電荷を供給するために、電源端子VHとチャンネルCh1,Ch10,Ch19,…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子SCH1,SCH10,SCH19,…がON状態にされる。このとき、放電経路上にあるスイッチング素子SHL1,SHL10,SHL19,…、スイッチング素子SCL1,SCL10,SCL19,…はOFF状態にされている。
【0134】
A相の第2グループ、第3グループにおいても第1グループと同じように各スイッチング素子がON/OFF制御されるが、各グループにおける出力波形が一部重なるように時間差を設けて制御される。
【0135】
また、B相、C相においても、A相と同様に制御される。
【0136】
図1および図15に示す容量性負荷駆動回路においては、一つのインダクタンス素子が全ての圧電体素子に対して共通であるために、あるグループの充電期間と別のグループの放電期間とが重なることができないが、以下の図17および図18に示す容量性負荷駆動回路においては、グループ間の充放電期間を重ねることができる。
【0137】
すなち、図17および図18に示す容量性負荷駆動回路では、図1および図15に示す容量性負荷駆動回路とは異なり、インダクタンス素子を、充電経路に一つ、放電経路に一つ設けてもよい。
【0138】
これにより、充電と放電とを独立して行なわせることができるので、あるグループの充電期間と別のグループの放電期間とを重ねることができる。
【0139】
なお、上記インダクタンス成分を含む回路素子は、グループ毎に設けでもよいし、上記各グループに共通の充放電経路上に挿入してもよい。何れの場合においても、上記の切替手段による各グループの駆動タイミングの切替制御を適切に行なうことで実現することができる。
【0140】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0141】
【発明の効果】
本発明の容量性負荷駆動回路は、以上のように、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されている構成である。
【0142】
それゆえ、インダクタンス成分を含む回路素子の数を削減するとともに、容量性負荷駆動回路に含まれる、集積化が困難なインダクタンス成分を含む回路素子以外の回路素子を集積化(IC化)することによって、容量性負荷駆動回路全体の小型化を図ることができる。
【0143】
また、インダクタンス素子は、他の回路素子に比べて高価であるので、上記のようにインダクタンス素子を共通化して使用することで、容量性負荷駆動回路のコストダウンを図ることができるという効果を奏する。
【0144】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動するようにしてもよい。
【0145】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り/立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【0146】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間(駆動周期)を短縮することができるという効果を奏する。
【0147】
上記インダクタンス成分を含む回路素子は、グループ毎に設けられていてもよいし、上記各グループに共通の充放電経路上に挿入してもよい。何れの場合においても、上記の切替手段による各グループの駆動タイミングの切替制御を適切に行なうことで実現することができる。
【0148】
また、上記インダクタンス成分を含む回路素子の電源端子側に、電荷の充放電を行なうコンデンサが接続され、該コンデンサの電圧がグループに印加される電圧の1/2であってもよい。
【0149】
この場合、電源電圧を超えた過電圧がグループ2印加することが防止でき、かつ効率よく動作できるという効果を奏する。
【0150】
さらに、上記電源端子の抵抗成分をR(Ω)、上記インダクタンスを有する回路素子のインダクタンス成分をL(H)、上記キャパシタのキャパシタンス成分をC(F)、1グループ内の容量性負荷の数をm、上記切替手段がONするタイミングをTs(s)とした時、
上記タイミングTsが、
π{(m/5)・L・C}0.5≦Ts
を満たしていてもよい。
【0151】
上記の式を満たすタイミングによって切替手段がONされれば、少なくとも50%の電力回収率を得ることができるという効果を奏する。
【0152】
また、上記電源端子の抵抗成分をR(Ω)、上記インダクタンスを有する回路素子のインダクタンス成分をL(H)、上記キャパシタのキャパシタンス成分をC(F)、1グループ内の容量性負荷の数をm、上記切替手段がONするタイミングをTs(s)とした時、
上記タイミングTsが、
{Ts/(2π・L/m)}2≧1/{4・L/(m・C)−(R/m)2}≧0
を満たしていてもよい。
【0153】
上記の式を満たすタイミングによって切替手段がONされれば、少なくとも50%の電力回収率を得ることができるという効果を奏する。
【0154】
また、上記容量性負荷駆動回路は、インクジェットヘッドの駆動回路に適用してもよい。
【0155】
すなわち、本発明のインクジェットヘッドの駆動回路は、インク吐出手段として複数の容量性負荷を備え、該複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせて、インクを吐出させるようにインクジェットヘッドを駆動させるインクジェットヘッドの駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【0156】
これにより、インクジェットヘッドの駆動回路の小型化を図ることが可能となる。
【0157】
また、上記構成のインクジェットヘッドの駆動回路を備えたインクジェットプリンタでは、インクジェットヘッドの駆動回路の小型化が可能であるので、装置全体の小型化を図ることが可能となる。
【0158】
しかも、他の回路素子に比べて高価なインダクタンス素子を必要最小限の個数で済むので、装置の低価格化を図ることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の一形態にかかる容量性負荷駆動回路を示す概略回路図である。
【図2】図1に示す容量性負荷駆動回路の駆動状態を示す図である。
【図3】図1に示す容量性負荷駆動回路を適用したインクジェットヘッドを備えたインクジェットプリンタの概略構成斜視図である。
【図4】共振型電力回収回路の基本回路を示す図である。
【図5】図4に示す基本回路の動作状態を示す図である。
【図6】共振型電力回収回路における同時駆動チャンネル数と電力回収率との関係を示すグラフである。
【図7】共振型電力回収回路における1チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図8】共振型電力回収回路における5チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図9】共振型電力回収回路における10チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図10】共振型電力回収回路における15チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図11】共振型電力回収回路における30チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図12】図1に示す容量性負荷駆動回路における電力回収率を説明する図であり、(a)は、図1に示す容量性負荷駆動回路の等価回路を示し、(b)は、電力回収率とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図13】図1に示す容量性負荷駆動回路における容量性負荷の到達電位を説明する図であり、(a)は、図1に示す容量性負荷駆動回路の等価回路を示し、(b)は、到達電位とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図14】図1に示す容量性負荷駆動回路における容量性負荷の最大到達電位に到達する時間(到達時間)を説明する図であり、(a)は、図1に示す容量性負荷駆動回路の等価回路を示し、(b)は、到達時間とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図15】図1に示す容量性負荷駆動回路の他の例を示す回路図である。
【図16】図15に示す容量性負荷駆動回路の駆動状態を示す図である。
【図17】図1に示す容量性負荷駆動回路のさらに他の例を示す回路図である。
【図18】図15に示す容量性負荷駆動回路の他の例を示す回路図である。
【符号の説明】
1 給紙部
2 搬送部
3 印刷部
4 排出部
10 インクジェットプリンタ
11 給紙トレイ
12 ピックアップローラ
13 印字ヘッド
16 プラテン
18a・18b 排出ローラ
20 キャリッジ
21 ガイドシャフト
22 インクカートリッジ
23 インク供給経路
25 排出トレイ
C コンデンサ
L インダクタンス素子(インダクタスを含む回路素子)
R 抵抗
S 記録用紙
SW1 スイッチング素子(切替手段)
SW2 スイッチング素子(切替手段)
SW3 スイッチング素子(切替手段)
SW4 スイッチング素子(切替手段)
V 電源
VH 電源端子
【発明の属する技術分野】
本発明は、圧電体やキャパシタンス素子等の容量性負荷に対して電荷の充放電を行なわせる容量性負荷駆動回路および容量性負荷をインク吐出手段として備えたインクジェットヘッドの駆動回路ならびにインクジェットプリンタに関するものである。
【0002】
【従来の技術】
従来、インクを吐出させる手段として、圧電体(圧電素子)やキャパシタンス素子等の容量性負荷を有するインクジェットヘッドを備えたインクジェットプリンタが提案されている。
【0003】
例えば、容量性負荷として圧電体を有するインクジェットヘッドを備えたインクジェットプリンタでは、圧電体に対して電荷の供給/放電を繰り返すことにより、圧電体を変形させ、これによって生じる吐出圧力によって、インクを吐出して、印字するようになっている。
【0004】
近年では、上記のような容量性負荷を有するインクジェットヘッドにおいて、消費される電力を低減するための技術が種々提案されている。
【0005】
例えば、特許文献1には、容量性負荷としての圧電素子から放電される電荷をキャパシタに蓄えておき、この蓄えた電荷を、該圧電素子の充電時に使用することで、消費電力を低減する技術が開示されている。
【0006】
また、特許文献2には、容量性負荷としてのキャパシタンス素子から放電される電荷をインダクタンスに蓄えておき、この蓄えた電荷を、該キャパシタンス素子の充電時に使用することで、消費電力を低減する技術が開示されている。
【0007】
ところで、上記特許文献2のインダクタを用いた構成では、例えば図4に示すようなLC共振型電力回収基本回路とほぼ等価な回路構成となっており、容量性負荷とエネルギ蓄積用コンデンサとの間で充放電に必要な電荷の授受を繰返し行うことによって、省電力化を実現している。なお、上記LC共振型電力回収基本回路は、図5に示すタイミングで駆動される。
【0008】
すなわち、充電時には先ずSW1のみがON状態となり、エネルギ蓄積用コンデンサから容量性負荷に電荷が供給される。この時、インダクタンス素子のL(インダクタンス)成分と容量性負荷のC(キャパシタンス)成分によるLC共振作用によって、エネルギ蓄積用コンデンサの充電電圧以上の電圧に容量性負荷が充電される。その後、SW3がON状態となり、所定の電圧:V(電源電圧)まで容量性負荷が充電され、充電動作を完了する。
【0009】
逆に、放電時には先ずSW2のみがON状態となり、容量性負荷からエネルギ蓄積用コンデンサに電荷が回収される。この時も、インダクタンス素子のL成分と容量性負荷のC成分によるLC共振作用によって、エネルギ蓄積用コンデンサの充電電圧以下の電圧に容量性負荷が放電される。その後、SW4がON状態となり、容量性負荷に残った電荷をグランドに逃がして(0Vとなり)、放電動作を完了する。
【0010】
この充電動作と放電動作の繰り返しにおいて、エネルギ蓄積用コンデンサの容量性負荷に対する電荷の供給量と回収量は等しく、この電荷を繰り返し利用することで、安定した省電力駆動を実現している。
【0011】
また、容量性負荷を所定の電圧:Vに充電するのに要する全電荷量:Q=CL×V(CLは容量性負荷の静電容量)に対するエネルギ蓄積用コンデンサから供給される電荷量の割合(=エネルギ蓄積用コンデンサに回収される電荷量の割合)を電力回収率と呼ぶ。
【0012】
また、一般的にエネルギ蓄積用コンデンサのC成分は容量性負荷のC成分に対して充分大きく、電荷の授受があっても充電電圧は殆ど変化しない。
【0013】
【特許文献1】
特開平11−170529号公報(平成11年6月29日公開)
【0014】
【特許文献2】
特開2000−218782号公報(平成12年8月8日公開)
【0015】
【発明が解決しようとする課題】
ところで、図4に示すように、LC共振型電力回収回路には、エネルギ蓄積用コンデンサと容量性負荷との間に形成される充放電経路中にインダクタンス素子Lを必要とする。
【0016】
しかしながら、インダクタンス素子は、一般に、他の回路素子(例えば、スイッチング素子等)と共に集積化(IC化)を行なうことが困難であるので、複数の容量性負荷を駆動するために、上記のようなLC共振型電力回収基本回路を複数並列配置して、多チャンネルの容量性負荷駆動回路を形成する場合には、インダクタンス素子の配置面積によって回路全体が大型化するという問題が生じる。
【0017】
この結果、多チャンネル化をすすめた場合、容量性負荷駆動回路を使用するインクジェットヘッドの駆動回路、そして、このインクジェットヘッドの駆動回路を備えたインクジェットプリンタ自体も大型化してしまうという問題が生じる。
【0018】
また、単純にインダクタンス素子を共通化しただけでは、同時に駆動する容量性負荷の負荷容量が大きくなると駆動電圧の立上り/立下り速度が低下し、圧電体によって生じさせるインク吐出の圧力が低下するという問題を生じる。つまり、LC共振作用による電圧の立上りまたは立下りに要する時間:tは、近似的に式(1)によって表される。
【0019】
t=√(L×C) …式(1)
ここで、Lはインダクタンス素子のインダクタンス成分、Cは同時に駆動される容量性負荷の総負荷容量である。
【0020】
一方、一般的に駆動電圧の立上り/立下り速度が低下すると圧電体によって生じさせるインク吐出の圧力が低下する傾向があり、このため、1つのインダクタンス素子で多くのチャネル(大きな負荷容量)を駆動しようとする際、インクの吐出速度の低下や不吐出を招く虞がある。
【0021】
仮に、駆動電圧の立上り/立下り速度を維持するため、式(1)においてLを小さくするとLC共振作用が弱まり、電力回収率が低下するという問題を生じる。つまり、電力回収率:ηとLとCには、式(2)に示す関係があり、
η∝exp(−√(C/L))
このため、Lの値を無闇に小さくすることは、電力回収という本来の機能を犠牲にすることになる。
【0022】
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、インダクタンスを用いた容量性負荷駆動回路を多チャンネル化した場合の回路全体の大型化を抑制するとともに、外部からの制御信号に基づいて選択されたチャンネルを駆動する場合の負荷容量の変動(駆動すべき容量性負荷の数の変動)に対して常に所定値以上の駆動電圧の立上り/立下り速度を維持し、良好な省電力化駆動が可能となる多チャンネル容量性負荷駆動回路を提供することにある。
【0023】
更なる目的として、上記多チャンネル容量性負荷駆動回路を備えたインクジェットヘッドの駆動回路および小型化を可能にするインクジェットプリンタを提供することにある。
【0024】
【課題を解決するための手段】
本発明の容量性負荷駆動回路は、上記の課題を解決するために、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【0025】
上記の構成によれば、インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることで、各容量性負荷に対して共通化して使用されることになる。
【0026】
従って、インダクタンス成分を含む回路素子の数を削減するとともに、容量性負荷駆動回路に含まれる、集積化が困難なインダクタンス成分を含む回路素子以外の回路素子を集積化(IC化)することによって、容量性負荷駆動回路全体の小型化を図ることができる。
【0027】
また、インダクタンス素子は、他の回路素子に比べて高価であるので、上記のようにインダクタンス素子を共通化して使用することで、容量性負荷駆動回路のコストダウンを図ることができる。
【0028】
なお、上記容量性負荷としては、圧電体素子やキャパシタンス素子等を用いることができる。
【0029】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動することを特徴としている。
【0030】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り/立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【0031】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間(駆動周期)を短縮することができる。
【0032】
上記インダクタンス成分を含む回路素子は、グループ毎に設けてもよいし、上記各グループに共通の充放電経路上に挿入してもよい。
【0033】
上記インダクタンス成分を含む回路素子を上記各グループに共通の充放電経路上に設けた場合は、上記インダクタンス成分を含む回路素子の数を少なくすることが可能である。このとき、グループ間で充電過渡期や放電過渡期が重なるとLC共振作用が阻害されるため、本来の電力回収率が得られないことがあるので、各グループ間の駆動タイミングの調整を適切に行うことで、グループ間で充電過渡期や放電過渡期が重なることを未然に防止する必要がある。
【0034】
上記インダクタンス成分を含む回路素子を上記グループ毎に設けた場合は、上記インダクタンス成分を含む回路素子の数は多くなるが、上記グループ間で充電過渡期や放電過渡期が重なることによるLC共振作用の阻害という問題は気にせずともよくなる。
【0035】
また、上記インダクタンス成分を含む回路素子の容量性負荷とは反対側に接続され、電荷を蓄えるコンデンサの電圧が各グループの容量性負荷に印加される電圧の約1/2に予め充電されていることが好ましい。
【0036】
例えば、図4に示すLC共振型電力回収基本回路において、図5のSW1〜4の状態に示す切替状態で繰り返し駆動する場合、エネルギ蓄積用コンデンサの初期の充電電位が如何なる値であっても、必然的に容量性負荷に印加される電圧(電源電圧)の約1/2収束する。しかし、電源投入時などには、通常エネルギ蓄積用コンデンサは充電されておらず、充電電位は0Vであって、繰り返し駆動することによって容量性負荷に印加される電圧の約1/2に収束する過程で、容量性負荷に印加される電圧波形が変化していくため、容量性負荷の動作状態が不安定になる可能性がある。
【0037】
しかし、予め該コンデンサを容量性負荷に印加される電圧(電源電圧)の約1/2に充電しておくことで、容量性負荷に印加される電圧波形の変化を抑え、容量性負荷の動作状態をより安定化することができる。
【0038】
さらに、上記インダクタンス成分を有する回路素子を介した充電経路もしくは上記インダクタンス成分を有する回路素子を介した放電経路の1チャンネル当りの抵抗成分をR(Ω)、上記インダクタンス成分を有する回路素子のインダクタンスをL(H)、上記容量性負荷の1チャンネル当りのキャパシタンスをC(F)、1グループ内の容量性負荷の数をm、上記第1のスイッチング手段をON状態にした後、上記第3のスイッチング手段をON状態にするまでの時間差、または、上記第2のスイッチング手段をON状態にした後、上記第4のスイッチング手段をON状態にするまでの時間差をTs(s)とした時、
上記時間差Tsが、
π{(m/5)・L・C}0.5≦Ts
を満たしていてもよい。
【0039】
上記の式を満たすタイミングによって切替手段がONされれば、少なくとも50%の電力回収率を得ることができる。
【0040】
この電力回収率を上げるには、上記タイミングTsが、π{(m/4)・L・C}0.5≦Tsを満たすことが望ましく、さらに、π{(m/3)・L・C}0.5≦Tsを満たすことが望ましい。
【0041】
また、上記電源端子の抵抗成分をR(Ω)、上記インダクタンスを有する回路素子のインダクタンス成分をL(nH)、上記キャパシタのキャパシタンス成分をC(F)、1グループ内の容量性負荷の数をm、上記切替手段がONするタイミングをTs(s)とした時、
上記時間差Tsが、
{Ts/(2π・L/m)}2≧1/{4・L/(m・C)−(R/m)2}≧0
を満たしていてもよい。
【0042】
上記の式を満たすタイミングによって切替手段がONされれば、少なくとも50%の電力回収率を得ることができる。
【0043】
また、上記容量性負荷駆動回路は、インクジェットヘッドの駆動回路に適用してもよい。
【0044】
すなわち、本発明のインクジェットヘッドの駆動回路は、インク吐出手段として複数の容量性負荷を備え、該複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせて、インクを吐出させるようにインクジェットヘッドを駆動させるインクジェットヘッドの駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【0045】
これにより、インクジェットヘッドの駆動回路の小型化を図ることが可能となる。
【0046】
また、上記構成のインクジェットヘッドの駆動回路を備えたインクジェットプリンタでは、インクジェットヘッドの駆動回路の小型化が可能であるので、装置全体の小型化を図ることが可能となる。
【0047】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動することを特徴としている。
【0048】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り/立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【0049】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間(駆動周期)を短縮することができる。
【0050】
【発明の実施の形態】
本発明の実施の一形態について説明すれば、以下の通りである。
【0051】
なお、本実施の形態では、本発明の容量性負荷駆動回路をインク吐出手段として容量性負荷を用いたインクジェットヘッドを備えたインクジェットプリンタの概略構成について説明し、その後で該インクジェットプリンタに備えられているインクジェットヘッドの駆動回路として用いられている容量性負荷駆動回路について詳細に説明する。
【0052】
図3は、本実施の形態に係るインクジェットプリンタの概略斜視図である。
【0053】
上記インクジェットプリンタ10は、図3に示すように、給紙部(給紙装置)1、分離部(図示せず)、搬送部2、印刷部3、および排出部4から構成される。
【0054】
給紙部1は、印刷を行なう際に記録用紙Sを供給するものであり、給紙トレイ11およびピックアップローラ12を備えている。印刷を行なわない際には、記録用紙Sを保管する機能を果たす。
【0055】
分離部は、上記給紙部1より供給される記録用紙Sを、印刷部3へ1枚づつ供給するためのものであり、給紙ローラおよび分離装置を備えている。この分離装置では、パッド部(記録用紙Sとの接触部分)と記録用紙Sとの摩擦が、記録用紙S間の摩擦より大きくなるように設定されている。また、給紙ローラでは、給紙ローラと記録用紙Sとの摩擦が、パッドと記録用紙Sとの摩擦や、記録用紙S間の摩擦よりも大きくなるように設定されている。そのため、2枚の記録用紙Sが上記分離部まで送られてきたとしても、給紙ローラによって、この記録用紙Sを分離し、上側の記録用紙Sのみを搬送部に送ることができる。
【0056】
搬送部2は、分離部より1枚ずつ供給される記録用紙Sを、印刷部3へと搬送するためのものであり、ガイド板(図示せず)およびローラ対(搬送押えローラ14・搬送ローラ15)よりなる。このローラ対は、記録用紙Sを印字ヘッド(インクジェットヘッド)13とプラテン16の間に送り込む際に、印字ヘッド13からのインクが記録用紙Sの適切な位置に吹き付けられるように、記録用紙Sの搬送を調整する部材である。
【0057】
印刷部3は、搬送部2のローラ対より供給される記録用紙Sヘの印刷を行なうためのものであり、印字ヘッド13、この印字ヘッド13を搭載したキャリッジ20、キャリッジ20を案内するための部材であるガイドシャフト(キャリッジ保持シャフト)21、印字ヘッド13にインクを供給するためのインクカートリッジ22、および印刷時に記録用紙Sの台となるプラテン16を備えている。また、インクカートリッジ22と、キャリッジ20内に設けられたサブインクタンク(図示せず)とは、インク供給経路(チューブ)23により、互いに接続されている。なお、サブインクタンクは、メインとなるインクカートリッジ22のインクを、安定して印字ヘッド13に供給するために設けられたインクタンクである。
【0058】
排出部4は、印刷が行われた記録用紙Sをインクジェットプリンタ10の外へ排出するためのものであり、排出ローラ(排出ローラ18a・18b)および排出トレイ25を備えている。
【0059】
上記の構成において、インクジェットプリンタ10は、次のような動作によって印刷を行なう。
【0060】
まず、図示しないコンピュータ等から、画像情報に基づく印刷要求が、インクジェットプリンタ10に対して送信される。印刷要求を受信したインクジェットプリンタ10は、給紙トレイ11上の記録用紙Sを、ピックアップローラ12によって給紙部1より搬出する。
【0061】
次に、搬出された記録用紙Sは、給紙ローラによって分離部を通過し、搬送部2へと送られる。搬送部2では、ローラ対(搬送押えローラ14・搬送ローラ15)によって、記録用紙Sを印字ヘッド13とプラテン16の間へと搬送する。
【0062】
そして、印刷部3では、印字ヘッド13の吐出し、ノズルによりプラテン16上の記録用紙Sへ、画像情報に対応してインクが吹き付けられる。このとき、記録用紙Sはプラテン16上で一旦停止されている。インクを吹き付けつつ、キャリッジ20は、ガイドシャフト21に案内されて、主走査方向に渡って一ライン分走査される。それが終了すると、記録用紙Sは、プラテン16上で副走査方向に一定の幅だけ移動させられる。印刷部3において、上記処理が画像情報に対応し継続して実施されることにより、記録用紙S全面に印刷がなされる。
【0063】
印刷が行われた記録用紙Sは、図示しないインク乾燥部を経て、排出部4の排出ローラ18a・18bによって排出トレイ25に排出される。その後、記録用紙Sは印刷物としてユーザに提供される。
【0064】
上記インクジェットプリンタ10は、以上のような構成、動作により、記録用紙に対して画像データに対応した印刷を行なうことができるようになっている。このインクジェットプリンタ10に使用される印字ヘッド13は、インクを吐出するためのインク吐出手段としての圧電体素子(容量性負荷)を複数個備えており、この圧電体素子に印加する駆動電圧を制御することでインク吐出量を制御することが可能なインクジェットヘッドである。
【0065】
図1は、インクジェットヘッドの駆動回路(容量性負荷駆動回路)、すなわち、印字ヘッド13の駆動回路を示す図である。ここで、チャンネル数はN個とする。
【0066】
上記インクジェットヘッドの駆動回路は、図1に示すように、複数個(N個)のインク吐出手段となる圧電体素子(容量性負荷)(Ch1〜Ch(N))と、これら各圧電体素子に対する電荷の充放電を行なわせるエネルギ蓄積用のコンデンサC0と、該圧電体素子に電荷を供給するための電源とを備えた構成となっている。
【0067】
すなわち、上記構成のインクジェットヘッドの駆動回路は、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路であって、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されている構成となっている。
【0068】
上記インクジェットヘッドの駆動回路は、上記電源と各圧電体素子との間で形成される充電経路(電源から各圧電体素子への電荷の供給経路)上に設けられたスイッチング素子(切替手段)SCH1〜SCH(N)と、コンデンサC0と各圧電体素子との間で形成される充電経路(コンデンサC0から各圧電体素子への電荷の供給経路)上に設けられたスイッチング素子SLH1〜SLH(N)と、コンデンサC0と各圧電体素子との間で形成される放電経路(各圧電体素子からコンデンサC0への電荷の供給経路)上に設けられたおよびスイッチング素子SH1〜SHL(N)と、各圧電体素子とグランドとの間で形成される放電経路(各圧電体素子からグランドへの電荷の放電経路)上に設けられたスイッチング素子SCL1〜SCL(N)とを有し、各スイッチング素子のON/OFFを制御することで圧電体素子の電荷の充放電を行なうようになっている。
【0069】
なお、本実施の形態では、上記のインクジェットヘッドの駆動回路における各圧電体素子を3つのグループに分けて駆動させるようになっている。
【0070】
なお、上記容量性負荷としては、圧電体素子やキャパシタンス素子等を用いることができる。
【0071】
ここで、上記構成のインクジェットヘッドの駆動回路の動作について説明する。なお、以下の説明では、インクジェットヘッドの駆動回路の動作を、より一般的な容量性負荷駆動回路の動作として説明する。
【0072】
図2は、図1に示す容量性負荷駆動回路(インクジェットヘッドの駆動回路)を時分割駆動する際のタイミングチャートを示している。ここでは、圧電体素子を3つのグループに分類し、各グループ(第1グループ、第2グループ、第3グループ)における出力波形のハイレベルの領域が少しずつ重なるように、各スイッチング素子のON/OFFが制御されている。
【0073】
すなわち、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動する場合、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように、上記各グループの駆動タイミングを制御する手段が設けられていることになる。
【0074】
上記第1グループは、チャンネルCh1,Ch4,Ch7,…からなり、上記第2グループは、チャンネルCh2,Ch5,Ch8,…からなり、上記第3グループは、チャンネルCh3,Ch6,Ch9,…からなる。これら各グループ内に含まれるチャンネルは同時に駆動するように制御されている。すなわち、図2に示すように、各グループのスイッチング素子のON/OFFの切替タイミングが制御されている。なお、同時駆動するチャンネル数についての説明は後述する。
【0075】
図1に示す各チャンネルの駆動について、図2に示すタイミングチャートを参照しながら説明すれば、以下のようになる。
【0076】
例えば、第1グループに含まれるチャンネルCh1,Ch4,Ch7,…を駆動するには、まず、エネルギ蓄積用のコンデンサC0とチャンネルCh1,Ch4,Ch7,…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子SLH1,SLH4,SLH7,…がON状態にされ、所定時間経過後に、不足分の電荷を供給するために、電源端子VHとチャンネルCh1,Ch4,Ch7,…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子SCH1,SCH4,SCH7,…がON状態にされる。このとき、放電経路上にあるスイッチング素子SHL1,SHL4,SHL7,…、スイッチング素子SCL1,SCL4,SCL7,…はOFF状態にされている。
【0077】
第2グループ、第3グループにおいても第1グループと同じように各スイッチング素子がON/OFF制御されるが、各グループにおける出力波形が一部重なるように時間差を設けて制御される。
【0078】
ここで、上記容量性負荷駆動回路の基本回路となる共振型電力回収基本回路とその基本動作について、図4および図5を参照しながら以下に説明する。
【0079】
上記共振型電力回収基本回路(以下、基本回路と称する)は、図4に示すように、容量性負荷を充電または放電させる一般的なLC共振回路である。この基本回路は、図5に示すタイミングチャートに基づいて動作するようになっている。
【0080】
すなわち、まず、容量性負荷に充電する場合には、スイッチング素子SW1をON状態、スイッチング素子SW2〜SW4をOFF状態にし、エネルギ蓄積用コンデンサに蓄積された電荷をスイッチング素子SW1を経由して容量性負荷に供給する。なお、このコンデンサは、容量性負荷の駆動電圧であるVの約1/2の電位に充電されているとともに、容量性負荷に対して電荷の授受を行っても電位が殆ど変化しないよう、充分に大きなキャパシタンスを有している。スイッチング素子SW1のONによって、エネルギ蓄積用コンデンサから容量性負荷への充電経路が形成されると、インダクタンス素子のインダクタンス成分と容量性負荷のキャパシタンス成分によるLC共振の過渡現象を経て、エネルギ蓄積用コンデンサの電位(V/2)より高い電圧に容量性負荷が充電される。
【0081】
次に、スイッチング素子SW1はON状態、スイッチング素子SW2、SW4はOFF状態のままで、スイッチング素子SW3をON状態にすることで、電源Vから残りの電荷が容量性負荷に供給され容量性負荷がVの電位にまで充電される。
【0082】
次に、容量性負荷を放電する場合には、スイッチング素子SW1、SW3をON状態からOFF状態に切り替えると同時にスイッチング素子SW2をOFF状態からON状態に切り替える。この状態では、容量性負荷の電荷は、スイッチング素子SW2を経由してエネルギ蓄積用コンデンサに回収される。スイッチング素子SW2のONによって、容量性負荷からエネルギ蓄積用コンデンサへの放電経路が形成されると、インダクタンス素子のインダクタンス成分と容量性負荷のキャパシタンス成分によるLC共振の過渡現象を経て、エネルギ蓄積用コンデンサの電位(V/2)より低い電圧にまで容量性負荷が放電される。そして、スイッチング素子SW2がON状態を維持したまま、所定時間経過後に、スイッチング素子SW1、SW3はOFF状態のまま、スイッチング素子SW4をON状態に切り替える。これにより、容量性負荷の残留電荷がスイッチング素子SW4を経由してグランドに完全に放電される。
【0083】
このように、LC共振作用により、充電時はエネルギ蓄積用コンデンサの電位より高い電位に充電し、放電時はエネルギ蓄積用コンデンサの電位より低い電位に放電することによって、電力回収率を50%より大きく出来ている。なお、充電時にエネルギ蓄積用コンデンサから供給される電荷量と放電時にエネルギ蓄積用コンデンサに回収される電荷量は等しく、よって、安定した充放電の繰返し動作が行える。
【0084】
ここで、図5に示すように、スイッチング素子SW1、SW2を経由した充電電流と放電電流の出力電流波形は、なだらかな傾斜となっている。これは、スイッチング素子SW1、SW2と容量性負荷との間に形成されたインダクタンス素子Lの作用によるものである。これに対して、スイッチング素子SW3、SW4を経由した充電電流と放電電流の出力電流波形は、立ち上がりが非常に急峻となっている。これは、スイッチング素子SW3、SW4と容量性負荷との間にインダクタンス素子Lが設けられていないためである。
【0085】
上記基本回路を元に、容量性負荷を複数並列配置して複数のチャンネルを有する容量性負荷駆動回路を形成することが考えられる。この場合、単純に上記構成の基本回路を複数並列配置することで、複数のチャンネルを有する容量性負荷駆動回路を実現することができる。
【0086】
しかしながら、単純に図4に示す基本回路を多段にするだけでは、各段にインダクタンス素子が含まれた状態となっている。このインダクタンス素子は、他の回路素子との集積化が困難であるので、容量性負荷駆動回路の集積化を実現することができないという問題が生じる。
【0087】
そこで、図1に示すように、インダクタンス素子を各基本回路において共通化させた容量性負荷駆動回路を実現することで、該容量性負荷駆動回路のインダクタンス素子を除く回路の集積化を可能にしている。図1において、点線で囲った領域が集積化対象領域である。
【0088】
これにより、容量性負荷駆動回路の小型化、すなわちインクジェットヘッドの駆動回路の小型化が可能となり、この結果、インクジェットプリンタの小型化も可能となる。
【0089】
ところで、図1に示すような容量性負荷駆動回路を用いる利点は、上述のように、集積化を可能にし回路全体を小型化する点の他に、容量性負荷に一度蓄積された電荷を再度回収して使用することによる省電力化を挙げることができる。
【0090】
しかしながら、容量性負荷からエネルギ蓄積用コンデンサに戻された電荷量に対する容量性負荷に供給した電荷量の割合を示す電力回収率は、同時駆動するチャンネル数によって異なる。つまり、図1に示す容量性負荷駆動回路の場合では、各グループに含まれるチャンネルは、同時に駆動されるので、各グループに含まれるチャンネル数によって電力回収率が異なることになる。
【0091】
この電力回収率の最も高い同時駆動チャンネル数は、上記の容量性負荷駆動回路の基本回路における回路定数、駆動条件によって決まる。
【0092】
ここで、図1に示す容量性負荷駆動回路において、電力回収率の最も高い同時駆動チャンネル数の検討を行なう。但し、図4に示す基本回路における回路定数は、以下の表1に、駆動条件は、以下の表2に示す。なお、表1に示す回路定数は、10チャンネル(Ch)同時駆動時にLC共振による駆動パルスの立ち上がり/立ち下がり時間=200nsecになるように設定されている。また、表2に示す駆動条件は、スイッチング素子SW3、4(クランプ用スイッチ)が昇降圧開始後200nsecでON状態になるように設定されている。
【0093】
【表1】
【0094】
【表2】
【0095】
上記の回路定数、駆動条件の元、同時駆動チャンネル(Cn)数を変えた場合の電力回収率と、コイル(インダクタンス素子)を通じた電荷のやり取りの量と、電源から供給される電荷量との対応を示した結果を以下の表3に示し、この表3のグラフを図6に示す。
【0096】
【表3】
【0097】
前述のように、表3および図6に示す結果は、前提条件として、
▲1▼10チャンネル同時駆動時にLC共振による駆動パルスの立ち上がり/立ち下がり時間=200nsecとなるように仮設定し、
▲2▼LC共振による駆動パルスの立ち上がり/立ち下がり開始の200nsec後に、SW3/SW4をONして、残りの充電/放電を行う。
【0098】
このことから、10チャンネル以下の同時駆動時では、スイッチング素子SW1を介したエネルギ蓄積コンデンサからのLC共振による充電(スイッチング素子SW2を介したエネルギ蓄積コンデンサへのLC共振による放電)が完全に終了してから、スイッチング素子SW3を介して電源から残りの充電(スイッチング素子SW4を介してGNDへ残りの放電)を行なうことになる。
【0099】
この場合、単純に『LCR直列回路の過渡現象』におけるLC共振による到達電圧となり、それに対応した電力回収率が得られる。
【0100】
なお、表3および図6からは、同時駆動チャンネル数1〜15では同時駆動チャンネル数が多いほど到達電圧は高くなる傾向(=電力回収率が向上する傾向)があることが分かる。
【0101】
そこで、10チャンネル超の同時駆動時では、LC共振による充電(放電)期間がスイッチング素子SW3を介した電源からの充電期間(スイッチング素子SW4を介したGNDへの放電期間)と重なりをもつようになる。この重なりの程度が10チャンネルを超える同時駆動時の電力回収率に影響を与える。
【0102】
一般に、インダクタンスは急激な電流変化を妨げる作用がある。つまり、スイッチング素子SW3がONされたからといってスイッチング素子SW1を介した電流経路の電流が突然遮断されるのではなく、ある程度充電電流を持続するようになる。なお、インダクタンスがなかったとしたら、スイッチング素子SW1は瞬時に遮断(OFF状態)されてしまう。
【0103】
これにより、10チャンネル超えの同時駆動時では、LC共振による充電(放電)とスイッチング素子SW3を介した電源からの充電(スイッチング素子SW4を介したGNDへの放電)とが同時進行する期間(上述した”重なり”)が存在することになる。
【0104】
さらに、上述したように駆動チャンネル数が多いほど電力回収率が向上する傾向があるので、表3および図6に示すように、10チャンネルの同時駆動時よりも15チャンネル同時駆動時の方が電力回収率が向上している。結果的に、トータルの充放電期間(=LC共振による充放電期間+電源/GNDとの充放電期間)を伸ばさずに、仮設定した10チャンネルの同時駆動よりも多くのチャンネル数である15チャンネル同時駆動を、より良い電力回収率で駆動させることが可能であることが分かる。
【0105】
しかしながら、このような好ましい状況が限りない多チャンネル同時駆動に当てはまるわけではなく、あるチャンネル数(今回のケースでは15チャンネル)以上で電力回収率が低下傾向に転じる。この理由を単純に言えば、LC共振による充放電が完了する前に電源/GND接続による充放電により充放電そのものが完了してしまうためであり、エネルギ蓄積用コンデンサと容量性負荷の電荷の遣り取り(回収/再生)の割合が減少するためである。
【0106】
ここで、上記の回路定数、駆動条件において容量性負荷駆動回路における同時駆動Ch数毎の充放電の出力電圧波形を、図7(a)(b)〜図11(a)(b)に示す。
【0107】
図7(a)(b)は、1ch同時駆動時の出力電圧波形を示し、図8(a)(b)は、5ch同時駆動時の出力電圧波形を示し、図9(a)(b)は、10ch同時駆動時の出力電圧波形を示し、図10(a)(b)は、15ch同時駆動時の出力電圧波形を示し、図11(a)(b)は、30ch同時駆動時の出力電圧波形を示す。なお、各図の(a)は出力電圧波形の全体図を示し、(b)は出力電圧波形の充電部分の拡大図を示している。
【0108】
図7(b)〜図11(b)から、チャンネル数が多くなると、LC共振の充電期間が長くなって、ある程度以上電源からの充電時期に重なりが大きくなると、LC共振による充電自身が抑制され(本来正弦波であるLC共振の充電電流カーブが歪む)、その分電源から充電されるかたちになる。このため、チャンネル数がある値を超えると、電力回収率が低下する。
【0109】
この電力回収率が増加傾向から減少傾向に転じる変極点(同時駆動チャンネル数)は、シミュレーションや実験によって経験的に求める。
【0110】
逆に、同時駆動チャンネル数の設定を行なう場合に、上記のシミュレーションや実験によって求めた変極点に基づいて、現在グループ化されているものを、再グループ化することで、最適な電力回収率となる容量性負荷のグループ化を行なうことができる。
【0111】
同時駆動チャンネル数n=10chの時に立上り時間Ts=200nsに設定された図6において、約50%の電力回収効率を確保する同時駆動チャンネル数m≦50chであることから、約50%の電力回収効率を得る条件 m/n≦5 が得られる。
【0112】
また、約60%以上の効率を確保する同時駆動チャンネル数 m’≦30chであり、約60%の電力回収効率を得る条件は m’/n≦3 となる。
【0113】
ここで、図1に示す容量性負荷駆動回路において、10ch相当の容量性負荷(=8nF)を1グループ化し駆動すると仮定した場合、インダクタンス素子Lとグループ内の回路抵抗Rの値によって到達時間、到達電位(=電力回収率)にどのような影響を受けるのか、あるいは、インダクタンス素子Lと回路抵抗Rの値をいくらに設定すれば効果的なのかについて以下に述べる。
【0114】
図1に示す容量性負荷駆動回路における電力回収率について、図12(a)(b)を参照しながら以下に説明する。
【0115】
図12(a)は、図1に示す容量性負荷駆動回路の等価回路であるLCR直列回路を示す。図12(b)は、図12(a)で示したLCR直列回路での電力回収率とインダクタンス素子Lの値と各スイッチング素子等のLCR回路上の抵抗Rの値との関係を示すグラフである。ここで、V0=10[v]、C0=8.0E−09[F]とし、電力回収率ηを、図12(a)中の式で求める。なお、図12(b)のグラフの具体的な値は、以下の表4に示す。
【0116】
【表4】
【0117】
図1に示す容量性負荷駆動回路における最高到達電位について、図13(a)(b)を参照しながら以下に説明する。
【0118】
図13(a)は、図1に示す容量性負荷駆動回路の等価回路であるLCR直列回路を示す。図13(b)は、図13(a)で示したLCR直列回路での最高到達電位とインダクタンス素子Lの値と各スイッチング素子等のLCR回路上の抵抗Rの値との関係を示すグラフである。ここで、V0=10[v]、C0=8.0E−09[F]とし、最高到達電位Vmaxを、図13(a)中の式で求める。なお、図13(b)のグラフの具体的な値は、以下の表5に示す。
【0119】
【表5】
【0120】
図1に示す容量性負荷駆動回路における最高電位到達時間について、図14(a)(b)を参照しながら以下に説明する。
【0121】
図14(a)は、図1に示す容量性負荷駆動回路の等価回路であるLCR直列回路を示す。図14(b)は、図14(a)で示したLCR直列回路での最高電位到達時間とインダクタンス素子Lの値と各スイッチング素子等のLCR回路上の抵抗Rの値との関係を示すグラフである。ここで、V0=10[v]、C0=8.0E−09[F]とし、最高電位到達時間tを、図14(a)中の式で求める。なお、図14(b)のグラフの具体的な値は、以下の表6に示す。
【0122】
【表6】
【0123】
以上の結果から、まず、駆動波形の立上り時間の内LC共振による立上りに許される時間を200nsecとした場合、図14(b)に示すように、Rの値には殆ど関係なく、Lの値は500nH以下でなければならないことが分かる。
【0124】
次に、L≦500nHにした場合(L>500nHも図示されているが)、Rの値によって到達電圧(あるいは電力回収率)がどのように変化するのかを示した図12(b)および図13(b)に示すグラフから、Rの値をいくらにすれば効果的なのかが分かる。ここで、「効果的」と表現したのは、もし到達電位(あるいは電力回収率)を大きくすることだけを考えれば、R値は小さければ小さいほど良いのであるが、Rの主たる要因である半導体スイッチの面積が大きくなってコストが増大してしまうという問題があるので、適当な値(現実味のある値)を選ぶ必要がある。ここでは、R=2Ω(=ch当り20Ωが10並列)を選択した。
【0125】
上記のように抵抗Rを適当な値に選定した時、図14(b)で示すよう到達時間t≒π・(L・C)0.5で近似でき、前述、図6で求まった回収効率50%得る同時駆動チャンネル数の条件 m/n≦5から回収効率50%得るためのSW3がON状態にするまでの時間Tsの条件は
π{(1/5)L・C}0.5≦Ts
となる。
【0126】
また、図12に示す回収効率η
η≒Vmax/(2Vo)
および、図13で示す到達電位Vmaxは同時駆動チャンネル数mを考慮すると
Vmax=Vo[1+exp〔−π(R/m)/{4・L/(m・C)−(R/m)2}0.5〕]
上記、ηおよびVmaxの式から
Ln(2η−1)=−π(R/m)/{4・L/(m・C)−(R/m)2}0.5
となり、同時駆動チャンネル数mで回収効率ηを50%以上とする条件は
4・L/(m・C)−(R/m)2 ≧ 0
また、図14で示す到達時間tは同時駆動チャンネル数mを考慮すると
t=(2π・L/m)/{4・L/(m・C)−(R/m)2}0.5
ここでON状態にするまでの時間Ts≧tが要求されるので
{Ts/(2π・L/m)}2≧1/{4・L/(m・C)−(R/m)2}≧0
が効率50%を得る条件となる。
【0127】
本実施の形態では、インクジェットヘッドの駆動回路として、図1に示した容量性負荷駆動回路を使用した例について説明したが、これに限定されるものではなく、インクジェットヘッドの駆動方式によっては、図1に示す容量性負荷駆動回路の他に、例えば、図15に示すような容量性負荷駆動回路をインクジェットヘッドの駆動回路として使用することも考えられる。
【0128】
図15に示す容量性負荷駆動回路において、図1に示す容量性負荷駆動回路と大きく異なる点は、容量性負荷である圧電体素子の一端がグランドではなく、隣接する圧電体素子に接続されている点である。つまり、圧電体素子が直列に複数個、すなわちN+1個接続されている。この場合、図1に示す場合とは異なり、直列接続された圧電体素子のうち、両端にダミーチャンネル(dummy1、dummy2)が形成されているので、チャンネル数は図1の場合と同様、N個となり、各圧電体素子のグループ化も図1の場合と同じにすれば、駆動方法は同じでよい。
【0129】
図16は、図15に示す容量性負荷駆動回路(インクジェットヘッドの駆動回路)を時分割駆動する際のタイミングチャートを示している。ここでは、圧電体素子をA相、B相、C相の3相に分け、各相を3つのグループに分類し、各グループ(第1グループ、第2グループ、第3グループ)における出力波形のハイレベルの領域が少しずつ重なるように、各スイッチング素子のON/OFFが制御されている。なお、ある相の出力波形がON状態のときは、他の2相の出力波形はOFF状態となるように各スイッチング素子のON/OFFが制御される。
【0130】
A相は、チャンネルCh1,Ch4,Ch7,…からなり、B相は、チャンネルCh2,Ch5,Ch8,…からなり、C相は、チャンネルCh3,Ch6,Ch9,…からなる。これら各相は、さらに、3つのグループに分けられている。
【0131】
すなわち、A相の第1グループは、チャンネルCh1,Ch10,Ch19,…からなり、A相の第2グループは、チャンネルCh4,Ch13,Ch22,…からなり、A相の第3グループは、チャンネルCh7,Ch16,Ch2519,…からなっている。各グループに含まれるチャンネルは同時に駆動するように制御されている。すなわち、図15に示すように、各グループのスイッチング素子のON/OFFの切替タイミングが制御されている。
【0132】
図15に示す各チャンネルの駆動について、図16に示すタイミングチャートを参照しながら説明すれば、以下のようになる。
【0133】
例えば、A相の第1グループに含まれるチャンネルCh1,Ch10,Ch19,…を駆動するには、まず、エネルギ蓄積用のコンデンサC0とチャンネルCh1,Ch10,Ch19,…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子SLH1,SLH4,SLH7,…がON状態にされ、所定時間経過後に、不足分の電荷を供給するために、電源端子VHとチャンネルCh1,Ch10,Ch19,…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子SCH1,SCH10,SCH19,…がON状態にされる。このとき、放電経路上にあるスイッチング素子SHL1,SHL10,SHL19,…、スイッチング素子SCL1,SCL10,SCL19,…はOFF状態にされている。
【0134】
A相の第2グループ、第3グループにおいても第1グループと同じように各スイッチング素子がON/OFF制御されるが、各グループにおける出力波形が一部重なるように時間差を設けて制御される。
【0135】
また、B相、C相においても、A相と同様に制御される。
【0136】
図1および図15に示す容量性負荷駆動回路においては、一つのインダクタンス素子が全ての圧電体素子に対して共通であるために、あるグループの充電期間と別のグループの放電期間とが重なることができないが、以下の図17および図18に示す容量性負荷駆動回路においては、グループ間の充放電期間を重ねることができる。
【0137】
すなち、図17および図18に示す容量性負荷駆動回路では、図1および図15に示す容量性負荷駆動回路とは異なり、インダクタンス素子を、充電経路に一つ、放電経路に一つ設けてもよい。
【0138】
これにより、充電と放電とを独立して行なわせることができるので、あるグループの充電期間と別のグループの放電期間とを重ねることができる。
【0139】
なお、上記インダクタンス成分を含む回路素子は、グループ毎に設けでもよいし、上記各グループに共通の充放電経路上に挿入してもよい。何れの場合においても、上記の切替手段による各グループの駆動タイミングの切替制御を適切に行なうことで実現することができる。
【0140】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0141】
【発明の効果】
本発明の容量性負荷駆動回路は、以上のように、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されている構成である。
【0142】
それゆえ、インダクタンス成分を含む回路素子の数を削減するとともに、容量性負荷駆動回路に含まれる、集積化が困難なインダクタンス成分を含む回路素子以外の回路素子を集積化(IC化)することによって、容量性負荷駆動回路全体の小型化を図ることができる。
【0143】
また、インダクタンス素子は、他の回路素子に比べて高価であるので、上記のようにインダクタンス素子を共通化して使用することで、容量性負荷駆動回路のコストダウンを図ることができるという効果を奏する。
【0144】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動するようにしてもよい。
【0145】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り/立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【0146】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間(駆動周期)を短縮することができるという効果を奏する。
【0147】
上記インダクタンス成分を含む回路素子は、グループ毎に設けられていてもよいし、上記各グループに共通の充放電経路上に挿入してもよい。何れの場合においても、上記の切替手段による各グループの駆動タイミングの切替制御を適切に行なうことで実現することができる。
【0148】
また、上記インダクタンス成分を含む回路素子の電源端子側に、電荷の充放電を行なうコンデンサが接続され、該コンデンサの電圧がグループに印加される電圧の1/2であってもよい。
【0149】
この場合、電源電圧を超えた過電圧がグループ2印加することが防止でき、かつ効率よく動作できるという効果を奏する。
【0150】
さらに、上記電源端子の抵抗成分をR(Ω)、上記インダクタンスを有する回路素子のインダクタンス成分をL(H)、上記キャパシタのキャパシタンス成分をC(F)、1グループ内の容量性負荷の数をm、上記切替手段がONするタイミングをTs(s)とした時、
上記タイミングTsが、
π{(m/5)・L・C}0.5≦Ts
を満たしていてもよい。
【0151】
上記の式を満たすタイミングによって切替手段がONされれば、少なくとも50%の電力回収率を得ることができるという効果を奏する。
【0152】
また、上記電源端子の抵抗成分をR(Ω)、上記インダクタンスを有する回路素子のインダクタンス成分をL(H)、上記キャパシタのキャパシタンス成分をC(F)、1グループ内の容量性負荷の数をm、上記切替手段がONするタイミングをTs(s)とした時、
上記タイミングTsが、
{Ts/(2π・L/m)}2≧1/{4・L/(m・C)−(R/m)2}≧0
を満たしていてもよい。
【0153】
上記の式を満たすタイミングによって切替手段がONされれば、少なくとも50%の電力回収率を得ることができるという効果を奏する。
【0154】
また、上記容量性負荷駆動回路は、インクジェットヘッドの駆動回路に適用してもよい。
【0155】
すなわち、本発明のインクジェットヘッドの駆動回路は、インク吐出手段として複数の容量性負荷を備え、該複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせて、インクを吐出させるようにインクジェットヘッドを駆動させるインクジェットヘッドの駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【0156】
これにより、インクジェットヘッドの駆動回路の小型化を図ることが可能となる。
【0157】
また、上記構成のインクジェットヘッドの駆動回路を備えたインクジェットプリンタでは、インクジェットヘッドの駆動回路の小型化が可能であるので、装置全体の小型化を図ることが可能となる。
【0158】
しかも、他の回路素子に比べて高価なインダクタンス素子を必要最小限の個数で済むので、装置の低価格化を図ることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の一形態にかかる容量性負荷駆動回路を示す概略回路図である。
【図2】図1に示す容量性負荷駆動回路の駆動状態を示す図である。
【図3】図1に示す容量性負荷駆動回路を適用したインクジェットヘッドを備えたインクジェットプリンタの概略構成斜視図である。
【図4】共振型電力回収回路の基本回路を示す図である。
【図5】図4に示す基本回路の動作状態を示す図である。
【図6】共振型電力回収回路における同時駆動チャンネル数と電力回収率との関係を示すグラフである。
【図7】共振型電力回収回路における1チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図8】共振型電力回収回路における5チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図9】共振型電力回収回路における10チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図10】共振型電力回収回路における15チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図11】共振型電力回収回路における30チャンネル同時駆動時の負荷変動を示すグラフであり、(a)は容量性負荷における充放電の波形図を示し、(b)は(a)の波形図において充電部分を拡大した拡大波形図を示す。
【図12】図1に示す容量性負荷駆動回路における電力回収率を説明する図であり、(a)は、図1に示す容量性負荷駆動回路の等価回路を示し、(b)は、電力回収率とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図13】図1に示す容量性負荷駆動回路における容量性負荷の到達電位を説明する図であり、(a)は、図1に示す容量性負荷駆動回路の等価回路を示し、(b)は、到達電位とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図14】図1に示す容量性負荷駆動回路における容量性負荷の最大到達電位に到達する時間(到達時間)を説明する図であり、(a)は、図1に示す容量性負荷駆動回路の等価回路を示し、(b)は、到達時間とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図15】図1に示す容量性負荷駆動回路の他の例を示す回路図である。
【図16】図15に示す容量性負荷駆動回路の駆動状態を示す図である。
【図17】図1に示す容量性負荷駆動回路のさらに他の例を示す回路図である。
【図18】図15に示す容量性負荷駆動回路の他の例を示す回路図である。
【符号の説明】
1 給紙部
2 搬送部
3 印刷部
4 排出部
10 インクジェットプリンタ
11 給紙トレイ
12 ピックアップローラ
13 印字ヘッド
16 プラテン
18a・18b 排出ローラ
20 キャリッジ
21 ガイドシャフト
22 インクカートリッジ
23 インク供給経路
25 排出トレイ
C コンデンサ
L インダクタンス素子(インダクタスを含む回路素子)
R 抵抗
S 記録用紙
SW1 スイッチング素子(切替手段)
SW2 スイッチング素子(切替手段)
SW3 スイッチング素子(切替手段)
SW4 スイッチング素子(切替手段)
V 電源
VH 電源端子
Claims (10)
- 複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路において、
上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴とする容量性負荷駆動回路。 - 上記インダクタンス成分を含む回路素子の容量性負荷とは反対側に接続され電荷を蓄えるコンデンサと、
該コンデンサから上記インダクタンス成分を含む回路素子を介して容量性負荷への電荷を供給するための充電経路の接続状態を切り替える第1のスイッチング手段と、
容量性負荷から上記インダクタンス成分を含む回路素子を介して該コンデンサに電荷を回収するための放電経路の接続状態を切り替える第2のスイッチング手段と、
電源と容量性負荷の接続状態を切り替える第3のスイッチング手段と、
グランドと容量性負荷の接続状態を切り替える第4のスイッチング手段とを有し、
少なくとも上記第1のスイッチング手段、第2のスイッチング手段、第3のスイッチング手段および第4のスイッチング手段は各容量性負荷に対して個別に設けられていることを特徴とする請求項1に記載の容量性負荷駆動回路。 - 容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された任意の容量性負荷を同時に駆動する場合、
各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループ間の駆動波形同士が部分的に重なるように、上記各グループ間の駆動タイミングを切り替える切替手段が設けられていることを特徴とする請求項1または請求項2に記載の容量性負荷駆動回路。 - 上記インダクタンス成分を含む回路素子は、グループ毎に設けられていることを特徴とする請求項3記載の容量性負荷駆動回路。
- 上記インダクタンス成分を含む回路素子は、上記各グループに共通の充放電経路上に挿入されていることを特徴とする請求項3記載の容量性負荷駆動回路。
- 上記インダクタンス成分を含む回路素子の容量性負荷とは反対側に接続され電荷を蓄えるコンデンサの電圧がグループの各容量性負荷に印加される電圧の1/2であることを特徴とする請求項2に記載の容量性負荷駆動回路。
- 上記インダクタンス成分を有する回路素子を介した充電経路もしくは上記インダクタンス成分を有する回路素子を介した放電経路の1チャンネル当りの抵抗成分をR(Ω)、上記インダクタンス成分を有する回路素子のインダクタンス成分をL(H)、上記容量性負荷の1チャンネル当りのキャパシタンス成分をC(F)、1グループ内の容量性負荷の数をm、上記第1のスイッチング手段をON状態にした後、上記第3のスイッチング手段をON状態にするまでの時間差、または、上記第2のスイッチング手段をON状態にした後、上記第4のスイッチング手段をON状態にするまでの時間差をTs(s)とした時、
上記の時間差Tsが、
π{(m/5)・L・C}0.5≦Ts
を満たしていることを特徴とする請求項2に記載の容量性負荷駆動回路。 - 上記インダクタンス成分を有する回路素子を介した充電経路もしくは上記インダクタンス成分を有する回路素子を介した放電経路の1チャンネル当りの抵抗成分をR(Ω)、上記インダクタンス成分を有する回路素子のインダクタンス成分をL(H)、上記容量性負荷の1チャンネル当りのキャパシタンス成分をC(F)、1グループ内の容量性負荷の数をm、上記第1のスイッチング手段をON状態にした後、上記第3のスイッチング手段をON状態にするまでの時間差、または、上記第2のスイッチング手段をON状態にした後、上記第4のスイッチング手段をON状態にするまでの時間差をTs(s)とした時、
上記の時間差Tsが、
{Ts/(2π・L/m)}2≧1/{4・L/(m・C)−(R/m)2}≧0
を満たしていることを特徴とする請求項2に記載の容量性負荷駆動回路。 - インク吐出手段として複数の容量性負荷を備え、該複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせて、インクを吐出させるようにインクジェットヘッドを駆動させるインクジェットヘッドの駆動回路において、
上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴とするインクジェットヘッドの駆動回路。 - 請求項9に記載のインクジェットヘッドの駆動回路を備えたことを特徴とするインクジェットプリンタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202356A JP2005041076A (ja) | 2003-07-28 | 2003-07-28 | 容量性負荷駆動回路およびインクジェットヘッドの駆動回路ならびにインクジェットプリンタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202356A JP2005041076A (ja) | 2003-07-28 | 2003-07-28 | 容量性負荷駆動回路およびインクジェットヘッドの駆動回路ならびにインクジェットプリンタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005041076A true JP2005041076A (ja) | 2005-02-17 |
Family
ID=34262101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202356A Withdrawn JP2005041076A (ja) | 2003-07-28 | 2003-07-28 | 容量性負荷駆動回路およびインクジェットヘッドの駆動回路ならびにインクジェットプリンタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005041076A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006326884A (ja) * | 2005-05-23 | 2006-12-07 | Fuji Xerox Co Ltd | 液滴吐出装置 |
JP2008207354A (ja) * | 2007-02-23 | 2008-09-11 | Sii Printek Inc | インクジェットヘッド及びインクジェット式記録装置 |
US7690788B2 (en) | 2005-09-29 | 2010-04-06 | Brother Kogyo Kabushiki Kaisha | Driving circuit of electromechanical transducer device and retina scanning display device having the same |
JP2020124872A (ja) * | 2019-02-06 | 2020-08-20 | 東芝テック株式会社 | 制御装置及びインクジェット記録装置 |
-
2003
- 2003-07-28 JP JP2003202356A patent/JP2005041076A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006326884A (ja) * | 2005-05-23 | 2006-12-07 | Fuji Xerox Co Ltd | 液滴吐出装置 |
JP4631539B2 (ja) * | 2005-05-23 | 2011-02-16 | 富士ゼロックス株式会社 | 液滴吐出装置 |
US7690788B2 (en) | 2005-09-29 | 2010-04-06 | Brother Kogyo Kabushiki Kaisha | Driving circuit of electromechanical transducer device and retina scanning display device having the same |
JP2008207354A (ja) * | 2007-02-23 | 2008-09-11 | Sii Printek Inc | インクジェットヘッド及びインクジェット式記録装置 |
JP2020124872A (ja) * | 2019-02-06 | 2020-08-20 | 東芝テック株式会社 | 制御装置及びインクジェット記録装置 |
JP7146661B2 (ja) | 2019-02-06 | 2022-10-04 | 東芝テック株式会社 | 制御装置及びインクジェット記録装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7049756B2 (en) | Capacitive load driving circuit, capacitive load driving method, and apparatus using the same | |
JP4152757B2 (ja) | 容量性負荷駆動回路および容量性負荷駆動方法並びにそれを用いた装置 | |
US7581802B2 (en) | Liquid jet apparatus, printing apparatus, and method of adjusting phase of drive pulse | |
JP5653925B2 (ja) | インクジェットプリンタのプリントヘッドを駆動するドライバ回路 | |
US20090189453A1 (en) | Driving circuit for capacitive load and fluid injecting device | |
US20090189957A1 (en) | Driving circuit for capacitive load and fluid injecting device | |
JP2006256149A (ja) | 圧電素子の駆動装置及び駆動方法、並びに液滴吐出装置 | |
JP2008132657A (ja) | 圧電素子の駆動方法、圧電素子の駆動回路、液滴吐出ヘッドの駆動装置、及び液滴吐出装置 | |
JP6641886B2 (ja) | 液体吐出装置及び液体吐出システム | |
JP4152632B2 (ja) | 駆動パルス生成回路およびこれを用いたインクジェット記録装置 | |
JP2005041076A (ja) | 容量性負荷駆動回路およびインクジェットヘッドの駆動回路ならびにインクジェットプリンタ | |
JP5703548B2 (ja) | 容量性負荷駆動回路およびプリンター | |
JP2004223770A (ja) | 容量性負荷と容量性負荷駆動回路とを備える装置 | |
KR100830109B1 (ko) | 액적 토출 헤드의 구동 방법, 압전 소자의 구동 회로 및액적 토출 장치 | |
JP2017081080A (ja) | 液体吐出装置及び液体吐出システム | |
JP4811483B2 (ja) | 流体噴射装置 | |
JP2004306395A (ja) | インクジェットヘッドの駆動回路およびこれを備えたインクジェットプリンタ | |
JP2009154478A (ja) | 液体噴射装置 | |
JP3711447B2 (ja) | インクジェット式プリンタのヘッド駆動装置及び駆動方法 | |
JP3757808B2 (ja) | インクジェット式プリンタのヘッド駆動装置及び駆動方法 | |
JP2011045192A (ja) | 負荷駆動回路 | |
US8419147B2 (en) | Fluid ejection device | |
JP2011110821A (ja) | 容量性負荷駆動回路 | |
JP2010253698A (ja) | 駆動信号生成回路、流体噴射装置 | |
JP6641889B2 (ja) | 液体吐出装置及び液体吐出システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |