JP2005038946A - 多層配線構造およびそれを用いた電子部品 - Google Patents
多層配線構造およびそれを用いた電子部品 Download PDFInfo
- Publication number
- JP2005038946A JP2005038946A JP2003198041A JP2003198041A JP2005038946A JP 2005038946 A JP2005038946 A JP 2005038946A JP 2003198041 A JP2003198041 A JP 2003198041A JP 2003198041 A JP2003198041 A JP 2003198041A JP 2005038946 A JP2005038946 A JP 2005038946A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- electronic component
- wiring portion
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】小型化および低背化対応した多層構造の電子部品において、電子部品を構成する絶縁層の上下層に構成された配線部を電気的に接続する信頼性の高い電子部品を提供する。
【解決手段】第一の絶縁層１、第二の絶縁層２および第三の絶縁層３により構成される多層配線構造において、第一の絶縁層１上に設けられた第一の配線部と第二の絶縁層２上に設けられた第二の配線部との電気的な接続を、第二の絶縁層２に設けられた、一部に傾斜部４を有する貫通孔５に形成された導通配線部６により行なう。傾斜部４は、凸部１５の上面に囲われる構成となる。
【効果】傾斜部４およびそれに繋がる第二の絶縁層２上に設けられらた導通配線部６が、凸部１５の上面に保護されることで、信頼性の高い配線形成ができる。。また、信頼性の高い小型化および低背化に対応した電子部品を提供することが可能となる。
【選択図】 図２
【解決手段】第一の絶縁層１、第二の絶縁層２および第三の絶縁層３により構成される多層配線構造において、第一の絶縁層１上に設けられた第一の配線部と第二の絶縁層２上に設けられた第二の配線部との電気的な接続を、第二の絶縁層２に設けられた、一部に傾斜部４を有する貫通孔５に形成された導通配線部６により行なう。傾斜部４は、凸部１５の上面に囲われる構成となる。
【効果】傾斜部４およびそれに繋がる第二の絶縁層２上に設けられらた導通配線部６が、凸部１５の上面に保護されることで、信頼性の高い配線形成ができる。。また、信頼性の高い小型化および低背化に対応した電子部品を提供することが可能となる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、多層に構成された絶縁層に配線部を設ける多層配線構造、特に、その配線の電気的な導通を絶縁層に設けられた貫通孔を介して行なわれる多層配線構造およびそれを用いた電子部品に関する。
【０００２】
【従来の技術】
近年、各種電子機器における小型化、低背化および高機能化の展開が進められるなか、これらに用いられる電子部品に対するその要求も、更に厳しくなる状況にある。これらの要求に対し、電子部品においては、様々な構造が提案されおり、その中でも、電子部品の構造を多層化する技術が必要とされてきた。
【０００３】
この電子部品の構造を多層化する技術においては、その上下に位置する絶縁層に形成された配線部を電気的に接続させることが求められる。この時、絶縁層にビアホール部等を形成する。そのビアホール部に、導通配線部を形成することで、絶縁層の上下に形成された配線部の電気的な導通を確保する方法が展開されている。また、そのビアホール部に微細な配線部を形成する手法としては、スパッタリング法や蒸着法等が用いられる。しかし、ビアホール部の形状から、十分な膜厚の配線部を形成するには、生産性が低下する等の課題を有していた。
【０００４】
そこで、このような課題を解決するために、次のような導通配線部のためのビアホール部を形成する方法が提案されている。この方法によれば、スパッタリング法や蒸着法による配線材料の形成が有利なようにと、絶縁層に形成するビアホール部の形状を、上部の開口部が下部の開口部に比較し、大きくする順テーパー形状とする。また、この順テーパー形状のビアホール部を形成する方法として、ビアホール部を形成する絶縁層に感光性樹脂を用いる（例えば特許文献１）。
【０００５】
【特許文献１】
特開平５−１９０５４５号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記に説明した従来技術により形成されたビアホール部には、以下の問題が存在する。
【０００７】
特許文献１において、絶縁層の上下に形成された配線部の電気的な導通を確保するための導通配線部として、ビアホール部に均一な導通膜が被覆される。
【０００８】
この時、ビアホール部を形成する絶縁層には、感光性樹脂を用い、順テーパー形状を有するビアホール部が形成される。一方、多層の構造においては、ビアホール部に形成された導通配線部を有する絶縁層上に、更に別の絶縁層が形成される。この際、導通配線部として導通材料により被覆されたビアホール部の傾斜部に繋がる絶縁層の上部の縁において、その上面に構成される別の絶縁層との接触等による影響から断線する可能性を有する。これは、導通配線部における電気的な接続が断線するという課題を有することになる。
【０００９】
【課題を解決するための手段】
上記課題を解決すべく本発明の多層配線構造は、第一の絶縁層と、第一の絶縁層上に形成された第一の配線部と、第一の絶縁層上に形成された第二の絶縁層と、第二の絶縁層上に形成された第二の配線部と、第二の絶縁層に、第一の配線部と第二の配線部を電気的に接続する貫通孔とを備える多層配線構造であり、貫通孔は、その一部に第二の絶縁層の上部と下部とをつなぐ断面が順テーパー形状の滑らかな傾斜部を備え、傾斜部は、第三の配線部を備え、第三の配線部は、第一の配線部と第二の配線部を電気的に接続することを特徴とする多層配線構造である。
【００１０】
また、第二の絶縁層は、感光性樹脂により構成され、貫通孔は、フォトリソグラフィー技術を用いて形成されることを特徴とする。また、第二の配線部を含む第二の絶縁層上に第三の絶縁層を備えることを特徴とする。
【００１１】
また、上記した多層配線構造を用いることを特徴とする電子部品である。
【００１２】
以上のような本発明の多層配線構造によれば、多層構造における高い信頼性を有する微細な導通配線部を容易に形成することが可能となる。また、これらを用いることにより、高い信頼性を有する小型化および低背化に対応した低コストな電子部品を提供することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例について添付図に基いて詳細に説明する。
【００１４】
図１に、本発明の多層配線構造の一部平面図、図２は、図１におけるＡ−Ａ部断面図を示す。
【００１５】
図１および図２において、多層配線構造５０は、第一の絶縁層１と、第二の絶縁層２と、第三の絶縁層３とを備える。
【００１６】
第一の絶縁層１と第二の絶縁層２の上面には、第一の配線部と第二の配線部がそれぞれ形成されている（図示せず）。第二の絶縁層２には、第一絶縁層の上面に形成された第一の配線部と第二の絶縁層２の上面に形成された第二の配線部を電気的に接続するための貫通孔５を有する。貫通孔５は、側壁部７とその一部に第二の絶縁層２の上部と下部を繋ぐ、断面が順テーパー形状の滑らかな傾斜部４を備える。
【００１７】
また、傾斜部４および側壁部７には、第一の絶縁層１の上面に形成された第一の配線部（図示せず）と第二の絶縁層２の上面に形成された第二の配線部（図示せず）とを電気的に接続するための導通配線部６が形成されている。また、第三の絶縁層３は、第二の絶縁層２の上面に形成された導通配線部６を覆い、第二の絶縁層２の上面に構成されている。
【００１８】
以上のような構成により、第一の絶縁層１上に形成された第一の配線部と第二の絶縁層２に形成された第二の配線部を電気的に接続する導通配線部６の一部が第三の絶縁層３で覆われる。貫通孔５の側壁部７の上部の縁に形成された導通配線部６は、その構造により、第三の絶縁層３の形成時および後の実装時等の機械的ダメージを受け易く、断線する可能性を有する。しかし、貫通孔５の一部に形成された傾斜部４に繋がる第二の絶縁層２の上部の縁に形成される導通配線部６は、傾斜部４が形成されることにより側壁部７に構成される凸部１５の上面に囲われる構成となる。この構成により、傾斜部４に繋がる第二の絶縁層２の上部の縁に形成された導通配線部６は、第三の絶縁層３による機械的なダメージから保護され、高い信頼性を有することになる。
【００１９】
上記した本発明における多層配線構造の製造方法の詳細を図３に示す概略プロセスフローを用いて説明する。
【００２０】
先ず、図３（ａ）に示すように、第一の絶縁層１、例えば圧電基板の上面に第二の絶縁層２として、ネガ型の感光性ポリイミドをスピンコーター等を用いて所定の膜厚で塗布する。その後、ホットプレート等で乾燥することにより、第二の絶縁層２を形成する。第一の絶縁層１は、圧電基板に限るものではなく、所望する機能に対応した絶縁層が選択させればよい。また、第二の絶縁層２についても、ネガ型の感光性ポリイミドに限定するものではなく、ポジ型でも構わない。但し、後述する内容には、その型に応じた設定が必要となる。
【００２１】
また、第一の絶縁層１の上面には、機能性電極および配線等のパターン（図示せず）が形成されている。
【００２２】
次に、所定のパターンが形成されたフォトリソマスクを介して、第二の絶縁層２を露光する。光源とし、例えば、波長を３６５ｎｍ、露光量を１２００Ｊ／ｍ２とした。次に、Ｎ−メチルピロリドンを主成分とする現像液を用い、現像処理を施す。その後、３００℃、１時間のベーク処理を施すことで、図２（ｂ）に示す、側壁部７と、その一部に傾斜部４とを有する貫通孔５が形成される。
【００２３】
傾斜部４は、貫通孔５の第一の絶縁層１に接する側壁部７の下部から第二の絶縁層２の上部へと、その断面が順テーパー形状になるように形成されている。
【００２４】
ここで、この際、用いたフォトリソマスクを、図４に示す一部概略図を用いて詳細に説明する。図４は、フォトマスクの一部を示すものである。
【００２５】
図４に示すように、フォトリソマスク６０は、クロム膜が形成された遮光部８と、透光部９と、透光率を５０％に設定したグレートーン部１０を有する。グレートーン部１０は、その透光率が５０％になるようにクロム膜をメッシュ状に配置した構造を備える。グレートーン部１０は、メッシュ状パターンに限定するものではなく、ドット状パターン、線状パターンおよび半透明パターンを用いても構わない。
【００２６】
フォトリソマスク６０のグレートーン部１０が、貫通孔５の傾斜部４に対応する。また、傾斜部４の形成は、そのグレートーン部１０の透光率を連続的に変化させて形成してもよい。その時の透光率は、形成する傾斜部４の角度により決定されるが、０〜７５％の範囲で設定されることが好ましい。
【００２７】
次に図３（ｃ）に示すように、所定のパターン形状を有する導通配線部６を形成する。この際、貫通孔５の傾斜部４は、その形状から十分な膜厚の導通配線部６が容易に形成される。
【００２８】
次に、第二の絶縁層２の上面に形成された第二の配線部（図示せず）と導通配線部６を含む第二の絶縁層２の上面に第三の絶縁層３を形成することで、図３（ｄ）に示す多層配線構造５０が形成される。貫通孔５は第三の絶縁層３により覆われる。第三の絶縁層３は、シート状の感光性ポリイミドやを用いることが好ましい。また、第三の絶縁層３は、セラミクッスパッケージ等が用いられることもある。
【００２９】
次に、上記した多層配線構造を用いた電子部品における一実施例の詳細を図５に示す概略断面図を用いて詳細を説明する。
【００３０】
図５において、電子部品７０は、第一の絶縁層１と、第二の絶縁層２と、第三の絶縁層３を有する。
【００３１】
図５に示すように、第一の絶縁層１、例えば圧電基板上には、所望する機能を有するＩＤＴ電極部１１、バスバーおよび接続部（図示せず）が形成されている。これらは、それぞれの機能に応じて電気的に接続されている。また、第一の絶縁層１の上面には、第二の絶縁層２が形成される。第二の絶縁層２は、ＩＤＴ電極部１１の上面に空間部１２を構成する。
【００３２】
更に、第一の絶縁層１上に形成された接続部と第二の絶縁層２上に形成された接続部（図示せず）との電気的な接続をとるための貫通孔５が形成されている。
【００３３】
また、第二の絶縁層２に形成された貫通孔５は、その側壁部７の一部に断面が順テーパー形状の傾斜部４を備える。貫通孔５の側壁７、傾斜部４および第二の絶縁層２の上面には、所望するパターンを有する導通配線部６が形成されている。導通配線部６は、第一の絶縁層１上に形成された接続部と電気的な接続がなされている。
【００３４】
第三の絶縁層３は、導通配線部１３を有し、その一方主面で第二の絶縁層２上に形成された導通配線部６と電気的に接続されている。また、第三の絶縁層３の他方主面には、実装部１４が形成されており、別の基板に実装される。
【００３５】
この際、第二の絶縁層２に形成された貫通孔５において、その側壁部７の上部の縁に形成された導通配線部６は、第三の絶縁層３との接触または後の実装時等に生じる機械的なダメージ等を受けることにより、断線する可能性を有する。
【００３６】
しかし、貫通孔５の一部に形成された傾斜部４に繋がる第二の絶縁層２の上部の縁に形成される導通配線部６は、傾斜部４が形成されることにより側壁部７に構成される凸部１５の上面に囲われる構成となる。この構成により、傾斜部４に繋がる第二の絶縁層２の上部の縁に形成された導通配線部６は、第三の絶縁層３による機械的なダメージから保護され、高い信頼性を有することになる。
【００３７】
また、第二の絶縁層２に実装部を形成し、直接別の基板、例えばセラミックスパッケージ等に実装されることもある。しかし、貫通孔５の一部に形成された傾斜部４に繋がる第二の絶縁層２の上部の縁に形成される導通配線部６は、傾斜部４が形成されることにより側壁部７に構成される凸部１５の上面に囲われる構成となる。この構成により、傾斜部４に繋がる第二の絶縁層２の上部の縁に形成された導通配線部６は、別の基板による機械的なダメージから保護され、高い信頼性を有することになる。
【００３８】
【発明の効果】
以上のような本発明の多層配線構造によれば、多層構造における高い信頼性を有する微細な導通配線部を容易に形成することが可能となる。また、これらを用いることにより、高い信頼性を有する小型化および低背化に対応した低コストな電子部品を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の多層配線構造の一実施例における概略平面図である。
【図２】本発明の多層配線構造の一実施例における概略断面図である。
【図３】本発明の多層配線構造の一実施例における概略製造プロセスである。
【図４】本発明の多層配線構造の一実施例に用いるフォトリソマスクにおける概略平面図である。
【図５】本発明の多層配線構造を用いた電子部品の一実施例における概略断面図である。
【符号の説明】
１…第一の絶縁層
２…第二の絶縁層
３…第三の絶縁層
４…傾斜部
５…貫通孔
６、１３…導通配線部
７…側壁部
８…遮光部
９…透光部
１０…グレートーン部
１１…ＩＤＴ電極
１２…空間部
１４…実装部
１５…凸部
５０…多層配線構造
６０…フォトリソマスク
７０…電子部品
【発明の属する技術分野】
本発明は、多層に構成された絶縁層に配線部を設ける多層配線構造、特に、その配線の電気的な導通を絶縁層に設けられた貫通孔を介して行なわれる多層配線構造およびそれを用いた電子部品に関する。
【０００２】
【従来の技術】
近年、各種電子機器における小型化、低背化および高機能化の展開が進められるなか、これらに用いられる電子部品に対するその要求も、更に厳しくなる状況にある。これらの要求に対し、電子部品においては、様々な構造が提案されおり、その中でも、電子部品の構造を多層化する技術が必要とされてきた。
【０００３】
この電子部品の構造を多層化する技術においては、その上下に位置する絶縁層に形成された配線部を電気的に接続させることが求められる。この時、絶縁層にビアホール部等を形成する。そのビアホール部に、導通配線部を形成することで、絶縁層の上下に形成された配線部の電気的な導通を確保する方法が展開されている。また、そのビアホール部に微細な配線部を形成する手法としては、スパッタリング法や蒸着法等が用いられる。しかし、ビアホール部の形状から、十分な膜厚の配線部を形成するには、生産性が低下する等の課題を有していた。
【０００４】
そこで、このような課題を解決するために、次のような導通配線部のためのビアホール部を形成する方法が提案されている。この方法によれば、スパッタリング法や蒸着法による配線材料の形成が有利なようにと、絶縁層に形成するビアホール部の形状を、上部の開口部が下部の開口部に比較し、大きくする順テーパー形状とする。また、この順テーパー形状のビアホール部を形成する方法として、ビアホール部を形成する絶縁層に感光性樹脂を用いる（例えば特許文献１）。
【０００５】
【特許文献１】
特開平５−１９０５４５号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記に説明した従来技術により形成されたビアホール部には、以下の問題が存在する。
【０００７】
特許文献１において、絶縁層の上下に形成された配線部の電気的な導通を確保するための導通配線部として、ビアホール部に均一な導通膜が被覆される。
【０００８】
この時、ビアホール部を形成する絶縁層には、感光性樹脂を用い、順テーパー形状を有するビアホール部が形成される。一方、多層の構造においては、ビアホール部に形成された導通配線部を有する絶縁層上に、更に別の絶縁層が形成される。この際、導通配線部として導通材料により被覆されたビアホール部の傾斜部に繋がる絶縁層の上部の縁において、その上面に構成される別の絶縁層との接触等による影響から断線する可能性を有する。これは、導通配線部における電気的な接続が断線するという課題を有することになる。
【０００９】
【課題を解決するための手段】
上記課題を解決すべく本発明の多層配線構造は、第一の絶縁層と、第一の絶縁層上に形成された第一の配線部と、第一の絶縁層上に形成された第二の絶縁層と、第二の絶縁層上に形成された第二の配線部と、第二の絶縁層に、第一の配線部と第二の配線部を電気的に接続する貫通孔とを備える多層配線構造であり、貫通孔は、その一部に第二の絶縁層の上部と下部とをつなぐ断面が順テーパー形状の滑らかな傾斜部を備え、傾斜部は、第三の配線部を備え、第三の配線部は、第一の配線部と第二の配線部を電気的に接続することを特徴とする多層配線構造である。
【００１０】
また、第二の絶縁層は、感光性樹脂により構成され、貫通孔は、フォトリソグラフィー技術を用いて形成されることを特徴とする。また、第二の配線部を含む第二の絶縁層上に第三の絶縁層を備えることを特徴とする。
【００１１】
また、上記した多層配線構造を用いることを特徴とする電子部品である。
【００１２】
以上のような本発明の多層配線構造によれば、多層構造における高い信頼性を有する微細な導通配線部を容易に形成することが可能となる。また、これらを用いることにより、高い信頼性を有する小型化および低背化に対応した低コストな電子部品を提供することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例について添付図に基いて詳細に説明する。
【００１４】
図１に、本発明の多層配線構造の一部平面図、図２は、図１におけるＡ−Ａ部断面図を示す。
【００１５】
図１および図２において、多層配線構造５０は、第一の絶縁層１と、第二の絶縁層２と、第三の絶縁層３とを備える。
【００１６】
第一の絶縁層１と第二の絶縁層２の上面には、第一の配線部と第二の配線部がそれぞれ形成されている（図示せず）。第二の絶縁層２には、第一絶縁層の上面に形成された第一の配線部と第二の絶縁層２の上面に形成された第二の配線部を電気的に接続するための貫通孔５を有する。貫通孔５は、側壁部７とその一部に第二の絶縁層２の上部と下部を繋ぐ、断面が順テーパー形状の滑らかな傾斜部４を備える。
【００１７】
また、傾斜部４および側壁部７には、第一の絶縁層１の上面に形成された第一の配線部（図示せず）と第二の絶縁層２の上面に形成された第二の配線部（図示せず）とを電気的に接続するための導通配線部６が形成されている。また、第三の絶縁層３は、第二の絶縁層２の上面に形成された導通配線部６を覆い、第二の絶縁層２の上面に構成されている。
【００１８】
以上のような構成により、第一の絶縁層１上に形成された第一の配線部と第二の絶縁層２に形成された第二の配線部を電気的に接続する導通配線部６の一部が第三の絶縁層３で覆われる。貫通孔５の側壁部７の上部の縁に形成された導通配線部６は、その構造により、第三の絶縁層３の形成時および後の実装時等の機械的ダメージを受け易く、断線する可能性を有する。しかし、貫通孔５の一部に形成された傾斜部４に繋がる第二の絶縁層２の上部の縁に形成される導通配線部６は、傾斜部４が形成されることにより側壁部７に構成される凸部１５の上面に囲われる構成となる。この構成により、傾斜部４に繋がる第二の絶縁層２の上部の縁に形成された導通配線部６は、第三の絶縁層３による機械的なダメージから保護され、高い信頼性を有することになる。
【００１９】
上記した本発明における多層配線構造の製造方法の詳細を図３に示す概略プロセスフローを用いて説明する。
【００２０】
先ず、図３（ａ）に示すように、第一の絶縁層１、例えば圧電基板の上面に第二の絶縁層２として、ネガ型の感光性ポリイミドをスピンコーター等を用いて所定の膜厚で塗布する。その後、ホットプレート等で乾燥することにより、第二の絶縁層２を形成する。第一の絶縁層１は、圧電基板に限るものではなく、所望する機能に対応した絶縁層が選択させればよい。また、第二の絶縁層２についても、ネガ型の感光性ポリイミドに限定するものではなく、ポジ型でも構わない。但し、後述する内容には、その型に応じた設定が必要となる。
【００２１】
また、第一の絶縁層１の上面には、機能性電極および配線等のパターン（図示せず）が形成されている。
【００２２】
次に、所定のパターンが形成されたフォトリソマスクを介して、第二の絶縁層２を露光する。光源とし、例えば、波長を３６５ｎｍ、露光量を１２００Ｊ／ｍ２とした。次に、Ｎ−メチルピロリドンを主成分とする現像液を用い、現像処理を施す。その後、３００℃、１時間のベーク処理を施すことで、図２（ｂ）に示す、側壁部７と、その一部に傾斜部４とを有する貫通孔５が形成される。
【００２３】
傾斜部４は、貫通孔５の第一の絶縁層１に接する側壁部７の下部から第二の絶縁層２の上部へと、その断面が順テーパー形状になるように形成されている。
【００２４】
ここで、この際、用いたフォトリソマスクを、図４に示す一部概略図を用いて詳細に説明する。図４は、フォトマスクの一部を示すものである。
【００２５】
図４に示すように、フォトリソマスク６０は、クロム膜が形成された遮光部８と、透光部９と、透光率を５０％に設定したグレートーン部１０を有する。グレートーン部１０は、その透光率が５０％になるようにクロム膜をメッシュ状に配置した構造を備える。グレートーン部１０は、メッシュ状パターンに限定するものではなく、ドット状パターン、線状パターンおよび半透明パターンを用いても構わない。
【００２６】
フォトリソマスク６０のグレートーン部１０が、貫通孔５の傾斜部４に対応する。また、傾斜部４の形成は、そのグレートーン部１０の透光率を連続的に変化させて形成してもよい。その時の透光率は、形成する傾斜部４の角度により決定されるが、０〜７５％の範囲で設定されることが好ましい。
【００２７】
次に図３（ｃ）に示すように、所定のパターン形状を有する導通配線部６を形成する。この際、貫通孔５の傾斜部４は、その形状から十分な膜厚の導通配線部６が容易に形成される。
【００２８】
次に、第二の絶縁層２の上面に形成された第二の配線部（図示せず）と導通配線部６を含む第二の絶縁層２の上面に第三の絶縁層３を形成することで、図３（ｄ）に示す多層配線構造５０が形成される。貫通孔５は第三の絶縁層３により覆われる。第三の絶縁層３は、シート状の感光性ポリイミドやを用いることが好ましい。また、第三の絶縁層３は、セラミクッスパッケージ等が用いられることもある。
【００２９】
次に、上記した多層配線構造を用いた電子部品における一実施例の詳細を図５に示す概略断面図を用いて詳細を説明する。
【００３０】
図５において、電子部品７０は、第一の絶縁層１と、第二の絶縁層２と、第三の絶縁層３を有する。
【００３１】
図５に示すように、第一の絶縁層１、例えば圧電基板上には、所望する機能を有するＩＤＴ電極部１１、バスバーおよび接続部（図示せず）が形成されている。これらは、それぞれの機能に応じて電気的に接続されている。また、第一の絶縁層１の上面には、第二の絶縁層２が形成される。第二の絶縁層２は、ＩＤＴ電極部１１の上面に空間部１２を構成する。
【００３２】
更に、第一の絶縁層１上に形成された接続部と第二の絶縁層２上に形成された接続部（図示せず）との電気的な接続をとるための貫通孔５が形成されている。
【００３３】
また、第二の絶縁層２に形成された貫通孔５は、その側壁部７の一部に断面が順テーパー形状の傾斜部４を備える。貫通孔５の側壁７、傾斜部４および第二の絶縁層２の上面には、所望するパターンを有する導通配線部６が形成されている。導通配線部６は、第一の絶縁層１上に形成された接続部と電気的な接続がなされている。
【００３４】
第三の絶縁層３は、導通配線部１３を有し、その一方主面で第二の絶縁層２上に形成された導通配線部６と電気的に接続されている。また、第三の絶縁層３の他方主面には、実装部１４が形成されており、別の基板に実装される。
【００３５】
この際、第二の絶縁層２に形成された貫通孔５において、その側壁部７の上部の縁に形成された導通配線部６は、第三の絶縁層３との接触または後の実装時等に生じる機械的なダメージ等を受けることにより、断線する可能性を有する。
【００３６】
しかし、貫通孔５の一部に形成された傾斜部４に繋がる第二の絶縁層２の上部の縁に形成される導通配線部６は、傾斜部４が形成されることにより側壁部７に構成される凸部１５の上面に囲われる構成となる。この構成により、傾斜部４に繋がる第二の絶縁層２の上部の縁に形成された導通配線部６は、第三の絶縁層３による機械的なダメージから保護され、高い信頼性を有することになる。
【００３７】
また、第二の絶縁層２に実装部を形成し、直接別の基板、例えばセラミックスパッケージ等に実装されることもある。しかし、貫通孔５の一部に形成された傾斜部４に繋がる第二の絶縁層２の上部の縁に形成される導通配線部６は、傾斜部４が形成されることにより側壁部７に構成される凸部１５の上面に囲われる構成となる。この構成により、傾斜部４に繋がる第二の絶縁層２の上部の縁に形成された導通配線部６は、別の基板による機械的なダメージから保護され、高い信頼性を有することになる。
【００３８】
【発明の効果】
以上のような本発明の多層配線構造によれば、多層構造における高い信頼性を有する微細な導通配線部を容易に形成することが可能となる。また、これらを用いることにより、高い信頼性を有する小型化および低背化に対応した低コストな電子部品を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の多層配線構造の一実施例における概略平面図である。
【図２】本発明の多層配線構造の一実施例における概略断面図である。
【図３】本発明の多層配線構造の一実施例における概略製造プロセスである。
【図４】本発明の多層配線構造の一実施例に用いるフォトリソマスクにおける概略平面図である。
【図５】本発明の多層配線構造を用いた電子部品の一実施例における概略断面図である。
【符号の説明】
１…第一の絶縁層
２…第二の絶縁層
３…第三の絶縁層
４…傾斜部
５…貫通孔
６、１３…導通配線部
７…側壁部
８…遮光部
９…透光部
１０…グレートーン部
１１…ＩＤＴ電極
１２…空間部
１４…実装部
１５…凸部
５０…多層配線構造
６０…フォトリソマスク
７０…電子部品
Claims (4)
- 第一の絶縁層と、前記第一の絶縁層上に形成された第一の配線部と、前記第一の絶縁層上に形成された第二の絶縁層と、前記第二の絶縁層上に形成された第二の配線部と、前記第二の絶縁層に、前記第一の配線部と前記第二の配線部を電気的に接続する貫通孔とを備える多層配線構造であって、
前記貫通孔は、その一部に前記第二の絶縁層の上部と下部とをつなぐ断面が順テーパー形状の滑らかな傾斜部を備え、
前記傾斜部は、第三の配線部を備え、
前記第三の配線部は、前記第一の配線部と前記第二の配線部を電気的に接続することを特徴とする多層配線構造。 - 前記第二の絶縁層は、感光性樹脂により構成され、
前記貫通孔は、フォトリソグラフィー技術を用いて形成されることを特徴とする、請求項１に記載の多層配線構造。 - 前記第二の配線部を含む前記第二の絶縁層上に第三の絶縁層を備えることを特徴とする、請求項１または２に記載の多層配線構造。
- 前記請求項１乃至３に記載の多層配線構造を用いることを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198041A JP4655456B2 (ja) | 2003-07-16 | 2003-07-16 | 多層配線構造およびそれを用いた電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198041A JP4655456B2 (ja) | 2003-07-16 | 2003-07-16 | 多層配線構造およびそれを用いた電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005038946A true JP2005038946A (ja) | 2005-02-10 |
| JP4655456B2 JP4655456B2 (ja) | 2011-03-23 |
Family
ID=34207975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198041A Expired - Fee Related JP4655456B2 (ja) | 2003-07-16 | 2003-07-16 | 多層配線構造およびそれを用いた電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4655456B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120511A1 (ja) * | 2007-03-29 | 2008-10-09 | Murata Manufacturing Co., Ltd. | 液中物質検出センサー |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204560A (ja) * | 1998-01-09 | 1999-07-30 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JP2001210646A (ja) * | 1999-11-16 | 2001-08-03 | Seiko Epson Corp | 半導体チップ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2004248243A (ja) * | 2002-12-19 | 2004-09-02 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
-
2003
- 2003-07-16 JP JP2003198041A patent/JP4655456B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204560A (ja) * | 1998-01-09 | 1999-07-30 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JP2001210646A (ja) * | 1999-11-16 | 2001-08-03 | Seiko Epson Corp | 半導体チップ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2004248243A (ja) * | 2002-12-19 | 2004-09-02 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008120511A1 (ja) * | 2007-03-29 | 2008-10-09 | Murata Manufacturing Co., Ltd. | 液中物質検出センサー |
| JPWO2008120511A1 (ja) * | 2007-03-29 | 2010-07-15 | 株式会社村田製作所 | 液中物質検出センサー |
| US8256275B2 (en) | 2007-03-29 | 2012-09-04 | Murata Manufacturing Co., Ltd. | In-liquid-substance detection sensor |
| JP5229220B2 (ja) * | 2007-03-29 | 2013-07-03 | 株式会社村田製作所 | 液中物質検出センサー |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4655456B2 (ja) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW436970B (en) | Photodefined integral capacitor with self-aligned dielectric and electrodes and method therefor | |
| TWI650687B (zh) | 觸控屏及其製造方法 | |
| JP2002031883A5 (ja) | ||
| US20090065239A1 (en) | Printed circuit board and method of manufacturing the same | |
| JPH0468318A (ja) | アクティブマトリクス基板 | |
| JP2005210475A (ja) | 電子部品及びその製造方法 | |
| JPH05144823A (ja) | 高密度バンプ形成方法 | |
| WO2013143304A1 (zh) | 触摸屏的制作方法和触摸屏 | |
| JP2010252321A (ja) | 弾性表面波装置及びその製造方法 | |
| JP2006262289A (ja) | 圧電振動子及び圧電振動子の製造方法 | |
| TWI423391B (zh) | 共通線結構與顯示面板及其製作方法 | |
| JP4655456B2 (ja) | 多層配線構造およびそれを用いた電子部品 | |
| JP2806370B2 (ja) | パターン形成方法 | |
| JP4419732B2 (ja) | 弾性表面波装置およびその製造方法 | |
| JP2002353160A (ja) | 回路基板及びその製造方法 | |
| JP2008085238A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
| JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JPH02312235A (ja) | 半導体装置の製造方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JP2011044683A (ja) | セラミック基板及びその製造方法 | |
| JPH11145619A (ja) | 多層配線基盤及びその製造方法 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPS58213451A (ja) | 多層配線の形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4655456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |