JP2005038470A - 駆動信号生成方法、光源駆動装置及び光ディスク装置 - Google Patents
駆動信号生成方法、光源駆動装置及び光ディスク装置 Download PDFInfo
- Publication number
- JP2005038470A JP2005038470A JP2003197882A JP2003197882A JP2005038470A JP 2005038470 A JP2005038470 A JP 2005038470A JP 2003197882 A JP2003197882 A JP 2003197882A JP 2003197882 A JP2003197882 A JP 2003197882A JP 2005038470 A JP2005038470 A JP 2005038470A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- delay
- light source
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
Abstract
【課題】情報記録の記録品質を維持しつつ、装置の小型化、低コスト化を可能とする駆動信号生成方法を提供する。
【解決手段】光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、データに対応した書き込み信号から生成される複数の変調信号（Ｍｏｄ０〜２）は所定の符号化規則に従って、前記複数の変調信号より少ない信号数の符号化変調信号（Ｓ０，Ｓ１）に符号化され（第１工程）、符号化された符号化変調信号は所定の伝送路により伝送された後に、前記複数の変調信号に復号される（第２工程）。この場合に、複数の変調信号は符号化されることにより、複数の変調信号より少ない信号数の符号化変調信号として所定の伝送路により伝送されるため、該伝送路の小型化が可能となる。
【選択図】 図３
【解決手段】光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、データに対応した書き込み信号から生成される複数の変調信号（Ｍｏｄ０〜２）は所定の符号化規則に従って、前記複数の変調信号より少ない信号数の符号化変調信号（Ｓ０，Ｓ１）に符号化され（第１工程）、符号化された符号化変調信号は所定の伝送路により伝送された後に、前記複数の変調信号に復号される（第２工程）。この場合に、複数の変調信号は符号化されることにより、複数の変調信号より少ない信号数の符号化変調信号として所定の伝送路により伝送されるため、該伝送路の小型化が可能となる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、駆動信号生成方法、光源駆動装置及び光ディスク装置に係り、更に詳しくは、レーザ光を発光する光源の駆動信号を生成する駆動信号生成方法、レーザ光を発光する光源を駆動する光源駆動装置、及び該光源駆動装置を備える光ディスク装置に関する。
【０００２】
【従来の技術】
近年、デジタル技術の進歩、及びデータ圧縮技術の向上に伴い、音楽、映画、写真及びコンピュータソフトなどの情報（以下「コンテンツ」ともいう）を記録するための情報記録媒体としてＣＤ（ｃｏｍｐａｃｔ ｄｉｓｃ）やＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの光ディスクが注目されるようになり、その低価格化とともに、光ディスクを情報の記録及び再生を含むアクセスの対象媒体とする光ディスク装置が普及するようになった。
【０００３】
光ディスク装置は、光ディスクのスパイラル状又は同心円状のトラックが形成された記録面にレーザ光の微小スポットを形成することにより情報の記録及び消去を行い、記録面からの反射光に基づいて情報の再生などを行っている。そこで、光ディスク装置には、光ディスクの記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置として、光ピックアップ装置が搭載されている。
【０００４】
光ピックアップ装置は通常、駆動信号に応じた発光パワーでレーザ光を出射する光源、変調信号に基づいて駆動信号を生成し、光源を駆動する光源駆動部、光源から出射されるレーザ光を光ディスクの記録面に導くとともに、記録面で反射されたレーザ光を所定の受光位置まで導く光学系、及びその受光位置に配置された光検出器などを備えている。
【０００５】
光ディスクでは、互いに反射率の異なるマーク領域及びスペース領域のそれぞれの長さとそれらの組み合わせとによって情報が記録される。そこで、光ディスクに情報を記録する際には所定位置にマーク領域及びスペース領域がそれぞれ形成されるようにレーザ光の発光パワーが制御される。
【０００６】
記録面に有機色素を含むＣＤ−Ｒ（ＣＤ−ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ−Ｒ（ＤＶＤ−ｒｅｃｏｒｄａｂｌｅ）及びＤＶＤ＋Ｒ（ＤＶＤ＋ｒｅｃｏｒｄａｂｌｅ）などの追記型の光ディスクでは、マーク領域を形成するときには発光パワーを大きくして色素を加熱及び溶解し、そこに接しているディスク基板部分を変質・変形させている。一方、スペース領域を形成するときにはディスク基板が変質・変形しないように発光パワーを再生時と同程度に小さくしている。これにより、マーク領域ではスペース領域よりも反射率が低くなる。このような発光パワーの制御方式は、単パルス記録方式とも呼ばれている。
【０００７】
また、記録面に特殊合金を含むＣＤ−ＲＷ（ＣＤ−ｒｅｗｒｉｔａｂｌｅ）、ＤＶＤ−ＲＷ（ＤＶＤ−ｒｅｗｒｉｔａｂｌｅ）、及びＤＶＤ＋ＲＷ（ＤＶＤ＋ｒｅｗｒｉｔａｂｌｅ）などの書き換え可能な光ディスクでは、マーク領域を形成する時には、特殊合金を第１の温度に加熱したのち急冷し、アモルファス（非晶質）状態にしている。一方、スペース領域を形成する時には、特殊合金を第２の温度（＜第１の温度）に加熱したのち徐冷し、結晶状態にしている。これにより、マーク領域ではスペース領域よりも反射率が低くなる。このような特殊合金の温度制御はレーザ光の発光パワーを制御することによって行なわれる。なお、蓄熱の影響を除去するために、マーク領域を形成するときの発光パワーを複数のパルスに分割（マルチパルス化）することが行なわれている。このような発光パワーの制御方式はマルチパルス記録方式とも呼ばれている。マルチパルス化された発光パワーの最大値はライトパワー、最小値はボトムパワーとも呼ばれている。また、スペース領域を形成するときの発光パワーはイレーズパワー（ライトパワー＞イレーズパワー＞ボトムパワー）とも呼ばれている。
【０００８】
例えばノート型のパーソナルコンピュータに内蔵される光ディスク装置では、光ディスクの出し入れに伴って光ピックアップ装置が移動することや、レイアウト上の制約などにより、光ピックアップ装置と信号処理用の回路基板との間の信号ケーブルの長さが例えばデスクトップ型のパソコンに内蔵される光ディスク装置の場合に比べて長くなる場合がある。信号ケーブルが長くなると、例えば信号処理用の回路基板から光源駆動部に出力される変調信号に波形の歪、信号間の遅延差（スキュー）など（以下、便宜上、総称して「信号劣化」ともいう）が生じ、駆動信号に悪影響を及ぼすおそれがあった。そこで、変調信号の信号劣化を補正する装置が種々提案されている（例えば、特許文献１及び特許文献２参照）。
【０００９】
【特許文献１】
特開平１１−２８３２４９号公報
【特許文献２】
特開平１１−２１９５２４号公報
【００１０】
【発明が解決しようとする課題】
近年、パソコンなどの情報機器の小型化、低価格化が進み、それに伴って光ディスク装置に対しても、小型化、低コスト化の要求が高まっている。しかしながら、上記特許文献１及び特許文献２に開示されている装置では、記録品質を維持しつつ、装置の小型化、低コスト化を実現することは困難であった。
【００１１】
また、最近では発振波長が約４０５ｎｍの半導体レーザ（青色レーザ）を用いた光ディスク装置の開発が精力的に行なわれている。この光ディスク装置では、ＣＤや従来のＤＶＤにも対応する必要があるため、さらなる小型化への要求が予想される。
【００１２】
本発明は、かかる事情の下になされたもので、その第１の目的は、光ディスクに対する情報記録の記録品質を維持しつつ、小型化、低コスト化を可能とする駆動信号生成方法及び光源駆動装置を提供することにある。
【００１３】
また、本発明の第２の目的は、大型化及び高コスト化を招くことなく、光ディスクに対して記録品質に優れた記録を行うことができる光ディスク装置を提供することにある。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、前記光源を駆動する光源駆動装置において、前記データに対応した書き込み信号から生成された複数の変調信号に基づいて前記光源を駆動する駆動信号を生成する駆動信号生成方法であって、前記複数の変調信号を所定の符号化規則にしたがって符号化することにより、前記複数の変調信号の信号数よりも少ない信号数の符号化変調信号を生成し、所定の伝送路に出力する第１工程と；前記伝送路を介した前記符号化変調信号を前記複数の変調信号に復号する第２工程と；前記復号された複数の変調信号に基づいて前記駆動信号を生成する第３工程と；を含む駆動信号生成方法である。
【００１５】
これによれば、光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、該データに対応した書き込み信号から生成された複数の変調信号は所定の符号化規則にしたがって符号化され、複数の変調信号の信号数よりも少ない信号数の符号化変調信号が生成される。ここで生成された符号化変調信号は所定の伝送路に出力される（第１工程）。そして、伝送路を介した符号化変調信号は複数の変調信号に復号され（第２工程）、この復号された複数の変調信号に基づいて光源の駆動信号が生成される（第３工程）。従って、回路構成を複雑化することなく、伝送路における信号線の本数を従来よりも減らすことが可能となり、その結果として光ディスクに対する情報記録の記録品質を維持しつつ、小型化及び低コスト化を図ることができる。
【００１６】
請求項２に記載の発明は、光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、前記データに対応した書き込み信号から生成された複数の変調信号を所定の符号化規則にしたがって符号化し、前記複数の変調信号の信号数よりも少ない信号数の符号化変調信号を生成する符号化信号生成手段と；前記符号化変調信号を前記複数の変調信号に復号する復号手段と；前記符号化信号生成手段で生成された前記符号化変調信号を前記復号手段に伝送するための信号伝送媒体と；前記復号された前記変調信号に基づいて前記光源の駆動信号を生成する駆動信号生成手段と；を備える光源駆動装置である。
【００１７】
これによれば、光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、該データに対応した書き込み信号から生成された複数の変調信号は、符号化信号生成手段により所定の符号化規則にしたがって符号化され、複数の変調信号の信号数よりも少ない信号数の符号化変調信号となる。この符号化変調信号は信号伝送媒体を介して復号手段に供給され、復号手段により複数の変調信号に復号される。そして、この復号された複数の変調信号に基づいて駆動信号生成手段により光源の駆動信号が生成される。従って、回路構成を複雑化することなく、信号伝送媒体における信号線の本数を従来よりも減らすことが可能となり、その結果として光ディスクに対する情報記録の記録品質を維持しつつ、小型化及び低コスト化を図ることができる。
【００１８】
この場合において、請求項３に記載の光源駆動装置の如く、前記信号伝送媒体にて生じる前記符号化変調信号の信号遅延を補正する遅延補正手段を更に備えることとすることができる。
【００１９】
この場合において、請求項４に記載の光源駆動装置の如く、前記遅延補正手段は、前記符号化信号生成手段で符号化される前の前記複数の変調信号の少なくとも１つの変調信号の位相を前記信号遅延に応じて調整することにより、前記信号遅延を補正することとすることができる。
【００２０】
上記請求項３に記載の光源駆動装置において、請求項５に記載の光源駆動装置の如く、前記遅延補正手段は、前記符号化変調信号の位相を前記信号遅延に応じて調整することにより、前記信号遅延を補正することとすることができる。
【００２１】
上記請求項３〜５に記載の各光源駆動装置において、請求項６に記載の光源駆動装置の如く、前記信号伝送媒体にて生じる前記符号化変調信号の信号遅延を検出する信号遅延検出手段を更に備えることとすることができる。
【００２２】
この場合において、請求項７に記載の光源駆動装置の如く、前記信号遅延検出手段は、前記復号手段で復号された前記複数の変調信号のパルス形状に基づいて前記信号遅延を検出することとすることができる。
【００２３】
上記請求項６に記載の光源駆動装置において、請求項８に記載の光源駆動装置の如く、前記信号遅延検出手段は、前記光源から発光されたレーザ光の光量に関する情報を含むモニタ信号に基づいて前記信号遅延を検出することとすることができる。
【００２４】
上記請求項２〜８に記載の各光源駆動装置において、請求項９に記載の光源駆動装置の如く、前記信号伝送媒体にて生じる前記符号化変調信号のパルス幅変動を補正するパルス幅変動補正手段を更に備えることとすることができる。
【００２５】
この場合において、請求項１０に記載の光源駆動装置の如く、前記パルス幅変動補正手段は、前記符号化信号生成手段で符号化される前の前記複数の変調信号の少なくとも１つの変調信号のパルス幅を前記パルス幅変動に応じて調整することにより、前記パルス幅変動を補正することとすることができる。
【００２６】
上記請求項９に記載の光源駆動装置において、請求項１１に記載の光源駆動装置の如く、前記パルス幅変動補正手段は、前記符号化変調信号のパルス幅を前記パルス幅変動に応じて調整することにより、前記パルス幅変動を補正することとすることができる。
【００２７】
上記請求項９〜１１に記載の各光源駆動装置において、請求項１２に記載の光源駆動装置の如く、前記信号伝送媒体にて生じる前記符号化変調信号のパルス幅変動を検出するパルス幅変動検出手段を更に備えることとすることができる。
【００２８】
この場合において、請求項１３に記載の光源駆動装置の如く、前記パルス幅変動検出手段は、前記復号手段で復号された前記複数の変調信号のパルス幅に基づいて前記パルス幅変動を検出することとすることができる。
【００２９】
上記請求項１２に記載の光源駆動装置において、請求項１４に記載の光源駆動装置の如く、前記パルス幅変動検出手段は、前記光源から発光されたレーザ光の光量に関す情報を含むモニタ信号に基づいて前記パルス幅変動を検出することとすることができる。
【００３０】
請求項１５に記載の発明は、光ディスクに対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、光源と；前記光源から射出される光束を前記光ディスクの記録面に集光するとともに、前記記録面で反射された戻り光束を所定の受光装置に導く光学系と；前記受光位置に配置された光検出器と；前記光源を駆動する請求項２〜１４いずれか一項に記載の光源駆動装置と；前記光源駆動装置を用いて、前記情報の記録、再生及び消去のうち少なくとも記録を行なう処理装置と；を備える光ディスク装置である。
【００３１】
これによれば、請求項２〜１４のいずれか一項に記載の光源駆動装置を備えているために、結果として大型化及び高コスト化を招くことなく、光ディスクに対して記録品質に優れた記録を行うことが可能となる。
【００３２】
【発明の実施の形態】
《第１の実施形態》
以下、本発明の第１の実施形態を図１〜図２２に基づいて説明する。図１には、本発明の第１の実施形態に係る光ディスク装置２０の概略構成が示されている。
【００３３】
この図１に示される光ディスク装置２０は、光ディスク１５を回転駆動するためのスピンドルモータ２２、光ピックアップ装置２３、変調信号生成回路２４、エンコーダ２５、モータドライバ２７、再生信号処理回路２８、サーボコントローラ３３、バッファＲＡＭ３４、バッファマネージャ３７、インターフェース３８、フラッシュメモリ３９、ＣＰＵ４０、及びＲＡＭ４１などを備えている。なお、図１における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、光ディスク装置２０は、ＤＶＤ系の規格に準拠した情報記録媒体に対応可能であるものとする。
【００３４】
前記光ピックアップ装置２３は、光ディスク１５のスパイラル状又は同心円状のトラックが形成された記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置である。なお、この光ピックアップ装置２３の構成等については後に詳述する。
【００３５】
前記再生信号処理回路２８は、図２に示されるように、Ｉ／Ｖアンプ２８ａ、サーボ信号検出回路２８ｂ、ウォブル信号検出回路２８ｃ、ＲＦ信号検出回路２８ｄ、及びデコーダ２８ｅなどから構成されている。
【００３６】
Ｉ／Ｖアンプ２８ａは、光ピックアップ装置２３の出力信号である電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路２８ｂは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてサーボ信号（フォーカスエラー信号及びトラックエラー信号など）を検出する。
【００３７】
ウォブル信号検出回路２８ｃは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてウォブル信号を検出する。ＲＦ信号検出回路２８ｄは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてＲＦ信号を検出する。
【００３８】
デコーダ２８ｅは、ウォブル信号検出回路２８ｃで検出されたウォブル信号から、アドレス情報、回転同期信号及び記録クロック信号などを抽出する。ここで抽出されたアドレス情報はＣＰＵ４０に出力され、回転同期信号はサーボコントローラ３３に出力され、記録クロック信号はエンコーダ２５に出力される。また、デコーダ２８ｅは、ＲＦ信号検出回路２８ｄで検出されたＲＦ信号に対して復号処理及び誤り検出処理等を行い、誤りが検出されたときには誤り訂正処理を行った後、再生データとしてバッファマネージャ３７を介してバッファＲＡＭ３４に格納する。
【００３９】
図１に戻り、前記サーボコントローラ３３は、サーボ信号検出回路２８ｂからのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成する。また、サーボコントローラ３３は、サーボ信号検出回路２８ｂからのトラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。さらに、サーボコントローラ３３は、デコーダ２８ｅからの回転同期信号に基づいて回転速度のずれを補正するための回転制御信号を生成する。ここで生成された各制御信号は、モータドライバ２７に出力される。
【００４０】
前記モータドライバ２７は、サーボコントローラ３３からのフォーカス制御信号、トラッキング制御信号及びＣＰＵ４０の指示に基づいて、後述する光ピックアップ装置２３の駆動系を駆動する。すなわち、サーボ信号検出回路２８ｂ、サーボコントローラ３３及びモータドライバ２７によってトラッキング制御及びフォーカス制御が行われる。また、モータドライバ２７は、サーボコントローラ３３からの回転制御信号に基づいてスピンドルモータ２２を駆動する。
【００４１】
前記バッファＲＡＭ３４は、光ディスクに記録するデータ（記録用データ）、及び光ディスクから再生したデータ（再生データ）などが一時的に格納されるバッファ領域と、各種プログラム変数などが格納される変数領域とを有している。
【００４２】
前記バッファマネージャ３７は、バッファＲＡＭ３４へのデータの入出力を管理する。そして、バッファ領域に蓄積されたデータ量が所定量になるとＣＰＵ４０に通知する。
【００４３】
前記エンコーダ２５は、ＣＰＵ４０の指示に基づいてバッファＲＡＭ３４のバッファ領域に蓄積されている記録用データをバッファマネージャ３７を介して取り出し、所定のデータ変調処理及びエラー訂正コードの付加処理などを行ない、光ディスク１５への書き込み信号を生成する。ここで生成された書き込み信号は前記記録クロック信号とともに変調信号生成回路２４に出力される。
【００４４】
前記変調信号生成回路２４は、ＣＰＵ４０及びエンコーダ２５からの各種信号に基づいて、光ディスク１５に照射されるレーザ光の発光パワーを制御するための符号化変調信号を生成し、信号伝送媒体としてのフレキシブルケーブルＦＣを介して光ピックアップ装置２３に出力する。
【００４５】
この変調信号生成回路２４は、図３に示されるように、制御部２４０、クロック信号生成部２４１、ランレングス検出部２４２、波形生成部２４３、ＲＡＭ２４４、タイミング信号生成部２４５、符号化信号生成手段としての変調信号生成・符号化部２４６、遅延調整部２４７、遅延制御部２４８、テスト波形生成部２４９、及びＲＡＭ２５０などを備えている。なお、図３における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
【００４６】
制御部２４０は、ＣＰＵ４０及びエンコーダ２５からの各種信号を解析し、その内容に応じて上記各部を制御する。
【００４７】
クロック信号生成部２４１は、一例として図４に示されるように、Ｍ分周器２３１ａ、位相比較器２３１ｂ、ループフィルタ２３１ｃ、ＶＣＯ（Ｖｏｌｔａｇａ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）２３１ｄ、Ｎ分周器２３１ｅ、及びＮ／Ｍ分周器２３１ｆなどを有している。Ｍ分周器２３１ａは、記録クロック信号ＷｃｋをＭ（例えばＭ＝２あるいはＭ＝４）分周する。これによりノイズを低減することができる。位相比較器２３１ｂは、Ｍ分周器２３１ａから出力される信号の位相とＮ分周器２３１ｅから出力される信号の位相とを比較し、その比較結果を出力する。ループフィルタ２３１ｃは、位相比較器２３１ｂの出力信号に含まれるノイズ、すなわち高周波成分を除去する。ＶＣＯ２３１ｄは、ループフィルタ２３１ｃの出力信号に応じて、所定量ずつ互いに位相の異なるｍ個のクロックを生成する。一例として図５には、ｍ＝８の場合にＶＣＯ２３１ｄで生成される８個のクロック（ＣＬＫ０〜ＣＬＫ７）が示されている。ここで生成された各クロックは変調信号生成・符号化部２４６に出力される。ＶＣＯ２３１ｄで生成されたｍ個のクロックのうち特定のクロックＰＣＫ（例えばＣＬＫ０）はＮ分周器２３１ｅに出力される。なお、このＶＣＯ２３１ｄは例えばリングオシレータを含む回路で容易に実現することができる。Ｎ分周器２３１ｅは、ＶＣＯ２３１ｄからのクロックＰＣＫ（ここではＣＬＫ０）をＮ分周し、位相比較器２３１ｂに出力する。すなわち、記録クロック信号Ｗｃｋに対するクロックＰＣＫの逓倍数ｎはＮ／Ｍとなる。Ｎ／Ｍ分周器２３１ｆは、ＶＣＯ２３１ｄからのクロックＰＣＫをＮ／Ｍ分周し、記録チャネルクロックＣＬＫを生成する。ここで生成された記録チャネルクロックＣＬＫは前記各部に供給される。
【００４８】
図３に戻り、ランレングス検出部２４２は、書き込み信号Ｗｄａｔａ及び記録チャネルクロックＣＬＫに基づいて、マーク領域の長さ（以下「マーク長」ともいう）及びスペース領域の長さ（以下「スペース長」ともいう）を検出する。ここでは、一例としてマーク長に関する情報を含む信号Ｓｌｅｎ０、該マーク領域の直前のスペース長に関する情報を含む信号Ｓｌｅｎ１、及び該マーク領域の直後のスペース長に関する情報を含む信号Ｓｌｅｎ２が、検出結果として波形生成部２４３に出力される。また、ランレングス検出部２４２は、検出に要する時間及びランレングス検出部２４２での信号遅延を考慮して、書き込み信号Ｗｄａｔａを所定時間遅延させ、書き込み信号ｄＷｄａｔａとしてタイミング信号生成部２４５及び変調信号生成・符号化部２４６に出力する。
【００４９】
タイミング信号生成部２４５は、信号ｄＷｄａｔａに基づいてマーク領域及びスペース領域のタイミング信号Ｓｓｈを生成する。ここで生成されたタイミング信号Ｓｓｈは、光ピックアップ装置２３に出力される。
【００５０】
ＲＡＭ２４４には、光ディスクの種類毎に、マーク長、直前のスペース長、及び直後のスペース長に応じた最適な記録ストラテジ情報が格納されている。具体的には、先頭の加熱パルスの遅延時間、先頭の加熱パルス（先頭加熱パルス）のパルス幅、中間の加熱パルス（中間加熱パルス）のパルス幅、最終の加熱パルス（最終加熱パルス）のパルス幅、中間の冷却パルス（中間冷却パルス）のパルス幅、最終の中間冷却パルス（最終中間冷却パルス）のパルス幅、最終の冷却パルス（最終冷却パルス）のパルス幅、中間加熱パルスのパルス数などが格納されている。
【００５１】
波形生成部２４３は、ランレングス検出部２４２からの各信号（Ｓｌｅｎ０，Ｓｌｅｎ１，Ｓｌｅｎ２）に応じて、ＲＡＭ２４４に格納されている記録ストラテジ情報を参照し、最適なパルス形状に関する情報を含む波形情報信号を生成する。ここでは、一例として図６に示されるように、書き込み信号Ｗｄａｔａにおけるマーク領域Ｍに対応する発光パワーが、４つの加熱パルス（ＨＰ１，ＨＰ２，ＨＰ３，ＨＰ４）と４つの冷却パルス（ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４）とから構成されるようにマルチパルス化されるものとする。Ｔｓｓは最初の加熱パルスＨＰ１の遅延時間である。Ｔｓｐは先頭加熱パルスである加熱パルスＨＰ１のパルス幅、Ｔｍｐは中間加熱パルスである加熱パルスＨＰ２及び加熱パルスＨＰ３のパルス幅、Ｔｌｐは最終加熱パルスである加熱パルスＨＰ４のパルス幅である。Ｔｍｓは中間冷却パルスである冷却パルスＣＰ１及び冷却パルスＣＰ２のパルス幅、Ｔｌｓは最終中間冷却パルスである冷却パルスＣＰ３のパルス幅、Ｔｅｓは最終冷却パルスである冷却パルスＣＰ４のパルス幅である。ここで生成された波形情報信号は変調信号生成・符号化部２４６に出力される。
【００５２】
図３に戻り、変調信号生成・符号化部２４６は、クロック信号生成部２４１からの所定量ずつ互いに位相の異なるｍ個のクロック（ここでは、ＣＬＫ０〜ＣＬＫ７）、ランレングス検出部２４２にて遅延された書き込み信号ｄＷｄａｔａ、及び波形生成部２４３からの波形情報信号に基づいて、符号化変調信号Ｓ０及びＳ１を生成する。ここでは、一例として図６に示されるように、符号化変調信号Ｓ０は、書き込み信号ｄＷｄａｔａが０（ローレベル）から１（ハイレベル）に変化した後、時間Ｔｓｓ＋Ｔｓｐが経過すると１から０に変化し、さらに時間Ｔｍｓが経過すると０から１に変化し、さらに時間Ｔｍｐが経過すると１から０に変化し、さらに時間Ｔｍｓが経過すると０から１に変化し、さらに時間Ｔｍｐが経過すると１から０に変化し、さらに時間Ｔｌｓが経過すると０から１に変化し、さらに時間Ｔｌｐが経過すると１から０に変化し、さらに時間Ｔｅｓが経過すると０から１に変化している。符号化変調信号Ｓ１は、書き込み信号ｄＷｄａｔａが０から１に変化した後、時間Ｔｓｓが経過すると０から１に変化し、さらに時間Ｔｅｍｐ−Ｔｓｓが経過すると１から０に変化している。ここで生成された各符号化変調信号は、それぞれ遅延調整部２４７に出力される。なお、ここでは、Ｔｅｍｐは（Ｔｓｓ＋Ｔｓｐ＋２・Ｔｍｓ＋２・Ｔｍｐ＋Ｔｌｓ＋Ｔｌｐ＋Ｔｅｓ）である。
【００５３】
変調信号生成・符号化部２４６における各符号化変調信号の設定分解能は、記録チャネルクロックＣＬＫの１／（ｍ・ｎ）に相当する時間である。なお、ｍは前記クロック信号生成部２４１において生成される互いに位相が異なるクロックの数であり、ｎは記録クロック信号Ｗｃｋに対するクロックＰＣＫの前記逓倍数である。
【００５４】
遅延制御部２４８は、ＣＰＵ４０からの遅延情報取得要求に応じて、遅延調整部２４７から出力された符号化変調信号ｄＳ０及びｄＳ１の光ピックアップ装置２３における遅延情報を取得し、ＲＡＭ２５０に格納する。また、遅延制御部２４８は、記録に際して、ＲＡＭ２５０に格納されている遅延情報に基づいて、変調信号生成・符号化部２４６から出力される符号化変調信号Ｓ０を調整するための遅延設定信号Ｄｌｙ０、及び符号化変調信号Ｓ１を調整するための遅延設定信号Ｄｌｙ１を生成する。ここで生成された各遅延設定信号は、それぞれ遅延調整部２４７に出力される。
【００５５】
遅延調整部２４７は、各遅延設定信号に応じて各符号化変調信号を調整する。この遅延調整部２４７は、一例として図７に示されるように、符号化変調信号Ｓ０を調整する遅延調整回路Ｋ０と、符号化変調信号Ｓ１を調整する遅延調整回路Ｋ１などを備えている。
【００５６】
遅延調整回路Ｋ０は、符号化変調信号Ｓ０を順次遅延させるために直列に配置されたｎ段の遅延回路（Ｄ０１〜Ｄ０ｎ）と、遅延制御部２４８からの遅延設定信号Ｄｌｙ０に基づいて、符号化変調信号Ｓ０及び各遅延回路の出力信号（Ｓ０１〜Ｓ０ｎ）のうちのいずれかを選択するセレクタＳＥＬ１とを含んでいる。セレクタＳＥＬ１の出力信号ｄＳ０は光ピックアップ装置２３に出力される。図８（Ａ）には、一例としてｎ＝７の場合が示されている。この場合には、遅延設定信号Ｄｌｙ０は３つの信号（Ｌ００，Ｌ０１，Ｌ０２）で構成されることとなる。そして、（Ｌ００＝０，Ｌ０１＝０，Ｌ０２＝０）のときは符号化変調信号Ｓ０が選択され、（Ｌ００＝０，Ｌ０１＝０，Ｌ０２＝１）のときは遅延回路Ｄ０１の出力信号Ｓ０１が選択され、（Ｌ００＝０，Ｌ０１＝１，Ｌ０２＝０）のときは遅延回路Ｄ０２の出力信号Ｓ０２が選択され、（Ｌ００＝１，Ｌ０１＝０，Ｌ０２＝０）のときは遅延回路Ｄ０３の出力信号Ｓ０３が選択され、（Ｌ００＝０，Ｌ０１＝１，Ｌ０２＝１）のときは遅延回路Ｄ０４の出力信号Ｓ０４が選択され、（Ｌ００＝１，Ｌ０１＝０，Ｌ０２＝１）のときは遅延回路Ｄ０５の出力信号Ｓ０５が選択され、（Ｌ００＝１，Ｌ０１＝１，Ｌ０２＝０）のときは遅延回路Ｄ０６の出力信号Ｓ０６が選択され、（Ｌ００＝１，Ｌ０１＝１，Ｌ０２＝１）のときは遅延回路Ｄ０７の出力信号Ｓ０７が選択される。
【００５７】
遅延調整回路Ｋ１は、符号化変調信号Ｓ１を順次遅延させるために直列に配置されたｎ段の遅延回路（Ｄ１１〜Ｄ１ｎ）と、遅延制御部２４８からの遅延設定信号Ｄｌｙ１に基づいて、符号化変調信号Ｓ１及び各遅延回路の出力信号（Ｓ１１〜Ｓ１ｎ）のうちのいずれかを選択するセレクタＳＥＬ２とを含んでいる。セレクタＳＥＬ２の出力信号ｄＳ１は光ピックアップ装置２３に出力される。図８（Ｂ）には、一例としてｎ＝７の場合が示されている。この場合には、遅延設定信号Ｄｌｙ１は３つの信号（Ｌ１０，Ｌ１１，Ｌ１２）で構成されることとなる。そして、（Ｌ１０＝０，Ｌ１１＝０，Ｌ１２＝０）のときは符号化変調信号Ｓ１が選択され、（Ｌ１０＝０，Ｌ１１＝０，Ｌ１２＝１）のときは遅延回路Ｄ１１の出力信号Ｓ１１が選択され、（Ｌ１０＝０，Ｌ１１＝１，Ｌ１２＝０）のときは遅延回路Ｄ１２の出力信号Ｓ１２が選択され、（Ｌ１０＝１，Ｌ１１＝０，Ｌ１２＝０）のときは遅延回路Ｄ１３の出力信号Ｓ１３が選択され、（Ｌ１０＝０，Ｌ１１＝１，Ｌ１２＝１）のときは遅延回路Ｄ１４の出力信号Ｓ１４が選択され、（Ｌ１０＝１，Ｌ１１＝０，Ｌ１２＝１）のときは遅延回路Ｄ１５の出力信号Ｓ１５が選択され、（Ｌ１０＝１，Ｌ１１＝１，Ｌ１２＝０）のときは遅延回路Ｄ１６の出力信号Ｓ１６が選択され、（Ｌ１０＝１，Ｌ１１＝１，Ｌ１２＝１）のときは遅延回路Ｄ１７の出力信号Ｓ１７が選択される。
【００５８】
なお、上記各遅延回路はそれぞれほぼ同等の信号遅延特性を有している。また、以下では、１つの遅延回路での遅延時間を１ステップともいう。
【００５９】
テスト波形生成部２４９は、ＣＰＵ４０からの遅延情報取得要求に応じて、所定のテスト用波形情報信号を生成する。ここで生成されたテスト用波形情報信号は、変調信号生成・符号化部２４６に出力される。
【００６０】
図１に戻り、前記インターフェース３８は、ホスト（例えばパソコン）との双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）の規格に準拠している。
【００６１】
前記フラッシュメモリ３９は、プログラム領域及びデータ領域を含んで構成されている。このフラッシュメモリ３９は不揮発性メモリであり、電源供給が停止されても格納されている内容は保持される。
【００６２】
フラッシュメモリ３９のプログラム領域には、ＣＰＵ４０にて解読可能なコードで記述されたプログラムが格納されている。
【００６３】
フラッシュメモリ３９のデータ領域には、記録条件、及び光ピックアップ装置２３のシーク動作に関する情報（以下「シーク情報」ともいう）などが格納されている。
【００６４】
前記ＣＰＵ４０は、フラッシュメモリ３９のプログラム領域に格納されている上記プログラムに従って前記各部の動作を制御するとともに、制御に必要なデータなどをＲＡＭ４１及びバッファＲＡＭ３４の変数領域に格納する。
【００６５】
次に、前記光ピックアップ装置２３の構成等について説明する。
【００６６】
光ピックアップ装置２３は、一例として図９に示されるように、ＬＤ駆動回路ＬＤＤ、光源ユニット５１、コリメートレンズ５２、ビームスプリッタ５４、対物レンズ６０、２つの検出レンズ（５８，７２）、２つの受光器（５９，７３）、反射ミラー７１、及び駆動系（フォーカシングアクチュエータ、トラッキングアクチュエータ及びシークモータ（いずれも図示省略））などを備えている。
【００６７】
光源ユニット５１は、波長が６６０ｎｍのレーザ光を発光する光源としての半導体レーザＬＤを含んで構成されている。なお、本実施形態では、光源ユニット５１から出射されるレーザ光の光束（以下、「光束」と略述する）の最大強度出射方向を＋Ｘ方向とする。
【００６８】
コリメートレンズ５２は、光源ユニット５１の＋Ｘ側に配置され、光源ユニット５１から出射された光束を略平行光とする。
【００６９】
反射ミラー７１は、コリメートレンズ５２の近傍に配置され、光源ユニット５１から出射された光束の一部をモニタ用光束として−Ｚ方向に反射する。
【００７０】
ビームスプリッタ５４は、コリメートレンズ５２の＋Ｘ側に配置され、コリメートレンズ５２からの光束をそのまま透過させ、光ディスク１５で反射した光束（戻り光束）を−Ｚ方向に分岐する。
【００７１】
対物レンズ６０は、ビームスプリッタ５４の＋Ｘ側に配置され、ビームスプリッタ５４を透過した光束を光ディスク１５の記録面に集光する。
【００７２】
検出レンズ５８は、ビームスプリッタ５４の−Ｚ側に配置され、ビームスプリッタ５４で−Ｚ方向に分岐された戻り光束を光検出器としての受光器５９の受光面に集光する。受光器５９は、通常の光ディスク装置と同様に、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を出力する複数の受光素子を含んで構成されている。各受光素子はそれぞれ光電変換により受光量に応じた電流信号を生成し再生信号処理回路２８に出力する。
【００７３】
検出レンズ７２は、反射ミラー７１の−Ｚ側に配置され、反射ミラー７１で−Ｚ方向に反射されたモニタ用光束を受光器７３の受光面に集光する。受光器７３としては通常の受光素子が用いられる。受光器７３は、光電変換により受光量に応じた電流信号を生成し、パワーモニタ信号としてＬＤ駆動回路ＬＤＤに出力する。
【００７４】
ＬＤ駆動回路ＬＤＤは、図１０に示されるように、制御部２６０、照射レベル設定部２６２、復号手段としての復号部２６３、信号遅延検出手段としての遅延検出部２６４、ＬＤ制御部２６５、駆動信号生成手段としての変調部２６６、加算部２６７、増幅部２６８、及び切り替えスイッチＳＷなどを備えている。なお、図１０における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
【００７５】
制御部２６０は、ＣＰＵ４０、変調信号生成回路２４及び受光器７３からの各種信号を解析し、その内容に応じて上記各部を制御する。
【００７６】
照射レベル設定部２６２は、ＣＰＵ４０の指示に基づいて、ボトムパワーＰｂ、リードパワーＰｒ、イレーズパワーＰｅ及びライトパワーＰｗを設定し、一例として図１１に示されるように、半導体レーザＬＤのＩ−Ｌ特性における閾値電流Ｉｔｈ及び微分量子効率（微分効率）に基づいて、ボトムパワーＰｂで発光するための駆動電流Ｉｂ、リードパワーＰｒで発光するための駆動電流Ｉｒ、イレーズパワーＰｅで発光するための駆動電流Ｉｅ、及びライトパワーＰｗで発光するための駆動電流Ｉｗを求める。そして、駆動電流Ｉｒと駆動電流Ｉｂとの差に対応するパワー信号Ｐ０Ｄａｔａ、駆動電流Ｉｅと駆動電流Ｉｂとの差に対応するパワー信号Ｐ１Ｄａｔａ、及び駆動電流Ｉｗと駆動電流Ｉｂとの差に対応するパワー信号Ｐ２Ｄａｔａをそれぞれ出力する。すなわち、Ｐ０ＤａｔａはリードパワーＰｒとボトムパワーＰｂとの差に対応するパワー信号であり、Ｐ１ＤａｔａはイレーズパワーＰｅとボトムパワーＰｂとの差に対応するパワー信号であり、Ｐ２ＤａｔａはライトパワーＰｗとボトムパワーＰｂとの差に対応するパワー信号である。
【００７７】
復号部２６３は、前記信号ｄＳ０及びｄＳ１に基づいて、３つの変調信号（Ｍｏｄ０，Ｍｏｄ１，Ｍｏｄ２）をそれぞれ復号する。ここでは、図１２に示されるように、（ｄＳ０＝０，ｄＳ１＝０）のときは（Ｍｏｄ０＝１，Ｍｏｄ１＝０，Ｍｏｄ２＝０）とし、（ｄＳ０＝１，ｄＳ１＝０）のときは（Ｍｏｄ０＝０，Ｍｏｄ１＝１，Ｍｏｄ２＝０）とし、（ｄＳ０＝１，ｄＳ１＝１）のときは（Ｍｏｄ０＝０，Ｍｏｄ１＝０，Ｍｏｄ２＝１）とし、（ｄＳ０＝０，ｄＳ１＝１）のときは（Ｍｏｄ０＝０，Ｍｏｄ１＝０，Ｍｏｄ２＝０）とする。ここで復号された各変調信号は変調部２６６にそれぞれ出力される。
【００７８】
ＬＤ制御部２６５は、前記タイミング信号生成部２４５で生成されたタイミング信号Ｓｓｈに同期して、受光器７３からのパワーモニタ信号Ｐｍｏｎをサンプル／ホールドし、バイアス信号Ｉｂｉａｓ、及び後述する駆動信号Ｉｄｒｖのスケール（最大振幅）を規定するスケール信号Ｉｓｃｌを生成する。ここでは、前記駆動電流Ｉｂに対応する信号がバイアス信号Ｉｂｉａｓに設定される。ここで生成されたバイアス信号Ｉｂｉａｓは加算部２６７に出力され、スケール信号Ｉｓｃｌは変調部２６６に出力される。また、ＬＤ制御部２６５は、例えば温度変動などに起因して半導体レーザのＩ−Ｌ特性における閾値電流Ｉｔｈ及び微分量子効率が変化すると、閾値電流Ｉｔｈの変化に対応してバイアス信号Ｉｂｉａｓを調整するとともに、微分量子効率の変化に対応してスケール信号Ｉｓｃｌを調整する。
【００７９】
変調部２６６は、図１３に示されるように、３つのＤ／Ａ変換器（２６６ａ，２６６ｂ，２６６ｃ）、３つのオンオフスイッチ（ＳＷ０，ＳＷ１，ＳＷ２）、及び電流加算器２６６ｄなどを備えている。
【００８０】
各Ｄ／Ａ変換器は一例として８ビットＤ／Ａ変換器であり、それぞれＬＤ制御部２６５からのスケール信号Ｉｓｃｌにより規定されたスケールで、照射レベル設定部２６２からの各パワー信号を電流信号に変換する。この場合には、Ｄ／Ａ変換器２６６ａは次の（１ａ）式に基づいてパワー信号Ｐ０Ｄａｔａを電流信号Ｉ０に変換し、Ｄ／Ａ変換器２６６ｂは次の（１ｂ）式に基づいてパワー信号Ｐ１Ｄａｔａを電流信号Ｉ１に変換し、Ｄ／Ａ変換器２６６ｃは次の（１ｃ）式に基づいてパワー信号Ｐ２Ｄａｔａを電流信号Ｉ２に変換する。
【００８１】
Ｉ０＝（Ｐ０Ｄａｔａ／２５５）×Ｉｓｃｌ ……（１ａ）
Ｉ１＝（Ｐ１Ｄａｔａ／２５５）×Ｉｓｃｌ ……（１ｂ）
Ｉ２＝（Ｐ２Ｄａｔａ／２５５）×Ｉｓｃｌ ……（１ｃ）
【００８２】
オンオフスイッチＳＷ０は、Ｄ／Ａ変換器２６６ａの出力段に配置され、復号部２６３からの変調信号Ｍｏｄ０に同期して、電流信号Ｉ０の電流加算器２６６ｄへの出力をオン／オフする。すなわち、電流信号Ｉ０はオンオフスイッチＳＷ０がオン状態のときにのみ電流加算器２６６ｄに出力される。ここでは一例として、オンオフスイッチＳＷ０は、変調信号Ｍｏｄ０が１（ハイレベル）のときにオン状態となり、０（ローレベル）のときにオフ状態となるように設定されているものとする。
【００８３】
オンオフスイッチＳＷ１は、Ｄ／Ａ変換器２６６ｂの出力段に配置され、復号部２６３からの変調信号Ｍｏｄ１に同期して、電流信号Ｉ１の電流加算器２６６ｄへの出力をオン／オフする。すなわち、電流信号Ｉ１はオンオフスイッチＳＷ１がオン状態のときにのみ電流加算器２６６ｄに出力される。ここでは一例として、オンオフスイッチＳＷ１は、変調信号Ｍｏｄ１が１のときにオン状態となり、０のときにオフ状態となるように設定されているものとする。
【００８４】
オンオフスイッチＳＷ２は、Ｄ／Ａ変換器２６６ｃの出力段に配置され、復号部２６３からの変調信号Ｍｏｄ２に同期して、電流信号Ｉ２の電流加算器２６６ｄへの出力をオン／オフする。すなわち、電流信号Ｉ２はオンオフスイッチＳＷ２がオン状態のときにのみ電流加算器２６６ｄに出力される。ここでは一例として、オンオフスイッチＳＷ２は、変調信号Ｍｏｄ２が１のときにオン状態となり、０のときにオフ状態となるように設定されているものとする。
【００８５】
電流加算器２６６ｄは、各オンオフスイッチの出力信号をそれぞれ加算し、加算結果をＬＤ変調電流信号Ｉｍｏｄとして出力する。すなわち、例えば各オンオフスイッチがいずれもオフ状態であれば、Ｉｍｏｄ＝０となり、オンオフスイッチＳＷ０のみがオン状態であれば、Ｉｍｏｄ＝Ｉ０となる。また、例えばオンオフスイッチＳＷ１のみがオン状態であれば、Ｉｍｏｄ＝Ｉ１となり、オンオフスイッチＳＷ２のみがオン状態であれば、Ｉｍｏｄ＝Ｉ２となる。
【００８６】
図１０に戻り、加算部２６７は、変調部２６６からのＬＤ変調電流信号ＩｍｏｄとＬＤ制御部２６５からのバイアス信号Ｉｂｉａｓとを加算する。すなわち、加算部２６７からは（Ｉｍｏｄ＋Ｉｂｉａｓ）が出力される。
【００８７】
増幅部２６８は、加算部２６７の出力信号Ｉｄを所定のゲインで増幅する。
【００８８】
遅延検出部２６４は、復号部２６３に入力される信号ｄＳ０とｄＳ１の遅延差を検出し、その検出結果を遅延検出信号Ｓｄｌｙ０，Ｓｄｌｙ１として遅延制御部２４８に出力する。
【００８９】
この遅延検出部２６４は、一例として図１４に示されるように、位相比較回路ｃ１、平滑回路ｃ２、及び比較回路ｃ３などを備えている。
【００９０】
位相比較回路ｃ１は、信号ｄＳ０の位相とｄＳ１の位相とを比較し、その比較結果を出力する。この位相比較回路ｃ１は、２つの信号（Ｓｄｉｆｆ０，Ｓｄｉｆｆ１）を出力する。ここでは、一例として図１５に示されるように、信号ｄＳ１の位相がｄＳ０の位相よりも遅れている場合には、信号ｄＳ０と信号ｄＳ１の排他的論理和に対応するパルス信号が信号Ｓｄｉｆｆ０として出力され、一例として図１６に示されるように、信号ｄＳ０の位相がｄＳ１の位相よりも遅れている場合には、信号ｄＳ０と信号ｄＳ１の論理積に対応するパルス信号が信号Ｓｄｉｆｆ１として出力されるように設定されている。
【００９１】
図１４に戻り、平滑回路ｃ２は、位相比較回路ｃ１の出力信号を平滑化する。ここでは、平滑回路ｃ２は２つの信号（Ｖｄｉｆｆ０，Ｖｄｉｆｆ１）を出力する。信号Ｖｄｉｆｆ０は信号Ｓｄｉｆｆ０の平滑結果であり、信号Ｖｄｉｆｆ１は信号Ｓｄｉｆｆ１の平滑結果である。
【００９２】
比較回路ｃ３は、平滑回路ｃ２の出力信号Ｖｄｉｆｆ０及びＶｄｉｆｆ１をそれぞれ予め設定されている基準信号Ｖｒｅｆと比較し、その比較結果をそれぞれ遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として遅延制御部２４８に出力する。ここでは、信号ｄＳ０とｄＳ１との間に遅延差がない場合には、Ｓｄｌｙ０＝０及びＳｄｌｙ１＝０となり、信号ｄＳ１がｄＳ０よりも遅れている場合（以下「＋遅延」ともいう）にはＳｄｌｙ０＝１及びＳｄｌｙ１＝０となり、信号ｄＳ０がｄＳ１よりも遅れている場合（以下「−遅延」ともいう）にはＳｄｌｙ０＝０及びＳｄｌｙ１＝１となるように基準信号Ｖｒｅｆが設定されている。
【００９３】
ここで、制御部２４０がＣＰＵ４０からの遅延情報取得要求を受信したときの制御部２４０における処理動作について図１７を用いて説明する。図１７のフローチャートは、制御部２４０によって実行される一連の処理アルゴリズムに対応し、ＣＰＵ４０からの遅延情報取得要求を受信すると、遅延情報取得処理がスタートする。なお、記録クロック信号Ｗｃｋは通常の記録時と同様に出力されているものとする。
【００９４】
最初のステップ４０１では、各パワー信号（Ｐ０Ｄａｔａ，Ｐ１Ｄａｔａ，Ｐ２Ｄａｔａ）がそれぞれ０となるように、制御部２６０に指示する。この指示は制御部２６０を介して照射レベル設定部２６２に通知され、各パワー信号は０となる。これにより、半導体レーザの異常発光を防止し、半導体レーザを破壊や劣化から保護することができる。
【００９５】
次のステップ４０３では、遅延調整部２４７での調整量が０となるように遅延制御部２４８に指示する。これにより、遅延制御部２４８は、各遅延検出信号に関係なく、符号化変調信号Ｓ０の調整量が０に対応する遅延設定信号Ｄｌｙ０、及び符号化変調信号Ｓ１の調整量が０に対応する遅延設定信号Ｄｌｙ１を遅延調整部２４７に出力する。
【００９６】
次のステップ４０５では、符号化変調信号Ｓ０の遅延カウンタＣ０、及び符号化変調信号Ｓ１の遅延カウンタＣ１をそれぞれ０クリアする。
【００９７】
次のステップ４０７では、テスト波形生成部２４９にテスト用波形情報信号の生成を指示する。これにより、テスト波形生成部２４９から変調信号生成・符号化部２４６にテスト用波形情報信号が出力される。そして、変調信号生成・符号化部２４６にて、テスト用波形情報信号に応じた符号化変調信号Ｓ０及びＳ１が生成され、遅延調整部２４７に出力される。遅延調整部２４７では、この符号化変調信号Ｓ０及びＳ１は調整されることなく、光ピックアップ装置２３に出力される。すなわち、ｄＳ０＝Ｓ０、ｄＳ１＝Ｓ１である。なお、遅延差の検出精度を向上させるために、一例として図１８に示されるように、符号化変調信号Ｓ０及びＳ１が同一周波数であり、かつ位相差が約（π／２）となるようなテスト用波形情報信号が好ましい。図１８に示される各符号化変調信号はそれぞれデューティが５０％であるが、これに限定されるものではない。
【００９８】
これにより、遅延調整部２４７から出力された信号ｄＳ０及びｄＳ１の光ピックアップ装置２３における遅延差が遅延検出部２６４にて検出され、遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として遅延検出部２６４から出力される。
【００９９】
次のステップ４０９では、遅延検出部２６４から出力された各遅延検出信号を遅延制御部２４８を介して取得する。
【０１００】
次のステップ４１１では、取得した遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１がいずれも０であるか否かを判断する。遅延検出信号Ｓｄｌｙ０又はＳｄｌｙ１が０でなければここでの判断は否定され、ステップ４１３に移行する。
【０１０１】
このステップ４１３では、遅延検出信号Ｓｄｌｙ０が１であるか否かを判断する。遅延検出信号Ｓｄｌｙ０が１であればここでの判断は肯定され、ステップ４１５に移行する。
【０１０２】
このステップ４１５では、遅延カウンタＣ０の値を＋１する。
【０１０３】
次のステップ４１７では、遅延調整部２４７での符号化変調信号Ｓ０に対する調整量がＣ０ステップ分となるように遅延制御部２４８に指示する。これにより、符号化変調信号Ｓ０の調整量をＣ０ステップ分に設定する遅延設定信号Ｄｌｙ０が遅延制御部２４８から遅延調整部２４７に出力される。そして、符号化変調信号Ｓ０はＣ０ステップ分だけ遅延して遅延調整部２４７から光ピックアップ装置２３に出力される。なお、符号化変調信号Ｓ１はそのままである。そして、前記ステップ４０９に戻る。
【０１０４】
一方、上記ステップ４１３において、遅延検出信号Ｓｄｌｙ０が１でなければ、ステップ４１３での判断は否定され、ステップ４１９に移行する。
【０１０５】
このステップ４１９では、遅延カウンタＣ１の値を＋１する。
【０１０６】
次のステップ４２１では、遅延調整部２４７での符号化変調信号Ｓ１に対する調整量がＣ１ステップ分となるように遅延制御部２４８に指示する。これにより、符号化変調信号Ｓ１の調整量をＣ１ステップ分に設定する遅延設定信号Ｄｌｙ１が遅延制御部２４８から遅延調整部２４７に出力される。そして、符号化変調信号Ｓ１はＣ１ステップ分だけ遅延して遅延調整部２４７から光ピックアップ装置２３に出力される。なお、符号化変調信号Ｓ０はそのままである。そして、前記ステップ４０９に戻る。
【０１０７】
取得した遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１がいずれも０となると、上記ステップ４１１での判断は肯定され、ステップ４２３に移行する。
【０１０８】
このステップ４２３では、遅延カウンタＣ０及び遅延カウンタＣ１の値を含む遅延情報を、光ピックアップ装置２３の現在のシーク位置情報とともにＲＡＭ２５０に格納する。そして、遅延情報取得処理を終了する。
【０１０９】
次に、上記のように構成されるＬＤ駆動回路ＬＤＤの記録時における作用を図１９及び図２０を用いて説明する。ここでは、前述したように、発光パワーが４つの加熱パルス（ＨＰ１，ＨＰ２，ＨＰ３，ＨＰ４）と４つの冷却パルス（ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４）とから構成されるマーク領域Ｍについて説明する（図６参照）。
【０１１０】
１．書き込み信号ｄＷｄａｔａが０から１に変化した後、時間Ｔｓｓが経過すると、信号ｄＳ０＝１、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝１となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ２＋Ｉｂｉａｓ）となり、発光パワーはＰｗとなる。
【０１１１】
２．変調信号Ｍｏｄ２が１に変更されてから時間Ｔｓｐが経過すると、信号ｄＳ０＝０、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号ＩｄはＩｂｉａｓとなり、発光パワーはＰｂとなる。
【０１１２】
３．変調信号Ｍｏｄ２が０に変更されてから時間Ｔｍｓが経過すると、信号ｄＳ０＝１、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝１となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ２＋Ｉｂｉａｓ）となり、発光パワーはＰｗとなる。
【０１１３】
４．変調信号Ｍｏｄ２が１に変更されてから時間Ｔｍｐが経過すると、信号ｄＳ０＝０、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号ＩｄはＩｂｉａｓとなり、発光パワーはＰｂとなる。
【０１１４】
５．変調信号Ｍｏｄ２が０に変更されてから時間Ｔｍｓが経過すると、信号ｄＳ０＝１、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝１となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ２＋Ｉｂｉａｓ）となり、発光パワーはＰｗとなる。
【０１１５】
６．変調信号Ｍｏｄ２が１に変更されてから時間Ｔｍｐが経過すると、信号ｄＳ０＝０、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号ＩｄはＩｂｉａｓとなり、発光パワーはＰｂとなる。
【０１１６】
７．変調信号Ｍｏｄ２が０に変更されてから時間Ｔｌｓが経過すると、信号ｄＳ０＝１、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝１となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ２＋Ｉｂｉａｓ）となり、発光パワーはＰｗとなる。
【０１１７】
８．変調信号Ｍｏｄ２が１に変更されてから時間Ｔｌｐが経過すると、信号ｄＳ０＝０、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号ＩｄはＩｂｉａｓとなり、発光パワーはＰｂとなる。
【０１１８】
９．書き込み信号ｄＷｄａｔａが１から０に変化すると、信号ｄＳ０＝１、ｄＳ１＝０となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝１、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ１＋Ｉｂｉａｓ）となり、発光パワーはＰｅとなる。
【０１１９】
これにより光ディスク１５の記録面には、一例として図２０に示されるように、先頭の加熱パルスＨＰ１によって形成された領域Ｒ１、２番目の加熱パルスＨＰ２によって形成された領域Ｒ２、３番目の加熱パルスＨＰ３によって形成された領域Ｒ３、及び最後の加熱パルスＨＰ４によって形成された領域Ｒ４が連続し、１つのマーク領域となる。
【０１２０】
《記録処理》
次に、ホストからの記録要求コマンドを受信したときの光ディスク装置２０における処理動作について図２１を用いて簡単に説明する。図２１のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、ホストから記録要求コマンドを受信すると、図２１のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、記録処理がスタートする。
【０１２１】
最初のステップ５０１では、記録速度に基づいてスピンドルモータ２２の回転を制御するための制御信号をモータドライバ２７に出力するとともに、ホストから記録要求コマンドを受信した旨を再生信号処理回路２８に通知する。また、ホストから受信したデータ（記録用データ）のバッファＲＡＭ３４への蓄積をバッファマネージャ３７に指示する。
【０１２２】
次のステップ５０３では、光ディスク１５の回転が所定の線速度に達していることを確認すると、サーボコントローラ３３に対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
【０１２３】
次のステップ５０５では、記録速度に基づいてＯＰＣ（Ｏｐｔｉｍｕｍ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）を行い、最適な記録パワーを取得する。すなわち、記録パワーを段階的に変化させつつ、ＰＣＡ（Ｐｏｗｅｒ Ｃａｌｉｂｒａｔｉｏｎ Ａｒｅａ）と呼ばれる試し書き領域に所定のデータを試し書きした後、それらのデータを順次再生し、例えばＲＦ信号から検出されたアシンメトリの値が予め実験等で求めた目標値とほぼ一致する場合を最も高い記録品質であると判断し、そのときの記録パワーを最適な記録パワーとする。
【０１２４】
次のステップ５０７では、再生信号処理回路２８からの前記アドレス情報に基づいて現在のアドレスを取得する。
【０１２５】
次のステップ５０９では、現在のアドレスと記録要求コマンドから抽出した目標アドレスとの差分（アドレス差）を算出する。
【０１２６】
次のステップ５１１では、アドレス差に基づいてシークが必要であるか否かを判断する。ここでは、前記シーク情報の一つとしてフラッシュメモリ３９に格納されている閾値を参照し、アドレス差が閾値を越えていれば、ここでの判断は肯定され、ステップ５１３に移行する。
【０１２７】
このステップ５１３では、アドレス差に応じたシークモータの制御信号をモータドライバ２７に出力する。これにより、シークモータが駆動し、シーク動作が行なわれる。そして、前記ステップ５０７に戻る。
【０１２８】
一方、前記ステップ５１１において、アドレス差が閾値を越えていなければ、ここでの判断は否定され、ステップ５１５に移行する。
【０１２９】
このステップ５１５では、前述した遅延情報取得要求を制御部２４０に出力する。これにより、現在のシーク位置における信号ｄＳ０及びｄＳ１の遅延情報が求められる。そして、信号ｄＳ０及びｄＳ１の遅延差を補正するための遅延設定信号が遅延制御部２４８から遅延調整部２４７に出力され、復号部２６３における信号ｄＳ０及びｄＳ１の遅延差がほぼ０となる。
【０１３０】
次のステップ５１７では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ５１９に移行する。
【０１３１】
このステップ５１９では、再生信号処理回路２８からのアドレス情報に基づいて現在のアドレスを取得する。そして、前記ステップ５１７に戻る。
【０１３２】
以下、前記ステップ５１７での判断が肯定されるまで、ステップ５１７→５１９の処理を繰り返し行なう。
【０１３３】
現在のアドレスが目標アドレスと一致すれば、前記ステップ５１７での判断は肯定され、ステップ５２１に移行する。
【０１３４】
このステップ５２１では、エンコーダ２５に書き込みを許可する。これにより、記録用データは、エンコーダ２５、変調信号生成回路２４及び光ピックアップ装置２３を介して光ディスク１５に書き込まれる。記録用データがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。
【０１３５】
《再生処理》
さらに、ホストから再生要求コマンドを受信したときの光ディスク装置２０における処理動作について図２２を用いて説明する。図２２のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、ホストから再生要求コマンドを受信すると、図２２のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、再生処理がスタートする。
【０１３６】
最初のステップ７０１では、再生速度に基づいてスピンドルモータ２２の回転を制御するための制御信号をモータドライバ２７に出力するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路２８に通知する。
【０１３７】
次のステップ７０３では、光ディスク１５の回転が所定の線速度に達していることを確認すると、サーボコントローラ３３に対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。
【０１３８】
次のステップ７０５では、再生信号処理回路２８からのアドレス情報に基づいて現在のアドレスを取得する。
【０１３９】
次のステップ７０７では、現在のアドレスと再生要求コマンドから抽出した目標アドレスとの差分（アドレス差）を算出する。
【０１４０】
次のステップ７０９では、前記ステップ５１１と同様にして、シークが必要であるか否かを判断する。シークが必要であれば、ここでの判断は肯定され、ステップ７１１に移行する。
【０１４１】
このステップ７１１では、アドレス差に応じたシークモータの制御信号をモータドライバ２７に出力する。そして、前記ステップ７０５に戻る。
【０１４２】
一方、前記ステップ７０９において、シークが必要でなければ、ステップ７０９での判断は否定され、ステップ７１３に移行する。
【０１４３】
このステップ７１３では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ７１５に移行する。
【０１４４】
このステップ７１５では、再生信号処理回路２８からのアドレス情報に基づいて現在のアドレスを取得する。そして、前記ステップ７１３に戻る。
【０１４５】
以下、前記ステップ７１３での判断が肯定されるまで、ステップ７１３→７１５の処理を繰り返し行なう。
【０１４６】
現在のアドレスが目標アドレスと一致すれば、前記ステップ７１３での判断は肯定され、ステップ７１７に移行する。
【０１４７】
このステップ７１７では、再生信号処理回路２８に読み取りを指示する。これにより、再生信号処理回路２８にて再生データが取得され、バッファＲＡＭ３４に格納される。この再生データはセクタ単位でバッファマネージャ３７及びインターフェース３８を介してホストに転送される。そして、ホストから指定されたデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。
【０１４８】
以上の説明から明らかなように、本第１の実施形態に係る光ディスク装置では、ＣＰＵ４０と該ＣＰＵ４０にて実行されるプログラムとによって処理装置が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、ＣＰＵ４０によるプログラムに従う上記処理によって実現した処理装置の少なくとも一部をハードウェアによって構成することとしても良いし、あるいは全てをハードウェアによって構成することとしても良い。
【０１４９】
また、変調信号生成回路２４とフレキシブルケーブルＦＣとＬＤ駆動回路ＬＤＤとによって本発明に係る光源駆動装置が構成されている。また、遅延調整部２４７と遅延制御部２４８とによって遅延補正手段が構成されている。
【０１５０】
そして、変調信号生成・符号化部２４６の処理動作によって本発明に係る駆動信号生成方法の第１工程が実施され、復号部２６３の処理動作によって第２工程が実施され、変調部２６６の処理動作によって第３工程が実施されている。
【０１５１】
以上説明したように、本第１の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによると、変調信号生成・符号化部２４６にて変調信号を所定の符号化規則にしたがって符号化し、復号部２６３にて符号化変調信号を変調信号に復号している。これにより、変調信号生成回路２４からＬＤ駆動回路ＬＤＤに供給される信号の数が減少し、フレキシブルケーブルＦＣの小型化を促進することができる。また、変調信号生成回路２４及びＬＤ駆動回路ＬＤＤをそれぞれ集積回路化した場合にはピン数をそれぞれ低減することができ、各集積回路の低コスト化及び小型化を図ることができる。従って、結果として、大型化及び高コスト化を招くことなく、光ディスクに対して記録品質に優れた記録を行なうことができる。
【０１５２】
また、変調信号生成回路２４から出力される信号ｄＳ０及びｄＳ１は、符号化変調信号Ｓ０及びＳ１に対して、変調信号生成回路２４とＬＤ駆動回路ＬＤＤとの間の伝送路での信号遅延差を相殺するような調整がすでになされている信号であるため、ＬＤ駆動回路ＬＤＤでは精度良く半導体レーザを駆動することができる。
【０１５３】
また、本第１の実施形態に係る光ディスク装置２３によると、変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによって、半導体レーザを精度良く駆動することができるため、光ディスクに対して記録品質に優れた記録を行なうことが可能となる。
【０１５４】
なお、上記第１の実施形態の遅延検出部２６４において、図２３に示されるように、前述した比較回路ｃ３に代えて、信号Ｖｄｉｆｆ０及びＶｄｉｆｆ１をそれぞれデジタル信号に変換するＡ／Ｄ変換回路ｃ４を用いても良い。これにより、検出時間を短縮することが可能となる。また、このＡ／Ｄ変換回路ｃ４を変調信号生成回路２４側に配置しても良い。なお、この場合には、制御部２４０は遅延情報取得処理の際に、前記ステップ４０９に先立って、Ａ／Ｄ変換回路ｃ４の各出力信号から、信号ｄＳ０とｄＳ１との間の遅延差に関する情報を取得する処理が必要となる。
【０１５５】
また、上記第１の実施形態において、図２４に示されるように、前述した遅延検出部２６４に代えて、復号部２６３から出力される変調信号（Ｍｏｄ０，Ｍｏｄ１，Ｍｏｄ２）に基づいて遅延検出を行なう遅延検出部２６４’を用いても良い。ここで、遅延検出部２６４’の作用について図２５〜図２７を用いて説明する。なお、信号ｄＳ０及びｄＳ１は互いに同一周波数であり、かつ遅延調整部２４７から出力されるときの信号ｄＳ０とｄＳ１との位相差が９０°であるものとする。
【０１５６】
一例として図２５に示されるように、遅延検出部２６４’における信号ｄＳ０とｄＳ１との位相差が９０°のまま、すなわち遅延差が０であれば、変調信号Ｍｏｄ０のパルス幅Ｗ０、変調信号Ｍｏｄ１のパルス幅Ｗ１、及び変調信号Ｍｏｄ２のパルス幅Ｗ２は、互いに等しくなる。
【０１５７】
また、一例として図２６に示されるように、遅延検出部２６４’における信号ｄＳ０とｄＳ１との位相差が（９０°＋δ１）、すなわち＋遅延があり、その遅延差がδ１であれば、変調信号Ｍｏｄ０のパルス幅Ｗ０と変調信号Ｍｏｄ２のパルス幅Ｗ２とは互いに等しいが、変調信号Ｍｏｄ１のパルス幅Ｗ１よりも小さくなる。すなわち、Ｗ０＝Ｗ２＜Ｗ１となる。
【０１５８】
さらに、一例として図２７に示されるように、遅延検出部２６４’における信号ｄＳ０とｄＳ１との位相差が（９０°−δ２）、すなわち−遅延があり、その遅延差がδ２であれば、変調信号Ｍｏｄ０のパルス幅Ｗ０と変調信号Ｍｏｄ２のパルス幅Ｗ２とは互いに等しいが、変調信号Ｍｏｄ１のパルス幅Ｗ１よりも大きくなる。すなわち、Ｗ０＝Ｗ２＞Ｗ１となる。
【０１５９】
そこで、遅延検出部２６４’を一例として図２８（Ａ）及び図２８（Ｂ）に示されるように、２つの平滑回路（ｃ５，ｃ６）、及び比較回路ｃ７を含んで構成することができる。図２８（Ａ）に示される遅延検出部２６４’では、平滑回路ｃ５は変調信号Ｍｏｄ０を平滑化し、平滑回路ｃ６は変調信号Ｍｏｄ１を平滑化する。比較回路ｃ７は平滑回路ｃ５の出力信号Ｖｄｃ０及び平滑回路ｃ６の出力信号Ｖｄｃ１をそれぞれ基準電圧Ｖｒｅｆ（図２９参照）と比較し、その比較結果をそれぞれ遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として出力する。ここでは、上記第１の実施形態と同様に、信号ｄＳ０とｄＳ１との間に遅延差がない場合には、Ｓｄｌｙ０＝０及びＳｄｌｙ１＝０となり、＋遅延の場合には、Ｓｄｌｙ０＝１及びＳｄｌｙ１＝０となり、−遅延の場合には、Ｓｄｌｙ０＝０及びＳｄｌｙ１＝１となるように基準信号Ｖｒｅｆが設定されている。
【０１６０】
また、図２８（Ｂ）に示される遅延検出部２６４’では、平滑回路ｃ５は変調信号Ｍｏｄ２を平滑化し、平滑回路ｃ６は変調信号Ｍｏｄ１を平滑化する。比較回路ｃ７は平滑回路ｃ５の出力信号Ｖｄｃ２及び平滑回路ｃ６の出力信号Ｖｄｃ１をそれぞれ基準電圧Ｖｒｅｆと比較し、その比較結果をそれぞれ遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として出力する。変調信号Ｍｏｄ０のパルス幅Ｗ０と変調信号Ｍｏｄ２のパルス幅Ｗ２とは互いに等しいため、図２８（Ａ）に示される遅延検出部２６４’から出力される各遅延検出信号と、図２８（Ｂ）に示される遅延検出部２６４’から出力される各遅延検出信号とは同じである。
【０１６１】
また、この場合に、遅延検出部２６４’は、一例として図３０に示されるように、いわゆるチャージポンプＣＰ、及び比較回路ｃ８を含んで構成しても良い。このチャージポンプＣＰは３つのオンオフスイッチ（ＳＷｃ１，ＳＷｃ２，ＳＷｃ３）、抵抗Ｒ及びコンデンサＣなどを含んでいる。オンオフスイッチＳＷｃ１がオン状態になるとコンデンサＣは充電され、オンオフスイッチＳＷｃ２がオン状態になるとコンデンサＣは放電される。オンオフスイッチＳＷｃ３はリセットスイッチである。比較回路ｃ８はチャージポンプＣＰの出力信号と基準電圧Ｖｓｔｄとを比較し、その比較結果を遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として出力する。オンオフスイッチＳＷｃ１は変調信号Ｍｏｄ１が０のときにオフ状態となり、１のときオン状態となるように設定されている。オンオフスイッチＳＷｃ２は変調信号Ｍｏｄ１が０のときにオフ状態となり、１のときにオン状態となるように設定されている。そこで、変調信号Ｍｏｄ０のパルス幅Ｗ０と変調信号Ｍｏｄ１のパルス幅Ｗ１とが等しい場合にはチャージポンプＣＰの出力信号は基準電圧Ｖｓｔｄと等しくなる。また、パルス幅Ｗ０がパルス幅Ｗ１よりも小さい場合にはチャージポンプＣＰの出力信号は基準電圧Ｖｓｔｄよりも大きくなる。さらに、パルス幅Ｗ０がパルス幅Ｗ１よりも大きい場合にはチャージポンプＣＰの出力信号は基準電圧Ｖｓｔｄよりも小さくなる。これにより、比較回路ｃ８は、信号ｄＳ０とｄＳ１との間に遅延差がない場合には遅延検出信号Ｓｄｌｙ０＝０及びＳｄｌｙ１＝０を出力し、＋遅延の場合には遅延検出信号Ｓｄｌｙ０＝１及びＳｄｌｙ１＝０を出力し、−遅延の場合には遅延検出信号Ｓｄｌｙ０＝０及びＳｄｌｙ１＝１を出力する。
【０１６２】
また、上記第１の実施形態において、図３１に示されるように、遅延制御部２４８で生成された遅延設定信号Ｄｌｙ０，Ｄｌｙ１を波形生成部２４３’に出力し、波形生成部２４３’において、各遅延設定信号に応じて波形情報信号を補正しても良い。この場合には、遅延調整部２４７は不要となる。波形生成部２４３’は、一例として図３２に示されるように、＋遅延の場合には、その遅延量ｄ０に応じてＴｓｓ及びＴｓｐを補正し、それぞれＴｓｓ’（＝Ｔｓｓ−ｄ０）及びＴｓｐ’（＝Ｔｓｐ＋ｄ０）とする。これにより、変調信号生成・符号化部２４６で生成される符号化変調信号Ｓ１は、すでに遅延調整がなされた信号となる。すなわち、符号化変調信号Ｓ０及びＳ１は、上記第１の実施形態における遅延調整部２４７の出力信号ｄＳ０及びｄＳ１とそれぞれ等しくなる。また、波形生成部２４３’は、一例として図３３に示されるように、−遅延の場合には、その遅延量ｄ１に応じてＴｓｐを補正し、Ｔｓｐ’（＝Ｔｓｐ−ｄ１）とする。これにより、変調信号生成・符号化部２４６で生成される符号化変調信号Ｓ０は、すでに遅延調整がなされた信号となる。すなわち、符号化変調信号Ｓ０及びＳ１は、上記第１の実施形態における遅延調整部２４７の出力信号ｄＳ０及びｄＳ１とそれぞれ等しくなる。この場合には、波形生成部２４３’と遅延制御部２４８とによって遅延補正手段が構成されることとなる。
【０１６３】
なお、上記第１の実施形態では、遅延差に応じて符号化変調信号Ｓ０又はＳ１を調整する場合について説明したが、これに限らず、符号化変調信号Ｓ０及びＳ１の両方を調整しても良い。
【０１６４】
また、上記第１の実施形態では、遅延差に応じて符号化変調信号Ｓ０又はＳ１を遅らせることにより遅延差を調整する場合について説明したが、これに限らず、遅延差に応じて符号化変調信号Ｓ０又はＳ１を進ませることにより遅延差を調整しても良い。
【０１６５】
また、上記第１の実施形態では、記録の際に遅延情報取得処理を行なう場合について説明したが、本発明がこれに限定されるものではない。例えば、記録の際に、ＣＰＵ４０はそのときのシーク位置に対応する遅延情報がＲＡＭ２５０に格納されている場合には、該遅延情報に基づいて遅延設定信号を生成するように遅延制御部２４８に指示しても良い。さらに、例えば光ディスク装置の調整工程などにおいて、予め設定されたピックアップ装置２３のシーク位置毎に遅延情報取得処理を行ない、得られた遅延情報をシーク位置に対応付けてフラッシュメモリ３９のデータ領域に格納しておき、光ディスク装置に電源が投入されたときに、ＲＡＭ２５０に転送しても良い。なお、工場出荷後に遅延情報取得処理を行なわないことが明確な場合には、例えば工場出荷時に遅延検出部２６４を外してもよい。
【０１６６】
また、上記第１の実施形態において、遅延検出部２６４に代えて、モニタ信号Ｐｍｏｎに基づいて遅延差を検出しても良い。
【０１６７】
また、上記第１の実施形態において、遅延検出結果をシリアルデータとして光ピックアップ装置２３から変調信号生成回路２４に供給しても良い。
【０１６８】
《第２の実施形態》
次に、本発明の第２の実施形態を図３４〜図４０に基づいて説明する。
【０１６９】
この第２の実施形態は、図３４に示されるように、前述した遅延調整部２４７に代えてパルス幅調整部２５１を用い、前述した遅延制御部２４８に代えてパルス幅制御部２５２を用い、図３５に示されるように、前述した遅延検出部２６４に代えてパルス幅検出部２７１を用いる点に特徴を有する。その他の構成は、前述した第１の実施形態と同様である。従って、以下においては、第１の実施形態との相違点を中心に説明するとともに、前述した第１の実施形態と同一若しくは同等の構成部分については同一の符号を用い、その説明を簡略化し若しくは省略するものとする。
【０１７０】
パルス幅制御部２５２は、ＣＰＵ４０からのパルス幅情報取得要求に応じて、パルス幅調整部２５１から出力された信号ｄＳ０及びｄＳ１の光ピックアップ装置２３におけるパルス幅情報を取得し、ＲＡＭ２５０に格納する。また、パルス幅制御部２５２は、記録に際して、ＲＡＭ２５０に格納されているパルス幅情報に基づいて、変調信号生成・符号化部２４６から出力される符号化変調信号Ｓ０を調整するためのパルス幅設定信号Ｐｌｓ０、及び符号化変調信号Ｓ１を調整するためのパルス幅設定信号Ｐｌｓ１を生成する。ここで生成された各パルス幅設定信号は、それぞれパルス幅調整部２５１に出力される。
【０１７１】
パルス幅調整部２５１は、各パルス幅設定信号に応じて各符号化変調信号を調整する。このパルス幅調整部２５１は、一例として図３６に示されるように、符号化変調信号Ｓ０のパルス幅を調整するパルス幅調整回路Ｐ０、及び符号化変調信号Ｓ１のパルス幅を調整するパルス幅調整回路Ｐ１などを備えている。
【０１７２】
パルス幅調整回路Ｐ０は、符号化変調信号Ｓ０を順次遅延させるために直列に配置されたｎ段の遅延回路（Ｄ０１〜Ｄ０ｎ）と、符号化変調信号Ｓ０及び各遅延回路の出力信号（Ｓ０１〜Ｓ０ｎ）のうち、パルス幅制御部２５２からのパルス幅設定信号Ｐｌｓ０にて指定された２つの信号の論理和信号を生成する論理和生成回路Ｌ０ａと、符号化変調信号Ｓ０及び各遅延回路の出力信号（Ｓ０１〜Ｓ０ｎ）のうち、パルス幅制御部２５２からのパルス幅設定信号Ｐｌｓ０にて指定された２つの信号の論理積信号を生成する論理積生成回路Ｌ０ｂなどを含んでいる。なお、論理和生成回路Ｌ０ａ及び論理積生成回路Ｌ０ｂは一方が選択されるようになっている。図３７には、一例として信号Ｓ０とＳ０１の論理積信号、及び信号Ｓ０１とＳ０２の論理和信号が示されている。
【０１７３】
パルス幅調整回路Ｐ１は、符号化変調信号Ｓ１を順次遅延させるために直列に配置されたｎ段の遅延回路（Ｄ１１〜Ｄ１ｎ）と、符号化変調信号Ｓ１及び各遅延回路の出力信号（Ｓ１１〜Ｓ１ｎ）のうち、パルス幅制御部２５２からのパルス幅設定信号Ｐｌｓ１にて指定された２つの信号の論理和信号を生成する論理和生成回路Ｌ１ａと、符号化変調信号Ｓ１及び各遅延回路の出力信号（Ｓ１１〜Ｓ１ｎ）のうち、パルス幅制御部２５２からのパルス幅設定信号Ｐｌｓ１にて指定された２つの信号の論理積信号を生成する論理積生成回路Ｌ１ｂなどを含んでいる。なお、論理和生成回路Ｌ１ａ及び論理積生成回路Ｌ１ｂは一方が選択されるようになっている。
【０１７４】
なお、各遅延回路はそれぞれ入力信号を１ステップだけ遅延させて出力する特性を有している。
【０１７５】
パルス幅検出部２７１は、図３８に示されるように、信号ｄＳ０のパルス幅を検出するパルス幅検出回路Ｍ０、及び信号ｄＳ１のパルス幅を検出するパルス幅検出回路Ｍ１などを備えている。
【０１７６】
パルス幅検出回路Ｍ０は、信号ｄＳ０を所定のレベルでスライスし二値化する二値化回路２７１ａ０、該二値化回路２７１ａ０の出力信号を平滑化する平滑回路２７１ｂ０、及び該平滑回路２７１ｂ０の出力信号をＡ／Ｄ変換し、パルス幅検出信号Ｓｐｌｓ０として出力するＡ／Ｄ変換器２７１ｃ０を含んでいる。このパルス幅検出信号Ｓｐｌｓ０はパルス幅制御部２５２に出力される。そこで、一例として図３９に示されるように、信号ｄＳ０をスライスレベルＳＬで二値化したときに、信号ｄＳ０のなまりなどに起因して、二値化回路２７１ａ０の出力信号Ｓｍ０のパルス幅Ｗｍが、予定パルス幅Ｗｍｓよりも大きくなると、平滑回路２７１ｂ０の出力信号Ｓｍ１は、信号ｄＳ０になまりがないときに比べて大きくなる。なお、図３９には、信号ｄＳ０になまりがないときの信号波形が点線で示されている。
【０１７７】
パルス幅検出回路Ｍ１は、信号ｄＳ１を所定のレベルでスライスし二値化する二値化回路２７１ａ１、該二値化回路２７１ａ１の出力信号を平滑化する平滑回路２７１ｂ１、及び該平滑回路２７１ｂ１の出力信号をＡ／Ｄ変換し、パルス幅検出信号Ｓｐｌｓ１として出力するＡ／Ｄ変換器２７１ｃ１を含んでいる。このパルス幅検出信号Ｓｐｌｓ１はパルス幅制御部２５２に出力される。
【０１７８】
パルス幅制御部２５２は、光ピックアップ装置２３からの各パルス幅検出信号に基づいて、符号化変調信号Ｓ０のパルス幅を調整するためのパルス幅設定信号Ｐｌｓ０及び符号化変調信号Ｓ１のパルス幅を調整するためのパルス幅設定信号Ｐｌｓ１をそれぞれ生成する。ここで生成された各パルス幅設定信号は、それぞれパルス幅調整部２５１に出力される。
【０１７９】
ここで、制御部２４０がＣＰＵ４０からのパルス幅情報取得要求を受信したときの制御部２４０における処理動作について図４０を用いて説明する。図４０のフローチャートは、制御部２４０によって実行される一連の処理アルゴリズムに対応し、ＣＰＵ４０からのパルス幅情報取得要求を受信すると、パルス幅情報取得処理がスタートする。なお、記録クロック信号Ｗｃｋは通常の記録時と同様に出力されているものとする。このパルス幅情報取得要求は、例えば、記録の際に、シーク動作が完了したときにＣＰＵ４０から出力される。
【０１８０】
最初のステップ８０１では、各パワー信号（Ｐ０Ｄａｔａ，Ｐ１Ｄａｔａ，Ｐ２Ｄａｔａ）がそれぞれ０となるように、制御部２６０に指示する。この指示は、制御部２６０を介して照射レベル設定部２６２に通知され、各パワー信号は０となる。これにより、半導体レーザの異常発光を防止し、半導体レーザを破壊や劣化から保護することができる。
【０１８１】
次のステップ８０３では、パルス幅調整部２５１での符号化変調信号Ｓ０及びＳ１に対するパルス幅調整量が０となるようにパルス幅制御部２５２に指示する。これにより、パルス幅制御部２５２は、パルス幅検出信号Ｓｐｌｓ０，Ｓｐｌｓ１に関係なく、符号化変調信号Ｓ０のパルス幅調整量を０に設定するパルス幅設定信号Ｐｌｓ０、及び符号化変調信号Ｓ１のパルス幅調整量を０に設定するパルス幅設定信号Ｐｌｓ１をパルス幅調整部２５１にそれぞれ出力する。
【０１８２】
次のステップ８０５では、符号化変調信号Ｓ０のパルス幅調整カウンタＣ０、符号化変調信号Ｓ１のパルス幅調整カウンタＣ１を０クリアする。
【０１８３】
次のステップ８０７では、テスト波形生成部２４９にテスト用波形情報信号の生成を指示する。これにより、テスト波形生成部２４９から変調信号生成・符号化部２４６にテスト用波形情報信号が出力される。そして、変調信号生成・符号化部２４６にて、テスト用波形情報信号に応じた符号化変調信号Ｓ０及びＳ１が生成され、パルス幅調整部２５１に出力される。パルス幅調整部２５１では、この符号化変調信号Ｓ０及びＳ１は調整されることなく、光ピックアップ装置２３に出力される。すなわち、ｄＳ０＝Ｓ０、ｄＳ１＝Ｓ１である。
【０１８４】
これにより、パルス幅調整部２５１から出力された信号ｄＳ０及びｄＳ１の光ピックアップ装置２３におけるパルス幅がそれぞれパルス幅検出部２７１にて検出され、パルス幅検出信号Ｓｐｌｓ０及びＳｐｌｓ１としてパルス幅検出部２７１から出力される。
【０１８５】
次のステップ８０９では、パルス幅検出部２７１で検出されたパルス幅検出信号Ｓｐｌｓ０をパルス幅制御部２５２を介して取得する。
【０１８６】
次のステップ８１１では、取得したパルス幅検出信号Ｓｐｌｓ０と予定パルス幅に対応したパルス幅検出信号Ｓｐ０との差ΔＰ０を求める。なお、予定パルス幅に対応したパルス幅検出信号Ｓｐ０は予め取得され、ＲＡＭ２５０に格納されている。
【０１８７】
次のステップ８１３では、ΔＰ０の絶対値が予め設定されている許容値Ｗｐ０以下であるか否かを判断する。ΔＰ０の絶対値が許容値Ｗｐ０を超えていればここでの判断は否定され、ステップ８１５に移行する。
【０１８８】
このステップ８１５では、パルス幅調整カウンタＣ０の値を＋１する。
【０１８９】
次のステップ８１７では、ΔＰ０が０未満であるか否かを判断する。ΔＰ０が０未満であればここでの判断は肯定され、ステップ８１９に移行する。
【０１９０】
このステップ８１９では、パルス幅調整カウンタＣ０の値を参照し、符号化変調信号Ｓ０のパルス幅がＣ０ステップ分だけ拡大するようにパルス幅設定信号Ｐｌｓ０を設定する。これにより、符号化変調信号Ｓ０はパルス幅調整部２５１にてパルス幅がＣ０ステップ分だけ拡大されて光ピックアップ装置２３に出力される。そして、前記ステップ８０９に戻る。
【０１９１】
一方、上記ステップ８１７において、ΔＰ０が０以上であれば、ステップ８１７での判断は否定され、ステップ８２１に移行する。
【０１９２】
このステップ８２１では、パルス幅調整カウンタＣ０の値を参照し、符号化変調信号Ｓ０のパルス幅がＣ０ステップ分だけ縮小するようにパルス幅設定信号Ｐｌｓ０を設定する。これにより、符号化変調信号Ｓ０はパルス幅調整部２５１にてパルス幅がＣ０ステップ分だけ縮小されて光ピックアップ装置２３に出力される。そして、前記ステップ８０９に戻る。
【０１９３】
ΔＰ０の絶対値が許容値Ｗｐ０以下となると、上記ステップ８１３での判断は肯定され、ステップ８３１に移行する。
【０１９４】
このステップ８３１では、パルス幅検出部２７１で検出されたパルス幅検出信号Ｓｐｌｓ１をパルス幅制御部２５２を介して取得する。
【０１９５】
次のステップ８３３では、取得したパルス幅検出信号Ｓｐｌｓ１と予定パルス幅に対応したパルス幅検出信号Ｓｐ１との差ΔＰ１を求める。なお、予定パルス幅に対応したパルス幅検出信号Ｓｐ１は予め取得され、ＲＡＭ２５０に格納されている。
【０１９６】
次のステップ８３５では、ΔＰ１の絶対値が予め設定されている許容値Ｗｐ１以下であるか否かを判断する。ΔＰ１の絶対値が許容値Ｗｐ１を超えていればここでの判断は否定され、ステップ８３７に移行する。
【０１９７】
このステップ８３７では、パルス幅調整カウンタＣ１の値を＋１する。
【０１９８】
次のステップ８３９では、ΔＰ１が０未満であるか否かを判断する。ΔＰ１が０未満であればここでの判断は肯定され、ステップ８４１に移行する。
【０１９９】
このステップ８４１では、パルス幅調整カウンタＣ１の値を参照し、符号化変調信号Ｓ１のパルス幅がＣ１ステップ分だけ拡大するようにパルス幅設定信号Ｐｌｓ１を設定する。これにより、符号化変調信号Ｓ１はパルス幅調整部２５１にてパルス幅がＣ１ステップ分だけ拡大されて光ピックアップ装置２３に出力される。そして、前記ステップ８３１に戻る。
【０２００】
一方、上記ステップ８３９において、ΔＰ１が０以上であれば、ステップ８３９での判断は否定され、ステップ８４３に移行する。
【０２０１】
このステップ８４３では、パルス幅調整カウンタＣ１の値を参照し、符号化変調信号Ｓ１のパルス幅がＣ１ステップ分だけ縮小するようにパルス幅設定信号Ｐｌｓ１を設定する。これにより、符号化変調信号Ｓ１はパルス幅調整部２５１にてパルス幅がＣ１ステップ分だけ縮小されて光ピックアップ装置２３に出力される。そして、前記ステップ８３１に戻る。
【０２０２】
ΔＰ１の絶対値が許容値Ｗｐ１以下となると、上記ステップ８３５での判断は肯定され、ステップ８５１に移行する。
【０２０３】
このステップ８５１では、パルス幅調整カウンタＣ０及びＣ１の値を含むパルス幅情報を、光ピックアップ装置２３の現在のシーク位置情報とともにＲＡＭ２５０に格納する。そして、パルス幅情報取得処理を終了する。
【０２０４】
以上の説明から明らかなように、本第２の実施形態に係る光ディスク装置では、第１の実施形態に係る光ディスク装置と同様に、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって処理装置が実現されている。そして、第１の実施形態に係る光ディスク装置と同様にして記録及び再生処理が行われる。
【０２０５】
また、第１の実施形態と同様に、変調信号生成回路２４とフレキシブルケーブルＦＣとＬＤ駆動回路ＬＤＤとによって本発明に係る光源駆動装置が構成されている。またパルス幅調整部２５１とパルス幅制御部２５２とによってパルス幅変動補正手段が構成されている。
【０２０６】
そして第１の実施形態と同様に、変調信号生成・符号化部２４６の処理動作によって本発明に係る駆動信号生成方法の第１工程が実施され、復号部２６３の処理動作によって第２工程が実施され、変調部２６６の処理動作によって第３工程が実施されている。
【０２０７】
以上説明したように、本第２の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによると、変調信号生成・符号化部２４６にて変調信号を所定の符号化規則にしたがって符号化し、復号部２６３にて符号化変調信号を変調信号に復号している。これにより、第１の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤと同様な効果を得ることができる。
【０２０８】
また、変調信号生成回路２４から出力される信号ｄＳ０及びｄＳ１は、符号化変調信号Ｓ０及びＳ１に対して、フレキシブルケーブルＦＣでのパルス幅変動を相殺するような調整がすでになされている信号であるため、ＬＤ駆動回路ＬＤＤでは精度良く半導体レーザを駆動することができる。
【０２０９】
また、本第２の実施形態に係る光ディスク装置によると、変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによって、半導体レーザを精度良く駆動することができるため、第１の実施形態に係る光ディスク装置と同様な効果を得ることができる。
【０２１０】
なお、上記第２の実施形態では、パルス幅情報取得処理において、ΔＰ０の絶対値の許容値とΔＰ１の絶対値の許容値とが異なる場合について説明したが、これに限らず、ΔＰ０の絶対値の許容値とΔＰ１の絶対値の許容値とが同じであっても良い。
【０２１１】
また、上記第２の実施形態のパルス幅検出部２７１において、図４１に示されるように、前述したＡ／Ｄ変換器２７１ｃ０及びＡ／Ｄ変換器２７１ｃ１に代えて、それぞれ比較回路２７１ｄ０及び比較回路２７１ｄ１を用いても良い。比較回路２７１ｄ０は平滑回路２７１ｂ０の出力信号と基準信号Ｖｒｅｆ０とを比較し、その比較結果をパルス幅検出信号Ｓｐｌｓ０ａ及びＳｐｌｓ０ｂとして出力する。ここでは、信号ｄＳ０のパルス幅が予定パルス幅と同じ場合にはＳｐｌｓ０ａ＝０及びＳｐｌｓ０ｂ＝０が出力され、信号ｄＳ０のパルス幅が予定パルス幅よりも長い場合にはＳｐｌｓ０ａ＝１及びＳｐｌｓ０ｂ＝０が出力され、信号ｄＳ０のパルス幅が予定パルス幅よりも短い場合にはＳｐｌｓ０ａ＝０及びＳｐｌｓ０ｂ＝１が出力されるように設定されている。比較回路２７１ｄ１は平滑回路２７１ｂ１の出力信号と基準信号Ｖｒｅｆ１とを比較し、その比較結果をパルス幅検出信号Ｓｐｌｓ１ａ及びＳｐｌｓ１ｂとして出力する。ここでは、信号ｄＳ１のパルス幅が予定パルス幅と同じ場合にはＳｐｌｓ１ａ＝０及びＳｐｌｓ１ｂ＝０が出力され、信号ｄＳ１のパルス幅が予定パルス幅よりも長い場合にはＳｐｌｓ１ａ＝１及びＳｐｌｓ１ｂ＝０が出力され、信号ｄＳ１のパルス幅が予定パルス幅よりも短い場合にはＳｐｌｓ１ａ＝０及びＳｐｌｓ１ｂ＝１が出力されるように設定されている。
【０２１２】
この場合には、上記パルス幅情報取得処理における制御部２４０の処理を一部簡略化することができる。
【０２１３】
また、上記第２の実施形態において、図４２に示されるように、前述したパルス幅検出部２７１に代えて、復号部２６３から出力される変調信号（Ｍｏｄ０，Ｍｏｄ１，Ｍｏｄ２）に基づいてパルス幅検出を行なうパルス幅検出部２７１’を用いても良い。例えば図４３に示されるように、信号ｄＳ０のパルス幅がｄ０だけ長くなると、それに対応して変調信号Ｍｏｄ２のパルス幅がｄ０だけ長くなる。また、例えば図４４に示されるように、信号ｄＳ１のパルス幅がｄ１だけ長くなると、それに対応して変調信号Ｍｏｄ０のパルス幅がｄ１だけ短くなる。なお、図４３及び図４４では、信号ｄＳ０及びｄＳ１は互いに同一周波数であり、かつパルス幅調整部２５１から出力されるときの信号ｄＳ０とｄＳ１との位相差が（π／２）である場合について示されている。
【０２１４】
また、上記第２の実施形態において、図４５に示されるように、パルス幅制御部２５２で生成されたパルス幅設定信号Ｐｌｓ０，Ｐｌｓ１を波形生成部２４３”に出力し、波形生成部２４３”において、各パルス幅設定信号に応じて波形情報信号を補正しても良い。例えば、パルス幅設定信号Ｐｌｓ０に応じて符号化変調信号Ｓ０のパルス幅をｄ０だけ縮小する場合には、波形生成部２４３”は、前記Ｔｓｐ、Ｔｍｐ、及びＴｌｐからｄ０を減算するとともに、前記Ｔｍｓ、Ｔｌｓ、及びＴｅｓにｄ０を加算した波形情報信号を生成する。また、パルス幅設定信号Ｐｌｓ１に応じて符号化変調信号Ｓ１のパルス幅をｄ１だけ縮小する場合には、波形生成部２４３”は、前記Ｔｓｓにｄ１を加算するとともに、前記Ｔｓｐからｄ１を減算した波形情報信号を生成する。この場合には、変調信号生成・符号化部２４６からは、パルス幅が調整された符号化変調信号Ｓ０及びＳ１が出力されることとなる。すなわち、符号化変調信号Ｓ０及びＳ１は、上記第２の実施形態におけるパルス幅調整部２５１の出力信号ｄＳ０及びｄＳ１とそれぞれ等しくなる。従って、パルス幅調整部２５１は不要となる。この場合には、波形生成部２４３”とパルス幅制御部２５２とによってパルス幅変動補正手段が構成されることとなる。
【０２１５】
また、上記第２の実施形態において、図４６に示されるように、前述したパルス幅検出部２７１に代えて、モニタ信号Ｐｍｏｎに基づいてパルス幅検出を行なうパルス幅検出部２７１”を用いても良い。このパルス幅検出部２７１”は、モニタ信号Ｐｍｏｎに含まれる高周波成分を除去するローパスフィルタ（ＬＰＦ）２７１ｇ、該ＬＰＦ２７１ｇの出力信号をＡ／Ｄ変換し、パルス幅検出信号Ｓｐｌｓとして出力するＡ／Ｄ変換器２７１ｈなどを有している。例えば、パワー信号Ｐ０Ｄａｔａ＝０、及びＰ０Ｄａｔａ＝０に設定するとともに、パワー信号Ｐ２Ｄａｔａに所定の値を設定し、そのときの変調信号Ｍｏｄ２のパルス幅を検出することにより、信号ｄＳ０のパルス幅を知ることができる。
【０２１６】
また、上記第２の実施形態では、記録の際にパルス幅情報取得処理を行なう場合について説明したが、本発明がこれに限定されるものではない。例えば、記録の際に、ＣＰＵ４０はそのときのシーク位置に対応するパルス幅情報がＲＡＭ２５０に格納されている場合には、該パルス幅情報に基づいてパルス幅情報設定信号を生成するようにパルス幅情報制御部２５２に指示しても良い。さらに、例えば光ディスク装置の調整工程などにおいて、予め設定されたピックアップ装置２３のシーク位置毎にパルス幅情報取得処理を行ない、得られたパルス幅情報をシーク位置に対応付けてフラッシュメモリ３９のデータ領域に格納しておき、光ディスク装置に電源が投入されたときに、ＲＡＭ２５０に転送しても良い。なお、工場出荷後にパルス幅情報取得処理を行なわないことが明確な場合には、例えば工場出荷時にパルス幅検出部２７１を外しても良い。
【０２１７】
また、上記第２の実施形態において、パルス幅の検出結果をシリアルデータとして光ピックアップ装置２３から変調信号生成回路２４に供給しても良い。
【０２１８】
《第３の実施形態》
次に、本発明の第３の実施形態を図４７及び図４８に基づいて説明する。
【０２１９】
この第３の実施形態は、図４７に示されるように、前述した第１の実施形態における遅延制御部２４８に代えてパルス幅・遅延制御部２５３を用い、波形生成部２４３に代えて前述した波形生成部２４３”を用い、図４８に示されるように、前述した第１の実施形態における遅延検出部２６４に代えてパルス幅・遅延差検出部２７３を用いる点に特徴を有する。その他の構成は、前述した第１の実施形態と同様である。従って、以下においては、第１の実施形態との相違点を中心に説明するとともに、前述した第１の実施形態と同一若しくは同等の構成部分については同一の符号を用い、その説明を簡略化し若しくは省略するものとする。
【０２２０】
パルス幅・遅延制御部２５３は、ＣＰＵ４０からのパルス幅・遅延情報取得要求に応じて、パルス幅・遅延差検出部２７３から出力された信号ｄＳ０及びｄＳ１の光ピックアップ装置２３におけるパルス幅情報及び遅延情報を取得し、ＲＡＭ２５０に格納する。なお、遅延情報は第１の実施形態と同様にして取得することができ、パルス幅情報は第２の実施形態と同様にして取得することができる。このパルス幅・遅延情報取得要求は、例えば、記録の際に、シーク動作が完了したときにＣＰＵ４０から出力される。
【０２２１】
また、パルス幅・遅延制御部２５３は、記録に際して、ＲＡＭ２５０に格納されているパルス幅情報に基づいて、符号化変調信号Ｓ０のパルス幅を調整するためのパルス幅設定信号Ｐｌｓ０及び符号化変調信号Ｓ１のパルス幅を調整するためのパルス幅設定信号Ｐｌｓ１をそれぞれ生成する。ここで生成された各パルス幅設定信号は、それぞれ波形生成部２４３”に出力される。
【０２２２】
さらに、パルス幅・遅延制御部２５３は、記録に際して、ＲＡＭ２５０に格納されている遅延情報に基づいて、符号化変調信号Ｓ０を調整するための遅延設定信号Ｄｌｙ０、及び符号化変調信号Ｓ１を調整するための遅延設定信号Ｄｌｙ１を生成する。ここで生成された各遅延設定信号は、それぞれ遅延調整部２４７に出力される。
【０２２３】
波形生成部２４３”は、前述したように各パルス幅設定信号に応じて波形情報信号を補正する。これにより、変調信号生成・符号化部２４６からは、パルス幅が調整された符号化変調信号Ｓ０及びＳ１が出力されることとなる。
【０２２４】
遅延調整部２４７は、前述したように各遅延設定信号に応じて各符号化変調信号を調整する。これにより、遅延調整部２４７からは、遅延差及びパルス幅が調整された信号ｄＳ０及びｄＳ１が出力される。
【０２２５】
パルス幅・遅延差検出部２７３は、復号部２６３から出力される変調信号（Ｍｏｄ０，Ｍｏｄ１，Ｍｏｄ２）を入力信号とし、前述したように、変調信号Ｍｏｄ１のパルス幅に基づいて遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１を生成するとともに、変調信号Ｍｏｄ２のパルス幅に基づいてパルス幅検出信号Ｓｐｌｓ０を生成し、さらに変調信号Ｍｏｄ０のパルス幅に基づいてパルス幅検出信号Ｓｐｌｓ１を生成する。ここで生成された各検出信号はそれぞれパルス幅・遅延制御部２５３に出力される。
【０２２６】
以上の説明から明らかなように、本第３の実施形態に係る光ディスク装置では、第１の実施形態に係る光ディスク装置と同様に、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって処理装置が実現されている。そして、第１の実施形態に係る光ディスク装置と同様にして記録及び再生処理が行われる。
【０２２７】
また、第１の実施形態と同様に、変調信号生成回路２４とフレキシブルケーブルＦＣとＬＤ駆動回路ＬＤＤとによって本発明に係る光源駆動装置が構成されている。
【０２２８】
そして、第１の実施形態と同様に、変調信号生成・符号化部２４６の処理動作によって本発明に係る駆動信号生成方法の第１工程が実施され，復号部２６３の処理動作によって第２工程が実施され、変調部２６６の処理動作によって第３工程が実施されている。
【０２２９】
以上説明したように、本第３の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによると、変調信号生成・符号化部２４６にて変調信号を所定の符号化規則にしたがって符号化し、復号部２６３にて符号化変調信号を変調信号に復号している。これにより、第１の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤと同様な効果を得ることができる。
【０２３０】
また、変調信号生成回路２４から出力される信号ｄＳ０及びｄＳ１は、符号化変調信号Ｓ０及びＳ１に対して、フレキシブルケーブルＦＣでのパルス幅変動及び遅延差をそれぞれ相殺するような調整がすでになされている信号であるため、ＬＤ駆動回路ＬＤＤでは精度良く半導体レーザを駆動することができる。
【０２３１】
また、本第３の実施形態に係る光ディスク装置によると、変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによって、半導体レーザを精度良く駆動することができるため、第１の実施形態に係る光ディスク装置と同様な効果を得ることができる。
【０２３２】
なお、上記第３の実施形態において、図４９に示されるように、前述した遅延調整部２４７に代えてパルス幅・遅延調整部２５５を用いても良い。この場合には、前述した波形生成部２４３”に代えて第１の実施形態と同様な波形生成部２４３を用いても良い。パルス幅・遅延調整部２５５は、一例として図５０に示されるように、前記パルス幅調整部２５１とほぼ同様な構成とすることができる。例えばＳ０１ａｎｄＳ０２の論理積信号を１ステップ分だけ遅らせるには、該Ｓ０１ａｎｄＳ０２に代えてＳ０２ａｎｄＳ０３の論理積信号を選択すれば良い。
【０２３３】
また、上記第３の実施形態では、復号部２６３から出力される変調信号に基づいて各遅延検出信号を生成する場合について説明したが、これに限らず、前述したように復号部２６３に入力される信号ｄＳ０及びｄＳ１に基づいて各遅延検出信号を生成しても良い。
【０２３４】
また、上記第３の実施形態では、復号部２６３から出力される変調信号に基づいて各パルス幅検出信号を生成する場合について説明したが、これに限らず、前述したように復号部２６３に入力される信号ｄＳ０及びｄＳ１に基づいて各パルス幅検出信号を生成しても良い。
【０２３５】
また、上記第３の実施形態において、遅延検出結果及びパルス幅の検出結果をシリアルデータとして光ピックアップ装置２３から変調信号生成回路２４に供給しても良い。
【０２３６】
そこで、伝送路による信号の遅延差が大きい場合には上記第１の実施形態が採用され、伝送路による信号のパルス幅変動が大きい場合には上記第２の実施形態が採用され、伝送路による信号の遅延差及びパルス幅変動が大きい場合には上記第３の実施形態が採用される。
【０２３７】
また、上記各実施形態では、ＬＤ制御部２６５において駆動電流Ｉｂに対応する信号がバイアス信号Ｉｂｉａｓに設定される場合について説明したが、これに限らず、例えば閾値電流Ｉｔｈに対応する信号をバイアス信号Ｉｂｉａｓに設定しても良い。但し、この場合には駆動電流Ｉｂと閾値電流Ｉｔｈとの差に対応する信号を、例えば加算器２６７で加算する必要がある。
【０２３８】
また、上記各実施形態では、変調部２６６を構成している各Ｄ／Ａ変換器が８ビットＤ／Ａ変換器である場合について説明したが、本発明がこれに限定されるものではない。但しビット数に応じて上記（１ａ）式〜（１ｃ）式を修正する必要がある。
【０２３９】
また、上記各実施形態では、信号伝送媒体としてフレキシブルケーブルが用いられる場合について説明したが、これに限定されるものではない。
【０２４０】
また、上記各実施形態では、記録時のパワー制御値が３種類の場合について説明したが、本発明がこれに限定されるものではなく、４種類以上であっても良い。この場合には、信号伝送媒体の小型化の効果が顕著となる。
【０２４１】
また、上記各実施形態では、光源として波長が６６０ｎｍの光束を発光する半導体レーザＬＤを用いる場合について説明したが、これに限られるものはなく、例えば波長が約４０５ｎｍの光束を発光する光源又は波長が約７８０ｎｍの光束を発光する光源が用いられても良い。
【０２４２】
また、上記各実施形態において、モニタ用光束を受光するための受光器を光源ユニット内に配置しても良い。
【０２４３】
また、上記各実施形態では、光ピックアップ装置が１つの半導体レーザを備える場合について説明したが、これに限らず、例えば互いに異なる波長の光束を発光する複数の半導体レーザを備えていても良い。この場合に、例えば波長が約４０５ｎｍの光束を発光する半導体レーザ、波長が約６６０ｎｍの光束を発光する半導体レーザ及び波長が約７８０ｎｍの光束を発光する半導体レーザの少なくとも１つを含んでいても良い。すなわち、光ディスク装置が互いに異なる規格に準拠した複数種類の光ディスクに対応する光ディスク装置であっても良い。
【０２４４】
また、上記各実施形態では、インターフェースがＡＴＡＰＩの規格に準拠する場合について説明したが、これに限らず、例えばＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）１．０、ＵＳＢ２．０、ＩＥＥＥ１３９４、ＩＥＥＥ８０２．３、シリアルＡＴＡ及びシリアルＡＴＡＰＩのうちのいずれかの規格に準拠しても良い。
【０２４５】
また、上記各実施形態では、情報の記録及び再生が可能な光ディスク装置について説明したが、これに限らず、情報の記録、再生及び消去のうち、少なくとも記録が可能な光ディスク装置であれば良い。
【０２４６】
【発明の効果】
以上説明したように、本発明に係る駆動信号生成方法及び光源駆動装置によれば、光ディスクに対する情報記録の記録品質を維持しつつ、小型化、低コスト化が可能となるという効果がある。
【０２４７】
また、本発明に係る光ディスク装置によれば、大型化、高コスト化を招くことなく、光ディスクに対して記録品質に優れた記録を行なうことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る光ディスク装置の構成を示すブロック図である。
【図２】図１における再生信号処理回路の構成を説明するためのブロック図である。
【図３】図１における変調信号生成回路の構成を説明するためのブロック図である。
【図４】図３におけるクロック信号生成部の構成を説明するためのブロック図である。
【図５】図３におけるクロック信号生成部にて生成されるクロック信号を説明するための波形図である。
【図６】図３における波形生成部で生成される波形情報信号を説明するための図である。
【図７】図３における遅延調整部の構成を説明するためのブロック図である。
【図８】図８（Ａ）及び図８（Ｂ）は、それぞれ遅延調整部の作用を説明するための図である。
【図９】図１における光ピックアップ装置の構成を説明するための図である。
【図１０】図９におけるＬＤ駆動回路の構成を説明するためのブロック図である。
【図１１】図１０の照射レベル設定部から出力されるパワー信号を説明するための図である。
【図１２】図１０における復号部の作用を説明するための図である。
【図１３】図１０における変調部を説明するための図である。
【図１４】図１０における遅延検出部を説明するための図である。
【図１５】図１４の遅延検出部の作用（その１）を説明するための図である。
【図１６】図１４の遅延検出部の作用（その２）を説明するための図である。
【図１７】図１０における制御部がＣＰＵからの遅延情報取得要求を受信したときの処理動作を説明するためのフローチャートである。
【図１８】遅延情報取得処理のときに変調信号生成・符号化部２４６から出力される符号化変調信号説明するためのタイミングチャートである。
【図１９】記録時におけるＬＤ駆動回路の作用を説明するためのタイミングチャートである。
【図２０】発光パワーのパルス形状と形成されるマーク領域との関係を説明するための図である。
【図２１】ホストからの記録要求に応じて行なわれる光ディスク装置における記録処理を説明するためのフローチャートである。
【図２２】ホストからの再生要求に応じて行なわれる光ディスク装置における再生処理を説明するためのフローチャートである。
【図２３】図１０における遅延検出部の他の構成例を説明するための図である。
【図２４】復号部から出力される変調信号に基づいて遅延検出を行なう場合のＬＤ駆動回路の構成を説明するためのブロック図である。
【図２５】図２４における遅延検出部の作用（その１）を説明するためのタイミングチャートである。
【図２６】図２４における遅延検出部の作用（その２）を説明するためのタイミングチャートである。
【図２７】図２４における遅延検出部の作用（その３）を説明するためのタイミングチャートである。
【図２８】図２８（Ａ）及び図２８（Ｂ）は、それぞれ図２４における遅延検出部の構成を説明するためのブロック図である。
【図２９】図２８の遅延検出部の作用を説明するための図である。
【図３０】図２４における遅延検出部の他の構成例を説明するための図である。
【図３１】波形生成部で遅延調整を行なう場合の変調信号生成回路の構成を説明するためのブロック図である。
【図３２】図３１における波形生成部の作用（その１）を説明するためのタイミングチャートである。
【図３３】図３１における波形生成部の作用（その２）を説明するためのタイミングチャートである。
【図３４】本発明の第２の実施形態に係る光ディスク装置における変調信号生成回路の構成を示すブロック図である。
【図３５】本発明の第２の実施形態に係る光ディスク装置におけるＬＤ駆動回路の構成を示すブロック図である。
【図３６】図３４におけるパルス幅調整部の構成を説明するためのブロック図である。
【図３７】図３６のパルス幅調整部の作用を説明するためのタイミングチャートである。
【図３８】図３７におけるパルス幅検出部の構成を説明するためのブロック図である。
【図３９】図３８のパルス幅検出部の作用を説明するためのタイミングチャートである。
【図４０】図３４における制御部がＣＰＵからのパルス幅情報取得要求を受信したときの処理動作を説明するためのフローチャートである。
【図４１】図３５におけるパルス幅検出部の他の構成例を説明するためのブロック図である。
【図４２】復号部から出力される変調信号に基づいてパルス幅検出を行なう場合のＬＤ駆動回路の構成を説明するためのブロック図である。
【図４３】図４２におけるパルス幅検出部の作用（その１）を説明するためのタイミングチャートである。
【図４４】図４２におけるパルス幅検出部の作用（その２）を説明するためのタイミングチャートである。
【図４５】波形生成部でパルス幅調整を行なう場合の変調信号生成回路の構成を説明するためのブロック図である。
【図４６】パワーモニタ信号に基づいてパルス幅検出を行なう場合のＬＤ駆動回路の構成を説明するためのブロック図である。
【図４７】本発明の第３の実施形態に係る光ディスク装置における変調信号生成回路の構成を示すブロック図である。
【図４８】本発明の第３の実施形態に係る光ディスク装置におけるＬＤ駆動回路の構成を示すブロック図である。
【図４９】図４７における変調信号生成回路の他の構成例を説明するためのブロック図である。
【図５０】図４９におけるパルス幅・遅延調整部の構成を説明するためのブロック図である。
【符号の説明】
１５…光ディスク（情報記録媒体）、２０…光ディスク装置、２４…変調信号生成回路（光源駆動装置の一部）、４０…ＣＰＵ（処理装置）、５９…受光器（光検出器）、２４３’…波形生成部（遅延補正手段の一部）、２４３”…波形生成部（パルス幅変動補正手段の一部）、２４６…変調信号生成・符号化部（符号化信号生成手段）、２４７…遅延調整部（遅延補正手段の一部）、２４８…遅延制御部（遅延補正手段の一部）、２５１…パルス幅調整部（パルス幅変動補正手段の一部）、２５２…パルス幅制御部（パルス幅変動補正手段の一部）、２６３…復号部（復号手段）、２６４，２６４’…遅延検出部（信号遅延検出手段）、２６６…変調部（駆動信号生成手段）、２７１，２７１’，２７１”…パルス幅検出部（パルス幅変動検出手段）、ＦＣ…フレキシブルケーブル（信号伝送媒体）、ＬＤ…半導体レーザ（光源）、ＬＤＤ…ＬＤ駆動回路（光源駆動装置の一部）。
【発明の属する技術分野】
本発明は、駆動信号生成方法、光源駆動装置及び光ディスク装置に係り、更に詳しくは、レーザ光を発光する光源の駆動信号を生成する駆動信号生成方法、レーザ光を発光する光源を駆動する光源駆動装置、及び該光源駆動装置を備える光ディスク装置に関する。
【０００２】
【従来の技術】
近年、デジタル技術の進歩、及びデータ圧縮技術の向上に伴い、音楽、映画、写真及びコンピュータソフトなどの情報（以下「コンテンツ」ともいう）を記録するための情報記録媒体としてＣＤ（ｃｏｍｐａｃｔ ｄｉｓｃ）やＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの光ディスクが注目されるようになり、その低価格化とともに、光ディスクを情報の記録及び再生を含むアクセスの対象媒体とする光ディスク装置が普及するようになった。
【０００３】
光ディスク装置は、光ディスクのスパイラル状又は同心円状のトラックが形成された記録面にレーザ光の微小スポットを形成することにより情報の記録及び消去を行い、記録面からの反射光に基づいて情報の再生などを行っている。そこで、光ディスク装置には、光ディスクの記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置として、光ピックアップ装置が搭載されている。
【０００４】
光ピックアップ装置は通常、駆動信号に応じた発光パワーでレーザ光を出射する光源、変調信号に基づいて駆動信号を生成し、光源を駆動する光源駆動部、光源から出射されるレーザ光を光ディスクの記録面に導くとともに、記録面で反射されたレーザ光を所定の受光位置まで導く光学系、及びその受光位置に配置された光検出器などを備えている。
【０００５】
光ディスクでは、互いに反射率の異なるマーク領域及びスペース領域のそれぞれの長さとそれらの組み合わせとによって情報が記録される。そこで、光ディスクに情報を記録する際には所定位置にマーク領域及びスペース領域がそれぞれ形成されるようにレーザ光の発光パワーが制御される。
【０００６】
記録面に有機色素を含むＣＤ−Ｒ（ＣＤ−ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ−Ｒ（ＤＶＤ−ｒｅｃｏｒｄａｂｌｅ）及びＤＶＤ＋Ｒ（ＤＶＤ＋ｒｅｃｏｒｄａｂｌｅ）などの追記型の光ディスクでは、マーク領域を形成するときには発光パワーを大きくして色素を加熱及び溶解し、そこに接しているディスク基板部分を変質・変形させている。一方、スペース領域を形成するときにはディスク基板が変質・変形しないように発光パワーを再生時と同程度に小さくしている。これにより、マーク領域ではスペース領域よりも反射率が低くなる。このような発光パワーの制御方式は、単パルス記録方式とも呼ばれている。
【０００７】
また、記録面に特殊合金を含むＣＤ−ＲＷ（ＣＤ−ｒｅｗｒｉｔａｂｌｅ）、ＤＶＤ−ＲＷ（ＤＶＤ−ｒｅｗｒｉｔａｂｌｅ）、及びＤＶＤ＋ＲＷ（ＤＶＤ＋ｒｅｗｒｉｔａｂｌｅ）などの書き換え可能な光ディスクでは、マーク領域を形成する時には、特殊合金を第１の温度に加熱したのち急冷し、アモルファス（非晶質）状態にしている。一方、スペース領域を形成する時には、特殊合金を第２の温度（＜第１の温度）に加熱したのち徐冷し、結晶状態にしている。これにより、マーク領域ではスペース領域よりも反射率が低くなる。このような特殊合金の温度制御はレーザ光の発光パワーを制御することによって行なわれる。なお、蓄熱の影響を除去するために、マーク領域を形成するときの発光パワーを複数のパルスに分割（マルチパルス化）することが行なわれている。このような発光パワーの制御方式はマルチパルス記録方式とも呼ばれている。マルチパルス化された発光パワーの最大値はライトパワー、最小値はボトムパワーとも呼ばれている。また、スペース領域を形成するときの発光パワーはイレーズパワー（ライトパワー＞イレーズパワー＞ボトムパワー）とも呼ばれている。
【０００８】
例えばノート型のパーソナルコンピュータに内蔵される光ディスク装置では、光ディスクの出し入れに伴って光ピックアップ装置が移動することや、レイアウト上の制約などにより、光ピックアップ装置と信号処理用の回路基板との間の信号ケーブルの長さが例えばデスクトップ型のパソコンに内蔵される光ディスク装置の場合に比べて長くなる場合がある。信号ケーブルが長くなると、例えば信号処理用の回路基板から光源駆動部に出力される変調信号に波形の歪、信号間の遅延差（スキュー）など（以下、便宜上、総称して「信号劣化」ともいう）が生じ、駆動信号に悪影響を及ぼすおそれがあった。そこで、変調信号の信号劣化を補正する装置が種々提案されている（例えば、特許文献１及び特許文献２参照）。
【０００９】
【特許文献１】
特開平１１−２８３２４９号公報
【特許文献２】
特開平１１−２１９５２４号公報
【００１０】
【発明が解決しようとする課題】
近年、パソコンなどの情報機器の小型化、低価格化が進み、それに伴って光ディスク装置に対しても、小型化、低コスト化の要求が高まっている。しかしながら、上記特許文献１及び特許文献２に開示されている装置では、記録品質を維持しつつ、装置の小型化、低コスト化を実現することは困難であった。
【００１１】
また、最近では発振波長が約４０５ｎｍの半導体レーザ（青色レーザ）を用いた光ディスク装置の開発が精力的に行なわれている。この光ディスク装置では、ＣＤや従来のＤＶＤにも対応する必要があるため、さらなる小型化への要求が予想される。
【００１２】
本発明は、かかる事情の下になされたもので、その第１の目的は、光ディスクに対する情報記録の記録品質を維持しつつ、小型化、低コスト化を可能とする駆動信号生成方法及び光源駆動装置を提供することにある。
【００１３】
また、本発明の第２の目的は、大型化及び高コスト化を招くことなく、光ディスクに対して記録品質に優れた記録を行うことができる光ディスク装置を提供することにある。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、前記光源を駆動する光源駆動装置において、前記データに対応した書き込み信号から生成された複数の変調信号に基づいて前記光源を駆動する駆動信号を生成する駆動信号生成方法であって、前記複数の変調信号を所定の符号化規則にしたがって符号化することにより、前記複数の変調信号の信号数よりも少ない信号数の符号化変調信号を生成し、所定の伝送路に出力する第１工程と；前記伝送路を介した前記符号化変調信号を前記複数の変調信号に復号する第２工程と；前記復号された複数の変調信号に基づいて前記駆動信号を生成する第３工程と；を含む駆動信号生成方法である。
【００１５】
これによれば、光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、該データに対応した書き込み信号から生成された複数の変調信号は所定の符号化規則にしたがって符号化され、複数の変調信号の信号数よりも少ない信号数の符号化変調信号が生成される。ここで生成された符号化変調信号は所定の伝送路に出力される（第１工程）。そして、伝送路を介した符号化変調信号は複数の変調信号に復号され（第２工程）、この復号された複数の変調信号に基づいて光源の駆動信号が生成される（第３工程）。従って、回路構成を複雑化することなく、伝送路における信号線の本数を従来よりも減らすことが可能となり、その結果として光ディスクに対する情報記録の記録品質を維持しつつ、小型化及び低コスト化を図ることができる。
【００１６】
請求項２に記載の発明は、光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、前記データに対応した書き込み信号から生成された複数の変調信号を所定の符号化規則にしたがって符号化し、前記複数の変調信号の信号数よりも少ない信号数の符号化変調信号を生成する符号化信号生成手段と；前記符号化変調信号を前記複数の変調信号に復号する復号手段と；前記符号化信号生成手段で生成された前記符号化変調信号を前記復号手段に伝送するための信号伝送媒体と；前記復号された前記変調信号に基づいて前記光源の駆動信号を生成する駆動信号生成手段と；を備える光源駆動装置である。
【００１７】
これによれば、光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、該データに対応した書き込み信号から生成された複数の変調信号は、符号化信号生成手段により所定の符号化規則にしたがって符号化され、複数の変調信号の信号数よりも少ない信号数の符号化変調信号となる。この符号化変調信号は信号伝送媒体を介して復号手段に供給され、復号手段により複数の変調信号に復号される。そして、この復号された複数の変調信号に基づいて駆動信号生成手段により光源の駆動信号が生成される。従って、回路構成を複雑化することなく、信号伝送媒体における信号線の本数を従来よりも減らすことが可能となり、その結果として光ディスクに対する情報記録の記録品質を維持しつつ、小型化及び低コスト化を図ることができる。
【００１８】
この場合において、請求項３に記載の光源駆動装置の如く、前記信号伝送媒体にて生じる前記符号化変調信号の信号遅延を補正する遅延補正手段を更に備えることとすることができる。
【００１９】
この場合において、請求項４に記載の光源駆動装置の如く、前記遅延補正手段は、前記符号化信号生成手段で符号化される前の前記複数の変調信号の少なくとも１つの変調信号の位相を前記信号遅延に応じて調整することにより、前記信号遅延を補正することとすることができる。
【００２０】
上記請求項３に記載の光源駆動装置において、請求項５に記載の光源駆動装置の如く、前記遅延補正手段は、前記符号化変調信号の位相を前記信号遅延に応じて調整することにより、前記信号遅延を補正することとすることができる。
【００２１】
上記請求項３〜５に記載の各光源駆動装置において、請求項６に記載の光源駆動装置の如く、前記信号伝送媒体にて生じる前記符号化変調信号の信号遅延を検出する信号遅延検出手段を更に備えることとすることができる。
【００２２】
この場合において、請求項７に記載の光源駆動装置の如く、前記信号遅延検出手段は、前記復号手段で復号された前記複数の変調信号のパルス形状に基づいて前記信号遅延を検出することとすることができる。
【００２３】
上記請求項６に記載の光源駆動装置において、請求項８に記載の光源駆動装置の如く、前記信号遅延検出手段は、前記光源から発光されたレーザ光の光量に関する情報を含むモニタ信号に基づいて前記信号遅延を検出することとすることができる。
【００２４】
上記請求項２〜８に記載の各光源駆動装置において、請求項９に記載の光源駆動装置の如く、前記信号伝送媒体にて生じる前記符号化変調信号のパルス幅変動を補正するパルス幅変動補正手段を更に備えることとすることができる。
【００２５】
この場合において、請求項１０に記載の光源駆動装置の如く、前記パルス幅変動補正手段は、前記符号化信号生成手段で符号化される前の前記複数の変調信号の少なくとも１つの変調信号のパルス幅を前記パルス幅変動に応じて調整することにより、前記パルス幅変動を補正することとすることができる。
【００２６】
上記請求項９に記載の光源駆動装置において、請求項１１に記載の光源駆動装置の如く、前記パルス幅変動補正手段は、前記符号化変調信号のパルス幅を前記パルス幅変動に応じて調整することにより、前記パルス幅変動を補正することとすることができる。
【００２７】
上記請求項９〜１１に記載の各光源駆動装置において、請求項１２に記載の光源駆動装置の如く、前記信号伝送媒体にて生じる前記符号化変調信号のパルス幅変動を検出するパルス幅変動検出手段を更に備えることとすることができる。
【００２８】
この場合において、請求項１３に記載の光源駆動装置の如く、前記パルス幅変動検出手段は、前記復号手段で復号された前記複数の変調信号のパルス幅に基づいて前記パルス幅変動を検出することとすることができる。
【００２９】
上記請求項１２に記載の光源駆動装置において、請求項１４に記載の光源駆動装置の如く、前記パルス幅変動検出手段は、前記光源から発光されたレーザ光の光量に関す情報を含むモニタ信号に基づいて前記パルス幅変動を検出することとすることができる。
【００３０】
請求項１５に記載の発明は、光ディスクに対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、光源と；前記光源から射出される光束を前記光ディスクの記録面に集光するとともに、前記記録面で反射された戻り光束を所定の受光装置に導く光学系と；前記受光位置に配置された光検出器と；前記光源を駆動する請求項２〜１４いずれか一項に記載の光源駆動装置と；前記光源駆動装置を用いて、前記情報の記録、再生及び消去のうち少なくとも記録を行なう処理装置と；を備える光ディスク装置である。
【００３１】
これによれば、請求項２〜１４のいずれか一項に記載の光源駆動装置を備えているために、結果として大型化及び高コスト化を招くことなく、光ディスクに対して記録品質に優れた記録を行うことが可能となる。
【００３２】
【発明の実施の形態】
《第１の実施形態》
以下、本発明の第１の実施形態を図１〜図２２に基づいて説明する。図１には、本発明の第１の実施形態に係る光ディスク装置２０の概略構成が示されている。
【００３３】
この図１に示される光ディスク装置２０は、光ディスク１５を回転駆動するためのスピンドルモータ２２、光ピックアップ装置２３、変調信号生成回路２４、エンコーダ２５、モータドライバ２７、再生信号処理回路２８、サーボコントローラ３３、バッファＲＡＭ３４、バッファマネージャ３７、インターフェース３８、フラッシュメモリ３９、ＣＰＵ４０、及びＲＡＭ４１などを備えている。なお、図１における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、光ディスク装置２０は、ＤＶＤ系の規格に準拠した情報記録媒体に対応可能であるものとする。
【００３４】
前記光ピックアップ装置２３は、光ディスク１５のスパイラル状又は同心円状のトラックが形成された記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置である。なお、この光ピックアップ装置２３の構成等については後に詳述する。
【００３５】
前記再生信号処理回路２８は、図２に示されるように、Ｉ／Ｖアンプ２８ａ、サーボ信号検出回路２８ｂ、ウォブル信号検出回路２８ｃ、ＲＦ信号検出回路２８ｄ、及びデコーダ２８ｅなどから構成されている。
【００３６】
Ｉ／Ｖアンプ２８ａは、光ピックアップ装置２３の出力信号である電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路２８ｂは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてサーボ信号（フォーカスエラー信号及びトラックエラー信号など）を検出する。
【００３７】
ウォブル信号検出回路２８ｃは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてウォブル信号を検出する。ＲＦ信号検出回路２８ｄは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてＲＦ信号を検出する。
【００３８】
デコーダ２８ｅは、ウォブル信号検出回路２８ｃで検出されたウォブル信号から、アドレス情報、回転同期信号及び記録クロック信号などを抽出する。ここで抽出されたアドレス情報はＣＰＵ４０に出力され、回転同期信号はサーボコントローラ３３に出力され、記録クロック信号はエンコーダ２５に出力される。また、デコーダ２８ｅは、ＲＦ信号検出回路２８ｄで検出されたＲＦ信号に対して復号処理及び誤り検出処理等を行い、誤りが検出されたときには誤り訂正処理を行った後、再生データとしてバッファマネージャ３７を介してバッファＲＡＭ３４に格納する。
【００３９】
図１に戻り、前記サーボコントローラ３３は、サーボ信号検出回路２８ｂからのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成する。また、サーボコントローラ３３は、サーボ信号検出回路２８ｂからのトラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。さらに、サーボコントローラ３３は、デコーダ２８ｅからの回転同期信号に基づいて回転速度のずれを補正するための回転制御信号を生成する。ここで生成された各制御信号は、モータドライバ２７に出力される。
【００４０】
前記モータドライバ２７は、サーボコントローラ３３からのフォーカス制御信号、トラッキング制御信号及びＣＰＵ４０の指示に基づいて、後述する光ピックアップ装置２３の駆動系を駆動する。すなわち、サーボ信号検出回路２８ｂ、サーボコントローラ３３及びモータドライバ２７によってトラッキング制御及びフォーカス制御が行われる。また、モータドライバ２７は、サーボコントローラ３３からの回転制御信号に基づいてスピンドルモータ２２を駆動する。
【００４１】
前記バッファＲＡＭ３４は、光ディスクに記録するデータ（記録用データ）、及び光ディスクから再生したデータ（再生データ）などが一時的に格納されるバッファ領域と、各種プログラム変数などが格納される変数領域とを有している。
【００４２】
前記バッファマネージャ３７は、バッファＲＡＭ３４へのデータの入出力を管理する。そして、バッファ領域に蓄積されたデータ量が所定量になるとＣＰＵ４０に通知する。
【００４３】
前記エンコーダ２５は、ＣＰＵ４０の指示に基づいてバッファＲＡＭ３４のバッファ領域に蓄積されている記録用データをバッファマネージャ３７を介して取り出し、所定のデータ変調処理及びエラー訂正コードの付加処理などを行ない、光ディスク１５への書き込み信号を生成する。ここで生成された書き込み信号は前記記録クロック信号とともに変調信号生成回路２４に出力される。
【００４４】
前記変調信号生成回路２４は、ＣＰＵ４０及びエンコーダ２５からの各種信号に基づいて、光ディスク１５に照射されるレーザ光の発光パワーを制御するための符号化変調信号を生成し、信号伝送媒体としてのフレキシブルケーブルＦＣを介して光ピックアップ装置２３に出力する。
【００４５】
この変調信号生成回路２４は、図３に示されるように、制御部２４０、クロック信号生成部２４１、ランレングス検出部２４２、波形生成部２４３、ＲＡＭ２４４、タイミング信号生成部２４５、符号化信号生成手段としての変調信号生成・符号化部２４６、遅延調整部２４７、遅延制御部２４８、テスト波形生成部２４９、及びＲＡＭ２５０などを備えている。なお、図３における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
【００４６】
制御部２４０は、ＣＰＵ４０及びエンコーダ２５からの各種信号を解析し、その内容に応じて上記各部を制御する。
【００４７】
クロック信号生成部２４１は、一例として図４に示されるように、Ｍ分周器２３１ａ、位相比較器２３１ｂ、ループフィルタ２３１ｃ、ＶＣＯ（Ｖｏｌｔａｇａ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）２３１ｄ、Ｎ分周器２３１ｅ、及びＮ／Ｍ分周器２３１ｆなどを有している。Ｍ分周器２３１ａは、記録クロック信号ＷｃｋをＭ（例えばＭ＝２あるいはＭ＝４）分周する。これによりノイズを低減することができる。位相比較器２３１ｂは、Ｍ分周器２３１ａから出力される信号の位相とＮ分周器２３１ｅから出力される信号の位相とを比較し、その比較結果を出力する。ループフィルタ２３１ｃは、位相比較器２３１ｂの出力信号に含まれるノイズ、すなわち高周波成分を除去する。ＶＣＯ２３１ｄは、ループフィルタ２３１ｃの出力信号に応じて、所定量ずつ互いに位相の異なるｍ個のクロックを生成する。一例として図５には、ｍ＝８の場合にＶＣＯ２３１ｄで生成される８個のクロック（ＣＬＫ０〜ＣＬＫ７）が示されている。ここで生成された各クロックは変調信号生成・符号化部２４６に出力される。ＶＣＯ２３１ｄで生成されたｍ個のクロックのうち特定のクロックＰＣＫ（例えばＣＬＫ０）はＮ分周器２３１ｅに出力される。なお、このＶＣＯ２３１ｄは例えばリングオシレータを含む回路で容易に実現することができる。Ｎ分周器２３１ｅは、ＶＣＯ２３１ｄからのクロックＰＣＫ（ここではＣＬＫ０）をＮ分周し、位相比較器２３１ｂに出力する。すなわち、記録クロック信号Ｗｃｋに対するクロックＰＣＫの逓倍数ｎはＮ／Ｍとなる。Ｎ／Ｍ分周器２３１ｆは、ＶＣＯ２３１ｄからのクロックＰＣＫをＮ／Ｍ分周し、記録チャネルクロックＣＬＫを生成する。ここで生成された記録チャネルクロックＣＬＫは前記各部に供給される。
【００４８】
図３に戻り、ランレングス検出部２４２は、書き込み信号Ｗｄａｔａ及び記録チャネルクロックＣＬＫに基づいて、マーク領域の長さ（以下「マーク長」ともいう）及びスペース領域の長さ（以下「スペース長」ともいう）を検出する。ここでは、一例としてマーク長に関する情報を含む信号Ｓｌｅｎ０、該マーク領域の直前のスペース長に関する情報を含む信号Ｓｌｅｎ１、及び該マーク領域の直後のスペース長に関する情報を含む信号Ｓｌｅｎ２が、検出結果として波形生成部２４３に出力される。また、ランレングス検出部２４２は、検出に要する時間及びランレングス検出部２４２での信号遅延を考慮して、書き込み信号Ｗｄａｔａを所定時間遅延させ、書き込み信号ｄＷｄａｔａとしてタイミング信号生成部２４５及び変調信号生成・符号化部２４６に出力する。
【００４９】
タイミング信号生成部２４５は、信号ｄＷｄａｔａに基づいてマーク領域及びスペース領域のタイミング信号Ｓｓｈを生成する。ここで生成されたタイミング信号Ｓｓｈは、光ピックアップ装置２３に出力される。
【００５０】
ＲＡＭ２４４には、光ディスクの種類毎に、マーク長、直前のスペース長、及び直後のスペース長に応じた最適な記録ストラテジ情報が格納されている。具体的には、先頭の加熱パルスの遅延時間、先頭の加熱パルス（先頭加熱パルス）のパルス幅、中間の加熱パルス（中間加熱パルス）のパルス幅、最終の加熱パルス（最終加熱パルス）のパルス幅、中間の冷却パルス（中間冷却パルス）のパルス幅、最終の中間冷却パルス（最終中間冷却パルス）のパルス幅、最終の冷却パルス（最終冷却パルス）のパルス幅、中間加熱パルスのパルス数などが格納されている。
【００５１】
波形生成部２４３は、ランレングス検出部２４２からの各信号（Ｓｌｅｎ０，Ｓｌｅｎ１，Ｓｌｅｎ２）に応じて、ＲＡＭ２４４に格納されている記録ストラテジ情報を参照し、最適なパルス形状に関する情報を含む波形情報信号を生成する。ここでは、一例として図６に示されるように、書き込み信号Ｗｄａｔａにおけるマーク領域Ｍに対応する発光パワーが、４つの加熱パルス（ＨＰ１，ＨＰ２，ＨＰ３，ＨＰ４）と４つの冷却パルス（ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４）とから構成されるようにマルチパルス化されるものとする。Ｔｓｓは最初の加熱パルスＨＰ１の遅延時間である。Ｔｓｐは先頭加熱パルスである加熱パルスＨＰ１のパルス幅、Ｔｍｐは中間加熱パルスである加熱パルスＨＰ２及び加熱パルスＨＰ３のパルス幅、Ｔｌｐは最終加熱パルスである加熱パルスＨＰ４のパルス幅である。Ｔｍｓは中間冷却パルスである冷却パルスＣＰ１及び冷却パルスＣＰ２のパルス幅、Ｔｌｓは最終中間冷却パルスである冷却パルスＣＰ３のパルス幅、Ｔｅｓは最終冷却パルスである冷却パルスＣＰ４のパルス幅である。ここで生成された波形情報信号は変調信号生成・符号化部２４６に出力される。
【００５２】
図３に戻り、変調信号生成・符号化部２４６は、クロック信号生成部２４１からの所定量ずつ互いに位相の異なるｍ個のクロック（ここでは、ＣＬＫ０〜ＣＬＫ７）、ランレングス検出部２４２にて遅延された書き込み信号ｄＷｄａｔａ、及び波形生成部２４３からの波形情報信号に基づいて、符号化変調信号Ｓ０及びＳ１を生成する。ここでは、一例として図６に示されるように、符号化変調信号Ｓ０は、書き込み信号ｄＷｄａｔａが０（ローレベル）から１（ハイレベル）に変化した後、時間Ｔｓｓ＋Ｔｓｐが経過すると１から０に変化し、さらに時間Ｔｍｓが経過すると０から１に変化し、さらに時間Ｔｍｐが経過すると１から０に変化し、さらに時間Ｔｍｓが経過すると０から１に変化し、さらに時間Ｔｍｐが経過すると１から０に変化し、さらに時間Ｔｌｓが経過すると０から１に変化し、さらに時間Ｔｌｐが経過すると１から０に変化し、さらに時間Ｔｅｓが経過すると０から１に変化している。符号化変調信号Ｓ１は、書き込み信号ｄＷｄａｔａが０から１に変化した後、時間Ｔｓｓが経過すると０から１に変化し、さらに時間Ｔｅｍｐ−Ｔｓｓが経過すると１から０に変化している。ここで生成された各符号化変調信号は、それぞれ遅延調整部２４７に出力される。なお、ここでは、Ｔｅｍｐは（Ｔｓｓ＋Ｔｓｐ＋２・Ｔｍｓ＋２・Ｔｍｐ＋Ｔｌｓ＋Ｔｌｐ＋Ｔｅｓ）である。
【００５３】
変調信号生成・符号化部２４６における各符号化変調信号の設定分解能は、記録チャネルクロックＣＬＫの１／（ｍ・ｎ）に相当する時間である。なお、ｍは前記クロック信号生成部２４１において生成される互いに位相が異なるクロックの数であり、ｎは記録クロック信号Ｗｃｋに対するクロックＰＣＫの前記逓倍数である。
【００５４】
遅延制御部２４８は、ＣＰＵ４０からの遅延情報取得要求に応じて、遅延調整部２４７から出力された符号化変調信号ｄＳ０及びｄＳ１の光ピックアップ装置２３における遅延情報を取得し、ＲＡＭ２５０に格納する。また、遅延制御部２４８は、記録に際して、ＲＡＭ２５０に格納されている遅延情報に基づいて、変調信号生成・符号化部２４６から出力される符号化変調信号Ｓ０を調整するための遅延設定信号Ｄｌｙ０、及び符号化変調信号Ｓ１を調整するための遅延設定信号Ｄｌｙ１を生成する。ここで生成された各遅延設定信号は、それぞれ遅延調整部２４７に出力される。
【００５５】
遅延調整部２４７は、各遅延設定信号に応じて各符号化変調信号を調整する。この遅延調整部２４７は、一例として図７に示されるように、符号化変調信号Ｓ０を調整する遅延調整回路Ｋ０と、符号化変調信号Ｓ１を調整する遅延調整回路Ｋ１などを備えている。
【００５６】
遅延調整回路Ｋ０は、符号化変調信号Ｓ０を順次遅延させるために直列に配置されたｎ段の遅延回路（Ｄ０１〜Ｄ０ｎ）と、遅延制御部２４８からの遅延設定信号Ｄｌｙ０に基づいて、符号化変調信号Ｓ０及び各遅延回路の出力信号（Ｓ０１〜Ｓ０ｎ）のうちのいずれかを選択するセレクタＳＥＬ１とを含んでいる。セレクタＳＥＬ１の出力信号ｄＳ０は光ピックアップ装置２３に出力される。図８（Ａ）には、一例としてｎ＝７の場合が示されている。この場合には、遅延設定信号Ｄｌｙ０は３つの信号（Ｌ００，Ｌ０１，Ｌ０２）で構成されることとなる。そして、（Ｌ００＝０，Ｌ０１＝０，Ｌ０２＝０）のときは符号化変調信号Ｓ０が選択され、（Ｌ００＝０，Ｌ０１＝０，Ｌ０２＝１）のときは遅延回路Ｄ０１の出力信号Ｓ０１が選択され、（Ｌ００＝０，Ｌ０１＝１，Ｌ０２＝０）のときは遅延回路Ｄ０２の出力信号Ｓ０２が選択され、（Ｌ００＝１，Ｌ０１＝０，Ｌ０２＝０）のときは遅延回路Ｄ０３の出力信号Ｓ０３が選択され、（Ｌ００＝０，Ｌ０１＝１，Ｌ０２＝１）のときは遅延回路Ｄ０４の出力信号Ｓ０４が選択され、（Ｌ００＝１，Ｌ０１＝０，Ｌ０２＝１）のときは遅延回路Ｄ０５の出力信号Ｓ０５が選択され、（Ｌ００＝１，Ｌ０１＝１，Ｌ０２＝０）のときは遅延回路Ｄ０６の出力信号Ｓ０６が選択され、（Ｌ００＝１，Ｌ０１＝１，Ｌ０２＝１）のときは遅延回路Ｄ０７の出力信号Ｓ０７が選択される。
【００５７】
遅延調整回路Ｋ１は、符号化変調信号Ｓ１を順次遅延させるために直列に配置されたｎ段の遅延回路（Ｄ１１〜Ｄ１ｎ）と、遅延制御部２４８からの遅延設定信号Ｄｌｙ１に基づいて、符号化変調信号Ｓ１及び各遅延回路の出力信号（Ｓ１１〜Ｓ１ｎ）のうちのいずれかを選択するセレクタＳＥＬ２とを含んでいる。セレクタＳＥＬ２の出力信号ｄＳ１は光ピックアップ装置２３に出力される。図８（Ｂ）には、一例としてｎ＝７の場合が示されている。この場合には、遅延設定信号Ｄｌｙ１は３つの信号（Ｌ１０，Ｌ１１，Ｌ１２）で構成されることとなる。そして、（Ｌ１０＝０，Ｌ１１＝０，Ｌ１２＝０）のときは符号化変調信号Ｓ１が選択され、（Ｌ１０＝０，Ｌ１１＝０，Ｌ１２＝１）のときは遅延回路Ｄ１１の出力信号Ｓ１１が選択され、（Ｌ１０＝０，Ｌ１１＝１，Ｌ１２＝０）のときは遅延回路Ｄ１２の出力信号Ｓ１２が選択され、（Ｌ１０＝１，Ｌ１１＝０，Ｌ１２＝０）のときは遅延回路Ｄ１３の出力信号Ｓ１３が選択され、（Ｌ１０＝０，Ｌ１１＝１，Ｌ１２＝１）のときは遅延回路Ｄ１４の出力信号Ｓ１４が選択され、（Ｌ１０＝１，Ｌ１１＝０，Ｌ１２＝１）のときは遅延回路Ｄ１５の出力信号Ｓ１５が選択され、（Ｌ１０＝１，Ｌ１１＝１，Ｌ１２＝０）のときは遅延回路Ｄ１６の出力信号Ｓ１６が選択され、（Ｌ１０＝１，Ｌ１１＝１，Ｌ１２＝１）のときは遅延回路Ｄ１７の出力信号Ｓ１７が選択される。
【００５８】
なお、上記各遅延回路はそれぞれほぼ同等の信号遅延特性を有している。また、以下では、１つの遅延回路での遅延時間を１ステップともいう。
【００５９】
テスト波形生成部２４９は、ＣＰＵ４０からの遅延情報取得要求に応じて、所定のテスト用波形情報信号を生成する。ここで生成されたテスト用波形情報信号は、変調信号生成・符号化部２４６に出力される。
【００６０】
図１に戻り、前記インターフェース３８は、ホスト（例えばパソコン）との双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）の規格に準拠している。
【００６１】
前記フラッシュメモリ３９は、プログラム領域及びデータ領域を含んで構成されている。このフラッシュメモリ３９は不揮発性メモリであり、電源供給が停止されても格納されている内容は保持される。
【００６２】
フラッシュメモリ３９のプログラム領域には、ＣＰＵ４０にて解読可能なコードで記述されたプログラムが格納されている。
【００６３】
フラッシュメモリ３９のデータ領域には、記録条件、及び光ピックアップ装置２３のシーク動作に関する情報（以下「シーク情報」ともいう）などが格納されている。
【００６４】
前記ＣＰＵ４０は、フラッシュメモリ３９のプログラム領域に格納されている上記プログラムに従って前記各部の動作を制御するとともに、制御に必要なデータなどをＲＡＭ４１及びバッファＲＡＭ３４の変数領域に格納する。
【００６５】
次に、前記光ピックアップ装置２３の構成等について説明する。
【００６６】
光ピックアップ装置２３は、一例として図９に示されるように、ＬＤ駆動回路ＬＤＤ、光源ユニット５１、コリメートレンズ５２、ビームスプリッタ５４、対物レンズ６０、２つの検出レンズ（５８，７２）、２つの受光器（５９，７３）、反射ミラー７１、及び駆動系（フォーカシングアクチュエータ、トラッキングアクチュエータ及びシークモータ（いずれも図示省略））などを備えている。
【００６７】
光源ユニット５１は、波長が６６０ｎｍのレーザ光を発光する光源としての半導体レーザＬＤを含んで構成されている。なお、本実施形態では、光源ユニット５１から出射されるレーザ光の光束（以下、「光束」と略述する）の最大強度出射方向を＋Ｘ方向とする。
【００６８】
コリメートレンズ５２は、光源ユニット５１の＋Ｘ側に配置され、光源ユニット５１から出射された光束を略平行光とする。
【００６９】
反射ミラー７１は、コリメートレンズ５２の近傍に配置され、光源ユニット５１から出射された光束の一部をモニタ用光束として−Ｚ方向に反射する。
【００７０】
ビームスプリッタ５４は、コリメートレンズ５２の＋Ｘ側に配置され、コリメートレンズ５２からの光束をそのまま透過させ、光ディスク１５で反射した光束（戻り光束）を−Ｚ方向に分岐する。
【００７１】
対物レンズ６０は、ビームスプリッタ５４の＋Ｘ側に配置され、ビームスプリッタ５４を透過した光束を光ディスク１５の記録面に集光する。
【００７２】
検出レンズ５８は、ビームスプリッタ５４の−Ｚ側に配置され、ビームスプリッタ５４で−Ｚ方向に分岐された戻り光束を光検出器としての受光器５９の受光面に集光する。受光器５９は、通常の光ディスク装置と同様に、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を出力する複数の受光素子を含んで構成されている。各受光素子はそれぞれ光電変換により受光量に応じた電流信号を生成し再生信号処理回路２８に出力する。
【００７３】
検出レンズ７２は、反射ミラー７１の−Ｚ側に配置され、反射ミラー７１で−Ｚ方向に反射されたモニタ用光束を受光器７３の受光面に集光する。受光器７３としては通常の受光素子が用いられる。受光器７３は、光電変換により受光量に応じた電流信号を生成し、パワーモニタ信号としてＬＤ駆動回路ＬＤＤに出力する。
【００７４】
ＬＤ駆動回路ＬＤＤは、図１０に示されるように、制御部２６０、照射レベル設定部２６２、復号手段としての復号部２６３、信号遅延検出手段としての遅延検出部２６４、ＬＤ制御部２６５、駆動信号生成手段としての変調部２６６、加算部２６７、増幅部２６８、及び切り替えスイッチＳＷなどを備えている。なお、図１０における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
【００７５】
制御部２６０は、ＣＰＵ４０、変調信号生成回路２４及び受光器７３からの各種信号を解析し、その内容に応じて上記各部を制御する。
【００７６】
照射レベル設定部２６２は、ＣＰＵ４０の指示に基づいて、ボトムパワーＰｂ、リードパワーＰｒ、イレーズパワーＰｅ及びライトパワーＰｗを設定し、一例として図１１に示されるように、半導体レーザＬＤのＩ−Ｌ特性における閾値電流Ｉｔｈ及び微分量子効率（微分効率）に基づいて、ボトムパワーＰｂで発光するための駆動電流Ｉｂ、リードパワーＰｒで発光するための駆動電流Ｉｒ、イレーズパワーＰｅで発光するための駆動電流Ｉｅ、及びライトパワーＰｗで発光するための駆動電流Ｉｗを求める。そして、駆動電流Ｉｒと駆動電流Ｉｂとの差に対応するパワー信号Ｐ０Ｄａｔａ、駆動電流Ｉｅと駆動電流Ｉｂとの差に対応するパワー信号Ｐ１Ｄａｔａ、及び駆動電流Ｉｗと駆動電流Ｉｂとの差に対応するパワー信号Ｐ２Ｄａｔａをそれぞれ出力する。すなわち、Ｐ０ＤａｔａはリードパワーＰｒとボトムパワーＰｂとの差に対応するパワー信号であり、Ｐ１ＤａｔａはイレーズパワーＰｅとボトムパワーＰｂとの差に対応するパワー信号であり、Ｐ２ＤａｔａはライトパワーＰｗとボトムパワーＰｂとの差に対応するパワー信号である。
【００７７】
復号部２６３は、前記信号ｄＳ０及びｄＳ１に基づいて、３つの変調信号（Ｍｏｄ０，Ｍｏｄ１，Ｍｏｄ２）をそれぞれ復号する。ここでは、図１２に示されるように、（ｄＳ０＝０，ｄＳ１＝０）のときは（Ｍｏｄ０＝１，Ｍｏｄ１＝０，Ｍｏｄ２＝０）とし、（ｄＳ０＝１，ｄＳ１＝０）のときは（Ｍｏｄ０＝０，Ｍｏｄ１＝１，Ｍｏｄ２＝０）とし、（ｄＳ０＝１，ｄＳ１＝１）のときは（Ｍｏｄ０＝０，Ｍｏｄ１＝０，Ｍｏｄ２＝１）とし、（ｄＳ０＝０，ｄＳ１＝１）のときは（Ｍｏｄ０＝０，Ｍｏｄ１＝０，Ｍｏｄ２＝０）とする。ここで復号された各変調信号は変調部２６６にそれぞれ出力される。
【００７８】
ＬＤ制御部２６５は、前記タイミング信号生成部２４５で生成されたタイミング信号Ｓｓｈに同期して、受光器７３からのパワーモニタ信号Ｐｍｏｎをサンプル／ホールドし、バイアス信号Ｉｂｉａｓ、及び後述する駆動信号Ｉｄｒｖのスケール（最大振幅）を規定するスケール信号Ｉｓｃｌを生成する。ここでは、前記駆動電流Ｉｂに対応する信号がバイアス信号Ｉｂｉａｓに設定される。ここで生成されたバイアス信号Ｉｂｉａｓは加算部２６７に出力され、スケール信号Ｉｓｃｌは変調部２６６に出力される。また、ＬＤ制御部２６５は、例えば温度変動などに起因して半導体レーザのＩ−Ｌ特性における閾値電流Ｉｔｈ及び微分量子効率が変化すると、閾値電流Ｉｔｈの変化に対応してバイアス信号Ｉｂｉａｓを調整するとともに、微分量子効率の変化に対応してスケール信号Ｉｓｃｌを調整する。
【００７９】
変調部２６６は、図１３に示されるように、３つのＤ／Ａ変換器（２６６ａ，２６６ｂ，２６６ｃ）、３つのオンオフスイッチ（ＳＷ０，ＳＷ１，ＳＷ２）、及び電流加算器２６６ｄなどを備えている。
【００８０】
各Ｄ／Ａ変換器は一例として８ビットＤ／Ａ変換器であり、それぞれＬＤ制御部２６５からのスケール信号Ｉｓｃｌにより規定されたスケールで、照射レベル設定部２６２からの各パワー信号を電流信号に変換する。この場合には、Ｄ／Ａ変換器２６６ａは次の（１ａ）式に基づいてパワー信号Ｐ０Ｄａｔａを電流信号Ｉ０に変換し、Ｄ／Ａ変換器２６６ｂは次の（１ｂ）式に基づいてパワー信号Ｐ１Ｄａｔａを電流信号Ｉ１に変換し、Ｄ／Ａ変換器２６６ｃは次の（１ｃ）式に基づいてパワー信号Ｐ２Ｄａｔａを電流信号Ｉ２に変換する。
【００８１】
Ｉ０＝（Ｐ０Ｄａｔａ／２５５）×Ｉｓｃｌ ……（１ａ）
Ｉ１＝（Ｐ１Ｄａｔａ／２５５）×Ｉｓｃｌ ……（１ｂ）
Ｉ２＝（Ｐ２Ｄａｔａ／２５５）×Ｉｓｃｌ ……（１ｃ）
【００８２】
オンオフスイッチＳＷ０は、Ｄ／Ａ変換器２６６ａの出力段に配置され、復号部２６３からの変調信号Ｍｏｄ０に同期して、電流信号Ｉ０の電流加算器２６６ｄへの出力をオン／オフする。すなわち、電流信号Ｉ０はオンオフスイッチＳＷ０がオン状態のときにのみ電流加算器２６６ｄに出力される。ここでは一例として、オンオフスイッチＳＷ０は、変調信号Ｍｏｄ０が１（ハイレベル）のときにオン状態となり、０（ローレベル）のときにオフ状態となるように設定されているものとする。
【００８３】
オンオフスイッチＳＷ１は、Ｄ／Ａ変換器２６６ｂの出力段に配置され、復号部２６３からの変調信号Ｍｏｄ１に同期して、電流信号Ｉ１の電流加算器２６６ｄへの出力をオン／オフする。すなわち、電流信号Ｉ１はオンオフスイッチＳＷ１がオン状態のときにのみ電流加算器２６６ｄに出力される。ここでは一例として、オンオフスイッチＳＷ１は、変調信号Ｍｏｄ１が１のときにオン状態となり、０のときにオフ状態となるように設定されているものとする。
【００８４】
オンオフスイッチＳＷ２は、Ｄ／Ａ変換器２６６ｃの出力段に配置され、復号部２６３からの変調信号Ｍｏｄ２に同期して、電流信号Ｉ２の電流加算器２６６ｄへの出力をオン／オフする。すなわち、電流信号Ｉ２はオンオフスイッチＳＷ２がオン状態のときにのみ電流加算器２６６ｄに出力される。ここでは一例として、オンオフスイッチＳＷ２は、変調信号Ｍｏｄ２が１のときにオン状態となり、０のときにオフ状態となるように設定されているものとする。
【００８５】
電流加算器２６６ｄは、各オンオフスイッチの出力信号をそれぞれ加算し、加算結果をＬＤ変調電流信号Ｉｍｏｄとして出力する。すなわち、例えば各オンオフスイッチがいずれもオフ状態であれば、Ｉｍｏｄ＝０となり、オンオフスイッチＳＷ０のみがオン状態であれば、Ｉｍｏｄ＝Ｉ０となる。また、例えばオンオフスイッチＳＷ１のみがオン状態であれば、Ｉｍｏｄ＝Ｉ１となり、オンオフスイッチＳＷ２のみがオン状態であれば、Ｉｍｏｄ＝Ｉ２となる。
【００８６】
図１０に戻り、加算部２６７は、変調部２６６からのＬＤ変調電流信号ＩｍｏｄとＬＤ制御部２６５からのバイアス信号Ｉｂｉａｓとを加算する。すなわち、加算部２６７からは（Ｉｍｏｄ＋Ｉｂｉａｓ）が出力される。
【００８７】
増幅部２６８は、加算部２６７の出力信号Ｉｄを所定のゲインで増幅する。
【００８８】
遅延検出部２６４は、復号部２６３に入力される信号ｄＳ０とｄＳ１の遅延差を検出し、その検出結果を遅延検出信号Ｓｄｌｙ０，Ｓｄｌｙ１として遅延制御部２４８に出力する。
【００８９】
この遅延検出部２６４は、一例として図１４に示されるように、位相比較回路ｃ１、平滑回路ｃ２、及び比較回路ｃ３などを備えている。
【００９０】
位相比較回路ｃ１は、信号ｄＳ０の位相とｄＳ１の位相とを比較し、その比較結果を出力する。この位相比較回路ｃ１は、２つの信号（Ｓｄｉｆｆ０，Ｓｄｉｆｆ１）を出力する。ここでは、一例として図１５に示されるように、信号ｄＳ１の位相がｄＳ０の位相よりも遅れている場合には、信号ｄＳ０と信号ｄＳ１の排他的論理和に対応するパルス信号が信号Ｓｄｉｆｆ０として出力され、一例として図１６に示されるように、信号ｄＳ０の位相がｄＳ１の位相よりも遅れている場合には、信号ｄＳ０と信号ｄＳ１の論理積に対応するパルス信号が信号Ｓｄｉｆｆ１として出力されるように設定されている。
【００９１】
図１４に戻り、平滑回路ｃ２は、位相比較回路ｃ１の出力信号を平滑化する。ここでは、平滑回路ｃ２は２つの信号（Ｖｄｉｆｆ０，Ｖｄｉｆｆ１）を出力する。信号Ｖｄｉｆｆ０は信号Ｓｄｉｆｆ０の平滑結果であり、信号Ｖｄｉｆｆ１は信号Ｓｄｉｆｆ１の平滑結果である。
【００９２】
比較回路ｃ３は、平滑回路ｃ２の出力信号Ｖｄｉｆｆ０及びＶｄｉｆｆ１をそれぞれ予め設定されている基準信号Ｖｒｅｆと比較し、その比較結果をそれぞれ遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として遅延制御部２４８に出力する。ここでは、信号ｄＳ０とｄＳ１との間に遅延差がない場合には、Ｓｄｌｙ０＝０及びＳｄｌｙ１＝０となり、信号ｄＳ１がｄＳ０よりも遅れている場合（以下「＋遅延」ともいう）にはＳｄｌｙ０＝１及びＳｄｌｙ１＝０となり、信号ｄＳ０がｄＳ１よりも遅れている場合（以下「−遅延」ともいう）にはＳｄｌｙ０＝０及びＳｄｌｙ１＝１となるように基準信号Ｖｒｅｆが設定されている。
【００９３】
ここで、制御部２４０がＣＰＵ４０からの遅延情報取得要求を受信したときの制御部２４０における処理動作について図１７を用いて説明する。図１７のフローチャートは、制御部２４０によって実行される一連の処理アルゴリズムに対応し、ＣＰＵ４０からの遅延情報取得要求を受信すると、遅延情報取得処理がスタートする。なお、記録クロック信号Ｗｃｋは通常の記録時と同様に出力されているものとする。
【００９４】
最初のステップ４０１では、各パワー信号（Ｐ０Ｄａｔａ，Ｐ１Ｄａｔａ，Ｐ２Ｄａｔａ）がそれぞれ０となるように、制御部２６０に指示する。この指示は制御部２６０を介して照射レベル設定部２６２に通知され、各パワー信号は０となる。これにより、半導体レーザの異常発光を防止し、半導体レーザを破壊や劣化から保護することができる。
【００９５】
次のステップ４０３では、遅延調整部２４７での調整量が０となるように遅延制御部２４８に指示する。これにより、遅延制御部２４８は、各遅延検出信号に関係なく、符号化変調信号Ｓ０の調整量が０に対応する遅延設定信号Ｄｌｙ０、及び符号化変調信号Ｓ１の調整量が０に対応する遅延設定信号Ｄｌｙ１を遅延調整部２４７に出力する。
【００９６】
次のステップ４０５では、符号化変調信号Ｓ０の遅延カウンタＣ０、及び符号化変調信号Ｓ１の遅延カウンタＣ１をそれぞれ０クリアする。
【００９７】
次のステップ４０７では、テスト波形生成部２４９にテスト用波形情報信号の生成を指示する。これにより、テスト波形生成部２４９から変調信号生成・符号化部２４６にテスト用波形情報信号が出力される。そして、変調信号生成・符号化部２４６にて、テスト用波形情報信号に応じた符号化変調信号Ｓ０及びＳ１が生成され、遅延調整部２４７に出力される。遅延調整部２４７では、この符号化変調信号Ｓ０及びＳ１は調整されることなく、光ピックアップ装置２３に出力される。すなわち、ｄＳ０＝Ｓ０、ｄＳ１＝Ｓ１である。なお、遅延差の検出精度を向上させるために、一例として図１８に示されるように、符号化変調信号Ｓ０及びＳ１が同一周波数であり、かつ位相差が約（π／２）となるようなテスト用波形情報信号が好ましい。図１８に示される各符号化変調信号はそれぞれデューティが５０％であるが、これに限定されるものではない。
【００９８】
これにより、遅延調整部２４７から出力された信号ｄＳ０及びｄＳ１の光ピックアップ装置２３における遅延差が遅延検出部２６４にて検出され、遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として遅延検出部２６４から出力される。
【００９９】
次のステップ４０９では、遅延検出部２６４から出力された各遅延検出信号を遅延制御部２４８を介して取得する。
【０１００】
次のステップ４１１では、取得した遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１がいずれも０であるか否かを判断する。遅延検出信号Ｓｄｌｙ０又はＳｄｌｙ１が０でなければここでの判断は否定され、ステップ４１３に移行する。
【０１０１】
このステップ４１３では、遅延検出信号Ｓｄｌｙ０が１であるか否かを判断する。遅延検出信号Ｓｄｌｙ０が１であればここでの判断は肯定され、ステップ４１５に移行する。
【０１０２】
このステップ４１５では、遅延カウンタＣ０の値を＋１する。
【０１０３】
次のステップ４１７では、遅延調整部２４７での符号化変調信号Ｓ０に対する調整量がＣ０ステップ分となるように遅延制御部２４８に指示する。これにより、符号化変調信号Ｓ０の調整量をＣ０ステップ分に設定する遅延設定信号Ｄｌｙ０が遅延制御部２４８から遅延調整部２４７に出力される。そして、符号化変調信号Ｓ０はＣ０ステップ分だけ遅延して遅延調整部２４７から光ピックアップ装置２３に出力される。なお、符号化変調信号Ｓ１はそのままである。そして、前記ステップ４０９に戻る。
【０１０４】
一方、上記ステップ４１３において、遅延検出信号Ｓｄｌｙ０が１でなければ、ステップ４１３での判断は否定され、ステップ４１９に移行する。
【０１０５】
このステップ４１９では、遅延カウンタＣ１の値を＋１する。
【０１０６】
次のステップ４２１では、遅延調整部２４７での符号化変調信号Ｓ１に対する調整量がＣ１ステップ分となるように遅延制御部２４８に指示する。これにより、符号化変調信号Ｓ１の調整量をＣ１ステップ分に設定する遅延設定信号Ｄｌｙ１が遅延制御部２４８から遅延調整部２４７に出力される。そして、符号化変調信号Ｓ１はＣ１ステップ分だけ遅延して遅延調整部２４７から光ピックアップ装置２３に出力される。なお、符号化変調信号Ｓ０はそのままである。そして、前記ステップ４０９に戻る。
【０１０７】
取得した遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１がいずれも０となると、上記ステップ４１１での判断は肯定され、ステップ４２３に移行する。
【０１０８】
このステップ４２３では、遅延カウンタＣ０及び遅延カウンタＣ１の値を含む遅延情報を、光ピックアップ装置２３の現在のシーク位置情報とともにＲＡＭ２５０に格納する。そして、遅延情報取得処理を終了する。
【０１０９】
次に、上記のように構成されるＬＤ駆動回路ＬＤＤの記録時における作用を図１９及び図２０を用いて説明する。ここでは、前述したように、発光パワーが４つの加熱パルス（ＨＰ１，ＨＰ２，ＨＰ３，ＨＰ４）と４つの冷却パルス（ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４）とから構成されるマーク領域Ｍについて説明する（図６参照）。
【０１１０】
１．書き込み信号ｄＷｄａｔａが０から１に変化した後、時間Ｔｓｓが経過すると、信号ｄＳ０＝１、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝１となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ２＋Ｉｂｉａｓ）となり、発光パワーはＰｗとなる。
【０１１１】
２．変調信号Ｍｏｄ２が１に変更されてから時間Ｔｓｐが経過すると、信号ｄＳ０＝０、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号ＩｄはＩｂｉａｓとなり、発光パワーはＰｂとなる。
【０１１２】
３．変調信号Ｍｏｄ２が０に変更されてから時間Ｔｍｓが経過すると、信号ｄＳ０＝１、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝１となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ２＋Ｉｂｉａｓ）となり、発光パワーはＰｗとなる。
【０１１３】
４．変調信号Ｍｏｄ２が１に変更されてから時間Ｔｍｐが経過すると、信号ｄＳ０＝０、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号ＩｄはＩｂｉａｓとなり、発光パワーはＰｂとなる。
【０１１４】
５．変調信号Ｍｏｄ２が０に変更されてから時間Ｔｍｓが経過すると、信号ｄＳ０＝１、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝１となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ２＋Ｉｂｉａｓ）となり、発光パワーはＰｗとなる。
【０１１５】
６．変調信号Ｍｏｄ２が１に変更されてから時間Ｔｍｐが経過すると、信号ｄＳ０＝０、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号ＩｄはＩｂｉａｓとなり、発光パワーはＰｂとなる。
【０１１６】
７．変調信号Ｍｏｄ２が０に変更されてから時間Ｔｌｓが経過すると、信号ｄＳ０＝１、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝１となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ２＋Ｉｂｉａｓ）となり、発光パワーはＰｗとなる。
【０１１７】
８．変調信号Ｍｏｄ２が１に変更されてから時間Ｔｌｐが経過すると、信号ｄＳ０＝０、ｄＳ１＝１となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝０、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号ＩｄはＩｂｉａｓとなり、発光パワーはＰｂとなる。
【０１１８】
９．書き込み信号ｄＷｄａｔａが１から０に変化すると、信号ｄＳ０＝１、ｄＳ１＝０となるため、復号部２６３から出力される各変調信号は、Ｍｏｄ０＝０、Ｍｏｄ１＝１、Ｍｏｄ２＝０となる。これにより、加算部２６７の出力信号Ｉｄは（Ｉ１＋Ｉｂｉａｓ）となり、発光パワーはＰｅとなる。
【０１１９】
これにより光ディスク１５の記録面には、一例として図２０に示されるように、先頭の加熱パルスＨＰ１によって形成された領域Ｒ１、２番目の加熱パルスＨＰ２によって形成された領域Ｒ２、３番目の加熱パルスＨＰ３によって形成された領域Ｒ３、及び最後の加熱パルスＨＰ４によって形成された領域Ｒ４が連続し、１つのマーク領域となる。
【０１２０】
《記録処理》
次に、ホストからの記録要求コマンドを受信したときの光ディスク装置２０における処理動作について図２１を用いて簡単に説明する。図２１のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、ホストから記録要求コマンドを受信すると、図２１のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、記録処理がスタートする。
【０１２１】
最初のステップ５０１では、記録速度に基づいてスピンドルモータ２２の回転を制御するための制御信号をモータドライバ２７に出力するとともに、ホストから記録要求コマンドを受信した旨を再生信号処理回路２８に通知する。また、ホストから受信したデータ（記録用データ）のバッファＲＡＭ３４への蓄積をバッファマネージャ３７に指示する。
【０１２２】
次のステップ５０３では、光ディスク１５の回転が所定の線速度に達していることを確認すると、サーボコントローラ３３に対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
【０１２３】
次のステップ５０５では、記録速度に基づいてＯＰＣ（Ｏｐｔｉｍｕｍ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）を行い、最適な記録パワーを取得する。すなわち、記録パワーを段階的に変化させつつ、ＰＣＡ（Ｐｏｗｅｒ Ｃａｌｉｂｒａｔｉｏｎ Ａｒｅａ）と呼ばれる試し書き領域に所定のデータを試し書きした後、それらのデータを順次再生し、例えばＲＦ信号から検出されたアシンメトリの値が予め実験等で求めた目標値とほぼ一致する場合を最も高い記録品質であると判断し、そのときの記録パワーを最適な記録パワーとする。
【０１２４】
次のステップ５０７では、再生信号処理回路２８からの前記アドレス情報に基づいて現在のアドレスを取得する。
【０１２５】
次のステップ５０９では、現在のアドレスと記録要求コマンドから抽出した目標アドレスとの差分（アドレス差）を算出する。
【０１２６】
次のステップ５１１では、アドレス差に基づいてシークが必要であるか否かを判断する。ここでは、前記シーク情報の一つとしてフラッシュメモリ３９に格納されている閾値を参照し、アドレス差が閾値を越えていれば、ここでの判断は肯定され、ステップ５１３に移行する。
【０１２７】
このステップ５１３では、アドレス差に応じたシークモータの制御信号をモータドライバ２７に出力する。これにより、シークモータが駆動し、シーク動作が行なわれる。そして、前記ステップ５０７に戻る。
【０１２８】
一方、前記ステップ５１１において、アドレス差が閾値を越えていなければ、ここでの判断は否定され、ステップ５１５に移行する。
【０１２９】
このステップ５１５では、前述した遅延情報取得要求を制御部２４０に出力する。これにより、現在のシーク位置における信号ｄＳ０及びｄＳ１の遅延情報が求められる。そして、信号ｄＳ０及びｄＳ１の遅延差を補正するための遅延設定信号が遅延制御部２４８から遅延調整部２４７に出力され、復号部２６３における信号ｄＳ０及びｄＳ１の遅延差がほぼ０となる。
【０１３０】
次のステップ５１７では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ５１９に移行する。
【０１３１】
このステップ５１９では、再生信号処理回路２８からのアドレス情報に基づいて現在のアドレスを取得する。そして、前記ステップ５１７に戻る。
【０１３２】
以下、前記ステップ５１７での判断が肯定されるまで、ステップ５１７→５１９の処理を繰り返し行なう。
【０１３３】
現在のアドレスが目標アドレスと一致すれば、前記ステップ５１７での判断は肯定され、ステップ５２１に移行する。
【０１３４】
このステップ５２１では、エンコーダ２５に書き込みを許可する。これにより、記録用データは、エンコーダ２５、変調信号生成回路２４及び光ピックアップ装置２３を介して光ディスク１５に書き込まれる。記録用データがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。
【０１３５】
《再生処理》
さらに、ホストから再生要求コマンドを受信したときの光ディスク装置２０における処理動作について図２２を用いて説明する。図２２のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、ホストから再生要求コマンドを受信すると、図２２のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、再生処理がスタートする。
【０１３６】
最初のステップ７０１では、再生速度に基づいてスピンドルモータ２２の回転を制御するための制御信号をモータドライバ２７に出力するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路２８に通知する。
【０１３７】
次のステップ７０３では、光ディスク１５の回転が所定の線速度に達していることを確認すると、サーボコントローラ３３に対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。
【０１３８】
次のステップ７０５では、再生信号処理回路２８からのアドレス情報に基づいて現在のアドレスを取得する。
【０１３９】
次のステップ７０７では、現在のアドレスと再生要求コマンドから抽出した目標アドレスとの差分（アドレス差）を算出する。
【０１４０】
次のステップ７０９では、前記ステップ５１１と同様にして、シークが必要であるか否かを判断する。シークが必要であれば、ここでの判断は肯定され、ステップ７１１に移行する。
【０１４１】
このステップ７１１では、アドレス差に応じたシークモータの制御信号をモータドライバ２７に出力する。そして、前記ステップ７０５に戻る。
【０１４２】
一方、前記ステップ７０９において、シークが必要でなければ、ステップ７０９での判断は否定され、ステップ７１３に移行する。
【０１４３】
このステップ７１３では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ７１５に移行する。
【０１４４】
このステップ７１５では、再生信号処理回路２８からのアドレス情報に基づいて現在のアドレスを取得する。そして、前記ステップ７１３に戻る。
【０１４５】
以下、前記ステップ７１３での判断が肯定されるまで、ステップ７１３→７１５の処理を繰り返し行なう。
【０１４６】
現在のアドレスが目標アドレスと一致すれば、前記ステップ７１３での判断は肯定され、ステップ７１７に移行する。
【０１４７】
このステップ７１７では、再生信号処理回路２８に読み取りを指示する。これにより、再生信号処理回路２８にて再生データが取得され、バッファＲＡＭ３４に格納される。この再生データはセクタ単位でバッファマネージャ３７及びインターフェース３８を介してホストに転送される。そして、ホストから指定されたデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。
【０１４８】
以上の説明から明らかなように、本第１の実施形態に係る光ディスク装置では、ＣＰＵ４０と該ＣＰＵ４０にて実行されるプログラムとによって処理装置が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、ＣＰＵ４０によるプログラムに従う上記処理によって実現した処理装置の少なくとも一部をハードウェアによって構成することとしても良いし、あるいは全てをハードウェアによって構成することとしても良い。
【０１４９】
また、変調信号生成回路２４とフレキシブルケーブルＦＣとＬＤ駆動回路ＬＤＤとによって本発明に係る光源駆動装置が構成されている。また、遅延調整部２４７と遅延制御部２４８とによって遅延補正手段が構成されている。
【０１５０】
そして、変調信号生成・符号化部２４６の処理動作によって本発明に係る駆動信号生成方法の第１工程が実施され、復号部２６３の処理動作によって第２工程が実施され、変調部２６６の処理動作によって第３工程が実施されている。
【０１５１】
以上説明したように、本第１の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによると、変調信号生成・符号化部２４６にて変調信号を所定の符号化規則にしたがって符号化し、復号部２６３にて符号化変調信号を変調信号に復号している。これにより、変調信号生成回路２４からＬＤ駆動回路ＬＤＤに供給される信号の数が減少し、フレキシブルケーブルＦＣの小型化を促進することができる。また、変調信号生成回路２４及びＬＤ駆動回路ＬＤＤをそれぞれ集積回路化した場合にはピン数をそれぞれ低減することができ、各集積回路の低コスト化及び小型化を図ることができる。従って、結果として、大型化及び高コスト化を招くことなく、光ディスクに対して記録品質に優れた記録を行なうことができる。
【０１５２】
また、変調信号生成回路２４から出力される信号ｄＳ０及びｄＳ１は、符号化変調信号Ｓ０及びＳ１に対して、変調信号生成回路２４とＬＤ駆動回路ＬＤＤとの間の伝送路での信号遅延差を相殺するような調整がすでになされている信号であるため、ＬＤ駆動回路ＬＤＤでは精度良く半導体レーザを駆動することができる。
【０１５３】
また、本第１の実施形態に係る光ディスク装置２３によると、変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによって、半導体レーザを精度良く駆動することができるため、光ディスクに対して記録品質に優れた記録を行なうことが可能となる。
【０１５４】
なお、上記第１の実施形態の遅延検出部２６４において、図２３に示されるように、前述した比較回路ｃ３に代えて、信号Ｖｄｉｆｆ０及びＶｄｉｆｆ１をそれぞれデジタル信号に変換するＡ／Ｄ変換回路ｃ４を用いても良い。これにより、検出時間を短縮することが可能となる。また、このＡ／Ｄ変換回路ｃ４を変調信号生成回路２４側に配置しても良い。なお、この場合には、制御部２４０は遅延情報取得処理の際に、前記ステップ４０９に先立って、Ａ／Ｄ変換回路ｃ４の各出力信号から、信号ｄＳ０とｄＳ１との間の遅延差に関する情報を取得する処理が必要となる。
【０１５５】
また、上記第１の実施形態において、図２４に示されるように、前述した遅延検出部２６４に代えて、復号部２６３から出力される変調信号（Ｍｏｄ０，Ｍｏｄ１，Ｍｏｄ２）に基づいて遅延検出を行なう遅延検出部２６４’を用いても良い。ここで、遅延検出部２６４’の作用について図２５〜図２７を用いて説明する。なお、信号ｄＳ０及びｄＳ１は互いに同一周波数であり、かつ遅延調整部２４７から出力されるときの信号ｄＳ０とｄＳ１との位相差が９０°であるものとする。
【０１５６】
一例として図２５に示されるように、遅延検出部２６４’における信号ｄＳ０とｄＳ１との位相差が９０°のまま、すなわち遅延差が０であれば、変調信号Ｍｏｄ０のパルス幅Ｗ０、変調信号Ｍｏｄ１のパルス幅Ｗ１、及び変調信号Ｍｏｄ２のパルス幅Ｗ２は、互いに等しくなる。
【０１５７】
また、一例として図２６に示されるように、遅延検出部２６４’における信号ｄＳ０とｄＳ１との位相差が（９０°＋δ１）、すなわち＋遅延があり、その遅延差がδ１であれば、変調信号Ｍｏｄ０のパルス幅Ｗ０と変調信号Ｍｏｄ２のパルス幅Ｗ２とは互いに等しいが、変調信号Ｍｏｄ１のパルス幅Ｗ１よりも小さくなる。すなわち、Ｗ０＝Ｗ２＜Ｗ１となる。
【０１５８】
さらに、一例として図２７に示されるように、遅延検出部２６４’における信号ｄＳ０とｄＳ１との位相差が（９０°−δ２）、すなわち−遅延があり、その遅延差がδ２であれば、変調信号Ｍｏｄ０のパルス幅Ｗ０と変調信号Ｍｏｄ２のパルス幅Ｗ２とは互いに等しいが、変調信号Ｍｏｄ１のパルス幅Ｗ１よりも大きくなる。すなわち、Ｗ０＝Ｗ２＞Ｗ１となる。
【０１５９】
そこで、遅延検出部２６４’を一例として図２８（Ａ）及び図２８（Ｂ）に示されるように、２つの平滑回路（ｃ５，ｃ６）、及び比較回路ｃ７を含んで構成することができる。図２８（Ａ）に示される遅延検出部２６４’では、平滑回路ｃ５は変調信号Ｍｏｄ０を平滑化し、平滑回路ｃ６は変調信号Ｍｏｄ１を平滑化する。比較回路ｃ７は平滑回路ｃ５の出力信号Ｖｄｃ０及び平滑回路ｃ６の出力信号Ｖｄｃ１をそれぞれ基準電圧Ｖｒｅｆ（図２９参照）と比較し、その比較結果をそれぞれ遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として出力する。ここでは、上記第１の実施形態と同様に、信号ｄＳ０とｄＳ１との間に遅延差がない場合には、Ｓｄｌｙ０＝０及びＳｄｌｙ１＝０となり、＋遅延の場合には、Ｓｄｌｙ０＝１及びＳｄｌｙ１＝０となり、−遅延の場合には、Ｓｄｌｙ０＝０及びＳｄｌｙ１＝１となるように基準信号Ｖｒｅｆが設定されている。
【０１６０】
また、図２８（Ｂ）に示される遅延検出部２６４’では、平滑回路ｃ５は変調信号Ｍｏｄ２を平滑化し、平滑回路ｃ６は変調信号Ｍｏｄ１を平滑化する。比較回路ｃ７は平滑回路ｃ５の出力信号Ｖｄｃ２及び平滑回路ｃ６の出力信号Ｖｄｃ１をそれぞれ基準電圧Ｖｒｅｆと比較し、その比較結果をそれぞれ遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として出力する。変調信号Ｍｏｄ０のパルス幅Ｗ０と変調信号Ｍｏｄ２のパルス幅Ｗ２とは互いに等しいため、図２８（Ａ）に示される遅延検出部２６４’から出力される各遅延検出信号と、図２８（Ｂ）に示される遅延検出部２６４’から出力される各遅延検出信号とは同じである。
【０１６１】
また、この場合に、遅延検出部２６４’は、一例として図３０に示されるように、いわゆるチャージポンプＣＰ、及び比較回路ｃ８を含んで構成しても良い。このチャージポンプＣＰは３つのオンオフスイッチ（ＳＷｃ１，ＳＷｃ２，ＳＷｃ３）、抵抗Ｒ及びコンデンサＣなどを含んでいる。オンオフスイッチＳＷｃ１がオン状態になるとコンデンサＣは充電され、オンオフスイッチＳＷｃ２がオン状態になるとコンデンサＣは放電される。オンオフスイッチＳＷｃ３はリセットスイッチである。比較回路ｃ８はチャージポンプＣＰの出力信号と基準電圧Ｖｓｔｄとを比較し、その比較結果を遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１として出力する。オンオフスイッチＳＷｃ１は変調信号Ｍｏｄ１が０のときにオフ状態となり、１のときオン状態となるように設定されている。オンオフスイッチＳＷｃ２は変調信号Ｍｏｄ１が０のときにオフ状態となり、１のときにオン状態となるように設定されている。そこで、変調信号Ｍｏｄ０のパルス幅Ｗ０と変調信号Ｍｏｄ１のパルス幅Ｗ１とが等しい場合にはチャージポンプＣＰの出力信号は基準電圧Ｖｓｔｄと等しくなる。また、パルス幅Ｗ０がパルス幅Ｗ１よりも小さい場合にはチャージポンプＣＰの出力信号は基準電圧Ｖｓｔｄよりも大きくなる。さらに、パルス幅Ｗ０がパルス幅Ｗ１よりも大きい場合にはチャージポンプＣＰの出力信号は基準電圧Ｖｓｔｄよりも小さくなる。これにより、比較回路ｃ８は、信号ｄＳ０とｄＳ１との間に遅延差がない場合には遅延検出信号Ｓｄｌｙ０＝０及びＳｄｌｙ１＝０を出力し、＋遅延の場合には遅延検出信号Ｓｄｌｙ０＝１及びＳｄｌｙ１＝０を出力し、−遅延の場合には遅延検出信号Ｓｄｌｙ０＝０及びＳｄｌｙ１＝１を出力する。
【０１６２】
また、上記第１の実施形態において、図３１に示されるように、遅延制御部２４８で生成された遅延設定信号Ｄｌｙ０，Ｄｌｙ１を波形生成部２４３’に出力し、波形生成部２４３’において、各遅延設定信号に応じて波形情報信号を補正しても良い。この場合には、遅延調整部２４７は不要となる。波形生成部２４３’は、一例として図３２に示されるように、＋遅延の場合には、その遅延量ｄ０に応じてＴｓｓ及びＴｓｐを補正し、それぞれＴｓｓ’（＝Ｔｓｓ−ｄ０）及びＴｓｐ’（＝Ｔｓｐ＋ｄ０）とする。これにより、変調信号生成・符号化部２４６で生成される符号化変調信号Ｓ１は、すでに遅延調整がなされた信号となる。すなわち、符号化変調信号Ｓ０及びＳ１は、上記第１の実施形態における遅延調整部２４７の出力信号ｄＳ０及びｄＳ１とそれぞれ等しくなる。また、波形生成部２４３’は、一例として図３３に示されるように、−遅延の場合には、その遅延量ｄ１に応じてＴｓｐを補正し、Ｔｓｐ’（＝Ｔｓｐ−ｄ１）とする。これにより、変調信号生成・符号化部２４６で生成される符号化変調信号Ｓ０は、すでに遅延調整がなされた信号となる。すなわち、符号化変調信号Ｓ０及びＳ１は、上記第１の実施形態における遅延調整部２４７の出力信号ｄＳ０及びｄＳ１とそれぞれ等しくなる。この場合には、波形生成部２４３’と遅延制御部２４８とによって遅延補正手段が構成されることとなる。
【０１６３】
なお、上記第１の実施形態では、遅延差に応じて符号化変調信号Ｓ０又はＳ１を調整する場合について説明したが、これに限らず、符号化変調信号Ｓ０及びＳ１の両方を調整しても良い。
【０１６４】
また、上記第１の実施形態では、遅延差に応じて符号化変調信号Ｓ０又はＳ１を遅らせることにより遅延差を調整する場合について説明したが、これに限らず、遅延差に応じて符号化変調信号Ｓ０又はＳ１を進ませることにより遅延差を調整しても良い。
【０１６５】
また、上記第１の実施形態では、記録の際に遅延情報取得処理を行なう場合について説明したが、本発明がこれに限定されるものではない。例えば、記録の際に、ＣＰＵ４０はそのときのシーク位置に対応する遅延情報がＲＡＭ２５０に格納されている場合には、該遅延情報に基づいて遅延設定信号を生成するように遅延制御部２４８に指示しても良い。さらに、例えば光ディスク装置の調整工程などにおいて、予め設定されたピックアップ装置２３のシーク位置毎に遅延情報取得処理を行ない、得られた遅延情報をシーク位置に対応付けてフラッシュメモリ３９のデータ領域に格納しておき、光ディスク装置に電源が投入されたときに、ＲＡＭ２５０に転送しても良い。なお、工場出荷後に遅延情報取得処理を行なわないことが明確な場合には、例えば工場出荷時に遅延検出部２６４を外してもよい。
【０１６６】
また、上記第１の実施形態において、遅延検出部２６４に代えて、モニタ信号Ｐｍｏｎに基づいて遅延差を検出しても良い。
【０１６７】
また、上記第１の実施形態において、遅延検出結果をシリアルデータとして光ピックアップ装置２３から変調信号生成回路２４に供給しても良い。
【０１６８】
《第２の実施形態》
次に、本発明の第２の実施形態を図３４〜図４０に基づいて説明する。
【０１６９】
この第２の実施形態は、図３４に示されるように、前述した遅延調整部２４７に代えてパルス幅調整部２５１を用い、前述した遅延制御部２４８に代えてパルス幅制御部２５２を用い、図３５に示されるように、前述した遅延検出部２６４に代えてパルス幅検出部２７１を用いる点に特徴を有する。その他の構成は、前述した第１の実施形態と同様である。従って、以下においては、第１の実施形態との相違点を中心に説明するとともに、前述した第１の実施形態と同一若しくは同等の構成部分については同一の符号を用い、その説明を簡略化し若しくは省略するものとする。
【０１７０】
パルス幅制御部２５２は、ＣＰＵ４０からのパルス幅情報取得要求に応じて、パルス幅調整部２５１から出力された信号ｄＳ０及びｄＳ１の光ピックアップ装置２３におけるパルス幅情報を取得し、ＲＡＭ２５０に格納する。また、パルス幅制御部２５２は、記録に際して、ＲＡＭ２５０に格納されているパルス幅情報に基づいて、変調信号生成・符号化部２４６から出力される符号化変調信号Ｓ０を調整するためのパルス幅設定信号Ｐｌｓ０、及び符号化変調信号Ｓ１を調整するためのパルス幅設定信号Ｐｌｓ１を生成する。ここで生成された各パルス幅設定信号は、それぞれパルス幅調整部２５１に出力される。
【０１７１】
パルス幅調整部２５１は、各パルス幅設定信号に応じて各符号化変調信号を調整する。このパルス幅調整部２５１は、一例として図３６に示されるように、符号化変調信号Ｓ０のパルス幅を調整するパルス幅調整回路Ｐ０、及び符号化変調信号Ｓ１のパルス幅を調整するパルス幅調整回路Ｐ１などを備えている。
【０１７２】
パルス幅調整回路Ｐ０は、符号化変調信号Ｓ０を順次遅延させるために直列に配置されたｎ段の遅延回路（Ｄ０１〜Ｄ０ｎ）と、符号化変調信号Ｓ０及び各遅延回路の出力信号（Ｓ０１〜Ｓ０ｎ）のうち、パルス幅制御部２５２からのパルス幅設定信号Ｐｌｓ０にて指定された２つの信号の論理和信号を生成する論理和生成回路Ｌ０ａと、符号化変調信号Ｓ０及び各遅延回路の出力信号（Ｓ０１〜Ｓ０ｎ）のうち、パルス幅制御部２５２からのパルス幅設定信号Ｐｌｓ０にて指定された２つの信号の論理積信号を生成する論理積生成回路Ｌ０ｂなどを含んでいる。なお、論理和生成回路Ｌ０ａ及び論理積生成回路Ｌ０ｂは一方が選択されるようになっている。図３７には、一例として信号Ｓ０とＳ０１の論理積信号、及び信号Ｓ０１とＳ０２の論理和信号が示されている。
【０１７３】
パルス幅調整回路Ｐ１は、符号化変調信号Ｓ１を順次遅延させるために直列に配置されたｎ段の遅延回路（Ｄ１１〜Ｄ１ｎ）と、符号化変調信号Ｓ１及び各遅延回路の出力信号（Ｓ１１〜Ｓ１ｎ）のうち、パルス幅制御部２５２からのパルス幅設定信号Ｐｌｓ１にて指定された２つの信号の論理和信号を生成する論理和生成回路Ｌ１ａと、符号化変調信号Ｓ１及び各遅延回路の出力信号（Ｓ１１〜Ｓ１ｎ）のうち、パルス幅制御部２５２からのパルス幅設定信号Ｐｌｓ１にて指定された２つの信号の論理積信号を生成する論理積生成回路Ｌ１ｂなどを含んでいる。なお、論理和生成回路Ｌ１ａ及び論理積生成回路Ｌ１ｂは一方が選択されるようになっている。
【０１７４】
なお、各遅延回路はそれぞれ入力信号を１ステップだけ遅延させて出力する特性を有している。
【０１７５】
パルス幅検出部２７１は、図３８に示されるように、信号ｄＳ０のパルス幅を検出するパルス幅検出回路Ｍ０、及び信号ｄＳ１のパルス幅を検出するパルス幅検出回路Ｍ１などを備えている。
【０１７６】
パルス幅検出回路Ｍ０は、信号ｄＳ０を所定のレベルでスライスし二値化する二値化回路２７１ａ０、該二値化回路２７１ａ０の出力信号を平滑化する平滑回路２７１ｂ０、及び該平滑回路２７１ｂ０の出力信号をＡ／Ｄ変換し、パルス幅検出信号Ｓｐｌｓ０として出力するＡ／Ｄ変換器２７１ｃ０を含んでいる。このパルス幅検出信号Ｓｐｌｓ０はパルス幅制御部２５２に出力される。そこで、一例として図３９に示されるように、信号ｄＳ０をスライスレベルＳＬで二値化したときに、信号ｄＳ０のなまりなどに起因して、二値化回路２７１ａ０の出力信号Ｓｍ０のパルス幅Ｗｍが、予定パルス幅Ｗｍｓよりも大きくなると、平滑回路２７１ｂ０の出力信号Ｓｍ１は、信号ｄＳ０になまりがないときに比べて大きくなる。なお、図３９には、信号ｄＳ０になまりがないときの信号波形が点線で示されている。
【０１７７】
パルス幅検出回路Ｍ１は、信号ｄＳ１を所定のレベルでスライスし二値化する二値化回路２７１ａ１、該二値化回路２７１ａ１の出力信号を平滑化する平滑回路２７１ｂ１、及び該平滑回路２７１ｂ１の出力信号をＡ／Ｄ変換し、パルス幅検出信号Ｓｐｌｓ１として出力するＡ／Ｄ変換器２７１ｃ１を含んでいる。このパルス幅検出信号Ｓｐｌｓ１はパルス幅制御部２５２に出力される。
【０１７８】
パルス幅制御部２５２は、光ピックアップ装置２３からの各パルス幅検出信号に基づいて、符号化変調信号Ｓ０のパルス幅を調整するためのパルス幅設定信号Ｐｌｓ０及び符号化変調信号Ｓ１のパルス幅を調整するためのパルス幅設定信号Ｐｌｓ１をそれぞれ生成する。ここで生成された各パルス幅設定信号は、それぞれパルス幅調整部２５１に出力される。
【０１７９】
ここで、制御部２４０がＣＰＵ４０からのパルス幅情報取得要求を受信したときの制御部２４０における処理動作について図４０を用いて説明する。図４０のフローチャートは、制御部２４０によって実行される一連の処理アルゴリズムに対応し、ＣＰＵ４０からのパルス幅情報取得要求を受信すると、パルス幅情報取得処理がスタートする。なお、記録クロック信号Ｗｃｋは通常の記録時と同様に出力されているものとする。このパルス幅情報取得要求は、例えば、記録の際に、シーク動作が完了したときにＣＰＵ４０から出力される。
【０１８０】
最初のステップ８０１では、各パワー信号（Ｐ０Ｄａｔａ，Ｐ１Ｄａｔａ，Ｐ２Ｄａｔａ）がそれぞれ０となるように、制御部２６０に指示する。この指示は、制御部２６０を介して照射レベル設定部２６２に通知され、各パワー信号は０となる。これにより、半導体レーザの異常発光を防止し、半導体レーザを破壊や劣化から保護することができる。
【０１８１】
次のステップ８０３では、パルス幅調整部２５１での符号化変調信号Ｓ０及びＳ１に対するパルス幅調整量が０となるようにパルス幅制御部２５２に指示する。これにより、パルス幅制御部２５２は、パルス幅検出信号Ｓｐｌｓ０，Ｓｐｌｓ１に関係なく、符号化変調信号Ｓ０のパルス幅調整量を０に設定するパルス幅設定信号Ｐｌｓ０、及び符号化変調信号Ｓ１のパルス幅調整量を０に設定するパルス幅設定信号Ｐｌｓ１をパルス幅調整部２５１にそれぞれ出力する。
【０１８２】
次のステップ８０５では、符号化変調信号Ｓ０のパルス幅調整カウンタＣ０、符号化変調信号Ｓ１のパルス幅調整カウンタＣ１を０クリアする。
【０１８３】
次のステップ８０７では、テスト波形生成部２４９にテスト用波形情報信号の生成を指示する。これにより、テスト波形生成部２４９から変調信号生成・符号化部２４６にテスト用波形情報信号が出力される。そして、変調信号生成・符号化部２４６にて、テスト用波形情報信号に応じた符号化変調信号Ｓ０及びＳ１が生成され、パルス幅調整部２５１に出力される。パルス幅調整部２５１では、この符号化変調信号Ｓ０及びＳ１は調整されることなく、光ピックアップ装置２３に出力される。すなわち、ｄＳ０＝Ｓ０、ｄＳ１＝Ｓ１である。
【０１８４】
これにより、パルス幅調整部２５１から出力された信号ｄＳ０及びｄＳ１の光ピックアップ装置２３におけるパルス幅がそれぞれパルス幅検出部２７１にて検出され、パルス幅検出信号Ｓｐｌｓ０及びＳｐｌｓ１としてパルス幅検出部２７１から出力される。
【０１８５】
次のステップ８０９では、パルス幅検出部２７１で検出されたパルス幅検出信号Ｓｐｌｓ０をパルス幅制御部２５２を介して取得する。
【０１８６】
次のステップ８１１では、取得したパルス幅検出信号Ｓｐｌｓ０と予定パルス幅に対応したパルス幅検出信号Ｓｐ０との差ΔＰ０を求める。なお、予定パルス幅に対応したパルス幅検出信号Ｓｐ０は予め取得され、ＲＡＭ２５０に格納されている。
【０１８７】
次のステップ８１３では、ΔＰ０の絶対値が予め設定されている許容値Ｗｐ０以下であるか否かを判断する。ΔＰ０の絶対値が許容値Ｗｐ０を超えていればここでの判断は否定され、ステップ８１５に移行する。
【０１８８】
このステップ８１５では、パルス幅調整カウンタＣ０の値を＋１する。
【０１８９】
次のステップ８１７では、ΔＰ０が０未満であるか否かを判断する。ΔＰ０が０未満であればここでの判断は肯定され、ステップ８１９に移行する。
【０１９０】
このステップ８１９では、パルス幅調整カウンタＣ０の値を参照し、符号化変調信号Ｓ０のパルス幅がＣ０ステップ分だけ拡大するようにパルス幅設定信号Ｐｌｓ０を設定する。これにより、符号化変調信号Ｓ０はパルス幅調整部２５１にてパルス幅がＣ０ステップ分だけ拡大されて光ピックアップ装置２３に出力される。そして、前記ステップ８０９に戻る。
【０１９１】
一方、上記ステップ８１７において、ΔＰ０が０以上であれば、ステップ８１７での判断は否定され、ステップ８２１に移行する。
【０１９２】
このステップ８２１では、パルス幅調整カウンタＣ０の値を参照し、符号化変調信号Ｓ０のパルス幅がＣ０ステップ分だけ縮小するようにパルス幅設定信号Ｐｌｓ０を設定する。これにより、符号化変調信号Ｓ０はパルス幅調整部２５１にてパルス幅がＣ０ステップ分だけ縮小されて光ピックアップ装置２３に出力される。そして、前記ステップ８０９に戻る。
【０１９３】
ΔＰ０の絶対値が許容値Ｗｐ０以下となると、上記ステップ８１３での判断は肯定され、ステップ８３１に移行する。
【０１９４】
このステップ８３１では、パルス幅検出部２７１で検出されたパルス幅検出信号Ｓｐｌｓ１をパルス幅制御部２５２を介して取得する。
【０１９５】
次のステップ８３３では、取得したパルス幅検出信号Ｓｐｌｓ１と予定パルス幅に対応したパルス幅検出信号Ｓｐ１との差ΔＰ１を求める。なお、予定パルス幅に対応したパルス幅検出信号Ｓｐ１は予め取得され、ＲＡＭ２５０に格納されている。
【０１９６】
次のステップ８３５では、ΔＰ１の絶対値が予め設定されている許容値Ｗｐ１以下であるか否かを判断する。ΔＰ１の絶対値が許容値Ｗｐ１を超えていればここでの判断は否定され、ステップ８３７に移行する。
【０１９７】
このステップ８３７では、パルス幅調整カウンタＣ１の値を＋１する。
【０１９８】
次のステップ８３９では、ΔＰ１が０未満であるか否かを判断する。ΔＰ１が０未満であればここでの判断は肯定され、ステップ８４１に移行する。
【０１９９】
このステップ８４１では、パルス幅調整カウンタＣ１の値を参照し、符号化変調信号Ｓ１のパルス幅がＣ１ステップ分だけ拡大するようにパルス幅設定信号Ｐｌｓ１を設定する。これにより、符号化変調信号Ｓ１はパルス幅調整部２５１にてパルス幅がＣ１ステップ分だけ拡大されて光ピックアップ装置２３に出力される。そして、前記ステップ８３１に戻る。
【０２００】
一方、上記ステップ８３９において、ΔＰ１が０以上であれば、ステップ８３９での判断は否定され、ステップ８４３に移行する。
【０２０１】
このステップ８４３では、パルス幅調整カウンタＣ１の値を参照し、符号化変調信号Ｓ１のパルス幅がＣ１ステップ分だけ縮小するようにパルス幅設定信号Ｐｌｓ１を設定する。これにより、符号化変調信号Ｓ１はパルス幅調整部２５１にてパルス幅がＣ１ステップ分だけ縮小されて光ピックアップ装置２３に出力される。そして、前記ステップ８３１に戻る。
【０２０２】
ΔＰ１の絶対値が許容値Ｗｐ１以下となると、上記ステップ８３５での判断は肯定され、ステップ８５１に移行する。
【０２０３】
このステップ８５１では、パルス幅調整カウンタＣ０及びＣ１の値を含むパルス幅情報を、光ピックアップ装置２３の現在のシーク位置情報とともにＲＡＭ２５０に格納する。そして、パルス幅情報取得処理を終了する。
【０２０４】
以上の説明から明らかなように、本第２の実施形態に係る光ディスク装置では、第１の実施形態に係る光ディスク装置と同様に、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって処理装置が実現されている。そして、第１の実施形態に係る光ディスク装置と同様にして記録及び再生処理が行われる。
【０２０５】
また、第１の実施形態と同様に、変調信号生成回路２４とフレキシブルケーブルＦＣとＬＤ駆動回路ＬＤＤとによって本発明に係る光源駆動装置が構成されている。またパルス幅調整部２５１とパルス幅制御部２５２とによってパルス幅変動補正手段が構成されている。
【０２０６】
そして第１の実施形態と同様に、変調信号生成・符号化部２４６の処理動作によって本発明に係る駆動信号生成方法の第１工程が実施され、復号部２６３の処理動作によって第２工程が実施され、変調部２６６の処理動作によって第３工程が実施されている。
【０２０７】
以上説明したように、本第２の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによると、変調信号生成・符号化部２４６にて変調信号を所定の符号化規則にしたがって符号化し、復号部２６３にて符号化変調信号を変調信号に復号している。これにより、第１の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤと同様な効果を得ることができる。
【０２０８】
また、変調信号生成回路２４から出力される信号ｄＳ０及びｄＳ１は、符号化変調信号Ｓ０及びＳ１に対して、フレキシブルケーブルＦＣでのパルス幅変動を相殺するような調整がすでになされている信号であるため、ＬＤ駆動回路ＬＤＤでは精度良く半導体レーザを駆動することができる。
【０２０９】
また、本第２の実施形態に係る光ディスク装置によると、変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによって、半導体レーザを精度良く駆動することができるため、第１の実施形態に係る光ディスク装置と同様な効果を得ることができる。
【０２１０】
なお、上記第２の実施形態では、パルス幅情報取得処理において、ΔＰ０の絶対値の許容値とΔＰ１の絶対値の許容値とが異なる場合について説明したが、これに限らず、ΔＰ０の絶対値の許容値とΔＰ１の絶対値の許容値とが同じであっても良い。
【０２１１】
また、上記第２の実施形態のパルス幅検出部２７１において、図４１に示されるように、前述したＡ／Ｄ変換器２７１ｃ０及びＡ／Ｄ変換器２７１ｃ１に代えて、それぞれ比較回路２７１ｄ０及び比較回路２７１ｄ１を用いても良い。比較回路２７１ｄ０は平滑回路２７１ｂ０の出力信号と基準信号Ｖｒｅｆ０とを比較し、その比較結果をパルス幅検出信号Ｓｐｌｓ０ａ及びＳｐｌｓ０ｂとして出力する。ここでは、信号ｄＳ０のパルス幅が予定パルス幅と同じ場合にはＳｐｌｓ０ａ＝０及びＳｐｌｓ０ｂ＝０が出力され、信号ｄＳ０のパルス幅が予定パルス幅よりも長い場合にはＳｐｌｓ０ａ＝１及びＳｐｌｓ０ｂ＝０が出力され、信号ｄＳ０のパルス幅が予定パルス幅よりも短い場合にはＳｐｌｓ０ａ＝０及びＳｐｌｓ０ｂ＝１が出力されるように設定されている。比較回路２７１ｄ１は平滑回路２７１ｂ１の出力信号と基準信号Ｖｒｅｆ１とを比較し、その比較結果をパルス幅検出信号Ｓｐｌｓ１ａ及びＳｐｌｓ１ｂとして出力する。ここでは、信号ｄＳ１のパルス幅が予定パルス幅と同じ場合にはＳｐｌｓ１ａ＝０及びＳｐｌｓ１ｂ＝０が出力され、信号ｄＳ１のパルス幅が予定パルス幅よりも長い場合にはＳｐｌｓ１ａ＝１及びＳｐｌｓ１ｂ＝０が出力され、信号ｄＳ１のパルス幅が予定パルス幅よりも短い場合にはＳｐｌｓ１ａ＝０及びＳｐｌｓ１ｂ＝１が出力されるように設定されている。
【０２１２】
この場合には、上記パルス幅情報取得処理における制御部２４０の処理を一部簡略化することができる。
【０２１３】
また、上記第２の実施形態において、図４２に示されるように、前述したパルス幅検出部２７１に代えて、復号部２６３から出力される変調信号（Ｍｏｄ０，Ｍｏｄ１，Ｍｏｄ２）に基づいてパルス幅検出を行なうパルス幅検出部２７１’を用いても良い。例えば図４３に示されるように、信号ｄＳ０のパルス幅がｄ０だけ長くなると、それに対応して変調信号Ｍｏｄ２のパルス幅がｄ０だけ長くなる。また、例えば図４４に示されるように、信号ｄＳ１のパルス幅がｄ１だけ長くなると、それに対応して変調信号Ｍｏｄ０のパルス幅がｄ１だけ短くなる。なお、図４３及び図４４では、信号ｄＳ０及びｄＳ１は互いに同一周波数であり、かつパルス幅調整部２５１から出力されるときの信号ｄＳ０とｄＳ１との位相差が（π／２）である場合について示されている。
【０２１４】
また、上記第２の実施形態において、図４５に示されるように、パルス幅制御部２５２で生成されたパルス幅設定信号Ｐｌｓ０，Ｐｌｓ１を波形生成部２４３”に出力し、波形生成部２４３”において、各パルス幅設定信号に応じて波形情報信号を補正しても良い。例えば、パルス幅設定信号Ｐｌｓ０に応じて符号化変調信号Ｓ０のパルス幅をｄ０だけ縮小する場合には、波形生成部２４３”は、前記Ｔｓｐ、Ｔｍｐ、及びＴｌｐからｄ０を減算するとともに、前記Ｔｍｓ、Ｔｌｓ、及びＴｅｓにｄ０を加算した波形情報信号を生成する。また、パルス幅設定信号Ｐｌｓ１に応じて符号化変調信号Ｓ１のパルス幅をｄ１だけ縮小する場合には、波形生成部２４３”は、前記Ｔｓｓにｄ１を加算するとともに、前記Ｔｓｐからｄ１を減算した波形情報信号を生成する。この場合には、変調信号生成・符号化部２４６からは、パルス幅が調整された符号化変調信号Ｓ０及びＳ１が出力されることとなる。すなわち、符号化変調信号Ｓ０及びＳ１は、上記第２の実施形態におけるパルス幅調整部２５１の出力信号ｄＳ０及びｄＳ１とそれぞれ等しくなる。従って、パルス幅調整部２５１は不要となる。この場合には、波形生成部２４３”とパルス幅制御部２５２とによってパルス幅変動補正手段が構成されることとなる。
【０２１５】
また、上記第２の実施形態において、図４６に示されるように、前述したパルス幅検出部２７１に代えて、モニタ信号Ｐｍｏｎに基づいてパルス幅検出を行なうパルス幅検出部２７１”を用いても良い。このパルス幅検出部２７１”は、モニタ信号Ｐｍｏｎに含まれる高周波成分を除去するローパスフィルタ（ＬＰＦ）２７１ｇ、該ＬＰＦ２７１ｇの出力信号をＡ／Ｄ変換し、パルス幅検出信号Ｓｐｌｓとして出力するＡ／Ｄ変換器２７１ｈなどを有している。例えば、パワー信号Ｐ０Ｄａｔａ＝０、及びＰ０Ｄａｔａ＝０に設定するとともに、パワー信号Ｐ２Ｄａｔａに所定の値を設定し、そのときの変調信号Ｍｏｄ２のパルス幅を検出することにより、信号ｄＳ０のパルス幅を知ることができる。
【０２１６】
また、上記第２の実施形態では、記録の際にパルス幅情報取得処理を行なう場合について説明したが、本発明がこれに限定されるものではない。例えば、記録の際に、ＣＰＵ４０はそのときのシーク位置に対応するパルス幅情報がＲＡＭ２５０に格納されている場合には、該パルス幅情報に基づいてパルス幅情報設定信号を生成するようにパルス幅情報制御部２５２に指示しても良い。さらに、例えば光ディスク装置の調整工程などにおいて、予め設定されたピックアップ装置２３のシーク位置毎にパルス幅情報取得処理を行ない、得られたパルス幅情報をシーク位置に対応付けてフラッシュメモリ３９のデータ領域に格納しておき、光ディスク装置に電源が投入されたときに、ＲＡＭ２５０に転送しても良い。なお、工場出荷後にパルス幅情報取得処理を行なわないことが明確な場合には、例えば工場出荷時にパルス幅検出部２７１を外しても良い。
【０２１７】
また、上記第２の実施形態において、パルス幅の検出結果をシリアルデータとして光ピックアップ装置２３から変調信号生成回路２４に供給しても良い。
【０２１８】
《第３の実施形態》
次に、本発明の第３の実施形態を図４７及び図４８に基づいて説明する。
【０２１９】
この第３の実施形態は、図４７に示されるように、前述した第１の実施形態における遅延制御部２４８に代えてパルス幅・遅延制御部２５３を用い、波形生成部２４３に代えて前述した波形生成部２４３”を用い、図４８に示されるように、前述した第１の実施形態における遅延検出部２６４に代えてパルス幅・遅延差検出部２７３を用いる点に特徴を有する。その他の構成は、前述した第１の実施形態と同様である。従って、以下においては、第１の実施形態との相違点を中心に説明するとともに、前述した第１の実施形態と同一若しくは同等の構成部分については同一の符号を用い、その説明を簡略化し若しくは省略するものとする。
【０２２０】
パルス幅・遅延制御部２５３は、ＣＰＵ４０からのパルス幅・遅延情報取得要求に応じて、パルス幅・遅延差検出部２７３から出力された信号ｄＳ０及びｄＳ１の光ピックアップ装置２３におけるパルス幅情報及び遅延情報を取得し、ＲＡＭ２５０に格納する。なお、遅延情報は第１の実施形態と同様にして取得することができ、パルス幅情報は第２の実施形態と同様にして取得することができる。このパルス幅・遅延情報取得要求は、例えば、記録の際に、シーク動作が完了したときにＣＰＵ４０から出力される。
【０２２１】
また、パルス幅・遅延制御部２５３は、記録に際して、ＲＡＭ２５０に格納されているパルス幅情報に基づいて、符号化変調信号Ｓ０のパルス幅を調整するためのパルス幅設定信号Ｐｌｓ０及び符号化変調信号Ｓ１のパルス幅を調整するためのパルス幅設定信号Ｐｌｓ１をそれぞれ生成する。ここで生成された各パルス幅設定信号は、それぞれ波形生成部２４３”に出力される。
【０２２２】
さらに、パルス幅・遅延制御部２５３は、記録に際して、ＲＡＭ２５０に格納されている遅延情報に基づいて、符号化変調信号Ｓ０を調整するための遅延設定信号Ｄｌｙ０、及び符号化変調信号Ｓ１を調整するための遅延設定信号Ｄｌｙ１を生成する。ここで生成された各遅延設定信号は、それぞれ遅延調整部２４７に出力される。
【０２２３】
波形生成部２４３”は、前述したように各パルス幅設定信号に応じて波形情報信号を補正する。これにより、変調信号生成・符号化部２４６からは、パルス幅が調整された符号化変調信号Ｓ０及びＳ１が出力されることとなる。
【０２２４】
遅延調整部２４７は、前述したように各遅延設定信号に応じて各符号化変調信号を調整する。これにより、遅延調整部２４７からは、遅延差及びパルス幅が調整された信号ｄＳ０及びｄＳ１が出力される。
【０２２５】
パルス幅・遅延差検出部２７３は、復号部２６３から出力される変調信号（Ｍｏｄ０，Ｍｏｄ１，Ｍｏｄ２）を入力信号とし、前述したように、変調信号Ｍｏｄ１のパルス幅に基づいて遅延検出信号Ｓｄｌｙ０及びＳｄｌｙ１を生成するとともに、変調信号Ｍｏｄ２のパルス幅に基づいてパルス幅検出信号Ｓｐｌｓ０を生成し、さらに変調信号Ｍｏｄ０のパルス幅に基づいてパルス幅検出信号Ｓｐｌｓ１を生成する。ここで生成された各検出信号はそれぞれパルス幅・遅延制御部２５３に出力される。
【０２２６】
以上の説明から明らかなように、本第３の実施形態に係る光ディスク装置では、第１の実施形態に係る光ディスク装置と同様に、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって処理装置が実現されている。そして、第１の実施形態に係る光ディスク装置と同様にして記録及び再生処理が行われる。
【０２２７】
また、第１の実施形態と同様に、変調信号生成回路２４とフレキシブルケーブルＦＣとＬＤ駆動回路ＬＤＤとによって本発明に係る光源駆動装置が構成されている。
【０２２８】
そして、第１の実施形態と同様に、変調信号生成・符号化部２４６の処理動作によって本発明に係る駆動信号生成方法の第１工程が実施され，復号部２６３の処理動作によって第２工程が実施され、変調部２６６の処理動作によって第３工程が実施されている。
【０２２９】
以上説明したように、本第３の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによると、変調信号生成・符号化部２４６にて変調信号を所定の符号化規則にしたがって符号化し、復号部２６３にて符号化変調信号を変調信号に復号している。これにより、第１の実施形態に係る変調信号生成回路２４及びＬＤ駆動回路ＬＤＤと同様な効果を得ることができる。
【０２３０】
また、変調信号生成回路２４から出力される信号ｄＳ０及びｄＳ１は、符号化変調信号Ｓ０及びＳ１に対して、フレキシブルケーブルＦＣでのパルス幅変動及び遅延差をそれぞれ相殺するような調整がすでになされている信号であるため、ＬＤ駆動回路ＬＤＤでは精度良く半導体レーザを駆動することができる。
【０２３１】
また、本第３の実施形態に係る光ディスク装置によると、変調信号生成回路２４及びＬＤ駆動回路ＬＤＤによって、半導体レーザを精度良く駆動することができるため、第１の実施形態に係る光ディスク装置と同様な効果を得ることができる。
【０２３２】
なお、上記第３の実施形態において、図４９に示されるように、前述した遅延調整部２４７に代えてパルス幅・遅延調整部２５５を用いても良い。この場合には、前述した波形生成部２４３”に代えて第１の実施形態と同様な波形生成部２４３を用いても良い。パルス幅・遅延調整部２５５は、一例として図５０に示されるように、前記パルス幅調整部２５１とほぼ同様な構成とすることができる。例えばＳ０１ａｎｄＳ０２の論理積信号を１ステップ分だけ遅らせるには、該Ｓ０１ａｎｄＳ０２に代えてＳ０２ａｎｄＳ０３の論理積信号を選択すれば良い。
【０２３３】
また、上記第３の実施形態では、復号部２６３から出力される変調信号に基づいて各遅延検出信号を生成する場合について説明したが、これに限らず、前述したように復号部２６３に入力される信号ｄＳ０及びｄＳ１に基づいて各遅延検出信号を生成しても良い。
【０２３４】
また、上記第３の実施形態では、復号部２６３から出力される変調信号に基づいて各パルス幅検出信号を生成する場合について説明したが、これに限らず、前述したように復号部２６３に入力される信号ｄＳ０及びｄＳ１に基づいて各パルス幅検出信号を生成しても良い。
【０２３５】
また、上記第３の実施形態において、遅延検出結果及びパルス幅の検出結果をシリアルデータとして光ピックアップ装置２３から変調信号生成回路２４に供給しても良い。
【０２３６】
そこで、伝送路による信号の遅延差が大きい場合には上記第１の実施形態が採用され、伝送路による信号のパルス幅変動が大きい場合には上記第２の実施形態が採用され、伝送路による信号の遅延差及びパルス幅変動が大きい場合には上記第３の実施形態が採用される。
【０２３７】
また、上記各実施形態では、ＬＤ制御部２６５において駆動電流Ｉｂに対応する信号がバイアス信号Ｉｂｉａｓに設定される場合について説明したが、これに限らず、例えば閾値電流Ｉｔｈに対応する信号をバイアス信号Ｉｂｉａｓに設定しても良い。但し、この場合には駆動電流Ｉｂと閾値電流Ｉｔｈとの差に対応する信号を、例えば加算器２６７で加算する必要がある。
【０２３８】
また、上記各実施形態では、変調部２６６を構成している各Ｄ／Ａ変換器が８ビットＤ／Ａ変換器である場合について説明したが、本発明がこれに限定されるものではない。但しビット数に応じて上記（１ａ）式〜（１ｃ）式を修正する必要がある。
【０２３９】
また、上記各実施形態では、信号伝送媒体としてフレキシブルケーブルが用いられる場合について説明したが、これに限定されるものではない。
【０２４０】
また、上記各実施形態では、記録時のパワー制御値が３種類の場合について説明したが、本発明がこれに限定されるものではなく、４種類以上であっても良い。この場合には、信号伝送媒体の小型化の効果が顕著となる。
【０２４１】
また、上記各実施形態では、光源として波長が６６０ｎｍの光束を発光する半導体レーザＬＤを用いる場合について説明したが、これに限られるものはなく、例えば波長が約４０５ｎｍの光束を発光する光源又は波長が約７８０ｎｍの光束を発光する光源が用いられても良い。
【０２４２】
また、上記各実施形態において、モニタ用光束を受光するための受光器を光源ユニット内に配置しても良い。
【０２４３】
また、上記各実施形態では、光ピックアップ装置が１つの半導体レーザを備える場合について説明したが、これに限らず、例えば互いに異なる波長の光束を発光する複数の半導体レーザを備えていても良い。この場合に、例えば波長が約４０５ｎｍの光束を発光する半導体レーザ、波長が約６６０ｎｍの光束を発光する半導体レーザ及び波長が約７８０ｎｍの光束を発光する半導体レーザの少なくとも１つを含んでいても良い。すなわち、光ディスク装置が互いに異なる規格に準拠した複数種類の光ディスクに対応する光ディスク装置であっても良い。
【０２４４】
また、上記各実施形態では、インターフェースがＡＴＡＰＩの規格に準拠する場合について説明したが、これに限らず、例えばＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）１．０、ＵＳＢ２．０、ＩＥＥＥ１３９４、ＩＥＥＥ８０２．３、シリアルＡＴＡ及びシリアルＡＴＡＰＩのうちのいずれかの規格に準拠しても良い。
【０２４５】
また、上記各実施形態では、情報の記録及び再生が可能な光ディスク装置について説明したが、これに限らず、情報の記録、再生及び消去のうち、少なくとも記録が可能な光ディスク装置であれば良い。
【０２４６】
【発明の効果】
以上説明したように、本発明に係る駆動信号生成方法及び光源駆動装置によれば、光ディスクに対する情報記録の記録品質を維持しつつ、小型化、低コスト化が可能となるという効果がある。
【０２４７】
また、本発明に係る光ディスク装置によれば、大型化、高コスト化を招くことなく、光ディスクに対して記録品質に優れた記録を行なうことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る光ディスク装置の構成を示すブロック図である。
【図２】図１における再生信号処理回路の構成を説明するためのブロック図である。
【図３】図１における変調信号生成回路の構成を説明するためのブロック図である。
【図４】図３におけるクロック信号生成部の構成を説明するためのブロック図である。
【図５】図３におけるクロック信号生成部にて生成されるクロック信号を説明するための波形図である。
【図６】図３における波形生成部で生成される波形情報信号を説明するための図である。
【図７】図３における遅延調整部の構成を説明するためのブロック図である。
【図８】図８（Ａ）及び図８（Ｂ）は、それぞれ遅延調整部の作用を説明するための図である。
【図９】図１における光ピックアップ装置の構成を説明するための図である。
【図１０】図９におけるＬＤ駆動回路の構成を説明するためのブロック図である。
【図１１】図１０の照射レベル設定部から出力されるパワー信号を説明するための図である。
【図１２】図１０における復号部の作用を説明するための図である。
【図１３】図１０における変調部を説明するための図である。
【図１４】図１０における遅延検出部を説明するための図である。
【図１５】図１４の遅延検出部の作用（その１）を説明するための図である。
【図１６】図１４の遅延検出部の作用（その２）を説明するための図である。
【図１７】図１０における制御部がＣＰＵからの遅延情報取得要求を受信したときの処理動作を説明するためのフローチャートである。
【図１８】遅延情報取得処理のときに変調信号生成・符号化部２４６から出力される符号化変調信号説明するためのタイミングチャートである。
【図１９】記録時におけるＬＤ駆動回路の作用を説明するためのタイミングチャートである。
【図２０】発光パワーのパルス形状と形成されるマーク領域との関係を説明するための図である。
【図２１】ホストからの記録要求に応じて行なわれる光ディスク装置における記録処理を説明するためのフローチャートである。
【図２２】ホストからの再生要求に応じて行なわれる光ディスク装置における再生処理を説明するためのフローチャートである。
【図２３】図１０における遅延検出部の他の構成例を説明するための図である。
【図２４】復号部から出力される変調信号に基づいて遅延検出を行なう場合のＬＤ駆動回路の構成を説明するためのブロック図である。
【図２５】図２４における遅延検出部の作用（その１）を説明するためのタイミングチャートである。
【図２６】図２４における遅延検出部の作用（その２）を説明するためのタイミングチャートである。
【図２７】図２４における遅延検出部の作用（その３）を説明するためのタイミングチャートである。
【図２８】図２８（Ａ）及び図２８（Ｂ）は、それぞれ図２４における遅延検出部の構成を説明するためのブロック図である。
【図２９】図２８の遅延検出部の作用を説明するための図である。
【図３０】図２４における遅延検出部の他の構成例を説明するための図である。
【図３１】波形生成部で遅延調整を行なう場合の変調信号生成回路の構成を説明するためのブロック図である。
【図３２】図３１における波形生成部の作用（その１）を説明するためのタイミングチャートである。
【図３３】図３１における波形生成部の作用（その２）を説明するためのタイミングチャートである。
【図３４】本発明の第２の実施形態に係る光ディスク装置における変調信号生成回路の構成を示すブロック図である。
【図３５】本発明の第２の実施形態に係る光ディスク装置におけるＬＤ駆動回路の構成を示すブロック図である。
【図３６】図３４におけるパルス幅調整部の構成を説明するためのブロック図である。
【図３７】図３６のパルス幅調整部の作用を説明するためのタイミングチャートである。
【図３８】図３７におけるパルス幅検出部の構成を説明するためのブロック図である。
【図３９】図３８のパルス幅検出部の作用を説明するためのタイミングチャートである。
【図４０】図３４における制御部がＣＰＵからのパルス幅情報取得要求を受信したときの処理動作を説明するためのフローチャートである。
【図４１】図３５におけるパルス幅検出部の他の構成例を説明するためのブロック図である。
【図４２】復号部から出力される変調信号に基づいてパルス幅検出を行なう場合のＬＤ駆動回路の構成を説明するためのブロック図である。
【図４３】図４２におけるパルス幅検出部の作用（その１）を説明するためのタイミングチャートである。
【図４４】図４２におけるパルス幅検出部の作用（その２）を説明するためのタイミングチャートである。
【図４５】波形生成部でパルス幅調整を行なう場合の変調信号生成回路の構成を説明するためのブロック図である。
【図４６】パワーモニタ信号に基づいてパルス幅検出を行なう場合のＬＤ駆動回路の構成を説明するためのブロック図である。
【図４７】本発明の第３の実施形態に係る光ディスク装置における変調信号生成回路の構成を示すブロック図である。
【図４８】本発明の第３の実施形態に係る光ディスク装置におけるＬＤ駆動回路の構成を示すブロック図である。
【図４９】図４７における変調信号生成回路の他の構成例を説明するためのブロック図である。
【図５０】図４９におけるパルス幅・遅延調整部の構成を説明するためのブロック図である。
【符号の説明】
１５…光ディスク（情報記録媒体）、２０…光ディスク装置、２４…変調信号生成回路（光源駆動装置の一部）、４０…ＣＰＵ（処理装置）、５９…受光器（光検出器）、２４３’…波形生成部（遅延補正手段の一部）、２４３”…波形生成部（パルス幅変動補正手段の一部）、２４６…変調信号生成・符号化部（符号化信号生成手段）、２４７…遅延調整部（遅延補正手段の一部）、２４８…遅延制御部（遅延補正手段の一部）、２５１…パルス幅調整部（パルス幅変動補正手段の一部）、２５２…パルス幅制御部（パルス幅変動補正手段の一部）、２６３…復号部（復号手段）、２６４，２６４’…遅延検出部（信号遅延検出手段）、２６６…変調部（駆動信号生成手段）、２７１，２７１’，２７１”…パルス幅検出部（パルス幅変動検出手段）、ＦＣ…フレキシブルケーブル（信号伝送媒体）、ＬＤ…半導体レーザ（光源）、ＬＤＤ…ＬＤ駆動回路（光源駆動装置の一部）。
Claims (15)
- 光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、前記光源を駆動する光源駆動装置において、前記データに対応した書き込み信号から生成された複数の変調信号に基づいて前記光源を駆動する駆動信号を生成する駆動信号生成方法であって、
前記複数の変調信号を所定の符号化規則にしたがって符号化することにより、前記複数の変調信号の信号数よりも少ない信号数の符号化変調信号を生成し、所定の伝送路に出力する第１工程と；
前記伝送路を介した前記符号化変調信号を前記複数の変調信号に復号する第２工程と；
前記復号された複数の変調信号に基づいて前記駆動信号を生成する第３工程と；を含む駆動信号生成方法。 - 光源からパルス発光されるレーザ光を用いて光ディスクにデータを記録する際に、前記データに対応した書き込み信号から生成された複数の変調信号を所定の符号化規則にしたがって符号化し、前記複数の変調信号の信号数よりも少ない信号数の符号化変調信号を生成する符号化信号生成手段と；
前記符号化変調信号を前記複数の変調信号に復号する復号手段と；
前記符号化信号生成手段で生成された前記符号化変調信号を前記復号手段に伝送するための信号伝送媒体と；
前記復号された前記変調信号に基づいて前記光源の駆動信号を生成する駆動信号生成手段と；を備える光源駆動装置。 - 前記信号伝送媒体にて生じる前記符号化変調信号の信号遅延を補正する遅延補正手段を更に備えることを特徴とする請求項２に記載の光源駆動装置。
- 前記遅延補正手段は、前記符号化信号生成手段で符号化される前の前記複数の変調信号の少なくとも１つの変調信号の位相を前記信号遅延に応じて調整することにより、前記信号遅延を補正することを特徴とする請求項３に記載の光源駆動装置。
- 前記遅延補正手段は、前記符号化変調信号の位相を前記信号遅延に応じて調整することにより、前記信号遅延を補正することを特徴とする請求項３に記載の光源駆動装置。
- 前記信号伝送媒体にて生じる前記符号化変調信号の信号遅延を検出する信号遅延検出手段を更に備えることを特徴とする請求項３〜５のいずれか一項に記載の光源駆動装置。
- 前記信号遅延検出手段は、前記復号手段で復号された前記複数の変調信号のパルス形状に基づいて前記信号遅延を検出することを特徴とする請求項６に記載の光源駆動装置。
- 前記信号遅延検出手段は、前記光源から発光されたレーザ光の光量に関する情報を含むモニタ信号に基づいて前記信号遅延を検出することを特徴とする請求項６に記載の光源駆動装置。
- 前記信号伝送媒体にて生じる前記符号化変調信号のパルス幅変動を補正するパルス幅変動補正手段を更に備えることを特徴とする請求項２〜８のいずれか一項に記載の光源駆動装置。
- 前記パルス幅変動補正手段は、前記符号化信号生成手段で符号化される前の前記複数の変調信号の少なくとも１つの変調信号のパルス幅を前記パルス幅変動に応じて調整することにより、前記パルス幅変動を補正することを特徴とする請求項９に記載の光源駆動装置。
- 前記パルス幅変動補正手段は、前記符号化変調信号のパルス幅を前記パルス幅変動に応じて調整することにより、前記パルス幅変動を補正することを特徴とする請求項９に記載の光源駆動装置。
- 前記信号伝送媒体にて生じる前記符号化変調信号のパルス幅変動を検出するパルス幅変動検出手段を更に備えることを特徴とする請求項９〜１１のいずれか一項に記載の光源駆動装置。
- 前記パルス幅変動検出手段は、前記復号手段で復号された前記複数の変調信号のパルス幅に基づいて前記パルス幅変動を検出することを特徴とする請求項１２に記載の光源駆動装置。
- 前記パルス幅変動検出手段は、前記光源から発光されたレーザ光の光量に関す情報を含むモニタ信号に基づいて前記パルス幅変動を検出することを特徴とする請求項１２に記載の光源駆動装置。
- 光ディスクに対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、
光源と；
前記光源から射出される光束を前記光ディスクの記録面に集光するとともに、前記記録面で反射された戻り光束を所定の受光装置に導く光学系と；
前記受光位置に配置された光検出器と；
前記光源を駆動する請求項２〜１４のいずれか一項に記載の光源駆動装置と；
前記光源駆動装置を用いて、前記情報の記録、再生及び消去のうち少なくとも記録を行なう処理装置と；を備える光ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197882A JP2005038470A (ja) | 2003-07-16 | 2003-07-16 | 駆動信号生成方法、光源駆動装置及び光ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197882A JP2005038470A (ja) | 2003-07-16 | 2003-07-16 | 駆動信号生成方法、光源駆動装置及び光ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005038470A true JP2005038470A (ja) | 2005-02-10 |
Family
ID=34207866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003197882A Pending JP2005038470A (ja) | 2003-07-16 | 2003-07-16 | 駆動信号生成方法、光源駆動装置及び光ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005038470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7911911B2 (en) | 2008-03-31 | 2011-03-22 | Kabushiki Kaisha Toshiba | Optical disk device and control method |
| US10713284B2 (en) | 2016-07-06 | 2020-07-14 | Sap Se | Platform-based data segregation |
-
2003
- 2003-07-16 JP JP2003197882A patent/JP2005038470A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7911911B2 (en) | 2008-03-31 | 2011-03-22 | Kabushiki Kaisha Toshiba | Optical disk device and control method |
| US10713284B2 (en) | 2016-07-06 | 2020-07-14 | Sap Se | Platform-based data segregation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2005029479A1 (ja) | 記録再生方法および記録再生装置 | |
| WO2004038711A1 (ja) | 半導体レーザ駆動装置、光ヘッド装置、光情報処理装置及び光記録媒体 | |
| JP2005038470A (ja) | 駆動信号生成方法、光源駆動装置及び光ディスク装置 | |
| JP3597189B1 (ja) | ウォブル信号復調方法、ウォブル信号復調回路及び光ディスク装置 | |
| JP4282593B2 (ja) | 記録方法、プログラム及び記録媒体、並びに情報記録装置 | |
| EP1511021B1 (en) | The control of laser emission power for recording information on optical disc | |
| US20050083803A1 (en) | Recording power determining method, program, computer readable storage medium, recording power determining device, and optical disk apparatus | |
| US7031248B2 (en) | Push-pull signal-generating apparatus, and optical-disk apparatus | |
| WO2005024804A1 (ja) | ウォブル信号復調回路及び光ディスク装置 | |
| JP3752496B2 (ja) | 信号補正方法、ウォブル信号補正回路及び光ディスク装置 | |
| JP2004199818A (ja) | 光ピックアップ装置及び光ディスク装置 | |
| WO2007034783A1 (ja) | 半導体レーザ駆動装置、光ヘッド装置および光情報記録再生装置 | |
| JP3566717B1 (ja) | 光ディスク装置 | |
| JP2005092952A (ja) | 記録条件設定方法、記録方法、プログラム及び記録媒体、並びに光ディスク装置 | |
| JP2004348834A (ja) | パワー制御方法、パワー制御装置及び光ディスク装置 | |
| JP2004273036A (ja) | パワー制御方法、パワー制御装置及び情報記録装置 | |
| US20050201230A1 (en) | Wobble signal demodulating method, wobble signal demodulating circuit and optical disk apparatus | |
| JP2005190608A (ja) | 光源駆動装置及び光ディスク装置 | |
| JP2006114103A (ja) | 光ディスク記録再生装置及びその記録再生方法 | |
| JP3792223B2 (ja) | 光ディスク装置 | |
| JP2004259393A (ja) | パワー制御方法、パワー制御装置及び光ディスク装置 | |
| JP2005122794A (ja) | 光ディスクのデータ消去方法及び光ディスク装置 | |
| JPWO2007148387A1 (ja) | 光記録再生方法およびシステム、ならびにプログラム | |
| JP2006172567A (ja) | 記録方法、プログラム及び記録媒体、並びに情報記録装置 | |
| JP2005267697A (ja) | 信号変換装置、光ディスク装置及び情報記録方法 |