JP2004259393A - パワー制御方法、パワー制御装置及び光ディスク装置 - Google Patents
パワー制御方法、パワー制御装置及び光ディスク装置 Download PDFInfo
- Publication number
- JP2004259393A JP2004259393A JP2003050638A JP2003050638A JP2004259393A JP 2004259393 A JP2004259393 A JP 2004259393A JP 2003050638 A JP2003050638 A JP 2003050638A JP 2003050638 A JP2003050638 A JP 2003050638A JP 2004259393 A JP2004259393 A JP 2004259393A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- information
- power
- light
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
Abstract
【課題】高コスト化を招くことなく、最適な発光パワーを維持することができるパワー制御方法を提供する。
【解決手段】モニタ信号として、レーザ光の出射光量に対応する信号と第1のオフセットを打ち消すための信号とが重畳される(ステップ609、621)。このモニタ信号に基づいてバイアスパワーに対応する光量とその目標光量との差に関する情報が求められる。また、第1のオフセットと第2のオフセットとの差に基づいて記録パワーの目標光量に関する情報が決定される(ステップ615、627)。そして、モニタ信号に基づいて記録パワーに対応する光量とその目標光量との差に関する情報が求められる。これにより、パワー制御信号に対する各オフセットの影響が低減され、要求されるパワー制御の精度が高くても、APC回路を安価な汎用品を用いて構成することができる。
【選択図】 図19
【解決手段】モニタ信号として、レーザ光の出射光量に対応する信号と第1のオフセットを打ち消すための信号とが重畳される(ステップ609、621)。このモニタ信号に基づいてバイアスパワーに対応する光量とその目標光量との差に関する情報が求められる。また、第1のオフセットと第2のオフセットとの差に基づいて記録パワーの目標光量に関する情報が決定される(ステップ615、627)。そして、モニタ信号に基づいて記録パワーに対応する光量とその目標光量との差に関する情報が求められる。これにより、パワー制御信号に対する各オフセットの影響が低減され、要求されるパワー制御の精度が高くても、APC回路を安価な汎用品を用いて構成することができる。
【選択図】 図19
Description
【0001】
【発明の属する技術分野】
本発明はパワー制御方法、パワー制御装置及び光ディスク装置に係り、さらに詳しくは、情報記録媒体に照射されるレーザ光の発光パワーを制御するパワー制御方法、パワー制御装置、及び該パワー制御装置を備える光ディスク装置に関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータ(以下「パソコン」ともいう)は、その機能が向上するに伴い、音楽や映像といったAV(Audio−Visual)情報を取り扱うことが可能となってきた。これらAV情報の情報量は非常に大きいために、情報記録媒体としてCD(compact disc)やDVD(digital versatile disc)などの光ディスクが注目されるようになり、その低価格化とともに、情報記録装置としての光ディスク装置がパソコンの周辺機器の一つとして普及するようになった。光ディスク装置では、光ディスクの記録面にレーザ光の微小スポットを形成して情報の記録及び消去を行い、記録面からの反射光に基づいて情報の再生などを行っている。そして、光ディスク装置には、レーザ光を出射するとともに、記録面からの反射光を受光するための装置として、光ピックアップ装置が設けられている。
【0003】
通常、光ピックアップ装置は、レーザ光を所定の発光パワー(出力)で出射する光源、その光源から出射されるレーザ光を情報記録媒体の記録面に導くとともに、記録面で反射されたレーザ光を所定の受光位置まで導く光学系、及びその受光位置に配置された受光素子などを備えている。
【0004】
光ディスクでは、互いに反射率の異なるマーク領域及びスペース領域のそれぞれの長さとそれらの組み合わせとによって情報が記録される。そこで、光ディスクに情報を記録する際には所定の位置にマーク領域及びスペース領域がそれぞれ形成されるように光源の発光パワーが制御される。
【0005】
記録層に有機色素を含むCD−R(CD−recordable)、DVD−R(DVD−recordable)及びDVD+R(DVD+recordable)などの追記型の光ディスク(以下、便宜上「色素型ディスク」ともいう)では、一例として図27に示されるように、書き込み信号MDにおけるマーク領域に対応する信号部分Mでは発光パワーLPを大きく(図27ではPw)して色素を加熱及び溶解し、そこに接している基板部分を変質・変形させている。一方、スペース領域に対応する信号部分Sでは基板が変質・変形しないように発光パワーLPを再生時と同程度に小さく(図27ではPr)している。すなわち、レーザ光をパルス発光している。これにより、マーク領域ではスペース領域よりも反射率が低くなるようになっている。なお、マーク領域を形成するときの発光パワーは記録パワー(又はピークパワー)、スペース領域を形成するときの発光パワーはバイアスパワーとも呼ばれている。
【0006】
通常、光源として用いられる半導体レーザは電流駆動型であり、その発光パワーはドライバから供給される電流(駆動電流)によって制御されている。この駆動電流と発光パワーとの関係は「I−L特性」と呼ばれている。一般に、光源では駆動電流の一部が熱に変換されるため、使用中に光源の温度が徐々に上昇し、I−L特性が変化する場合がある。すなわち、駆動電流が一定であっても発光パワーが変動することとなる。そこで、記録中には随時、光源から出射される光束の発光パワーをモニタし、発光パワーの変動を抑制する、いわゆるAPC(Automatic Power Control)が行われている(例えば特許文献1参照)。
【0007】
【特許文献1】
特開平9−116220号公報
【0008】
【発明が解決しようとする課題】
上記APCを行うAPC回路は、バイアスパワーを制御するための回路(以下「バイアスパワー制御回路」ともいう)と、記録パワーを制御するための回路(以下「記録パワー制御回路」ともいう)とを備えている。前記各制御回路はオペアンプを含むほぼ同様な機能を有する部品で構成されているが、一般に市販されている汎用部品を用いると、部品特性のばらつきなどにより、例えばバイアスパワー制御回路のオペアンプのオフセットに起因する誤差成分と、記録パワー制御回路のオペアンプのオフセットに起因する誤差成分とに違いが生じる。そのため、一方のパワーを精度良く制御しても、他方のパワーの制御信号に誤差成分が残留するおそれがあった。上記特許文献1に開示されている半導体レーザ制御回路では、上記誤差成分の違いを考慮していないために、要求されるパワー制御の精度が高い場合には、特性のばらつきが小さい高価な部品を用いる必要があった。
【0009】
本発明は、かかる事情の下になされたもので、その第1の目的は、高コスト化を招くことなく、最適な発光パワーを維持することができるパワー制御方法及びパワー制御装置を提供することにある。
【0010】
また、本発明の第2の目的は、記録品質に優れた記録を安定して行うことができる光ディスク装置を提供することにある。
【0011】
【課題を解決するための手段】
請求項1に記載の発明は、情報記録媒体に情報を記録する際に、第1、第2の発光パワーを少なくとも含み、光源からパルス発光されたレーザ光の光量に関する情報を含むモニタ信号に基づいて得られる、前記第1、第2の発光パワーそれぞれにおける光量の実測値と目標光量との差である、第1、第2の光量差情報に基づいて発光パワーを制御するパワー制御方法であって、前記光源からパルス発光されたレーザ光の光量に対応する信号と、前記第1の光量差情報を求めるときに該情報に付加される第1誤差成分を打ち消すための信号と、を重畳して前記モニタ信号とする第1工程と;前記第1誤差成分と、前記第2の光量差情報を求めるときに該情報に付加される第2誤差成分と、の差に基づいて、前記第2の発光パワーにおける目標光量に関する情報を決定する第2工程と;を含むパワー制御方法である。
【0012】
なお、本明細書では、「光量に関する情報」は光量そのものだけでなく、光量に換算することができる情報及び光量の変化に対応して変化する情報などを含む。また、「光量差情報」は光量差そのものだけでなく、光量差に換算することができる情報及び光量差の変化に対応して変化する情報などを含む。
【0013】
これによれば、光源からパルス発光されたレーザ光の光量に対応する信号は、第1の光量差情報を求めるときに該情報に付加される第1誤差成分を打ち消すための信号が重畳され、第1、第2の光量差情報を求めるためのモニタ信号される。これにより、第1、第2の光量差情報に含まれる第1誤差成分を低減することが可能となる。また、第1誤差成分と、第2の光量差情報を求めるときに該情報に付加される第2誤差成分と、の差に基づいて、第2の発光パワーにおける目標光量に関する情報が決定される。これにより、第2の光量差情報に残留している第1誤差成分と第2誤差成分との差に相当する誤差成分を低減することが可能となる。例えば発光パワーを制御するAPC回路が安価な汎用品で構成されていても、精度の高いパワー制御を実現することができる。従って、結果として高コスト化を招くことなく、最適な発光パワーを維持することが可能となる。
【0014】
この場合において、前記第1の発光パワーとしては、種々の発光パワーが考えられるが、請求項2に記載のパワー制御方法の如く、前記第1の発光パワーは、バイアスパワーであることとすることができる。
【0015】
上記請求項1及び2に記載の各パワー制御方法において、前記第2の発光パワーとしては、種々の発光パワーが考えられるが、請求項3に記載のパワー制御方法の如く、前記第2の発光パワーは、記録パワーであることとすることができる。
【0016】
上記請求項1〜3に記載の各パワー制御方法において、請求項4に記載のパワー制御方法の如く、前記記録の回数が予め設定されている回数を超えたときに、前記第2の発光パワーにおける目標光量に関する情報を補正する第3工程を更に含むこととすることができる。
【0017】
上記請求項1〜4に記載の各パワー制御方法において、請求項5に記載のパワー制御方法の如く、前記記録する際の記録パワーが予め設定されている値を超えたときに、前記第2の発光パワーにおける目標光量に関する情報を補正する第4工程を更に含むこととすることができる。
【0018】
請求項6に記載の発明は、情報記録媒体に情報を記録する際に、特定の発光パワー及び該特定の発光パワーを除く少なくとも1つの所定の発光パワーを少なくとも含み、光源からパルス発光された発光パワーを制御するパワー制御装置であって、前記光源からパルス発光されたレーザ光の光量に関する情報を含む信号に所定の重畳信号を付加し、モニタ信号とする付加手段と;前記モニタ信号に含まれる前記特定の発光パワーに対応する光量に関する情報と前記特定の発光パワーでの目標光量に関する情報とに基づいて、前記特定の発光パワーに対応する光源駆動信号を制御する第1の信号制御手段と;前記モニタ信号に含まれる前記所定の発光パワーに対応する光量に関する情報と前記所定の発光パワーでの目標光量に関する情報とに基づいて、前記所定の発光パワーに対応する光源駆動信号を制御する第2の信号制御手段と;前記第1の信号制御手段のオフセットと前記第2の信号制御手段のオフセットとの差に基づいて、所定のタイミングで前記所定の発光パワーでの目標光量に関する情報を補正する補正手段と;を備えるパワー制御装置である。
【0019】
これによれば、光源からパルス発光されたレーザ光の光量に関する情報を含む信号は付加手段により所定の重畳信号が付加された後、モニタ信号として第1の信号制御手段及び第2の信号制御手段に出力される。そして、第1の信号制御手段により、モニタ信号に含まれる特定の発光パワーに対応する光量に関する情報と特定の発光パワーでの目標光量に関する情報とに基づいて、特定の発光パワーに対応する光源駆動信号が制御される。また、補正手段により、第1の信号制御手段のオフセットと第2の信号制御手段のオフセットとの差に基づいて、所定のタイミングで所定の発光パワーでの目標光量に関する情報が補正される。そして、第2の信号制御手段により、モニタ信号に含まれる所定の発光パワーに対応する光量に関する情報と所定の発光パワーでの目標光量に関する情報とに基づいて、所定の発光パワーに対応する光源駆動信号が制御される。これにより、所定の発光パワーに対応する光源駆動信号に含まれる第1の信号制御手段のオフセットと第2の信号制御手段のオフセットとの違いによる誤差成分を低減することが可能となる。すなわち、要求されるパワー制御の精度が高い場合であっても、パワー制御装置を安価な汎用品を用いて構成することができる。従って、結果として高コスト化を招くことなく、最適な発光パワーを維持することができる。
【0020】
この場合において、請求項7に記載のパワー制御装置の如く、前記所定の重畳信号は、前記第1の信号制御手段のオフセットを打ち消すための信号とほぼ同一であることとすることができる。
【0021】
上記請求項6及び7に記載の各パワー制御装置において、請求項8に記載のパワー制御装置の如く、前記補正手段は、記録回数が予め設定されている回数を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【0022】
上記請求項6〜8に記載の各パワー制御装置において、請求項9に記載のパワー制御装置の如く、前記補正手段は、情報記録媒体に情報を記録する際の記録パワーが予め設定されている値を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【0023】
上記請求項6〜9に記載の各パワー制御装置において、請求項10に記載のパワー制御装置の如く、前記第1の信号制御手段が前記モニタ信号から抽出された前記特定の発光パワーに対応する光量に関する情報を含む信号を増幅する第1のモニタ信号増幅手段を備え、前記第2の信号制御手段が前記モニタ信号から抽出された前記所定の発光パワーに対応する光量に関する情報を含む信号を増幅する第2のモニタ信号増幅手段を備える場合には、前記第1のモニタ信号増幅手段のゲインは、前記第2のモニタ信号増幅手段のゲインよりも大きいこととすることができる。
【0024】
上記請求項6〜10に記載の各パワー制御装置において、請求項11に記載のパワー制御装置の如く、前記付加手段の入力段に配置され、前記レーザ光の光量に関する情報を含む信号を所定のゲインで増幅する光量信号増幅手段を更に備えることとすることができる。
【0025】
この場合において、請求項12に記載のパワー制御装置の如く、前記光量信号増幅手段におけるゲインとして、予め設定された少なくとも2種類のゲインの中から1つを選択するゲイン選択手段を更に備えることとすることができる。
【0026】
この場合において、請求項13に記載のパワー制御装置の如く、前記ゲイン選択手段は、情報記録媒体に情報を記録する際の記録速度及び情報記録媒体の種類の少なくとも一方に基づいて前記ゲインを選択することとすることができる。
【0027】
上記請求項12及び13に記載の各パワー制御装置において、請求項14に記載のパワー制御装置の如く、前記付加手段は、前記ゲイン選択手段で選択されたゲインに対応した重畳信号を前記レーザ光の光量に関する情報を含む信号に付加し、前記補正手段は、前記ゲイン選択手段で選択されたゲインに対応した前記第1の信号制御手段のオフセットと前記第2の信号制御手段のオフセットとの差に基づいて、前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【0028】
上記請求項6〜14に記載の各パワー制御装置において、請求項15に記載のパワー制御装置の如く、前記ゲイン選択手段で選択されたゲインに基づいて、前記特定の発光パワーでの目標光量に関する情報を決定する目標光量決定手段を更に備えることとすることができる。
【0029】
上記請求項6〜15に記載の各パワー制御装置において、請求項16に記載のパワー制御装置の如く、前記特定の発光パワーは、バイアスパワーであることとすることができる。
【0030】
上記請求項6〜16に記載の各パワー制御装置において、請求項17に記載のパワー制御装置の如く、前記所定の発光パワーは、記録パワーであることとすることができる。
【0031】
請求項18に記載の発明は、情報記録媒体に対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、光源と;前記光源から出射される光束を前記情報記録媒体の記録面に集光する対物レンズを含み、前記記録面で反射された戻り光束を所定の受光位置に導く光学系と;前記受光位置に配置された光検出器と;請求項6〜17のいずれか一項に記載のパワー制御装置と;前記光検出器の出力信号を用いて、前記情報の記録、再生及び消去のうち少なくとも記録を行なう処理装置と;を備える光ディスク装置である。
【0032】
これによれば、請求項6〜17のいずれか一項に記載のパワー制御装置を備えているため、高コスト化を招くことなく、最適な発光パワーを維持することができる。従って、情報記録媒体への情報の記録、再生及び消去のうち少なくとも記録を含むアクセスを精度良く安定して行うことができる。
【0033】
【発明の実施の形態】
以下、本発明の一実施形態を図1〜図23に基づいて説明する。図1には、本発明の一実施形態に係る光ディスク装置の概略構成を示すブロック図が示されている。
【0034】
この図1に示される光ディスク装置20は、スパイラル状又は同心円状のトラックが形成された記録面を有する情報記録媒体としての光ディスク15を回転駆動するためのスピンドルモータ22、光ピックアップ装置23、レーザコントロール回路24、エンコーダ25、モータドライバ27、再生信号処理回路28、APC回路42、サーボコントローラ33、バッファRAM34、バッファマネージャ37、インターフェース38、フラッシュメモリ39、CPU40及びRAM41などを備えている。なお、図1における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、本実施形態では、一例として光ディスク15はCD−Rの規格に準拠した情報記録媒体であるものとする。そして、ユーザデータは単パルス記録方式で記録されるものとする。
【0035】
前記光ピックアップ装置23は、レーザ光を出射するとともに、記録面からの反射光を受光するための装置である。光ピックアップ装置23は、一例として図2に示されるように、光源ユニット51、コリメートレンズ52、ビームスプリッタ54、対物レンズ60、第1の検出レンズ58、光検出器としての第1の受光器59、反射ミラー71、第2の検出レンズ72、第2の受光器73、及び駆動系(フォーカシングアクチュエータ、トラッキングアクチュエータ及びシークモータ(いずれも図示省略))などを備えている。
【0036】
前記光源ユニット51は、波長が780nmのレーザ光を発光する光源としての半導体レーザ51aを含んで構成されている。なお、本実施形態では、光源ユニット51から出射される光束の最大強度出射方向を+X方向とする。前記コリメートレンズ52は、光源ユニット51の+X側に配置され、光源ユニット51から出射された光束を略平行光とする。
【0037】
前記反射ミラー71は、コリメートレンズ52の近傍に配置され、光源ユニット51から出射された光束の一部をモニタ用光束として−Z方向に反射する。
【0038】
前記ビームスプリッタ54は、コリメートレンズ52の+X側に配置され、光ディスク15からの戻り光束を−Z方向に分岐する。前記対物レンズ60は、ビームスプリッタ54の+X側に配置され、ビームスプリッタ54を透過した光束を光ディスク15の記録面に集光する。
【0039】
前記第1の検出レンズ58は、ビームスプリッタ54の−Z側に配置され、ビームスプリッタ54で−Z方向に分岐された戻り光束を前記第1の受光器59の受光面に集光する。第1の受光器59は、通常の光ディスク装置と同様に、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を出力する複数の受光素子を含んで構成されている。
【0040】
前記第2の検出レンズ72は、反射ミラー71の−Z側に配置され、反射ミラー71で−Z方向に反射されたモニタ用光束を前記第2の受光器73の受光面に集光する。第2の受光器73としては通常の受光素子が用いられる。
【0041】
上記のように構成される光ピックアップ装置23の作用を簡単に説明すると、光源ユニット51から出射された光束(以下「出射光束」ともいう)は、コリメートレンズ52で略平行光とされた後、ビームスプリッタ54に入射する。ビームスプリッタ54を透過した出射光束は、対物レンズ60を介して光ディスク15の記録面に微小スポットとして集光される。光ディスク15の記録面にて反射した反射光は、戻り光束として対物レンズ60で略平行光とされ、ビームスプリッタ54に入射する。ビームスプリッタ54で−Z方向に分岐された戻り光束は、第1の検出レンズ58を介して第1の受光器59で受光される。第1の受光器59からは受光量に応じた信号が出力され、再生信号処理回路28に出力される。また、反射ミラー71で−Z方向に反射された出射光束はモニタ用光束として、第2の検出レンズ72を介して第2の受光器73で受光される。第2の受光器73からは受光量に応じた信号が出力され、その信号はパワーモニタ信号としてAPC回路42に出力される。
【0042】
前記再生信号処理回路28は、図3に示されるように、I/Vアンプ28a、サーボ信号検出回路28b、ウォブル信号検出回路28c、RF信号検出回路28d、ATIPデコーダ28e、CDデコーダ28f、CD−ROMデコーダ28g及びD/A変換器28hなどから構成されている。I/Vアンプ28aは光ピックアップ装置23の出力信号(厳密には第1の受光器59の出力信号)である電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路28bはI/Vアンプ28aの出力信号に基づいてサーボ信号(フォーカスエラー信号及びトラックエラー信号)を検出する。ここで検出されたサーボ信号は、サーボコントローラ33に出力される。ウォブル信号検出回路28cはI/Vアンプ28aの出力信号に基づいてウォブル信号を検出する。ATIPデコーダ28eは、ウォブル信号検出回路28cで検出されたウォブル信号からATIP(Absolute Time In Pregroove)情報及び同期信号などを抽出する。ここで抽出されたATIP情報はCPU40に出力され、同期信号はエンコーダ25に出力される。RF信号検出回路28dはI/Vアンプ28aの出力信号に基づいてRF信号を検出する。CDデコーダ28fはRF信号検出回路28dで検出されたRF信号に対して復号処理及び誤り訂正処理等を行ない再生データを求める。CD−ROMデコーダ28gではCDデコーダ28fからの再生データに対して更に誤り訂正処理等を行なった後、バッファマネージャ37を介してバッファRAM34に格納する。なお、再生データが音楽データの場合には、CDデコーダ28fからD/A変換器28hを介して外部のオーディオ機器などに出力される。
【0043】
前記APC回路42は、図4に示されるように、I/V変換器42a、3つのD/A変換器(42b,42m,42n)、可変ゲインアンプ42c、2つのサンプルホールド回路(SH回路42d,42e)、2つのゲインアンプ(42f,42g)、3つのA/D変換器(42h,42i,42o)、及び2つの比較器(42j,42k)などを含んで構成されている。なお、以下では、SH回路42d、ゲインアンプ42f、及び比較器42jから構成される部分をバイアス系C1と呼ぶこととする。また、SH回路42e、ゲインアンプ42g、及び比較器42kから構成される部分をピーク系C2と呼ぶこととする。
【0044】
I/V変換器42aは光ピックアップ装置23(厳密には第2の受光器73)からのパワーモニタ信号を電圧信号に変換する。D/A変換器42bはCPU40からのオフセット調整信号Softをアナログ信号に変換する。D/A変換器42bの出力信号はI/V変換器42aの出力信号に重畳され可変ゲインアンプ42cの入力信号となる。
【0045】
可変ゲインアンプ42cは2種類のゲイン(GaL,GaH:GaL<GaH)を有し、CPU40からのゲイン選択信号Sgainによっていずれかが選択される。ここでは、ゲイン選択信号Sgainが0のときに低ゲインGaLが選択され、1のときに高ゲインGaHが選択されるように設定されているものとする。なお、I/V変換器42aに可変ゲインアンプ42cと同等の機能を付加しても良い。その場合には、可変ゲインアンプ42cは不要となる。
【0046】
SH回路42dはエンコーダ25からのサンプリング信号Ssmp1に応じて可変ゲインアンプ42cの出力信号に対してサンプルホールドを行う。SH回路42eはエンコーダ25からのサンプリング信号Ssmp2に応じて可変ゲインアンプ42cの出力信号に対してサンプルホールドを行う。また、各SH回路では、サンプリング信号の立ち上がりに同期してサンプリングを開始し、立ち下りに同期してそのときの入力信号をホールドするものとする。
【0047】
ゲインアンプ42fはSH回路42dの出力信号を増幅する。なお、SH回路42dがアンプ機能を有する場合にはゲインアンプ42fは不要である。ゲインアンプ42gはSH回路42eの出力信号を増幅する。同様に、SH回路42eがアンプ機能を有する場合にはゲインアンプ42gは不要である。
【0048】
A/D変換器42hはゲインアンプ42fの出力信号をデジタル信号に変換し、信号Sad1としてCPU40に出力する。A/D変換器42iはゲインアンプ42gの出力信号をデジタル信号に変換し、信号Sad2としてCPU40に出力する。
【0049】
比較器42jはゲインアンプ42fの出力信号と目標電圧Vref1とを比較し、比較結果Scp1をCPU40に出力する。ここでは、ゲインアンプ42fの出力信号が目標電圧Vref1以下ではScp1=1、ゲインアンプ42fの出力信号が目標電圧Vref1を超えるとScp1=0となるように設定されている。目標電圧Vref1はD/A変換器42mを介してCPU40から設定される。
【0050】
比較器42kはゲインアンプ42gの出力信号と目標電圧Vref2とを比較し、比較結果Scp2をCPU40に出力する。ここでは、ゲインアンプ42gの出力信号が目標電圧Vref2以下ではScp2=1、ゲインアンプ42gの出力信号が目標電圧Vref2を超えるとScp2=0となるように設定されている。目標電圧Vref2はD/A変換器42nを介してCPU40から設定される。
【0051】
A/D変換器42oは、APC回路42の回路基準電圧Vstdをデジタル信号に変換し、CPU40に出力する。
【0052】
図1に戻り、前記サーボコントローラ33は、再生信号処理回路28からのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成し、トラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。ここで生成された各制御信号はそれぞれモータドライバ27に出力される。
【0053】
前記モータドライバ27は、サーボコントローラ33からのフォーカス制御信号に基づいて、フォーカシングアクチュエータの駆動信号を光ピックアップ装置23に出力する。また、モータドライバ27は、サーボコントローラ33からのトラッキング制御信号に基づいて、トラッキングアクチュエータの駆動信号を光ピックアップ装置23に出力する。すなわち、サーボ信号検出回路28b、サーボコントローラ33及びモータドライバ27によってトラッキング制御及びフォーカス制御が行われる。さらに、モータドライバ27は、CPU40の指示に基づいてスピンドルモータ22及びシークモータを駆動する。
【0054】
前記レーザコントロール回路24は、図5に示されるように、2つの加算器(24a,24b)、2つのD/A変換器(24c,24d)、2つのV/I変換器(24e,24f)、2つの電流増幅器(24g,24h)、2つのオンオフスイッチ(24i,24j)、及び電流加算器24kなどから構成されている。
【0055】
加算器24aはCPU40からのパワー信号Dp1とパワー補正信号Dm1とを加算し、加算器24bはCPU40からのパワー信号Dp2とパワー補正信号Dm2とを加算する。D/A変換器24cは加算器24aの出力信号をアナログ信号に変換し、D/A変換器24dは加算器24bの出力信号をアナログ信号に変換する。V/I変換器24eはD/A変換器24cの出力信号(電圧信号)を電流信号に変換し、V/I変換器24fはD/A変換器24dの出力信号(電圧信号)を電流信号に変換する。電流増幅器24gはV/I変換器24eの出力信号を増幅し、電流増幅器24hはV/I変換器24fの出力信号を増幅する。
【0056】
オンオフスイッチ24iは、CPU40からのスイッチ信号Dsw1に基づいて電流増幅器24gの出力信号Ip1の電流加算器24kへの供給をオン/オフする。ここでは、スイッチ信号Dsw1が1のときに出力信号Ip1は電流加算器24kに供給され、0のときに出力信号Ip1は電流加算器24kに供給されないように設定されているものとする。
【0057】
オンオフスイッチ24jは、エンコーダ25からのスイッチ信号Dsw2に基づいて電流増幅器24hの出力信号Ip2の電流加算器24kへの供給をオン/オフする。ここでは、スイッチ信号Dsw2が1のときに出力信号Ip2は電流加算器24kに供給され、0のときに出力信号Ip2は電流加算器24kに供給されないように設定されているものとする。
【0058】
電流加算器24kは、オンオフスイッチ24iの出力信号とオンオフスイッチ24jの出力信号とを加算し、駆動電流Idrvとして光ピックアップ装置23(厳密には半導体レーザ51a)に出力する。ここでは、図6に示されるように、Ip1はバイアスパワーPrに対応する電流信号、Ip2は記録パワーPwとバイアスパワーPrとの差に対応する電流信号である。
【0059】
前記エンコーダ25は、CPU40の指示に基づいて、バッファRAM34に蓄積されているデータをバッファマネージャ37を介して取り出し、データ変調及びエラー訂正コードの付加などを行ない、光ディスク15への書き込み信号を生成するとともに、その書き込み信号を再生信号処理回路28からの同期信号に同期してレーザコントロール回路24に出力する。
【0060】
また、エンコーダ25は、書き込み信号に基づいて前記サンプリング信号Ssmp1及びサンプリング信号Ssmp2を生成し、APC回路42にそれぞれ出力する。ここでは、一例として図7に示されるように、書き込み信号MDにおけるスペース領域Sに対応したパルス信号をサンプリング信号Ssmp1とし、マーク領域Mに対応したパルス信号をサンプリング信号Ssmp2としている。従って、バイアスパワーで発光しているときのパワーモニタ信号がSH回路42dでサンプルホールドされ、記録パワーで発光しているときのパワーモニタ信号がSH回路42eでサンプルホールドされることとなる。
【0061】
さらに、エンコーダ25は、書き込み信号に基づいてオンオフスイッチ24jをオンオフするためのスイッチ信号Dsw2を生成する。ここでは、一例として図7に示されるように、スイッチ信号Dsw2はスペース領域Sを形成するときに0、マーク領域Mを形成するときに1となる。
【0062】
図1に戻り、前記インターフェース38は、ホスト(例えばパソコン)との双方向の通信インターフェースであり、ATAPI(AT Attachment Packet Interface)、SCSI(Small Computer System Interface)及びUSB(Universal
Serial Bus)などの標準インターフェースに準拠している。
【0063】
前記フラッシュメモリ39はプログラム領域とデータ領域とを備えており、プログラム領域には、CPU40にて解読可能なコードで記述されたプログラムが格納されている。データ領域には、パワー情報、APC回路設定情報及び半導体レーザ51aの特性情報などが格納されている。パワー情報としては、バイアスパワー及び記録パワーのデフォルト値に関する情報が含まれている。APC回路設定情報には、可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref1及びVref2のデフォルト値、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref1及びVref2のデフォルト値に関する情報が含まれている。半導体レーザ51aの特性情報には、一例として図8に示されるように半導体レーザ51aのI−L特性に関する情報が含まれている。通常、I−L特性は駆動電流が閾値(図8ではIthで示されている)を超えると、駆動電流と発光パワーとの関係は一次式で表すことができ、その傾きは微分効率と呼ばれている。フラッシュメモリ39は、不揮発性のメモリであり、CPU40からの書き込み及び読み出しが可能であるとともに、電源が切られても記録された内容は保持される。
【0064】
前記CPU40は、フラッシュメモリ39のプログラム領域に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータなどを一時的にRAM41及びフラッシュメモリ39のデータ領域に保存する。
【0065】
《パワー制御情報の取得処理》
ここで、前述のように構成される光ディスク装置20におけるパワー制御に用いられるパワー制御情報の取得処理について図9〜図14を用いて説明する。図9〜図14のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応し、パワー制御情報の取得要求により、図9〜図14のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。なお、ここでは、ピーク系C2よりもバイアス系C1のほうがゲインが大きいものとする。
【0066】
最初のステップ301では、バイアス系C1に供給されるサンプリング信号Ssmp1が1となるようにエンコーダ25に指示する。これにより、バイアス系C1のSH回路42dからは入力信号に対応した信号が出力されることとなる。
【0067】
次のステップ303では、可変ゲインアンプ42cのゲインを低ゲイン(GaL)とするために、ゲイン選択信号Sgainに0をセットする。
【0068】
次のステップ305では、A/D変換器42oを介して回路基準電圧Vstdを計測する。
【0069】
次のステップ307では、オフセット調整信号Softに初期値S1Hをセットし、D/A変換器42bに出力する。
【0070】
次のステップ309では、バイアス系C1に接続されたA/D変換器42hの出力信号Sad1を取得する。
【0071】
次のステップ311では、A/D変換器42hの出力信号Sad1と回路基準電圧Vstdとがほぼ一致するか否かを判断する。Sad1とVstdとがほぼ一致しなければ、ここでの判断は否定され、ステップ313に移行する。
【0072】
このステップ313では、現在のオフセット調整信号Softに所定値ΔoftHを加算し、新たなオフセット調整信号SoftとしてD/A変換器42bに出力する。そして、前記ステップ309に戻る。
【0073】
以下、Sad1とVstdとがほぼ一致するまで、前記ステップ309→ステップ311→ステップ313の処理を繰り返し行う。Sad1とVstdとがほぼ一致すると、前記ステップ311での判断は肯定され、ステップ315に移行する。
【0074】
このステップ315では、現在のオフセット調整信号Softの値をバイアス系C1のオフセットSbHとしてRAM41に保存する。
【0075】
次のステップ321では、ピーク系C2に供給されるサンプリング信号Ssmp2が1となるようにエンコーダ25に指示する。これにより、ピーク系C2のSH回路42eからは入力信号に対応した信号が出力されることとなる。
【0076】
次のステップ323では、オフセット調整信号Softの値はそのままとし、D/A変換器42nを介してピーク系C2の比較器42kにおける目標電圧Vref2を初期値V1Hとする。
【0077】
次のステップ325では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0078】
次のステップ327では、Scp2が変化したか否かを判断する。Scp2が変化していなければ、ここでの判断は否定され、ステップ329に移行する。
【0079】
このステップ329では、現在の目標電圧Vref2に所定値ΔvHを加算し、新たな目標電圧Vref2とする。そして、前記ステップ325に戻る。
【0080】
以下、Scp2が変化するまで、前記ステップ325→ステップ327→ステップ329の処理を繰り返し行う。Scp2が変化すると、前記ステップ327での判断は肯定され、ステップ331に移行する。
【0081】
このステップ331では、現在の目標電圧Vref2の値をVfH1としてRAM41に保存する。
【0082】
次のステップ333では、オフセット調整信号Softに初期値S1Hをセットし、D/A変換器42bに出力する。
【0083】
次のステップ335では、ピーク系C2に接続されたA/D変換器42iの出力信号Sad2を取得する。
【0084】
次のステップ337では、Sad2と回路基準電圧Vstdとがほぼ一致するか否かを判断する。Sad2とVstdとがほぼ一致しなければ、ここでの判断は否定され、ステップ339に移行する。
【0085】
このステップ339では、現在のオフセット調整信号Softに所定値ΔoftHを加算し、新たなオフセット調整信号SoftとしてD/A変換器42bに出力する。そして、前記ステップ335に戻る。
【0086】
以下、Sad2とVstdとがほぼ一致するまで、前記ステップ335→ステップ337→ステップ339の処理を繰り返し行う。Sad2とVstdとがほぼ一致すると、前記ステップ337での判断は肯定され、ステップ341に移行する。
【0087】
このステップ341では、現在のオフセット調整信号Softの値をピーク系C2のオフセットSpHとしてRAM41に保存する。
【0088】
次のステップ351では、オフセット調整信号Softの値はそのままとし、D/A変換器42nを介してピーク系C2の比較器42kにおける目標電圧Vref2を初期値V1Hとする。
【0089】
次のステップ353では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0090】
次のステップ355では、Scp2が変化したか否かを判断する。Scp2が変化していなければ、ここでの判断は否定され、ステップ357に移行する。
【0091】
このステップ357では、現在の目標電圧Vref2に所定値ΔvHを加算し、新たな目標電圧Vref2とする。そして、前記ステップ353に戻る。
【0092】
以下、Scp2が変化するまで、前記ステップ353→ステップ355→ステップ357の処理を繰り返し行う。Scp2が変化すると、前記ステップ355での判断は肯定され、ステップ359に移行する。
【0093】
このステップ359では、現在の目標電圧Vref2の値をVfH2としてRAM41に保存する。
【0094】
次のステップ361では、次の(1)式に基づいてオフセット差情報DoffHを算出する。
【0095】
DoffH=VfH2−VfH1 ……(1)
【0096】
次のステップ363では、可変ゲインアンプ42cのゲインが低ゲインの場合における、オフセット差情報DoffH、ピーク系C2のオフセットSpH及びバイアス系C1のオフセットSbHをフラッシュメモリ39のデータ領域に格納する。
【0097】
次のステップ401では、ピーク系C2に供給されるサンプリング信号Ssmp2が0となるようにエンコーダ25に指示する。
【0098】
次のステップ403では、可変ゲインアンプ42cのゲインを高ゲイン(GaH)とするために、ゲイン選択信号Sgainに1をセットする。
【0099】
次のステップ405では、オフセット調整信号Softに初期値S1Lをセットし、D/A変換器42bに出力する。なお、初期値S1Lは前記S1Hと同じ値であっても良い。
【0100】
次のステップ407では、バイアス系C1に接続されたA/D変換器42hの出力信号Sad1を取得する。
【0101】
次のステップ409では、A/D変換器42hの出力信号Sad1と回路基準電圧Vstdとがほぼ一致するか否かを判断する。Sad1とVstdとがほぼ一致しなければ、ここでの判断は否定され、ステップ411に移行する。
【0102】
このステップ411では、現在のオフセット調整信号Softに所定値ΔoftLを加算し、新たなオフセット調整信号SoftとしてD/A変換器42bに出力する。そして、前記ステップ407に戻る。なお、所定値ΔoftLは前記ΔoftHと同じ値であっても良い。
【0103】
以下、Sad1とVstdとがほぼ一致するまで、前記ステップ407→ステップ409→ステップ411の処理を繰り返し行う。Sad1とVstdとがほぼ一致すると、前記ステップ409での判断は肯定され、ステップ413に移行する。
【0104】
このステップ413では、現在のオフセット調整信号Softの値をバイアス系C1のオフセットSbLとしてRAM41に保存する。
【0105】
次のステップ415では、ピーク系C2に供給されるサンプリング信号Ssmp2が1となるようにエンコーダ25に指示する。
【0106】
次のステップ421では、オフセット調整信号Softの値はそのままとし、D/A変換器42nを介してピーク系C2の比較器42kにおける目標電圧Vref2を初期値V1Lとする。なお、初期値V1Lは前記V1Hと同じ値でも良い。
【0107】
次のステップ423では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0108】
次のステップ425では、Scp2が変化したか否かを判断する。Scp2が変化していなければ、ここでの判断は否定され、ステップ427に移行する。
【0109】
このステップ427では、現在の目標電圧Vref2に所定値ΔvLを加算し、新たな目標電圧Vref2とする。そして、前記ステップ423に戻る。なお、所定値ΔvLは前記ΔvHと同じ値であっても良い。
【0110】
以下、Scp2が変化するまで、前記ステップ423→ステップ425→ステップ427の処理を繰り返し行う。Scp2が変化すると、前記ステップ425での判断は肯定され、ステップ429に移行する。
【0111】
このステップ429では、現在の目標電圧Vref2の値をVfL1としてRAM41に保存する。
【0112】
次のステップ431では、オフセット調整信号Softに初期値S1Lをセットし、D/A変換器42bに出力する。
【0113】
次のステップ433では、ピーク系C2に接続されたA/D変換器42iの出力信号Sad2を取得する。
【0114】
次のステップ435では、Sad2と回路基準電圧Vstdとがほぼ一致するか否かを判断する。Sad2とVstdとがほぼ一致しなければ、ここでの判断は否定され、ステップ437に移行する。
【0115】
このステップ437では、現在のオフセット調整信号Softに所定値ΔoftLを加算し、新たなオフセット調整信号SoftとしてD/A変換器42bに出力する。そして、前記ステップ433に戻る。
【0116】
以下、Sad2とVstdとがほぼ一致するまで、前記ステップ433→ステップ435→ステップ437の処理を繰り返し行う。Sad2とVstdとがほぼ一致すると、前記ステップ435での判断は肯定され、ステップ439に移行する。
【0117】
このステップ439では、現在のオフセット調整信号Softの値をピーク系C2のオフセットSpLとしてRAM41に保存する。
【0118】
次のステップ451では、オフセット調整信号Softの値はそのままとし、D/A変換器42nを介してピーク系C2の比較器42kにおける目標電圧Vref2を初期値V1Lとする。
【0119】
次のステップ453では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0120】
次のステップ455では、Scp2が変化したか否かを判断する。Scp2が変化していなければ、ここでの判断は否定され、ステップ457に移行する。
【0121】
このステップ457では、現在の目標電圧Vref2に所定値ΔvLを加算し、新たな目標電圧Vref2とする。そして、前記ステップ453に戻る。
【0122】
以下、Scp2が変化するまで、前記ステップ453→ステップ455→ステップ457の処理を繰り返し行う。Scp2が変化すると、前記ステップ455での判断は肯定され、ステップ459に移行する。
【0123】
このステップ459では、現在の目標電圧Vref2の値をVfL2としてRAM41に保存する。
【0124】
次のステップ461では、次の(2)式に基づいてオフセット差情報DoffLを算出する。
【0125】
DoffL=VfL2−VfL1 ……(2)
【0126】
次のステップ463では、可変ゲインアンプ42cのゲインが高ゲインの場合における、オフセット差情報DoffL、ピーク系C2のオフセットSpL及びバイアス系C1のオフセットSbLをフラッシュメモリ39のデータ領域に格納する。そして、パワー制御情報の取得処理を終了する。
【0127】
なお、上述したパワー制御情報の取得処理は、光ディスク装置の製造工程、調整工程及び検査工程のいずれかにおいて実施されても良い。
【0128】
《パワー情報設定処理》
ここで、光ディスク装置20に光ディスク15がロードされたときに行われるパワー情報設定処理について図15及び図16を用いて説明する。図15及び図16のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応し、光ディスク15のロードが検知されると、図15及び図16のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0129】
最初のステップ501では、可変ゲインアンプ42cのゲインを低ゲイン(GaL)とするために、ゲイン選択信号Sgainに0をセットする。
【0130】
次のステップ503では、フラッシュメモリ39のデータ領域から前記可変ゲインアンプ42cのゲインが低ゲインの場合におけるバイアス系C1のオフセットSbHを取り出す。そして、そのSbHをオフセット調整信号Softにセットし、D/A変換器42bに出力する。
【0131】
次のステップ505では、バイアス系C1に供給されるサンプリング信号Ssmp1が1となるようにエンコーダ25に指示する。
【0132】
次のステップ507では、スイッチ信号Dsw1を1にセットし、オンオフスイッチ24iをオン状態とする。
【0133】
次のステップ509では、フラッシュメモリ39のデータ領域から可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref1のデフォルト値を取り出す。そして、D/A変換器42mを介して比較器42jにデフォルト値をセットする。
【0134】
次のステップ511では、パワー信号Dp1に初期値として0をセットする。
【0135】
次のステップ513では、比較器42jの出力信号Scp1を取得する。
【0136】
次のステップ515では、Scp1が0であるか否かを判断する。ここでは、パワー信号Dp1が0であるため、Scp1は1となりステップ515での判断は否定されてステップ517に移行する。
【0137】
このステップ517では、現在のパワー信号Dp1に所定量Δvp1を加算し、新たなパワー信号Dp1として出力する。そして、前記ステップ513に戻る。
【0138】
以下、Scp1が0になるまでステップ513→ステップ515→ステップ517の処理を繰り返し行う。すなわち、一例として図17に示されるように、ゲインアンプ42fの出力信号がステップ状に増加する。Scp1が0になると、前記ステップ515での判断は肯定されてステップ519に移行する。
【0139】
このステップ519では、現在のパワー信号Dp1から所定量Δvp1を減算し、新たなパワー信号Dp1として出力する。なお、このときのパワー信号Dp1の値をVp1Aとする。
【0140】
次のステップ521では、光ディスク15の種類を判別する。
【0141】
次のステップ523では、判別結果に基づいて光ディスク15が高速対応型であるか否かを判断する。光ディスク15が高速対応型でなければ、ここでの判断は否定され、ステップ527に移行する。
【0142】
このステップ527では、可変ゲインアンプ42cのゲインを高ゲイン(GaH)とするために、ゲイン選択信号Sgainに1をセットする。
【0143】
次のステップ529では、フラッシュメモリ39のデータ領域から前記可変ゲインアンプ42cのゲインが高ゲインの場合におけるバイアス系C1のオフセットSbLを取り出す。そして、そのSbLをオフセット調整信号Softにセットし、D/A変換器42bに出力する。
【0144】
次のステップ531では、フラッシュメモリ39のデータ領域から、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref1のデフォルト値を取り出す。そして、D/A変換器42mを介して比較器42jにデフォルト値をセットする。
【0145】
次のステップ533では、前記可変ゲインアンプ42cのゲインが高ゲインの場合におけるオフセット差情報DoftL、及び可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref2のデフォルト値を取り出す。そして、Vref2のデフォルト値からオフセット差情報DoftLを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。そして、処理を終了する。
【0146】
一方、前記ステップ523において、光ディスク15が高速対応型であれば、ステップ523での判断は肯定され、ステップ525に移行する。
【0147】
このステップ525では、前記可変ゲインアンプ42cのゲインが低ゲインの場合におけるオフセット差情報DoftH、及び可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref2のデフォルト値を取り出す。そして、Vref2のデフォルト値からオフセット差情報DoftHを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。そして、処理を終了する。
【0148】
この後、引き続いて光ディスク15のリードイン領域などに記録されている各種基板情報(ディスク情報)が読み出される。
【0149】
《再生処理》
次に、光ディスク15に記録されているユーザデータを再生するときの光ディスク装置20における処理動作の概略を説明する。
【0150】
CPU40は、ホストから再生要求のコマンド(以下「再生要求コマンド」という)を受信すると、再生速度に基づいてスピンドルモータ22の回転を制御するための制御信号をモータドライバ27に出力するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路28に通知する。また、CPU40は、前記Vp1Aをパワー信号Dp1にセットし、スイッチ信号Dsw1を1とする。これにより、半導体レーザ51aはバイアスレベルのパワーで発光する。
【0151】
光ディスク15の回転が所定の線速度に達すると、前記トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。また、再生信号処理回路28は、再生処理が終了するまで所定のタイミング毎にATIP情報を抽出し、CPU40に通知する。
【0152】
CPU40は、ATIP情報に基づいて読み出し開始地点に光ピックアップ装置23が位置するようにシークモータを制御する信号をモータドライバ27に出力する。そして、光ピックアップ装置23が読み出し開始地点に到達すると、再生信号処理回路28に通知する。
【0153】
そして、再生信号処理回路28は、前述の如く、第1の受光器59の出力信号からRF信号を検出し、復号処理、誤り訂正処理などを行った後、再生データとしてバッファRAM34に蓄積する。バッファマネージャ37はバッファRAM34に蓄積された再生データがセクタデータとして揃ったときに、インターフェース38を介してホストに転送する。CPU40は、ホストから指定されたユーザデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。
【0154】
《再生処理中のAPC》
続いて、上記再生中に随時行われる発光パワーの補正処理について図18のフローチャートを用いて説明する。図18のフローチャートはCPU40によって実行される一連の処理アルゴリズムに対応し、所定の割り込み条件が満足されると、図18のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0155】
最初のステップ541では、バイアス系C1の比較器42jの出力信号Scp1を取得する。
【0156】
次のステップ543では、Scp1が0であるか否かを判断する。Scp1が0であれば、ここでの判断は肯定されてステップ545に移行する。
【0157】
このステップ545では、現在のパワー信号Dp1から所定値Δvp1を減算し、新たなパワー信号Dp1とする。そして、補正処理から戻る。
【0158】
一方、前記ステップ543において、Scp1が1であれば、ここでの判断は否定されてステップ547に移行する。
【0159】
このステップ547では、現在のパワー信号Dp1に所定値Δvp1を加算し、新たなパワー信号Dp1とする。そして、補正処理から戻る。
【0160】
《記録処理》
次に、光ディスク15にユーザデータを記録する場合の、光ディスク装置20における処理動作について図19及び図20のフローチャートを用いて説明する。ホストから記録要求のコマンド(以下「記録要求コマンド」という)を受信すると、図19及び図20のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0161】
最初のステップ601では、指定された記録速度に基づいてOPCを行い、最適な記録パワーPwoを取得する。
【0162】
次のステップ603では、最適な記録パワーPwoが予め設定されているパワーPws以上であるか否かを判断する。PwoがPws未満であれば、ここでの判断は否定され、ステップ605に移行する。
【0163】
このステップ605では、現在のオフセット調整信号SoftがSbLであるか否かを判断する。SoftがSbLでなければ、ここでの判断は否定され、ステップ607に移行する。
【0164】
このステップ607では、可変ゲインアンプ42cのゲインを高ゲイン(GaH)とするために、ゲイン選択信号Sgainに1をセットする。
【0165】
次のステップ609では、フラッシュメモリ39のデータ領域から前記可変ゲインアンプ42cのゲインが高ゲインの場合におけるバイアス系C1のオフセットSbLを取り出す。そして、そのSbLをオフセット調整信号Softにセットし、D/A変換器42bに出力する。
【0166】
次のステップ611では、フラッシュメモリ39のデータ領域から、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref1のデフォルト値を取り出す。そして、D/A変換器42mを介して比較器42jにデフォルト値をセットする。
【0167】
次のステップ613では、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref2のデフォルト値を取り出す。そして、最適な記録パワーPwoに応じてVref2のデフォルト値を補正する。
【0168】
次のステップ615では、前記可変ゲインアンプ42cのゲインが高ゲインの場合におけるオフセット差情報DoftLを取り出す。そして、補正後のVref2からオフセット差情報DoftLを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。
【0169】
次のステップ629では、最適な記録パワーPwoとバイアスパワーとの差に対応するパワー信号Dp2を設定する。ここでは、スイッチ信号Dsw2が1となるようにエンコーダ25に指示し、一例として図21に示されるように、前記パワー信号Dp1の場合と同様に、パワー信号Dp2を0からステップ状に増加させ、比較器42kの出力信号Scp2の変化からパワー信号Dp2を求めることができる。
【0170】
次のステップ631では、ユーザデータを光ディスク15に記録する。なお、記録処理の詳細については後述する。
【0171】
次のステップ633では、記録処理回数を示すカウンタNwに1を加算する。なお、カウンタNwは電源オンのときあるいは電源オフのときに0クリアされる。
【0172】
次のステップ635では、記録パワーを前回記録パワーPwpとしてRAM41に保存する。そして、処理を終了する。
【0173】
なお、上記ステップ605において、オフセット調整信号SoftがSbLであれば、ステップ605での判断は肯定され、ステップ629に移行する。
【0174】
また、上記ステップ603において、PwoがPws以上であれば、ステップ603での判断は肯定され、ステップ617に移行する。
【0175】
このステップ617では、オフセット調整信号SoftがSbHであるか否かを判断する。SoftがSbHでなければ、ここでの判断は否定され、ステップ619に移行する。
【0176】
このステップ619では、可変ゲインアンプ42cのゲインを低ゲイン(GaL)とするために、ゲイン選択信号Sgainに0をセットする。
【0177】
次のステップ621では、フラッシュメモリ39のデータ領域から前記可変ゲインアンプ42cのゲインが低ゲインの場合におけるバイアス系C1のオフセットSbHを取り出す。そして、そのSbHをオフセット調整信号Softにセットし、D/A変換器42bに出力する。
【0178】
次のステップ623では、フラッシュメモリ39のデータ領域から、可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref1のデフォルト値を取り出す。そして、D/A変換器42mを介して比較器42jにデフォルト値をセットする。
【0179】
次のステップ625では、可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref2のデフォルト値を取り出す。そして、最適な記録パワーPwoに応じてVref2のデフォルト値を補正する。
【0180】
次のステップ627では、前記可変ゲインアンプ42cのゲインが低ゲインの場合におけるオフセット差情報DoftHを取り出す。そして、補正後のVref2からオフセット差情報DoftHを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。そして、ステップ629に移行する。
【0181】
なお、上記ステップ617において、オフセット調整信号SoftがSbHであれば、ステップ617での判断は肯定され、ステップ629に移行する。
【0182】
ここで、前記ステップ631での記録処理について説明する。
【0183】
指定された記録速度に基づいてスピンドルモータ22の回転を制御するための制御信号をモータドライバ27に出力するとともに、記録要求コマンドを受信した旨を再生信号処理回路28に通知する。また、ホストから受信したユーザデータのバッファRAM34への蓄積をバッファマネージャ37に指示する。これにより、光ディスク15の回転が所定の線速度に達すると、前記トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
【0184】
そして、所定のタイミング毎に再生信号処理回路28から出力されるATIP情報に基づいて書き込み開始地点に光ピックアップ装置23が位置するようにシークモータを制御するシーク制御信号をモータドライバ27に出力する。さらに、バッファマネージャ37からバッファRAM34に蓄積されたデータのデータ量が所定の量を超えたとの通知を受けると、エンコーダ25に書き込み信号の生成を指示する。
【0185】
光ピックアップ装置23が書き込み開始地点に到達すると、エンコーダ25に通知する。これにより、ユーザデータは、エンコーダ25、レーザコントロール回路24及び光ピックアップ装置23を介して光ディスク15に書き込まれる。ユーザデータがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。
【0186】
《記録処理中のAPC》
続いて、上記記録中に随時行われる発光パワーの補正処理について図22のフローチャートを用いて説明する。図22のフローチャートはCPU40によって実行される一連の処理アルゴリズムに対応し、所定の割り込み条件が満足されると、図22のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0187】
最初のステップ641では、バイアス系C1の比較器42jの出力信号Scp1を取得する。
【0188】
次のステップ643では、Scp1が0であるか否かを判断する。Scp1が0であれば、ここでの判断は肯定されてステップ645に移行する。
【0189】
このステップ645では、現在のパワー信号Dp1から所定値Δvp1を減算し、新たなパワー信号Dp1とする。そして、ステップ649に移行する。
【0190】
一方、前記ステップ643において、Scp1が1であれば、ここでの判断は否定されてステップ647に移行する。
【0191】
このステップ647では、現在のパワー信号Dp1に所定値Δvp1を加算し、新たなパワー信号Dp1とする。
【0192】
次のステップ649では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0193】
次のステップ651では、Scp2が0であるか否かを判断する。Scp2が0であれば、ここでの判断は肯定されてステップ653に移行する。
【0194】
このステップ653では、現在のパワー信号Dp2から所定値Δvp2を減算し、新たなパワー信号Dp2とする。そして、補正処理から戻る。
【0195】
一方、前記ステップ651において、Scp2が1であれば、ここでの判断は否定されてステップ655に移行する。
【0196】
このステップ655では、現在のパワー信号Dp2に所定値Δvp2を加算し、新たなパワー信号Dp2とする。そして、補正処理から戻る。
【0197】
《パワー制御情報の修正処理》
次に、所定のタイミング毎に行われるパワー制御情報の修正処理について図23のフローチャートを用いて説明する。図23のフローチャートはCPU40によって実行される一連の処理アルゴリズムに対応し、所定の条件が満足されると、図23のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0198】
最初のステップ671では、記録処理回数を示すカウンタNwの値を取得する。
【0199】
次のステップ673では、カウンタNwの値が予め設定されている値Wcnt以上であるか否かを判断する。カウンタNwの値がWcnt以上であれは、ここでの判断は肯定され、ステップ675に移行する。
【0200】
このステップ675では、ホストを介してユーザに記録処理回数がWcnt以上である旨を通知するとともに、ユーザに対してパワー制御情報を修正するか否かの判断を求める。
【0201】
次のステップ677では、ホストを介したユーザからの回答に基づいて、パワー制御情報を修正するか否かを判断する。ユーザからの回答が修正要求であれば、ここでの判断は肯定され、ステップ679に移行する。
【0202】
このステップ679では、カウンタNwの値を0リセットする。
【0203】
次のステップ681では、前述したパワー制御情報の取得処理を行い、新たにオフセット差情報DoffH、DoffLを求める。そして、処理を終了する。
【0204】
なお、前記ステップ673において、カウンタNwの値がWcnt未満であればステップ673での判断は否定され、ステップ685に移行する。また、前記ステップ677において、ホストからの回答が修正要求でなければステップ673での判断は否定され、ステップ685に移行する。
【0205】
このステップ685では、前回の記録パワーPwpを取得する。
【0206】
次のステップ687では、前回の記録パワーPwpが予め設定されている値CPw以上であるか否かを判断する。PwpがCPw以上であれば、ここでの判断は肯定され、ステップ689に移行する。
【0207】
このステップ689では、ホストを介してユーザに前回の記録パワーPwpがCPw以上である旨を通知するとともに、ユーザに対してパワー制御情報を修正するか否かの判断を求める。
【0208】
次のステップ691では、ホストを介したユーザからの回答に基づいて、パワー制御情報を修正するか否かを判断する。ユーザからの回答が修正要求であれば、ここでの判断は肯定され、ステップ679に移行する。
【0209】
一方、前記ステップ687において、前回の記録パワーPwpがCPw未満であればステップ687での判断は否定され、処理を終了する。また、前記ステップ691において、ホストからの回答が修正要求でなければステップ691での判断は否定され、処理を終了する。
【0210】
以上の説明から明らかなように、本実施形態に係る光ディスク装置では、APC回路42とCPU40及び該CPU40にて実行されるプログラムとによって本発明に係るパワー制御装置が実現され、CPU40と該CPU40にて実行されるプログラムとによって処理装置が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、CPU40によるプログラムに従う上記処理によって実現した構成各部の少なくとも一部をハードウェアによって構成することとしても良いし、あるいは全ての構成部分をハードウェアによって構成することとしても良い。
【0211】
そして、APC回路42とCPU40及び該CPU40にて実行されるプログラムとによって本発明に係るパワー制御方法が実施されている。
【0212】
以上説明したように、本実施形態に係る光ディスク装置23によると、光ディスク15がロードされると、パワー情報設定処理が行われる。このパワー情報設定処理では、バイアス系C1のオフセットがオフセット調整信号(重畳信号)Softにセットされ、バイアス系C1のオフセットとピーク系C2のオフセットとの差に対応するオフセット差情報に基づいて目標電圧Vref2が補正される。これにより、バイアス系C1のオフセットとピーク系C2のオフセットとが異なっていても、記録パワー及びバイアスパワーをそれぞれ最適なパワーに制御することができる。すなわち、バイアス系C1及びピーク系C2を構成する部品に安価な汎用品を用いることが可能となる。従って、高コスト化を招くことなく、最適な発光パワーを維持することができる。
【0213】
近年、記録速度の高速化により、発光可能なパワーが大きい光源が用いられる傾向にある。これにより、記録速度などの記録条件に応じて設定される記録パワーの有効範囲がある程度広くなった。しかしながら、上記特許文献1に開示されている半導体レーザ制御回路では、高速記録が可能な光ディスク装置に用いられた場合には、設定された記録パワーが制御回路の回路特性に起因して、必ずしも最適な記録パワーとはならない場合があった。すなわち、記録速度などによって記録品質が異なり、特に低速度で記録する際に、記録品質が低下するおそれがあった。本実施形態によると、光ディスク15の種類(高速対応型であるか否か)に応じて可変ゲインアンプ42cのゲインが選択され、そのゲイン(以下「選択ゲイン」ともいう)に応じたバイアス系C1のオフセットがオフセット調整信号Softにセットされる。さらに、選択ゲインに応じて目標電圧Vref1及び目標電圧Vref2のデフォルト値が選択される。すなわち、記録速度に応じた最適なパワー制御情報が設定されることとなり、高速記録が可能な場合に、低速度で記録しても、記録品質の低下を抑制することができる。
【0214】
また、本実施形態によると、ホストから記録要求コマンドを受信すると、指定された記録速度に基づいてOPCを行い、最適な記録パワーPwoを取得するとともに、この最適な記録パワーPwoが予め設定されているパワーPws以上であるか否かに基づいて、可変ゲインアンプ42cの選択ゲインを変更するか否かを判断している。そして、可変ゲインアンプ42cの選択ゲインが変更されると、新たな選択ゲインに応じて目標電圧Vref1及び目標電圧Vref2のデフォルト値を変更している。すなわち、記録パワーに応じた最適なパワー制御情報が設定されることとなる。
【0215】
なお、上記実施形態では、ホストから記録要求コマンドを受信したときの処理において、OPCによって得られた最適な記録パワーに基づいてパワー制御情報を設定する場合について説明したが、これに限らず、例えば記録速度に基づいてパワー制御情報を設定しても良い。この場合について図24及び図25のフローチャートを用いて説明する。
【0216】
最初のステップ701では、指定された記録速度VWを取得する。なお、記録速度は、記録要求コマンドに先だってホストから送信されている。
【0217】
次のステップ703では、指定された記録速度VWが予め設定されている記録速度VS以上であるか否かを判断する。VWがVS未満であれば、ここでの判断は否定され、ステップ705に移行する。
【0218】
このステップ705では、現在のオフセット調整信号SoftがSbLであるか否かを判断する。SoftがSbLでなければ、ここでの判断は否定され、ステップ707に移行する。
【0219】
このステップ707〜711では、前記ステップ607〜611と同様な処理を行う。
【0220】
次のステップ713では、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref2のデフォルト値、及び可変ゲインアンプ42cのゲインが高ゲインの場合におけるオフセット差情報DoftLを取り出す。そして、そして、Vref2のデフォルト値からオフセット差情報DoftLを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。
【0221】
次のステップ729では、指定された記録速度VWに基づいてOPCを行い、最適な記録パワーPwoを取得する。
【0222】
次のステップ731では、最適な記録パワーPwoに応じてVref2を補正し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。
【0223】
次のステップ733〜739では、前記ステップ629〜635と同様な処理を行う。そして、処理を終了する。
【0224】
なお、前記ステップ705において、オフセット調整信号SoftがSbLであれば、ステップ705での判断は肯定され、ステップ729に移行する。
【0225】
また、上記ステップ703において、VWがVS以上であれば、ステップ703での判断は肯定され、ステップ717に移行する。
【0226】
このステップ717では、オフセット調整信号SoftがSbHであるか否かを判断する。SoftがSbHでなければ、ここでの判断は否定され、ステップ719に移行する。
【0227】
このステップ719〜723では、前記ステップ619〜623と同様な処理を行う。そして、ステップ725に移行する。
【0228】
このステップ725では、可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref2のデフォルト値、及び可変ゲインアンプ42cのゲインが低ゲインの場合におけるオフセット差情報DoftHを取り出す。そして、そして、Vref2のデフォルト値からオフセット差情報DoftHを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。そして、ステップ729に移行する。
【0229】
なお、上記ステップ717において、オフセット調整信号SoftがSbHであれば、ステップ717での判断は肯定され、ステップ729に移行する。
【0230】
また、上記実施形態では、目標電圧Vref1のデフォルト値が2つある場合について説明したが、可変ゲインアンプ42cのゲインの変化が目標電圧Vref1にあまり影響しないときには、目標電圧Vref1のデフォルト値が1つであっても良い。この場合には、目標電圧Vref1のデフォルト値を変更する処理が不要となる。
【0231】
また、上記実施形態では、半導体レーザ51aの発光パワー範囲がある程度広い場合について説明したが、発光パワー範囲が狭い半導体レーザを用いても良い。この場合には、一例として図26に示されるAPC回路42’のように、可変ゲインアンプ42cに代えて、ゲインが固定されたゲインアンプ42c’を用いても良い。この場合には、目標電圧Vref1及び目標電圧Vref2のデフォルト値を選択する処理が不要となる。
【0232】
また、上記実施形態では、ピーク系C2よりもバイアス系C1のほうがゲインが大きい場合について説明したが、本発明がこれに限定されるものではなく、例えば、ピーク系のほうがバイアス系よりもゲインが大きくても良い。なお、この場合には、オフセット調整信号Softにピーク系のオフセットをセットし、Vref1を補正するほうが、精度の点から好ましい。
【0233】
また、上記実施形態では、APC回路42がバイアス系C1とピーク系C2の2つの系を備える場合について説明したが、本発明がこれに限定されるものではなく、3つ以上の系を備えていても良い。この場合には、最もゲインが大きい系のオフセットをオフセット調整信号Softにセットし、残りの系において目標電圧を補正することが好ましい。
【0234】
また、上記実施形態では、光ディスク装置がCD系の情報記録媒体に対応する場合について説明したが、これに限定されるものではなく、例えばDVD系の情報記録媒体に対応する光ディスク装置であっても良い。また、MOやMDなどの光磁気ディスクに対応する光ディスク装置であっても良い。要するに、光源からレーザ光をパルス発光して情報を記録する光ディスク装置であれば良い。
【0235】
また、上記実施形態では、情報の記録及び再生が可能な光ディスク装置について説明したが、これに限らず、情報の記録、再生及び消去のうち、少なくとも情報の記録が可能な光ディスク装置であれば良い。また、光ディスク装置はパソコン内蔵型であっても、外部据え置き型であっても良い。さらに、内蔵型の場合には、パソコンはデスクトップタイプであっても、ノートタイプであっても良い。
【0236】
また、上実施形態では、光源が1つの場合について説明したが、本発明がこれに限定されるものではない。例えば、CD用の光源とDVD用の光源とを備えていても良い。さらに、CD用の光源及びDVD用の光源とともに、あるいはいずれかの光源に代えて、波長が405nmの光束を出射する光源を備えても良い。すなわち、複数種類の情報記録媒体に対応した光ディスク装置であっても良い。
【0237】
【発明の効果】
以上説明したように、本発明に係るパワー制御方法及びパワー制御装置によれば、高コスト化を招くことなく、最適な発光パワーを維持することができるという効果がある。
【0238】
また、本発明に係る光ディスク装置によれば、情報記録媒体への記録を精度良く安定して行うことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る光ディスク装置の構成を示すブロック図である。
【図2】図1における光ピックアップ装置の構成を説明するためのブロック図である。
【図3】図1における再生信号処理回路の構成を説明するためのブロック図である。
【図4】図1におけるAPC回路の構成を説明するためのブロック図である。
【図5】図1におけるレーザコントロール回路の構成を説明するためのブロック図である。
【図6】レーザコントロール回路から出力される駆動信号と半導体レーザの発光パワーとの関係を説明するためのタイミングチャートである。
【図7】書き込み信号とエンコーダから出力される各サンプリング信号及びスイッチ信号との関係を説明するためのタイミングチャートである。
【図8】半導体レーザのI−L特性を説明するための図である。
【図9】パワー制御情報の取得処理を説明するためのフローチャート(その1)である。
【図10】パワー制御情報の取得処理を説明するためのフローチャート(その2)である。
【図11】パワー制御情報の取得処理を説明するためのフローチャート(その3)である。
【図12】パワー制御情報の取得処理を説明するためのフローチャート(その4)である。
【図13】パワー制御情報の取得処理を説明するためのフローチャート(その5)である。
【図14】パワー制御情報の取得処理を説明するためのフローチャート(その6)である。
【図15】光ディスクがロードされたときに行われるパワー情報設定処理を説明するためのフローチャート(その1)である。
【図16】光ディスクがロードされたときに行われるパワー情報設定処理を説明するためのフローチャート(その2)である。
【図17】バイアスパワーに対応するパワー信号を取得するときの処理動作を説明するための図である。
【図18】再生処理中のAPCを説明するためのフローチャートである。
【図19】記録処理を説明するためのフローチャート(その1)である。
【図20】記録処理を説明するためのフローチャート(その2)である。
【図21】記録パワーとバイアスパワーとの差に対応するパワー信号を取得するときの処理動作を説明するための図である。
【図22】記録処理中のAPCを説明するためのフローチャートである。
【図23】パワー制御情報の修正処理を説明するためのフローチャートである。
【図24】記録処理の変形例を説明するためのフローチャート(その1)である。
【図25】記録処理の変形例を説明するためのフローチャート(その2)である。
【図26】半導体レーザの発光パワー範囲が狭いときのAPC回路の構成を説明するためのブロック図である。
【図27】半導体レーザの発光パワーと書き込み信号との関係を説明するためのタイミングチャートである。
【符号の説明】
15…光ディスク(情報記録媒体)、20…光ディスク装置、40…CPU(パワー制御装置の一部(第1の信号制御手段の一部、第2の信号制御手段の一部、補正手段、ゲイン選択手段、目標光量決定手段)、処理装置)、42…APC回路(パワー制御装置の一部)、42c…可変ゲインアンプ(光量信号増幅手段)、42f…ゲインアンプ(第1のモニタ信号増幅手段)、42g…ゲインアンプ(第2のモニタ信号増幅手段)、51a…半導体レーザ(光源)、59…第1の受光器(光検出器)、60…対物レンズ、C1…バイアス系(第1の信号制御手段の一部)、C2…ピーク系(第2の信号制御手段の一部)、Soft…オフセット調整信号(重畳信号)。
【発明の属する技術分野】
本発明はパワー制御方法、パワー制御装置及び光ディスク装置に係り、さらに詳しくは、情報記録媒体に照射されるレーザ光の発光パワーを制御するパワー制御方法、パワー制御装置、及び該パワー制御装置を備える光ディスク装置に関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータ(以下「パソコン」ともいう)は、その機能が向上するに伴い、音楽や映像といったAV(Audio−Visual)情報を取り扱うことが可能となってきた。これらAV情報の情報量は非常に大きいために、情報記録媒体としてCD(compact disc)やDVD(digital versatile disc)などの光ディスクが注目されるようになり、その低価格化とともに、情報記録装置としての光ディスク装置がパソコンの周辺機器の一つとして普及するようになった。光ディスク装置では、光ディスクの記録面にレーザ光の微小スポットを形成して情報の記録及び消去を行い、記録面からの反射光に基づいて情報の再生などを行っている。そして、光ディスク装置には、レーザ光を出射するとともに、記録面からの反射光を受光するための装置として、光ピックアップ装置が設けられている。
【0003】
通常、光ピックアップ装置は、レーザ光を所定の発光パワー(出力)で出射する光源、その光源から出射されるレーザ光を情報記録媒体の記録面に導くとともに、記録面で反射されたレーザ光を所定の受光位置まで導く光学系、及びその受光位置に配置された受光素子などを備えている。
【0004】
光ディスクでは、互いに反射率の異なるマーク領域及びスペース領域のそれぞれの長さとそれらの組み合わせとによって情報が記録される。そこで、光ディスクに情報を記録する際には所定の位置にマーク領域及びスペース領域がそれぞれ形成されるように光源の発光パワーが制御される。
【0005】
記録層に有機色素を含むCD−R(CD−recordable)、DVD−R(DVD−recordable)及びDVD+R(DVD+recordable)などの追記型の光ディスク(以下、便宜上「色素型ディスク」ともいう)では、一例として図27に示されるように、書き込み信号MDにおけるマーク領域に対応する信号部分Mでは発光パワーLPを大きく(図27ではPw)して色素を加熱及び溶解し、そこに接している基板部分を変質・変形させている。一方、スペース領域に対応する信号部分Sでは基板が変質・変形しないように発光パワーLPを再生時と同程度に小さく(図27ではPr)している。すなわち、レーザ光をパルス発光している。これにより、マーク領域ではスペース領域よりも反射率が低くなるようになっている。なお、マーク領域を形成するときの発光パワーは記録パワー(又はピークパワー)、スペース領域を形成するときの発光パワーはバイアスパワーとも呼ばれている。
【0006】
通常、光源として用いられる半導体レーザは電流駆動型であり、その発光パワーはドライバから供給される電流(駆動電流)によって制御されている。この駆動電流と発光パワーとの関係は「I−L特性」と呼ばれている。一般に、光源では駆動電流の一部が熱に変換されるため、使用中に光源の温度が徐々に上昇し、I−L特性が変化する場合がある。すなわち、駆動電流が一定であっても発光パワーが変動することとなる。そこで、記録中には随時、光源から出射される光束の発光パワーをモニタし、発光パワーの変動を抑制する、いわゆるAPC(Automatic Power Control)が行われている(例えば特許文献1参照)。
【0007】
【特許文献1】
特開平9−116220号公報
【0008】
【発明が解決しようとする課題】
上記APCを行うAPC回路は、バイアスパワーを制御するための回路(以下「バイアスパワー制御回路」ともいう)と、記録パワーを制御するための回路(以下「記録パワー制御回路」ともいう)とを備えている。前記各制御回路はオペアンプを含むほぼ同様な機能を有する部品で構成されているが、一般に市販されている汎用部品を用いると、部品特性のばらつきなどにより、例えばバイアスパワー制御回路のオペアンプのオフセットに起因する誤差成分と、記録パワー制御回路のオペアンプのオフセットに起因する誤差成分とに違いが生じる。そのため、一方のパワーを精度良く制御しても、他方のパワーの制御信号に誤差成分が残留するおそれがあった。上記特許文献1に開示されている半導体レーザ制御回路では、上記誤差成分の違いを考慮していないために、要求されるパワー制御の精度が高い場合には、特性のばらつきが小さい高価な部品を用いる必要があった。
【0009】
本発明は、かかる事情の下になされたもので、その第1の目的は、高コスト化を招くことなく、最適な発光パワーを維持することができるパワー制御方法及びパワー制御装置を提供することにある。
【0010】
また、本発明の第2の目的は、記録品質に優れた記録を安定して行うことができる光ディスク装置を提供することにある。
【0011】
【課題を解決するための手段】
請求項1に記載の発明は、情報記録媒体に情報を記録する際に、第1、第2の発光パワーを少なくとも含み、光源からパルス発光されたレーザ光の光量に関する情報を含むモニタ信号に基づいて得られる、前記第1、第2の発光パワーそれぞれにおける光量の実測値と目標光量との差である、第1、第2の光量差情報に基づいて発光パワーを制御するパワー制御方法であって、前記光源からパルス発光されたレーザ光の光量に対応する信号と、前記第1の光量差情報を求めるときに該情報に付加される第1誤差成分を打ち消すための信号と、を重畳して前記モニタ信号とする第1工程と;前記第1誤差成分と、前記第2の光量差情報を求めるときに該情報に付加される第2誤差成分と、の差に基づいて、前記第2の発光パワーにおける目標光量に関する情報を決定する第2工程と;を含むパワー制御方法である。
【0012】
なお、本明細書では、「光量に関する情報」は光量そのものだけでなく、光量に換算することができる情報及び光量の変化に対応して変化する情報などを含む。また、「光量差情報」は光量差そのものだけでなく、光量差に換算することができる情報及び光量差の変化に対応して変化する情報などを含む。
【0013】
これによれば、光源からパルス発光されたレーザ光の光量に対応する信号は、第1の光量差情報を求めるときに該情報に付加される第1誤差成分を打ち消すための信号が重畳され、第1、第2の光量差情報を求めるためのモニタ信号される。これにより、第1、第2の光量差情報に含まれる第1誤差成分を低減することが可能となる。また、第1誤差成分と、第2の光量差情報を求めるときに該情報に付加される第2誤差成分と、の差に基づいて、第2の発光パワーにおける目標光量に関する情報が決定される。これにより、第2の光量差情報に残留している第1誤差成分と第2誤差成分との差に相当する誤差成分を低減することが可能となる。例えば発光パワーを制御するAPC回路が安価な汎用品で構成されていても、精度の高いパワー制御を実現することができる。従って、結果として高コスト化を招くことなく、最適な発光パワーを維持することが可能となる。
【0014】
この場合において、前記第1の発光パワーとしては、種々の発光パワーが考えられるが、請求項2に記載のパワー制御方法の如く、前記第1の発光パワーは、バイアスパワーであることとすることができる。
【0015】
上記請求項1及び2に記載の各パワー制御方法において、前記第2の発光パワーとしては、種々の発光パワーが考えられるが、請求項3に記載のパワー制御方法の如く、前記第2の発光パワーは、記録パワーであることとすることができる。
【0016】
上記請求項1〜3に記載の各パワー制御方法において、請求項4に記載のパワー制御方法の如く、前記記録の回数が予め設定されている回数を超えたときに、前記第2の発光パワーにおける目標光量に関する情報を補正する第3工程を更に含むこととすることができる。
【0017】
上記請求項1〜4に記載の各パワー制御方法において、請求項5に記載のパワー制御方法の如く、前記記録する際の記録パワーが予め設定されている値を超えたときに、前記第2の発光パワーにおける目標光量に関する情報を補正する第4工程を更に含むこととすることができる。
【0018】
請求項6に記載の発明は、情報記録媒体に情報を記録する際に、特定の発光パワー及び該特定の発光パワーを除く少なくとも1つの所定の発光パワーを少なくとも含み、光源からパルス発光された発光パワーを制御するパワー制御装置であって、前記光源からパルス発光されたレーザ光の光量に関する情報を含む信号に所定の重畳信号を付加し、モニタ信号とする付加手段と;前記モニタ信号に含まれる前記特定の発光パワーに対応する光量に関する情報と前記特定の発光パワーでの目標光量に関する情報とに基づいて、前記特定の発光パワーに対応する光源駆動信号を制御する第1の信号制御手段と;前記モニタ信号に含まれる前記所定の発光パワーに対応する光量に関する情報と前記所定の発光パワーでの目標光量に関する情報とに基づいて、前記所定の発光パワーに対応する光源駆動信号を制御する第2の信号制御手段と;前記第1の信号制御手段のオフセットと前記第2の信号制御手段のオフセットとの差に基づいて、所定のタイミングで前記所定の発光パワーでの目標光量に関する情報を補正する補正手段と;を備えるパワー制御装置である。
【0019】
これによれば、光源からパルス発光されたレーザ光の光量に関する情報を含む信号は付加手段により所定の重畳信号が付加された後、モニタ信号として第1の信号制御手段及び第2の信号制御手段に出力される。そして、第1の信号制御手段により、モニタ信号に含まれる特定の発光パワーに対応する光量に関する情報と特定の発光パワーでの目標光量に関する情報とに基づいて、特定の発光パワーに対応する光源駆動信号が制御される。また、補正手段により、第1の信号制御手段のオフセットと第2の信号制御手段のオフセットとの差に基づいて、所定のタイミングで所定の発光パワーでの目標光量に関する情報が補正される。そして、第2の信号制御手段により、モニタ信号に含まれる所定の発光パワーに対応する光量に関する情報と所定の発光パワーでの目標光量に関する情報とに基づいて、所定の発光パワーに対応する光源駆動信号が制御される。これにより、所定の発光パワーに対応する光源駆動信号に含まれる第1の信号制御手段のオフセットと第2の信号制御手段のオフセットとの違いによる誤差成分を低減することが可能となる。すなわち、要求されるパワー制御の精度が高い場合であっても、パワー制御装置を安価な汎用品を用いて構成することができる。従って、結果として高コスト化を招くことなく、最適な発光パワーを維持することができる。
【0020】
この場合において、請求項7に記載のパワー制御装置の如く、前記所定の重畳信号は、前記第1の信号制御手段のオフセットを打ち消すための信号とほぼ同一であることとすることができる。
【0021】
上記請求項6及び7に記載の各パワー制御装置において、請求項8に記載のパワー制御装置の如く、前記補正手段は、記録回数が予め設定されている回数を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【0022】
上記請求項6〜8に記載の各パワー制御装置において、請求項9に記載のパワー制御装置の如く、前記補正手段は、情報記録媒体に情報を記録する際の記録パワーが予め設定されている値を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【0023】
上記請求項6〜9に記載の各パワー制御装置において、請求項10に記載のパワー制御装置の如く、前記第1の信号制御手段が前記モニタ信号から抽出された前記特定の発光パワーに対応する光量に関する情報を含む信号を増幅する第1のモニタ信号増幅手段を備え、前記第2の信号制御手段が前記モニタ信号から抽出された前記所定の発光パワーに対応する光量に関する情報を含む信号を増幅する第2のモニタ信号増幅手段を備える場合には、前記第1のモニタ信号増幅手段のゲインは、前記第2のモニタ信号増幅手段のゲインよりも大きいこととすることができる。
【0024】
上記請求項6〜10に記載の各パワー制御装置において、請求項11に記載のパワー制御装置の如く、前記付加手段の入力段に配置され、前記レーザ光の光量に関する情報を含む信号を所定のゲインで増幅する光量信号増幅手段を更に備えることとすることができる。
【0025】
この場合において、請求項12に記載のパワー制御装置の如く、前記光量信号増幅手段におけるゲインとして、予め設定された少なくとも2種類のゲインの中から1つを選択するゲイン選択手段を更に備えることとすることができる。
【0026】
この場合において、請求項13に記載のパワー制御装置の如く、前記ゲイン選択手段は、情報記録媒体に情報を記録する際の記録速度及び情報記録媒体の種類の少なくとも一方に基づいて前記ゲインを選択することとすることができる。
【0027】
上記請求項12及び13に記載の各パワー制御装置において、請求項14に記載のパワー制御装置の如く、前記付加手段は、前記ゲイン選択手段で選択されたゲインに対応した重畳信号を前記レーザ光の光量に関する情報を含む信号に付加し、前記補正手段は、前記ゲイン選択手段で選択されたゲインに対応した前記第1の信号制御手段のオフセットと前記第2の信号制御手段のオフセットとの差に基づいて、前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【0028】
上記請求項6〜14に記載の各パワー制御装置において、請求項15に記載のパワー制御装置の如く、前記ゲイン選択手段で選択されたゲインに基づいて、前記特定の発光パワーでの目標光量に関する情報を決定する目標光量決定手段を更に備えることとすることができる。
【0029】
上記請求項6〜15に記載の各パワー制御装置において、請求項16に記載のパワー制御装置の如く、前記特定の発光パワーは、バイアスパワーであることとすることができる。
【0030】
上記請求項6〜16に記載の各パワー制御装置において、請求項17に記載のパワー制御装置の如く、前記所定の発光パワーは、記録パワーであることとすることができる。
【0031】
請求項18に記載の発明は、情報記録媒体に対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、光源と;前記光源から出射される光束を前記情報記録媒体の記録面に集光する対物レンズを含み、前記記録面で反射された戻り光束を所定の受光位置に導く光学系と;前記受光位置に配置された光検出器と;請求項6〜17のいずれか一項に記載のパワー制御装置と;前記光検出器の出力信号を用いて、前記情報の記録、再生及び消去のうち少なくとも記録を行なう処理装置と;を備える光ディスク装置である。
【0032】
これによれば、請求項6〜17のいずれか一項に記載のパワー制御装置を備えているため、高コスト化を招くことなく、最適な発光パワーを維持することができる。従って、情報記録媒体への情報の記録、再生及び消去のうち少なくとも記録を含むアクセスを精度良く安定して行うことができる。
【0033】
【発明の実施の形態】
以下、本発明の一実施形態を図1〜図23に基づいて説明する。図1には、本発明の一実施形態に係る光ディスク装置の概略構成を示すブロック図が示されている。
【0034】
この図1に示される光ディスク装置20は、スパイラル状又は同心円状のトラックが形成された記録面を有する情報記録媒体としての光ディスク15を回転駆動するためのスピンドルモータ22、光ピックアップ装置23、レーザコントロール回路24、エンコーダ25、モータドライバ27、再生信号処理回路28、APC回路42、サーボコントローラ33、バッファRAM34、バッファマネージャ37、インターフェース38、フラッシュメモリ39、CPU40及びRAM41などを備えている。なお、図1における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、本実施形態では、一例として光ディスク15はCD−Rの規格に準拠した情報記録媒体であるものとする。そして、ユーザデータは単パルス記録方式で記録されるものとする。
【0035】
前記光ピックアップ装置23は、レーザ光を出射するとともに、記録面からの反射光を受光するための装置である。光ピックアップ装置23は、一例として図2に示されるように、光源ユニット51、コリメートレンズ52、ビームスプリッタ54、対物レンズ60、第1の検出レンズ58、光検出器としての第1の受光器59、反射ミラー71、第2の検出レンズ72、第2の受光器73、及び駆動系(フォーカシングアクチュエータ、トラッキングアクチュエータ及びシークモータ(いずれも図示省略))などを備えている。
【0036】
前記光源ユニット51は、波長が780nmのレーザ光を発光する光源としての半導体レーザ51aを含んで構成されている。なお、本実施形態では、光源ユニット51から出射される光束の最大強度出射方向を+X方向とする。前記コリメートレンズ52は、光源ユニット51の+X側に配置され、光源ユニット51から出射された光束を略平行光とする。
【0037】
前記反射ミラー71は、コリメートレンズ52の近傍に配置され、光源ユニット51から出射された光束の一部をモニタ用光束として−Z方向に反射する。
【0038】
前記ビームスプリッタ54は、コリメートレンズ52の+X側に配置され、光ディスク15からの戻り光束を−Z方向に分岐する。前記対物レンズ60は、ビームスプリッタ54の+X側に配置され、ビームスプリッタ54を透過した光束を光ディスク15の記録面に集光する。
【0039】
前記第1の検出レンズ58は、ビームスプリッタ54の−Z側に配置され、ビームスプリッタ54で−Z方向に分岐された戻り光束を前記第1の受光器59の受光面に集光する。第1の受光器59は、通常の光ディスク装置と同様に、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を出力する複数の受光素子を含んで構成されている。
【0040】
前記第2の検出レンズ72は、反射ミラー71の−Z側に配置され、反射ミラー71で−Z方向に反射されたモニタ用光束を前記第2の受光器73の受光面に集光する。第2の受光器73としては通常の受光素子が用いられる。
【0041】
上記のように構成される光ピックアップ装置23の作用を簡単に説明すると、光源ユニット51から出射された光束(以下「出射光束」ともいう)は、コリメートレンズ52で略平行光とされた後、ビームスプリッタ54に入射する。ビームスプリッタ54を透過した出射光束は、対物レンズ60を介して光ディスク15の記録面に微小スポットとして集光される。光ディスク15の記録面にて反射した反射光は、戻り光束として対物レンズ60で略平行光とされ、ビームスプリッタ54に入射する。ビームスプリッタ54で−Z方向に分岐された戻り光束は、第1の検出レンズ58を介して第1の受光器59で受光される。第1の受光器59からは受光量に応じた信号が出力され、再生信号処理回路28に出力される。また、反射ミラー71で−Z方向に反射された出射光束はモニタ用光束として、第2の検出レンズ72を介して第2の受光器73で受光される。第2の受光器73からは受光量に応じた信号が出力され、その信号はパワーモニタ信号としてAPC回路42に出力される。
【0042】
前記再生信号処理回路28は、図3に示されるように、I/Vアンプ28a、サーボ信号検出回路28b、ウォブル信号検出回路28c、RF信号検出回路28d、ATIPデコーダ28e、CDデコーダ28f、CD−ROMデコーダ28g及びD/A変換器28hなどから構成されている。I/Vアンプ28aは光ピックアップ装置23の出力信号(厳密には第1の受光器59の出力信号)である電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路28bはI/Vアンプ28aの出力信号に基づいてサーボ信号(フォーカスエラー信号及びトラックエラー信号)を検出する。ここで検出されたサーボ信号は、サーボコントローラ33に出力される。ウォブル信号検出回路28cはI/Vアンプ28aの出力信号に基づいてウォブル信号を検出する。ATIPデコーダ28eは、ウォブル信号検出回路28cで検出されたウォブル信号からATIP(Absolute Time In Pregroove)情報及び同期信号などを抽出する。ここで抽出されたATIP情報はCPU40に出力され、同期信号はエンコーダ25に出力される。RF信号検出回路28dはI/Vアンプ28aの出力信号に基づいてRF信号を検出する。CDデコーダ28fはRF信号検出回路28dで検出されたRF信号に対して復号処理及び誤り訂正処理等を行ない再生データを求める。CD−ROMデコーダ28gではCDデコーダ28fからの再生データに対して更に誤り訂正処理等を行なった後、バッファマネージャ37を介してバッファRAM34に格納する。なお、再生データが音楽データの場合には、CDデコーダ28fからD/A変換器28hを介して外部のオーディオ機器などに出力される。
【0043】
前記APC回路42は、図4に示されるように、I/V変換器42a、3つのD/A変換器(42b,42m,42n)、可変ゲインアンプ42c、2つのサンプルホールド回路(SH回路42d,42e)、2つのゲインアンプ(42f,42g)、3つのA/D変換器(42h,42i,42o)、及び2つの比較器(42j,42k)などを含んで構成されている。なお、以下では、SH回路42d、ゲインアンプ42f、及び比較器42jから構成される部分をバイアス系C1と呼ぶこととする。また、SH回路42e、ゲインアンプ42g、及び比較器42kから構成される部分をピーク系C2と呼ぶこととする。
【0044】
I/V変換器42aは光ピックアップ装置23(厳密には第2の受光器73)からのパワーモニタ信号を電圧信号に変換する。D/A変換器42bはCPU40からのオフセット調整信号Softをアナログ信号に変換する。D/A変換器42bの出力信号はI/V変換器42aの出力信号に重畳され可変ゲインアンプ42cの入力信号となる。
【0045】
可変ゲインアンプ42cは2種類のゲイン(GaL,GaH:GaL<GaH)を有し、CPU40からのゲイン選択信号Sgainによっていずれかが選択される。ここでは、ゲイン選択信号Sgainが0のときに低ゲインGaLが選択され、1のときに高ゲインGaHが選択されるように設定されているものとする。なお、I/V変換器42aに可変ゲインアンプ42cと同等の機能を付加しても良い。その場合には、可変ゲインアンプ42cは不要となる。
【0046】
SH回路42dはエンコーダ25からのサンプリング信号Ssmp1に応じて可変ゲインアンプ42cの出力信号に対してサンプルホールドを行う。SH回路42eはエンコーダ25からのサンプリング信号Ssmp2に応じて可変ゲインアンプ42cの出力信号に対してサンプルホールドを行う。また、各SH回路では、サンプリング信号の立ち上がりに同期してサンプリングを開始し、立ち下りに同期してそのときの入力信号をホールドするものとする。
【0047】
ゲインアンプ42fはSH回路42dの出力信号を増幅する。なお、SH回路42dがアンプ機能を有する場合にはゲインアンプ42fは不要である。ゲインアンプ42gはSH回路42eの出力信号を増幅する。同様に、SH回路42eがアンプ機能を有する場合にはゲインアンプ42gは不要である。
【0048】
A/D変換器42hはゲインアンプ42fの出力信号をデジタル信号に変換し、信号Sad1としてCPU40に出力する。A/D変換器42iはゲインアンプ42gの出力信号をデジタル信号に変換し、信号Sad2としてCPU40に出力する。
【0049】
比較器42jはゲインアンプ42fの出力信号と目標電圧Vref1とを比較し、比較結果Scp1をCPU40に出力する。ここでは、ゲインアンプ42fの出力信号が目標電圧Vref1以下ではScp1=1、ゲインアンプ42fの出力信号が目標電圧Vref1を超えるとScp1=0となるように設定されている。目標電圧Vref1はD/A変換器42mを介してCPU40から設定される。
【0050】
比較器42kはゲインアンプ42gの出力信号と目標電圧Vref2とを比較し、比較結果Scp2をCPU40に出力する。ここでは、ゲインアンプ42gの出力信号が目標電圧Vref2以下ではScp2=1、ゲインアンプ42gの出力信号が目標電圧Vref2を超えるとScp2=0となるように設定されている。目標電圧Vref2はD/A変換器42nを介してCPU40から設定される。
【0051】
A/D変換器42oは、APC回路42の回路基準電圧Vstdをデジタル信号に変換し、CPU40に出力する。
【0052】
図1に戻り、前記サーボコントローラ33は、再生信号処理回路28からのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成し、トラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。ここで生成された各制御信号はそれぞれモータドライバ27に出力される。
【0053】
前記モータドライバ27は、サーボコントローラ33からのフォーカス制御信号に基づいて、フォーカシングアクチュエータの駆動信号を光ピックアップ装置23に出力する。また、モータドライバ27は、サーボコントローラ33からのトラッキング制御信号に基づいて、トラッキングアクチュエータの駆動信号を光ピックアップ装置23に出力する。すなわち、サーボ信号検出回路28b、サーボコントローラ33及びモータドライバ27によってトラッキング制御及びフォーカス制御が行われる。さらに、モータドライバ27は、CPU40の指示に基づいてスピンドルモータ22及びシークモータを駆動する。
【0054】
前記レーザコントロール回路24は、図5に示されるように、2つの加算器(24a,24b)、2つのD/A変換器(24c,24d)、2つのV/I変換器(24e,24f)、2つの電流増幅器(24g,24h)、2つのオンオフスイッチ(24i,24j)、及び電流加算器24kなどから構成されている。
【0055】
加算器24aはCPU40からのパワー信号Dp1とパワー補正信号Dm1とを加算し、加算器24bはCPU40からのパワー信号Dp2とパワー補正信号Dm2とを加算する。D/A変換器24cは加算器24aの出力信号をアナログ信号に変換し、D/A変換器24dは加算器24bの出力信号をアナログ信号に変換する。V/I変換器24eはD/A変換器24cの出力信号(電圧信号)を電流信号に変換し、V/I変換器24fはD/A変換器24dの出力信号(電圧信号)を電流信号に変換する。電流増幅器24gはV/I変換器24eの出力信号を増幅し、電流増幅器24hはV/I変換器24fの出力信号を増幅する。
【0056】
オンオフスイッチ24iは、CPU40からのスイッチ信号Dsw1に基づいて電流増幅器24gの出力信号Ip1の電流加算器24kへの供給をオン/オフする。ここでは、スイッチ信号Dsw1が1のときに出力信号Ip1は電流加算器24kに供給され、0のときに出力信号Ip1は電流加算器24kに供給されないように設定されているものとする。
【0057】
オンオフスイッチ24jは、エンコーダ25からのスイッチ信号Dsw2に基づいて電流増幅器24hの出力信号Ip2の電流加算器24kへの供給をオン/オフする。ここでは、スイッチ信号Dsw2が1のときに出力信号Ip2は電流加算器24kに供給され、0のときに出力信号Ip2は電流加算器24kに供給されないように設定されているものとする。
【0058】
電流加算器24kは、オンオフスイッチ24iの出力信号とオンオフスイッチ24jの出力信号とを加算し、駆動電流Idrvとして光ピックアップ装置23(厳密には半導体レーザ51a)に出力する。ここでは、図6に示されるように、Ip1はバイアスパワーPrに対応する電流信号、Ip2は記録パワーPwとバイアスパワーPrとの差に対応する電流信号である。
【0059】
前記エンコーダ25は、CPU40の指示に基づいて、バッファRAM34に蓄積されているデータをバッファマネージャ37を介して取り出し、データ変調及びエラー訂正コードの付加などを行ない、光ディスク15への書き込み信号を生成するとともに、その書き込み信号を再生信号処理回路28からの同期信号に同期してレーザコントロール回路24に出力する。
【0060】
また、エンコーダ25は、書き込み信号に基づいて前記サンプリング信号Ssmp1及びサンプリング信号Ssmp2を生成し、APC回路42にそれぞれ出力する。ここでは、一例として図7に示されるように、書き込み信号MDにおけるスペース領域Sに対応したパルス信号をサンプリング信号Ssmp1とし、マーク領域Mに対応したパルス信号をサンプリング信号Ssmp2としている。従って、バイアスパワーで発光しているときのパワーモニタ信号がSH回路42dでサンプルホールドされ、記録パワーで発光しているときのパワーモニタ信号がSH回路42eでサンプルホールドされることとなる。
【0061】
さらに、エンコーダ25は、書き込み信号に基づいてオンオフスイッチ24jをオンオフするためのスイッチ信号Dsw2を生成する。ここでは、一例として図7に示されるように、スイッチ信号Dsw2はスペース領域Sを形成するときに0、マーク領域Mを形成するときに1となる。
【0062】
図1に戻り、前記インターフェース38は、ホスト(例えばパソコン)との双方向の通信インターフェースであり、ATAPI(AT Attachment Packet Interface)、SCSI(Small Computer System Interface)及びUSB(Universal
Serial Bus)などの標準インターフェースに準拠している。
【0063】
前記フラッシュメモリ39はプログラム領域とデータ領域とを備えており、プログラム領域には、CPU40にて解読可能なコードで記述されたプログラムが格納されている。データ領域には、パワー情報、APC回路設定情報及び半導体レーザ51aの特性情報などが格納されている。パワー情報としては、バイアスパワー及び記録パワーのデフォルト値に関する情報が含まれている。APC回路設定情報には、可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref1及びVref2のデフォルト値、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref1及びVref2のデフォルト値に関する情報が含まれている。半導体レーザ51aの特性情報には、一例として図8に示されるように半導体レーザ51aのI−L特性に関する情報が含まれている。通常、I−L特性は駆動電流が閾値(図8ではIthで示されている)を超えると、駆動電流と発光パワーとの関係は一次式で表すことができ、その傾きは微分効率と呼ばれている。フラッシュメモリ39は、不揮発性のメモリであり、CPU40からの書き込み及び読み出しが可能であるとともに、電源が切られても記録された内容は保持される。
【0064】
前記CPU40は、フラッシュメモリ39のプログラム領域に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータなどを一時的にRAM41及びフラッシュメモリ39のデータ領域に保存する。
【0065】
《パワー制御情報の取得処理》
ここで、前述のように構成される光ディスク装置20におけるパワー制御に用いられるパワー制御情報の取得処理について図9〜図14を用いて説明する。図9〜図14のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応し、パワー制御情報の取得要求により、図9〜図14のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。なお、ここでは、ピーク系C2よりもバイアス系C1のほうがゲインが大きいものとする。
【0066】
最初のステップ301では、バイアス系C1に供給されるサンプリング信号Ssmp1が1となるようにエンコーダ25に指示する。これにより、バイアス系C1のSH回路42dからは入力信号に対応した信号が出力されることとなる。
【0067】
次のステップ303では、可変ゲインアンプ42cのゲインを低ゲイン(GaL)とするために、ゲイン選択信号Sgainに0をセットする。
【0068】
次のステップ305では、A/D変換器42oを介して回路基準電圧Vstdを計測する。
【0069】
次のステップ307では、オフセット調整信号Softに初期値S1Hをセットし、D/A変換器42bに出力する。
【0070】
次のステップ309では、バイアス系C1に接続されたA/D変換器42hの出力信号Sad1を取得する。
【0071】
次のステップ311では、A/D変換器42hの出力信号Sad1と回路基準電圧Vstdとがほぼ一致するか否かを判断する。Sad1とVstdとがほぼ一致しなければ、ここでの判断は否定され、ステップ313に移行する。
【0072】
このステップ313では、現在のオフセット調整信号Softに所定値ΔoftHを加算し、新たなオフセット調整信号SoftとしてD/A変換器42bに出力する。そして、前記ステップ309に戻る。
【0073】
以下、Sad1とVstdとがほぼ一致するまで、前記ステップ309→ステップ311→ステップ313の処理を繰り返し行う。Sad1とVstdとがほぼ一致すると、前記ステップ311での判断は肯定され、ステップ315に移行する。
【0074】
このステップ315では、現在のオフセット調整信号Softの値をバイアス系C1のオフセットSbHとしてRAM41に保存する。
【0075】
次のステップ321では、ピーク系C2に供給されるサンプリング信号Ssmp2が1となるようにエンコーダ25に指示する。これにより、ピーク系C2のSH回路42eからは入力信号に対応した信号が出力されることとなる。
【0076】
次のステップ323では、オフセット調整信号Softの値はそのままとし、D/A変換器42nを介してピーク系C2の比較器42kにおける目標電圧Vref2を初期値V1Hとする。
【0077】
次のステップ325では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0078】
次のステップ327では、Scp2が変化したか否かを判断する。Scp2が変化していなければ、ここでの判断は否定され、ステップ329に移行する。
【0079】
このステップ329では、現在の目標電圧Vref2に所定値ΔvHを加算し、新たな目標電圧Vref2とする。そして、前記ステップ325に戻る。
【0080】
以下、Scp2が変化するまで、前記ステップ325→ステップ327→ステップ329の処理を繰り返し行う。Scp2が変化すると、前記ステップ327での判断は肯定され、ステップ331に移行する。
【0081】
このステップ331では、現在の目標電圧Vref2の値をVfH1としてRAM41に保存する。
【0082】
次のステップ333では、オフセット調整信号Softに初期値S1Hをセットし、D/A変換器42bに出力する。
【0083】
次のステップ335では、ピーク系C2に接続されたA/D変換器42iの出力信号Sad2を取得する。
【0084】
次のステップ337では、Sad2と回路基準電圧Vstdとがほぼ一致するか否かを判断する。Sad2とVstdとがほぼ一致しなければ、ここでの判断は否定され、ステップ339に移行する。
【0085】
このステップ339では、現在のオフセット調整信号Softに所定値ΔoftHを加算し、新たなオフセット調整信号SoftとしてD/A変換器42bに出力する。そして、前記ステップ335に戻る。
【0086】
以下、Sad2とVstdとがほぼ一致するまで、前記ステップ335→ステップ337→ステップ339の処理を繰り返し行う。Sad2とVstdとがほぼ一致すると、前記ステップ337での判断は肯定され、ステップ341に移行する。
【0087】
このステップ341では、現在のオフセット調整信号Softの値をピーク系C2のオフセットSpHとしてRAM41に保存する。
【0088】
次のステップ351では、オフセット調整信号Softの値はそのままとし、D/A変換器42nを介してピーク系C2の比較器42kにおける目標電圧Vref2を初期値V1Hとする。
【0089】
次のステップ353では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0090】
次のステップ355では、Scp2が変化したか否かを判断する。Scp2が変化していなければ、ここでの判断は否定され、ステップ357に移行する。
【0091】
このステップ357では、現在の目標電圧Vref2に所定値ΔvHを加算し、新たな目標電圧Vref2とする。そして、前記ステップ353に戻る。
【0092】
以下、Scp2が変化するまで、前記ステップ353→ステップ355→ステップ357の処理を繰り返し行う。Scp2が変化すると、前記ステップ355での判断は肯定され、ステップ359に移行する。
【0093】
このステップ359では、現在の目標電圧Vref2の値をVfH2としてRAM41に保存する。
【0094】
次のステップ361では、次の(1)式に基づいてオフセット差情報DoffHを算出する。
【0095】
DoffH=VfH2−VfH1 ……(1)
【0096】
次のステップ363では、可変ゲインアンプ42cのゲインが低ゲインの場合における、オフセット差情報DoffH、ピーク系C2のオフセットSpH及びバイアス系C1のオフセットSbHをフラッシュメモリ39のデータ領域に格納する。
【0097】
次のステップ401では、ピーク系C2に供給されるサンプリング信号Ssmp2が0となるようにエンコーダ25に指示する。
【0098】
次のステップ403では、可変ゲインアンプ42cのゲインを高ゲイン(GaH)とするために、ゲイン選択信号Sgainに1をセットする。
【0099】
次のステップ405では、オフセット調整信号Softに初期値S1Lをセットし、D/A変換器42bに出力する。なお、初期値S1Lは前記S1Hと同じ値であっても良い。
【0100】
次のステップ407では、バイアス系C1に接続されたA/D変換器42hの出力信号Sad1を取得する。
【0101】
次のステップ409では、A/D変換器42hの出力信号Sad1と回路基準電圧Vstdとがほぼ一致するか否かを判断する。Sad1とVstdとがほぼ一致しなければ、ここでの判断は否定され、ステップ411に移行する。
【0102】
このステップ411では、現在のオフセット調整信号Softに所定値ΔoftLを加算し、新たなオフセット調整信号SoftとしてD/A変換器42bに出力する。そして、前記ステップ407に戻る。なお、所定値ΔoftLは前記ΔoftHと同じ値であっても良い。
【0103】
以下、Sad1とVstdとがほぼ一致するまで、前記ステップ407→ステップ409→ステップ411の処理を繰り返し行う。Sad1とVstdとがほぼ一致すると、前記ステップ409での判断は肯定され、ステップ413に移行する。
【0104】
このステップ413では、現在のオフセット調整信号Softの値をバイアス系C1のオフセットSbLとしてRAM41に保存する。
【0105】
次のステップ415では、ピーク系C2に供給されるサンプリング信号Ssmp2が1となるようにエンコーダ25に指示する。
【0106】
次のステップ421では、オフセット調整信号Softの値はそのままとし、D/A変換器42nを介してピーク系C2の比較器42kにおける目標電圧Vref2を初期値V1Lとする。なお、初期値V1Lは前記V1Hと同じ値でも良い。
【0107】
次のステップ423では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0108】
次のステップ425では、Scp2が変化したか否かを判断する。Scp2が変化していなければ、ここでの判断は否定され、ステップ427に移行する。
【0109】
このステップ427では、現在の目標電圧Vref2に所定値ΔvLを加算し、新たな目標電圧Vref2とする。そして、前記ステップ423に戻る。なお、所定値ΔvLは前記ΔvHと同じ値であっても良い。
【0110】
以下、Scp2が変化するまで、前記ステップ423→ステップ425→ステップ427の処理を繰り返し行う。Scp2が変化すると、前記ステップ425での判断は肯定され、ステップ429に移行する。
【0111】
このステップ429では、現在の目標電圧Vref2の値をVfL1としてRAM41に保存する。
【0112】
次のステップ431では、オフセット調整信号Softに初期値S1Lをセットし、D/A変換器42bに出力する。
【0113】
次のステップ433では、ピーク系C2に接続されたA/D変換器42iの出力信号Sad2を取得する。
【0114】
次のステップ435では、Sad2と回路基準電圧Vstdとがほぼ一致するか否かを判断する。Sad2とVstdとがほぼ一致しなければ、ここでの判断は否定され、ステップ437に移行する。
【0115】
このステップ437では、現在のオフセット調整信号Softに所定値ΔoftLを加算し、新たなオフセット調整信号SoftとしてD/A変換器42bに出力する。そして、前記ステップ433に戻る。
【0116】
以下、Sad2とVstdとがほぼ一致するまで、前記ステップ433→ステップ435→ステップ437の処理を繰り返し行う。Sad2とVstdとがほぼ一致すると、前記ステップ435での判断は肯定され、ステップ439に移行する。
【0117】
このステップ439では、現在のオフセット調整信号Softの値をピーク系C2のオフセットSpLとしてRAM41に保存する。
【0118】
次のステップ451では、オフセット調整信号Softの値はそのままとし、D/A変換器42nを介してピーク系C2の比較器42kにおける目標電圧Vref2を初期値V1Lとする。
【0119】
次のステップ453では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0120】
次のステップ455では、Scp2が変化したか否かを判断する。Scp2が変化していなければ、ここでの判断は否定され、ステップ457に移行する。
【0121】
このステップ457では、現在の目標電圧Vref2に所定値ΔvLを加算し、新たな目標電圧Vref2とする。そして、前記ステップ453に戻る。
【0122】
以下、Scp2が変化するまで、前記ステップ453→ステップ455→ステップ457の処理を繰り返し行う。Scp2が変化すると、前記ステップ455での判断は肯定され、ステップ459に移行する。
【0123】
このステップ459では、現在の目標電圧Vref2の値をVfL2としてRAM41に保存する。
【0124】
次のステップ461では、次の(2)式に基づいてオフセット差情報DoffLを算出する。
【0125】
DoffL=VfL2−VfL1 ……(2)
【0126】
次のステップ463では、可変ゲインアンプ42cのゲインが高ゲインの場合における、オフセット差情報DoffL、ピーク系C2のオフセットSpL及びバイアス系C1のオフセットSbLをフラッシュメモリ39のデータ領域に格納する。そして、パワー制御情報の取得処理を終了する。
【0127】
なお、上述したパワー制御情報の取得処理は、光ディスク装置の製造工程、調整工程及び検査工程のいずれかにおいて実施されても良い。
【0128】
《パワー情報設定処理》
ここで、光ディスク装置20に光ディスク15がロードされたときに行われるパワー情報設定処理について図15及び図16を用いて説明する。図15及び図16のフローチャートは、CPU40によって実行される一連の処理アルゴリズムに対応し、光ディスク15のロードが検知されると、図15及び図16のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0129】
最初のステップ501では、可変ゲインアンプ42cのゲインを低ゲイン(GaL)とするために、ゲイン選択信号Sgainに0をセットする。
【0130】
次のステップ503では、フラッシュメモリ39のデータ領域から前記可変ゲインアンプ42cのゲインが低ゲインの場合におけるバイアス系C1のオフセットSbHを取り出す。そして、そのSbHをオフセット調整信号Softにセットし、D/A変換器42bに出力する。
【0131】
次のステップ505では、バイアス系C1に供給されるサンプリング信号Ssmp1が1となるようにエンコーダ25に指示する。
【0132】
次のステップ507では、スイッチ信号Dsw1を1にセットし、オンオフスイッチ24iをオン状態とする。
【0133】
次のステップ509では、フラッシュメモリ39のデータ領域から可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref1のデフォルト値を取り出す。そして、D/A変換器42mを介して比較器42jにデフォルト値をセットする。
【0134】
次のステップ511では、パワー信号Dp1に初期値として0をセットする。
【0135】
次のステップ513では、比較器42jの出力信号Scp1を取得する。
【0136】
次のステップ515では、Scp1が0であるか否かを判断する。ここでは、パワー信号Dp1が0であるため、Scp1は1となりステップ515での判断は否定されてステップ517に移行する。
【0137】
このステップ517では、現在のパワー信号Dp1に所定量Δvp1を加算し、新たなパワー信号Dp1として出力する。そして、前記ステップ513に戻る。
【0138】
以下、Scp1が0になるまでステップ513→ステップ515→ステップ517の処理を繰り返し行う。すなわち、一例として図17に示されるように、ゲインアンプ42fの出力信号がステップ状に増加する。Scp1が0になると、前記ステップ515での判断は肯定されてステップ519に移行する。
【0139】
このステップ519では、現在のパワー信号Dp1から所定量Δvp1を減算し、新たなパワー信号Dp1として出力する。なお、このときのパワー信号Dp1の値をVp1Aとする。
【0140】
次のステップ521では、光ディスク15の種類を判別する。
【0141】
次のステップ523では、判別結果に基づいて光ディスク15が高速対応型であるか否かを判断する。光ディスク15が高速対応型でなければ、ここでの判断は否定され、ステップ527に移行する。
【0142】
このステップ527では、可変ゲインアンプ42cのゲインを高ゲイン(GaH)とするために、ゲイン選択信号Sgainに1をセットする。
【0143】
次のステップ529では、フラッシュメモリ39のデータ領域から前記可変ゲインアンプ42cのゲインが高ゲインの場合におけるバイアス系C1のオフセットSbLを取り出す。そして、そのSbLをオフセット調整信号Softにセットし、D/A変換器42bに出力する。
【0144】
次のステップ531では、フラッシュメモリ39のデータ領域から、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref1のデフォルト値を取り出す。そして、D/A変換器42mを介して比較器42jにデフォルト値をセットする。
【0145】
次のステップ533では、前記可変ゲインアンプ42cのゲインが高ゲインの場合におけるオフセット差情報DoftL、及び可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref2のデフォルト値を取り出す。そして、Vref2のデフォルト値からオフセット差情報DoftLを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。そして、処理を終了する。
【0146】
一方、前記ステップ523において、光ディスク15が高速対応型であれば、ステップ523での判断は肯定され、ステップ525に移行する。
【0147】
このステップ525では、前記可変ゲインアンプ42cのゲインが低ゲインの場合におけるオフセット差情報DoftH、及び可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref2のデフォルト値を取り出す。そして、Vref2のデフォルト値からオフセット差情報DoftHを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。そして、処理を終了する。
【0148】
この後、引き続いて光ディスク15のリードイン領域などに記録されている各種基板情報(ディスク情報)が読み出される。
【0149】
《再生処理》
次に、光ディスク15に記録されているユーザデータを再生するときの光ディスク装置20における処理動作の概略を説明する。
【0150】
CPU40は、ホストから再生要求のコマンド(以下「再生要求コマンド」という)を受信すると、再生速度に基づいてスピンドルモータ22の回転を制御するための制御信号をモータドライバ27に出力するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路28に通知する。また、CPU40は、前記Vp1Aをパワー信号Dp1にセットし、スイッチ信号Dsw1を1とする。これにより、半導体レーザ51aはバイアスレベルのパワーで発光する。
【0151】
光ディスク15の回転が所定の線速度に達すると、前記トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。また、再生信号処理回路28は、再生処理が終了するまで所定のタイミング毎にATIP情報を抽出し、CPU40に通知する。
【0152】
CPU40は、ATIP情報に基づいて読み出し開始地点に光ピックアップ装置23が位置するようにシークモータを制御する信号をモータドライバ27に出力する。そして、光ピックアップ装置23が読み出し開始地点に到達すると、再生信号処理回路28に通知する。
【0153】
そして、再生信号処理回路28は、前述の如く、第1の受光器59の出力信号からRF信号を検出し、復号処理、誤り訂正処理などを行った後、再生データとしてバッファRAM34に蓄積する。バッファマネージャ37はバッファRAM34に蓄積された再生データがセクタデータとして揃ったときに、インターフェース38を介してホストに転送する。CPU40は、ホストから指定されたユーザデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。
【0154】
《再生処理中のAPC》
続いて、上記再生中に随時行われる発光パワーの補正処理について図18のフローチャートを用いて説明する。図18のフローチャートはCPU40によって実行される一連の処理アルゴリズムに対応し、所定の割り込み条件が満足されると、図18のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0155】
最初のステップ541では、バイアス系C1の比較器42jの出力信号Scp1を取得する。
【0156】
次のステップ543では、Scp1が0であるか否かを判断する。Scp1が0であれば、ここでの判断は肯定されてステップ545に移行する。
【0157】
このステップ545では、現在のパワー信号Dp1から所定値Δvp1を減算し、新たなパワー信号Dp1とする。そして、補正処理から戻る。
【0158】
一方、前記ステップ543において、Scp1が1であれば、ここでの判断は否定されてステップ547に移行する。
【0159】
このステップ547では、現在のパワー信号Dp1に所定値Δvp1を加算し、新たなパワー信号Dp1とする。そして、補正処理から戻る。
【0160】
《記録処理》
次に、光ディスク15にユーザデータを記録する場合の、光ディスク装置20における処理動作について図19及び図20のフローチャートを用いて説明する。ホストから記録要求のコマンド(以下「記録要求コマンド」という)を受信すると、図19及び図20のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0161】
最初のステップ601では、指定された記録速度に基づいてOPCを行い、最適な記録パワーPwoを取得する。
【0162】
次のステップ603では、最適な記録パワーPwoが予め設定されているパワーPws以上であるか否かを判断する。PwoがPws未満であれば、ここでの判断は否定され、ステップ605に移行する。
【0163】
このステップ605では、現在のオフセット調整信号SoftがSbLであるか否かを判断する。SoftがSbLでなければ、ここでの判断は否定され、ステップ607に移行する。
【0164】
このステップ607では、可変ゲインアンプ42cのゲインを高ゲイン(GaH)とするために、ゲイン選択信号Sgainに1をセットする。
【0165】
次のステップ609では、フラッシュメモリ39のデータ領域から前記可変ゲインアンプ42cのゲインが高ゲインの場合におけるバイアス系C1のオフセットSbLを取り出す。そして、そのSbLをオフセット調整信号Softにセットし、D/A変換器42bに出力する。
【0166】
次のステップ611では、フラッシュメモリ39のデータ領域から、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref1のデフォルト値を取り出す。そして、D/A変換器42mを介して比較器42jにデフォルト値をセットする。
【0167】
次のステップ613では、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref2のデフォルト値を取り出す。そして、最適な記録パワーPwoに応じてVref2のデフォルト値を補正する。
【0168】
次のステップ615では、前記可変ゲインアンプ42cのゲインが高ゲインの場合におけるオフセット差情報DoftLを取り出す。そして、補正後のVref2からオフセット差情報DoftLを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。
【0169】
次のステップ629では、最適な記録パワーPwoとバイアスパワーとの差に対応するパワー信号Dp2を設定する。ここでは、スイッチ信号Dsw2が1となるようにエンコーダ25に指示し、一例として図21に示されるように、前記パワー信号Dp1の場合と同様に、パワー信号Dp2を0からステップ状に増加させ、比較器42kの出力信号Scp2の変化からパワー信号Dp2を求めることができる。
【0170】
次のステップ631では、ユーザデータを光ディスク15に記録する。なお、記録処理の詳細については後述する。
【0171】
次のステップ633では、記録処理回数を示すカウンタNwに1を加算する。なお、カウンタNwは電源オンのときあるいは電源オフのときに0クリアされる。
【0172】
次のステップ635では、記録パワーを前回記録パワーPwpとしてRAM41に保存する。そして、処理を終了する。
【0173】
なお、上記ステップ605において、オフセット調整信号SoftがSbLであれば、ステップ605での判断は肯定され、ステップ629に移行する。
【0174】
また、上記ステップ603において、PwoがPws以上であれば、ステップ603での判断は肯定され、ステップ617に移行する。
【0175】
このステップ617では、オフセット調整信号SoftがSbHであるか否かを判断する。SoftがSbHでなければ、ここでの判断は否定され、ステップ619に移行する。
【0176】
このステップ619では、可変ゲインアンプ42cのゲインを低ゲイン(GaL)とするために、ゲイン選択信号Sgainに0をセットする。
【0177】
次のステップ621では、フラッシュメモリ39のデータ領域から前記可変ゲインアンプ42cのゲインが低ゲインの場合におけるバイアス系C1のオフセットSbHを取り出す。そして、そのSbHをオフセット調整信号Softにセットし、D/A変換器42bに出力する。
【0178】
次のステップ623では、フラッシュメモリ39のデータ領域から、可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref1のデフォルト値を取り出す。そして、D/A変換器42mを介して比較器42jにデフォルト値をセットする。
【0179】
次のステップ625では、可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref2のデフォルト値を取り出す。そして、最適な記録パワーPwoに応じてVref2のデフォルト値を補正する。
【0180】
次のステップ627では、前記可変ゲインアンプ42cのゲインが低ゲインの場合におけるオフセット差情報DoftHを取り出す。そして、補正後のVref2からオフセット差情報DoftHを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。そして、ステップ629に移行する。
【0181】
なお、上記ステップ617において、オフセット調整信号SoftがSbHであれば、ステップ617での判断は肯定され、ステップ629に移行する。
【0182】
ここで、前記ステップ631での記録処理について説明する。
【0183】
指定された記録速度に基づいてスピンドルモータ22の回転を制御するための制御信号をモータドライバ27に出力するとともに、記録要求コマンドを受信した旨を再生信号処理回路28に通知する。また、ホストから受信したユーザデータのバッファRAM34への蓄積をバッファマネージャ37に指示する。これにより、光ディスク15の回転が所定の線速度に達すると、前記トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
【0184】
そして、所定のタイミング毎に再生信号処理回路28から出力されるATIP情報に基づいて書き込み開始地点に光ピックアップ装置23が位置するようにシークモータを制御するシーク制御信号をモータドライバ27に出力する。さらに、バッファマネージャ37からバッファRAM34に蓄積されたデータのデータ量が所定の量を超えたとの通知を受けると、エンコーダ25に書き込み信号の生成を指示する。
【0185】
光ピックアップ装置23が書き込み開始地点に到達すると、エンコーダ25に通知する。これにより、ユーザデータは、エンコーダ25、レーザコントロール回路24及び光ピックアップ装置23を介して光ディスク15に書き込まれる。ユーザデータがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。
【0186】
《記録処理中のAPC》
続いて、上記記録中に随時行われる発光パワーの補正処理について図22のフローチャートを用いて説明する。図22のフローチャートはCPU40によって実行される一連の処理アルゴリズムに対応し、所定の割り込み条件が満足されると、図22のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0187】
最初のステップ641では、バイアス系C1の比較器42jの出力信号Scp1を取得する。
【0188】
次のステップ643では、Scp1が0であるか否かを判断する。Scp1が0であれば、ここでの判断は肯定されてステップ645に移行する。
【0189】
このステップ645では、現在のパワー信号Dp1から所定値Δvp1を減算し、新たなパワー信号Dp1とする。そして、ステップ649に移行する。
【0190】
一方、前記ステップ643において、Scp1が1であれば、ここでの判断は否定されてステップ647に移行する。
【0191】
このステップ647では、現在のパワー信号Dp1に所定値Δvp1を加算し、新たなパワー信号Dp1とする。
【0192】
次のステップ649では、ピーク系C2の比較器42kの出力信号Scp2を取得する。
【0193】
次のステップ651では、Scp2が0であるか否かを判断する。Scp2が0であれば、ここでの判断は肯定されてステップ653に移行する。
【0194】
このステップ653では、現在のパワー信号Dp2から所定値Δvp2を減算し、新たなパワー信号Dp2とする。そして、補正処理から戻る。
【0195】
一方、前記ステップ651において、Scp2が1であれば、ここでの判断は否定されてステップ655に移行する。
【0196】
このステップ655では、現在のパワー信号Dp2に所定値Δvp2を加算し、新たなパワー信号Dp2とする。そして、補正処理から戻る。
【0197】
《パワー制御情報の修正処理》
次に、所定のタイミング毎に行われるパワー制御情報の修正処理について図23のフローチャートを用いて説明する。図23のフローチャートはCPU40によって実行される一連の処理アルゴリズムに対応し、所定の条件が満足されると、図23のフローチャートに対応するプログラムの先頭アドレスがCPU40のプログラムカウンタにセットされ、処理が開始される。
【0198】
最初のステップ671では、記録処理回数を示すカウンタNwの値を取得する。
【0199】
次のステップ673では、カウンタNwの値が予め設定されている値Wcnt以上であるか否かを判断する。カウンタNwの値がWcnt以上であれは、ここでの判断は肯定され、ステップ675に移行する。
【0200】
このステップ675では、ホストを介してユーザに記録処理回数がWcnt以上である旨を通知するとともに、ユーザに対してパワー制御情報を修正するか否かの判断を求める。
【0201】
次のステップ677では、ホストを介したユーザからの回答に基づいて、パワー制御情報を修正するか否かを判断する。ユーザからの回答が修正要求であれば、ここでの判断は肯定され、ステップ679に移行する。
【0202】
このステップ679では、カウンタNwの値を0リセットする。
【0203】
次のステップ681では、前述したパワー制御情報の取得処理を行い、新たにオフセット差情報DoffH、DoffLを求める。そして、処理を終了する。
【0204】
なお、前記ステップ673において、カウンタNwの値がWcnt未満であればステップ673での判断は否定され、ステップ685に移行する。また、前記ステップ677において、ホストからの回答が修正要求でなければステップ673での判断は否定され、ステップ685に移行する。
【0205】
このステップ685では、前回の記録パワーPwpを取得する。
【0206】
次のステップ687では、前回の記録パワーPwpが予め設定されている値CPw以上であるか否かを判断する。PwpがCPw以上であれば、ここでの判断は肯定され、ステップ689に移行する。
【0207】
このステップ689では、ホストを介してユーザに前回の記録パワーPwpがCPw以上である旨を通知するとともに、ユーザに対してパワー制御情報を修正するか否かの判断を求める。
【0208】
次のステップ691では、ホストを介したユーザからの回答に基づいて、パワー制御情報を修正するか否かを判断する。ユーザからの回答が修正要求であれば、ここでの判断は肯定され、ステップ679に移行する。
【0209】
一方、前記ステップ687において、前回の記録パワーPwpがCPw未満であればステップ687での判断は否定され、処理を終了する。また、前記ステップ691において、ホストからの回答が修正要求でなければステップ691での判断は否定され、処理を終了する。
【0210】
以上の説明から明らかなように、本実施形態に係る光ディスク装置では、APC回路42とCPU40及び該CPU40にて実行されるプログラムとによって本発明に係るパワー制御装置が実現され、CPU40と該CPU40にて実行されるプログラムとによって処理装置が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、CPU40によるプログラムに従う上記処理によって実現した構成各部の少なくとも一部をハードウェアによって構成することとしても良いし、あるいは全ての構成部分をハードウェアによって構成することとしても良い。
【0211】
そして、APC回路42とCPU40及び該CPU40にて実行されるプログラムとによって本発明に係るパワー制御方法が実施されている。
【0212】
以上説明したように、本実施形態に係る光ディスク装置23によると、光ディスク15がロードされると、パワー情報設定処理が行われる。このパワー情報設定処理では、バイアス系C1のオフセットがオフセット調整信号(重畳信号)Softにセットされ、バイアス系C1のオフセットとピーク系C2のオフセットとの差に対応するオフセット差情報に基づいて目標電圧Vref2が補正される。これにより、バイアス系C1のオフセットとピーク系C2のオフセットとが異なっていても、記録パワー及びバイアスパワーをそれぞれ最適なパワーに制御することができる。すなわち、バイアス系C1及びピーク系C2を構成する部品に安価な汎用品を用いることが可能となる。従って、高コスト化を招くことなく、最適な発光パワーを維持することができる。
【0213】
近年、記録速度の高速化により、発光可能なパワーが大きい光源が用いられる傾向にある。これにより、記録速度などの記録条件に応じて設定される記録パワーの有効範囲がある程度広くなった。しかしながら、上記特許文献1に開示されている半導体レーザ制御回路では、高速記録が可能な光ディスク装置に用いられた場合には、設定された記録パワーが制御回路の回路特性に起因して、必ずしも最適な記録パワーとはならない場合があった。すなわち、記録速度などによって記録品質が異なり、特に低速度で記録する際に、記録品質が低下するおそれがあった。本実施形態によると、光ディスク15の種類(高速対応型であるか否か)に応じて可変ゲインアンプ42cのゲインが選択され、そのゲイン(以下「選択ゲイン」ともいう)に応じたバイアス系C1のオフセットがオフセット調整信号Softにセットされる。さらに、選択ゲインに応じて目標電圧Vref1及び目標電圧Vref2のデフォルト値が選択される。すなわち、記録速度に応じた最適なパワー制御情報が設定されることとなり、高速記録が可能な場合に、低速度で記録しても、記録品質の低下を抑制することができる。
【0214】
また、本実施形態によると、ホストから記録要求コマンドを受信すると、指定された記録速度に基づいてOPCを行い、最適な記録パワーPwoを取得するとともに、この最適な記録パワーPwoが予め設定されているパワーPws以上であるか否かに基づいて、可変ゲインアンプ42cの選択ゲインを変更するか否かを判断している。そして、可変ゲインアンプ42cの選択ゲインが変更されると、新たな選択ゲインに応じて目標電圧Vref1及び目標電圧Vref2のデフォルト値を変更している。すなわち、記録パワーに応じた最適なパワー制御情報が設定されることとなる。
【0215】
なお、上記実施形態では、ホストから記録要求コマンドを受信したときの処理において、OPCによって得られた最適な記録パワーに基づいてパワー制御情報を設定する場合について説明したが、これに限らず、例えば記録速度に基づいてパワー制御情報を設定しても良い。この場合について図24及び図25のフローチャートを用いて説明する。
【0216】
最初のステップ701では、指定された記録速度VWを取得する。なお、記録速度は、記録要求コマンドに先だってホストから送信されている。
【0217】
次のステップ703では、指定された記録速度VWが予め設定されている記録速度VS以上であるか否かを判断する。VWがVS未満であれば、ここでの判断は否定され、ステップ705に移行する。
【0218】
このステップ705では、現在のオフセット調整信号SoftがSbLであるか否かを判断する。SoftがSbLでなければ、ここでの判断は否定され、ステップ707に移行する。
【0219】
このステップ707〜711では、前記ステップ607〜611と同様な処理を行う。
【0220】
次のステップ713では、可変ゲインアンプ42cのゲインが高ゲインの場合におけるVref2のデフォルト値、及び可変ゲインアンプ42cのゲインが高ゲインの場合におけるオフセット差情報DoftLを取り出す。そして、そして、Vref2のデフォルト値からオフセット差情報DoftLを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。
【0221】
次のステップ729では、指定された記録速度VWに基づいてOPCを行い、最適な記録パワーPwoを取得する。
【0222】
次のステップ731では、最適な記録パワーPwoに応じてVref2を補正し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。
【0223】
次のステップ733〜739では、前記ステップ629〜635と同様な処理を行う。そして、処理を終了する。
【0224】
なお、前記ステップ705において、オフセット調整信号SoftがSbLであれば、ステップ705での判断は肯定され、ステップ729に移行する。
【0225】
また、上記ステップ703において、VWがVS以上であれば、ステップ703での判断は肯定され、ステップ717に移行する。
【0226】
このステップ717では、オフセット調整信号SoftがSbHであるか否かを判断する。SoftがSbHでなければ、ここでの判断は否定され、ステップ719に移行する。
【0227】
このステップ719〜723では、前記ステップ619〜623と同様な処理を行う。そして、ステップ725に移行する。
【0228】
このステップ725では、可変ゲインアンプ42cのゲインが低ゲインの場合におけるVref2のデフォルト値、及び可変ゲインアンプ42cのゲインが低ゲインの場合におけるオフセット差情報DoftHを取り出す。そして、そして、Vref2のデフォルト値からオフセット差情報DoftHを減算し、新たなVref2としてD/A変換器42nを介して比較器42kにセットする。そして、ステップ729に移行する。
【0229】
なお、上記ステップ717において、オフセット調整信号SoftがSbHであれば、ステップ717での判断は肯定され、ステップ729に移行する。
【0230】
また、上記実施形態では、目標電圧Vref1のデフォルト値が2つある場合について説明したが、可変ゲインアンプ42cのゲインの変化が目標電圧Vref1にあまり影響しないときには、目標電圧Vref1のデフォルト値が1つであっても良い。この場合には、目標電圧Vref1のデフォルト値を変更する処理が不要となる。
【0231】
また、上記実施形態では、半導体レーザ51aの発光パワー範囲がある程度広い場合について説明したが、発光パワー範囲が狭い半導体レーザを用いても良い。この場合には、一例として図26に示されるAPC回路42’のように、可変ゲインアンプ42cに代えて、ゲインが固定されたゲインアンプ42c’を用いても良い。この場合には、目標電圧Vref1及び目標電圧Vref2のデフォルト値を選択する処理が不要となる。
【0232】
また、上記実施形態では、ピーク系C2よりもバイアス系C1のほうがゲインが大きい場合について説明したが、本発明がこれに限定されるものではなく、例えば、ピーク系のほうがバイアス系よりもゲインが大きくても良い。なお、この場合には、オフセット調整信号Softにピーク系のオフセットをセットし、Vref1を補正するほうが、精度の点から好ましい。
【0233】
また、上記実施形態では、APC回路42がバイアス系C1とピーク系C2の2つの系を備える場合について説明したが、本発明がこれに限定されるものではなく、3つ以上の系を備えていても良い。この場合には、最もゲインが大きい系のオフセットをオフセット調整信号Softにセットし、残りの系において目標電圧を補正することが好ましい。
【0234】
また、上記実施形態では、光ディスク装置がCD系の情報記録媒体に対応する場合について説明したが、これに限定されるものではなく、例えばDVD系の情報記録媒体に対応する光ディスク装置であっても良い。また、MOやMDなどの光磁気ディスクに対応する光ディスク装置であっても良い。要するに、光源からレーザ光をパルス発光して情報を記録する光ディスク装置であれば良い。
【0235】
また、上記実施形態では、情報の記録及び再生が可能な光ディスク装置について説明したが、これに限らず、情報の記録、再生及び消去のうち、少なくとも情報の記録が可能な光ディスク装置であれば良い。また、光ディスク装置はパソコン内蔵型であっても、外部据え置き型であっても良い。さらに、内蔵型の場合には、パソコンはデスクトップタイプであっても、ノートタイプであっても良い。
【0236】
また、上実施形態では、光源が1つの場合について説明したが、本発明がこれに限定されるものではない。例えば、CD用の光源とDVD用の光源とを備えていても良い。さらに、CD用の光源及びDVD用の光源とともに、あるいはいずれかの光源に代えて、波長が405nmの光束を出射する光源を備えても良い。すなわち、複数種類の情報記録媒体に対応した光ディスク装置であっても良い。
【0237】
【発明の効果】
以上説明したように、本発明に係るパワー制御方法及びパワー制御装置によれば、高コスト化を招くことなく、最適な発光パワーを維持することができるという効果がある。
【0238】
また、本発明に係る光ディスク装置によれば、情報記録媒体への記録を精度良く安定して行うことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る光ディスク装置の構成を示すブロック図である。
【図2】図1における光ピックアップ装置の構成を説明するためのブロック図である。
【図3】図1における再生信号処理回路の構成を説明するためのブロック図である。
【図4】図1におけるAPC回路の構成を説明するためのブロック図である。
【図5】図1におけるレーザコントロール回路の構成を説明するためのブロック図である。
【図6】レーザコントロール回路から出力される駆動信号と半導体レーザの発光パワーとの関係を説明するためのタイミングチャートである。
【図7】書き込み信号とエンコーダから出力される各サンプリング信号及びスイッチ信号との関係を説明するためのタイミングチャートである。
【図8】半導体レーザのI−L特性を説明するための図である。
【図9】パワー制御情報の取得処理を説明するためのフローチャート(その1)である。
【図10】パワー制御情報の取得処理を説明するためのフローチャート(その2)である。
【図11】パワー制御情報の取得処理を説明するためのフローチャート(その3)である。
【図12】パワー制御情報の取得処理を説明するためのフローチャート(その4)である。
【図13】パワー制御情報の取得処理を説明するためのフローチャート(その5)である。
【図14】パワー制御情報の取得処理を説明するためのフローチャート(その6)である。
【図15】光ディスクがロードされたときに行われるパワー情報設定処理を説明するためのフローチャート(その1)である。
【図16】光ディスクがロードされたときに行われるパワー情報設定処理を説明するためのフローチャート(その2)である。
【図17】バイアスパワーに対応するパワー信号を取得するときの処理動作を説明するための図である。
【図18】再生処理中のAPCを説明するためのフローチャートである。
【図19】記録処理を説明するためのフローチャート(その1)である。
【図20】記録処理を説明するためのフローチャート(その2)である。
【図21】記録パワーとバイアスパワーとの差に対応するパワー信号を取得するときの処理動作を説明するための図である。
【図22】記録処理中のAPCを説明するためのフローチャートである。
【図23】パワー制御情報の修正処理を説明するためのフローチャートである。
【図24】記録処理の変形例を説明するためのフローチャート(その1)である。
【図25】記録処理の変形例を説明するためのフローチャート(その2)である。
【図26】半導体レーザの発光パワー範囲が狭いときのAPC回路の構成を説明するためのブロック図である。
【図27】半導体レーザの発光パワーと書き込み信号との関係を説明するためのタイミングチャートである。
【符号の説明】
15…光ディスク(情報記録媒体)、20…光ディスク装置、40…CPU(パワー制御装置の一部(第1の信号制御手段の一部、第2の信号制御手段の一部、補正手段、ゲイン選択手段、目標光量決定手段)、処理装置)、42…APC回路(パワー制御装置の一部)、42c…可変ゲインアンプ(光量信号増幅手段)、42f…ゲインアンプ(第1のモニタ信号増幅手段)、42g…ゲインアンプ(第2のモニタ信号増幅手段)、51a…半導体レーザ(光源)、59…第1の受光器(光検出器)、60…対物レンズ、C1…バイアス系(第1の信号制御手段の一部)、C2…ピーク系(第2の信号制御手段の一部)、Soft…オフセット調整信号(重畳信号)。
Claims (18)
- 情報記録媒体に情報を記録する際に、第1、第2の発光パワーを少なくとも含み、光源からパルス発光されたレーザ光の光量に関する情報を含むモニタ信号に基づいて得られる、前記第1、第2の発光パワーそれぞれにおける光量の実測値と目標光量との差である、第1、第2の光量差情報に基づいて発光パワーを制御するパワー制御方法であって、
前記光源からパルス発光されたレーザ光の光量に対応する信号と、前記第1の光量差情報を求めるときに該情報に付加される第1誤差成分を打ち消すための信号と、を重畳して前記モニタ信号とする第1工程と;
前記第1誤差成分と、前記第2の光量差情報を求めるときに該情報に付加される第2誤差成分と、の差に基づいて、前記第2の発光パワーにおける目標光量に関する情報を決定する第2工程と;を含むパワー制御方法。 - 前記第1の発光パワーは、バイアスパワーであることを特徴とする請求項1に記載のパワー制御方法。
- 前記第2の発光パワーは、記録パワーであることを特徴とする請求項1又は2に記載のパワー制御方法。
- 前記記録の回数が予め設定されている回数を超えたときに、前記第2の発光パワーにおける目標光量に関する情報を補正する第3工程を更に含むことを特徴とする請求項1〜3のいずれか一項に記載のパワー制御方法。
- 前記記録する際の記録パワーが予め設定されている値を超えたときに、前記第2の発光パワーにおける目標光量に関する情報を補正する第4工程を更に含むことを特徴とする請求項1〜4のいずれか一項に記載のパワー制御方法。
- 情報記録媒体に情報を記録する際に、特定の発光パワー及び該特定の発光パワーを除く少なくとも1つの所定の発光パワーを少なくとも含み、光源からパルス発光された発光パワーを制御するパワー制御装置であって、
前記光源からパルス発光されたレーザ光の光量に関する情報を含む信号に所定の重畳信号を付加し、モニタ信号とする付加手段と;
前記モニタ信号に含まれる前記特定の発光パワーに対応する光量に関する情報と前記特定の発光パワーでの目標光量に関する情報とに基づいて、前記特定の発光パワーに対応する光源駆動信号を制御する第1の信号制御手段と;
前記モニタ信号に含まれる前記所定の発光パワーに対応する光量に関する情報と前記所定の発光パワーでの目標光量に関する情報とに基づいて、前記所定の発光パワーに対応する光源駆動信号を制御する第2の信号制御手段と;
前記第1の信号制御手段のオフセットと前記第2の信号制御手段のオフセットとの差に基づいて、所定のタイミングで前記所定の発光パワーでの目標光量に関する情報を補正する補正手段と;を備えるパワー制御装置。 - 前記所定の重畳信号は、前記第1の信号制御手段のオフセットを打ち消すための信号とほぼ同一であることを特徴とする請求項6に記載のパワー制御装置。
- 前記補正手段は、記録回数が予め設定されている回数を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することを特徴とする請求項6又は7に記載のパワー制御装置。
- 前記補正手段は、情報記録媒体に情報を記録する際の記録パワーが予め設定されている値を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することを特徴とする請求項6〜8のいずれか一項に記載のパワー制御装置。
- 前記第1の信号制御手段は、前記モニタ信号から抽出された前記特定の発光パワーに対応する光量に関する情報を含む信号を増幅する第1のモニタ信号増幅手段を備え、
前記第2の信号制御手段は、前記モニタ信号から抽出された前記所定の発光パワーに対応する光量に関する情報を含む信号を増幅する第2のモニタ信号増幅手段を備え、
前記第1のモニタ信号増幅手段のゲインは、前記第2のモニタ信号増幅手段のゲインよりも大きいことを特徴とする請求項6〜9のいずれか一項に記載のパワー制御装置。 - 前記付加手段の入力段に配置され、前記レーザ光の光量に関する情報を含む信号を所定のゲインで増幅する光量信号増幅手段を更に備えることを特徴とする請求項6〜10のいずれか一項に記載のパワー制御装置。
- 前記光量信号増幅手段におけるゲインとして、予め設定された少なくとも2種類のゲインの中から1つを選択するゲイン選択手段を更に備えることを特徴とする請求項11に記載のパワー制御装置。
- 前記ゲイン選択手段は、情報記録媒体に情報を記録する際の記録速度及び情報記録媒体の種類の少なくとも一方に基づいて前記ゲインを選択することを特徴とする請求項12に記載のパワー制御装置。
- 前記付加手段は、前記ゲイン選択手段で選択されたゲインに対応した重畳信号を前記レーザ光の光量に関する情報を含む信号に付加し、
前記補正手段は、前記ゲイン選択手段で選択されたゲインに対応した、前記第1の信号制御手段のオフセットと前記第2の信号制御手段のオフセットとの差に基づいて、前記所定の発光パワーでの目標光量に関する情報を補正することを特徴とする請求項12又は13に記載のパワー制御装置。 - 前記ゲイン選択手段で選択されたゲインに基づいて、前記特定の発光パワーでの目標光量に関する情報を決定する目標光量決定手段を更に備えることを特徴とする請求項6〜14のいずれか一項に記載のパワー制御装置。
- 前記特定の発光パワーは、バイアスパワーであることを特徴とする請求項6〜15のいずれか一項に記載のパワー制御装置。
- 前記所定の発光パワーは、記録パワーであることを特徴とする請求項6〜16のいずれか一項に記載のパワー制御装置。
- 情報記録媒体に対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、
光源と;
前記光源から出射される光束を前記情報記録媒体の記録面に集光する対物レンズを含み、前記記録面で反射された戻り光束を所定の受光位置に導く光学系と;
前記受光位置に配置された光検出器と;
請求項6〜17のいずれか一項に記載のパワー制御装置と;
前記光検出器の出力信号を用いて、前記情報の記録、再生及び消去のうち少なくとも記録を行なう処理装置と;を備える光ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003050638A JP2004259393A (ja) | 2003-02-27 | 2003-02-27 | パワー制御方法、パワー制御装置及び光ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003050638A JP2004259393A (ja) | 2003-02-27 | 2003-02-27 | パワー制御方法、パワー制御装置及び光ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004259393A true JP2004259393A (ja) | 2004-09-16 |
Family
ID=33115998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003050638A Pending JP2004259393A (ja) | 2003-02-27 | 2003-02-27 | パワー制御方法、パワー制御装置及び光ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004259393A (ja) |
-
2003
- 2003-02-27 JP JP2003050638A patent/JP2004259393A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391705B2 (en) | Optical information recording apparatus, information processing apparatus, optical information recording medium, optical information recording method, and computer-readable storage medium | |
US7113468B2 (en) | Optical recorder and laser power control method | |
US6967914B2 (en) | Optical recorder and laser power control method | |
US20060181984A1 (en) | Method and apparatus for automatically controlling output of laser diode | |
JP2005209243A (ja) | 評価方法、記録方法、プログラム及び記録媒体、並びに光ディスク装置 | |
US7570556B2 (en) | Method and apparatus for recording information | |
US20070211594A1 (en) | Method of compensating for write power of a light source in an optical disk apparatus and optical disk apparatus using the method | |
JP2004086940A (ja) | 記録条件補正方法、プログラム及び記録媒体、並びに情報記録装置 | |
JP2004086945A (ja) | 記録条件設定方法、プログラム及び記録媒体、並びに情報記録装置 | |
JP2004259393A (ja) | パワー制御方法、パワー制御装置及び光ディスク装置 | |
US7088662B2 (en) | Optical disc drive and method for controlling the same | |
US7031248B2 (en) | Push-pull signal-generating apparatus, and optical-disk apparatus | |
JP2004086999A (ja) | 記録条件設定方法、プログラム及び記録媒体、並びに光ディスク装置 | |
EP1511021A2 (en) | The control of laser emission power for recording information on optical disc | |
JP2004199818A (ja) | 光ピックアップ装置及び光ディスク装置 | |
JP4071453B2 (ja) | 光ディスク装置 | |
JP2005116027A (ja) | 記録パワー決定方法、記録パワー決定装置及び光ディスク装置 | |
JP3566717B1 (ja) | 光ディスク装置 | |
JP2008004227A (ja) | 光ディスク記録再生装置 | |
JP3752496B2 (ja) | 信号補正方法、ウォブル信号補正回路及び光ディスク装置 | |
US8929185B2 (en) | Optical disc recording device and optical disc recording method | |
JP4266877B2 (ja) | モニタ装置、光ピックアップ装置及び光ディスク装置 | |
JP2005092952A (ja) | 記録条件設定方法、記録方法、プログラム及び記録媒体、並びに光ディスク装置 | |
JP4479750B2 (ja) | 光ディスク記録再生装置 | |
JP2004348834A (ja) | パワー制御方法、パワー制御装置及び光ディスク装置 |