JP2005032873A

JP2005032873A - 半導体装置および半導体装置の欠陥位置特定方法

Info

Publication number: JP2005032873A
Application number: JP2003194405A
Authority: JP
Inventors: Tatsuya Ishii; 達也石井; Minoru Yokozawa; 實横澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-07-09
Filing date: 2003-07-09
Publication date: 2005-02-03

Abstract

【課題】欠陥に起因する発光位置の近傍で、チップ外部からの制御で意図的に能動素子を発光（パイロット発光）させる。
【解決手段】Ｎチャネル領域２ａおよびＰチャネル領域２ｂと交差するようにして、パイロット発光素子形成領域３を半導体チップ１に規則的に配置し、半導体チップ１を解析モードに入れて、パイロット発光素子形成領域３に形成されたパイロット発光素子を発光させながら、エミッション顕微鏡にて欠陥に起因する発光を観測する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の欠陥位置特定方法に関し、特に、パイロット発光を利用して半導体装置の欠陥位置を特定する方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、欠陥に起因する発光をエミッション顕微鏡にて検出し、その検出結果に基づいて欠陥位置を特定することにより、半導体チップの故障解析が行われている。
一方、特許文献１には、半導体素子不良箇所の裏面側発光位置と、合わせ用発光素子の裏面側発光位置に対応する表面側のレイアウト位置情報とから、半導体素子不良箇所の表面側レイアウト位置を算出して、不良素子を特定する方法が開示されている。また、非特許文献１には、パイロット発光素子を利用してＳＲＡＭセル内の欠陥位置を特定する手法が開示されている。
【０００３】
【特許文献１】
特開２０００−４６７４４号公報
【非特許文献１】
石井達也：“Ｐｉｌｏｔ発光によるＡＳＩＣ搭載ＳＲＡＭマクロセルに解析事例”，ＲＥＡＪ誌，Ｖｏｌ．２５，Ｎｏ．３（通巻１２７号），ｐｐ３０１−３０２，２００３．
【０００４】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示された方法では、欠陥に起因する発光位置の近傍にて合わせ用発光素子が必ずしも発光するとは限らない。このため、配線パターンの微細化が進展し、半導体チップの配線幅が空間分解能以下になると、欠陥に起因する発光位置を精度よく特定することが困難であるという問題があった。
【０００５】
また、非特許文献１には、欠陥に起因する発光位置を精度よく特定する手法がしめされているが、ＳＲＡＭに限定された手法であり、半導体装置全般に適用することは困難であった。
そこで、本発明の目的は、欠陥に起因する発光位置の近傍でパイロット発光させることが可能な半導体装置および半導体装置の欠陥位置特定方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体チップ上に設けられた素子形成領域と、前記素子形成領域の近傍に規則的に配列されたチップ外部からの制御で意図的に発光させることが可能な能動素子（以降、パイロット発光素子とする）形成領域とを備えることを特徴とする。
【０００７】
これにより、欠陥に起因する発光位置の近傍でパイロット発光させることが可能となる。このため、パイロット発光位置を基準として欠陥に起因する発光位置を容易に認識することが可能となり、半導体チップの配線幅が空間分解能以下になった場合においても、欠陥に起因する発光位置を精度よく特定することが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、発光対象となるパイロット発光素子を選択する選択回路をさらに備えることを特徴とする。
これにより、パイロット発光位置を任意に選択することが可能となり、パイロット発光位置を基準として、欠陥に起因する発光位置を容易に認識することが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、前記パイロット発光素子形成領域に形成されたパイロット発光素子は等間隔で配列されていることを特徴とする。
これにより、パイロット発光位置を基準として、欠陥に起因する発光位置を容易に認識することが可能となり、欠陥に起因する発光位置を精度よく特定することが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、前記パイロット発光素子形成領域に形成されたパイロット発光素子は、電界効果トランジスタを用いたリングオシレータ、インバータまたはダイオードであることを特徴とする。
これにより、素子に欠陥がない場合においても、その素子の位置でパイロット発光させることが可能となる。このため、任意の素子の近傍で規則的にパイロット発光させることが可能となり、パイロット発光位置を基準として、欠陥に起因する発光位置を容易に認識することが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置の欠陥位置特定方法によれば、半導体チップ上に規則的に配列されたパイロット発光素子を発光させるステップと、前記パイロット発光素子の発光位置に基づいて欠陥に起因する発光位置を特定するステップとを備えることを特徴とする。
これにより、欠陥に起因する発光位置の近傍でパイロット発光させることが可能となり、パイロット発光位置を基準として、欠陥に起因する発光位置を容易に認識することが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置の欠陥位置特定方法によれば、前記パイロット発光素子は電界効果トランジスタを含み、前記電界効果トランジスタをピンチオフ状態とし、ホットエレクトロンに起因してパイロット発光させることを特徴とする。
これにより、欠陥のない電界効果トランジスタを動作させることで、パイロット発光させることが可能となる。このため、電界効果トランジスタを規則的に配置することで、任意の素子の近傍でパイロット発光させることが可能となり、パイロット発光位置を基準として、欠陥に起因する発光位置を容易に認識することが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置の欠陥位置特定方法によれば、前記パイロット発光素子は電界効果トランジスタで構成されたインバータを含み、前記インバータのゲート電位を中間電位に維持することでパイロット発光させることを特徴とする。
これにより、欠陥のないインバータのゲート電位を中間電位に維持することで、パイロット発光させることが可能となる。このため、インバータを規則的に配置することで、任意の素子の近傍でパイロット発光させることが可能となり、パイロット発光位置を基準として、欠陥に起因する発光位置を容易に認識することが可能となる。
【００１４】
また、本発明の一態様に係る半導体装置の欠陥位置特定方法によれば、前記パイロット発光素子は電界効果トランジスタで構成されたリングオシレータを含み、前記リングオシレータの発振動作に基づいてパイロット発光させることを特徴とする。
これにより、欠陥のないリングオシレータを動作させることで、パイロット発光させることが可能となる。このため、リングオシレータを規則的に配置することで、任意の素子の近傍でパイロット発光させることが可能となり、パイロット発光位置を基準として、欠陥に起因する発光位置を容易に認識することが可能となる。
【００１５】
また、本発明の一態様に係る半導体装置の欠陥位置特定方法によれば、前記パイロット発光素子はダイオードを含み、前記ダイオードに順方向電流を流すことでパイロット発光させることを特徴とする。
これにより、欠陥のないダイオードに順方向電流を流すことで、パイロット発光させることが可能となる。このため、ダイオードを規則的に配置することで、任意の素子の近傍でパイロット発光させることが可能となり、パイロット発光位置を基準として、欠陥に起因する発光位置を容易に認識することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその欠陥位置特定方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図である。
【００１７】
図１において、半導体チップ１には、Ｎチャネル領域２ａおよびＰチャネル領域２ｂが交互に配置されるとともに、Ｎチャネル領域２ａおよびＰチャネル領域２ｂと交差するようにして、パイロット発光素子形成領域３が規則的に配置されている。なお、Ｎチャネル領域２ａにはＮチャネルトラジスタなどの能動素子を形成することができ、Ｐチャネル領域２ｂにはＰチャネルトラジスタなどの能動素子を形成することができる。
【００１８】
ここで、パイロット発光素子形成領域３には、電界効果トランジスタまたはダイオードを隣接配置するか、または数〜数十ゲート置きに等間隔に配置することにより、規則的に配置されたパイロット発光素子を設けることができる。また、パイロット発光素子をマトリクス配置した場合、電界効果トランジスタまたはダイオードの間隔は、行方向と列方向とで異なっていてもよい。
【００１９】
そして、パイロット発光素子を発光させる場合、コマンドなどの入力でチップ動作をテスト（解析）モードに入れる。そして、パイロット発光素子形成領域３に形成された電界効果トランジスタをピンチオフ状態とすることにより、ホットエレクトロンに起因して電界効果トランジスタをパイロット発光させることができる。
【００２０】
あるいは、パイロット発光素子形成領域３にリングオシレータを形成し、電界効果トランジスタをスイッチング動作させることでパイロット発光させることができる。
あるいは、パイロット発光素子形成領域３にダイオードを形成し、ダイオードに順方向電流を流すことで、再結合電流によるパイロット発光を発生させることができる。
【００２１】
例えば、ゲートアレイの場合、ＳＯＧ（ｓｅａｏｆｇａｔｅ）にて電界効果トランジスタをパイロット発光素子形成領域３に等間隔に配置し、並列接続された複数のインバータを構成して、複数のゲート電極を共通化する。そして、解析モードに入れることにより、ゲート電極に外部から中間電位を印加し、パイロット発光させることができる。
【００２２】
あるいは、直列接続された複数のインバータを構成し、解析モードに入れることにより、リングオシレータ動作させて、パイロット発光させることができる。
あるいは、ＳＯＧにてダイオードをパイロット発光素子形成領域３に等間隔に配置する。そして、解析モードに入れることにより、ダイオードに順方向電流を流し、パイロット発光させることができる。ここで、パイロット発光素子形成領域３に複数のダイオードを形成する場合、例えば、Ｐチャネルトランジスタの基板のｎウェルを接地し、複数のＰチャネルトランジスタのＰ型ソース拡散電極またはＰ型ドレイン拡散電極をＶＤＤ電位とすることができる。
【００２３】
そして、半導体チップ１の不良解析を行う場合、半導体チップ１を解析モードに入れて、パイロット発光素子形成領域３に形成されたパイロット発光素子を発光させながら、エミッション顕微鏡にて欠陥に起因する発光を観測する。そして、パイロット発光素子の発光位置を基準として欠陥に起因する発光を認識することにより、欠陥に起因する発光位置を特定することができる。
【００２４】
ここで、パイロット発光素子形成領域３にパイロット発光素子を規則的に配置することにより、欠陥に起因する発光位置の近傍でパイロット発光させることが可能となる。このため、パイロット発光位置を基準として欠陥に起因する発光位置を容易に認識することが可能となり、半導体チップ１の配線幅が空間分解能以下になった場合においても、欠陥に起因する発光位置を精度よく特定することが可能となる。
【００２５】
また、発光位置分解能は、Ｓ／Ｎ比が充分に確保された像で発光点の輝度の重心をとるなどの処理を施すことにより、空間分解能の１／１０以下にすることができる。このため、パイロット発光を起こさせることにより、光学顕微鏡での観測が困難な微細素子についても、発光位置分解能（１点の発光がどこで起こっているかを求める際の分解能）と同じ分解能で欠陥に起因する発光位置を特定することが可能となる。
【００２６】
なお、上述した実施形態ではゲートアレイを例にとって説明したが、ゲートアレイ以外にも、例えば、ＡＳＳＰ（ａｐｐｌｉｃａｔｉｏｎｓｐｅｃｉｆｉｃｓｔａｎｄａｒｄｐｒｏｄｕｃｔ）、ＡＳＣＰ（ａｐｐｌｉｃａｔｉｏｎｓｐｅｃｉｆｉｃｃｕｓｔｏｍｅｒｐｒｏｄｕｃｔ）、スタンダードロジックなどのランダムロジックに適用するようにしてもよい。
【００２７】
また、パイロット発光素子形成領域３に形成されたパイロット発光素子を発光させる場合、複数のパイロット発光素子を同時に発光させてもよいし、異なる位置に配置されたパイロット発光素子を順次発光させるようにしてもよい。
また、パイロット発光素子形成領域３に形成されたパイロット発光素子を発光させる場合、パイロット発光素子を連続的に発光させてもよいし、パイロット発光素子を点滅させてもよい。ここで、パイロット発光素子を点滅させることにより、パイロット発光位置と欠陥に起因する発光位置とを容易に区別することが可能となり、欠陥に起因する発光位置の近傍でパイロット発光させた場合においても、欠陥に起因する発光位置を容易に特定することが可能となる。
【００２８】
図２は、本発明の第２実施形態に係るパイロット発光素子の構成を示す回路図である。
図２において、複数のインバータＶ１〜Ｖ５が直列接続されることにより、リングオシレータが構成されている。そして、ＮＡＮＤ回路Ｒの一方の入力には、解析モード設定端子Ｔ１が接続されるとともに、ＮＡＮＤ回路Ｒの他方の入力には、インバータＶ５の出力が接続され、ＮＡＮＤ回路Ｒの出力は、インバータＶ５の入力に接続されている。
【００２９】
そして、解析モード設定端子Ｔ１をハイレベルに設定することで、リングオシレータ動作させ、電界効果トランジスタをスイッチング動作させることでパイロット発光させることができる。
これにより、欠陥のないリングオシレータを図１のパイロット発光素子形成領域３に規則的に配置することで、任意の素子の近傍でパイロット発光させることが可能となり、パイロット発光位置を基準として欠陥に起因する発光位置を容易に認識することが可能となる。
【００３０】
図３は、本発明の第３実施形態に係るパイロット発光素子の構成を示す回路図である。
図３において、ＮチャネルＭＯＳトランジスタＮ１およびＰチャネルＭＯＳトランジスタＰ１は並列接続され、ＮチャネルＭＯＳトランジスタＮ１のゲートには解析モード設定端子Ｔ２が接続されるとともに、ＰチャネルＭＯＳトランジスタＰ１のゲートにはインバータＶ１１を介して解析モード設定端子Ｔ２が接続されている。そして、ＮチャネルＭＯＳトランジスタＮ１およびＰチャネルＭＯＳトランジスタＰ１のドレインはＶＤＤ電位に接続されるとともに、ＮチャネルＭＯＳトランジスタＮ１およびＰチャネルＭＯＳトランジスタＰ１のソースはＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１３のゲートおよびドレインに共通に接続されている。
【００３１】
そして、解析モード設定端子Ｔ２をハイレベルに設定することで、チャネルＭＯＳトランジスタＮ１およびＰチャネルＭＯＳトランジスタＰ１をオンさせ、ＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１３をピンチオフ状態とすることでパイロット発光させることができる。
これにより、欠陥のないＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１３を図１のパイロット発光素子形成領域３に規則的に配置することで、任意の素子の近傍でパイロット発光させることが可能となり、パイロット発光位置を基準として欠陥に起因する発光位置を容易に認識することが可能となる。
【００３２】
図４は、本発明の第４実施形態に係るパイロット発光素子の構成を示す回路図である。
図４において、ＰチャネルＭＯＳトランジスタＰ２１およびＮチャネルＭＯＳトランジスタＮ２１が直列接続されることでインバータが構成されている。そして、ＰチャネルＭＯＳトランジスタＰ２１およびＮチャネルＭＯＳトランジスタＮ２１のゲートには、解析モード設定端子Ｔ３が共通に接続されている。
【００３３】
そして、解析モード設定端子Ｔ３を中間電位に設定し、ＮチャネルＭＯＳトランジスタＮ２１およびＰチャネルＭＯＳトランジスタＰ２１の双方に同時に電流を流すことでパイロット発光させることができる。
これにより、欠陥のないインバータを図１のパイロット発光素子形成領域３に規則的に配置することで、任意の素子の近傍でパイロット発光させることが可能となり、パイロット発光位置を基準として欠陥に起因する発光位置を容易に認識することが可能となる。
【００３４】
図５は、本発明の第５実施形態に係る半導体装置の概略構成を示す平面図である。
図５において、半導体チップ１１には、Ｎチャネル領域１２ａおよびＰチャネル領域１２ｂが交互に配置されるとともに、Ｎチャネル領域１２ａおよびＰチャネル領域１２ｂと交差するようにして、パイロット発光素子形成領域１３が規則的に配置されている。なお、Ｎチャネル領域１２ａにはＮチャネルトラジスタなどの能動素子を形成することができ、Ｐチャネル領域１２ｂにはＰチャネルトラジスタなどの能動素子を形成することができる。
【００３５】
ここで、パイロット発光素子形成領域１３には、電界効果トランジスタまたはダイオードを隣接配置するか、または数〜数十ゲート置きに等間隔に配置することにより、規則的に配置されたパイロット発光素子を設けることができる。また、パイロット発光素子をマトリクス配置した場合、電界効果トランジスタまたはダイオードの間隔は、行方向と列方向とで異なっていてもよい。
【００３６】
また、半導体チップ１１には、パイロット発光素子形成領域１３に形成されたパイロット発光素子を選択する列デコーダ１４および行デコーダ１５が形成されている。
そして、パイロット発光素子を発光させる場合、コマンドなどの入力でチップ動作をテスト（解析）モードに入れる。そして、列デコーダ１４および行デコーダ１５を介し、発光させるパイロット発光素子を選択することにより、選択されたパイロット発光素子を発光させることができる。
【００３７】
ここで、パイロット発光素子を発光させる場合、パイロット発光素子形成領域１３に電界効果トランジスタを形成し、電界効果トランジスタをピンチオフ状態とすることにより、ホットエレクトロンに起因して電界効果トランジスタをパイロット発光させることができる。
あるいは、パイロット発光素子形成領域１３にリングオシレータを形成し、電界効果トランジスタをスイッチング動作させることでパイロット発光させることができる。
【００３８】
あるいは、パイロット発光素子形成領域１３にダイオードを形成し、ダイオードに順方向電流を流すことで、再結合電流によるパイロット発光を発生させることができる。
そして、半導体チップ１１の不良解析を行う場合、半導体チップ１１を解析モードに入れ、選択されたパイロット発光素子を発光させながら、エミッション顕微鏡にて欠陥に起因する発光を観測する。そして、パイロット発光素子の発光位置を基準として欠陥に起因する発光を認識することにより、欠陥に起因する発光位置を特定することができる。
【００３９】
ここで、発光させるパイロット発光素子を選択可能とすることにより、半導体チップ１１の任意の位置でパイロット発光素子を発光させることができ、欠陥に起因する発光位置の近傍でパイロット発光させることが可能となる。このため、パイロット発光位置を基準として欠陥に起因する発光位置を容易に認識することが可能となり、半導体チップ１１の配線幅が空間分解能以下になった場合においても、欠陥に起因する発光位置を精度よく特定することが可能となる。
【００４０】
なお、パイロット発光素子を選択する場合、複数のパイロット発光素子を同時に選択してもよいし、異なる位置に配置されたパイロット発光素子を順次選択するようにしてもよい。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の概略構成を示す平面図。
【図２】第２実施形態に係るパイロット発光素子の構成を示す回路図。
【図３】第３実施形態に係るパイロット発光素子の構成を示す回路図。
【図４】第４実施形態に係るパイロット発光素子の構成を示す回路図。
【図５】第５実施形態に係る半導体装置の概略構成を示す平面図。
【符号の説明】
１半導体チップ、２ａＮチャネル領域、２ｂＰチャネル領域、３パイロット発光素子形成領域、Ｔ１〜Ｔ３解析モード設定端子、Ｖ１〜Ｖ５、Ｖ１１インバータ、ＲＮＡＮＤ回路、Ｐ１、Ｐ２１ＰチャネルＭＯＳトランジスタ、Ｎ１、Ｎ１１〜Ｎ１３、Ｎ２１ＮチャネルＭＯＳトランジスタ

Claims

半導体チップ上に設けられた素子形成領域と、
前記素子形成領域の近傍に規則的に配列されたチップ外部からの制御で意図的に発光させることが可能な能動素子（以降、パイロット発光素子とする）形成領域とを備えることを特徴とする半導体装置。
発光対象となるパイロット発光素子を選択する選択回路をさらに備えることを特徴とする請求項１記載の半導体装置。
前記パイロット発光素子形成領域に形成されたパイロット発光素子は等間隔で配列されていることを特徴とする請求項１または２記載の半導体装置。
前記パイロット発光素子形成領域に形成されたパイロット発光素子は、電界効果トランジスタを用いたリングオシレータ、インバータまたはダイオードであることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
半導体チップ上に規則的に配列されたパイロット発光素子を発光させるステップと、
前記パイロット発光素子の発光位置に基づいて欠陥に起因する発光位置を特定するステップとを備えることを特徴とする半導体装置の欠陥位置特定方法。
前記パイロット発光素子は電界効果トランジスタを含み、前記電界効果トランジスタをピンチオフ状態とし、ホットエレクトロンに起因してパイロット発光させることを特徴とする請求項５記載の半導体装置の欠陥位置特定方法。
前記パイロット発光素子は電界効果トランジスタで構成されたインバータを含み、前記インバータのゲート電位を中間電位に維持することでパイロット発光させることを特徴とする請求項５記載の半導体装置の欠陥位置特定方法。
前記パイロット発光素子は電界効果トランジスタで構成されたリングオシレータを含み、前記リングオシレータの発振動作に基づいてパイロット発光させることを特徴とする請求項５記載の半導体装置の欠陥位置特定方法。
前記パイロット発光素子はダイオードを含み、前記ダイオードに順方向電流を流すことでパイロット発光させることを特徴とする請求項５記載の半導体装置の欠陥位置特定方法。