JP2005031125A - Image output device - Google Patents
Image output device Download PDFInfo
- Publication number
- JP2005031125A JP2005031125A JP2003192748A JP2003192748A JP2005031125A JP 2005031125 A JP2005031125 A JP 2005031125A JP 2003192748 A JP2003192748 A JP 2003192748A JP 2003192748 A JP2003192748 A JP 2003192748A JP 2005031125 A JP2005031125 A JP 2005031125A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- output
- bit
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、画像表示装置に対して画像を出力する装置に関する。
【0002】
【背景技術】
液晶表示装置(以下、LCDと略す。)などの画像表示装置には、複数のモードで動作するものが存在する。例えば、16ビットモードでは6万5千色を表示可能とし、18ビットモードでは26万色を表示可能とするようなものである。
【0003】
このように複数のモードで動作する画像表示装置は、たとえば携帯電話に用いられる。電話をかける際に、電話番号を表示するような場合や、メールの内容を表示させる場合には16ビットモードで動作させ、動画像を表示させるような場合には18ビットモードで動作させるなどの用途で用いられているのである。
【0004】
一方、携帯電話の中には、画像表示装置を2つ備えたものが存在する。たとえば、折り畳み式の携帯電話において、内側にメインの画像表示装置が備えられ、外側に小さめの画像表示装置が備えられたタイプのものが存在する。
【0005】
そして、携帯電話が折り畳まれた際には、外側の画像表示装置に画像が表示され、携帯電話を開けた際には、内側の画像表示装置に画像が表示される。つまり、2つの画像表示装置が択一的に画像を表示するものが存在する。
【0006】
【発明が解決しようとする課題】
上記のように複数モードで動作する画像表示装置では、用途に応じて表示色数を変更することが可能である。ところが、LCDベンダーによって、これら複数モードの実現方法が異なる場合がある。図8は、2つのベンダーのLCDの仕様を示す図である。図8(A)は、ベンダーAのLCD、図8(B)はベンダーBのLCDの仕様を示している。ベンダーAおよびベンダーBのLCDは、いずれも16ビットモードと18ビットモードで動作可能である。
【0007】
ベンダーAおよびベンダーBのLCDはいずれも、18ビットモードに対応するために18個の入力端子X0〜X17を備えている。そして、18ビットモードで動作する場合には、いずれのLCDもX0〜X17の18個の入力端子から18ビットの画像を入力する。
【0008】
これに対して、16ビットのモードで動作する場合、ベンダーAのLCDは、X0〜X15の16個の入力端子から16ビットの画像データを入力するのに対して、ベンダーBのLCDは、X2〜X17の16個の入力端子から16ビットの画像データを入力するのである。
【0009】
このため、画像データを出力する回路は、各ベンダーのLCDの仕様にあわせた設計を行う必要があった。
【0010】
一方、画像表示装置を2つ備え、択一的に一方の画像表示装置に画像を表示させる機器において、一方の画像表示装置に画像を表示させている場合にも、他方の画像表示装置の電源をOFFにできないという問題があった。
【0011】
図9は、2つの画像表示装置に画像データを出力する装置の従来例を示す図である。画像音声処理部100は、画像音声処理CPU101を備え、画像音声処理を専用に行うLSIである。画像音声処理CPU101が生成した画像データは、LCD−I/F102を介して出力される。
【0012】
LCD−I/F102の出力端子Y0〜Y8には、9本のデータバスが接続されている。この9本のデータバスは、各データバスが途中で分岐し、一方の9本のデータバスは、第1LCD110の入力端子Y0〜Y8に接続され、他方の9本のデータバスは、第2LCD120の入力端子Y0〜Y8に接続されている。
【0013】
そして、第1LCD110に画像を表示させる際には、画像音声処理CPU101から第1LCD110に対して画像表示指示を送出することによって、第1LCD110は、受信する画像データの出力処理を行う。この時、第2LCD120には画像音声処理CPU101よりイネーブル信号が送出されるので、表示処理は行われない。逆に、第2LCD120に画像を表示させる際には、第1LCD110にイネーブル信号が送出される。
【0014】
ところが、第1LCD110に画像を表示させている場合に、第2LCD120の電源をOFFとすると、第2LCD120側に電流が吸い込まれる現象が発生するため、第1LCD110に画像を表示させている場合にも、第2LCD120の電源をOFFとすることができなかった。同様に、第2LCD120に画像を表示させている場合にも、第1LCD110の電源をOFFとすることができなかった。
【0015】
そこで、本発明は前記問題点に鑑み、仕様の異なる画像表示装置に対しても適用可能な画像出力装置を提供すること、および、択一的に画像表示装置の電源をOFFすることを可能とした画像出力装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、画像表示装置に対して画像データを出力する装置であって、前記画像表示装置に表示させるNビットの画像データを並列的に出力する出力手段と、前記出力手段から出力されたNビットの画像データを並列的に入力する入力端子と前記入力端子と1対1に対応した出力端子とを備えるシフタと、を備え、前記シフタは、Nビットの画像データを入力した際、前記入力端子と前記出力端子との対応関係を変更して、Nビットの画像データを前記画像表示装置に対して並列的に出力する手段、を含むことを特徴とする。
【0017】
請求項2記載の発明は、画像表示装置に対して画像データを出力する装置であって、前記画像表示装置に表示させるNビットの画像データを並列的に出力する出力手段と、前記画像表示装置とK本のデータバスで接続され、前記出力手段から出力されたNビットの画像データを入力するとともに、入力したNビットの画像データをK本のデータバスの中のいずれかのN本のデータバスを選択して並列的に出力するシフタと、を備えることを特徴とする。
【0018】
請求項3記載の発明は、請求項2に記載の画像出力装置において、前記シフタは、K本のデータバスの中の、いずれかの端部側から連続するN本のデータバスを選択して、Nビットの画像データを出力する手段、を含むことを特徴とする。
【0019】
請求項4記載の発明は、複数の画像表示装置に対して画像データを出力する装置であって、複数の画像表示装置のうち一の画像表示装置に表示させるNビットの画像データを並列的に出力する出力手段と、前記一の画像表示装置とL本のデータバスで接続され、前記出力手段から出力されたNビットの画像データを入力するとともに、入力したNビットの画像データをL本のデータバスの中のいずれかのN本のデータバスを選択して並列的に出力するシフタと、を備えることを特徴とする。
【0020】
請求項5記載の発明は、請求項4に記載の画像出力装置であって、前記一の画像表示装置以外の他の一の画像表示装置は、前記L本のデータバス以外の他のM本のデータバスによって前記シフタに接続されており、前記他の一の画像表示装置にNビットの画像データを表示させる際には、前記シフタが当該他の一の画像表示装置へと至るM本のデータバスの中からn本のデータバスを選択して並列的にNビットの画像データを出力することを特徴とする。
【0021】
請求項6記載の発明は、請求項5に記載の画像出力装置において、前記複数の画像表示装置は、択一的にいずれか画像表示装置のみが画像を表示することを特徴とする。
【0022】
請求項7記載の発明は、請求項6に記載の画像出力装置において、さらに、いずれかの画像表示装置に画像データを出力する際には、その他の画像表示装置の電源をOFFとするよう制御する手段、を備えることを特徴とする。
【0023】
請求項8記載の発明は、2つの画像表示装置に対して画像データを出力する装置であって、Nビットの画像データを並列的に出力する出力手段と、一方の画像表示装置に接続されるP本のデータバスと、他方の画像表示装置に接続されるQ本のデータバスとがそれぞれ接続されたシフタと、を備え、前記シフタは、前記一方の画像表示装置にNビットの画像データを出力する際には、前記出力手段が出力したNビットの画像データを、前記P本のデータバスの中から選択したN本のデータバスに出力し、前記他方の画像表示装置にNビットの画像データを出力する際には、前記出力手段が出力したNビットの画像データを、前記Q本のデータバスの中から選択したN本のデータバスに出力するよう切り替えることを特徴とする。
【0024】
請求項9記載の発明は、請求項8に記載の画像出力装置において、前記一の画像表示装置と前記他の画像表示装置とは、択一的にいずれか一方のみが画像を表示することを特徴とする。
【0025】
請求項10記載の発明は、請求項9に記載の画像出力装置において、さらに、前記一方の画像表示装置に画像データを出力する際には、前記他方の画像表示装置の電源をOFFとするよう制御する手段、を備えることを特徴とする。
【0026】
請求項11記載の発明は、請求項1ないし請求項10のいずれかに記載の画像出力装置において、前記画像表示装置は、液晶表示装置、を含むことを特徴とする。
【0027】
【発明の実施の形態】
{第1の実施の形態}
以下、図面を参照しつつ本発明の第1の実施の形態について説明する。図1は、第1の実施の形態にかかる携帯電話機1の機能ブロック図を示している。携帯電話機1は、携帯電話機1の全体制御を行うCPU2、画像音声処理部3、RAM4、LCD5を備えている。
【0028】
画像音声処理部3は、集積回路(LSI)として構成されており、画像音声処理CPU31、LCD−I/F32、シフタ33等を備えている。画像音声処理部3は、携帯電話機1がダウンロードした動画を再生する機能や、和音着信メロディーを再生する機能などを備えている。
【0029】
この他、携帯電話機1は、音声通話に関わる機能部(マイク、スピーカ等)や、入力操作部等を備えているが、これら各機能部は図示省略している。なお、本実施の形態においては、本発明の主要部であるLCD−I/F32およびシフタ33が画像音声処理LSIに組み込まれている場合を例に説明しているが、本発明の主要部が画像専用処理LSIに組み込まれているような態様でもよい。また、必ずしも画像音声処理CPU31(あるいは画像処理CPU)と同一のLSIチップ内に配置される構成である必要もない。
【0030】
この携帯電話機1は、通話時における番号表示やメール表示などを行う際には、16ビットモードで画像表示を行う。すなわち、LCD5に対して6万5千色の画像を表示するモードで動作する。一方、動画像を表示させる場合には、18ビットモードで動作する。すなわち、LCD5に対して26万色の画像を表示するモードで動作する。
【0031】
<16ビットモード>
図2は、16ビットモードで画像表示を行う場合の画像データの流れを示す図である。16ビットモードで画像表示を行う場合、本実施の形態の携帯電話機1は、CPU2が画像表示制御を行う。
【0032】
CPU2は、LCD5に表示させる画像データを生成し、CPU2周辺のRAAM等に格納する。この画像データは、1画素を16ビットで表現した画像データ、つまり、6万5千色を表現可能な画像データである。
【0033】
CPU2は、生成した16ビットの画像データをCPU2の出力端子A0〜A15から出力する。この16ビットの画像データは、16個の出力端子A0〜A15に接続された16本のデータバスを並列的に転送され、この16本のデータバスに接続されたLCD−I/F32の入力端子B0〜B15に入力される。なお、本実施の形態において、CPU2とLCD−I/F32の間は、16本のデータバスで接続されているものとする。
【0034】
LCD−I/F32は、入力端子B0〜B15から入力した16ビットの画像データを、入力端子B0〜B15にそれぞれ対応した出力端子C0〜C15から出力する。16ビットの画像データは、16個の出力端子C0〜C15に接続された16本のデータバスを並列的に転送され、この16本のデータバスに接続されたシフタ33の入力端子D0〜D15に入力される。なお、LCD−I/F32とシフタ33との間には、実際には、16本より多いデータバスが存在している構成でもよい。ここでは、少なくとも16本のデータバスが存在していればよい。
【0035】
シフタ33は、入力端子D0〜D15から入力した16ビットの画像データを、入力端子D0〜D15にそれぞれ対応した出力端子E0〜E15から出力する。このように、この16ビットモードでは、シフタ33は入力端子と出力端子の対応関係を変更することはない。つまり、入力端子から入力した画像データのデータ順は変更されることなく、それぞれ対応した出力端子からそのまま出力されるのである。16ビットの画像データは、16個の出力端子E0〜E15に接続された16本のデータバスを並列的に転送され、この16本のデータバスに接続されたLCD5の入力端子F0〜F15に入力される。
【0036】
LCD5は、16ビットモードおよび18ビットモードで動作可能なLCDであるが、本実施の形態においてLCD5は、16個の入力端子F0〜F15を備えているものとする。したがって、16ビットモードで動作する際には、全ての入力端子F0〜F15を利用することによって、16ビットの画像データを並列的に一度で受信することが可能である。
【0037】
以上が、16ビットの画像データのデータの流れであり、LCD5には、16ビットの画像が表示されるのである。
【0038】
<18ビットモード>
図3は、18ビットモードで画像表示を行う場合の画像データの流れを示す図である。18ビットモードで画像表示を行う場合、本実施の形態の携帯電話機1は、画像音声処理CPU31が画像表示制御を行う。もちろん、CPU2によって18ビットモードの画像表示制御を行うようにしてもよい。18ビットモードにおいて画像音声処理CPU31が画像表示制御を行うようにしているのは、CPU2の負荷を低減させるためである。特に、本実施の形態においては、CPU2とLCD−I/F32とを接続するデータバスの本数は16本であるため、18ビットの画像データを転送するために9ビットのデータ転送を2回行う必要がある。このような処理をCPU2に行わせた場合、CPU2へのアクセス回数も倍となり、処理負荷が高くなるからである。このようにして、携帯電話機1の全体制御を行うCPU2に対する負荷を低減させている。
【0039】
画像音声処理CPU31は、LCD5に表示させる画像データを生成し、RAM4に格納する。この画像データは、1画素を18ビットで表現した画像データ、つまり、26万色を表現可能な画像データである。
【0040】
画像音声処理CPU31は、生成した18ビットの画像データを画像音声処理CPU31の出力端子G0〜G17から出力する。この18ビットの画像データは、18個の出力端子G0〜G17に接続された18本のデータバスを並列的に転送され、この18本のデータバスに接続されたLCD−I/F32の入力端子B0〜B17に入力される。なお、画像音声処理CPU31とLCD−I/F32との間は、18本より多いデータバスが存在する構成であってもよい。ここでは、少なくとも18本のデータバスが存在すればよい。
【0041】
ここで、本実施の形態においては、画像音声処理部3とLCD5を接続するデータバス、すなわち、シフタ33とLCD5を接続するデータバスは16本であり、並列的に転送可能な画像データは16ビットまでである。そこで、LCD−I/F32は、並列的に入力した18ビットの画像データを、9ビットの2つの画像データに分割し、並列的に9ビットの画像データを2回出力する。
【0042】
LCD−I/F32の出力端子C0〜C8から出力された9ビットの画像データは、9個の出力端子C0〜C8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたシフタ33の入力端子D0〜D8に入力される。
【0043】
ここで、図3で示しているLCD5の仕様について説明する。LCD5は、16ビットモードにおいては、図2で示したように、16本のデータバスを転送されてきた16ビットの画像データを16個の入力端子F0〜F15から入力するよう設計されている。これに対して、18ビットの画像データを入力する際には、9ビットの画像データを2回に分けて受信するよう設計されているが、その際、LCD5は、入力端子F0〜F8から9ビットの画像データを入力するよう設計されているのである。
【0044】
したがって、シフタ33は、入力端子D0〜D8から入力した9ビットの画像データを、入力端子D0〜D8にそれぞれ対応した出力端子E0〜E8からそのまま出力する。ここで、入力端子Dn(nは整数)に対して出力端子Enが対応しているものとする。つまり、シフタ33は、入力端子と出力端子の対応関係を変更することなく、そのまま画像データを出力するのである。
【0045】
9ビットの画像データは、9個の出力端子E0〜E8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたLCD5の入力端子F0〜F8に入力される。
【0046】
LCD5は、入力端子F0〜F8から入力した9ビットの画像を1回分バッファしておき、2回分の9ビットの画像データから18ビットの画像データを生成し、画面出力するのである。このようにして、LCD5は、18ビットモードで動作することが可能である。
【0047】
これに対して、図4は、LCD5が別の仕様である場合のデータの流れを示している。
【0048】
図4で示しているLCD5の仕様について説明する。LCD5は、16ビットモードにおいては、図2で示したように、16本のデータバスを転送されてきた16ビットの画像データを16個の入力端子F0〜F15から入力するよう設計されている。これに対して、18ビットの画像データを入力する際には、9ビットの画像データを2回に分けて受信するよう設計されているが、その際、LCD5は、入力端子F7〜F15から9ビットの画像データを入力するよう設計されているのである。
【0049】
したがって、シフタ33は、入力端子と出力端子の対応関係を変更し、入力端子D0〜D8から入力した9ビットの画像データを、それぞれ出力端子E7〜E15から出力するのである。
【0050】
別の言い方をするならば、シフタ33は、入力した9ビットの画像データを出力する出力端子を任意に選択する機能を備えている。シフタ33は、シフタ33の出力端子E0〜E15に接続された16本のデータバスの中から任意の9本を選択して9ビットの画像データを出力する機能を備えているのである。
【0051】
9ビットの画像データは、9個の出力端子E7〜E15に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたLCD5の入力端子F7〜F15に入力される。
【0052】
LCD5は、入力端子F7〜F15から入力した9ビットの画像を1回分バッファしておき、2回分の9ビットの画像データから18ビットの画像データを生成し、画面出力するのである。
【0053】
このように、本実施の形態によれば、画像音声処理部3(画像音声処理LSI)に接続されるLCD5の仕様が異なる場合でも、シフタ33における入力端子と出力端子の対応関係を変更するだけで、複数モードの画像表示に対応させることが可能となるのである。
【0054】
{第2の実施の形態}
次に、本発明の第2の実施の形態について説明する。図5は、第2の実施の形態にかかる携帯電話機6の機能ブロック図を示している。携帯電話機6は、携帯電話機6の全体制御を行うCPU7、画像音声処理部8、RAM9、第1LCD11、第2LCD12を備えている。
【0055】
画像音声処理部8は、集積回路(LSI)として構成されており、画像音声処理CPU81、LCD−I/F82、シフタ83等を備えている。画像音声処理部8は、携帯電話機6がダウンロードした動画を再生する機能や、和音着信メロディーを再生する機能などを備えている。
【0056】
この他、携帯電話機6は、音声通話に関わる機能部(マイク、スピーカ等)や、入力操作部等を備えているが、これら各機能部は図示省略している。なお、本実施の形態においては、本発明の主要部であるLCD−I/F82およびシフタ83が画像音声処理LSIに組み込まれている場合を例に説明しているが、本発明の主要部が画像専用処理LSIに組み込まれているような態様でもよい。また、必ずしも画像音声処理CPU81(あるいは画像処理CPU)と同一のLSIチップ内に配置される構成である必要もない。
【0057】
この携帯電話機6は、2つのLCD(第1LCD11および第2LCD12)を択一的に使用するよう制御される。つまり、第1LCD11に画像が表示されている間は、第2LCD12は画像表示処理を行わない。逆に、第2LCD12に画像が表示されている間は、第1LCD11は画像表示処理は行わない。
【0058】
2つのLCDが択一的に使用される例としては、携帯電話機6が折り畳み式の電話機である場合が挙げられる。携帯電話機6が折り畳まれている状態では、外側の第1LCD11が使用され、携帯電話機6が開けられ、使用状態となっている場合には、内側の第2LCD12が使用されるといった例である。
【0059】
また、第1の実施の形態と同様に、通話時における番号表示やメール表示などを行う際には、CPU7が16ビットモードで画像表示処理を実行することが可能であるが、本実施の形態においては説明を省略する。
【0060】
<第1LCDの使用時>
図6は、18ビットモードで第1LCD11に対して画像表示を行う場合の画像データの流れを示す図である。18ビットモードで画像表示を行う場合、本実施の形態の携帯電話機6は、画像音声処理CPU81が画像表示制御を行う。もちろん、CPU7が18ビットモードで画像表示制御を行うようにしてもよいが、携帯電話機6の全体制御を行うCPU7の処理負荷を低減させるために、ここでは画像音声処理CPU81が画像表示制御を行うようにしている。
【0061】
画像音声処理CPU81は、第1LCD11に表示させる画像データを生成し、RAM9に格納する。この画像データは、1画素を18ビットで表現した画像データ、つまり、26万色を表現可能な画像データである。
【0062】
画像音声処理CPU81は、生成した18ビットの画像データを画像音声処理CPU81の出力端子G0〜G17から出力する。この18ビットの画像データは、18個の出力端子G0〜G17に接続された18本のデータバスを並列的に転送され、この18本のデータバスに接続されたLCD−I/F82の入力端子B0〜B17に入力される。なお、画像音声処理CPU81とLCD−I/82との間は、18本より多いデータバスが存在する構成であってもよい。
【0063】
また、本実施の形態においては、画像音声処理部3と第1LCD11とを接続するデータバス、すなわち、シフタ83と第1LCD11とを接続するデータバスは9本であり、並列的に転送可能な画像データは9ビットまでである。そこで、LCD−I/F82は、並列的に入力した18ビットの画像データを、9ビットの2つの画像データに分割し、並列的に9ビットの画像データを2回出力する。
【0064】
LCD−I/F82の出力端子C0〜C8から出力された9ビットの画像データは、9個の出力端子C0〜C8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたシフタ83の入力端子D0〜D8に入力される。
【0065】
ここで、本実施の形態においては、シフタ83の18個の出力端子E0〜E17のうち、9個の出力端子E0〜E8には、第1LCD11を接続する9本のデータバスが接続され、他の9個の出力端子E9〜E17には、第2LCD12を接続する9本のデータバスが接続されている。
【0066】
したがって、第1LCD11に画像を出力するために、シフタ83は、入力端子D0〜D8から入力した9ビットの画像データを、入力端子D0〜D8にそれぞれ対応した出力端子E0〜E8からそのまま出力する。つまり、ここでは、シフタ83は、入力端子と出力端子の対応関係を変更することなく、そのまま9ビットの画像データを出力するのである。
【0067】
9ビットの画像データは、9個の出力端子E0〜E8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続された第1LCD11の入力端子H0〜F8に入力される。
【0068】
第1LCD11は、入力端子H0〜H8から入力した9ビットの画像を1回分バッファしておき、2回分の9ビットの画像データから18ビットの画像データを生成し、画面出力するのである。
【0069】
<第2LCDの使用時>
次に、第2LCD12に画像を表示させる場合の処理について説明する。図7は、18ビットモードで第2LCD12に対して画像表示を行う場合の画像データの流れを示す図である。18ビットモードで画像表示を行う場合、本実施の形態の携帯電話機6は、画像音声処理CPU81が画像表示制御を行う。この場合も同様に、CPU7が18ビットモードで画像表示制御を行うようにしてもよい。
【0070】
画像音声処理CPU81は、第2LCD12に表示させる画像データを生成し、RAM9に格納する。この画像データは、1画素を18ビットで表現した画像データ、つまり、26万色を表現可能な画像データである。
【0071】
画像音声処理CPU81は、生成した18ビットの画像データを画像音声処理CPU81の出力端子G0〜G17から出力する。この18ビットの画像データは、18個の出力端子G0〜G17に接続された18本のデータバスを並列的に転送され、この18本のデータバスに接続されたLCD−I/F82の入力端子B0〜B17に入力される。
【0072】
また、本実施の形態において、画像音声処理部3と第2LCD12とを接続するデータバス、すなわち、シフタ83と第2LCD12とを接続するデータバスは9本であり、並列的に転送可能な画像データは9ビットまでである。そこで、LCD−I/F82は、並列的に入力した18ビットの画像データを、9ビットの2つの画像データに分割し、並列的に9ビットの画像データを2回出力する。
【0073】
LCD−I/F82の出力端子C0〜C8から出力された9ビットの画像データは、9個の出力端子C0〜C8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたシフタ83の入力端子D0〜D8に入力される。
【0074】
そして、前述の如く、シフタ83の18個の出力端子E0〜E17のうち、9個の出力端子E9〜E17が、第2LCD12とを接続する9本のデータバスに接続されているので、シフタ83は、入力端子D0〜D8から入力した9ビットの画像データを、出力端子E9〜E17から出力する。つまり、シフタ83は、第2LCD12に画像データを出力する際には、入力端子と出力端子の対応関係を変更してデータ出力するのである。別の言い方をすれば、シフタ83は、入力した画像データを出力するデータバスを任意に選択することが可能である。シフタ83は、出力端子E0〜E17に接続された18本のデータバスの中から9本のデータバスを選択して9ビットの画像データを出力可能としているのである。
【0075】
9ビットの画像データは、9個の出力端子E9〜E17に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続された第2LCD12の入力端子K0〜K8に入力される。
【0076】
第2LCD12は、入力端子K0〜K8から入力した9ビットの画像を1回分バッファしておき、2回分の9ビットの画像データから18ビットの画像データを生成し、画面出力するのである。
【0077】
このように、本実施の形態によれば、画像音声処理部8(画像音声処理LSI)に接続される2つのLCD11,12に対して択一的に画像データを転送することが可能である。
【0078】
そして、第1LCD11と第2LCD12とは、それぞれシフタ83の異なる出力端子に接続されているので、LCD11,12が電気的に分断されている。したがって、第1LCD11に画像データを出力している間は、第2LCD12の電源をOFFとすることが可能である。同様に、第2LCD12に画像データを出力している間は、第1LCD11の電源をOFFとすることが可能である。
【0079】
したがって、第1LCD11に画像表示させる動作状態においては、CPU7(あるいは画像音声処理CPU81)は、第2LCD12の電源をOFFとする制御を実行する。逆に、第2LCD12に画像表示させる動作状態においては、第1LCD11の電源をOFFとする制御を実行することが可能である。
【0080】
以上、第2の実施の形態においては、シフタ83が18個の出力端子E0〜E17を備え、この出力端子を2分して一方を第1LCD11、他方を第2LCD12に接続するようにしたが、シフタ83の出力端子の一部が使用されるような態様であってもよい。たとえば、シフタ83が18個より多い(たとえば24個など)出力端子を備え、その一部として第1LCD11用に9個の出力端子を使用し、第2LCD12用に9個の出力端子を使用するような態様であってもよい。
【0081】
また、第1LCD11あるいは第2LCD12を接続するデータバスの本数が9本より多い態様であってもよい。つまり、実際に流れるデータのビット数よりも多いデータバスで接続されているような態様であってもよい。この場合には、シフタがLCDの仕様にあわせて、適切な出力端子から画像データを出力するように切り替え制御すればよい。
【0082】
また、シフタ83の出力端子数を増やすことにより、3つ以上のLCDを接続するような態様であってもよい。
【0083】
【発明の効果】
以上説明したように、請求項1記載の発明では、シフタが入力端子と出力端子の対応関係を変更して画像データを並列的に出力可能としたので、画像表示装置の仕様にあわせて画像データの出力制御を行うことが可能である。
【0084】
請求項2記載の発明では、画像表示装置を接続する複数のデータバスの中から選択したデータバスに画像データを出力するので、画像表示装置の仕様にあわせて画像データの出力制御を行うことが可能である。
【0085】
請求項3記載の発明では、画像データをいずれかの端部側のデータバスから出力するので、異なる仕様の画像表示装置に対しても適用可能である。
【0086】
請求項4記載の発明では、複数の画像表示装置が接続される構成において、対象となる画像表示装置に画像データを転送可能である。
【0087】
請求項5記載の発明では、異なる画像表示装置は、異なるデータバスに接続されるので、各画像表示装置を電気的に分断することが可能である。
【0088】
請求項6記載の発明では、択一的に1つの画像表示装置に画像を表示させるので、画像表示を行わない画像表示装置に対して画像データが転送されることはない。
【0089】
請求項7記載の発明では、画像表示を行わない画像表示装置の電源をOFFとするので、省電力化を図ることが可能である。
【0090】
請求項8記載の発明では、2つの画像表示装置に対してそれぞれ異なるデータバスを使用して画像データを転送可能である。
【0091】
請求項9記載の発明では、2つの画像表示装置に対して択一的に画像を表示させるので、画像表示を行わない画像表示装置に対して画像データが転送されることはない。
【0092】
請求項10記載の発明では、画像表示を行わない画像表示装置の電源をOFFとするので、省電力化を図ることが可能である。
【0093】
請求項11記載の発明では、画像表示装置は液晶表示装置を含むので、様々な機器に適用可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態にかかる携帯電話機の機能ブロック図である。
【図2】16ビットモードにおける画像データの流れを示す図である。
【図3】第1の仕様のLCDに対して18ビット画像を表示する際の画像データの流れを示す図である。
【図4】第2の仕様のLCDに対して18ビット画像を表示する際の画像データの流れを示す図である。
【図5】本発明の第2の実施の形態にかかる携帯電話機の機能ブロック図である。
【図6】第1LCDに対して18ビット画像を表示する際の画像データの流れを示す図である。
【図7】第2LCDに対して18ビット画像を表示する際の画像データの流れを示す図である。
【図8】異なるモードで動作するLCDにおける入力端子と入力される画像データとの関係を示す図である。
【図9】複数のLCDが接続された従来タイプの画像出力装置を示す図である。
【符号の説明】
1 携帯電話機
3 画像音声処理部(画像音声処理LSI)
5 LCD
31 画像音声処理CPU
32 LCD−I/F
33 シフタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an apparatus for outputting an image to an image display apparatus.
[0002]
[Background]
Some image display devices such as a liquid crystal display device (hereinafter abbreviated as LCD) operate in a plurality of modes. For example, 65,000 colors can be displayed in the 16-bit mode, and 260,000 colors can be displayed in the 18-bit mode.
[0003]
Such an image display device that operates in a plurality of modes is used, for example, in a mobile phone. When making a call, the phone number is displayed, or the mail content is displayed in the 16-bit mode. The moving image is displayed in the 18-bit mode. It is used in applications.
[0004]
On the other hand, some mobile phones include two image display devices. For example, there is a type of foldable mobile phone in which a main image display device is provided on the inside and a smaller image display device is provided on the outside.
[0005]
When the mobile phone is folded, an image is displayed on the outer image display device, and when the mobile phone is opened, an image is displayed on the inner image display device. That is, there is one in which two image display devices alternatively display an image.
[0006]
[Problems to be solved by the invention]
As described above, in the image display device that operates in a plurality of modes, the number of display colors can be changed according to the application. However, the method for realizing these multiple modes may differ depending on the LCD vendor. FIG. 8 is a diagram showing the specifications of the LCDs of two vendors. FIG. 8A shows the specifications of the vendor A LCD, and FIG. 8B shows the specifications of the vendor B LCD. Both vendor A and vendor B LCDs can operate in 16-bit and 18-bit modes.
[0007]
The vendor A and vendor B LCDs each have 18 input terminals X0 to X17 in order to support the 18-bit mode. When operating in the 18-bit mode, all LCDs input 18-bit images from 18 input terminals X0 to X17.
[0008]
On the other hand, when operating in the 16-bit mode, the vendor A LCD inputs 16-bit image data from the 16 input terminals X0 to X15, whereas the vendor B LCD X2 16-bit image data is inputted from 16 input terminals of .about.X17.
[0009]
For this reason, a circuit for outputting image data has to be designed according to the specifications of each vendor's LCD.
[0010]
On the other hand, even in the case where two image display devices are provided and an image is displayed on one image display device as an alternative, an image is displayed on one image display device, the power supply of the other image display device There was a problem that could not be turned off.
[0011]
FIG. 9 is a diagram illustrating a conventional example of an apparatus that outputs image data to two image display apparatuses. The image /
[0012]
Nine data buses are connected to the output terminals Y0 to Y8 of the LCD-I /
[0013]
Then, when displaying an image on the
[0014]
However, when an image is displayed on the
[0015]
Therefore, in view of the above problems, the present invention provides an image output device that can be applied to image display devices having different specifications, and can alternatively turn off the power of the image display device. An object of the present invention is to provide an image output apparatus.
[0016]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention described in
[0017]
According to a second aspect of the present invention, there is provided an apparatus for outputting image data to an image display device, the output means for outputting in parallel N-bit image data to be displayed on the image display device, and the image display device. Are connected to each other by K data buses, input N-bit image data output from the output means, and input N-bit image data to any N data in the K data buses And a shifter that selects a bus and outputs it in parallel.
[0018]
According to a third aspect of the present invention, in the image output apparatus according to the second aspect, the shifter selects N data buses that are continuous from any one of the K data buses. And means for outputting N-bit image data.
[0019]
The invention according to claim 4 is an apparatus for outputting image data to a plurality of image display devices, and N-bit image data to be displayed on one image display device among the plurality of image display devices in parallel. An output means for outputting is connected to the one image display device by L data buses, and the N-bit image data output from the output means is input, and the input N-bit image data is converted to L And a shifter that selects any one of the N data buses from the data bus and outputs the selected data buses in parallel.
[0020]
The invention described in claim 5 is the image output device according to claim 4, wherein the other image display device other than the one image display device is M other than the L data buses. When the N image data is displayed on the other image display device, the M shifter connects to the other image display device. N data buses are selected from the data buses and N-bit image data is output in parallel.
[0021]
According to a sixth aspect of the present invention, in the image output apparatus according to the fifth aspect, only one of the plurality of image display apparatuses displays an image.
[0022]
According to a seventh aspect of the present invention, in the image output device according to the sixth aspect, when outputting image data to any one of the image display devices, control is performed to turn off the power of the other image display devices. Means.
[0023]
The invention according to
[0024]
According to a ninth aspect of the present invention, in the image output device according to the eighth aspect, only one of the one image display device and the other image display device displays an image. Features.
[0025]
According to a tenth aspect of the present invention, in the image output device according to the ninth aspect, when the image data is output to the one image display device, the power of the other image display device is turned off. Means for controlling.
[0026]
According to an eleventh aspect of the present invention, in the image output device according to any one of the first to tenth aspects, the image display device includes a liquid crystal display device.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
{First embodiment}
The first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a functional block diagram of a
[0028]
The image /
[0029]
In addition, the
[0030]
The
[0031]
<16-bit mode>
FIG. 2 is a diagram showing a flow of image data when image display is performed in the 16-bit mode. When displaying an image in the 16-bit mode, in the
[0032]
The
[0033]
The
[0034]
The LCD-I /
[0035]
The
[0036]
The LCD 5 is an LCD that can operate in a 16-bit mode and an 18-bit mode. In the present embodiment, the LCD 5 includes 16 input terminals F0 to F15. Therefore, when operating in the 16-bit mode, it is possible to receive 16-bit image data at a time in parallel by using all the input terminals F0 to F15.
[0037]
The above is the data flow of 16-bit image data, and a 16-bit image is displayed on the LCD 5.
[0038]
<18-bit mode>
FIG. 3 is a diagram showing the flow of image data when displaying an image in the 18-bit mode. When performing image display in the 18-bit mode, in the
[0039]
The image
[0040]
The image and
[0041]
Here, in the present embodiment, there are 16 data buses connecting the audio /
[0042]
The 9-bit image data output from the output terminals C0 to C8 of the LCD-I /
[0043]
Here, the specification of the LCD 5 shown in FIG. 3 will be described. In the 16-bit mode, the LCD 5 is designed to input 16-bit image data transferred through 16 data buses from 16 input terminals F0 to F15 as shown in FIG. On the other hand, when 18-bit image data is input, the 9-bit image data is designed to be received in two portions. At this time, the LCD 5 receives the input terminals F0 to F8 to 9 It is designed to input bit image data.
[0044]
Therefore, the
[0045]
The 9-bit image data is transferred in parallel through nine data buses connected to the nine output terminals E0 to E8, and input to the input terminals F0 to F8 of the LCD 5 connected to the nine data buses. Is done.
[0046]
The LCD 5 buffers the 9-bit image input from the input terminals F0 to F8 once, generates 18-bit image data from the 9-bit image data of two times, and outputs the screen. In this way, the LCD 5 can operate in the 18-bit mode.
[0047]
On the other hand, FIG. 4 shows a data flow when the LCD 5 has another specification.
[0048]
The specifications of the LCD 5 shown in FIG. 4 will be described. In the 16-bit mode, the LCD 5 is designed to input 16-bit image data transferred through 16 data buses from 16 input terminals F0 to F15 as shown in FIG. On the other hand, when inputting 18-bit image data, it is designed to receive 9-bit image data in two portions. At that time, the LCD 5 is connected to the input terminals F7 to F15 to 9 It is designed to input bit image data.
[0049]
Therefore, the
[0050]
In other words, the
[0051]
Nine-bit image data is transferred in parallel through nine data buses connected to nine output terminals E7 to E15, and input to input terminals F7 to F15 of the LCD 5 connected to the nine data buses. Is done.
[0052]
The LCD 5 buffers the 9-bit image input from the input terminals F7 to F15 once, generates 18-bit image data from the 2-bit 9-bit image data, and outputs it to the screen.
[0053]
Thus, according to the present embodiment, even when the specifications of the LCD 5 connected to the image / audio processing unit 3 (image / audio processing LSI) are different, only the correspondence between the input terminal and the output terminal in the
[0054]
{Second Embodiment}
Next, a second embodiment of the present invention will be described. FIG. 5 is a functional block diagram of the mobile phone 6 according to the second embodiment. The mobile phone 6 includes a CPU 7 that performs overall control of the mobile phone 6, an image /
[0055]
The image /
[0056]
In addition, the mobile phone 6 includes function units (such as a microphone and a speaker) related to a voice call, an input operation unit, and the like, but these function units are not illustrated. In the present embodiment, the case where the LCD-I /
[0057]
The mobile phone 6 is controlled so as to alternatively use two LCDs (
[0058]
As an example in which two LCDs are alternatively used, there is a case where the mobile phone 6 is a foldable phone. In this example, the outer
[0059]
As in the first embodiment, the CPU 7 can execute image display processing in the 16-bit mode when performing number display or mail display at the time of a call. The description is omitted.
[0060]
<When using the first LCD>
FIG. 6 is a diagram showing a flow of image data when an image is displayed on the
[0061]
The image
[0062]
The image /
[0063]
In the present embodiment, there are nine data buses connecting the audio /
[0064]
The 9-bit image data output from the output terminals C0 to C8 of the LCD-I /
[0065]
Here, in the present embodiment, nine data buses for connecting the
[0066]
Therefore, in order to output an image to the
[0067]
The 9-bit image data is transferred in parallel through nine data buses connected to the nine output terminals E0 to E8, and input to the input terminals H0 to F8 of the
[0068]
The
[0069]
<When using the second LCD>
Next, a process for displaying an image on the
[0070]
The image
[0071]
The image /
[0072]
In the present embodiment, there are nine data buses connecting the audio /
[0073]
The 9-bit image data output from the output terminals C0 to C8 of the LCD-I /
[0074]
As described above, of the 18 output terminals E0 to E17 of the
[0075]
The 9-bit image data is transferred in parallel through nine data buses connected to the nine output terminals E9 to E17, and input to the input terminals K0 to K8 of the
[0076]
The
[0077]
As described above, according to this embodiment, it is possible to alternatively transfer image data to the two
[0078]
Since the
[0079]
Therefore, in the operation state in which an image is displayed on the
[0080]
As described above, in the second embodiment, the
[0081]
Further, the number of data buses connecting the
[0082]
Further, it is possible to connect three or more LCDs by increasing the number of output terminals of the
[0083]
【The invention's effect】
As described above, according to the first aspect of the present invention, the shifter changes the correspondence between the input terminal and the output terminal so that the image data can be output in parallel. Output control can be performed.
[0084]
According to the second aspect of the present invention, the image data is output to the data bus selected from the plurality of data buses connected to the image display device. Is possible.
[0085]
According to the third aspect of the present invention, since the image data is output from the data bus on either end side, the present invention can be applied to image display apparatuses having different specifications.
[0086]
According to the fourth aspect of the present invention, in a configuration in which a plurality of image display devices are connected, image data can be transferred to the target image display device.
[0087]
According to the fifth aspect of the present invention, since different image display devices are connected to different data buses, each image display device can be electrically separated.
[0088]
According to the sixth aspect of the present invention, since an image is alternatively displayed on one image display device, image data is not transferred to an image display device that does not perform image display.
[0089]
According to the seventh aspect of the invention, the power of the image display device that does not perform image display is turned off, so that power saving can be achieved.
[0090]
According to the eighth aspect of the present invention, image data can be transferred to the two image display apparatuses using different data buses.
[0091]
According to the ninth aspect of the present invention, since the image is selectively displayed on the two image display devices, the image data is not transferred to the image display device that does not perform the image display.
[0092]
In the tenth aspect of the invention, the power of the image display device that does not perform image display is turned off, so that power saving can be achieved.
[0093]
In the invention described in
[Brief description of the drawings]
FIG. 1 is a functional block diagram of a mobile phone according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a flow of image data in a 16-bit mode.
FIG. 3 is a diagram illustrating a flow of image data when an 18-bit image is displayed on an LCD having a first specification.
FIG. 4 is a diagram illustrating a flow of image data when an 18-bit image is displayed on a second specification LCD.
FIG. 5 is a functional block diagram of a mobile phone according to a second embodiment of the present invention.
FIG. 6 is a diagram illustrating a flow of image data when an 18-bit image is displayed on the first LCD.
FIG. 7 is a diagram illustrating a flow of image data when an 18-bit image is displayed on the second LCD.
FIG. 8 is a diagram showing a relationship between input terminals and input image data in an LCD operating in different modes.
FIG. 9 is a diagram showing a conventional type image output apparatus to which a plurality of LCDs are connected.
[Explanation of symbols]
1 Mobile phone
3 Image / Audio Processing Unit (Image / Audio Processing LSI)
5 LCD
31 Image / audio processing CPU
32 LCD-I / F
33 Shifter
Claims (11)
前記画像表示装置に表示させるNビットの画像データを並列的に出力する出力手段と、
前記出力手段から出力されたNビットの画像データを並列的に入力する入力端子と前記入力端子と1対1に対応した出力端子とを備えるシフタと、を備え、
前記シフタは、
Nビットの画像データを入力した際、前記入力端子と前記出力端子との対応関係を変更して、Nビットの画像データを前記画像表示装置に対して並列的に出力する手段、を含むことを特徴とする画像出力装置。An apparatus for outputting image data to an image display apparatus,
Output means for outputting in parallel N-bit image data to be displayed on the image display device;
An input terminal for inputting N-bit image data output from the output means in parallel; and a shifter including an output terminal corresponding to the input terminal on a one-to-one basis;
The shifter is
Means for changing the correspondence between the input terminal and the output terminal when N-bit image data is input, and outputting the N-bit image data in parallel to the image display device. A featured image output device.
前記画像表示装置に表示させるNビットの画像データを並列的に出力する出力手段と、
前記画像表示装置とK本のデータバスで接続され、前記出力手段から出力されたNビットの画像データを入力するとともに、入力したNビットの画像データをK本のデータバスの中のいずれかのN本のデータバスを選択して並列的に出力するシフタと、を備えることを特徴とする画像出力装置。An apparatus for outputting image data to an image display apparatus,
Output means for outputting in parallel N-bit image data to be displayed on the image display device;
Connected to the image display device by K data buses, inputs N-bit image data output from the output means, and inputs the N-bit image data to any one of the K data buses. An image output apparatus comprising: a shifter that selects N data buses and outputs the data buses in parallel.
前記シフタは、
K本のデータバスの中の、いずれかの端部側から連続するN本のデータバスを選択して、Nビットの画像データを出力する手段、を含むことを特徴とする画像出力装置。The image output apparatus according to claim 2,
The shifter is
An image output apparatus comprising: means for selecting N data buses continuous from any one of the K data buses and outputting N-bit image data.
複数の画像表示装置のうち一の画像表示装置に表示させるNビットの画像データを並列的に出力する出力手段と、
前記一の画像表示装置とL本のデータバスで接続され、前記出力手段から出力されたNビットの画像データを入力するとともに、入力したNビットの画像データをL本のデータバスの中のいずれかのN本のデータバスを選択して並列的に出力するシフタと、を備えることを特徴とする画像出力装置。A device that outputs image data to a plurality of image display devices,
Output means for outputting in parallel N-bit image data to be displayed on one of the plurality of image display devices;
The N image data output from the output means is input to the one image display device via L data buses, and the input N bit image data is input to any of the L data buses. And a shifter that selects the N data buses and outputs them in parallel.
前記一の画像表示装置以外の他の一の画像表示装置は、前記L本のデータバス以外の他のM本のデータバスによって前記シフタに接続されており、前記他の一の画像表示装置にNビットの画像データを表示させる際には、前記シフタが当該他の一の画像表示装置へと至るM本のデータバスの中からn本のデータバスを選択して並列的にNビットの画像データを出力することを特徴とする画像出力装置。The image output device according to claim 4,
The other image display device other than the one image display device is connected to the shifter by M data buses other than the L data buses, and is connected to the other image display device. When displaying N-bit image data, the shifter selects n data buses from the M data buses leading to the other image display device, and the N-bit image is parallelly selected. An image output apparatus for outputting data.
前記複数の画像表示装置は、択一的にいずれか画像表示装置のみが画像を表示することを特徴とする画像出力装置。The image output apparatus according to claim 5, wherein
The image output apparatus characterized in that the image display apparatus alternatively displays only one of the plurality of image display apparatuses.
いずれかの画像表示装置に画像データを出力する際には、その他の画像表示装置の電源をOFFとするよう制御する手段、を備えることを特徴とする画像出力装置。The image output apparatus according to claim 6, further comprising:
An image output apparatus comprising: means for controlling the power of other image display apparatuses to be turned off when outputting image data to any one of the image display apparatuses.
Nビットの画像データを並列的に出力する出力手段と、
一方の画像表示装置に接続されるP本のデータバスと、他方の画像表示装置に接続されるQ本のデータバスとがそれぞれ接続されたシフタと、を備え、
前記シフタは、前記一方の画像表示装置にNビットの画像データを出力する際には、前記出力手段が出力したNビットの画像データを、前記P本のデータバスの中から選択したN本のデータバスに出力し、前記他方の画像表示装置にNビットの画像データを出力する際には、前記出力手段が出力したNビットの画像データを、前記Q本のデータバスの中から選択したN本のデータバスに出力するよう切り替えることを特徴とする画像出力装置。A device that outputs image data to two image display devices,
Output means for outputting N-bit image data in parallel;
A shifter to which P data buses connected to one image display device and Q data buses connected to the other image display device are respectively connected;
When the shifter outputs N-bit image data to the one image display device, the N-bit image data output from the output means is selected from the P data buses. When outputting to the data bus and outputting the N-bit image data to the other image display device, the N-bit image data output from the output means is selected from the Q data buses. An image output apparatus that switches to output to a data bus of a book.
前記一の画像表示装置と前記他の画像表示装置とは、択一的にいずれか一方のみが画像を表示することを特徴とする画像出力装置。The image output apparatus according to claim 8, wherein
An image output apparatus characterized in that only one of the one image display apparatus and the other image display apparatus displays an image.
前記一方の画像表示装置に画像データを出力する際には、前記他方の画像表示装置の電源をOFFとするよう制御する手段、を備えることを特徴とする画像出力装置。The image output apparatus according to claim 9, further comprising:
An image output apparatus comprising: means for controlling to turn off the power of the other image display apparatus when outputting image data to the one image display apparatus.
前記画像表示装置は、
液晶表示装置、を含むことを特徴とする画像出力装置。The image output device according to any one of claims 1 to 10,
The image display device includes:
An image output device comprising a liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192748A JP5207330B2 (en) | 2003-07-07 | 2003-07-07 | Image output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192748A JP5207330B2 (en) | 2003-07-07 | 2003-07-07 | Image output device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005031125A true JP2005031125A (en) | 2005-02-03 |
JP5207330B2 JP5207330B2 (en) | 2013-06-12 |
Family
ID=34204446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003192748A Expired - Fee Related JP5207330B2 (en) | 2003-07-07 | 2003-07-07 | Image output device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207330B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008242209A (en) * | 2007-03-28 | 2008-10-09 | Casio Comput Co Ltd | Lcd data transfer system |
JP2014534454A (en) * | 2011-09-30 | 2014-12-18 | インテル コーポレイション | Shared configurable physical layer |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632244U (en) * | 1979-08-16 | 1981-03-30 | ||
JPS62232062A (en) * | 1986-04-02 | 1987-10-12 | Nec Corp | Bus width controller |
JPS62251828A (en) * | 1986-04-23 | 1987-11-02 | Nec Corp | Image display system |
JPH03127093A (en) * | 1989-10-12 | 1991-05-30 | Internatl Business Mach Corp <Ibm> | Display system |
JPH0594277A (en) * | 1991-10-02 | 1993-04-16 | Toshiba Corp | Portable computer equipped with function for supporting plural kinds of flat panel displays |
JPH07311638A (en) * | 1992-01-24 | 1995-11-28 | Haru Kenkyusho:Kk | Signal switching device |
JPH08160906A (en) * | 1994-12-06 | 1996-06-21 | Komatsu Ltd | Display interface device |
JPH11175045A (en) * | 1997-12-16 | 1999-07-02 | Matsushita Joho System Kk | Multiscreen video display controller and its control method |
JPH11272250A (en) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | Computer system |
WO2001042903A1 (en) * | 1999-12-07 | 2001-06-14 | Hitachi, Ltd. | Data processing apparatus and data processing system |
JP2001195343A (en) * | 2000-01-13 | 2001-07-19 | Matsushita Electric Ind Co Ltd | Data bus selection method and microprocessor |
JP2001236033A (en) * | 2000-02-21 | 2001-08-31 | Hitachi Ltd | Information processor and liquid crystal display controller |
JP2003076344A (en) * | 2001-09-06 | 2003-03-14 | Toshiba Corp | Shift register type lcd control circuit |
JP2003140623A (en) * | 2001-11-06 | 2003-05-16 | Sony Corp | Portable information terminal device and information processing method, recording medium, and program |
JP2003167568A (en) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | Display controller and display control method |
-
2003
- 2003-07-07 JP JP2003192748A patent/JP5207330B2/en not_active Expired - Fee Related
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632244U (en) * | 1979-08-16 | 1981-03-30 | ||
JPS62232062A (en) * | 1986-04-02 | 1987-10-12 | Nec Corp | Bus width controller |
JPS62251828A (en) * | 1986-04-23 | 1987-11-02 | Nec Corp | Image display system |
JPH03127093A (en) * | 1989-10-12 | 1991-05-30 | Internatl Business Mach Corp <Ibm> | Display system |
JPH0594277A (en) * | 1991-10-02 | 1993-04-16 | Toshiba Corp | Portable computer equipped with function for supporting plural kinds of flat panel displays |
JPH07311638A (en) * | 1992-01-24 | 1995-11-28 | Haru Kenkyusho:Kk | Signal switching device |
JPH08160906A (en) * | 1994-12-06 | 1996-06-21 | Komatsu Ltd | Display interface device |
JPH11175045A (en) * | 1997-12-16 | 1999-07-02 | Matsushita Joho System Kk | Multiscreen video display controller and its control method |
JPH11272250A (en) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | Computer system |
WO2001042903A1 (en) * | 1999-12-07 | 2001-06-14 | Hitachi, Ltd. | Data processing apparatus and data processing system |
JP2001195343A (en) * | 2000-01-13 | 2001-07-19 | Matsushita Electric Ind Co Ltd | Data bus selection method and microprocessor |
JP2001236033A (en) * | 2000-02-21 | 2001-08-31 | Hitachi Ltd | Information processor and liquid crystal display controller |
JP2003076344A (en) * | 2001-09-06 | 2003-03-14 | Toshiba Corp | Shift register type lcd control circuit |
JP2003140623A (en) * | 2001-11-06 | 2003-05-16 | Sony Corp | Portable information terminal device and information processing method, recording medium, and program |
JP2003167568A (en) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | Display controller and display control method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008242209A (en) * | 2007-03-28 | 2008-10-09 | Casio Comput Co Ltd | Lcd data transfer system |
JP2014534454A (en) * | 2011-09-30 | 2014-12-18 | インテル コーポレイション | Shared configurable physical layer |
Also Published As
Publication number | Publication date |
---|---|
JP5207330B2 (en) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4200942B2 (en) | Display controller, electronic device, and image data supply method | |
US20060194613A1 (en) | Communication terminal apparatus | |
JP2006195170A (en) | Controller driver and liquid crystal display device using the driver | |
JP2006251861A (en) | Image processing apparatus, image processing method, display controller, and electronic apparatus | |
JP2009265679A (en) | Common voltage generator, display device including the same, and common voltage generation method | |
TWI459346B (en) | Display apparatus | |
US7573438B2 (en) | Display device and portable electronic device | |
JP5207330B2 (en) | Image output device | |
JP4922438B2 (en) | Expansion unit | |
JP4255567B2 (en) | Mobile phone equipment | |
JP2004260603A (en) | Digital/analog converter, display panel drive circuit using the same, and display device | |
JP2004004796A (en) | Image processor | |
JP5289593B2 (en) | Expansion unit | |
JP2004253844A (en) | Portable telephone | |
JP2000029443A (en) | Screen driver provided with animation circuit | |
JP2007108602A (en) | Screensaver display method of panel display device | |
JP3904243B2 (en) | Image processing apparatus and method | |
JP4024594B2 (en) | Color signal synthesis circuit and method | |
JP3844072B2 (en) | Semiconductor integrated circuit device, microcomputer and electronic device | |
JP4670403B2 (en) | Image processing apparatus, image processing method, display controller, and electronic apparatus | |
JP4260863B2 (en) | Color signal synthesis circuit | |
JP2008009251A (en) | Electro-optical device, electronic equipment, and drive control program | |
JP2000270207A (en) | Image processor and display device using it | |
JP4745627B2 (en) | Image processing device | |
KR200306804Y1 (en) | Mobile Communication Terminal for Active Screen Composition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5207330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |