JP5207330B2 - Image output device - Google Patents

Image output device Download PDF

Info

Publication number
JP5207330B2
JP5207330B2 JP2003192748A JP2003192748A JP5207330B2 JP 5207330 B2 JP5207330 B2 JP 5207330B2 JP 2003192748 A JP2003192748 A JP 2003192748A JP 2003192748 A JP2003192748 A JP 2003192748A JP 5207330 B2 JP5207330 B2 JP 5207330B2
Authority
JP
Japan
Prior art keywords
image
lcd
data
bit
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003192748A
Other languages
Japanese (ja)
Other versions
JP2005031125A (en
Inventor
孝司 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2003192748A priority Critical patent/JP5207330B2/en
Publication of JP2005031125A publication Critical patent/JP2005031125A/en
Application granted granted Critical
Publication of JP5207330B2 publication Critical patent/JP5207330B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、画像表示装置に対して画像を出力する装置に関する。  The present invention relates to an apparatus for outputting an image to an image display apparatus.

液晶表示装置(以下、LCDと略す。)などの画像表示装置には、複数のモードで動作するものが存在する。例えば、16ビットモードでは6万5千色を表示可能とし、18ビットモードでは26万色を表示可能とするようなものである。  Some image display devices such as a liquid crystal display device (hereinafter abbreviated as LCD) operate in a plurality of modes. For example, 65,000 colors can be displayed in the 16-bit mode, and 260,000 colors can be displayed in the 18-bit mode.

このように複数のモードで動作する画像表示装置は、たとえば携帯電話に用いられる。電話をかける際に、電話番号を表示するような場合や、メールの内容を表示させる場合には16ビットモードで動作させ、動画像を表示させるような場合には18ビットモードで動作させるなどの用途で用いられているのである。  Such an image display device that operates in a plurality of modes is used, for example, in a mobile phone. When making a call, the phone number is displayed, or the mail content is displayed in the 16-bit mode. The moving image is displayed in the 18-bit mode. It is used in applications.

一方、携帯電話の中には、画像表示装置を2つ備えたものが存在する。たとえば、折り畳み式の携帯電話において、内側にメインの画像表示装置が備えられ、外側に小さめの画像表示装置が備えられたタイプのものが存在する。  On the other hand, some mobile phones include two image display devices. For example, there is a type of foldable mobile phone in which a main image display device is provided on the inside and a smaller image display device is provided on the outside.

そして、携帯電話が折り畳まれた際には、外側の画像表示装置に画像が表示され、携帯電話を開けた際には、内側の画像表示装置に画像が表示される。つまり、2つの画像表示装置が択一的に画像を表示するものが存在する。  When the mobile phone is folded, an image is displayed on the outer image display device, and when the mobile phone is opened, an image is displayed on the inner image display device. That is, there is one in which two image display devices alternatively display an image.

発明が解決しようとする課題Problems to be solved by the invention

上記のように複数モードで動作する画像表示装置では、用途に応じて表示色数を変更することが可能である。ところが、LCDベンダーによって、これら複数モードの実現方法が異なる場合がある。図8は、2つのベンダーのLCDの仕様を示す図である。図8(A)は、ベンダーAのLCD、図8(B)はベンダーBのLCDの仕様を示している。ベンダーAおよびベンダーBのLCDは、いずれも16ビットモードと18ビットモードで動作可能である。  As described above, in the image display device that operates in a plurality of modes, the number of display colors can be changed according to the application. However, the method for realizing these multiple modes may differ depending on the LCD vendor. FIG. 8 is a diagram showing the specifications of the LCDs of two vendors. FIG. 8A shows the specifications of the vendor A LCD, and FIG. 8B shows the specifications of the vendor B LCD. Both vendor A and vendor B LCDs can operate in 16-bit and 18-bit modes.

ベンダーAおよびベンダーBのLCDはいずれも、18ビットモードに対応するために18個の入力端子X0〜X17を備えている。そして、18ビットモードで動作する場合には、いずれのLCDもX0〜X17の18個の入力端子から18ビットの画像を入力する。  The vendor A and vendor B LCDs each have 18 input terminals X0 to X17 in order to support the 18-bit mode. When operating in the 18-bit mode, all LCDs input 18-bit images from 18 input terminals X0 to X17.

これに対して、16ビットのモードで動作する場合、ベンダーAのLCDは、X0〜X15の16個の入力端子から16ビットの画像データを入力するのに対して、ベンダーBのLCDは、X2〜X17の16個の入力端子から16ビットの画像データを入力するのである。  On the other hand, when operating in the 16-bit mode, the vendor A LCD inputs 16-bit image data from the 16 input terminals X0 to X15, whereas the vendor B LCD X2 16-bit image data is inputted from 16 input terminals of .about.X17.

このため、画像データを出力する回路は、各ベンダーのLCDの仕様にあわせた設計を行う必要があった。  For this reason, a circuit for outputting image data has to be designed according to the specifications of each vendor's LCD.

一方、画像表示装置を2つ備え、択一的に一方の画像表示装置に画像を表示させる機器において、一方の画像表示装置に画像を表示させている場合にも、他方の画像表示装置の電源をOFFにできないという問題があった。  On the other hand, even in the case where two image display devices are provided and an image is displayed on one image display device as an alternative, an image is displayed on one image display device, the power supply of the other image display device There was a problem that could not be turned off.

図9は、2つの画像表示装置に画像データを出力する装置の従来例を示す図である。画像音声処理部100は、画像音声処理CPU101を備え、画像音声処理を専用に行うLSIである。画像音声処理CPU101が生成した画像データは、LCD−I/F102を介して出力される。  FIG. 9 is a diagram illustrating a conventional example of an apparatus that outputs image data to two image display apparatuses. The image / audio processing unit 100 is an LSI that includes an image / audio processing CPU 101 and performs image / audio processing exclusively. The image data generated by the image / sound processing CPU 101 is output via the LCD-I / F 102.

LCD−I/F102の出力端子Y0〜Y8には、9本のデータバスが接続されている。この9本のデータバスは、各データバスが途中で分岐し、一方の9本のデータバスは、第1LCD110の入力端子Y0〜Y8に接続され、他方の9本のデータバスは、第2LCD120の入力端子Y0〜Y8に接続されている。  Nine data buses are connected to the output terminals Y0 to Y8 of the LCD-I / F 102. Each of the nine data buses branches in the middle, and one of the nine data buses is connected to the input terminals Y0 to Y8 of the first LCD 110, and the other nine data buses are connected to the second LCD 120. The input terminals Y0 to Y8 are connected.

そして、第1LCD110に画像を表示させる際には、画像音声処理CPU101から第1LCD110に対して画像表示指示を送出することによって、第1LCD110は、受信する画像データの出力処理を行う。この時、第2LCD120には画像音声処理CPU101よりイネーブル信号が送出されるので、表示処理は行われない。逆に、第2LCD120に画像を表示させる際には、第1LCD110にイネーブル信号が送出される。  Then, when displaying an image on the first LCD 110, the first LCD 110 performs an output process of the received image data by sending an image display instruction from the image sound processing CPU 101 to the first LCD 110. At this time, since the enable signal is sent from the image / sound processing CPU 101 to the second LCD 120, display processing is not performed. Conversely, when an image is displayed on the second LCD 120, an enable signal is sent to the first LCD 110.

ところが、第1LCD110に画像を表示させている場合に、第2LCD120の電源をOFFとすると、第2LCD120側に電流が吸い込まれる現象が発生するため、第1LCD110に画像を表示させている場合にも、第2LCD120の電源をOFFとすることができなかった。同様に、第2LCD120に画像を表示させている場合にも、第1LCD110の電源をOFFとすることができなかった。  However, when an image is displayed on the first LCD 110, if the power of the second LCD 120 is turned off, a phenomenon that current is sucked into the second LCD 120 occurs. Therefore, even when an image is displayed on the first LCD 110, The power of the second LCD 120 could not be turned off. Similarly, even when an image is displayed on the second LCD 120, the power of the first LCD 110 cannot be turned off.

そこで、本発明は前記問題点に鑑み、仕様の異なる画像表示装置に対しても適用可能な画像出力装置を提供すること、および、択一的に画像表示装置の電源をOFFすることを可能とした画像出力装置を提供することを目的とする。  Therefore, in view of the above problems, the present invention provides an image output device that can be applied to image display devices having different specifications, and can alternatively turn off the power of the image display device. An object of the present invention is to provide an image output apparatus.

課題を解決するための手段Means for solving the problem

【課題を解決するための手段】
請求項記載の発明は、2つの画像表示装置に対して画像データを出力する装置であって、Nビットの画像データを並列的に出力する出力手段と、一方の画像表示装置に接続されるP(>N)本のデータバスと、他方の画像表示装置に接続されるQ(>N)本のデータバスとがそれぞれ接続されたシフタと、を備え、前記シフタは、前記一方の画像表示装置にNビットの画像データを出力する際には、前記出力手段が出力したNビットの画像データを、前記P本のデータバスの中の複数種のN本のデータバスのうちの一つである第1の選択データバス群を選択して並列的に出力し、前記他方の画像表示装置にNビットの画像データを出力する際には、前記出力手段が出力したNビットの画像データを、前記Q本のデータバスの中の複数種のN本のデータバスのうちの一つである第2の選択データバス群を選択して並列的に出力するよう切り替え、前記一の画像表示装置と前記他の画像表示装置とは、択一的にいずれか一方のみが画像を表示し、前記一方の画像表示装置に画像データを出力する際には、前記他方の画像表示装置の電源をOFFとするよう制御する手段を備え、前記第1の選択データバス群と前記第2の選択データバス群とは互いに重複することなく異なることを特徴とする。
[Means for Solving the Problems]
The invention according to claim 1 is an apparatus for outputting image data to two image display apparatuses, and is connected to an output means for outputting N-bit image data in parallel and one of the image display apparatuses. A shifter to which P (> N) data buses and Q (> N) data buses connected to the other image display device are connected, respectively. When outputting N-bit image data to the apparatus, the N-bit image data output from the output means is output by one of a plurality of N data buses among the P data buses. When a certain first selected data bus group is selected and output in parallel, and N-bit image data is output to the other image display device, the N-bit image data output by the output means is Multiple types of N in the Q data buses Switching so that the data to select the second selection data bus group is one of a bus outputs in parallel, said as one of the image display device and the other image display device, one alternatively When only one of them displays an image and the image data is output to the one image display device, the first selection data includes means for controlling to turn off the power of the other image display device. The bus group and the second selected data bus group are different from each other without overlapping each other.

請求項記載の発明は、請求項1記載の画像出力装置において、前記画像表示装置は、液晶表示装置、を含むことを特徴とする。 According to a second aspect of the invention, in the image output apparatus according to claim 1 Symbol placement, the image display device is characterized by including a liquid crystal display device.

{第1の実施の形態}
以下、図面を参照しつつ本発明の第1の実施の形態について説明する。図1は、第1の実施の形態にかかる携帯電話機1の機能ブロック図を示している。携帯電話機1は、携帯電話機1の全体制御を行うCPU2、画像音声処理部3、RAM4、LCD5を備えている。
{First embodiment}
The first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a functional block diagram of a mobile phone 1 according to the first embodiment. The cellular phone 1 includes a CPU 2 that performs overall control of the cellular phone 1, an image / audio processing unit 3, a RAM 4, and an LCD 5.

画像音声処理部3は、集積回路(LSI)として構成されており、画像音声処理CPU31、LCD−I/F32、シフタ33等を備えている。画像音声処理部3は、携帯電話機1がダウンロードした動画を再生する機能や、和音着信メロディーを再生する機能などを備えている。  The image / audio processing unit 3 is configured as an integrated circuit (LSI), and includes an image / audio processing CPU 31, an LCD-I / F 32, a shifter 33, and the like. The image / audio processing unit 3 has a function of playing back a moving image downloaded by the mobile phone 1 and a function of playing back a chord ringing melody.

この他、携帯電話機1は、音声通話に関わる機能部(マイク、スピーカ等)や、入力操作部等を備えているが、これら各機能部は図示省略している。なお、本実施の形態においては、本発明の主要部であるLCD−I/F32およびシフタ33が画像音声処理LSIに組み込まれている場合を例に説明しているが、本発明の主要部が画像専用処理LSIに組み込まれているような態様でもよい。また、必ずしも画像音声処理CPU31(あるいは画像処理CPU)と同一のLSIチップ内に配置される構成である必要もない。  In addition, the mobile phone 1 includes function units (such as a microphone and a speaker) related to a voice call, an input operation unit, and the like, but these function units are not illustrated. In the present embodiment, the case where the LCD-I / F 32 and the shifter 33, which are the main parts of the present invention, are incorporated in the image / audio processing LSI is described as an example. It may be an aspect in which it is incorporated in an image-dedicated processing LSI. Further, it is not always necessary that the image / audio processing CPU 31 (or the image processing CPU) is arranged in the same LSI chip.

この携帯電話機1は、通話時における番号表示やメール表示などを行う際には、16ビットモードで画像表示を行う。すなわち、LCD5に対して6万5千色の画像を表示するモードで動作する。一方、動画像を表示させる場合には、18ビットモードで動作する。すなわち、LCD5に対して26万色の画像を表示するモードで動作する。  The mobile phone 1 displays an image in a 16-bit mode when performing number display or mail display during a call. That is, it operates in a mode in which an image of 65,000 colors is displayed on the LCD 5. On the other hand, when displaying a moving image, it operates in the 18-bit mode. That is, it operates in a mode for displaying an image of 260,000 colors on the LCD 5.

<16ビットモード>
図2は、16ビットモードで画像表示を行う場合の画像データの流れを示す図である。16ビットモードで画像表示を行う場合、本実施の形態の携帯電話機1は、CPU2が画像表示制御を行う。
<16-bit mode>
FIG. 2 is a diagram showing a flow of image data when image display is performed in the 16-bit mode. When displaying an image in the 16-bit mode, in the mobile phone 1 of the present embodiment, the CPU 2 performs image display control.

CPU2は、LCD5に表示させる画像データを生成し、CPU2周辺のRAAM等に格納する。この画像データは、1画素を16ビットで表現した画像データ、つまり、6万5千色を表現可能な画像データである。  The CPU 2 generates image data to be displayed on the LCD 5 and stores it in a RAAM or the like around the CPU 2. This image data is image data expressing one pixel in 16 bits, that is, image data capable of expressing 65,000 colors.

CPU2は、生成した16ビットの画像データをCPU2の出力端子A0〜A15から出力する。この16ビットの画像データは、16個の出力端子A0〜A15に接続された16本のデータバスを並列的に転送され、この16本のデータバスに接続されたLCD−I/F32の入力端子B0〜B15に入力される。なお、本実施の形態において、CPU2とLCD−I/F32の間は、16本のデータバスで接続されているものとする。  The CPU 2 outputs the generated 16-bit image data from the output terminals A0 to A15 of the CPU 2. The 16-bit image data is transferred in parallel through 16 data buses connected to the 16 output terminals A0 to A15, and the input terminal of the LCD-I / F 32 connected to the 16 data buses. Input to B0 to B15. In the present embodiment, it is assumed that the CPU 2 and the LCD-I / F 32 are connected by 16 data buses.

LCD−I/F32は、入力端子B0〜B15から入力した16ビットの画像データを、入力端子B0〜B15にそれぞれ対応した出力端子C0〜C15から出力する。16ビットの画像データは、16個の出力端子C0〜C15に接続された16本のデータバスを並列的に転送され、この16本のデータバスに接続されたシフタ33の入力端子D0〜D15に入力される。なお、LCD−I/F32とシフタ33との間には、実際には、16本より多いデータバスが存在している構成でもよい。ここでは、少なくとも16本のデータバスが存在していればよい。  The LCD-I / F 32 outputs 16-bit image data input from the input terminals B0 to B15 from the output terminals C0 to C15 corresponding to the input terminals B0 to B15, respectively. The 16-bit image data is transferred in parallel through 16 data buses connected to the 16 output terminals C0 to C15, and input to the input terminals D0 to D15 of the shifter 33 connected to the 16 data buses. Entered. In practice, there may be a configuration in which more than 16 data buses exist between the LCD-I / F 32 and the shifter 33. Here, it is sufficient that at least 16 data buses exist.

シフタ33は、入力端子D0〜D15から入力した16ビットの画像データを、入力端子D0〜D15にそれぞれ対応した出力端子E0〜E15から出力する。このように、この16ビットモードでは、シフタ33は入力端子と出力端子の対応関係を変更することはない。つまり、入力端子から入力した画像データのデータ順は変更されることなく、それぞれ対応した出力端子からそのまま出力されるのである。16ビットの画像データは、16個の出力端子E0〜E15に接続された16本のデータバスを並列的に転送され、この16本のデータバスに接続されたLCD5の入力端子F0〜F15に入力される。  The shifter 33 outputs 16-bit image data input from the input terminals D0 to D15 from output terminals E0 to E15 corresponding to the input terminals D0 to D15, respectively. Thus, in this 16-bit mode, the shifter 33 does not change the correspondence between the input terminal and the output terminal. That is, the data order of the image data input from the input terminal is output as it is from the corresponding output terminal without being changed. 16-bit image data is transferred in parallel through 16 data buses connected to 16 output terminals E0 to E15, and input to input terminals F0 to F15 of LCD 5 connected to the 16 data buses. Is done.

LCD5は、16ビットモードおよび18ビットモードで動作可能なLCDであるが、本実施の形態においてLCD5は、16個の入力端子F0〜F15を備えているものとする。したがって、16ビットモードで動作する際には、全ての入力端子F0〜F15を利用することによって、16ビットの画像データを並列的に一度で受信することが可能である。  The LCD 5 is an LCD that can operate in a 16-bit mode and an 18-bit mode. In the present embodiment, the LCD 5 includes 16 input terminals F0 to F15. Therefore, when operating in the 16-bit mode, it is possible to receive 16-bit image data at a time in parallel by using all the input terminals F0 to F15.

以上が、16ビットの画像データのデータの流れであり、LCD5には、16ビットの画像が表示されるのである。  The above is the data flow of 16-bit image data, and a 16-bit image is displayed on the LCD 5.

<18ビットモード>
図3は、18ビットモードで画像表示を行う場合の画像データの流れを示す図である。18ビットモードで画像表示を行う場合、本実施の形態の携帯電話機1は、画像音声処理CPU31が画像表示制御を行う。もちろん、CPU2によって18ビットモードの画像表示制御を行うようにしてもよい。18ビットモードにおいて画像音声処理CPU31が画像表示制御を行うようにしているのは、CPU2の負荷を低減させるためである。特に、本実施の形態においては、CPU2とLCD−I/F32とを接続するデータバスの本数は16本であるため、18ビットの画像データを転送するために9ビットのデータ転送を2回行う必要がある。このような処理をCPU2に行わせた場合、CPU2へのアクセス回数も倍となり、処理負荷が高くなるからである。このようにして、携帯電話機1の全体制御を行うCPU2に対する負荷を低減させている。
<18-bit mode>
FIG. 3 is a diagram showing the flow of image data when displaying an image in the 18-bit mode. When performing image display in the 18-bit mode, in the mobile phone 1 of the present embodiment, the image / sound processing CPU 31 performs image display control. Of course, the CPU 2 may perform image display control in the 18-bit mode. The reason why the audio / video processing CPU 31 performs image display control in the 18-bit mode is to reduce the load on the CPU 2. In particular, in the present embodiment, since the number of data buses connecting the CPU 2 and the LCD-I / F 32 is 16, 9-bit data transfer is performed twice in order to transfer 18-bit image data. There is a need. This is because when the CPU 2 performs such processing, the number of accesses to the CPU 2 is doubled and the processing load increases. In this way, the load on the CPU 2 that performs overall control of the mobile phone 1 is reduced.

画像音声処理CPU31は、LCD5に表示させる画像データを生成し、RAM4に格納する。この画像データは、1画素を18ビットで表現した画像データ、つまり、26万色を表現可能な画像データである。  The image sound processing CPU 31 generates image data to be displayed on the LCD 5 and stores it in the RAM 4. This image data is image data expressing one pixel with 18 bits, that is, image data capable of expressing 260,000 colors.

画像音声処理CPU31は、生成した18ビットの画像データを画像音声処理CPU31の出力端子G0〜G17から出力する。この18ビットの画像データは、18個の出力端子G0〜G17に接続された18本のデータバスを並列的に転送され、この18本のデータバスに接続されたLCD−I/F32の入力端子B0〜B17に入力される。なお、画像音声処理CPU31とLCD−I/F32との間は、18本より多いデータバスが存在する構成であってもよい。ここでは、少なくとも18本のデータバスが存在すればよい。  The image and sound processing CPU 31 outputs the generated 18-bit image data from the output terminals G0 to G17 of the image and sound processing CPU 31. The 18-bit image data is transferred in parallel through 18 data buses connected to 18 output terminals G0 to G17, and the input terminal of the LCD-I / F 32 connected to the 18 data buses. Input to B0 to B17. Note that there may be a configuration in which more than 18 data buses exist between the image / sound processing CPU 31 and the LCD-I / F 32. Here, it is sufficient that at least 18 data buses exist.

ここで、本実施の形態においては、画像音声処理部3とLCD5を接続するデータバス、すなわち、シフタ33とLCD5を接続するデータバスは16本であり、並列的に転送可能な画像データは16ビットまでである。そこで、LCD−I/F32は、並列的に入力した18ビットの画像データを、9ビットの2つの画像データに分割し、並列的に9ビットの画像データを2回出力する。  Here, in the present embodiment, there are 16 data buses connecting the audio / video processing unit 3 and the LCD 5, that is, 16 data buses connecting the shifter 33 and the LCD 5, and 16 image data can be transferred in parallel. Up to a bit. Therefore, the LCD-I / F 32 divides the 18-bit image data input in parallel into two 9-bit image data, and outputs the 9-bit image data twice in parallel.

LCD−I/F32の出力端子C0〜C8から出力された9ビットの画像データは、9個の出力端子C0〜C8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたシフタ33の入力端子D0〜D8に入力される。  The 9-bit image data output from the output terminals C0 to C8 of the LCD-I / F 32 is transferred in parallel through nine data buses connected to the nine output terminals C0 to C8. The data is input to input terminals D0 to D8 of the shifter 33 connected to the data bus.

ここで、図3で示しているLCD5の仕様について説明する。LCD5は、16ビットモードにおいては、図2で示したように、16本のデータバスを転送されてきた16ビットの画像データを16個の入力端子F0〜F15から入力するよう設計されている。これに対して、18ビットの画像データを入力する際には、9ビットの画像データを2回に分けて受信するよう設計されているが、その際、LCD5は、入力端子F0〜F8から9ビットの画像データを入力するよう設計されているのである。  Here, the specification of the LCD 5 shown in FIG. 3 will be described. In the 16-bit mode, the LCD 5 is designed to input 16-bit image data transferred through 16 data buses from 16 input terminals F0 to F15 as shown in FIG. On the other hand, when 18-bit image data is input, the 9-bit image data is designed to be received in two portions. At this time, the LCD 5 receives the input terminals F0 to F8 to 9 It is designed to input bit image data.

したがって、シフタ33は、入力端子D0〜D8から入力した9ビットの画像データを、入力端子D0〜D8にそれぞれ対応した出力端子E0〜E8からそのまま出力する。ここで、入力端子Dn(nは整数)に対して出力端子Enが対応しているものとする。つまり、シフタ33は、入力端子と出力端子の対応関係を変更することなく、そのまま画像データを出力するのである。  Therefore, the shifter 33 outputs the 9-bit image data input from the input terminals D0 to D8 as it is from the output terminals E0 to E8 corresponding to the input terminals D0 to D8. Here, it is assumed that the output terminal En corresponds to the input terminal Dn (n is an integer). That is, the shifter 33 outputs the image data as it is without changing the correspondence between the input terminal and the output terminal.

9ビットの画像データは、9個の出力端子E0〜E8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたLCD5の入力端子F0〜F8に入力される。  The 9-bit image data is transferred in parallel through nine data buses connected to the nine output terminals E0 to E8, and input to the input terminals F0 to F8 of the LCD 5 connected to the nine data buses. Is done.

LCD5は、入力端子F0〜F8から入力した9ビットの画像を1回分バッファしておき、2回分の9ビットの画像データから18ビットの画像データを生成し、画面出力するのである。このようにして、LCD5は、18ビットモードで動作することが可能である。  The LCD 5 buffers the 9-bit image input from the input terminals F0 to F8 once, generates 18-bit image data from the 9-bit image data of two times, and outputs the screen. In this way, the LCD 5 can operate in the 18-bit mode.

これに対して、図4は、LCD5が別の仕様である場合のデータの流れを示している。  On the other hand, FIG. 4 shows a data flow when the LCD 5 has another specification.

図4で示しているLCD5の仕様について説明する。LCD5は、16ビットモードにおいては、図2で示したように、16本のデータバスを転送されてきた16ビットの画像データを16個の入力端子F0〜F15から入力するよう設計されている。これに対して、18ビットの画像データを入力する際には、9ビットの画像データを2回に分けて受信するよう設計されているが、その際、LCD5は、入力端子F7〜F15から9ビットの画像データを入力するよう設計されているのである。  The specifications of the LCD 5 shown in FIG. 4 will be described. In the 16-bit mode, the LCD 5 is designed to input 16-bit image data transferred through 16 data buses from 16 input terminals F0 to F15 as shown in FIG. On the other hand, when inputting 18-bit image data, it is designed to receive 9-bit image data in two portions. At that time, the LCD 5 is connected to the input terminals F7 to F15 to 9 It is designed to input bit image data.

したがって、シフタ33は、入力端子と出力端子の対応関係を変更し、入力端子D0〜D8から入力した9ビットの画像データを、それぞれ出力端子E7〜E15から出力するのである。  Therefore, the shifter 33 changes the correspondence between the input terminals and the output terminals, and outputs 9-bit image data input from the input terminals D0 to D8 from the output terminals E7 to E15, respectively.

別の言い方をするならば、シフタ33は、入力した9ビットの画像データを出力する出力端子を任意に選択する機能を備えている。シフタ33は、シフタ33の出力端子E0〜E15に接続された16本のデータバスの中から任意の9本を選択して9ビットの画像データを出力する機能を備えているのである。  In other words, the shifter 33 has a function of arbitrarily selecting an output terminal for outputting the inputted 9-bit image data. The shifter 33 has a function of selecting any nine of the 16 data buses connected to the output terminals E0 to E15 of the shifter 33 and outputting 9-bit image data.

9ビットの画像データは、9個の出力端子E7〜E15に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたLCD5の入力端子F7〜F15に入力される。  Nine-bit image data is transferred in parallel through nine data buses connected to nine output terminals E7 to E15, and input to input terminals F7 to F15 of the LCD 5 connected to the nine data buses. Is done.

LCD5は、入力端子F7〜F15から入力した9ビットの画像を1回分バッファしておき、2回分の9ビットの画像データから18ビットの画像データを生成し、画面出力するのである。  The LCD 5 buffers the 9-bit image input from the input terminals F7 to F15 once, generates 18-bit image data from the 2-bit 9-bit image data, and outputs it to the screen.

このように、本実施の形態によれば、画像音声処理部3(画像音声処理LSI)に接続されるLCD5の仕様が異なる場合でも、シフタ33における入力端子と出力端子の対応関係を変更するだけで、複数モードの画像表示に対応させることが可能となるのである。  Thus, according to the present embodiment, even when the specifications of the LCD 5 connected to the image / audio processing unit 3 (image / audio processing LSI) are different, only the correspondence between the input terminal and the output terminal in the shifter 33 is changed. Thus, it is possible to cope with image display in a plurality of modes.

{第2の実施の形態}
次に、本発明の第2の実施の形態について説明する。図5は、第2の実施の形態にかかる携帯電話機6の機能ブロック図を示している。携帯電話機6は、携帯電話機6の全体制御を行うCPU7、画像音声処理部8、RAM9、第1LCD11、第2LCD12を備えている。
{Second Embodiment}
Next, a second embodiment of the present invention will be described. FIG. 5 is a functional block diagram of the mobile phone 6 according to the second embodiment. The mobile phone 6 includes a CPU 7 that performs overall control of the mobile phone 6, an image / audio processing unit 8, a RAM 9, a first LCD 11, and a second LCD 12.

画像音声処理部8は、集積回路(LSI)として構成されており、画像音声処理CPU81、LCD−I/F82、シフタ83等を備えている。画像音声処理部8は、携帯電話機6がダウンロードした動画を再生する機能や、和音着信メロディーを再生する機能などを備えている。  The image / audio processing unit 8 is configured as an integrated circuit (LSI), and includes an image / audio processing CPU 81, an LCD-I / F 82, a shifter 83, and the like. The image / audio processing unit 8 has a function of playing back a moving image downloaded by the mobile phone 6 and a function of playing back a chord ringing melody.

この他、携帯電話機6は、音声通話に関わる機能部(マイク、スピーカ等)や、入力操作部等を備えているが、これら各機能部は図示省略している。なお、本実施の形態においては、本発明の主要部であるLCD−I/F82およびシフタ83が画像音声処理LSIに組み込まれている場合を例に説明しているが、本発明の主要部が画像専用処理LSIに組み込まれているような態様でもよい。また、必ずしも画像音声処理CPU81(あるいは画像処理CPU)と同一のLSIチップ内に配置される構成である必要もない。  In addition, the mobile phone 6 includes function units (such as a microphone and a speaker) related to a voice call, an input operation unit, and the like, but these function units are not illustrated. In the present embodiment, the case where the LCD-I / F 82 and the shifter 83, which are the main parts of the present invention, are incorporated in an image / audio processing LSI is described as an example. It may be an aspect in which it is incorporated in an image-dedicated processing LSI. Further, it is not always necessary that the image / audio processing CPU 81 (or the image processing CPU) is arranged in the same LSI chip.

この携帯電話機6は、2つのLCD(第1LCD11および第2LCD12)を択一的に使用するよう制御される。つまり、第1LCD11に画像が表示されている間は、第2LCD12は画像表示処理を行わない。逆に、第2LCD12に画像が表示されている間は、第1LCD11は画像表示処理は行わない。  The mobile phone 6 is controlled so as to alternatively use two LCDs (first LCD 11 and second LCD 12). That is, the second LCD 12 does not perform image display processing while an image is displayed on the first LCD 11. On the other hand, while the image is displayed on the second LCD 12, the first LCD 11 does not perform the image display process.

2つのLCDが択一的に使用される例としては、携帯電話機6が折り畳み式の電話機である場合が挙げられる。携帯電話機6が折り畳まれている状態では、外側の第1LCD11が使用され、携帯電話機6が開けられ、使用状態となっている場合には、内側の第2LCD12が使用されるといった例である。  As an example in which two LCDs are alternatively used, there is a case where the mobile phone 6 is a foldable phone. In this example, the outer first LCD 11 is used when the mobile phone 6 is folded, and the inner second LCD 12 is used when the mobile phone 6 is opened and in use.

また、第1の実施の形態と同様に、通話時における番号表示やメール表示などを行う際には、CPU7が16ビットモードで画像表示処理を実行することが可能であるが、本実施の形態においては説明を省略する。  As in the first embodiment, the CPU 7 can execute image display processing in the 16-bit mode when performing number display or mail display at the time of a call. The description is omitted.

<第1LCDの使用時>
図6は、18ビットモードで第1LCD11に対して画像表示を行う場合の画像データの流れを示す図である。18ビットモードで画像表示を行う場合、本実施の形態の携帯電話機6は、画像音声処理CPU81が画像表示制御を行う。もちろん、CPU7が18ビットモードで画像表示制御を行うようにしてもよいが、携帯電話機6の全体制御を行うCPU7の処理負荷を低減させるために、ここでは画像音声処理CPU81が画像表示制御を行うようにしている。
<When using the first LCD>
FIG. 6 is a diagram showing a flow of image data when an image is displayed on the first LCD 11 in the 18-bit mode. When the image display is performed in the 18-bit mode, the audio / video processing CPU 81 controls the image display in the mobile phone 6 of the present embodiment. Of course, the CPU 7 may perform the image display control in the 18-bit mode. However, in order to reduce the processing load of the CPU 7 that performs the overall control of the mobile phone 6, the image sound processing CPU 81 performs the image display control here. I am doing so.

画像音声処理CPU81は、第1LCD11に表示させる画像データを生成し、RAM9に格納する。この画像データは、1画素を18ビットで表現した画像データ、つまり、26万色を表現可能な画像データである。  The image sound processing CPU 81 generates image data to be displayed on the first LCD 11 and stores it in the RAM 9. This image data is image data expressing one pixel with 18 bits, that is, image data capable of expressing 260,000 colors.

画像音声処理CPU81は、生成した18ビットの画像データを画像音声処理CPU81の出力端子G0〜G17から出力する。この18ビットの画像データは、18個の出力端子G0〜G17に接続された18本のデータバスを並列的に転送され、この18本のデータバスに接続されたLCD−I/F82の入力端子B0〜B17に入力される。なお、画像音声処理CPU81とLCD−I/82との間は、18本より多いデータバスが存在する構成であってもよい。  The image / audio processing CPU 81 outputs the generated 18-bit image data from the output terminals G0 to G17 of the image / audio processing CPU 81. The 18-bit image data is transferred in parallel through 18 data buses connected to 18 output terminals G0 to G17, and the input terminal of the LCD-I / F 82 connected to the 18 data buses. Input to B0 to B17. Note that there may be a configuration in which more than 18 data buses exist between the image / sound processing CPU 81 and the LCD-I / 82.

また、本実施の形態においては、画像音声処理部3と第1LCD11とを接続するデータバス、すなわち、シフタ83と第1LCD11とを接続するデータバスは9本であり、並列的に転送可能な画像データは9ビットまでである。そこで、LCD−I/F82は、並列的に入力した18ビットの画像データを、9ビットの2つの画像データに分割し、並列的に9ビットの画像データを2回出力する。  In the present embodiment, there are nine data buses connecting the audio / video processing unit 3 and the first LCD 11, that is, data buses connecting the shifter 83 and the first LCD 11, and images that can be transferred in parallel are provided. The data is up to 9 bits. Therefore, the LCD-I / F 82 divides the 18-bit image data input in parallel into two 9-bit image data, and outputs the 9-bit image data twice in parallel.

LCD−I/F82の出力端子C0〜C8から出力された9ビットの画像データは、9個の出力端子C0〜C8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたシフタ83の入力端子D0〜D8に入力される。  The 9-bit image data output from the output terminals C0 to C8 of the LCD-I / F 82 is transferred in parallel through nine data buses connected to the nine output terminals C0 to C8. The data is input to input terminals D0 to D8 of the shifter 83 connected to the data bus.

ここで、本実施の形態においては、シフタ83の18個の出力端子E0〜E17のうち、9個の出力端子E0〜E8には、第1LCD11を接続する9本のデータバスが接続され、他の9個の出力端子E9〜E17には、第2LCD12を接続する9本のデータバスが接続されている。  Here, in the present embodiment, nine data buses for connecting the first LCD 11 are connected to nine output terminals E0 to E8 among the eighteen output terminals E0 to E17 of the shifter 83, and the like. Nine output terminals E9 to E17 are connected to nine data buses for connecting the second LCD 12.

したがって、第1LCD11に画像を出力するために、シフタ83は、入力端子D0〜D8から入力した9ビットの画像データを、入力端子D0〜D8にそれぞれ対応した出力端子E0〜E8からそのまま出力する。つまり、ここでは、シフタ83は、入力端子と出力端子の対応関係を変更することなく、そのまま9ビットの画像データを出力するのである。  Therefore, in order to output an image to the first LCD 11, the shifter 83 outputs the 9-bit image data input from the input terminals D0 to D8 as it is from the output terminals E0 to E8 corresponding to the input terminals D0 to D8, respectively. That is, here, the shifter 83 outputs 9-bit image data as it is without changing the correspondence between the input terminal and the output terminal.

9ビットの画像データは、9個の出力端子E0〜E8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続された第1LCD11の入力端子H0〜F8に入力される。  The 9-bit image data is transferred in parallel through nine data buses connected to the nine output terminals E0 to E8, and input to the input terminals H0 to F8 of the first LCD 11 connected to the nine data buses. Entered.

第1LCD11は、入力端子H0〜H8から入力した9ビットの画像を1回分バッファしておき、2回分の9ビットの画像データから18ビットの画像データを生成し、画面出力するのである。  The first LCD 11 buffers the 9-bit image input from the input terminals H0 to H8 once, generates 18-bit image data from the 2-bit 9-bit image data, and outputs it to the screen.

<第2LCDの使用時> 次に、第2LCD12に画像を表示させる場合の処理について説明する。図7は、18ビットモードで第2LCD12に対して画像表示を行う場合の画像データの流れを示す図である。18ビットモードで画像表示を行う場合、本実施の形態の携帯電話機6は、画像音声処理CPU81が画像表示制御を行う。この場合も同様に、CPU7が18ビットモードで画像表示制御を行うようにしてもよい。  <When Using Second LCD> Next, a process for displaying an image on the second LCD 12 will be described. FIG. 7 is a diagram showing a flow of image data when an image is displayed on the second LCD 12 in the 18-bit mode. In the case of performing image display in the 18-bit mode, in the mobile phone 6 of the present embodiment, the image / sound processing CPU 81 performs image display control. Similarly in this case, the CPU 7 may perform image display control in the 18-bit mode.

画像音声処理CPU81は、第2LCD12に表示させる画像データを生成し、RAM9に格納する。この画像データは、1画素を18ビットで表現した画像データ、つまり、26万色を表現可能な画像データである。  The image sound processing CPU 81 generates image data to be displayed on the second LCD 12 and stores it in the RAM 9. This image data is image data expressing one pixel with 18 bits, that is, image data capable of expressing 260,000 colors.

画像音声処理CPU81は、生成した18ビットの画像データを画像音声処理CPU81の出力端子G0〜G17から出力する。この18ビットの画像データは、18個の出力端子G0〜G17に接続された18本のデータバスを並列的に転送され、この18本のデータバスに接続されたLCD−I/F82の入力端子B0〜B17に入力される。  The image / audio processing CPU 81 outputs the generated 18-bit image data from the output terminals G0 to G17 of the image / audio processing CPU 81. The 18-bit image data is transferred in parallel through 18 data buses connected to 18 output terminals G0 to G17, and the input terminal of the LCD-I / F 82 connected to the 18 data buses. Input to B0 to B17.

また、本実施の形態において、画像音声処理部3と第2LCD12とを接続するデータバス、すなわち、シフタ83と第2LCD12とを接続するデータバスは9本であり、並列的に転送可能な画像データは9ビットまでである。そこで、LCD−1/F82は、並列的に入力した18ビットの画像データを、9ビットの2つの画像データに分割し、並列的に9ビットの画像データを2回出力する。  In the present embodiment, there are nine data buses connecting the audio / video processing unit 3 and the second LCD 12, that is, nine data buses connecting the shifter 83 and the second LCD 12, and image data that can be transferred in parallel. Is up to 9 bits. Therefore, the LCD-1 / F 82 divides the 18-bit image data input in parallel into two 9-bit image data, and outputs the 9-bit image data twice in parallel.

LCD−I/F82の出力端子C0〜C8から出力された9ビットの画像データは、9個の出力端子C0〜C8に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続されたシフタ83の入力端子D0〜D8に入力される。  The 9-bit image data output from the output terminals C0 to C8 of the LCD-I / F 82 is transferred in parallel through nine data buses connected to the nine output terminals C0 to C8. The data is input to input terminals D0 to D8 of the shifter 83 connected to the data bus.

そして、前述の如く、シフタ83の18個の出力端子E0〜E17のうち、9個の出力端子E9〜E17が、第2LCD12とを接続する9本のデータバスに接続されているので、シフタ83は、入力端子D0〜D8から入力した9ビットの画像データを、出力端子E9〜E17から出力する。つまり、シフタ83は、第2LCD12に画像データを出力する際には、入力端子と出力端子の対応関係を変更してデータ出力するのである。別の言い方をすれば、シフタ83は、入力した画像データを出力するデータバスを任意に選択することが可能である。シフタ83は、出力端子E0〜E17に接続された18本のデータバスの中から9本のデータバスを選択して9ビットの画像データを出力可能としているのである。  As described above, of the 18 output terminals E0 to E17 of the shifter 83, the nine output terminals E9 to E17 are connected to the nine data buses connecting the second LCD 12, so that the shifter 83 Outputs 9-bit image data input from the input terminals D0 to D8 from the output terminals E9 to E17. That is, when outputting image data to the second LCD 12, the shifter 83 changes the correspondence between the input terminal and the output terminal and outputs the data. In other words, the shifter 83 can arbitrarily select a data bus for outputting input image data. The shifter 83 is capable of selecting 9 data buses from 18 data buses connected to the output terminals E0 to E17 and outputting 9-bit image data.

9ビットの画像データは、9個の出力端子E9〜E17に接続された9本のデータバスを並列的に転送され、この9本のデータバスに接続された第2LCD12の入力端子K0〜K8に入力される。  The 9-bit image data is transferred in parallel through nine data buses connected to the nine output terminals E9 to E17, and input to the input terminals K0 to K8 of the second LCD 12 connected to the nine data buses. Entered.

第2LCD12は、入力端子K0〜K8から入力した9ビットの画像を1回分バッファしておき、2回分の9ビットの画像データから18ビットの画像データを生成し、画面出力するのである。  The second LCD 12 buffers the 9-bit image input from the input terminals K0 to K8 once, generates 18-bit image data from the two 9-bit image data, and outputs it to the screen.

このように、本実施の形態によれば、画像音声処理部8(画像音声処理LSI)に接続される2つのLCD11,12に対して択一的に画像データを転送することが可能である。  As described above, according to this embodiment, it is possible to alternatively transfer image data to the two LCDs 11 and 12 connected to the image / audio processing unit 8 (image / audio processing LSI).

そして、第1LCD11と第2LCD12とは、それぞれシフタ83の異なる出力端子に接続されているので、LCD11,12が電気的に分断されている。
したがって、第1LCD11に画像データを出力している間は、第2LCD12の電源をOFFとすることが可能である。同様に、第2LCD12に画像データを出力している間は、第1LCD11の電源をOFFとすることが可能である。
Since the first LCD 11 and the second LCD 12 are respectively connected to different output terminals of the shifter 83, the LCDs 11 and 12 are electrically separated.
Therefore, while the image data is being output to the first LCD 11, the power supply of the second LCD 12 can be turned off. Similarly, while the image data is being output to the second LCD 12, the power supply of the first LCD 11 can be turned off.

したがって、第1LCD11に画像表示させる動作状態においては、CPU7(あるいは画像音声処理CPU81)は、第2LCD12の電源をOFFとする制御を実行する。逆に、第2LCD12に画像表示させる動作状態においては、第1LCD11の電源をOFFとする制御を実行することが可能である。  Therefore, in the operation state in which an image is displayed on the first LCD 11, the CPU 7 (or the image / sound processing CPU 81) executes control to turn off the power of the second LCD 12. Conversely, in an operation state in which an image is displayed on the second LCD 12, it is possible to execute control for turning off the power of the first LCD 11.

以上、第2の実施の形態においては、シフタ83が18個の出力端子E0〜E17を備え、この出力端子を2分して一方を第1LCD11、他方を第2LCD12に接続するようにしたが、シフタ83の出力端子の一部が使用されるような態様であってもよい。たとえば、シフタ83が18個より多い(たとえば24個など)出力端子を備え、その一部として第1LCD11用に9個の出力端子を使用し、第2LCD12用に9個の出力端子を使用するような態様であってもよい。  As described above, in the second embodiment, the shifter 83 includes 18 output terminals E0 to E17, and the output terminals are divided into two to connect one to the first LCD 11 and the other to the second LCD 12. A mode in which a part of the output terminal of the shifter 83 is used may be used. For example, the shifter 83 has more than 18 (for example, 24) output terminals, and as a part thereof, 9 output terminals are used for the first LCD 11 and 9 output terminals are used for the second LCD 12. It may be a mode.

また、第1LCD11あるいは第2LCD12を接続するデータバスの本数が9本より多い態様であってもよい。つまり、実際に流れるデータのビット数よりも多いデータバスで接続されているような態様であってもよい。この場合には、シフタがLCDの仕様にあわせて、適切な出力端子から画像データを出力するように切り替え制御すればよい。  Further, the number of data buses connecting the first LCD 11 or the second LCD 12 may be more than nine. That is, a mode in which the number of bits of data that actually flows is connected by a data bus may be used. In this case, switching control may be performed so that the shifter outputs image data from an appropriate output terminal in accordance with the specifications of the LCD.

また、シフタ83の出力端子数を増やすことにより、3つ以上のLCDを接続するような態様であってもよい。  Further, it is possible to connect three or more LCDs by increasing the number of output terminals of the shifter 83.

発明の効果Effect of the invention

【発明の効果】
請求項記載の発明では、2つの画像表示装置に対してそれぞれ異なるデータバスを使用して画像データを転送可能である。
【Effect of the invention】
According to the first aspect of the present invention, image data can be transferred to the two image display apparatuses using different data buses.

さらに、請求項記載の発明では、2つの画像表示装置に対して択一的に画像を表示させるので、画像表示を行わない画像表示装置に対して画像データが転送されることはない。 Further, in the first aspect of the invention, since the image is alternatively displayed on the two image display devices, the image data is not transferred to the image display device that does not perform the image display.

加えて、請求項記載の発明では、画像表示を行わない画像表示装置の電源をOFFとするので、省電力化を図ることが可能である。 In addition, according to the first aspect of the present invention, since the power of the image display device that does not perform image display is turned off, it is possible to save power.

請求項記載の発明では、画像表示装置は液晶表示装置を含むので、様々な機器に適用可能である。 In the second aspect of the present invention, the image display device because a liquid crystal display device is applicable to various devices.

本発明の第1の実施の形態にかかる携帯電話機の機能ブロック図である。  1 is a functional block diagram of a mobile phone according to a first embodiment of the present invention. 16ビットモードにおける画像データの流れを示す図である。  It is a figure which shows the flow of the image data in 16 bit mode. 第1の仕様のLCDに対して18ビット画像を表示する際の画像データの流れを示す図である。  It is a figure which shows the flow of the image data at the time of displaying a 18 bit image on LCD of 1st specification. 第2の仕様のLCDに対して18ビット画像を表示する際の画像データの流れを示す図である。  It is a figure which shows the flow of the image data at the time of displaying a 18 bit image on LCD of 2nd specification. 本発明の第2の実施の形態にかかる携帯電話機の機能ブロック図である。  It is a functional block diagram of the mobile telephone concerning the 2nd Embodiment of this invention. 第1LCDに対して18ビット画像を表示する際の画像データの流れを示す図である。  It is a figure which shows the flow of the image data at the time of displaying an 18-bit image with respect to 1st LCD. 第2LCDに対して18ビット画像を表示する際の画像データの流れを示す図である。  It is a figure which shows the flow of the image data at the time of displaying an 18-bit image with respect to 2nd LCD. 異なるモードで動作するLCDにおける入力端子と入力される画像データとの関係を示す図である。  It is a figure which shows the relationship between the input terminal in the LCD which operate | moves in a different mode, and the image data input. 複数のLCDが接続された従来タイプの画像出力装置を示す図である。  It is a figure which shows the conventional type image output apparatus with which several LCD was connected.

1 携帯電話機
3 画像音声処理部(画像音声処理LSI)
5 LCD
31 画像音声処理CPU
32 LCD−I/F
33 シフタ
DESCRIPTION OF SYMBOLS 1 Mobile phone 3 Image sound processing part (image sound processing LSI)
5 LCD
31 Image / audio processing CPU
32 LCD-I / F
33 Shifter

Claims (2)

2つの画像表示装置に対して画像データを出力する装置であって、
Nビットの画像データを並列的に出力する出力手段と、
一方の画像表示装置に接続されるP(>N)本のデータバスと、他方の画像表示装置に接続されるQ(>N)本のデータバスとがそれぞれ接続されたシフタと、
を備え、
前記シフタは、前記一方の画像表示装置にNビットの画像データを出力する際には、前記出力手段が出力したNビットの画像データを、前記P本のデータバスの中の複数種のN本のデータバスのうちの一つである第1の選択データバス群を選択して並列的に出力し、前記他方の画像表示装置にNビットの画像データを出力する際には、前記出力手段が出力したNビットの画像データを、前記Q本のデータバスの中の複数種のN本のデータバスのうちの一つである第2の選択データバス群を選択して並列的に出力するよう切り替え、
前記一の画像表示装置と前記他の画像表示装置とは、択一的にいずれか一方のみが画像を表示し、
前記一方の画像表示装置に画像データを出力する際には、前記他方の画像表示装置の電源をOFFとするよう制御する手段を備え、
前記第1の選択データバス群と前記第2の選択データバス群とは互いに重複することなく異なることを特徴とする、
画像出力装置。
A device that outputs image data to two image display devices,
Output means for outputting N-bit image data in parallel;
A shifter to which P (> N) data buses connected to one image display device and Q (> N) data buses connected to the other image display device are respectively connected;
With
When the shifter outputs N-bit image data to the one image display device, the shifter outputs the N-bit image data output from the output means to a plurality of types of N data in the P data buses. When the first selected data bus group, which is one of the data buses, is selected and output in parallel, and N-bit image data is output to the other image display device, the output means includes The output N-bit image data is output in parallel by selecting a second selected data bus group which is one of a plurality of N data buses among the Q data buses. switching,
Only one of the one image display device and the other image display device displays an image,
When outputting image data to the one image display device, the image display device includes means for controlling to turn off the other image display device,
The first selected data bus group and the second selected data bus group are different from each other without overlapping each other,
Image output device.
請求項1記載の画像出力装置において、
前記画像表示装置は、
液晶表示装置、
を含むことを特徴とする、
画像出力装置。
The image output apparatus according to claim 1,
The image display device includes:
Liquid crystal display,
Including,
Image output device.
JP2003192748A 2003-07-07 2003-07-07 Image output device Expired - Fee Related JP5207330B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003192748A JP5207330B2 (en) 2003-07-07 2003-07-07 Image output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192748A JP5207330B2 (en) 2003-07-07 2003-07-07 Image output device

Publications (2)

Publication Number Publication Date
JP2005031125A JP2005031125A (en) 2005-02-03
JP5207330B2 true JP5207330B2 (en) 2013-06-12

Family

ID=34204446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192748A Expired - Fee Related JP5207330B2 (en) 2003-07-07 2003-07-07 Image output device

Country Status (1)

Country Link
JP (1) JP5207330B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5630889B2 (en) * 2007-03-28 2014-11-26 カシオ計算機株式会社 LCD data transfer system
KR20150052357A (en) * 2011-09-30 2015-05-13 인텔 코포레이션 Shared configurable physical layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632244U (en) * 1979-08-16 1981-03-30
JPH0778780B2 (en) * 1986-04-02 1995-08-23 日本電気株式会社 Bus width controller
JPS62251828A (en) * 1986-04-23 1987-11-02 Nec Corp Image display system
DE68920580T2 (en) * 1989-10-12 1995-07-06 Ibm Display system with direct color mode.
JPH0594277A (en) * 1991-10-02 1993-04-16 Toshiba Corp Portable computer equipped with function for supporting plural kinds of flat panel displays
JP2552786B2 (en) * 1992-01-24 1996-11-13 株式会社ハル研究所 Signal switching device
JPH08160906A (en) * 1994-12-06 1996-06-21 Komatsu Ltd Display interface device
JPH11175045A (en) * 1997-12-16 1999-07-02 Matsushita Joho System Kk Multiscreen video display controller and its control method
JP3839949B2 (en) * 1998-03-19 2006-11-01 株式会社東芝 Computer system
WO2001042903A1 (en) * 1999-12-07 2001-06-14 Hitachi, Ltd. Data processing apparatus and data processing system
JP2001195343A (en) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd Data bus selection method and microprocessor
JP2001236033A (en) * 2000-02-21 2001-08-31 Hitachi Ltd Information processor and liquid crystal display controller
JP2003076344A (en) * 2001-09-06 2003-03-14 Toshiba Corp Shift register type lcd control circuit
JP2003140623A (en) * 2001-11-06 2003-05-16 Sony Corp Portable information terminal device and information processing method, recording medium, and program
JP3790703B2 (en) * 2001-11-30 2006-06-28 株式会社東芝 Display control apparatus and display control method

Also Published As

Publication number Publication date
JP2005031125A (en) 2005-02-03

Similar Documents

Publication Publication Date Title
JP3726892B2 (en) Portable terminal device and display control program thereof
KR100440405B1 (en) Device for controlling output of video data using double buffering
JP3834039B2 (en) Menu item selection apparatus and method
US20060194613A1 (en) Communication terminal apparatus
JP4200942B2 (en) Display controller, electronic device, and image data supply method
US20020190943A1 (en) Image display apparatus
JP2006251861A (en) Image processing apparatus, image processing method, display controller, and electronic apparatus
US7573438B2 (en) Display device and portable electronic device
JP4255567B2 (en) Mobile phone equipment
JP5207330B2 (en) Image output device
JP2010108190A (en) Portable electronic equipment
EP1204262A2 (en) Radio telephone apparatus and method for controlling the number of display colours thereof
JP2004260603A (en) Digital/analog converter, display panel drive circuit using the same, and display device
JP2004253844A (en) Portable telephone
JP2000029443A (en) Screen driver provided with animation circuit
JP5522678B2 (en) Electronics
KR100529786B1 (en) Wireless communication terminal for providing section display
JP4470762B2 (en) Image processing apparatus, display controller, and electronic device
JP3844072B2 (en) Semiconductor integrated circuit device, microcomputer and electronic device
JP4024594B2 (en) Color signal synthesis circuit and method
JP2013003406A (en) Electronic device
JP4670403B2 (en) Image processing apparatus, image processing method, display controller, and electronic apparatus
JP2008009251A (en) Electro-optical device, electronic equipment, and drive control program
JP4745627B2 (en) Image processing device
KR200306804Y1 (en) Mobile Communication Terminal for Active Screen Composition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5207330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees