JP2005028487A - マイクロデバイス及びその製造方法 - Google Patents
マイクロデバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2005028487A JP2005028487A JP2003195011A JP2003195011A JP2005028487A JP 2005028487 A JP2005028487 A JP 2005028487A JP 2003195011 A JP2003195011 A JP 2003195011A JP 2003195011 A JP2003195011 A JP 2003195011A JP 2005028487 A JP2005028487 A JP 2005028487A
- Authority
- JP
- Japan
- Prior art keywords
- functional
- plane
- manufacturing
- shape
- microdevice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Abstract
【課題】本発明は、機能面により光路切り換えを行うマイクロデバイス及びその製造方法に関し、機能面を平滑化処理する工程を設けることなく、機能面の平滑化を行い、機能面により光路の切り換えを低損失で高精度に行うことのできるマイクロデバイス及びその製造方法を提供することを目的とする。
【解決手段】５層構造からなるＳＯＩ基板の最上層に、（１，１，０）面の結晶方位面を表面に有する第３のシリコンバルク層４６を形成する。この第３のシリコンバルク層４６上に酸化膜４７を形成して、酸化膜４７に機能素子の形状とは異なる形状を有した開口部４７Ａを形成して、結晶異方性エッチングにより第３のシリコンバルク層４６を加工して、膜の面内方向に対して垂直な（１，１，１）面を出現させ、この（１，１，１）面を機能面２６ａ，２６ｂとする。
【選択図】 図１２
【解決手段】５層構造からなるＳＯＩ基板の最上層に、（１，１，０）面の結晶方位面を表面に有する第３のシリコンバルク層４６を形成する。この第３のシリコンバルク層４６上に酸化膜４７を形成して、酸化膜４７に機能素子の形状とは異なる形状を有した開口部４７Ａを形成して、結晶異方性エッチングにより第３のシリコンバルク層４６を加工して、膜の面内方向に対して垂直な（１，１，１）面を出現させ、この（１，１，１）面を機能面２６ａ，２６ｂとする。
【選択図】 図１２
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロデバイス及びその製造方法に係り、特に機能面により光路切り換えを行うマイクロデバイス及びその製造方法に関する。
【０００２】
【従来の技術】
微細構造のパーツを集積して形成したマイクロデバイスは、例えば光スイッチ、ラブ・オン・チップ、マイクロ・クロマトグラフィ・デバイス、マイクロポンプ、パワーＭＥＭＳパーツ等として、各種分野での応用が期待されている。これらのマイクロデバイスのうち、例えば光スイッチは、光通信関連機器、とりわけ波長多重通信（Ｄｅｎｓｅ Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：ＤＷＤＭ）関連機器への需要が高まっている。
【０００３】
ここで、光スイッチの構造としては、可動式及び非可動式の２種類に大別できるが、可動式の光スイッチは非可動式の光スイッチに比べてクロストーク低減、大規模化等の観点から有利である。この可動式の光スイッチとしては、光ファイバーの位置を固定すると共に機能面を有する機能素子が光路に対して移動することにより、機能面により光路を切り換える可動機能素子方式の光スイッチが一般的である。この機能素子を形成する際には、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる場合があるが、特にエッチングと側壁保護を繰り返しながら異方性構造の形成を行うＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）では、同繰り返し周期に依存した表面あれが機能面に生じ、粗度としてはＲａ＝４０〜５０ｎｍが限界であった（例えば、非特許文献１参照）。これに対し、ＤＲＩＥを用いて機能面を形成後に、別途、機能面を平滑化するための工程を設けて、結晶異方性エッチングにより平滑化する手法が知られている（例えば、非特許文献２参照）。
【０００４】
【非特許文献１】
Ｃ．Ｍａｒｘｅｒ，Ｍ．Ａ．Ｇｒｅｔｉｌｌａ，Ｎ．Ｆ．ｄｅ Ｒｏｏｉｊ ｅｔ ａｌ．，Ｖｅｒｔｉｃａｌ Ｍｉｒｒｏｒｓ Ｆａｂｒｉｃａｔｅｄ ｂｙ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ ｆｏｒ Ｆｉｂｅｒ Ｏｐｔｉｃａｌ Ｓｗｉｔｃｈｉｎｇ Ａｐｐｌｉｃａｔｉｏｎｓ，Ｐｒｏｃ．ＭＥＭＳ９７，１９９７
【０００５】
【非特許文献２】
Ｍ．Ｓａｓａｋｉ，Ｋ．Ｈａｎｅ ｅｔ ａｌ．，Ａｎｉｓｏｔｒｏｐｉｃａｌｌｙ Ｅｔｃｈｅｄ Ｓｉ Ｍｏｌｄ ｆｏｒ Ｓｏｌｉｄ Ｐｏｌｙｍｅｒ Ｄｙｅ Ｍｉｃｒｏｃａｖｉｔｙ Ｌａｓｅｒ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ，Ｖｏｌ．３９，２０００，ｐｐ，７１４５−７１４９．
【０００６】
【発明が解決しようとする課題】
しかしながら、ＤＲＩＥを用いて機能素子を形成した場合には、機能面の表面粗さがＲａ＝４０〜５０ｎｍが限界であり、光路の切り換えを低損失で高精度に行うことができないという問題があった。また、ＤＲＩＥで形成された機能面を結晶異方性エッチングにより平滑化処理する場合には、機能素子を形成する工程の後に、別途、機能面を平滑化処理する工程を設ける必要があり、製造工程を増加させるという問題があった。
【０００７】
そこで本発明は、上記事情に鑑みなされたもので、機能面を平滑化処理する後工程を設けることなく、十分に平滑な機能面を得て、機能面により光路の切り換えを低損失で高精度に行うことのできるマイクロデバイス及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【０００９】
請求項１記載の発明では、デバイス本体と、該デバイス本体に一体的に形成されると共に機能面を具備した機能素子とを有したマイクロデバイスにおいて、前記デバイス本体をＳＯＩ基板から形成し、かつ該デバイス本体表面の結晶方位面を（１，１，０）面とし、かつ前記機能面の結晶方位面を（１，１，１）面としたことを特徴とするマイクロデバイスにより、解決できる。
【００１０】
上記発明によれば、デバイス本体表面の結晶方位面を（１，１，０）面として、機能素子の加工を行うことにより結晶方位面が（１，１，１）面である十分に平滑な機能面を形成することができ、十分に平滑な機能面により光路の切り換えを低損失で高精度に行うことができる。
【００１１】
請求項２記載の発明では、前記ＳＯＩ基板は、５層構造であることを特徴とする請求項１に記載のマイクロデバイスにより、解決できる。
【００１２】
上記発明によれば、５層構造のＳＯＩ基板を用いることにより、ＳＯＩ基板に具備されたＳｉＯ２層をストッパー膜として、機能素子の加工を高精度に行うことができる。
【００１３】
請求項３記載の発明では、基板をエッチングすることにより、機能面が形成された機能素子を具備するマイクロデバイスを製造するマイクロデバイスの製造方法であって、前記基板としてＳＯＩ基板を用い、該ＳＯＩ基板の表面の結晶方位面を（１，１，０）とし、該表面に前記機能素子の形状と異なる形状を有したマスクパターンを形成する工程と、該マスクパターンを形成後、結晶異方性エッチングにより前記ＳＯＩ基板の表面を加工して、結晶方位面が（１，１，１）面となる前記機能面を有した前記機能素子を形成する工程とを有したことを特徴とするマイクロデバイスの製造方法により、解決できる。
【００１４】
上記発明によれば、結晶異方性エッチングにより機能素子の形状と異なる形状を有したマスクパターンを用いて、表面の結晶方位面が（１，１，０）であるＳＯＩ基板の加工を行うことにより、結晶方位面が（１，１，１）面である平滑化された機能面を形成することができ、平滑化された機能面により光路の切り換えを低損失で高精度に行うことができる。
【００１５】
請求項４記載の発明では、前記マスクパターンの形状を前記機能面に対応する位置が曲面形状となるように構成したことを特徴とする請求項３に記載のマイクロデバイスの製造方法により、解決できる。
【００１６】
請求項５記載の発明では、前記基板に形成される前記機能面となる位置に、前記マスクパターンの縁部が接線状に接するように前記マスクパターンの位置決めを行うことを特徴とする請求項３または４に記載のマイクロデバイスの製造方法により、解決できる。
【００１７】
上記請求項４及び請求項５記載の発明によれば、マスクパターンの形状を上記の如く設定することにより、結晶方位面が（１，１，１）面である平滑化された機能面を形成することができる。
【００１８】
請求項６記載の発明では、前記結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることを特徴とする請求項３乃至５のいずれか１項に記載のマイクロデバイスの製造方法により、解決できる。
【００１９】
上記発明によれば、結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることができる。
【００２０】
請求項７記載の発明では、前記マスクパターンが対向するよう２個形成したことを特徴とする請求項３乃至６のいずれか１項に記載のマイクロデバイスの製造方法により、解決できる。
【００２１】
上記発明によれば、機能素子部材上にマスクパターンが対向するよう２個形成して結晶異方性エッチングを行うことにより、２つのマスクパターンが対向する位置に２つの平滑化された機能面を形成することができる。
【００２２】
【発明の実施の形態】
次に、図面に基づいて本発明の実施例を説明する。図１乃至図２を参照して、本発明の実施例であるマイクロデバイス２０の構成について説明する。図１は本発明の実施例であるマイクロデバイスの平面図であり、図２は図１に示したマイクロデバイスのＡ−Ａ方向の断面図である。本実施例では、機能素子を有したマイクロデバイスに適用した例について説明する。マイクロデバイス２０は、デバイス本体である第１の構造体２１を有している。第１の構造体２１は、後述する機能素子を駆動する機能を有した第２の構造体２２の上部に積み重ねられ固定された構成とされている。第１の構造体２１は、基板部２３と移動部２４とにより構成されている。
【００２３】
まず、基板部２３について説明する。基板部２３は、５層構造のＳＯＩ基板に形成されている。基板部２３は、移動部２４を支持する機能を奏すると共に、光ファイバー２７Ａ〜２７Ｄを所定位置に固定する機能を奏する。なお、請求項１に記載のデバイス本体表面とは、後述する第３のシリコンバルク層４６の表面のことである。光ファイバー２７Ａ〜２７Ｄを固定するため、基板部２３には光ファイバー装着溝２８が形成されている。本実施例では図１に示すように、基板部２３の上面に４本の光ファイバー装着溝２８が、平面視した状態において十字状をなすように形成されている。よって、この光ファイバー装着溝２８に装着される光ファイバー２７Ａ〜２７Ｄも、平面視した状態において十字状となるよう装着される。また、基板部２３には開口部２９が形成されている。移動部２４は、後述するように、開口部２９の内部に移動可能に設けられる。
【００２４】
機能素子２６は、移動部２４を構成する電極部３７上に立設される。第３のシリコンバルク層４６は、単結晶シリコンのバルクから構成されている。単結晶シリコンのバルクは、薄膜技術を用いてシリコン薄膜を積層したポリシリコンと比較して機械的特性に優れているため、支持部２５の可撓性を増すことができる。更に、機能素子２６が図２中の上方（Ｚ２方向）にある位置（以下、基準位置という）で、機能素子２６の機能面２６ａ，２６ｂは各光ファイバー２７Ａ〜２７Ｄの端面と対向するよう構成されている。機能面２６ａ，２６ｂは、光の光路を切り換えるための面である。図２に実線で示す機能素子２６は、基準位置にある機能素子２６を示している。
【００２５】
次に、移動部２４について説明する。移動部２４は、支持部２５，機能素子２６，電極部３７等により構成されている。この移動部２４にも単結晶シリコンのバルクを用いた。この移動部２４は前記の基板部２３と一括的に形成される。支持部２５は板バネ状とされており、外側の端部は基板部２３に固定され、内側の端部は一体的に電極部３７に接続された構成となっている。
【００２６】
従って、移動部２４は、支持部２５が弾性変形することにより、開口部２９内で矢印Ｚ１，Ｚ２方向（後述する対向電極３４に対して上下方向）に移動可能な構成となる。尚、本実施例では支持部２５は直線形状とされているが、支持部２５は直線形状に限定されるものではなく、蛇行形状や他の形状とすることも可能である。これにより、支持部２５のバネ特性を調整することができる。電極部３７は、支持部２５に対して広い面積を有しており、第２の構造体２２に形成された対向電極３４と対向するよう配設されている。
【００２７】
機能素子２６には、光ファイバー２７Ａ，２７Ｄから出射された光の光路を変更するための２つの機能面２６ａ，２６ｂが形成されている。また、機能素子２６は、平面視した状態において、各光ファイバー２７Ａ〜２７Ｄに対して４５度の角度を有して対向するよう構成されている。
【００２８】
上記構成において、第１の構造体２１は、第１のシリコンバルク層４１と、第１のシリコン酸化膜層４２と、第２のシリコンバルク層４３と、第２のシリコン酸化膜層４５と、第３のシリコンバルク層４６とからなる５層のＳＯＩ基板に形成されており、ＳＯＩ基板の表面である第３のシリコンバルク層４６の表面は、結晶方位面が（１，１，０）面を有するように構成されている。また、機能面２６ａ，２６ｂは、Ｓｉの結晶方位面の中ではエッチング速度の最も遅い結晶方位面である（１，１，１）面を有している。このように、エッチング速度の最も遅い結晶方位面である（１，１，１）面を機能面２６ａ，２６ｂとなるように形成することで、別途、機能面２６ａ，２６ｂを平滑化する処理を行うことなく、
十分に平滑な機能面２６ａ，２６ｂを得ることができる。よって、機能素子２６の製造工程を簡略化することができる。
【００２９】
続いて、マイクロデバイス２０の製造方法について説明する。図３乃至６は、先に述べた本実施例に係るマイクロデバイス２０の製造方法を示した図である。なお、図３乃至図６において、本実施例に係るマイクロデバイス２０の説明に用いた図１乃至２に示した構成と同一構成部分については同一符号を付して説明する。図３（Ａ）は、マイクロデバイス２０を製造する機材となる５層構造のＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板４０を示している。本実施例に係る製造方法で用いるＳＯＩ基板４０は、下層から第１のシリコンバルク層４１，第１のシリコン酸化膜層４２，第２のシリコンバルク層４３，第２のシリコン酸化膜層４５，第３のシリコンバルク層４６が順次積層された構成とされている。第１乃至３のシリコンバルク層４１，４３，４６は、単結晶シリコン（Ｓｉ）のバルクである。また、第３のシリコンバルク層４６の表面は、結晶方位面が（１，１，０）面を有する層である。
【００３０】
このＳＯＩ基板４０は、周知のＳＯＩ技術を用いて形成される。具体的には、ＳＯＩ基板４０はＳＩＭＯＸ（Ｓｉｌｉｃｏｎ ＩＭｐｌａｎｔｅｄ ＯＸｉｄｅ）法、或いは貼り合わせ法を用いて形成することができる。ＳＩＭＯＸ法とは、シリコン基板（Ｓｉ）に酸素（Ｏ２）をイオン注入し、その後に熱処理を行なうことによりシリコンと結合させ、基板表面より内部位置にシリコン酸化膜（ＳｉＯ２）を形成することによりＳＯＩ基板４０を製造する方法である。また、貼り合わせ法は、表面に酸化膜を形成した第１のシリコン基板と、これとは別個の第２のシリコン基板を高熱・高圧力で接着し、その後に第２のシリコン基板を所定の厚さまで研削することにより、ＳＯＩ基板４０を製造する方法である。
【００３１】
上記構成とされたＳＯＩ基板４０には、例えば熱酸化法を用いることにより、図３（Ｂ）に示すように、第３のシリコンバルク層４６の表面に酸化膜４７を形成すると共に第１のシリコンバルク層４１の表面（図中、下面）に酸化膜４８を形成する。続いて、酸化膜４７の表面に機能素子２６を形成するためのレジスト膜４９を形成し、酸化膜４８の表面にはレジスト膜５０を形成する。レジスト膜４９，５０は、例えばスピナーを用いて形成される。このレジスト膜４９，５０は、ポジ型，ネガ型のいずれであってもよい。
【００３２】
続いて、図３（Ｃ）に示すように、第３のシリコンバルク層４６側に形成されたレジスト膜４９に対し露光・現像処理が行なわれ、基板部２３及び機能素子２６となる部位の上部を残してレジスト膜４９が除去され、２つの開口部４９Ａがレジスト膜４９に形成される。また、同図に示すように、レジスト膜４９が除去された部分は、酸化膜４７が露出した状態となっている。このレジスト膜４９に形成された開口部４９Ａが、請求項３に記載された機能素子の形状と異なる形状を有したマスクパターンである。図７は、図３（Ｃ）に示した構造体の平面図であり、図８乃至１０は開口部の形状の例を示した図である。また、図１１は、ＳＯＩ基板に対して傾いた状態でレジスト膜に形成された開口部の平面図である。なお、図１１中に示した点線は機能素子２６を示している。
【００３３】
図７に示すように、２つの開口部４９Ａは、円形状をしており、同じ大きさの２つの円が対向する位置に形成されている。図７に点線で示した領域Ｂで囲まれた範囲内の開口部４９Ａは、請求項４に記載の機能面２６ａ，２６ｂに対応する位置である。なお、機能面２６ａ，２６ｂは、図７中に示した領域Ｂ内の開口部４９Ａの下層の第３のシリコンバルク層４６に形成される。また、この領域Ｂで囲まれた範囲の開口部の形状が曲面形状であることが望ましく、後述する機能面を形成するための結晶異方性エッチングにより（１，１，１）面を出現させることができる。よって、図８乃至９に示すように、例えばレジスト膜４９に形成する開口部の形状（マスクパターンの形状）を、楕円形状の開口部４９Ｂに形成しても良いし、半円形状の開口部４９Ｃに形成しても良い。また、領域Ｂで囲まれた範囲の開口部の形状は、複数の面により構成された曲面形状に近い形状、例えば２０角形でも良いし、図１０に示したような角部を有した開口部４９Ｄに形成しても良い。更に、図１１に示した開口部４９Ｅ（マスクパターン）のように、（１，１，１）面に対する開口部の相対的な位置を変更して、開口部４９Ａ〜４９Ｄ（マスクパターン）を形成しても良い。
【００３４】
次に、図３（Ｄ）に示すように、パターニングされたレジスト膜４９をマスクとして、酸化膜４７をエッチングにより加工する。これにより、開口部４９Ａと同一形状の開口部４７Ａが酸化膜４７に形成される。その後、図４（Ａ）に示すように、アッシング等によりレジスト膜４９，５０を除去する。次に、図４（Ｂ）に示すように、パターニングされた酸化膜４７をマスクとして、結晶異方性エッチングを行う。
【００３５】
図１２は、図４（Ｂ）に示した構造体の平面図であり、図１３は図１２のＤ−Ｄ方向の断面図である。なお、図１２では、第３のシリコンバルク層４６の加工後の形状が分かりやすいように開口部４６Ａの形状を実線で示し、酸化膜４７に形成された開口部４７Ａを点線で示す。また、図４（Ｂ）は、図１２のＣ−Ｃ方向の断面図である。図１２に示すように、結晶異方性エッチングにより第３のシリコンバルク層４６には、酸化膜４７に形成された開口部４７Ａとは異なる形状の六角形の開口部４６Ａが形成される。これにより、膜の面内方向に対して垂直な方向に結晶方位面が（１，１，１）の対向する２つの面を出現させて、この２つの面を機能面２６ａ，２６ｂとする機能部２６−１を形成することができる。
【００３６】
また、（１，１，１）面は、エッチング速度が他の結晶方位面と比べて極めて遅いストップ面であるため、機能面２６ａ，２６ｂを形成する結晶異方性エッチングを行うことで、十分な平滑さを有した機能面２６ａ，２６ｂを同時に得ることができる。したがって、従来技術のように機能面２６ａ，２６ｂを形成後に、別途、機能面２６ａ，２６ｂを平滑化する工程を設ける必要がないため、機能素子２６の製造工程を簡略化することができる。また、結晶異方性エッチングを行った際、図１３に示すように、角度θが３６度の２つの傾斜面６１が出現するが、第３のシリコンバルク層４６の下層に形成された酸化膜４５がストッパー膜となるため、傾斜面６１が機能面２６ａ，２６ｂに広がることを防止できる。なお、図１２中の左側に示した開口部４７Ａを方向Ｆに距離Ｅの量だけ移動させた位置に形成して、機能面２６ａの全体と機能面２６ｂの全体とが対向するように形成しても良い。
【００３７】
また、第３のシリコンバルク層４６を所望の厚みに形成し、かつストッパー膜として酸化膜４５を設けることにより、機能面２６ａ，２６ｂの膜の厚み方向の深さを精度良く制御して加工することができる。なお、結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることができる。
【００３８】
次に、図４（Ｃ）に示すように、酸化膜４７，４８はアッシング等により除去する。続いて、図５（Ａ）に示すように、機能部２６−１を被覆するようにＣｒ膜５２を形成する。このＣｒ膜５２は、例えば、ステンシルマスクを用いた蒸着装置により成膜することができる。このように、機能部２６−１をＣｒ膜５２で被覆することで、第２のシリコンバルク層４３と第１のシリコン酸化膜層４２とをエッチングする際、機能部２６−１に形成された機能面２６ａ，２６ｂが損傷することを防ぐことができる。続いて、レジスト膜を塗布し、露光、現像処理を行って、第３のシリコンバルク層４６上にパターニングされたレジスト膜６２を形成する。このレジスト膜６２も、例えばスピナー等を用いて塗布される。なお、このレジスト膜６２も、ポジ型、ネガ型のいずれであっても良い。
【００３９】
次に、図５（Ｂ）に示すように、Ｃｒ膜５２及びレジスト膜６２をマスクとして、反応性イオンエッチングにより第２のシリコンバルク層４３のエッチングを行う。この反応性イオンエッチングには、例えば、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いることができる。続いて、Ｃｒ膜５２及びレジスト膜６２をマスクとして、第１のシリコン酸化膜層４２のエッチングを行い、開口部５３を形成して、機能部２６−１を支持する支持体２６−２を形成する。これにより、機能部２６−１と支持体２６−２とを有した機能素子２６を形成することができる。Ｃｒ膜５２及びレジスト膜６２は、開口部５３形成後に除去される。なお、Ｃｒ膜５２の除去は、Ｃｒを選択的にエッチングできる手法を用いて行う。
【００４０】
次に、図５（Ｃ）に示すように、第１のシリコンバルク層４１の下面にレジスト膜５４が塗布される。このレジスト膜５４も、例えばスピナー等を用いて塗布される。なお、このレジスト膜５４も、ポジ型、ネガ型のいずれであっても良い。次に、図６（Ａ）に示すように、レジスト膜５４に対して露光・現像処理が行われる。これにより、支持部２５及び電極部３７が形成される領域にはレジスト膜５４が残され、レジスト膜５４には開口部５６が形成される。続いて、図６（Ｂ）に示すように、開口部５６が形成されたレジスト膜５４をマスクとして、第１のシリコンバルク層４１に対してＤＲＩＥを実施する。これにより第１のシリコンバルク層４１には、支持部２５と電極部３７とが形成される。
【００４１】
続いて、図６（Ｃ）に示すように、レジスト膜５４を除去するアッシング処理が実施され、これにより移動部２４が形成されて、第１の構造体２１の製造が完了する。なお、マイクロデバイス２０を構成する第２の構造体２２の製造方法は、周知の技術を用いて製造されため、その説明は省略するものとする。
【００４２】
本実施例では、上記のように結晶異方性エッチングにより機能素子２６の形状と異なる形状を有した開口部４７Ａを用いて、表面の結晶方位面が（１，１，０）であるＳＯＩ基板４０の加工を行うことにより、結晶方位面が（１，１，１）面である平滑化された機能面２６ａ，２６ｂを形成することができ、平滑化された機能面２６ａ，２６ｂにより光路の切り換えを低損失で高精度に行うことができる。なお、本実施例では、開口部５３を形成後にＣｒ膜５２の除去を行ったが、Ｃｒ膜５２を残して、機能面２６ａ，２６ｂに形成されたＣｒ膜５２を機能面として用いても良い。
【００４３】
上記説明した製造方法により作成した機能素子２６を用いて、本発明者が機能面２６ａ，２６ｂの表面粗さ（Ｒａ）の測定を行ったところ平均１０ｎｍであり、機能面２６ａ，２６ｂが良好な平滑面に形成されていることが分かった。この測定結果から、先に説明したように、表面の結晶方位面が（１，１，０）の第３のシリコンバルク層４６上に、対向する２つの円形状の開口部４７Ａを有した酸化膜４７を形成し、この酸化膜４７をマスクとして結晶異方性エッチングを行うことにより、エッチング速度が遅く、膜の面内方向に対して垂直な（１，１，１）面を機能面２６ａ，２６ｂと一致させることができる。このため、結晶異方性エッチングにより平滑化された（１，１，１）面を機能面２６ａ，２６ｂとして用いて、光路の切り換えを低損失で高精度に行うことができることが分かった。なお、機能面２６ａ，２６ｂの表面粗さ（Ｒａ）の評価には、超深度形状測定顕微鏡ＶＫ−８５００（ＫＥＹＥＮＣＥ社製）を用いた。
【００４４】
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、本発明は、光スイッチやプラズマエッチングにより形成された側壁面の平滑化を必要とする光マイクロコンポーネントや微細スタンパー等の種々のマイクロデバイスに適用できるものである。
【００４５】
【発明の効果】
請求項１記載の発明によれば、デバイス本体表面の結晶方位面を（１，１，０）面として、機能素子の加工を行うことにより結晶方位面が（１，１，１）面である十分に平滑な機能面を形成することができ、十分に平滑な機能面により光路の切り換えを低損失で高精度に行うことができる。
【００４６】
請求項２記載の発明によれば、５層構造のＳＯＩ基板を用いることにより、ＳＯＩ基板に具備されたＳｉＯ２層をストッパー膜として、機能素子の加工を高精度に行うことができる。
【００４７】
請求項３記載の発明によれば、結晶異方性エッチングにより機能素子の形状と異なる形状を有したマスクパターンを用いて、表面の結晶方位面が（１，１，０）であるＳＯＩ基板の加工を行うことにより、結晶方位面が（１，１，１）面である平滑化された機能面を形成することができ、平滑化された機能面により光路の切り換えを低損失で高精度に行うことができる。
【００４８】
請求項４及び請求項５記載の発明によれば、マスクパターンの形状を上記の如く設定することにより、結晶方位面が（１，１，１）面である平滑化された機能面を形成することができる。
【００４９】
請求項６記載の発明によれば、結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることができる。
【００５０】
請求項７記載の発明によれば、機能素子部材上にマスクパターンが対向するよう２個形成して結晶異方性エッチングを行うことにより、２つのマスクパターンが対向する位置に２つの平滑化された機能面を形成することができる
【図面の簡単な説明】
【図１】本発明の実施例であるマイクロデバイスの平面図である。
【図２】図１に示したマイクロデバイスのＡ−Ａ方向の断面図である。
【図３】（Ａ）〜（Ｄ）は、本実施例に係るマイクロデバイスの製造方法を示した図（その１）である。
【図４】（Ａ）〜（Ｃ）は、本実施例に係るマイクロデバイスの製造方法を示した図（その２）である。
【図５】（Ａ）〜（Ｃ）は、本実施例に係るマイクロデバイスの製造方法を示した図（その３）である。
【図６】（Ａ）〜（Ｃ）は、本実施例に係るマイクロデバイスの製造方法を示した図（その４）である。
【図７】図３（Ｃ）に示した構造体の平面図である。
【図８】開口部の形状の例を示した図（その１）である。
【図９】開口部の形状の例を示した図（その２）である。
【図１０】開口部の形状の例を示した図（その３）である。
【図１１】ＳＯＩ基板に対して傾いた状態でレジスト膜に形成された開口部の平面図である。
【図１２】図４（Ｂ）に示した構造体の平面図である。
【図１３】図１２のＤ−Ｄ方向の断面図である。
【符号の説明】
２０ マイクロデバイス
２１ 第１の構造体
２２ 第２の構造体
２３ 基板部
２４ 移動部
２５ 支持部
２６ 機能素子
２６−１ 機能部
２６−２ 支持体
２６ａ、２６ｂ 機能面
２７Ａ〜２７Ｄ 光ファイバー
２８ 光ファイバー装着用溝
２９、４６Ａ、４７Ａ、４９Ａ〜４９Ｅ、５３、５６ 開口部
３４ 対向電極
３７ 電極部
４０ ＳＯＩ基板
４１ 第１のシリコンバルク層
４２ 第１のシリコン酸化膜層
４３ 第２のシリコンバルク層
４５ 第２のシリコン酸化膜層
４６ 第３のシリコンバルク層
４７、４８ 酸化膜
４９、５０、５４、６２ レジスト膜
５２ Ｃｒ膜
６１ 傾斜面
Ｂ 領域
Ｅ 距離
Ｆ 方向
θ 角度
【発明の属する技術分野】
本発明はマイクロデバイス及びその製造方法に係り、特に機能面により光路切り換えを行うマイクロデバイス及びその製造方法に関する。
【０００２】
【従来の技術】
微細構造のパーツを集積して形成したマイクロデバイスは、例えば光スイッチ、ラブ・オン・チップ、マイクロ・クロマトグラフィ・デバイス、マイクロポンプ、パワーＭＥＭＳパーツ等として、各種分野での応用が期待されている。これらのマイクロデバイスのうち、例えば光スイッチは、光通信関連機器、とりわけ波長多重通信（Ｄｅｎｓｅ Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：ＤＷＤＭ）関連機器への需要が高まっている。
【０００３】
ここで、光スイッチの構造としては、可動式及び非可動式の２種類に大別できるが、可動式の光スイッチは非可動式の光スイッチに比べてクロストーク低減、大規模化等の観点から有利である。この可動式の光スイッチとしては、光ファイバーの位置を固定すると共に機能面を有する機能素子が光路に対して移動することにより、機能面により光路を切り換える可動機能素子方式の光スイッチが一般的である。この機能素子を形成する際には、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる場合があるが、特にエッチングと側壁保護を繰り返しながら異方性構造の形成を行うＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）では、同繰り返し周期に依存した表面あれが機能面に生じ、粗度としてはＲａ＝４０〜５０ｎｍが限界であった（例えば、非特許文献１参照）。これに対し、ＤＲＩＥを用いて機能面を形成後に、別途、機能面を平滑化するための工程を設けて、結晶異方性エッチングにより平滑化する手法が知られている（例えば、非特許文献２参照）。
【０００４】
【非特許文献１】
Ｃ．Ｍａｒｘｅｒ，Ｍ．Ａ．Ｇｒｅｔｉｌｌａ，Ｎ．Ｆ．ｄｅ Ｒｏｏｉｊ ｅｔ ａｌ．，Ｖｅｒｔｉｃａｌ Ｍｉｒｒｏｒｓ Ｆａｂｒｉｃａｔｅｄ ｂｙ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ ｆｏｒ Ｆｉｂｅｒ Ｏｐｔｉｃａｌ Ｓｗｉｔｃｈｉｎｇ Ａｐｐｌｉｃａｔｉｏｎｓ，Ｐｒｏｃ．ＭＥＭＳ９７，１９９７
【０００５】
【非特許文献２】
Ｍ．Ｓａｓａｋｉ，Ｋ．Ｈａｎｅ ｅｔ ａｌ．，Ａｎｉｓｏｔｒｏｐｉｃａｌｌｙ Ｅｔｃｈｅｄ Ｓｉ Ｍｏｌｄ ｆｏｒ Ｓｏｌｉｄ Ｐｏｌｙｍｅｒ Ｄｙｅ Ｍｉｃｒｏｃａｖｉｔｙ Ｌａｓｅｒ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ，Ｖｏｌ．３９，２０００，ｐｐ，７１４５−７１４９．
【０００６】
【発明が解決しようとする課題】
しかしながら、ＤＲＩＥを用いて機能素子を形成した場合には、機能面の表面粗さがＲａ＝４０〜５０ｎｍが限界であり、光路の切り換えを低損失で高精度に行うことができないという問題があった。また、ＤＲＩＥで形成された機能面を結晶異方性エッチングにより平滑化処理する場合には、機能素子を形成する工程の後に、別途、機能面を平滑化処理する工程を設ける必要があり、製造工程を増加させるという問題があった。
【０００７】
そこで本発明は、上記事情に鑑みなされたもので、機能面を平滑化処理する後工程を設けることなく、十分に平滑な機能面を得て、機能面により光路の切り換えを低損失で高精度に行うことのできるマイクロデバイス及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【０００９】
請求項１記載の発明では、デバイス本体と、該デバイス本体に一体的に形成されると共に機能面を具備した機能素子とを有したマイクロデバイスにおいて、前記デバイス本体をＳＯＩ基板から形成し、かつ該デバイス本体表面の結晶方位面を（１，１，０）面とし、かつ前記機能面の結晶方位面を（１，１，１）面としたことを特徴とするマイクロデバイスにより、解決できる。
【００１０】
上記発明によれば、デバイス本体表面の結晶方位面を（１，１，０）面として、機能素子の加工を行うことにより結晶方位面が（１，１，１）面である十分に平滑な機能面を形成することができ、十分に平滑な機能面により光路の切り換えを低損失で高精度に行うことができる。
【００１１】
請求項２記載の発明では、前記ＳＯＩ基板は、５層構造であることを特徴とする請求項１に記載のマイクロデバイスにより、解決できる。
【００１２】
上記発明によれば、５層構造のＳＯＩ基板を用いることにより、ＳＯＩ基板に具備されたＳｉＯ２層をストッパー膜として、機能素子の加工を高精度に行うことができる。
【００１３】
請求項３記載の発明では、基板をエッチングすることにより、機能面が形成された機能素子を具備するマイクロデバイスを製造するマイクロデバイスの製造方法であって、前記基板としてＳＯＩ基板を用い、該ＳＯＩ基板の表面の結晶方位面を（１，１，０）とし、該表面に前記機能素子の形状と異なる形状を有したマスクパターンを形成する工程と、該マスクパターンを形成後、結晶異方性エッチングにより前記ＳＯＩ基板の表面を加工して、結晶方位面が（１，１，１）面となる前記機能面を有した前記機能素子を形成する工程とを有したことを特徴とするマイクロデバイスの製造方法により、解決できる。
【００１４】
上記発明によれば、結晶異方性エッチングにより機能素子の形状と異なる形状を有したマスクパターンを用いて、表面の結晶方位面が（１，１，０）であるＳＯＩ基板の加工を行うことにより、結晶方位面が（１，１，１）面である平滑化された機能面を形成することができ、平滑化された機能面により光路の切り換えを低損失で高精度に行うことができる。
【００１５】
請求項４記載の発明では、前記マスクパターンの形状を前記機能面に対応する位置が曲面形状となるように構成したことを特徴とする請求項３に記載のマイクロデバイスの製造方法により、解決できる。
【００１６】
請求項５記載の発明では、前記基板に形成される前記機能面となる位置に、前記マスクパターンの縁部が接線状に接するように前記マスクパターンの位置決めを行うことを特徴とする請求項３または４に記載のマイクロデバイスの製造方法により、解決できる。
【００１７】
上記請求項４及び請求項５記載の発明によれば、マスクパターンの形状を上記の如く設定することにより、結晶方位面が（１，１，１）面である平滑化された機能面を形成することができる。
【００１８】
請求項６記載の発明では、前記結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることを特徴とする請求項３乃至５のいずれか１項に記載のマイクロデバイスの製造方法により、解決できる。
【００１９】
上記発明によれば、結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることができる。
【００２０】
請求項７記載の発明では、前記マスクパターンが対向するよう２個形成したことを特徴とする請求項３乃至６のいずれか１項に記載のマイクロデバイスの製造方法により、解決できる。
【００２１】
上記発明によれば、機能素子部材上にマスクパターンが対向するよう２個形成して結晶異方性エッチングを行うことにより、２つのマスクパターンが対向する位置に２つの平滑化された機能面を形成することができる。
【００２２】
【発明の実施の形態】
次に、図面に基づいて本発明の実施例を説明する。図１乃至図２を参照して、本発明の実施例であるマイクロデバイス２０の構成について説明する。図１は本発明の実施例であるマイクロデバイスの平面図であり、図２は図１に示したマイクロデバイスのＡ−Ａ方向の断面図である。本実施例では、機能素子を有したマイクロデバイスに適用した例について説明する。マイクロデバイス２０は、デバイス本体である第１の構造体２１を有している。第１の構造体２１は、後述する機能素子を駆動する機能を有した第２の構造体２２の上部に積み重ねられ固定された構成とされている。第１の構造体２１は、基板部２３と移動部２４とにより構成されている。
【００２３】
まず、基板部２３について説明する。基板部２３は、５層構造のＳＯＩ基板に形成されている。基板部２３は、移動部２４を支持する機能を奏すると共に、光ファイバー２７Ａ〜２７Ｄを所定位置に固定する機能を奏する。なお、請求項１に記載のデバイス本体表面とは、後述する第３のシリコンバルク層４６の表面のことである。光ファイバー２７Ａ〜２７Ｄを固定するため、基板部２３には光ファイバー装着溝２８が形成されている。本実施例では図１に示すように、基板部２３の上面に４本の光ファイバー装着溝２８が、平面視した状態において十字状をなすように形成されている。よって、この光ファイバー装着溝２８に装着される光ファイバー２７Ａ〜２７Ｄも、平面視した状態において十字状となるよう装着される。また、基板部２３には開口部２９が形成されている。移動部２４は、後述するように、開口部２９の内部に移動可能に設けられる。
【００２４】
機能素子２６は、移動部２４を構成する電極部３７上に立設される。第３のシリコンバルク層４６は、単結晶シリコンのバルクから構成されている。単結晶シリコンのバルクは、薄膜技術を用いてシリコン薄膜を積層したポリシリコンと比較して機械的特性に優れているため、支持部２５の可撓性を増すことができる。更に、機能素子２６が図２中の上方（Ｚ２方向）にある位置（以下、基準位置という）で、機能素子２６の機能面２６ａ，２６ｂは各光ファイバー２７Ａ〜２７Ｄの端面と対向するよう構成されている。機能面２６ａ，２６ｂは、光の光路を切り換えるための面である。図２に実線で示す機能素子２６は、基準位置にある機能素子２６を示している。
【００２５】
次に、移動部２４について説明する。移動部２４は、支持部２５，機能素子２６，電極部３７等により構成されている。この移動部２４にも単結晶シリコンのバルクを用いた。この移動部２４は前記の基板部２３と一括的に形成される。支持部２５は板バネ状とされており、外側の端部は基板部２３に固定され、内側の端部は一体的に電極部３７に接続された構成となっている。
【００２６】
従って、移動部２４は、支持部２５が弾性変形することにより、開口部２９内で矢印Ｚ１，Ｚ２方向（後述する対向電極３４に対して上下方向）に移動可能な構成となる。尚、本実施例では支持部２５は直線形状とされているが、支持部２５は直線形状に限定されるものではなく、蛇行形状や他の形状とすることも可能である。これにより、支持部２５のバネ特性を調整することができる。電極部３７は、支持部２５に対して広い面積を有しており、第２の構造体２２に形成された対向電極３４と対向するよう配設されている。
【００２７】
機能素子２６には、光ファイバー２７Ａ，２７Ｄから出射された光の光路を変更するための２つの機能面２６ａ，２６ｂが形成されている。また、機能素子２６は、平面視した状態において、各光ファイバー２７Ａ〜２７Ｄに対して４５度の角度を有して対向するよう構成されている。
【００２８】
上記構成において、第１の構造体２１は、第１のシリコンバルク層４１と、第１のシリコン酸化膜層４２と、第２のシリコンバルク層４３と、第２のシリコン酸化膜層４５と、第３のシリコンバルク層４６とからなる５層のＳＯＩ基板に形成されており、ＳＯＩ基板の表面である第３のシリコンバルク層４６の表面は、結晶方位面が（１，１，０）面を有するように構成されている。また、機能面２６ａ，２６ｂは、Ｓｉの結晶方位面の中ではエッチング速度の最も遅い結晶方位面である（１，１，１）面を有している。このように、エッチング速度の最も遅い結晶方位面である（１，１，１）面を機能面２６ａ，２６ｂとなるように形成することで、別途、機能面２６ａ，２６ｂを平滑化する処理を行うことなく、
十分に平滑な機能面２６ａ，２６ｂを得ることができる。よって、機能素子２６の製造工程を簡略化することができる。
【００２９】
続いて、マイクロデバイス２０の製造方法について説明する。図３乃至６は、先に述べた本実施例に係るマイクロデバイス２０の製造方法を示した図である。なお、図３乃至図６において、本実施例に係るマイクロデバイス２０の説明に用いた図１乃至２に示した構成と同一構成部分については同一符号を付して説明する。図３（Ａ）は、マイクロデバイス２０を製造する機材となる５層構造のＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板４０を示している。本実施例に係る製造方法で用いるＳＯＩ基板４０は、下層から第１のシリコンバルク層４１，第１のシリコン酸化膜層４２，第２のシリコンバルク層４３，第２のシリコン酸化膜層４５，第３のシリコンバルク層４６が順次積層された構成とされている。第１乃至３のシリコンバルク層４１，４３，４６は、単結晶シリコン（Ｓｉ）のバルクである。また、第３のシリコンバルク層４６の表面は、結晶方位面が（１，１，０）面を有する層である。
【００３０】
このＳＯＩ基板４０は、周知のＳＯＩ技術を用いて形成される。具体的には、ＳＯＩ基板４０はＳＩＭＯＸ（Ｓｉｌｉｃｏｎ ＩＭｐｌａｎｔｅｄ ＯＸｉｄｅ）法、或いは貼り合わせ法を用いて形成することができる。ＳＩＭＯＸ法とは、シリコン基板（Ｓｉ）に酸素（Ｏ２）をイオン注入し、その後に熱処理を行なうことによりシリコンと結合させ、基板表面より内部位置にシリコン酸化膜（ＳｉＯ２）を形成することによりＳＯＩ基板４０を製造する方法である。また、貼り合わせ法は、表面に酸化膜を形成した第１のシリコン基板と、これとは別個の第２のシリコン基板を高熱・高圧力で接着し、その後に第２のシリコン基板を所定の厚さまで研削することにより、ＳＯＩ基板４０を製造する方法である。
【００３１】
上記構成とされたＳＯＩ基板４０には、例えば熱酸化法を用いることにより、図３（Ｂ）に示すように、第３のシリコンバルク層４６の表面に酸化膜４７を形成すると共に第１のシリコンバルク層４１の表面（図中、下面）に酸化膜４８を形成する。続いて、酸化膜４７の表面に機能素子２６を形成するためのレジスト膜４９を形成し、酸化膜４８の表面にはレジスト膜５０を形成する。レジスト膜４９，５０は、例えばスピナーを用いて形成される。このレジスト膜４９，５０は、ポジ型，ネガ型のいずれであってもよい。
【００３２】
続いて、図３（Ｃ）に示すように、第３のシリコンバルク層４６側に形成されたレジスト膜４９に対し露光・現像処理が行なわれ、基板部２３及び機能素子２６となる部位の上部を残してレジスト膜４９が除去され、２つの開口部４９Ａがレジスト膜４９に形成される。また、同図に示すように、レジスト膜４９が除去された部分は、酸化膜４７が露出した状態となっている。このレジスト膜４９に形成された開口部４９Ａが、請求項３に記載された機能素子の形状と異なる形状を有したマスクパターンである。図７は、図３（Ｃ）に示した構造体の平面図であり、図８乃至１０は開口部の形状の例を示した図である。また、図１１は、ＳＯＩ基板に対して傾いた状態でレジスト膜に形成された開口部の平面図である。なお、図１１中に示した点線は機能素子２６を示している。
【００３３】
図７に示すように、２つの開口部４９Ａは、円形状をしており、同じ大きさの２つの円が対向する位置に形成されている。図７に点線で示した領域Ｂで囲まれた範囲内の開口部４９Ａは、請求項４に記載の機能面２６ａ，２６ｂに対応する位置である。なお、機能面２６ａ，２６ｂは、図７中に示した領域Ｂ内の開口部４９Ａの下層の第３のシリコンバルク層４６に形成される。また、この領域Ｂで囲まれた範囲の開口部の形状が曲面形状であることが望ましく、後述する機能面を形成するための結晶異方性エッチングにより（１，１，１）面を出現させることができる。よって、図８乃至９に示すように、例えばレジスト膜４９に形成する開口部の形状（マスクパターンの形状）を、楕円形状の開口部４９Ｂに形成しても良いし、半円形状の開口部４９Ｃに形成しても良い。また、領域Ｂで囲まれた範囲の開口部の形状は、複数の面により構成された曲面形状に近い形状、例えば２０角形でも良いし、図１０に示したような角部を有した開口部４９Ｄに形成しても良い。更に、図１１に示した開口部４９Ｅ（マスクパターン）のように、（１，１，１）面に対する開口部の相対的な位置を変更して、開口部４９Ａ〜４９Ｄ（マスクパターン）を形成しても良い。
【００３４】
次に、図３（Ｄ）に示すように、パターニングされたレジスト膜４９をマスクとして、酸化膜４７をエッチングにより加工する。これにより、開口部４９Ａと同一形状の開口部４７Ａが酸化膜４７に形成される。その後、図４（Ａ）に示すように、アッシング等によりレジスト膜４９，５０を除去する。次に、図４（Ｂ）に示すように、パターニングされた酸化膜４７をマスクとして、結晶異方性エッチングを行う。
【００３５】
図１２は、図４（Ｂ）に示した構造体の平面図であり、図１３は図１２のＤ−Ｄ方向の断面図である。なお、図１２では、第３のシリコンバルク層４６の加工後の形状が分かりやすいように開口部４６Ａの形状を実線で示し、酸化膜４７に形成された開口部４７Ａを点線で示す。また、図４（Ｂ）は、図１２のＣ−Ｃ方向の断面図である。図１２に示すように、結晶異方性エッチングにより第３のシリコンバルク層４６には、酸化膜４７に形成された開口部４７Ａとは異なる形状の六角形の開口部４６Ａが形成される。これにより、膜の面内方向に対して垂直な方向に結晶方位面が（１，１，１）の対向する２つの面を出現させて、この２つの面を機能面２６ａ，２６ｂとする機能部２６−１を形成することができる。
【００３６】
また、（１，１，１）面は、エッチング速度が他の結晶方位面と比べて極めて遅いストップ面であるため、機能面２６ａ，２６ｂを形成する結晶異方性エッチングを行うことで、十分な平滑さを有した機能面２６ａ，２６ｂを同時に得ることができる。したがって、従来技術のように機能面２６ａ，２６ｂを形成後に、別途、機能面２６ａ，２６ｂを平滑化する工程を設ける必要がないため、機能素子２６の製造工程を簡略化することができる。また、結晶異方性エッチングを行った際、図１３に示すように、角度θが３６度の２つの傾斜面６１が出現するが、第３のシリコンバルク層４６の下層に形成された酸化膜４５がストッパー膜となるため、傾斜面６１が機能面２６ａ，２６ｂに広がることを防止できる。なお、図１２中の左側に示した開口部４７Ａを方向Ｆに距離Ｅの量だけ移動させた位置に形成して、機能面２６ａの全体と機能面２６ｂの全体とが対向するように形成しても良い。
【００３７】
また、第３のシリコンバルク層４６を所望の厚みに形成し、かつストッパー膜として酸化膜４５を設けることにより、機能面２６ａ，２６ｂの膜の厚み方向の深さを精度良く制御して加工することができる。なお、結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることができる。
【００３８】
次に、図４（Ｃ）に示すように、酸化膜４７，４８はアッシング等により除去する。続いて、図５（Ａ）に示すように、機能部２６−１を被覆するようにＣｒ膜５２を形成する。このＣｒ膜５２は、例えば、ステンシルマスクを用いた蒸着装置により成膜することができる。このように、機能部２６−１をＣｒ膜５２で被覆することで、第２のシリコンバルク層４３と第１のシリコン酸化膜層４２とをエッチングする際、機能部２６−１に形成された機能面２６ａ，２６ｂが損傷することを防ぐことができる。続いて、レジスト膜を塗布し、露光、現像処理を行って、第３のシリコンバルク層４６上にパターニングされたレジスト膜６２を形成する。このレジスト膜６２も、例えばスピナー等を用いて塗布される。なお、このレジスト膜６２も、ポジ型、ネガ型のいずれであっても良い。
【００３９】
次に、図５（Ｂ）に示すように、Ｃｒ膜５２及びレジスト膜６２をマスクとして、反応性イオンエッチングにより第２のシリコンバルク層４３のエッチングを行う。この反応性イオンエッチングには、例えば、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いることができる。続いて、Ｃｒ膜５２及びレジスト膜６２をマスクとして、第１のシリコン酸化膜層４２のエッチングを行い、開口部５３を形成して、機能部２６−１を支持する支持体２６−２を形成する。これにより、機能部２６−１と支持体２６−２とを有した機能素子２６を形成することができる。Ｃｒ膜５２及びレジスト膜６２は、開口部５３形成後に除去される。なお、Ｃｒ膜５２の除去は、Ｃｒを選択的にエッチングできる手法を用いて行う。
【００４０】
次に、図５（Ｃ）に示すように、第１のシリコンバルク層４１の下面にレジスト膜５４が塗布される。このレジスト膜５４も、例えばスピナー等を用いて塗布される。なお、このレジスト膜５４も、ポジ型、ネガ型のいずれであっても良い。次に、図６（Ａ）に示すように、レジスト膜５４に対して露光・現像処理が行われる。これにより、支持部２５及び電極部３７が形成される領域にはレジスト膜５４が残され、レジスト膜５４には開口部５６が形成される。続いて、図６（Ｂ）に示すように、開口部５６が形成されたレジスト膜５４をマスクとして、第１のシリコンバルク層４１に対してＤＲＩＥを実施する。これにより第１のシリコンバルク層４１には、支持部２５と電極部３７とが形成される。
【００４１】
続いて、図６（Ｃ）に示すように、レジスト膜５４を除去するアッシング処理が実施され、これにより移動部２４が形成されて、第１の構造体２１の製造が完了する。なお、マイクロデバイス２０を構成する第２の構造体２２の製造方法は、周知の技術を用いて製造されため、その説明は省略するものとする。
【００４２】
本実施例では、上記のように結晶異方性エッチングにより機能素子２６の形状と異なる形状を有した開口部４７Ａを用いて、表面の結晶方位面が（１，１，０）であるＳＯＩ基板４０の加工を行うことにより、結晶方位面が（１，１，１）面である平滑化された機能面２６ａ，２６ｂを形成することができ、平滑化された機能面２６ａ，２６ｂにより光路の切り換えを低損失で高精度に行うことができる。なお、本実施例では、開口部５３を形成後にＣｒ膜５２の除去を行ったが、Ｃｒ膜５２を残して、機能面２６ａ，２６ｂに形成されたＣｒ膜５２を機能面として用いても良い。
【００４３】
上記説明した製造方法により作成した機能素子２６を用いて、本発明者が機能面２６ａ，２６ｂの表面粗さ（Ｒａ）の測定を行ったところ平均１０ｎｍであり、機能面２６ａ，２６ｂが良好な平滑面に形成されていることが分かった。この測定結果から、先に説明したように、表面の結晶方位面が（１，１，０）の第３のシリコンバルク層４６上に、対向する２つの円形状の開口部４７Ａを有した酸化膜４７を形成し、この酸化膜４７をマスクとして結晶異方性エッチングを行うことにより、エッチング速度が遅く、膜の面内方向に対して垂直な（１，１，１）面を機能面２６ａ，２６ｂと一致させることができる。このため、結晶異方性エッチングにより平滑化された（１，１，１）面を機能面２６ａ，２６ｂとして用いて、光路の切り換えを低損失で高精度に行うことができることが分かった。なお、機能面２６ａ，２６ｂの表面粗さ（Ｒａ）の評価には、超深度形状測定顕微鏡ＶＫ−８５００（ＫＥＹＥＮＣＥ社製）を用いた。
【００４４】
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、本発明は、光スイッチやプラズマエッチングにより形成された側壁面の平滑化を必要とする光マイクロコンポーネントや微細スタンパー等の種々のマイクロデバイスに適用できるものである。
【００４５】
【発明の効果】
請求項１記載の発明によれば、デバイス本体表面の結晶方位面を（１，１，０）面として、機能素子の加工を行うことにより結晶方位面が（１，１，１）面である十分に平滑な機能面を形成することができ、十分に平滑な機能面により光路の切り換えを低損失で高精度に行うことができる。
【００４６】
請求項２記載の発明によれば、５層構造のＳＯＩ基板を用いることにより、ＳＯＩ基板に具備されたＳｉＯ２層をストッパー膜として、機能素子の加工を高精度に行うことができる。
【００４７】
請求項３記載の発明によれば、結晶異方性エッチングにより機能素子の形状と異なる形状を有したマスクパターンを用いて、表面の結晶方位面が（１，１，０）であるＳＯＩ基板の加工を行うことにより、結晶方位面が（１，１，１）面である平滑化された機能面を形成することができ、平滑化された機能面により光路の切り換えを低損失で高精度に行うことができる。
【００４８】
請求項４及び請求項５記載の発明によれば、マスクパターンの形状を上記の如く設定することにより、結晶方位面が（１，１，１）面である平滑化された機能面を形成することができる。
【００４９】
請求項６記載の発明によれば、結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることができる。
【００５０】
請求項７記載の発明によれば、機能素子部材上にマスクパターンが対向するよう２個形成して結晶異方性エッチングを行うことにより、２つのマスクパターンが対向する位置に２つの平滑化された機能面を形成することができる
【図面の簡単な説明】
【図１】本発明の実施例であるマイクロデバイスの平面図である。
【図２】図１に示したマイクロデバイスのＡ−Ａ方向の断面図である。
【図３】（Ａ）〜（Ｄ）は、本実施例に係るマイクロデバイスの製造方法を示した図（その１）である。
【図４】（Ａ）〜（Ｃ）は、本実施例に係るマイクロデバイスの製造方法を示した図（その２）である。
【図５】（Ａ）〜（Ｃ）は、本実施例に係るマイクロデバイスの製造方法を示した図（その３）である。
【図６】（Ａ）〜（Ｃ）は、本実施例に係るマイクロデバイスの製造方法を示した図（その４）である。
【図７】図３（Ｃ）に示した構造体の平面図である。
【図８】開口部の形状の例を示した図（その１）である。
【図９】開口部の形状の例を示した図（その２）である。
【図１０】開口部の形状の例を示した図（その３）である。
【図１１】ＳＯＩ基板に対して傾いた状態でレジスト膜に形成された開口部の平面図である。
【図１２】図４（Ｂ）に示した構造体の平面図である。
【図１３】図１２のＤ−Ｄ方向の断面図である。
【符号の説明】
２０ マイクロデバイス
２１ 第１の構造体
２２ 第２の構造体
２３ 基板部
２４ 移動部
２５ 支持部
２６ 機能素子
２６−１ 機能部
２６−２ 支持体
２６ａ、２６ｂ 機能面
２７Ａ〜２７Ｄ 光ファイバー
２８ 光ファイバー装着用溝
２９、４６Ａ、４７Ａ、４９Ａ〜４９Ｅ、５３、５６ 開口部
３４ 対向電極
３７ 電極部
４０ ＳＯＩ基板
４１ 第１のシリコンバルク層
４２ 第１のシリコン酸化膜層
４３ 第２のシリコンバルク層
４５ 第２のシリコン酸化膜層
４６ 第３のシリコンバルク層
４７、４８ 酸化膜
４９、５０、５４、６２ レジスト膜
５２ Ｃｒ膜
６１ 傾斜面
Ｂ 領域
Ｅ 距離
Ｆ 方向
θ 角度
Claims (7)
- デバイス本体と、
該デバイス本体に一体的に形成されると共に機能面を具備した機能素子とを有したマイクロデバイスにおいて、
前記デバイス本体をＳＯＩ基板から形成し、かつ該デバイス本体表面の結晶方位面を（１，１，０）面とし、かつ前記機能面の結晶方位面を（１，１，１）面としたことを特徴とするマイクロデバイス。 - 前記ＳＯＩ基板は、５層構造であることを特徴とする請求項１に記載のマイクロデバイス。
- 基板をエッチングすることにより、機能面が形成された機能素子を具備するマイクロデバイスを製造するマイクロデバイスの製造方法であって、
前記基板としてＳＯＩ基板を用い、
該ＳＯＩ基板の表面の結晶方位面を（１，１，０）とし、該表面に前記機能素子の形状と異なる形状を有したマスクパターンを形成する工程と、
該マスクパターンを形成後、結晶異方性エッチングにより前記ＳＯＩ基板の表面を加工して、結晶方位面が（１，１，１）面となる前記機能面を有した前記機能素子を形成する工程とを有したことを特徴とするマイクロデバイスの製造方法。 - 前記マスクパターンの形状を前記機能面に対応する位置が曲面形状となるように構成したことを特徴とする請求項３に記載のマイクロデバイスの製造方法。
- 前記基板に形成される前記機能面となる位置に、前記マスクパターンの縁部が接線状に接するように前記マスクパターンの位置決めを行うことを特徴とする請求項３または４に記載のマイクロデバイスの製造方法。
- 前記結晶異方性エッチングには、エチレンジアミンピロカテコール（ＥＰＤ）を水で希釈したエッチング液を用いることを特徴とする請求項３乃至５のいずれか１項に記載のマイクロデバイスの製造方法。
- 前記マスクパターンが対向するよう２個形成したことを特徴とする請求項３乃至６のいずれか１項に記載のマイクロデバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195011A JP2005028487A (ja) | 2003-07-10 | 2003-07-10 | マイクロデバイス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195011A JP2005028487A (ja) | 2003-07-10 | 2003-07-10 | マイクロデバイス及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005028487A true JP2005028487A (ja) | 2005-02-03 |
Family
ID=34205983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003195011A Pending JP2005028487A (ja) | 2003-07-10 | 2003-07-10 | マイクロデバイス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005028487A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011177858A (ja) * | 2010-03-03 | 2011-09-15 | Toyota Central R&D Labs Inc | Ｍｅｍｓ構造体とその製造方法 |
| CN105372449A (zh) * | 2015-12-03 | 2016-03-02 | 浙江大学 | 高精度单轴光学微加速度计中抑制串扰的微机械加速度敏感结构及其制造方法 |
-
2003
- 2003-07-10 JP JP2003195011A patent/JP2005028487A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011177858A (ja) * | 2010-03-03 | 2011-09-15 | Toyota Central R&D Labs Inc | Ｍｅｍｓ構造体とその製造方法 |
| US8816451B2 (en) | 2010-03-03 | 2014-08-26 | Kabushiki Kaisha Toyota Chuo Kenkyusho | MEMS structure and manufacturing method thereof |
| CN105372449A (zh) * | 2015-12-03 | 2016-03-02 | 浙江大学 | 高精度单轴光学微加速度计中抑制串扰的微机械加速度敏感结构及其制造方法 |
| CN105372449B (zh) * | 2015-12-03 | 2018-12-07 | 浙江大学 | 高精度单轴光学微加速度计中抑制串扰的微机械加速度敏感结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010107628A (ja) | Ｍｅｍｓ走査型ミラー及びその製造方法 | |
| US20060278942A1 (en) | Antistiction MEMS substrate and method of manufacture | |
| US20030139014A1 (en) | Method of fabricating a device having a desired non-planar surface or profile and device produced thereby | |
| KR100373739B1 (ko) | 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법 | |
| EP2019081B1 (en) | Boron doped shell for MEMS device | |
| JP4146850B2 (ja) | 垂直段差構造物の製作方法 | |
| EP2341030B1 (en) | Wave guide structure and method of manufacturing same | |
| US8283256B1 (en) | Methods of forming microdevice substrates using double-sided alignment techniques | |
| JP2005028487A (ja) | マイクロデバイス及びその製造方法 | |
| KR20060121068A (ko) | 다양한 단차를 갖는 미세 구조물의 제조 방법 | |
| JP4353039B2 (ja) | 半導体構造の製造方法 | |
| US20230067030A1 (en) | Fabrication of mems structures from fused silica for inertial sensors | |
| KR20070106358A (ko) | 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법 | |
| EP2697156B1 (en) | Method of forming non-planar membranes using cmp | |
| TWI606007B (zh) | 採用複合基材的微機電元件以及其製作方法 | |
| KR101176698B1 (ko) | 양방향 구동 가능한 전열 전자기 회전형 마이크로 액추에이터 | |
| JP2016030305A (ja) | 電子デバイスおよび製造方法 | |
| JP3871118B2 (ja) | マイクロデバイスの製造方法 | |
| US8557044B2 (en) | Shadow mask, method of manufacturing the same and method of forming thin film using the same | |
| JP2004347773A (ja) | マイクロデバイス及びその製造方法 | |
| US11402579B2 (en) | Techniques for fabricating waveguide facets and die separation | |
| JP3944585B2 (ja) | ドライエッチングによる垂直面作製方法 | |
| JP2004345015A (ja) | マイクロデバイスの製造方法 | |
| KR20050055330A (ko) | 마이크로 관성센서 제조방법 | |
| KR100748741B1 (ko) | 교차 접합된 ｓｏｉ 웨이퍼를 이용한 실리콘 부양구조물의제조방법 |