JP2005026792A

JP2005026792A - 波形整形回路及び画像形成装置

Info

Publication number: JP2005026792A
Application number: JP2003187422A
Authority: JP
Inventors: 英之 ▲高▼山; Hideyuki Takayama
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2005-01-27

Abstract

【課題】電気的信号に含まれるノイズによる影響を抑え、かつ、ヒステリシス電圧利用時に信号振幅の大きさが変化した場合に起こる２値化信号のデューティ比の変動を抑制する。
【解決手段】コンパレータから出力される２値化信号によって、当該コンパレータに入力される入力信号と当該比較基準信号との少なくとも一方の信号の波形を、両信号の相対的な大小関係が逆転した直後には両信号の相対的なレベル差を助長させ、次に両信号の相対的な大小関係が逆転するまでには助長させた相対的なレベル差から助長分を無くして本来の両信号の相対的なレベル差に戻るように、制御することで、両信号の相対的な大小関係が逆転した直後ではヒステリシス電圧利用によりノイズによる誤作動を防止でき、かつ、相対的な大小関係が逆転するまでには元の相対的なレベル差に戻され本来の相対的な大小関係の比較が可能となるため、２値化信号のデューティ比の変動を抑制できる。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電圧比較用として用いられるコンパレータを利用した波形整形回路に関する。
【０００２】
特に、センサを用いて、各種の物理量をそれらに比例した電気的信号に変換して、その電気的信号の変化周期から物理量の変化を計測する際に、電気的信号をその変化の周期に対応した２値化信号として波形整形して出力するための波形整形回路の改良に関する。
【０００３】
また、本発明は、エンドレスベルト部材やドラム部材などのエンドレス形態の像担持体やその他の移動部材、これらの移動部材の移動量を検知するセンサ、このセンサからの交番アナログ信号を２値化信号に波形整形して出力する波形整形回路を備え、この２値化信号に基づいて像担持体等の移動部材が適正に移動するための駆動制御を行わせるようにした複写機、プリンタ、ファクシミリ等の画像形成装置に関する。
【０００４】
【従来の技術】
従来、角度、位置、移動量、速度といった各種の物理量を、それらの物理量に比例した電気的信号に変換して、その電気的信号の変化周期から物理量の変化を計測する場合に、電気的信号に閾値（比較基準信号）を設けて比較、つまりコンパレータなどを用いて、この閾値（比較基準信号）と電気的信号との相対的な大小関係から２値化信号を出力し、この２値化信号から物理量の変化を計測する方法がある。
【０００５】
この際、電気的信号に含まれる不要な信号（ノイズ）によって、前記比較基準信号と前記電気的信号の大小関係において実際の大小関係との反転が起こることがあり、コンパレータなどから実際の物理量の変化に対応しない２値化信号が出力されて計測誤差となる場合がある。
【０００６】
このため、例えば、図１７に示すように、物理量に比例した電気的信号Ｖｉｎの値が増加する過程では値Ｖ_２Ｈ、減少する過程では値Ｖ_２Ｌというように、電気的信号Ｖｉｎの変化の過程で各々別の閾値（比較基準信号レベル）Ｖ_２Ｈ，Ｖ_２Ｌを設定し、これらの２つの閾値（比較基準信号レベル）の差であるヒステリシス電圧Ｖ_３（＝Ｖ_２Ｈ−Ｖ_２Ｌ＞０）以内のノイズであれば、ノイズがあってもコンパレータなどから出力される２値化信号Ｖｏｕｔに影響を与えず計測誤差とならないようにした方法がある。
【０００７】
この主な手法としては、例えば図１８に示すように、非反転入力端子（＋）に接続されている信号線１０１に直列に抵抗Ｒ５０を接続し、かつ、コンパレータ１００の出力端子と非反転入力端子（＋）とを帰還抵抗Ｒ５１を介して接続することで、コンパレータ１００から出力される２値化信号Ｖｏｕｔと非反転入力端子（＋）に接続されている信号線１０１に入力される信号の電圧レベルＶ_１との電位差を、これらの２つの抵抗Ｒ５０，Ｒ５１で分圧し、２値化信号Ｖｏｕｔのレベル変化に応じて発生した電圧Ｖ_１のレベル変化Ｖ_２Ｈ，Ｖ_２Ｌの和であるヒステリシス電圧Ｖ_３を作る、という方法がある。
【０００８】
具体的に、特許文献１によれば、ノイズが波形整形に及ぼす影響を簡単かつ確実に回避することができ、しかも他の回路と併せて集積回路化するにも容易な構成を有する波形整形回路を提供することを目的とし、波形整形回路から出力される２値化信号の交番周期に基づき、ノイズ成分をマスクする上で好適なヒステリシス成分の印加レベル、並びに印加時間を各々リアルタイム演算する演算手段と、これらの演算された印加レベル及び印加時間に応じた特定の信号波形を生成し、生成した信号波形を波形整形回路から出力される２値化信号の交番に同期して入力信号及び比較基準信号の少なくとも一方に印加するヒステリシス波形発生回路とを有する波形整形回路が提案されている。
【０００９】
【特許文献１】
特開平７−１５２９５号公報
【００１０】
【発明が解決しようとする課題】
ところで、電気的信号の変化周期から物理量の変化を計測する場合、その電気的信号Ｖｉｎは正弦波状の交番アナログ信号となることがある。しかも、各種要因により信号振幅は一定とは限らない。例えば、複数のマークが一定間隔で連続している反射型スケールを光学センサで検出した場合、オフセットを持った正弦波状の交番アナログ信号となるが、反射型スケールの反射率の“ムラ”や、検出距離変動などの要因で、信号振幅とオフセットの大きさは変動し、ハイパスフィルタ（ＨＰＦ）でオフセット成分を除去した信号としては図１７（ｂ）に示す如く変化する。
【００１１】
このような波形を、前述したヒステリシスを設けたコンパレータ１００を用いて信号振幅の中心電圧Ｖ_１を比較基準信号として比較した場合、コンパレータ１００から出力される２値化信号Ｖｏｕｔのデューティ比は、信号振幅の大きさが変化した場合には、中心電圧Ｖ_１と電圧Ｖ_２Ｈ，Ｖ_２Ｌの差により、交番アナログ信号と比較電圧との相対的な大小関係が逆転するタイミングがずれることにより変動してしまう。このような２値化信号Ｖｏｕｔのデューティ比の変動や、交番アナログ信号と比較電圧との相対的な大小関係が逆転するタイミングのずれは、計測精度に影響を与えてしまうおそれがある。また、ヒステリシス電圧Ｖ_３により、コンパレータ１００で検出できる信号振幅の大きさが制限されてしまう。
【００１２】
この点、特許文献１によれば、ノイズが波形整形に及ぼす影響を簡単かつ確実に回避することができるが、簡素な構成で実現されるものではない。
【００１３】
本発明は、電気的信号に含まれる不要な信号（ノイズ）による影響を抑え、かつ、ヒステリシス電圧が設けられている時に信号振幅の大きさが変化した場合に起こる２値化信号のデューティ比の変動を抑えることを考慮したヒステリシス電圧波形の整形を、比較的簡素な回路構成で実現することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の発明は、交番アナログ信号である入力信号と比較基準信号との相対的な大小関係をコンパレータにより比較し、前記入力信号をその変化の周期に対応した２値化信号に波形整形して出力する波形整形回路において、前記入力信号と前記比較基準信号との相対的な大小関係が逆転した直後には当該入力信号と当該比較基準信号との相対的なレベル差を助長させ、次に当該入力信号と当該比較基準信号との相対的な大小関係が逆転するまでには助長させた相対的なレベル差から前記助長分を無くして本来の当該入力信号と当該比較基準信号との相対的なレベル差に戻るように、当該入力信号と当該比較基準信号との少なくとも一方の信号の波形を前記コンパレータから出力される２値化信号に基づき整形する波形制御手段を備える。
【００１５】
従って、コンパレータから出力される２値化信号によって、当該コンパレータに入力される入力信号と当該比較基準信号との少なくとも一方の信号の波形を、入力信号と比較基準信号との相対的な大小関係が逆転した直後には当該入力信号と当該比較基準信号との相対的なレベル差を助長させ、次に当該入力信号と当該比較基準信号との相対的な大小関係が逆転するまでには助長させた相対的なレベル差から前記助長分を無くして本来の当該入力信号と当該比較基準信号との相対的なレベル差に戻るように、制御することで、入力信号と比較基準信号との相対的な大小関係が逆転した直後ではヒステリシス電圧利用によりノイズによる誤作動を防ぎ、かつ、相対的な大小関係が逆転するまでには元の相対的なレベル差に戻され本来の相対的な大小関係の比較が可能となるため、２値化信号のデューティ比の変動が抑えられる。
【００１６】
請求項２記載の発明は、請求項１記載の波形整形回路において、前記波形制御手段は、前記コンパレータの出力端子と非反転入力端子との間に接続した容量性負荷による帰還素子と、前記コンパレータの非反転入力端子に接続された信号線に直列接続された抵抗とよりなり、当該非反転入力端子に入力される信号の波形を前記レベル差が助長されるように整形する。
【００１７】
従って、コンパレータの出力端子と非反転入力端子との間に接続した容量性負荷による帰還素子とコンパレータの非反転入力端子に接続された信号線に直列接続された抵抗とにより波形制御手段を構成することにより、容量性負荷の放充電を利用して２値化信号の立上り時と立下り時のみ帰還させて、つまりは微分回路での出力波形を比較電圧に重畳する形で請求項１記載の発明を実現し、かつ、容量性負荷を帰還素子とする簡素な回路構成で実現できる。
【００１８】
請求項３記載の発明は、請求項１記載の波形整形回路において、前記波形制御手段は、前記コンパレータの出力端子と非反転入力端子との間に直列接続した容量性負荷と帰還抵抗とによる帰還素子と、前記コンパレータの非反転入力端子に接続された信号線に直列接続された抵抗とよりなり、当該非反転入力端子に入力される信号の波形を前記レベル差が助長されるように整形する。
【００１９】
従って、基本的には、請求項２記載の発明と同様であるが、コンパレータの出力端子と非反転入力端子との間に直列接続した容量性負荷と帰還抵抗とを帰還素子とすることにより、帰還抵抗の抵抗値によっても、整形後の信号が元の信号の電圧レベルに戻るまでの時間や、整形された信号のレベルを調整することも可能となる。
【００２０】
請求項４記載の発明は、請求項２又は３記載の波形整形回路において、前記波形制御手段を構成する前記帰還素子及び前記コンパレータの非反転入力端子に接続された信号線に直列接続された抵抗は、そのインピーダンス値が可変調整自在である。
【００２１】
従って、帰還素子及びコンパレータの非反転入力端子に接続された信号線に直列接続された抵抗のインピーダンス値（容量性負荷の場合にはその容量値、帰還抵抗の場合にはその抵抗値を含む）を可変調整自在とすることで、整形後の信号が元の信号の電圧レベルに戻るまでの時間や、整形された信号のレベルを容易に調整することが可能となる。
【００２２】
請求項５記載の発明は、請求項４記載の波形整形回路において、前記波形制御手段は、前記非反転入力端子に入力されて波形整形された信号と当該非反転入力端子に入力される元の信号との電圧レベル差の絶対値について、２値化信号のデューティ比の変動の許容範囲内に収まるまでの時間が、前記入力信号と前記比較基準信号の相対的な大小関係の逆転が起こる周期の平均時間内になるように前記帰還素子及び前記コンパレータの非反転入力端子に接続された信号線に直列接続された抵抗のインピーダンス値が調整されている。
【００２３】
従って、波形整形された信号とその元の信号との電圧レベル差の絶対値が、２値化信号のデューティ比の変動の許容範囲内に収まるまでの時間（例えば、その最大値の大きくても１％になるまでの時間）が、入力信号と比較基準信号との相対的な大小関係の逆転が起こる周期の平均時間内になるように帰還素子及びコンパレータの非反転入力端子に接続された信号線に直列接続された抵抗のインピーダンス値（容量値や抵抗値）を調整することで、２値化信号の周期に合わせた時定数の設定が可能となり、２値化信号のデューティ比の変動を目的の範囲内に収めることができる。
【００２４】
請求項６記載の発明は、請求項５記載の波形整形回路において、前記入力信号の周波数又は周期によって、前記波形制御手段による整形後の前記非反転入力端子に入力される信号が元の当該非反転入力端子に入力される信号の電圧レベルに戻るまでの時間を制御する継続時間制御手段を有する。
【００２５】
従って、入力信号の周波数又は周期により、波形整形後の信号がその元の信号の電圧レベルに戻るまでの時間を制御することにより、入力信号に好適な信号に設定することができる。
【００２６】
請求項７記載の発明は、請求項１記載の波形整形回路において、前記波形制御手段は、波形信号の１周期に亘りその電圧レベルがゼロ以上であり、かつ、その先頭部分では電圧レベルが１番高くて最後尾の部分までにはゼロになる１周期分の各種波形の信号が予め格納された波形記憶手段を有し、前記コンパレータから出力される前記２値化信号の周波数に応じて、その周波数の半分以内に１周期が収まるように周波数を調整し、前記コンパレータの非反転入力端子に入力される信号に加算する場合には前記２値化信号の立下りタイミングに合わせて前記波形記憶手段に格納されている各種波形信号の波数１つを出力し、かつ、前記２値化信号の立上りタイミングに合わせて前記各種波形信号の波数１つをその符号を負に変換して出力し、前記コンパレータの反転入力端子に入力される信号に加算する場合には非反転入力端子に入力される信号に加算する場合とは符号の組合せを逆にして出力する。
【００２７】
従って、波形整形の対象として好適な信号を設定する上で、波形信号の１周期に亘りその電圧レベルがゼロ以上であり、かつ、その先頭部分では電圧レベルが１番高くて最後尾の部分までにはゼロになる１周期分の各種波形の信号を予め格納しておき、コンパレータから出力される２値化信号の周波数に応じて、その周波数の半分以内に１周期が収まるように周波数を調整して、２値化信号の立上り、立下りタイミングに合わせて対応する波形の信号を出力させることで、予め波形記憶手段に格納してある各種波形中から好適な信号を選択することができる。
【００２８】
請求項８記載の発明の画像形成装置は、移動方向の全範囲に亘って所定間隔で連続するように設けられた複数のマークを有するエンドレス形態の像担持体と、この像担持体を移動させるための駆動力を当該像担持体に伝達するための駆動力伝達手段と、前記像担持体の移動時に前記マークを順次検出するマーク検出手段と、このマーク検出手段により検出される交番アナログ信号が入力信号として入力され２値化信号に波形整形して出力する請求項１ないし７の何れか一記載の波形整形回路と、この波形整形回路から出力される前記２値化信号に基づき前記駆動力伝達手段を駆動制御する駆動制御手段と、を備える。
【００２９】
従って、中間転写ベルト、転写紙搬送ベルトのようなエンドレス形態の像担持体の移動量を制御する上で、請求項１ないし７記載の波形整形回路を用いることにより、入力信号と比較基準信号との相対的な大小関係が逆転した直後ではヒステリシス電圧を利用することによりノイズによる誤作動を防ぎ、かつ、比較基準信号は次に入力信号と比較基準信号の相対的な大小関係が逆転するまでには元の中心電圧レベルに戻るため、２値化信号のデューティ比の変動を抑えることができ、よって、２値化信号の立上りと立下りとの両方を当該像担持体の移動量の制御に使用可能となり、かつ、デューティ比自体を当該像担持体の移動量の制御に使用可能となる。
【００３０】
【発明の実施の形態】
本発明の第一の実施の形態を図１ないし図３に基づいて説明する。
【００３１】
図１は、本実施の形態の波形整形回路１の構成例を示すブロック図である。この波形整形回路１は２値化信号処理の対象となる入力信号が入力される入力端子２と、この入力端子２に入力された入力信号について所定の閾値（比較基準信号）と比較することにより２値化するコンパレータ３と、このコンパレータ３による２値化信号を出力信号として目的先に出力する出力端子４と、入力端子２に入力される入力信号のオフセット成分を除去するためのハイパスフィルタ（ＨＰＦ）５と、入力端子２に入力される入力信号（ＨＰＦ処理済み）に基づきコンパレータ３用の所定の閾値として比較基準信号を生成する比較基準信号発生部６と、をベースに構成されている。オフセット成分除去後の入力信号はコンパレータ３の反転入力端子（−）に入力される。もっとも、ＨＰＦ５は必須ではなく、省略してもよい。また、本実施の形態では、入力信号をコンパレータ３の反転入力端子（−）に入力させているが、非反転入力端子（＋）側であっても構わない。比較基準信号発生部６は、基本的には、入力信号（オフセット成分除去後でも除去なしでもよい）からその信号振幅の中心電圧の信号に変換することで比較基準信号を生成するもので、この比較基準信号はコンパレータ３の非反転入力端子（＋）（入力信号が非反転入力端子（＋）の場合には、反転入力端子（−）側）に入力される。
【００３２】
このような基本的な構成において、例えば、入力信号が交番アナログ信号である場合、まず、ＨＰＦ５により入力信号のオフセット成分を除去し、このＨＰＦ５通過後の信号と信号振幅の中心電圧である比較基準信号との相対的な大小関係をコンパレータ３により比較し、入力信号をその変化の周期に対応した２値化信号に波形整形して出力することとなる。
【００３３】
ここに、本実施の形態では、波形制御手段としてのヒステリシス電圧発生部７と加算部８とを付加することにより、コンパレータ３に入力される信号の波形を適正に整形するようにしたものである。ヒステリシス電圧発生部７は当該波形整形回路１、従って、コンパレータ３の出力信号である２値化信号を利用するものであり、コンパレータ３の出力端子側に接続されている。また、ヒステリシス電圧発生部７により生成したヒステリシス電圧は比較基準信号の整形に利用するものであり、加算部８を介して非反転入力端子（＋）に入力される信号、反転入力端子（−）に入力される信号のどちらに接続しても基本的には構わない。本実施の形態では、その一例として、当該ヒステリシス電圧発生部７の出力と比較基準信号発生部６の出力とを加算する加算部８を介してコンパレータ３の非反転入力端子（＋）に接続されている。
【００３４】
ヒステリシス電圧発生部７では、入力信号と比較基準信号との相対的な大小関係が逆転した直後には入力信号と比較基準信号との相対的なレベル差を助長させるために、好適な印加レベル、印加時間のヒステリシス電圧波形を発生し、このヒステリシス電圧を加算部８を通じて、例えば、入力信号振幅の中心電圧である比較基準信号に重畳してコンパレータ３の非反転入力端子（＋）に入力する。そして、コンパレータ３からは２値化信号が出力されるが、この２値化信号は当該ヒステリシス電圧発生部７にも入力され、ヒステリシス電圧波形と同期させる。
【００３５】
このような構成において、交番アナログ信号である入力信号の振幅が変動した時の、ＨＰＦ５通過後の信号（入力信号）Ｖｉｎ、加算部８通過後のＶ_Ｃ及び２値化信号Ｖｏｕｔの変化の様子を図２に示すタイミングチャートを参照して説明する。即ち、比較基準信号Ｖ_１は、入力信号Ｖｉｎと比較基準信号Ｖ_１との相対的な大小関係が逆転した直後には、ヒステリシス電圧Ｖ_３を重畳（加算又は減算）し比較基準信号をＶ_２Ｌ又はＶ_２Ｈとすることにより、入力信号Ｖｉｎと比較基準信号Ｖ_１との相対的なレベル差を助長させ、次に入力信号と比較基準信号の相対的な大小関係が逆転するまでには元の中心電圧レベルの比較基準信号Ｖ_１に戻るように波形形状が整形制御される。
【００３６】
このように、２値化信号を利用して比較基準信号の波形を整形制御することで、入力信号と比較基準信号との相対的な大小関係が逆転した直後ではヒステリシス電圧利用によりノイズによる誤作動を防ぐことができ、かつ、比較基準信号は次に入力信号と比較基準信号の相対的な大小関係が逆転するまでには元の中心電圧レベルに戻すため、２値化信号のデューティ比の変動を抑制することができる。
【００３７】
ところで、図１に示した波形整形回路１の具体的な回路構成例を図３に示す。まず、入力信号のオフセット成分を除去するＨＰＦ５は、コンデンサＣ１と抵抗Ｒ１とにより構成され、比較基準信号発生部６は、分圧抵抗Ｒ９，Ｒ１０（Ｒ１０は可変）とＨＰＦ５にボルテージフォロワ接続されたＩＣ６とにより構成され、ＨＰＦ５通過後の信号振幅の中心電圧と比較基準信号とが一致するように構成されている。
【００３８】
ヒステリシス電圧発生部７では、コンパレータ３から出力される２値化信号Ｖｏｕｔをインバータ素子ＩＣ３、抵抗Ｒ８とコンデンサＣ２とによるローパスフィルタ（ＬＰＦ）９、ＡＮＤ素子ＩＣ５、ＮＯＲ素子ＩＣ４を用いて２値化信号の立上りエッジと立下りエッジとを個別に検出し、立上りエッジ時のみ矩形波状のパルスが現れる信号と、立下りエッジ時のみ矩形波状のパルスが現れる信号の２つの信号を加算部８に対して出力させる。矩形波状のパルスの時間幅は、このエッジ検出回路中のＬＰＦ９の時定数とほぼ等しい。
【００３９】
加算部８は、オペアンプを用いて構成された２つの加算回路ＩＣ１，ＩＣ２を直列接続した構成とされている。１つ目の加算回路ＩＣ１では、比較基準信号と、２値化信号の立上りエッジ時のみ矩形波状のパルスが現れる信号とを加算するもので、抵抗Ｒ２，Ｒ３，Ｒ４を備えている。加算された信号は、極性が反転している。即ち、相対的なレベル差を増長させる役目を果たす。次に、この極性が反転した信号と、２値化信号の立下りエッジ時のみ矩形波状のパルスが現れる信号を、２つ目の加算回路ＩＣ２で加算する。この加算回路ＩＣ２も抵抗Ｒ５，Ｒ６，Ｒ７を備えている。ここで加算された信号も極性が反転しており、その結果、比較基準信号と、２値化信号の立上りエッジ時のみ矩形波状のパルスが現れる信号が加算された信号から、２値化信号の立下りエッジ時のみ矩形波状のパルスが現れる信号を差し引いた信号となる。即ち、相対的なレベル差を増長させる役目を果たす。この信号がコンパレータ３の非反転入力端子（＋）に入力される。
【００４０】
本発明の第二の実施の形態を図４ないし図６に基づいて説明する。第一の実施の形態で示した部分と同一部分は同一符号を用いて示し、説明も省略する（以降の実施の形態でも順次同様とする）。
【００４１】
本実施の形態は、波形制御手段としてのヒステリシス電圧発生部７の簡易な構成例を示すもので、本実施の形態では、コンパレータ３の出力端子４と非反転入力端子（＋）との間に接続された容量性負荷１０による帰還素子と、コンパレータ３の非反転入力端子（＋）に接続された信号線に直列接続された抵抗Ｒ１１と、によりヒステリシス電圧発生部７が構成されている。より具体的には、図５に示すように容量性負荷１０としてのコンデンサＣ３と抵抗Ｒ１１とを用いることにより実現される。
【００４２】
即ち、抵抗Ｒ１１を介した容量性負荷１０の放電・充電を利用して、２値化信号の立上り時と立下り時のみ帰還させて、つまりは微分回路での出力波形（２値化信号を微分した波形に近い形）を比較基準信号に重畳することとなる。
【００４３】
図６は、このような回路構成において、交番アナログ信号である入力信号の振幅が変動した時の、ＨＰＦ５通過後の信号（入力信号）Ｖｉｎ、加算部８通過後のＶ_Ｃ、２値化信号Ｖｏｕｔの波形状態を示すタイミングチャートである。ここで、この比較基準信号Ｖ_１に重畳される波形の形は、帰還素子として接続される容量性負荷１０の容量によって決まる。
【００４４】
本発明の第三の実施の形態を図７及び図８に基づいて説明する。本実施の形態は、第二の実施の形態に準ずるが、コンパレータ３の出力端子４と非反転入力端子（＋）との間に容量性負荷１０と抵抗負荷１１とを帰還素子として接続することにより、抵抗Ｒ１１とともに、ヒステリシス電圧発生部７が構成されている。より具体的には、図８に示すように容量性負荷１０としてコンデンサＣ３、抵抗負荷１１として帰還抵抗Ｒ１２を用いることにより実現される。
【００４５】
従って、本実施の形態の場合、第二の実施の形態の場合と同様に、抵抗Ｒ１１を介した容量性負荷１０の放電・充電を利用して、２値化信号の立上り時と立下り時のみ帰還されて、つまりは微分回路での出力波形（２値化信号を微分した波形に近い形）を比較基準信号に重畳することとなる。ここで、この比較基準信号に重畳される波形の形は、帰還素子として接続される容量性負荷１０の容量と、接続された抵抗負荷１１の抵抗値によって決まる。特に、本実施の形態の場合、抵抗負荷１１の抵抗値によって、整形後の比較基準信号が元の比較基準信号の電圧レベル（中心電圧レベル）に戻るまでの時間や、整形された比較基準信号のレベル、つまり比較電圧に重畳される波形を調整することも可能となる。
【００４６】
本発明の第四の実施の形態を図９及び図１０に基づいて説明する。本実施の形態は、例えば第三の実施の形態に準ずるが、ヒステリシス電圧発生部７を構成する容量性負荷、抵抗負荷及び抵抗Ｒ１１に関してそのインピーダンス値（容量値、抵抗値）が可変な可変容量性負荷１２、可変抵抗負荷１３及び可変抵抗Ｒ１１を用いたものである。具体的には、図１０に示すように、変容量性負荷１２としてバリアブルコンデンサＶＣ１、可変抵抗負荷１３として可変抵抗ＶＲ１、抵抗Ｒ１１として可変抵抗を用いることにより実現できる。
【００４７】
従って、帰還素子としての可変容量性負荷１２、可変抵抗負荷１３及び可変抵抗Ｒ１１のインピーダンス値を可変調整自在とすることで、整形後の比較基準信号が元の比較基準信号の電圧レベル（中心電圧レベル）に戻るまでの時間や、整形された比較基準信号のレベル、つまり比較電圧に重畳される波形を容易に調整することができる。
【００４８】
なお、本実施の形態は、例えば第三の実施の形態例への適用例を示し、可変容量性負荷１２、可変抵抗負荷１３及び抵抗Ｒ１１の全てのインピーダンス値を可変自在としたが、何れか一つのみ或るは二つのインピーダンス値を可変としてもよい。また、第二の実施の形態例への適用例であれば、容量性負荷１２のインピーダンス値（容量値）及び／又は抵抗Ｒ１１を可変自在とすればよい。
【００４９】
ところで、これらの帰還素子のインピーダンス値の調整・設定について図６を参照して説明する。即ち、整形された比較基準信号と元の比較基準信号との電圧レベル差の絶対値について、整形された比較基準信号の絶対値の最大レベルＶ_３ｍａｘと元の比較基準信号レベルとのレベル差の大きくても１％（＝１００×Ｖ_３ｍｉｎ／Ｖ_３ｍａｘ）になるまでの時間が、入力信号と比較基準信号の相対的な大小関係の逆転が起こる周期の平均時間内（Ｔ／２の平均値以内）になるように帰還素子のインピーダンス値（容量値又は抵抗値）を調整・設定するようにすればよい。即ち、前述したような目的とする波形整形を行う上では、帰還素子のインピーダンス値（容量値又は抵抗値）を任意に設定したので好ましくなく、２値化信号の周期に合わせて時定数を決定する必要があり、レベル差を一旦助長させた後、次に相対的な大小関係が逆転するまでにこの助長分を極力小さくする目安として、ここでは、レベル差の大きくても１％を例示したものであるが、要は、波形整形された信号とその元の信号との電圧レベル差の絶対値が、２値化信号のデューティ比の変動の許容範囲内に収まるまでの時間となるようにすればよい。このような調整・設定とすることにより、２値化信号のデューティ比の変動を目的の範囲内に収めることができる。
【００５０】
本発明の第五の実施の形態を図１１ないし図１３に基づいて説明する。本実施の形態は、ヒステリシス電圧発生部７を制御する継続時間制御手段となるヒステリシス継続時間調整部１４を入力端子２・ヒステリシス電圧発生部７間に付加したものである。このヒステリシス継続時間調整部１４は、入力端子２から入力される入力信号（ＨＰＦ５通過後の信号）の周波数（又は周期）によって、ヒステリシス電圧発生部７による整形後の比較基準信号が元の比較基準信号の電圧レベルに戻るまでの時間を制御するもので、例えば、図１２又は図１３に示すように、入力信号の周波数をそれに対応した電圧信号に変換するＦ／Ｖ変換部１５と、その電圧信号を２値化信号に変換しこの２値化信号に応じてヒステリシス電圧発生部７に対してスイッチング素子制御信号を出力する２値化変換部１６とにより構成されている。
【００５１】
ここに、図１２に示す例は、図８に示した実施の形態例であり、ヒステリシス電圧発生部７中の抵抗Ｒ１２に対してスイッチング素子１７を介して抵抗Ｒ１３が並列に接続されている。このスイッチング素子１７は２値化変換部１５からのスイッチング素子制御信号に応じてオン・オフ制御され、このスイッチング素子１７のオン・オフに応じて抵抗Ｒ１３が接続状態／非接続状態となり、抵抗Ｒ１２との合成抵抗値が可変される。この抵抗Ｒ１３による抵抗Ｒ１２との合成抵抗値の可変により、比較基準信号に重畳されるヒステリシス電圧波形（時間）が制御されることとなる。このように、入力信号の周波数（又は周期）により、整形後の比較基準信号が元の比較基準信号の電圧レベル（中心電圧レベル）に戻るまでの時間を制御することにより、入力信号に好適な比較基準信号に設定することができる。
【００５２】
また、図１３に示す例は、図３に示した実施の形態例であり、ヒステリシス電圧発生部７のＬＰＦ９中の抵抗Ｒ８に対してスイッチング素子１７を介して抵抗Ｒ１４が並列に接続されている。このスイッチング素子１７は２値化変換部１６からのスイッチング素子制御信号に応じてオン・オフ制御され、このスイッチング素子１７のオン・オフに応じて抵抗Ｒ１４が接続状態／非接続状態となり、抵抗Ｒ８との合成抵抗値が可変される。この抵抗Ｒ１４による抵抗Ｒ８との合成抵抗値の可変により、ＬＰＦ９の時定数が変化することで、立上りエッジ検出回路（ＡＮＤゲートＩＣ５側）から出力される矩形波の時間幅が変化する。このように、入力信号の周波数（又は周期）により、整形後の比較基準信号が元の比較基準信号の電圧レベル（中心電圧レベル）に戻るまでの時間を制御することにより、入力信号に好適な比較基準信号に設定することができる。
【００５３】
なお、これらの図１２又は図１３において、各々、帰還素子であるコンデンサＣ２と直列に接続されている抵抗Ｒ１２、立上りエッジ検出回路中のＬＰＦ９の抵抗Ｒ８に並列に接続する抵抗Ｒ１３，Ｒ１４は各々１つの例で示したが、並列に接続される抵抗は複数でも構わない。
【００５４】
本発明の第五の実施の形態を図１４に基づいて説明する。本実施の形態では、波形制御手段として、前述したようなヒステリシス電圧発生部７に代えて、予め各種波形の信号が格納されたメモリ（波形記憶手段）を有するヒステリシス電圧波形記憶部１８が設けられ、このヒステリシス電圧波形記憶部１８により、入力信号の周期（又はその電圧レベル）に応じて、格納している波形信号中から好適な波形の信号を選択して、コンパレータ３から出力される２値化信号のタイミングに合わせて比較基準信号としてコンパレータ３に入力させるように構成されている。ここに、ヒステリシス電圧波形記憶部１８中に予め格納される各種波形の信号は、波形信号の１周期に亘りその電圧レベルがゼロ以上であり、かつ、その先頭部分では電圧レベルが１番高くて最後尾の部分までにはゼロになる１周期分の信号とされている。これらの波形は外部からの波形入力により任意に書換え可能とされ、かつ、外部から与えられる波形選択信号により任意の波形を選択可能とされている。
【００５５】
このような構成において、本実施の形態では、ヒステリシス電圧波形記憶部１８は、コンパレータ３から出力される２値化信号をトリガとして、当該２値化信号と同期して記憶している波形信号が出力される。また、このヒステリシス電圧波形記憶部１８からは２値化信号の立上りと立下りとでは正負の符号の異なる波形が出力される。即ち、コンパレータ３から出力される２値化信号の周波数に応じて、その周波数の半分以内に１周期が収まるように周波数を調整し、本実施の形態のようにコンパレータ３の非反転入力端子（＋）に入力される信号に加算する場合であれば２値化信号の立下りタイミングに合わせてヒステリシス電圧波形記憶部１８に格納されている各種波形信号の波数１つを出力し、かつ、２値化信号の立上りタイミングに合わせてヒステリシス電圧波形記憶部１８に格納されている各種波形信号の波数１つをその符号を負に変換して出力する。ちなみに、コンパレータ３の反転入力端子（−）に入力される信号に加算する場合であれば、本実施の形態のように非反転入力端子（＋）に入力される信号に加算する場合とは符号の組合せを逆にして出力する。
【００５６】
従って、本実施の形態によれば、波形整形の対象として好適な信号を設定する上で、波形信号の１周期に亘りその電圧レベルがゼロ以上であり、かつ、その先頭部分では電圧レベルが１番高くて最後尾の部分までにはゼロになる１周期分の各種波形の信号を予め格納しておき、コンパレータ３から出力される２値化信号の周波数に応じて、その周波数の半分以内に１周期が収まるように周波数を調整して、２値化信号の立上り、立下りタイミングに合わせて対応する波形の信号を出力させることで、予めヒステリシス電圧波形記憶部１８に格納してある各種波形中から好適な信号を選択することができる。
【００５７】
本発明の第六の実施の形態を図１５及び図１６に基づいて説明する。本実施の形態は、前述したような波形整形回路１を、画像形成装置、例えば、電子写真方式を利用したタンデム型のフルカラー画像形成装置に対して適用した例を示す。図１５はこのフルカラー画像形成装置の全体的な構成を概略的に示す縦断正面図であり、装置本体２１の略中央には画像形成部（プリンタエンジン）２２が配設され、その直下には給紙部２３が配設されている。給紙部２３には例えば４段の給紙カセット２４ａ〜２４ｄが装置本体２１に対して前後方向に引出・収納自在に設けられている。また、画像形成部２２の上方には、原稿画像を読取る読取り部（スキャナ）２５が配設されている。さらに、画像形成部２２の用紙搬送方向下流側（図面上、左側）には画像形成済みの用紙２６が排紙される排紙トレイ２７が設けられている。
【００５８】
ここに、画像形成部２２では、エンドレスベルト形態の像担持体としての中間転写ベルト２９の上方に、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）用の複数の作像部３０が並置されている。各々の作像部３０では、各色毎に設けられたドラム状の感光体３１の外周に沿って、帯電装置３２、露光部、現像装置３３、クリーニング装置３４などの電子写真プロセス部材ないしは装置が配置されている。帯電装置３２は、感光体３１の表面に帯電処理を行い、露光部では、画像情報を感光体３１表面にレーザ光で照射する露光装置３５からのレーザ光が照射される。現像装置３３は、感光体３１の表面に露光されて形成された静電潜像をトナー現像して可視化し、クリーニング装置３４は転写後に感光体３１の表面に残留したトナーを除去回収する。
【００５９】
作像プロセスとしては、中間転写ベルト２９上に各色毎の画像が作像され、中間転写ベルト２９上に４色が重畳されて１つのカラー画像が形成される。その際、最初に、イエロー（Ｙ）の作像部で、イエロー（Ｙ）のトナーを現像し、中間転写ベルト２９に転写する。次に、マゼンタ（Ｍ）の作像部で、マゼンタのトナーを現像し、中間転写ベルト２９に転写する。次に、シアン（Ｃ）の作像部で、シアンのトナーを現像し、中間転写ベルト２９上に転写し、最後に、ブラック（Ｋ）のトナーを現像し、中間転写ベルト２９上に転写し、４色が重畳されたフルカラーのトナー画像が形成される。そして、中間転写ベルト２９上に転写された４色のトナー像は、給紙部２３から給紙されてきた用紙２６に転写装置３６で転写され、定着装置３７によって定着された後、排紙ローラ３８によって排紙トレイ２７に排紙される。
【００６０】
このような構成において、中間転写ベルト２９は駆動ローラ４１、従動ローラ４２、ガイドローラ４３等の複数のローラにより支持されている。駆動ローラ４１と同軸上に設けられた駆動ギヤ４４は駆動モータ４５の軸上に設けられたモータギヤ４６に噛合しており、これらを駆動力伝達手段４７として駆動ローラ４１が回転駆動されることにより、中間転写ベルト２９も回転駆動される。
【００６１】
ここに、中間転写ベルト２９は４色分の画像を重ね合せ形成するためのものであり、その送り精度が色ずれ防止等の画質に大きく左右するので、この中間転写ベルト２９の送り量の制御は重要である。このため、中間転写ベルト２９の内周面にはその移動方向の全範囲に亘って複数のマーク４８が等間隔（所定間隔）で連続するように設けられている。また、中間転写ベルト２９の内周部にはこれらのマーク４８の移動軌跡上に位置させて中間転写ベルト２９の移動に伴うマーク４８の通過を順次検出するマーク検出手段としてのマークセンサ４９が設けられている。このマークセンサ４９としては例えば反射型光学センサ等を利用すればよい。
【００６２】
本実施の形態では、このようなマークセンサ４９から出力される信号を交番アナログ信号である入力信号とする波形整形回路１が設けられており、この波形整形回路１から出力される２値化信号が駆動モータ４５に対する駆動制御手段としての制御回路５０に入力されている。この制御回路５０は波形整形回路１からの２値化信号に基づき駆動モータ４５の駆動を制御することで、中間転写ベルト２９の送り制御を行う。
【００６３】
このように、中間転写ベルト２９の移動量を制御する上で、前述したような波形整形回路１を用いることにより、入力信号と比較基準信号との相対的な大小関係が逆転した直後ではヒステリシス電圧を利用することによりノイズによる誤作動を防ぎ、かつ、比較基準信号は次に入力信号と比較基準信号の相対的な大小関係が逆転するまでには元の中心電圧レベルに戻るため、２値化信号のデューティ比の変動を抑えることができ、よって、２値化信号の立上りと立下りとの両方を中間転写ベルト２９の移動量の制御に使用することが可能となり、かつ、デューティ比自体を中間転写ベルト２９の移動量の制御に使用することも可能となる。
【００６４】
なお、本実施の形態では、中間転写ベルト２９をエンドレス形態の像担持体としたが、例えば、各色毎の感光体３１上のトナー像を直接転写紙上に順次転写する方式のタンデム型のフルカラー画像形成装置の場合であれば、これらの感光体３１に対して共通に設けられて転写紙を搬送する転写紙搬送ベルトをエンドレス形態の像担持体として、同様に適用してもよい。
【００６５】
【発明の効果】
請求項１記載の発明によれば、コンパレータから出力される２値化信号によって、当該コンパレータに入力される入力信号と当該比較基準信号との少なくとも一方の信号の波形を、入力信号と比較基準信号との相対的な大小関係が逆転した直後には当該入力信号と当該比較基準信号との相対的なレベル差を助長させ、次に当該入力信号と当該比較基準信号との相対的な大小関係が逆転するまでには助長させた相対的なレベル差から前記助長分を無くして本来の当該入力信号と当該比較基準信号との相対的なレベル差に戻るように、制御するようにしたので、入力信号と比較基準信号との相対的な大小関係が逆転した直後ではヒステリシス電圧利用によりノイズによる誤作動を防ぐことができ、かつ、相対的な大小関係が逆転するまでには元の相対的なレベル差に戻され本来の相対的な大小関係の比較が可能となるため、２値化信号のデューティ比の変動を抑えることができる。
【００６６】
請求項２記載の発明によれば、コンパレータの出力端子と非反転入力端子との間に接続した容量性負荷による帰還素子とコンパレータの非反転入力端子に接続された信号線に直列接続された抵抗とにより波形制御手段を構成したので、容量性負荷の放充電を利用して２値化信号の立上り時と立下り時のみ帰還させて、つまりは微分回路での出力波形を比較電圧に重畳する形で請求項１記載の発明を実現することができ、かつ、容量性負荷を帰還素子とする簡素な回路構成で実現することができる。
【００６７】
請求項３記載の発明によれば、基本的には、請求項２記載の発明と同様であるが、コンパレータの出力端子と非反転入力端子との間に直列接続した容量性負荷と帰還抵抗とを帰還素子としたので、帰還抵抗の抵抗値によっても、整形後の信号が元の信号の電圧レベルに戻るまでの時間や、整形された信号のレベルを調整することができる。
【００６８】
請求項４記載の発明によれば、請求項２又は３記載の波形整形回路において、帰還素子及びコンパレータの非反転入力端子に接続された信号線に直列接続された抵抗のインピーダンス値（容量性負荷の場合にはその容量値、帰還抵抗の場合にはその抵抗値を含む）を可変調整自在としたので、整形後の信号が元の信号の電圧レベルに戻るまでの時間や、整形された信号のレベルを容易に調整することができる。
【００６９】
請求項５記載の発明によれば、請求項４記載の波形整形回路において、波形整形された信号とその元の信号との電圧レベル差の絶対値が、２値化信号のデューティ比の変動の許容範囲内に収まるまでの時間（例えば、その最大値の大きくても１％になるまでの時間）が、入力信号と比較基準信号との相対的な大小関係の逆転が起こる周期の平均時間内になるように帰還素子及びコンパレータの非反転入力端子に接続された信号線に直列接続された抵抗のインピーダンス値（容量値や抵抗値）を調整するようにしたので、２値化信号の周期に合わせた時定数の設定が可能となり、２値化信号のデューティ比の変動を目的の範囲内に収めることができる。
【００７０】
請求項６記載の発明によれば、請求項５記載の波形整形回路において、入力信号の周波数又は周期により、波形整形後の信号がその元の信号の電圧レベルに戻るまでの時間を制御するようにしたので、入力信号に好適な信号に設定することができる。
【００７１】
請求項７記載の発明によれば、請求項１記載の波形整形回路において、波形整形の対象として好適な信号を設定する上で、波形信号の１周期に亘りその電圧レベルがゼロ以上であり、かつ、その先頭部分では電圧レベルが１番高くて最後尾の部分までにはゼロになる１周期分の各種波形の信号を予め格納しておき、コンパレータから出力される２値化信号の周波数に応じて、その周波数の半分以内に１周期が収まるように周波数を調整して、２値化信号の立上り、立下りタイミングに合わせて対応する波形の信号を出力させるようにしたので、予め波形記憶手段に格納してある各種波形中から好適な信号を選択することができる。
【００７２】
請求項８記載の発明の画像形成装置によれば、中間転写ベルト、転写紙搬送ベルトのようなエンドレス形態の像担持体の移動量を制御する上で、請求項１ないし７記載の波形整形回路を用いるようにしたので、入力信号と比較基準信号との相対的な大小関係が逆転した直後ではヒステリシス電圧を利用することによりノイズによる誤作動を防ぎ、かつ、比較基準信号は次に入力信号と比較基準信号の相対的な大小関係が逆転するまでには元の中心電圧レベルに戻るため、２値化信号のデューティ比の変動を抑えることができ、よって、２値化信号の立上りと立下りとの両方を当該像担持体の移動量の制御に使用することができ、かつ、デューティ比自体を当該像担持体の移動量の制御に使用することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の波形整形回路を示すブロック図である。
【図２】入力信号、比較基準信号及び２値化信号の波形例を示すタイミングチャートである。
【図３】波形整形回路の構成例を示す回路図である。
【図４】本発明の第二の実施の形態の波形整形回路を示すブロック図である。
【図５】波形整形回路のより具体的な構成例を示す回路図である。
【図６】入力信号、比較基準信号及び２値化信号の波形例を示すタイミングチャートである。
【図７】本発明の第三の実施の形態の波形整形回路を示すブロック図である。
【図８】波形整形回路のより具体的な構成例を示す回路図である。
【図９】本発明の第四の実施の形態の波形整形回路を示すブロック図である。
【図１０】波形整形回路のより具体的な構成例を示す回路図である。
【図１１】本発明の第五の実施の形態の波形整形回路を示すブロック図である。
【図１２】波形整形回路のより具体的な構成例の一例を示す回路図である。
【図１３】波形整形回路のより具体的な構成例の他例を示す回路図である。
【図１４】本発明の第六の実施の形態の波形整形回路を示すブロック図である。
【図１５】本発明の第七の実施の形態の画像形成装置の概略構成例を示す正面図である。
【図１６】その中間転写ベルト付近の駆動系等を示す概略斜視図である。
【図１７】従来の入力信号、比較基準信号及び２値化信号の波形例を示すタイミングチャートである。
【図１８】従来の構成例を示す概略回路図である。
【符号の説明】
１波形整形回路
３コンパレータ
７波形制御手段
１０容量性負荷
１１抵抗
１２可変容量性負荷
１３可変抵抗
１４継続時間制御手段
１８波形記憶手段を有する波形制御手段
２９像担持体
４７駆動力伝達手段
４８マーク
４９マーク検出手段
５０駆動制御手段

Claims

交番アナログ信号である入力信号と比較基準信号との相対的な大小関係をコンパレータにより比較し、前記入力信号をその変化の周期に対応した２値化信号に波形整形して出力する波形整形回路において、
前記入力信号と前記比較基準信号との相対的な大小関係が逆転した直後には当該入力信号と当該比較基準信号との相対的なレベル差を助長させ、次に当該入力信号と当該比較基準信号との相対的な大小関係が逆転するまでには助長させた相対的なレベル差から前記助長分を無くして本来の当該入力信号と当該比較基準信号との相対的なレベル差に戻るように、当該入力信号と当該比較基準信号との少なくとも一方の信号の波形を前記コンパレータから出力される２値化信号に基づき整形する波形制御手段を備えることを特徴とする波形整形回路。
前記波形制御手段は、前記コンパレータの出力端子と非反転入力端子との間に接続した容量性負荷による帰還素子と、前記コンパレータの非反転入力端子に接続された信号線に直列接続された抵抗とよりなり、当該非反転入力端子に入力される信号の波形を前記レベル差が助長されるように整形することを特徴とする請求項１記載の波形整形回路。
前記波形制御手段は、前記コンパレータの出力端子と非反転入力端子との間に直列接続した容量性負荷と帰還抵抗とによる帰還素子と、前記コンパレータの非反転入力端子に接続された信号線に直列接続された抵抗とよりなり、当該非反転入力端子に入力される信号の波形を前記レベル差が助長されるように整形することを特徴とする請求項１記載の波形整形回路。
前記波形制御手段を構成する前記帰還素子及び前記コンパレータの非反転入力端子に接続された信号線に直列接続された抵抗は、そのインピーダンス値が可変調整自在であることを特徴とする請求項２又は３記載の波形整形回路。
前記波形制御手段は、前記非反転入力端子に入力されて波形整形された信号と当該非反転入力端子に入力される元の信号との電圧レベル差の絶対値について、２値化信号のデューティ比の変動の許容範囲内に収まるまでの時間が、前記入力信号と前記比較基準信号の相対的な大小関係の逆転が起こる周期の平均時間内になるように前記帰還素子及び前記コンパレータの非反転入力端子に接続された信号線に直列接続された抵抗のインピーダンス値が調整されていることを特徴とする請求項４記載の波形整形回路。
前記入力信号の周波数又は周期によって、前記波形制御手段による整形後の前記非反転入力端子に入力される信号が元の当該非反転入力端子に入力される信号の電圧レベルに戻るまでの時間を制御する継続時間制御手段を有することを特徴とする請求項５記載の波形整形回路。
前記波形制御手段は、波形信号の１周期に亘りその電圧レベルがゼロ以上であり、かつ、その先頭部分では電圧レベルが１番高くて最後尾の部分までにはゼロになる１周期分の各種波形の信号が予め格納された波形記憶手段を有し、前記コンパレータから出力される前記２値化信号の周波数に応じて、その周波数の半分以内に１周期が収まるように周波数を調整し、前記コンパレータの非反転入力端子に入力される信号に加算する場合には前記２値化信号の立下りタイミングに合わせて前記波形記憶手段に格納されている各種波形信号の波数１つを出力し、かつ、前記２値化信号の立上りタイミングに合わせて前記各種波形信号の波数１つをその符号を負に変換して出力し、前記コンパレータの反転入力端子に入力される信号に加算する場合には非反転入力端子に入力される信号に加算する場合とは符号の組合せを逆にして出力する、ことを特徴とする請求項１記載の波形整形回路。
移動方向の全範囲に亘って所定間隔で連続するように設けられた複数のマークを有するエンドレス形態の像担持体と、
この像担持体を移動させるための駆動力を当該像担持体に伝達するための駆動力伝達手段と、
前記像担持体の移動時に前記マークを順次検出するマーク検出手段と、
このマーク検出手段により検出される交番アナログ信号が入力信号として入力され２値化信号に波形整形して出力する請求項１ないし７の何れか一記載の波形整形回路と、
この波形整形回路から出力される前記２値化信号に基づき前記駆動力伝達手段を駆動制御する駆動制御手段と、
を備える画像形成装置。