JP2005020501A - 相関行列を利用した通信システム、相関行列学習方法、相関行列学習装置及びプログラム - Google Patents
相関行列を利用した通信システム、相関行列学習方法、相関行列学習装置及びプログラム Download PDFInfo
- Publication number
- JP2005020501A JP2005020501A JP2003184041A JP2003184041A JP2005020501A JP 2005020501 A JP2005020501 A JP 2005020501A JP 2003184041 A JP2003184041 A JP 2003184041A JP 2003184041 A JP2003184041 A JP 2003184041A JP 2005020501 A JP2005020501 A JP 2005020501A
- Authority
- JP
- Japan
- Prior art keywords
- codeword
- correlation matrix
- learning
- rearrangement
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】復号を行う際に相関行列を利用する通信システムにおいて、バーストエラーによる誤り訂正能力の低下を防ぐ。
【解決手段】送信装置１００から受信装置２００へ元符号語Ｙを送信する場合、先ず、符号化器１０１により、元符号語Ｙを所定の符号化率でブロック符号化し、冗長部が付加された符号語Ｘを生成する。その後、並替回路１０２により、符号語Ｘの冗長部が、符号語中の複数部分に分散配置されるように、符号語Ｘの成分を並び替え、並び替え後の符号語Ｘａを受信装置２００へ送信する。この並び替え後の符号語Ｘａは、受信装置２００内の受信部２０１で受信される。演算部２０２は、受信部２０１が受信した並び替え後の符号語Ｘａと、並替回路１０２における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列との演算を行うことにより、元符号語Ｙを復号する。
【選択図】 図１
【解決手段】送信装置１００から受信装置２００へ元符号語Ｙを送信する場合、先ず、符号化器１０１により、元符号語Ｙを所定の符号化率でブロック符号化し、冗長部が付加された符号語Ｘを生成する。その後、並替回路１０２により、符号語Ｘの冗長部が、符号語中の複数部分に分散配置されるように、符号語Ｘの成分を並び替え、並び替え後の符号語Ｘａを受信装置２００へ送信する。この並び替え後の符号語Ｘａは、受信装置２００内の受信部２０１で受信される。演算部２０２は、受信部２０１が受信した並び替え後の符号語Ｘａと、並替回路１０２における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列との演算を行うことにより、元符号語Ｙを復号する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、冗長部を有する符号語から元符号語を復号するための相関行列を利用した通信システム及びこの通信システムで利用する相関行列を学習により生成する相関行列学習技術に関し、特に、バーストエラーに強い相関行列を利用した通信システム及びこの通信システムにおいて利用する相関行列を生成する相関行列学習技術に関する。
【０００２】
【従来の技術】
送信装置と受信装置との間で通信を行う際、送信装置において、元符号語を所定の符号化率でブロック符号化してから受信装置へ送信し、受信装置において、送信装置から送られてきたブロック符号化された符号語を、相関行列を用いて元符号語に復号するということは従来から行われている。また、復号に使用する相関行列を学習により生成するということも従来から行われている。従来の相関行列学習方法では、符号化後の符号語と相関行列の演算を行い、その演算結果の各成分をあらかじめ設定された閾値「±ＴＨ」と比較し相関行列を更新する。そして、符号化前の元符号語の成分が「＋１」であれば閾値として「＋ＴＨ」を設定し、演算結果が「＋ＴＨ」より小さい場合にのみ、相関行列の各成分を「±ΔＷｋ」だけ更新する。また、符号化前の元符号語の成分が「０」であれば閾値として「−ＴＨ」を設定し、演算結果が「−ＴＨ」より大きい場合にのみ、相関行列の各成分を「±ΔＷｋ」だけ更新する。そして、すべての符号語についてこの相関行列の学習を繰り返し行い、全ての符号語について演算結果の絶対値が閾値の絶対値以上であれば、相関行列の学習が収束したことになり相関行列が求められる。また全ての符号語について相関行列の学習前後における符号化後の演算結果に変化が無い場合は相関行列の更新値を「±ΔＷｋ」から「±ΔＷｋ＋１」（ΔＷｋ＞ΔＷｋ＋１）に変化させて相関行列の学習を行い、学習が収束するまで相関行列の更新値を段階的に変化させる。さらに、全ての符号語について相関行列学習時の閾値を学習が進むにつれて「ＴＨ０」から「ＴＨ１ ，ＴＨ２ ，ＴＨ３ ……ＴＨｎ ，ＴＨｎ＋１……」（ＴＨ０ ＜ＴＨ１ ＜ＴＨ２ ＜ＴＨ３ ＜……ＴＨｎ ＜ＴＨｎ＋１……）と段階的に変化させる（例えば、特許文献１、２参照）。
【０００３】
【特許文献１】
特開２００２−１１１５１５号公報
【特許文献２】
特開２００２−３１４４３４号公報
【０００４】
【発明が解決しようとする課題】
上述した従来の技術において送信装置から受信装置へ送られる符号語は、ブロック符号であり、元符号語の後ろに、符号語間の距離を確保するための冗長部を一纏めにして付加した形式の符号語である。このため、伝送路上でバースト的なビットエラー（バーストエラー）が発生し、それが符号語間の距離を確保するための冗長部に発生した場合、同じ数のビットエラーが元符号語に発生した場合に比較して誤り訂正能力が低下するという問題があった。
【０００５】
本発明はこのような問題点を解消するためになされたものであり、その目的とするところは、バーストエラーにより誤り訂正能力が低下する確率を極めて小さくすることにある。
【０００６】
【課題を解決するための手段】
本発明にかかる相関行列を利用した通信システムは、上記目的を達成するため、
送信装置が、
元符号語を所定の符号化率でブロック符号化することにより、冗長部が付加された符号語を生成する符号化器と、
該符号化器で生成された符号語の冗長部が、符号語中の複数部分に分散配置されるように、符号語の成分を並び替える並替回路と、
該並替回路で並び替え後の符号語を送信する送信部とを備え、
受信装置が、
前記送信部から送られてきた並び替え後の符号語を受信する受信部と、
該受信部が受信した並び替え後の符号語と、前記並替回路における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列との演算を行うことにより、元符号語を復号する演算部とを備えたことを特徴とする。
【０００７】
本発明にかかる第１の相関行列学習方法は、上記通信システムで利用する相関行列を生成するため、
学習対象とする各符号語毎に、その符号語と相関行列との演算を行うと共に、演算結果と前記符号語の元符号語に応じた閾値とに基づいて前記相関行列を更新することにより、符号語から元符号語を復号するための相関行列を生成する相関行列学習方法において、
前記相関行列との演算を行う前に、前記符号語の冗長部を符号語中の複数部分に分散配置することを特徴とする。
【０００８】
より具体的には、本発明にかかる第２の相関行列学習方法は、
冗長部を有する符号語から元符号語を復号する際に使用する相関行列を生成する相関行列学習方法において、
学習対象にする各符号語毎に、その符号語の冗長部が符号語中の複数部分に分散配置されるように、その符号語の成分を並び替えた後、前記相関行列との演算を行い、各演算結果毎に、その演算結果の各成分と、演算対象にした符号語の元符号語に応じた各成分の閾値とを比較し、比較結果が更新を行うことが必要であることを示している成分については、前記相関行列の対応する成分の値を更新値だけ更新するという学習処理を、繰り返し行うことを特徴とする。
【０００９】
また、本発明にかかる第３の相関行列学習方法は、適切な閾値を用いて相関行列を生成できるようにするため、
第２の相関行列学習方法において、
１回の学習処理が終了する毎に、今回の学習処理において前記相関行列が更新されたか否かを判定し、更新されていない場合は、前記閾値の絶対値を増大させることを特徴とする。
【００１０】
また、本発明にかかる第４の相関行列学習方法は、
第３の相関行列学習方法において、
前記閾値の絶対値の初期値が、０であることを特徴とする。
【００１１】
また、本発明にかかる第５の相関行列学習方法は、学習速度を早めるため、
第２の相関行列学習方法において
１回の学習処理が終了する毎に、学習度が飽和状態になったか否かを判定し、飽和状態になった場合は、前記更新値を減少させ、減少させた更新値が０の場合は、学習処理を終了することを特徴とする。
【００１２】
更に、本発明にかかる相関行列学習方法を実施するのに好適な装置として、本発明に第１の相関行列学習装置は、
学習対象とする各符号語毎に、その符号語と相関行列との演算を行うと共に、演算結果と前記符号語の元符号語に応じた閾値とに基づいて前記相関行列を更新することにより、符号語から元符号語を復号するための相関行列を生成する相関行列学習装置において、
前記相関行列との演算を行う前に、前記符号語の冗長部を符号語中の複数部分に分散配置する並替回路を備えたことを特徴とする。
【００１３】
より具体的には、本発明にかかる第２の相関行列学習装置は、
冗長部を有する符号語から元符号語を復号する際に使用する相関行列を生成する相関行列学習装置において、
学習対象にする符号語が入力されたとき、該符号語の冗長部が符号語中の複数部分に分散配置されるように、その符号語の成分を並び替える並替回路と、
該並替回路により成分を並び替えられた符号語と前記相関行列との演算を行う演算部と、
該演算部の演算結果の各成分と、演算対象にした符号語の元符号語に応じた各成分の閾値とを比較する比較部と、
該比較部の比較結果が更新を行うことが必要であることを示している成分については、前記相関行列の対応する成分の値を更新値だけ更新し、その後、前記並替回路に対して全ての学習対象にする符号語を入力済みの場合は、再度、学習対象にする第１番目の符号語を前記並替回路に対して入力し、未入力の符号語が存在する場合は、学習対象にする次の符号語を前記並替回路に対して入力する学習度監視部とを備えたことを特徴とする。
【００１４】
また、本発明にかかる第３の相関行列学習装置は、
第１または第２の相関行列学習装置において、
前記相関行列は前記並替回路と同じ並び替えの規則により行の並び替えが行われていることを特徴とする。
【００１５】
また、本発明にかかる第４の相関行列学習装置は、適切な閾値を用いて相関行列を生成できるようにするため、
第２の相関行列学習装置において、
前記学習度監視部が、学習対象にする第１番目の符号語から最後の符号語までを前記並替回路に入力する毎に、前記相関行列が更新されたか否かを判定し、更新されていない場合には、前記閾値の絶対値を増大させる構成を有することを特徴とする。
【００１６】
また、本発明にかかる第５の相関行列学習装置は、
第４の相関行列学習装置において、
前記閾値の絶対値の初期値が、０であることを特徴とする。
【００１７】
また、本発明にかかる第６の相関行列学習装置は、学習速度を早めるため、
第２の相関行列学習装置において、
前記学習度監視部が、学習対象にする第１番目の符号語から最後の符号語までを前記並替回路に入力する毎に、学習度が飽和状態になったか否かを判定し、飽和状態になった場合は、前記更新値を減少させ、減少させた更新値が０の場合は、学習処理を終了する構成を有することを特徴とする
【００１８】
【作用】
送信装置から受信装置へ送信される符号語は、冗長部を符号語中の複数部分に分散配置した形式になっている。従って、バーストエラーが発生した場合、冗長部のみにその影響が及ぶ確率は、冗長部を一纏めにしていた従来に技術に比較して小さくなる。その結果、バーストエラーにより誤り訂正能力が低下する確率を小さくすることができる。
【００１９】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】
図１は本発明にかかる相関行列を利用した通信システムの実施の形態のブロック図であり、送信装置１００と受信装置２００とを備えている。
【００２１】
送信装置１００は、符号化器１０１と、並替回路１０２と、送信部１０３とを備えている。
【００２２】
符号化器１０１は、受信装置２００へ送信するＭビットの元符号語Ｙを符号化率（Ｎ，Ｍ）でブロック符号化し、Ｎビットの符号語Ｘを出力する。並替回路１０２は、符号化器１０１から出力された符号語Ｘの冗長部が、符号語中の複数部分に均等に振り分けられるように、符号語Ｘの成分を並び替え、符号語Ｘａを出力する。送信部１０３は、並替回路１０２で並び替え後の符号語Ｘａを受信装置２００へ送信する。
【００２３】
なお、送信装置１００は、コンピュータによって実現することが可能である。コンピュータによって実現する場合は、ディスク、半導体メモリ、その他の記録媒体に、符号化器１０１、並替回路１０２、送信部１０３を実現するためのプログラムを記録しておき、このプログラムをコンピュータに読み取らせる。コンピュータは、読み取ったプログラムに従って自身の動作を制御することで、コンピュータ上に、符号化器１０１、並替回路１０２、送信部１０３を実現する。
【００２４】
受信装置２００は、受信部２０１と、演算部２０２とを備えている。
【００２５】
受信部２０１は、送信部１０３から送られてきた並び替え後の符号語Ｘａを受信する。演算部２０２は、受信部２０１が受信した並び替え後の符号語Ｘａと、並替回路１０２における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列Ｗとの演算を行うことにより、元符号語Ｙを復号する。
【００２６】
なお、受信装置２００は、コンピュータによって実現することが可能である。コンピュータによって実現する場合には、ディスク、半導体メモリ、その他の記録媒体に、受信部２０１、演算部２０２を実現するためのプログラムを記録しておき、そのプログラムをコンピュータに読み取らせる。コンピュータは、読み取ったプログラムに従って、自身の動作を制御し、コンピュータ上に受信部２０１、演算部２０２を実現する。
【００２７】
次に、本実施の形態の動作を説明する。
【００２８】
送信装置１００内の符号化器１０１は、受信装置２００へ送信するＭビットの元符号語Ｙが入力されると、符号化率（Ｎ，Ｍ）で元符号語Ｙをブロック符号化し、Ｎビットの符号語Ｘを出力する。この符号語Ｘは、図２（ａ）に示すように、元符号語Ｙの後ろに、（Ｎ−Ｍ）ビットの冗長部が付加された構成となっている。
【００２９】
並替回路１０２は、符号化器１０１から出力された符号語Ｘの冗長部が、符号語中の複数部分に均等に振り分けられるように、符号語Ｘの成分を並び替え、符号語Ｘａを出力する。図２（ｂ）に並び替え後の符号語Ｘａの構成例を示す。なお、図２（ｂ）では、冗長部を斜線により表している。また、本実施の形態では、冗長部を符号語中の複数部分に均等に振り分けるようにしたが、複数部分に振り分けるのであれば、均等でなくても良い。
【００３０】
送信部１０３は、並替回路１０２から出力された並び替え後の符号語Ｘａを受信装置２００へ送信する。伝送路上では、図２（ｂ）に示すように、冗長部が符号語中の複数部分に分散配置された形式になっているので、バーストエラーが発生しても、冗長部のみにその影響が及ぶ確率を従来の技術に比較して小さくすることができる。従って、バーストエラーにより誤り訂正能力が低下する確率を小さくすることができる。
【００３１】
並び替え後の符号語Ｘａは、受信装置２００内の受信部２０１で受信される。演算部２０２は、受信部２０１が受信した並び替え後の符号語Ｘａと、並替回路１０２における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列Ｗとの演算を行うことにより、元符号語Ｙを復号する。
【００３２】
ここで、符号語Ｘａは図２（ｂ）に示されるように並替回路１０２により冗長部が符号語の中に均等に割り振られる形で並び替えられており、また相関行列Ｗは、図３（ｂ）に示されるように符号語Ｘａと同じ規則で行成分が並び替えられている。従って、並び替え後の符号語Ｘａと相関行列Ｗの演算結果は従来の演算結果と同じである。つまり図２（ａ）と図３（ａ）の演算結果と、図２（ｂ）と図３（ｂ）の演算結果とは同じであるため、Ｍビットの演算結果（復号結果）を再度並び替える必要はない。なお、相関行列Ｗの生成方法については、この後、詳細に説明する。
【００３３】
図４は、図１に示した演算部２０２で使用する相関行列を生成する、本発明の相関行列学習方法が適用される相関行列学習装置の実施の形態の構成を示すブロック図である。
【００３４】
この図４に示す相関行列学習装置は、演算部１と、学習度監視部３と、元符号語入力部４と、符号化器５と、比較部６と、閾値更新部７と、並替回路８とから構成されている。
【００３５】
元符号語入力部４は、Ｍビットの元符号語Ｙを入力する。符号化器５は、元符号語入力部４から入力された元符号語Ｙを、符号化率（Ｎ，Ｍ）でブロック符号化し、Ｎビットの符号語Ｘを出力する。符号語Ｘは、元符号語Ｙの後ろに（Ｎ−Ｍ）ビットの冗長部が付加された構成を有する。
【００３６】
並替回路８は、符号化器５から出力された符号語Ｘの冗長部が、符号語中の複数部分に均等に振り分けられるように、符号語Ｘの各成分を並び替え、並び替え後の符号語Ｘａを出力する。なお、並替回路８における並び替え規則は、図１の並替回路１０２における並び替え規則と同一規則である。
【００３７】
演算部１は、符号語入力部１１と、相関行列保持部１２とを有している。符号語入力部１１は、並替回路８によって並び替えの行われた符号語Ｘａを保持する。相関行列保持部１２は、Ｎ行Ｍ列の相関行列Ｗを保持する。演算部１は、符号語入力部１１に保持されている符号語Ｘａと、相関行列保持部１２に保持されている相関行列Ｗとの積を計算し、Ｍ列の演算結果ｙ１〜ｙＭを出力する。
【００３８】
閾値更新部７は、元符号入力部４から入力された元符号語Ｙに応じた閾値であって、学習収束度に応じて段階的に変化する閾値を出力する。
【００３９】
比較部６は、Ｍ個の比較回路６−１〜６−Ｍを有している。各比較回路６−１〜６−Ｍは、それぞれ演算部１の演算結果ｙ１〜ｙＭと、閾値更新部７から入力された閾値とを比較する。
【００４０】
学習度監視部３は、閾値制御部３１と、相関行列更新部３２とを備えている。閾値制御部３１は、各比較回路６−１〜６−Ｍの比較結果を監視し、その比較結果に応じて学習収束度を判定し、閾値更新部７に対して閾値の更新を指示する。相関行列更新部３２は、学習飽和度に応じた更新値を用いて相関行列Ｗを更新する。
【００４１】
次に、本実施の形態の動作を各図を参照して詳細に説明する。
【００４２】
相関行列Ｗは、元符号語Ｙを所望信号として、並び替えられた符号語Ｘａと相関行列Ｗとの演算結果ｙ１〜ｙＭから予め定められた所定の学習則により決められる。
【００４３】
図５は相関行列Ｗの学習則を示す説明図、図６は相関行列Ｗの学習が収束するときの比較部６への演算結果ｙ１〜ｙＭの入力値範囲｜ｙｍ｜≧ＴＨｎ（１≦ｍ≦Ｍ）を示す説明図、図７はこの相関行列学習方法が適用される相関行列学習装置の動作例を示すフローチャートである。
【００４４】
図７に示すフローチャートに従って説明すると、先ず、元符号語入力部４に学習対象（復号対象）とする符号語の内の、第１番目の元符号語Ｙを入力する。これにより、符号化器５が、元符号語入力部４に入力された第１番目の元符号語Ｙを符号化率（Ｎ，Ｍ）でブロック符号化し、Ｎビットの符号語Ｘを出力する。この符号語Ｘは、図２（ａ）に示すように、元符号語Ｙの後ろに、（Ｎ−Ｍ）ビットの冗長部が付加された構成を有する。並替回路８は、符号化器５から出力された符号語Ｘの冗長部が、符号語中に均等に割り振られるように、符号語Ｘの各成分を並び替え、並び替え後の符号語Ｘａを出力する（ステップＳ０）。並び替え後の符号語Ｘａの構成例を図２（ｂ）に示す。なお、本実施の形態では、冗長部を符号語中の複数部分に均等に振り分けるようにしたが、複数部分に振り分けるのであれば、均等でなくても良い。
【００４５】
並び替えられたＮビットの符号語Ｘａは、演算部１内の符号語入力部１１に入力され、演算部１は、符号語入力部１１に保持されている符号語Ｘａと相関行列保持部１２に保持されているＮ行Ｍ列の相関行列Ｗとの積を計算して演算結果ｙ１〜ｙＭを比較部６に出力する（ステップＳ１）。
【００４６】
比較部６内の各比較回路６−１〜６−Ｍは、それぞれ演算部１の演算結果ｙ１〜ｙＭと、閾値変更部７から入力されている閾値とを比較する（ステップＳ２）。ここで、閾値変更部７は、各比較回路６−１〜６−Ｍに対して、元符号入力部４から入力された元符号語Ｙの対応するビット（Ｙ１〜ＹＭ）の値に応じた閾値であって、且つ現在の学習収束度に応じた閾値を出力する。より具体的には、閾値更新部７は、ビットの値が“１”のときに出力する、学習収束度に応じた複数の閾値「＋ＴＨ０，＋ＴＨ１，…，＋ＴＨｎ，＋ＴＨｎ＋１，…」（０＝ＴＨ０≦ＴＨ１≦…≦ＴＨｎ≦ＴＨｎ＋１≦…）と、ビットの値が“０”のときに出力する、学習収束度に応じた複数の閾値「−ＴＨ０，−ＴＨ１，…，−ＴＨｎ，−ＴＨｎ＋１，…」とを内部に保持しており、元符号語Ｙのビットの値と、学習収束度に応じた閾値を出力する。例えば、元符号語Ｙの第ｍビットＹｍが“１”で、学習収束度が初期段階（第１段階）であれば、比較回路６−Ｍに対して閾値“＋ＴＨ０”を出力し、学習収束度が第２段階であれば、比較回路６−Ｍに対して閾値“＋ＴＨ１”を出力する。また、元符号語Ｙの第ｍビットＹｍが“０”で、学習収束度が第１段階であれば、比較回路６−Ｍに対して閾値“−ＴＨ０”を出力し、学習収束度が第２段階であれば、比較回路６−Ｍに対して閾値“−ＴＨ１”を出力する。
【００４７】
その後、学習度監視部３内の相関行列更新部３２が、比較回路６−１〜６−Ｍの比較結果と、現時点の更新値ΔＷｋと、並び替え後の符号語Ｘａと、元符号語Ｙと、図５（ａ）、（ｂ）に示した規則とに基づいて、相関行列保持部１２に保持されている相関行列Ｗを更新する（ステップＳ３、Ｓ４）。図５（ａ）、（ｂ）に示した規則は、次の通りである。
【００４８】
図５（ａ）は、元符号語Ｙの第ｍビットＹｍが“１”の場合の規則を示している。即ち、比較回路６−Ｍの出力が、ｙｍ≧ＴＨｎであることを示している場合は、相関行列Ｗの更新は行わない。これに対して、比較回路６−Ｍの出力が、ｙｍ＜ＴＨｎであることを示している場合は、相関行列Ｗの第ｍ列の各成分（第１行〜第Ｎ行）を、現時点の更新値ΔＷｋだけ、符号語Ｘａの第１ビット〜第Ｎビットの値に応じて±する。
【００４９】
また、図５（ｂ）は、元符号語Ｙの第ｍビットＹｍが“０”の場合の規則を示している。即ち、比較回路６−Ｍの出力が、ｙｍ≦−ＴＨｎであることを示している場合は、相関行列Ｗの更新は行わない。これに対して、比較回路６−Ｍの出力が、ｙｍ＞−ＴＨｎであることを示している場合は、相関行列Ｗの第ｍ列の各成分（第１行〜第Ｎ行）を、現時点の更新値ΔＷｋだけ、符号語Ｘａの第１ビット〜第Ｎビットの値に応じて±する。
【００５０】
具体的には、元符号語Ｙの第ｍビットＹｍ が“１”の場合、比較回路６−Ｍには閾値として“＋ＴＨｎ”が設定され、比較回路６−Ｍへの入力ｙｍ が“＋ＴＨｎ”以上であれば相関行列Ｗは更新されない。
【００５１】
しかし、比較回路６−Ｍへの入力ｙｍ が“＋ＴＨｎ未満”であれば、相関行列Ｗの第ｍ列の各成分Ｗ１，ｍ〜ＷＮ，ｍを以下のように更新する。
【００５２】
ＷＮ，ｍ＝ ＷＮ，ｍ ＋Ｓｇｎ（ＸＮ ）・ΔＷｋ
ＷＮ−１，ｍ ＝ＷＮ−１，ｍ ＋Ｓｇｎ（ＸＮ−１ ）・ΔＷｋ
：
Ｗ１，ｍ＝Ｗ１，ｍ ＋Ｓｇｎ（Ｘ１ ）・ΔＷｋ
【００５３】
一方、元符号語Ｙの第ｍビットＹｍ が“０”の場合、比較回路６−Ｍには閾値として“−ＴＨｎ”が設定され、比較回路６−Ｍへの入力ｙｍ が“−ＴＨｎ”以下であれば相関行列Ｗは更新されない。
【００５４】
しかし、比較回路６−Ｍへの入力ｙｍ が“−ＴＨｎ”より大きい値であれば、相関行列Ｗの各成分Ｗ１，ｍ〜ＷＮ，ｍを以下のように更新する。
【００５５】
ＷＮ，ｍ＝ ＷＮ，ｍ −Ｓｇｎ（ＸＮ ）・ΔＷｋ
ＷＮ−１，ｍ ＝ＷＮ−１，ｍ −Ｓｇｎ（ＸＮ−１ ）・ΔＷｋ
：
Ｗ１，ｍ＝Ｗ１，ｍ −Ｓｇｎ（Ｘ１ ）・ΔＷｋ
【００５６】
ここで、ブロック符号化された符号語の各成分［ ＸＮ，ＸＮ−１，ＸＮ−２，…，Ｘ２， Ｘ１ ］は“１”，“０”の２値で表される場合、“０”を“−１”として計算する。なお、Ｓｇｎ（Ｘｎ）は、Ｘｎ の±の符号を表す。
【００５７】
ステップＳ４の処理が終了すると、学習度監視部３内の閾値制御部３１が、閾値ＴＨｎ、更新値ΔＷｋでの学習を、学習対象にする全ての符号語に対して行ったか否かを判定する（ステップＳ５）。即ち、学習処理が一回終了したか否かを判断する。そして、学習を行っていない符号語が存在する場合（ステップＳ５がＮＯ）は、次の符号語を対象にして再びステップＳ０〜Ｓ４の処理を行う。これに対して、全ての符号語について学習を行ったと判定した場合（ステップＳ５がＹＥＳ）は、比較部６から送られてきている各符号語についての比較結果に基づいて、全ての符号語に対する演算部１の演算結果が、図６に示した条件｜ｙｍ｜≧ＴＨｎを満たしているか否かを判断する（ステップＳ６）。即ち、今回の学習処理において、相関行列保持部１２に保持されている相関行列Ｗが更新されたか否かを判定する。
【００５８】
そして、全ての符号語に対する演算部１の演算結果が、図６の条件を満たしていると判断した場合（ステップＳ６がＹＥＳ）は、閾値「ＴＨｎ 」での学習度は収束したと判断し（ステップＳ７）、閾値更新部７に対して閾値を「±ＴＨｎ 」から次の「±ＴＨｎ＋１」に更新することを指示すると共に、相関行列更新部３２に対して、再度、相関行列Ｗの更新値を初期値「Ｗ０」とすることを指示する（ステップＳ８）。その後、ステップＳ０に戻り、全ての符号語について学習を繰り返す。
【００５９】
一方、演算部１の演算結果の中に、図６の条件を満たさないものが存在すると判断した場合（ステップＳ６がＮＯ）は、今回の学習時における全ての符号語に対する演算部１の演算結果〔ｙ〕ｔ＋１と、前回の学習時における全ての符号語に対する演算部１の演算結果〔ｙ〕ｔとが同じであるか否かを判定する（ステップＳ９）。
【００６０】
そして、全ての符号語について演算結果が前回の学習時の演算結果に対し変化していない、すなわち〔ｙ〕ｔ＝〔ｙ〕ｔ ＋ １であれば（ステップＳ９がＹＥＳ）、閾値「ＴＨｎ」における相関行列Ｗの更新値「ΔＷｋ」での学習度は飽和状態にあると判定し（ステップＳ１０）、相関行列更新部３２に対して相関行列Ｗの更新値を「ΔＷｋ 」から「ΔＷｋ＋１ 」に更新することを指示し（ステップＳ１１）、「ΔＷｋ＋１ 」が「０」でなければ（ステップＳ１２がＮＯ）、ステップＳ０へ戻り、新たな更新値ΔＷｋ＋１ によりステップＳ０以下の処理を繰り返す。一方、「ΔＷｋ＋１ 」が「０」であれば（ステップＳ１２がＹＥＳ）、閾値「ＴＨｎ」における相関行列Ｗの学習は終了する（ステップＳ１３、Ｓ１４）
【００６１】
また、ステップＳ９において、〔ｙ〕ｔ≠〔ｙ〕ｔ ＋ １であると判断した場合は、ステップＳ０へ戻り、再度、更新値「ΔＷｋ 」にて全ての符号語について学習を繰り返す。
【００６２】
上記学習則により全ての並び替えられた符号語Ｘａについて相関行列Ｗの学習を行えば、全ての符号語について最適な閾値「ＴＨｎ 」を確保でき、比較部６への入力値が図６に示す値を満たす、バーストエラーに強い図１の通信システムの演算部２０２で利用する相関行列Ｗが得られる。
【００６３】
なお、図７に示したフローチャートに示す処理は、相関行列学習プログラムを、フレキシブルディスク、ＣＤ−ＲＯＭ、光磁気ディスク、ＲＡＭ、ＲＯＭなどの記憶媒体に格納しておき、これら記憶媒体に対応するドライブ装置を介してコンピュータへ読み取らせロードし実行させることで、実現できる。
【００６４】
【発明の効果】
以上説明したように、本発明の相関行列を利用した通信システムは、符号語の冗長部が、符号語中の複数部分に分散配置されるように、符号語の成分を並び替えてから送信するので、バーストエラーにより誤り訂正能力が低下する確率を小さくすることができる。
【００６５】
また、本発明の相関行列学習方法は、符号語の冗長部を符号語中の複数部分に分散配置してから相関行列との演算を行うようにしているので、符号語の冗長部が、符号語中の複数部分に分散配置されるように、符号語の成分を並び替えてから送信を行う通信システムで利用可能な相関行列を生成することができる。
【００６６】
また、本発明の相関行列学習方法は、相関行列の学習度が収束した状態（相関行列が更新されない状態）になると、閾値を増大させて再度学習を行うので、適切な閾値を用いて相関行列を生成することができる。更に、学習度が飽和した状態になる毎に、相関行列に対する更新値を減少させ、更新値が０になると学習を終了するので、必要以上の学習を行う必要が無く前記相関行列の学習を早めることができる。
【図面の簡単な説明】
【図１】本発明にかかる相関行列を利用した通信システムの実施の形態の構成例を示すブロック図である。
【図２】並替回路８、１０２による符号語の並び替え方法の一例を示す図である。
【図３】図２に対応した相関行列の行成分の並び替えの一例を示す図である。
【図４】本発明にかかる相関行列学習装置の実施の形態の構成例を示すブロック図である。
【図５】本発明にかかる相関行列学習方法における相関行列の学習則を示す説明図である。
【図６】本発明にかかる相関行列学習方法における相関行列の学習が収束するときの比較部への演算結果ｙの入力値範囲を示す説明図である。
【図７】本発明にかかる相関行列学習装置の動作を示すフローチャートである。
【符号の説明】
１…演算部
１１…符号語入力部
１２…相関行列保持部
３…学習度監視部
３１…相関行列更新部
３２…閾値制御部
４…元符号語入力部
５…符号化器
６…比較部
７…閾値更新部
８…並替回路
１００…送信装置
１０１…符号化器
１０２…並替回路
１０３…送信部
２００…受信装置
２０１…受信部
２０２…演算部
【発明の属する技術分野】
本発明は、冗長部を有する符号語から元符号語を復号するための相関行列を利用した通信システム及びこの通信システムで利用する相関行列を学習により生成する相関行列学習技術に関し、特に、バーストエラーに強い相関行列を利用した通信システム及びこの通信システムにおいて利用する相関行列を生成する相関行列学習技術に関する。
【０００２】
【従来の技術】
送信装置と受信装置との間で通信を行う際、送信装置において、元符号語を所定の符号化率でブロック符号化してから受信装置へ送信し、受信装置において、送信装置から送られてきたブロック符号化された符号語を、相関行列を用いて元符号語に復号するということは従来から行われている。また、復号に使用する相関行列を学習により生成するということも従来から行われている。従来の相関行列学習方法では、符号化後の符号語と相関行列の演算を行い、その演算結果の各成分をあらかじめ設定された閾値「±ＴＨ」と比較し相関行列を更新する。そして、符号化前の元符号語の成分が「＋１」であれば閾値として「＋ＴＨ」を設定し、演算結果が「＋ＴＨ」より小さい場合にのみ、相関行列の各成分を「±ΔＷｋ」だけ更新する。また、符号化前の元符号語の成分が「０」であれば閾値として「−ＴＨ」を設定し、演算結果が「−ＴＨ」より大きい場合にのみ、相関行列の各成分を「±ΔＷｋ」だけ更新する。そして、すべての符号語についてこの相関行列の学習を繰り返し行い、全ての符号語について演算結果の絶対値が閾値の絶対値以上であれば、相関行列の学習が収束したことになり相関行列が求められる。また全ての符号語について相関行列の学習前後における符号化後の演算結果に変化が無い場合は相関行列の更新値を「±ΔＷｋ」から「±ΔＷｋ＋１」（ΔＷｋ＞ΔＷｋ＋１）に変化させて相関行列の学習を行い、学習が収束するまで相関行列の更新値を段階的に変化させる。さらに、全ての符号語について相関行列学習時の閾値を学習が進むにつれて「ＴＨ０」から「ＴＨ１ ，ＴＨ２ ，ＴＨ３ ……ＴＨｎ ，ＴＨｎ＋１……」（ＴＨ０ ＜ＴＨ１ ＜ＴＨ２ ＜ＴＨ３ ＜……ＴＨｎ ＜ＴＨｎ＋１……）と段階的に変化させる（例えば、特許文献１、２参照）。
【０００３】
【特許文献１】
特開２００２−１１１５１５号公報
【特許文献２】
特開２００２−３１４４３４号公報
【０００４】
【発明が解決しようとする課題】
上述した従来の技術において送信装置から受信装置へ送られる符号語は、ブロック符号であり、元符号語の後ろに、符号語間の距離を確保するための冗長部を一纏めにして付加した形式の符号語である。このため、伝送路上でバースト的なビットエラー（バーストエラー）が発生し、それが符号語間の距離を確保するための冗長部に発生した場合、同じ数のビットエラーが元符号語に発生した場合に比較して誤り訂正能力が低下するという問題があった。
【０００５】
本発明はこのような問題点を解消するためになされたものであり、その目的とするところは、バーストエラーにより誤り訂正能力が低下する確率を極めて小さくすることにある。
【０００６】
【課題を解決するための手段】
本発明にかかる相関行列を利用した通信システムは、上記目的を達成するため、
送信装置が、
元符号語を所定の符号化率でブロック符号化することにより、冗長部が付加された符号語を生成する符号化器と、
該符号化器で生成された符号語の冗長部が、符号語中の複数部分に分散配置されるように、符号語の成分を並び替える並替回路と、
該並替回路で並び替え後の符号語を送信する送信部とを備え、
受信装置が、
前記送信部から送られてきた並び替え後の符号語を受信する受信部と、
該受信部が受信した並び替え後の符号語と、前記並替回路における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列との演算を行うことにより、元符号語を復号する演算部とを備えたことを特徴とする。
【０００７】
本発明にかかる第１の相関行列学習方法は、上記通信システムで利用する相関行列を生成するため、
学習対象とする各符号語毎に、その符号語と相関行列との演算を行うと共に、演算結果と前記符号語の元符号語に応じた閾値とに基づいて前記相関行列を更新することにより、符号語から元符号語を復号するための相関行列を生成する相関行列学習方法において、
前記相関行列との演算を行う前に、前記符号語の冗長部を符号語中の複数部分に分散配置することを特徴とする。
【０００８】
より具体的には、本発明にかかる第２の相関行列学習方法は、
冗長部を有する符号語から元符号語を復号する際に使用する相関行列を生成する相関行列学習方法において、
学習対象にする各符号語毎に、その符号語の冗長部が符号語中の複数部分に分散配置されるように、その符号語の成分を並び替えた後、前記相関行列との演算を行い、各演算結果毎に、その演算結果の各成分と、演算対象にした符号語の元符号語に応じた各成分の閾値とを比較し、比較結果が更新を行うことが必要であることを示している成分については、前記相関行列の対応する成分の値を更新値だけ更新するという学習処理を、繰り返し行うことを特徴とする。
【０００９】
また、本発明にかかる第３の相関行列学習方法は、適切な閾値を用いて相関行列を生成できるようにするため、
第２の相関行列学習方法において、
１回の学習処理が終了する毎に、今回の学習処理において前記相関行列が更新されたか否かを判定し、更新されていない場合は、前記閾値の絶対値を増大させることを特徴とする。
【００１０】
また、本発明にかかる第４の相関行列学習方法は、
第３の相関行列学習方法において、
前記閾値の絶対値の初期値が、０であることを特徴とする。
【００１１】
また、本発明にかかる第５の相関行列学習方法は、学習速度を早めるため、
第２の相関行列学習方法において
１回の学習処理が終了する毎に、学習度が飽和状態になったか否かを判定し、飽和状態になった場合は、前記更新値を減少させ、減少させた更新値が０の場合は、学習処理を終了することを特徴とする。
【００１２】
更に、本発明にかかる相関行列学習方法を実施するのに好適な装置として、本発明に第１の相関行列学習装置は、
学習対象とする各符号語毎に、その符号語と相関行列との演算を行うと共に、演算結果と前記符号語の元符号語に応じた閾値とに基づいて前記相関行列を更新することにより、符号語から元符号語を復号するための相関行列を生成する相関行列学習装置において、
前記相関行列との演算を行う前に、前記符号語の冗長部を符号語中の複数部分に分散配置する並替回路を備えたことを特徴とする。
【００１３】
より具体的には、本発明にかかる第２の相関行列学習装置は、
冗長部を有する符号語から元符号語を復号する際に使用する相関行列を生成する相関行列学習装置において、
学習対象にする符号語が入力されたとき、該符号語の冗長部が符号語中の複数部分に分散配置されるように、その符号語の成分を並び替える並替回路と、
該並替回路により成分を並び替えられた符号語と前記相関行列との演算を行う演算部と、
該演算部の演算結果の各成分と、演算対象にした符号語の元符号語に応じた各成分の閾値とを比較する比較部と、
該比較部の比較結果が更新を行うことが必要であることを示している成分については、前記相関行列の対応する成分の値を更新値だけ更新し、その後、前記並替回路に対して全ての学習対象にする符号語を入力済みの場合は、再度、学習対象にする第１番目の符号語を前記並替回路に対して入力し、未入力の符号語が存在する場合は、学習対象にする次の符号語を前記並替回路に対して入力する学習度監視部とを備えたことを特徴とする。
【００１４】
また、本発明にかかる第３の相関行列学習装置は、
第１または第２の相関行列学習装置において、
前記相関行列は前記並替回路と同じ並び替えの規則により行の並び替えが行われていることを特徴とする。
【００１５】
また、本発明にかかる第４の相関行列学習装置は、適切な閾値を用いて相関行列を生成できるようにするため、
第２の相関行列学習装置において、
前記学習度監視部が、学習対象にする第１番目の符号語から最後の符号語までを前記並替回路に入力する毎に、前記相関行列が更新されたか否かを判定し、更新されていない場合には、前記閾値の絶対値を増大させる構成を有することを特徴とする。
【００１６】
また、本発明にかかる第５の相関行列学習装置は、
第４の相関行列学習装置において、
前記閾値の絶対値の初期値が、０であることを特徴とする。
【００１７】
また、本発明にかかる第６の相関行列学習装置は、学習速度を早めるため、
第２の相関行列学習装置において、
前記学習度監視部が、学習対象にする第１番目の符号語から最後の符号語までを前記並替回路に入力する毎に、学習度が飽和状態になったか否かを判定し、飽和状態になった場合は、前記更新値を減少させ、減少させた更新値が０の場合は、学習処理を終了する構成を有することを特徴とする
【００１８】
【作用】
送信装置から受信装置へ送信される符号語は、冗長部を符号語中の複数部分に分散配置した形式になっている。従って、バーストエラーが発生した場合、冗長部のみにその影響が及ぶ確率は、冗長部を一纏めにしていた従来に技術に比較して小さくなる。その結果、バーストエラーにより誤り訂正能力が低下する確率を小さくすることができる。
【００１９】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】
図１は本発明にかかる相関行列を利用した通信システムの実施の形態のブロック図であり、送信装置１００と受信装置２００とを備えている。
【００２１】
送信装置１００は、符号化器１０１と、並替回路１０２と、送信部１０３とを備えている。
【００２２】
符号化器１０１は、受信装置２００へ送信するＭビットの元符号語Ｙを符号化率（Ｎ，Ｍ）でブロック符号化し、Ｎビットの符号語Ｘを出力する。並替回路１０２は、符号化器１０１から出力された符号語Ｘの冗長部が、符号語中の複数部分に均等に振り分けられるように、符号語Ｘの成分を並び替え、符号語Ｘａを出力する。送信部１０３は、並替回路１０２で並び替え後の符号語Ｘａを受信装置２００へ送信する。
【００２３】
なお、送信装置１００は、コンピュータによって実現することが可能である。コンピュータによって実現する場合は、ディスク、半導体メモリ、その他の記録媒体に、符号化器１０１、並替回路１０２、送信部１０３を実現するためのプログラムを記録しておき、このプログラムをコンピュータに読み取らせる。コンピュータは、読み取ったプログラムに従って自身の動作を制御することで、コンピュータ上に、符号化器１０１、並替回路１０２、送信部１０３を実現する。
【００２４】
受信装置２００は、受信部２０１と、演算部２０２とを備えている。
【００２５】
受信部２０１は、送信部１０３から送られてきた並び替え後の符号語Ｘａを受信する。演算部２０２は、受信部２０１が受信した並び替え後の符号語Ｘａと、並替回路１０２における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列Ｗとの演算を行うことにより、元符号語Ｙを復号する。
【００２６】
なお、受信装置２００は、コンピュータによって実現することが可能である。コンピュータによって実現する場合には、ディスク、半導体メモリ、その他の記録媒体に、受信部２０１、演算部２０２を実現するためのプログラムを記録しておき、そのプログラムをコンピュータに読み取らせる。コンピュータは、読み取ったプログラムに従って、自身の動作を制御し、コンピュータ上に受信部２０１、演算部２０２を実現する。
【００２７】
次に、本実施の形態の動作を説明する。
【００２８】
送信装置１００内の符号化器１０１は、受信装置２００へ送信するＭビットの元符号語Ｙが入力されると、符号化率（Ｎ，Ｍ）で元符号語Ｙをブロック符号化し、Ｎビットの符号語Ｘを出力する。この符号語Ｘは、図２（ａ）に示すように、元符号語Ｙの後ろに、（Ｎ−Ｍ）ビットの冗長部が付加された構成となっている。
【００２９】
並替回路１０２は、符号化器１０１から出力された符号語Ｘの冗長部が、符号語中の複数部分に均等に振り分けられるように、符号語Ｘの成分を並び替え、符号語Ｘａを出力する。図２（ｂ）に並び替え後の符号語Ｘａの構成例を示す。なお、図２（ｂ）では、冗長部を斜線により表している。また、本実施の形態では、冗長部を符号語中の複数部分に均等に振り分けるようにしたが、複数部分に振り分けるのであれば、均等でなくても良い。
【００３０】
送信部１０３は、並替回路１０２から出力された並び替え後の符号語Ｘａを受信装置２００へ送信する。伝送路上では、図２（ｂ）に示すように、冗長部が符号語中の複数部分に分散配置された形式になっているので、バーストエラーが発生しても、冗長部のみにその影響が及ぶ確率を従来の技術に比較して小さくすることができる。従って、バーストエラーにより誤り訂正能力が低下する確率を小さくすることができる。
【００３１】
並び替え後の符号語Ｘａは、受信装置２００内の受信部２０１で受信される。演算部２０２は、受信部２０１が受信した並び替え後の符号語Ｘａと、並替回路１０２における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列Ｗとの演算を行うことにより、元符号語Ｙを復号する。
【００３２】
ここで、符号語Ｘａは図２（ｂ）に示されるように並替回路１０２により冗長部が符号語の中に均等に割り振られる形で並び替えられており、また相関行列Ｗは、図３（ｂ）に示されるように符号語Ｘａと同じ規則で行成分が並び替えられている。従って、並び替え後の符号語Ｘａと相関行列Ｗの演算結果は従来の演算結果と同じである。つまり図２（ａ）と図３（ａ）の演算結果と、図２（ｂ）と図３（ｂ）の演算結果とは同じであるため、Ｍビットの演算結果（復号結果）を再度並び替える必要はない。なお、相関行列Ｗの生成方法については、この後、詳細に説明する。
【００３３】
図４は、図１に示した演算部２０２で使用する相関行列を生成する、本発明の相関行列学習方法が適用される相関行列学習装置の実施の形態の構成を示すブロック図である。
【００３４】
この図４に示す相関行列学習装置は、演算部１と、学習度監視部３と、元符号語入力部４と、符号化器５と、比較部６と、閾値更新部７と、並替回路８とから構成されている。
【００３５】
元符号語入力部４は、Ｍビットの元符号語Ｙを入力する。符号化器５は、元符号語入力部４から入力された元符号語Ｙを、符号化率（Ｎ，Ｍ）でブロック符号化し、Ｎビットの符号語Ｘを出力する。符号語Ｘは、元符号語Ｙの後ろに（Ｎ−Ｍ）ビットの冗長部が付加された構成を有する。
【００３６】
並替回路８は、符号化器５から出力された符号語Ｘの冗長部が、符号語中の複数部分に均等に振り分けられるように、符号語Ｘの各成分を並び替え、並び替え後の符号語Ｘａを出力する。なお、並替回路８における並び替え規則は、図１の並替回路１０２における並び替え規則と同一規則である。
【００３７】
演算部１は、符号語入力部１１と、相関行列保持部１２とを有している。符号語入力部１１は、並替回路８によって並び替えの行われた符号語Ｘａを保持する。相関行列保持部１２は、Ｎ行Ｍ列の相関行列Ｗを保持する。演算部１は、符号語入力部１１に保持されている符号語Ｘａと、相関行列保持部１２に保持されている相関行列Ｗとの積を計算し、Ｍ列の演算結果ｙ１〜ｙＭを出力する。
【００３８】
閾値更新部７は、元符号入力部４から入力された元符号語Ｙに応じた閾値であって、学習収束度に応じて段階的に変化する閾値を出力する。
【００３９】
比較部６は、Ｍ個の比較回路６−１〜６−Ｍを有している。各比較回路６−１〜６−Ｍは、それぞれ演算部１の演算結果ｙ１〜ｙＭと、閾値更新部７から入力された閾値とを比較する。
【００４０】
学習度監視部３は、閾値制御部３１と、相関行列更新部３２とを備えている。閾値制御部３１は、各比較回路６−１〜６−Ｍの比較結果を監視し、その比較結果に応じて学習収束度を判定し、閾値更新部７に対して閾値の更新を指示する。相関行列更新部３２は、学習飽和度に応じた更新値を用いて相関行列Ｗを更新する。
【００４１】
次に、本実施の形態の動作を各図を参照して詳細に説明する。
【００４２】
相関行列Ｗは、元符号語Ｙを所望信号として、並び替えられた符号語Ｘａと相関行列Ｗとの演算結果ｙ１〜ｙＭから予め定められた所定の学習則により決められる。
【００４３】
図５は相関行列Ｗの学習則を示す説明図、図６は相関行列Ｗの学習が収束するときの比較部６への演算結果ｙ１〜ｙＭの入力値範囲｜ｙｍ｜≧ＴＨｎ（１≦ｍ≦Ｍ）を示す説明図、図７はこの相関行列学習方法が適用される相関行列学習装置の動作例を示すフローチャートである。
【００４４】
図７に示すフローチャートに従って説明すると、先ず、元符号語入力部４に学習対象（復号対象）とする符号語の内の、第１番目の元符号語Ｙを入力する。これにより、符号化器５が、元符号語入力部４に入力された第１番目の元符号語Ｙを符号化率（Ｎ，Ｍ）でブロック符号化し、Ｎビットの符号語Ｘを出力する。この符号語Ｘは、図２（ａ）に示すように、元符号語Ｙの後ろに、（Ｎ−Ｍ）ビットの冗長部が付加された構成を有する。並替回路８は、符号化器５から出力された符号語Ｘの冗長部が、符号語中に均等に割り振られるように、符号語Ｘの各成分を並び替え、並び替え後の符号語Ｘａを出力する（ステップＳ０）。並び替え後の符号語Ｘａの構成例を図２（ｂ）に示す。なお、本実施の形態では、冗長部を符号語中の複数部分に均等に振り分けるようにしたが、複数部分に振り分けるのであれば、均等でなくても良い。
【００４５】
並び替えられたＮビットの符号語Ｘａは、演算部１内の符号語入力部１１に入力され、演算部１は、符号語入力部１１に保持されている符号語Ｘａと相関行列保持部１２に保持されているＮ行Ｍ列の相関行列Ｗとの積を計算して演算結果ｙ１〜ｙＭを比較部６に出力する（ステップＳ１）。
【００４６】
比較部６内の各比較回路６−１〜６−Ｍは、それぞれ演算部１の演算結果ｙ１〜ｙＭと、閾値変更部７から入力されている閾値とを比較する（ステップＳ２）。ここで、閾値変更部７は、各比較回路６−１〜６−Ｍに対して、元符号入力部４から入力された元符号語Ｙの対応するビット（Ｙ１〜ＹＭ）の値に応じた閾値であって、且つ現在の学習収束度に応じた閾値を出力する。より具体的には、閾値更新部７は、ビットの値が“１”のときに出力する、学習収束度に応じた複数の閾値「＋ＴＨ０，＋ＴＨ１，…，＋ＴＨｎ，＋ＴＨｎ＋１，…」（０＝ＴＨ０≦ＴＨ１≦…≦ＴＨｎ≦ＴＨｎ＋１≦…）と、ビットの値が“０”のときに出力する、学習収束度に応じた複数の閾値「−ＴＨ０，−ＴＨ１，…，−ＴＨｎ，−ＴＨｎ＋１，…」とを内部に保持しており、元符号語Ｙのビットの値と、学習収束度に応じた閾値を出力する。例えば、元符号語Ｙの第ｍビットＹｍが“１”で、学習収束度が初期段階（第１段階）であれば、比較回路６−Ｍに対して閾値“＋ＴＨ０”を出力し、学習収束度が第２段階であれば、比較回路６−Ｍに対して閾値“＋ＴＨ１”を出力する。また、元符号語Ｙの第ｍビットＹｍが“０”で、学習収束度が第１段階であれば、比較回路６−Ｍに対して閾値“−ＴＨ０”を出力し、学習収束度が第２段階であれば、比較回路６−Ｍに対して閾値“−ＴＨ１”を出力する。
【００４７】
その後、学習度監視部３内の相関行列更新部３２が、比較回路６−１〜６−Ｍの比較結果と、現時点の更新値ΔＷｋと、並び替え後の符号語Ｘａと、元符号語Ｙと、図５（ａ）、（ｂ）に示した規則とに基づいて、相関行列保持部１２に保持されている相関行列Ｗを更新する（ステップＳ３、Ｓ４）。図５（ａ）、（ｂ）に示した規則は、次の通りである。
【００４８】
図５（ａ）は、元符号語Ｙの第ｍビットＹｍが“１”の場合の規則を示している。即ち、比較回路６−Ｍの出力が、ｙｍ≧ＴＨｎであることを示している場合は、相関行列Ｗの更新は行わない。これに対して、比較回路６−Ｍの出力が、ｙｍ＜ＴＨｎであることを示している場合は、相関行列Ｗの第ｍ列の各成分（第１行〜第Ｎ行）を、現時点の更新値ΔＷｋだけ、符号語Ｘａの第１ビット〜第Ｎビットの値に応じて±する。
【００４９】
また、図５（ｂ）は、元符号語Ｙの第ｍビットＹｍが“０”の場合の規則を示している。即ち、比較回路６−Ｍの出力が、ｙｍ≦−ＴＨｎであることを示している場合は、相関行列Ｗの更新は行わない。これに対して、比較回路６−Ｍの出力が、ｙｍ＞−ＴＨｎであることを示している場合は、相関行列Ｗの第ｍ列の各成分（第１行〜第Ｎ行）を、現時点の更新値ΔＷｋだけ、符号語Ｘａの第１ビット〜第Ｎビットの値に応じて±する。
【００５０】
具体的には、元符号語Ｙの第ｍビットＹｍ が“１”の場合、比較回路６−Ｍには閾値として“＋ＴＨｎ”が設定され、比較回路６−Ｍへの入力ｙｍ が“＋ＴＨｎ”以上であれば相関行列Ｗは更新されない。
【００５１】
しかし、比較回路６−Ｍへの入力ｙｍ が“＋ＴＨｎ未満”であれば、相関行列Ｗの第ｍ列の各成分Ｗ１，ｍ〜ＷＮ，ｍを以下のように更新する。
【００５２】
ＷＮ，ｍ＝ ＷＮ，ｍ ＋Ｓｇｎ（ＸＮ ）・ΔＷｋ
ＷＮ−１，ｍ ＝ＷＮ−１，ｍ ＋Ｓｇｎ（ＸＮ−１ ）・ΔＷｋ
：
Ｗ１，ｍ＝Ｗ１，ｍ ＋Ｓｇｎ（Ｘ１ ）・ΔＷｋ
【００５３】
一方、元符号語Ｙの第ｍビットＹｍ が“０”の場合、比較回路６−Ｍには閾値として“−ＴＨｎ”が設定され、比較回路６−Ｍへの入力ｙｍ が“−ＴＨｎ”以下であれば相関行列Ｗは更新されない。
【００５４】
しかし、比較回路６−Ｍへの入力ｙｍ が“−ＴＨｎ”より大きい値であれば、相関行列Ｗの各成分Ｗ１，ｍ〜ＷＮ，ｍを以下のように更新する。
【００５５】
ＷＮ，ｍ＝ ＷＮ，ｍ −Ｓｇｎ（ＸＮ ）・ΔＷｋ
ＷＮ−１，ｍ ＝ＷＮ−１，ｍ −Ｓｇｎ（ＸＮ−１ ）・ΔＷｋ
：
Ｗ１，ｍ＝Ｗ１，ｍ −Ｓｇｎ（Ｘ１ ）・ΔＷｋ
【００５６】
ここで、ブロック符号化された符号語の各成分［ ＸＮ，ＸＮ−１，ＸＮ−２，…，Ｘ２， Ｘ１ ］は“１”，“０”の２値で表される場合、“０”を“−１”として計算する。なお、Ｓｇｎ（Ｘｎ）は、Ｘｎ の±の符号を表す。
【００５７】
ステップＳ４の処理が終了すると、学習度監視部３内の閾値制御部３１が、閾値ＴＨｎ、更新値ΔＷｋでの学習を、学習対象にする全ての符号語に対して行ったか否かを判定する（ステップＳ５）。即ち、学習処理が一回終了したか否かを判断する。そして、学習を行っていない符号語が存在する場合（ステップＳ５がＮＯ）は、次の符号語を対象にして再びステップＳ０〜Ｓ４の処理を行う。これに対して、全ての符号語について学習を行ったと判定した場合（ステップＳ５がＹＥＳ）は、比較部６から送られてきている各符号語についての比較結果に基づいて、全ての符号語に対する演算部１の演算結果が、図６に示した条件｜ｙｍ｜≧ＴＨｎを満たしているか否かを判断する（ステップＳ６）。即ち、今回の学習処理において、相関行列保持部１２に保持されている相関行列Ｗが更新されたか否かを判定する。
【００５８】
そして、全ての符号語に対する演算部１の演算結果が、図６の条件を満たしていると判断した場合（ステップＳ６がＹＥＳ）は、閾値「ＴＨｎ 」での学習度は収束したと判断し（ステップＳ７）、閾値更新部７に対して閾値を「±ＴＨｎ 」から次の「±ＴＨｎ＋１」に更新することを指示すると共に、相関行列更新部３２に対して、再度、相関行列Ｗの更新値を初期値「Ｗ０」とすることを指示する（ステップＳ８）。その後、ステップＳ０に戻り、全ての符号語について学習を繰り返す。
【００５９】
一方、演算部１の演算結果の中に、図６の条件を満たさないものが存在すると判断した場合（ステップＳ６がＮＯ）は、今回の学習時における全ての符号語に対する演算部１の演算結果〔ｙ〕ｔ＋１と、前回の学習時における全ての符号語に対する演算部１の演算結果〔ｙ〕ｔとが同じであるか否かを判定する（ステップＳ９）。
【００６０】
そして、全ての符号語について演算結果が前回の学習時の演算結果に対し変化していない、すなわち〔ｙ〕ｔ＝〔ｙ〕ｔ ＋ １であれば（ステップＳ９がＹＥＳ）、閾値「ＴＨｎ」における相関行列Ｗの更新値「ΔＷｋ」での学習度は飽和状態にあると判定し（ステップＳ１０）、相関行列更新部３２に対して相関行列Ｗの更新値を「ΔＷｋ 」から「ΔＷｋ＋１ 」に更新することを指示し（ステップＳ１１）、「ΔＷｋ＋１ 」が「０」でなければ（ステップＳ１２がＮＯ）、ステップＳ０へ戻り、新たな更新値ΔＷｋ＋１ によりステップＳ０以下の処理を繰り返す。一方、「ΔＷｋ＋１ 」が「０」であれば（ステップＳ１２がＹＥＳ）、閾値「ＴＨｎ」における相関行列Ｗの学習は終了する（ステップＳ１３、Ｓ１４）
【００６１】
また、ステップＳ９において、〔ｙ〕ｔ≠〔ｙ〕ｔ ＋ １であると判断した場合は、ステップＳ０へ戻り、再度、更新値「ΔＷｋ 」にて全ての符号語について学習を繰り返す。
【００６２】
上記学習則により全ての並び替えられた符号語Ｘａについて相関行列Ｗの学習を行えば、全ての符号語について最適な閾値「ＴＨｎ 」を確保でき、比較部６への入力値が図６に示す値を満たす、バーストエラーに強い図１の通信システムの演算部２０２で利用する相関行列Ｗが得られる。
【００６３】
なお、図７に示したフローチャートに示す処理は、相関行列学習プログラムを、フレキシブルディスク、ＣＤ−ＲＯＭ、光磁気ディスク、ＲＡＭ、ＲＯＭなどの記憶媒体に格納しておき、これら記憶媒体に対応するドライブ装置を介してコンピュータへ読み取らせロードし実行させることで、実現できる。
【００６４】
【発明の効果】
以上説明したように、本発明の相関行列を利用した通信システムは、符号語の冗長部が、符号語中の複数部分に分散配置されるように、符号語の成分を並び替えてから送信するので、バーストエラーにより誤り訂正能力が低下する確率を小さくすることができる。
【００６５】
また、本発明の相関行列学習方法は、符号語の冗長部を符号語中の複数部分に分散配置してから相関行列との演算を行うようにしているので、符号語の冗長部が、符号語中の複数部分に分散配置されるように、符号語の成分を並び替えてから送信を行う通信システムで利用可能な相関行列を生成することができる。
【００６６】
また、本発明の相関行列学習方法は、相関行列の学習度が収束した状態（相関行列が更新されない状態）になると、閾値を増大させて再度学習を行うので、適切な閾値を用いて相関行列を生成することができる。更に、学習度が飽和した状態になる毎に、相関行列に対する更新値を減少させ、更新値が０になると学習を終了するので、必要以上の学習を行う必要が無く前記相関行列の学習を早めることができる。
【図面の簡単な説明】
【図１】本発明にかかる相関行列を利用した通信システムの実施の形態の構成例を示すブロック図である。
【図２】並替回路８、１０２による符号語の並び替え方法の一例を示す図である。
【図３】図２に対応した相関行列の行成分の並び替えの一例を示す図である。
【図４】本発明にかかる相関行列学習装置の実施の形態の構成例を示すブロック図である。
【図５】本発明にかかる相関行列学習方法における相関行列の学習則を示す説明図である。
【図６】本発明にかかる相関行列学習方法における相関行列の学習が収束するときの比較部への演算結果ｙの入力値範囲を示す説明図である。
【図７】本発明にかかる相関行列学習装置の動作を示すフローチャートである。
【符号の説明】
１…演算部
１１…符号語入力部
１２…相関行列保持部
３…学習度監視部
３１…相関行列更新部
３２…閾値制御部
４…元符号語入力部
５…符号化器
６…比較部
７…閾値更新部
８…並替回路
１００…送信装置
１０１…符号化器
１０２…並替回路
１０３…送信部
２００…受信装置
２０１…受信部
２０２…演算部
Claims (13)
- 送信装置が、
元符号語を所定の符号化率でブロック符号化することにより、冗長部が付加された符号語を生成する符号化器と、
該符号化器で生成された符号語の冗長部が、符号語中の複数部分に分散配置されるように、符号語の成分を並び替える並替回路と、
該並替回路で並び替え後の符号語を送信する送信部とを備え、
受信装置が、
前記送信部から送られてきた並び替え後の符号語を受信する受信部と、
該受信部が受信した並び替え後の符号語と、前記並替回路における並び替え規則と同じ並び替え規則で行の並び替えが行われている相関行列との演算を行うことにより、元符号語を復号する演算部とを備えたことを特徴とする相関行列を利用した通信システム。 - 学習対象とする各符号語毎に、その符号語と相関行列との演算を行うと共に、演算結果と前記符号語の元符号語に応じた閾値とに基づいて前記相関行列を更新することにより、符号語から元符号語を復号するための相関行列を生成する相関行列学習方法において、
前記相関行列との演算を行う前に、前記符号語の冗長部を符号語中の複数部分に分散配置することを特徴とする相関行列学習方法。 - 冗長部を有する符号語から元符号語を復号する際に使用する相関行列を生成する相関行列学習方法において、
学習対象にする各符号語毎に、その符号語の冗長部が符号語中の複数部分に分散配置されるように、その符号語の成分を並び替えた後、前記相関行列との演算を行い、各演算結果毎に、その演算結果の各成分と、演算対象にした符号語の元符号に応じた各成分の閾値とを比較し、比較結果が更新を行うことが必要であることを示している成分については、前記相関行列の対応する成分の値を更新値だけ更新するという学習処理を、繰り返し行うことを特徴とする相関行列学習方法。 - 請求項３記載の相関行列学習方法において、
１回の学習処理が終了する毎に、今回の学習処理において前記相関行列が更新されたか否かを判定し、更新されていない場合は、前記閾値の絶対値を増大させることを特徴とする相関行列学習方法。 - 請求項４記載の相関行列学習方法において、
前記閾値の絶対値の初期値が、０であることを特徴とする相関行列学習方法。 - 請求項３記載の相関行列学習方法において、
１回の学習処理が終了する毎に、学習度が飽和状態になったか否かを判定し、飽和状態になった場合は、前記更新値を減少させ、減少させた更新値が０の場合は、学習処理を終了することを特徴とする相関行列学習方法。 - 学習対象とする各符号語毎に、その符号語と相関行列との演算を行うと共に、演算結果と前記符号語の元符号語に応じた閾値とに基づいて前記相関行列を更新することにより、符号語から元符号語を復号するための相関行列を生成する相関行列学習装置において、
前記相関行列との演算を行う前に、前記符号語の冗長部を符号語中の複数部分に分散配置する並替回路を備えたことを特徴とする相関行列学習装置。 - 冗長部を有する符号語から元符号語を復号する際に使用する相関行列を生成する相関行列学習装置において、
学習対象にする符号語が入力されたとき、該符号語の冗長部が符号語中の複数部分に分散配置されるように、その符号語の成分を並び替える並替回路と、
該並替回路により成分を並び替えられた符号語と前記相関行列との演算を行う演算部と、
該演算部の演算結果の各成分と、演算対象にした符号語の元符号語に応じた各成分の閾値とを比較する比較部と、
該比較部の比較結果が更新を行うことが必要であることを示している成分については、前記相関行列の対応する成分の値を更新値だけ更新し、その後、前記並替回路に対して全ての学習対象にする符号語を入力済みの場合は、再度、学習対象にする第１番目の符号語を前記並替回路に対して入力し、未入力の符号語が存在する場合は、学習対象にする次の符号語を前記並替回路に対して入力する学習度監視部とを備えたことを特徴とする相関行列学習装置。 - 請求項７または８記載の相関行列学習装置において、
前記相関行列は前記並替回路と同じ並び替えの規則により行の並び替えが行われていることを特徴とする相関行列学習装置。 - 請求項８記載の相関行列学習装置において、
前記学習度監視部が、学習対象にする第１番目の符号語から最後の符号語までを前記並替回路に入力する毎に、前記相関行列が更新されたか否かを判定し、更新されていない場合には、前記閾値の絶対値を増大させる構成を有することを特徴とする相関行列学習装置。 - 請求項１０記載の相関行列学習装置において、
前記閾値の絶対値の初期値が、０であることを特徴とする相関行列学習装置。 - 請求項７記載の相関行列学習装置において、
前記学習度監視部が、学習対象にする第１番目の符号語から最後の符号語までを前記並替回路に入力する毎に、学習度が飽和状態になったか否かを判定し、飽和状態になった場合は、前記更新値を減少させ、減少させた更新値が０の場合は、学習処理を終了する構成を有することを特徴とする相関行列学習装置。 - コンピュータに、
学習対象にする符号語が入力されたとき、該符号語の冗長部が符号語中の複数部分に分散配置されるように、その符号語の成分を並び替える並替ステップと、
該並替ステップにより成分を並び替えられた符号語と相関行列との演算を行う演算ステップと、
該演算ステップの演算結果の各成分と、演算対象にした符号語の元符号語に応じた各成分の閾値とを比較する比較ステップと、
該比較ステップの比較結果が更新を行うことが必要であることを示している成分については、前記相関行列の対応する成分の値を更新値だけ更新し、その後、前記並替ステップに対して全ての学習対象にする符号語を入力済みの場合は、再度、学習対象にする第１番目の符号語を前記並替ステップに対して入力し、未入力の符号語が存在する場合は、学習対象にする次の符号語を前記並替ステップに対して入力する学習度監ステップとを実行させるためのプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184041A JP4196749B2 (ja) | 2003-06-27 | 2003-06-27 | 相関行列を利用した通信システム、相関行列学習方法、相関行列学習装置及びプログラム |
| EP20040014827 EP1492242A1 (en) | 2003-06-27 | 2004-06-24 | Communication system using correlation matrix, correlation matrix learning method, correlation matrix learning device and program |
| US10/876,019 US7263645B2 (en) | 2003-06-27 | 2004-06-25 | Communication system using correlation matrix, correlation matrix learning method, correlation matrix learning device and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184041A JP4196749B2 (ja) | 2003-06-27 | 2003-06-27 | 相関行列を利用した通信システム、相関行列学習方法、相関行列学習装置及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005020501A true JP2005020501A (ja) | 2005-01-20 |
| JP4196749B2 JP4196749B2 (ja) | 2008-12-17 |
Family
ID=33411122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184041A Expired - Fee Related JP4196749B2 (ja) | 2003-06-27 | 2003-06-27 | 相関行列を利用した通信システム、相関行列学習方法、相関行列学習装置及びプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7263645B2 (ja) |
| EP (1) | EP1492242A1 (ja) |
| JP (1) | JP4196749B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063533A (en) * | 1989-04-10 | 1991-11-05 | Motorola, Inc. | Reconfigurable deinterleaver/interleaver for block oriented data |
| CA2303630A1 (en) * | 2000-03-31 | 2001-09-30 | Catena Technologies Canada, Inc. | A system and method for forward error correction |
| JP3449348B2 (ja) * | 2000-09-29 | 2003-09-22 | 日本電気株式会社 | 相関行列学習方法および装置ならびに記憶媒体 |
| JP3536921B2 (ja) * | 2001-04-18 | 2004-06-14 | 日本電気株式会社 | 相関行列学習方法、装置及びプログラム |
-
2003
- 2003-06-27 JP JP2003184041A patent/JP4196749B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-24 EP EP20040014827 patent/EP1492242A1/en not_active Withdrawn
- 2004-06-25 US US10/876,019 patent/US7263645B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4196749B2 (ja) | 2008-12-17 |
| US7263645B2 (en) | 2007-08-28 |
| EP1492242A1 (en) | 2004-12-29 |
| US20050005221A1 (en) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3727938B2 (ja) | Ｌｄｐｃ復号化装置及びその方法 | |
| US6948109B2 (en) | Low-density parity check forward error correction | |
| KR100641052B1 (ko) | Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법 | |
| US20180331696A1 (en) | Low power scheme for bit flipping low density parity check decoder | |
| JP4422619B2 (ja) | レート適合低密度パリティ検査符号 | |
| US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
| JP2002532938A (ja) | 通信システムで直列鎖相構造を有する符号化及び復号化装置 | |
| KR20070086301A (ko) | 벡터 로우 그룹핑을 이용한 구조적 ｌｄｐｃ 디자인 | |
| JP2006135980A (ja) | 連結された反復型と代数型の符号化 | |
| US20070162821A1 (en) | Parity check matrix, method of generating parity check matrix, encoding method and error correction apparatus | |
| US7990290B1 (en) | Efficient rateless distributed compression of non-binary sources | |
| CN109768846B (zh) | 基于二核三核混合极化码的凿孔方法、系统、装置及介质 | |
| JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
| US20030188248A1 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
| US20160261287A1 (en) | Length and rate compatible ldpc encoder and decoder | |
| KR20070068675A (ko) | 채널 코드를 이용한 복호화 방법 및 장치 | |
| US20240056099A1 (en) | Error correction coding apparatus and error correction decoding apparatus | |
| EP1695350B1 (en) | Data storage system | |
| JP4196749B2 (ja) | 相関行列を利用した通信システム、相関行列学習方法、相関行列学習装置及びプログラム | |
| CN110289863B (zh) | 译码设备、方法及信号传输系统 | |
| KR100930240B1 (ko) | 효율적인 에러 정정을 위한 복호 방법 및 그 장치 | |
| JP4900168B2 (ja) | 無線受信装置 | |
| JP2007329828A (ja) | 復号方法、復号器および通信装置 | |
| JP2001352250A (ja) | 復号化装置、相関行列学習装置、復号化方法および相関行列学習方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |