JP2002532938A - 通信システムで直列鎖相構造を有する符号化及び復号化装置 - Google Patents

通信システムで直列鎖相構造を有する符号化及び復号化装置

Info

Publication number
JP2002532938A
JP2002532938A JP2000587451A JP2000587451A JP2002532938A JP 2002532938 A JP2002532938 A JP 2002532938A JP 2000587451 A JP2000587451 A JP 2000587451A JP 2000587451 A JP2000587451 A JP 2000587451A JP 2002532938 A JP2002532938 A JP 2002532938A
Authority
JP
Japan
Prior art keywords
decoder
decoding
codeword
polynomials
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000587451A
Other languages
English (en)
Other versions
JP3494994B2 (ja
Inventor
ミン−ゴー・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002532938A publication Critical patent/JP2002532938A/ja
Application granted granted Critical
Publication of JP3494994B2 publication Critical patent/JP3494994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/458—Soft decoding, i.e. using symbol reliability information by updating bit probabilities or hard decisions in an iterative fashion for convergence to a final decoding result
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 本発明は、無線通信システムで直列鎖相構造を有する符号化及び復号化装置を提供する。複数個のサブ多項式の積で表される生成多項式を用いて、入力される符号語ビット列を復号する復号器は、直列鎖相で連結された複数個の復号器を備え、前記復号器は相異なる生成多項式を有し、前記相異なる生成多項式の積は前記生成多項式になり、前記相異なる生成多項式は前記相異なるサブ多項式或いは前記サブ多項式の積で表され、前記直列鎖相で連結された復号器のうち一段の復号器は前記符号語ビット列を受信し、前記復号器はそれぞれ軟性決定を行い、前記符号語は線形ブロック符号であることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信システムの符号化／復号化装置に係り、特に線形ブロック
符号の直列鎖相符号解釈を通じた符号化／復号化装置及び方法に関する。
【０００２】
【従来の技術】
現在までは、線形ブロック符号の完全な軟性決定(Soft Decision)を具現する
のが非常に難しいことと知られている。この分野はエラー訂正符号の軟性決定、
最適の線形ブロック符号の遂行等に係わる分野であって、特にターボ符号(Turbo
Codes)の復号化方式(decoding scheme)と緊密な関係がある。かつ、前記分野は
デジタル通信システムの信頼度の向上と幅広く係わっている分野であり、既存の
デジタル通信システムはもちろん将来の次世代移動通信システムで線形ブロック
符号を用いる場合にシステムの性能が向上されるようになる。
【０００３】 従来の技術では、線形ブロック符号の軟性決定のために消去(erasure)復号化
方式かトレリス(trellis)復号化方式を用いてきた。ところが、前記方式には線
形ブロックの冗長(redundancy)(ｎ−ｋ)が増加すればするほど具現の複雑度がね
ずみ算式に増加する短所があった。理想的に言えば、(ｎ，ｋ)線形ブロックの場
合、２(n-k)の状態を有するトレリスを求めて、そのトレリス上で最尤(Maximum
likelihood：以下、ＭＬという)復号化することによりブロック符号の軟性決定
を行う。しかし、ほとんどの線形ブロック符号が大量の冗長ビットを有するので
、現実的に複雑度(complexity)が指数的に増加されるため、復号化方式を具現す
るのが不可能である。なお、既存のＭＬ復号化方式はＭＬ符号語(codeword)を決
定する方式を用いるので、事後情報語エラー確率(post information bit error
probability)を最小化する方式としては望ましくない。従って、事後情報語エラ
ー確率を最小化する復号化方式が必要である。
【０００４】 即ち、前述したように従来の技術には次のような問題点がある。 第一、線形ブロック符号の冗長(ｎ−ｋ)が増加するほど具現の複雑度がねずみ
算式に増加する。かつ、線形ブロック符号が大量の冗長ビットを有するため、現
実的に複雑度は指数的に増加して、その具現が不可能である。
【０００５】 第二、従来の方法は事後情報語エラー確率を最小化する方式として好適でない
。従って、事後情報語エラー確率を最小化する復号化方式が必要である。
【０００６】 第三、消去復号化方式は最適の復号化方式ではなく、準最適(suboptimal deco
ding)方式である。
【０００７】
【発明が解決しようとする課題】
従って、本発明の目的は、通信システムで線形ブロック符号の直列鎖相符号解
釈を通じた符号化装置を提供することにある。
【０００８】 本発明の他の目的は、通信システムで線形ブロック符号の直列鎖相符号解釈を
通じた復号化装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するための本発明による、複数個のサブ多項式の積で表される
生成多項式を用いて、入力される情報ビットを符号化する符号器は、直列鎖相で
連結された複数個の符号器を備え、前記符号器は相異なる生成多項式を有し、前
記相異なる生成多項式の積は前記生成多項式になり、前記相異なる生成多項式は
前記相異なるサブ多項式或いは前記サブ多項式の積で表され、前記直列鎖相で連
結された符号器のうち一段の符号器は前記符号語ビット列を受信し、前記符号器
はそれぞれ軟性決定を行い、前記符号語は線形ブロック符号であることを特徴と
する。
【００１０】
【発明の実施の形態】
以下、本発明による望ましい実施形態を添付図面を参照しつつ詳細に説明する
。なお、図面中、同一な構成要素及び部分には、可能な限り同一な符号及び番号
を共通使用するものとする。
【００１１】 そして、以下の説明では、具体的な特定事項を示しているが、これに限られる
ことなく本発明を実施できることは、当技術分野で通常の知識を有する者には自
明である。また、関連する周知技術については適宜説明を省略するものとする。
【００１２】 本発明では、従来に用いられた線形ブロック符号の符号器(encoder)の構造を
変形して直列鎖相符号(Serial Concatenated Codes)を有する新たな符号器構造
を提示し、前記直列鎖相符号として解釈される符号語のトレリス構造は既存の線
形ブロック符号のトレリス構造に比べて複雑度が非常に減少する。かつ、本発明
では、前記符号器に対応する復号器を、ＭＬ(Maximum Likelihood)復号器又はＭ
ＡＰ(Maximum A Posteriori probability)復号器を用いて具現する方式を説明す
る。そして、前記のような構造の符号語を受信器で復号化する循環構造的復号化
方式(Iterative decoding algorithm／structure)に関して説明する。
【００１３】 まず、既存の線形ブロック符号のうち一番頻繁に用いられるＢＣＨコード、Ｒ
ｅｅｄ Ｓｏｌｏｍｏｎコード等の符号化構造について説明する。それから、従
来に用いた生成多項式(Generator Polynomial)が、多数のサブコード(sub codes
)で定義される新たな符号語の生成多項式の直列鎖相と同一であることを証明す
る。前記のような解釈に基づき、従来に用いられた線形ブロック符号を多数のサ
ブコードで分割することができる。かつ、前記サブコードを直列鎖相する方式に
関して述べて、その具体的な方法を提案する。さらに、任意の線形ブロック符号
を従来のように単一符号として見なしてトレリス復号化する場合と、提案した方
式によるサブコードのトレリスを求めて、これにより復号化する方式に関して述
べる。
【００１４】 復号器に関しては、提案した符号の復号化のために循環復号化(iterative dec
oding)を行う構造を提案し、その具体的な実施形態を幾つか提案する。そして、
各構成復号器が出力する情報量に基づき循環復号化のための外部情報を用いる方
式を提案する。なお、性能改善のための循環復号化方式及びデインターリーバ(D
einterleaver)に関して述べる。さらに、チャネルの情報量を用いる組合方式を
提案する。
【００１５】 前記直列鎖相符号の解釈を通した線形ブロック符号の符号器に対して説明する
と次の通りである。
【００１６】 任意の(ｎ，ｋ)ＢＣＨコードＣの生成多項式は下記のようにＧＦ(２m)上の原
始多項式(primitive polynomial)のうち一つを選択して用いる。一般に、ＢＣＨ
コードの符号語Ｃ(ｘ)は下記の数学式１のように多項式の積で表される。用いる
コードの生成多項式をｇ(ｘ)とし、入力情報語多項式をＩ(ｘ)とする時、符号器
は下記のように具現され、符号器から生成される符号語Ｃ(ｘ)は下記の数学式１
のように表現される。
【数１】
【００１７】 ここで、前記ＢＣＨコードの生成多項式ｇ(ｘ)は下記の数学式２のように数個
のサブ多項式のＬＣＭ(Lowest Common Multiple)から構成される。下記の数学式
２において、ｍｉ(ｘ)はそれぞれのサブ多項式を表す。ここで、前記サブ多項式
はお互いに素数関係にあるため、結局、生成多項式ｇ(ｘ)は下記の数学式３のよ
うにそれぞれのサブ多項式の積で表される。
【数２】
【数３】
【００１８】 従って、(ｎ，ｋ)ＢＣＨコードＣの符号語多項式Ｃ(ｘ)は下記の数学式４のよ
うに表され、それは従来の符号語Ｃ(ｘ)をｔ個のサブ符号語の直列鎖相により生
成された符号語として解釈できることを意味する。よって、一つの符号語から構
成された符号器をｔ個のサブコード符号器に分割して符号化しても結果は同一で
あることが分かる。
【数４】
【００１９】 前記数学式４に基づき直列鎖相構造を有する符号器が図２に示されている。前
記符号器は直列鎖相で連結された複数個の構成符号器を備え、前記各構成符号器
は相異なるサブ多項式ｍｔ(ｘ)を用いて符号化する。以下、説明される符号化及
び復号化は線形ブロック符号を例に挙げて説明する。
【００２０】 前記図２を参照すると、構成符号器２１１は入力される情報ビット列ｋ１を符
号化して符号語ビット列ｎ１を出力する。インターリーバ２１２は前記構成符号
器２１１から出力された符号語ビット列ｎ１をインターリービングして出力する
。構成符号器２１３は前記インターリービングされた符号語ビット列ｋ２を符号
化して符号語ビット列ｎ２を出力する。一方、インターリーバ２１４は前段の構
成符号器から出力された符号語ビット列ｎ(ｐ−１)をインターリービングして出
力する。構成符号器２１５は前記インターリービングされた符号語ビット列ｋｐ
を符号化して最終的な符号語ビット列ｎｐを出力する。
【００２１】 ここで、インターリーバは二つの動作モードを用いられる。一つは、入力され
たビット列を元の順番通りに出力するバイパス(bypass)モードであり、もう一つ
は、ランダムインターリービング(Random interleaving)、均等インターリービ
ング(Uniform interleaving)、非均等インターリービング(Nonuniform interlea
ving)等の方法を用いる置換(permutation mode)モードである。前記のようなイ
ンターリーバの動作モードの設定は用いるシステムの性能を最適化できる範囲内
で実験により決定される。もし、インターリーバがバイパスモードで設定された
場合には、前記符号器から発生される符号語が元の符号器から生成される(ｎ，
ｋ)ＢＣＨコードと同一であることがわかる。従って、出力符号語の特性パラメ
ータはすべて元のパラメータと同一である。その反面、インターリーバが置換モ
ードで設定された場合、出力符号語は(ｎ，ｋ)線形ブロック符号になるが、特性
パラメータは元の符号語と異なるようになる。従って、インターリーバが前記置
換モードで設定された場合、出力符号語が必ずしもＢＣＨコードの特性を有する
とは言えない。
【００２２】 以下、前記構成に基づいた動作を(１５，７)ＢＣＨコードの場合を例に挙げて
説明する。ここで、前記(１５，７)ＢＣＨコードの生成多項式はｇ(ｘ)＝ｘ4＋
ｘ＋１であり、これは二つのサブ多項式に分離できる。これにより前記図２のよ
うな符号器を構成すると、二つの構成符号器と前記二つの構成符号器間に位置し
たインターリーバとからなる。前段の構成符号器は二つのサブ多項式のうち何れ
か一つの多項式に当たる符号器であり、入力される七つの情報ビットを符号化し
て四つの冗長ビットが添加された１１個の第１符号語ビットを出力する。前記第
１符号語ビットはインターリーバを通してインターリービングされて後段の構成
符号器に入力される。前記後段の構成符号器は入力される１１個の符号語ビット
を符号化して、四つの冗長ビットが追加された１５個の最終的な符号語ビットを
出力する。従って、前段の構成符号器は(１１，７)ＢＣＨコードに対応する符号
器であり、前記後段の構成符号器は(１５，１１)ＢＣＨコードに対応される符号
器である。ここで、前記インターリーバとしては、例えば、ランダムインターリ
ーバを用いる。
【００２３】 前記各構成符号器から出力されるそれぞれの符号語をさらに他の任意の符号語
に分類することもできる。即ち、元の符号語の生成多項式ｇ(ｘ)はｔ個のサブ多
項式に分割されるので、これを任意の符号長を有する符号に分類することができ
る。この際、分類基準として下記の判断基準を用いる。
【００２４】 第１条件、分類により生成される新たな符号のトレリス複雑度(trellis compl
exity)が低いこと。第２条件、分類により生成される新たな符号の加重値スペク
トル(weight spectrum)が優れること。第３条件、分類により生成される新たな
符号の最小距離(Minimum distance)の長いものを優先的に選ぶこと。第４条件、
すべての符号語は構造的コード構造(Systematic code structure)を有すること
。
【００２５】 図３は直列鎖相符号の解釈を通した符号語の構造を示したものである。前記図
３を参照すると、最下位に当たる第１符号語３１１は第１構成符号器により生成
され、情報ビット(information bit)列ｋ１と冗長(redundancy bit)ビット列ｒ
１とから構成される。前記第１符号語３１１は引続く後段の符号器に入力されて
、上位の符号語を生成するために用いられる。第ｐ−３符号語３１２は第ｐ−３
符号器により生成され、前段から伝えられた情報ビット列ｋ(ｐ−３)と冗長ビッ
ト列ｒ(ｐ−３)とから構成される。第ｐ−２符号語３１３は前記第ｐ−３符号語
３１２により生成され、情報ビット列ｋ(ｐ−２)と冗長ビット列ｒ(ｐ−２)とか
ら構成される。このように下位の符号語を入力されて該当サブ符号語を生成する
過程を繰り返すことにより、最終的な符号語ビット列ｎｐを生成する。
【００２６】 前記のようにすべての符号語は構造的な符号形態を有し、上位の符号語になれ
ばなるほどより多くの冗長ビットが追加される。即ち、実際に伝送される情報語
はｋビットであり、そのための(ｎ−ｋ)冗長ビットが追加される。
【００２７】 前記図２のような符号器構造に対応される多様な復号器の構造が図４乃至図９
に示されている。
【００２８】 前記復号器は直列鎖相で連結された複数個の構成復号器を備え、前記復号器は
相異なる生成多項式を有する。ここで、一段の構成復号器は前記図３の最上位符
号語３１６を入力されて復号化を行うことができ、最下位符号語３１１を入力さ
れて復号化を行うこともできる。かつ、下記の説明で前記直列鎖相で連結された
複数個の構成復号器は軟性決定(soft decision)を行い、前記構成復号器は一般
にＭＡＰ(Maximum A Posteriori probability)又はＳＩＳＯ(Soft−in，Soft−o
utput)を用いる。なお、下記の説明で受信情報ビット(又は情報サンプル)及び受
信冗長ビット(又は冗長サンプル)は加工されない、受信された状態そのままのデ
ータビットのことを意味する。さらに、情報語ビット列と冗長ビット列とから構
成される符号語を復号化するにおいて、受信段の復号器はまず前記冗長ビット列
を複数個の冗長群に分割し、これらをそれぞれ該当構成復号器に対応させる。
【００２９】 図４は本発明の第１実施形態による直列鎖相構造を有する復号器の構成を示し
たものである。ここで、前記図４は一段の構成復号器が前記図３の最上位符号語
３１６を入力されて復号する方式を説明したものである。
【００３０】 前記図４を参照すると、構成復号器４１１は最上位符号語を構成する受信情報
ビット列ｋｐとそれに対応されている冗長ビット列ｒｐを用いてＭＡＰ／ＳＩＳ
Ｏ復号化して、復号語ビット列ｋｐを出力する。デインターリーバ４１２は前記
復号語ビット列ｋｐを送信側で行ったインターリービングの逆動作でデインター
リービングして出力する。構成復号器４１３は前記デインターリーバ４１２から
出力された復号語ビット列ｎ(ｐ−１)とそれに対応される受信冗長ビット列ｒ(
ｐ−１)を用いてＭＡＰ／ＳＩＳＯ復号化して、復号語ビット列ｋ(ｐ−１)を出
力する。この過程で、前記構成復号器４１３は循環復号化のための外部情報Ｅｘ
ｔ(ｐ−１)を求めて構成復号器４１１に提供する。すると、前記構成復号器４１
１は前記提供される外部情報に基づき入力ビットの利得を調節してから復号化す
る。デインターリーバ４１４は前段の構成復号器から出力された復号語ビット列
ｋ２を送信側で行ったインターリービングの逆動作でデインターリービングして
出力する。構成復号器４１５は前記デインターリーバ４１４から出力された復号
ビット列ｎ１とそれに対応される冗長ビット列ｒ１を用いてＭＡＰ／ＳＩＳＯ復
号化して、最終的な復号情報ビット列ｋ１を出力する。そして、前記構成復号器
４１５は循環復号のための外部情報Ｅｘｔ(１)を求めて前段の構成復号器に提供
する。
【００３１】 図５は前記一段の構成復号器が最上位符号語を用いて復号する復号器の一例を
示したものであり、(１５，７)ＢＣＨコードを例に挙げて説明したものである。
ここで、前記(１５，７)ＢＣＨコードの冗長ビット８ビットのうち外側の４ビッ
トを第１冗長群といい、内側の４ビットを第２冗長群という。
【００３２】 前記図５を参照すると、構成復号器５１１は受信情報ビット１１ビットと前記
第１冗長群を有してＭＡＰ／ＳＩＳＯ復号化して、復号語ビットｋ２(＝１１ビ
ット)を出力する。デインターリーバ５１２は前記情報ビットｋ２(＝１１ビット
)を送信側で行ったインターリービングの逆動作でデインターリービングして出
力する。構成復号器５１３は前記デインターリーバ５１２から出力された復号語
ビットｎ１(＝１１ビット)と前記第２冗長群を用いてＭＡＰ／ＳＩＳＯ復号化し
て、復号語ビットｋ１(＝７ビット)を出力する。この過程で、前記構成復号器５
１３は循環構造方式復号化のための外部情報(Ｅｘｔ＝１)を前記構成復号器５１
１に提供する。ここで、前記外部情報はビットの信頼度レベルを表す循環復号の
ための情報であり、前記前段に当たる構成復号器５１１は前記外部情報に基づき
入力シンボルビットの利得又は信頼度を調整する。スイッチ５１４は第一番目の
循環復号過程では前記構成復号器５１１に外部情報が提供されないように“ａ”
段にスイッチングされて、第二番目の循環復号過程からは前記外部情報が前記構
成復号器５１１に提供されるように“ｂ”段にスイッチングされる。
【００３３】 図６は本発明の第２実施形態による直列鎖相構造を有する復号器の構成を示し
たものである。前記図６は前記図３に示した最下位符号語３１１の復号化過程を
説明したものである。
【００３４】 前記図６を参照すると、構成復号器６１１は最下位符号語を構成する受信情報
ビット列ｋ１とそれに対応される冗長ビット列ｒ１を用いてＭＡＰ／ＳＩＳＯ復
号化して、復号語ビット列ｎ１を出力する。デインターリーバ６１２は前記復号
化過程で得た復号語ビット列ｎ１を送信側で行ったインターリービングの逆動作
でデインターリービングして出力する。構成復号器６１３は前記デインターリー
バ６１２から出力された復号語ビット列ｎ１とそれに対応される受信冗長ビット
列ｒ２を用いてＭＡＰ／ＳＩＳＯ復号化して、復号語ビット列ｎ２を出力する。
デインターリーバ６１４は前段の構成復号器から出力された復号語ビット列を送
信側で行ったインターリービングの逆動作でデインターリービングして出力する
。構成復号器６１５は前記デインターリーバ６１４から出力された復号語ビット
列ｎ(ｐ−１)とそれに対応される冗長ビット列ｒｐを用いてＭＡＰ／ＳＩＳＯ復
号化して、最終的な復号語ビット列ｎｐを出力する。ここで、前記デインターリ
ーバは送信器のインターリービング動作モードによりバイパスモード又は置換モ
ードで動作する。
【００３５】 図７は前記一段の構成復号器が最下位符号語を用いて復号する復号器の一例を
示したものであり、(１５，７)ＢＣＨコードの一例を挙げて説明する。ここで、
前記(１５，７)ＢＣＨコードの冗長ビット８ビットのうち外側の４ビットを第１
冗長群といい、内側の４ビットを第２冗長群という。
【００３６】 前記図７を参照すると、構成復号器７１１は受信情報ビット７ビット(ｋ１)と
前記第１冗長群５ビット(ｒ１)を有してＭＡＰ／ＳＩＳＯ復号化して、復号語ビ
ットｎ１(＝１１ビット)を出力する。デインターリーバ７１２は前記復号語ビッ
ト列ｎ１を送信側で行ったインターリービングの逆動作でデインターリービング
して出力する。構成復号器７１３は前記インターリーバ７１２から出力された復
号語ビット列ｎ２(＝１１ビット)と前記第２冗長群ｒ２(＝４ビット)を用いてＭ
ＡＰ／ＳＩＳＯ復号化して、最終的な復号語ビット列ｎ２(＝１５ビット)を出力
する。
【００３７】 図８は本発明の第３実施形態による直列鎖相構造を有する復号器の構成を示し
たものである。ここで、前記図８の復号器は各構成復号器が復号化を行って得た
外部情報を前段の構成復号器に提供する構造を示したものである。前記外部情報
は循環復号のための情報であって、前記前段の構成復号器は前記外部情報に基づ
き入力ビットの利得を調整する。
【００３８】 前記図８を参照すると、構成復号器８１１は受信情報ビット列ｋ１とそれに対
応される冗長ビット列ｒ１を用いてＭＡＰ／ＳＩＳＯ復号化して、復号語ビット
列ｎ１を出力する。デインターリーバ８１２は前記復号化の結果として得られた
復号語ビット列ｎ１を送信側で行ったインターリービングの逆動作でデインター
リービングして出力する。構成復号器８１３は前記デインターリーバ８１２から
出力された復号語ビット列ｎ１とそれに対応される受信冗長ビット列ｒ２を用い
てＭＡＰ／ＳＩＳＯ復号化して、復号語ビット列ｎ２を出力する。ここで、前記
構成復号器８１３は循環復号のための外部情報を求めて前段の構成復号器８１１
に提供し、前記構成復号器８１１は前記提供される外部情報に基づき入力ビット
列の利得又は信頼度を調整してから復号する。構成復号器８１３は受信情報ビッ
ト列ｎ２とそれに対応される受信冗長ビット列ｒ２を用いてＭＡＰ／ＳＩＳＯ復
号化して、復号語ビット列ｎ２を出力する。そして、デインターリーバ８１４は
前段から出力された復号語ビット列を送信側で行ったインターリービングの逆動
作でデインターリービングして出力する。構成復号器８１５は前記デインターリ
ーバ８１４から出力された復号語ビット列ｎ(ｐ−１)とそれに対応される受信冗
長ビット列ｒｐを用いてＭＡＰ／ＳＩＳＯ復号化して、最終的な復号語ビット列
ｎｐを出力する。それから、前記最終的な復号語ビット列ｎｐから情報語ビット
列ｋを抽出する。この過程で、前記構成復号器８１５は循環構造方式復号化のた
めの外部情報Ｅｘｔ(ｐ−１)を求めて前記前段の構成復号器に提供する。すると
、前記前段の構成復号器は前記提供される外部情報に基づき入力ビットの利得又
は信頼度を調整してから復号する。ここで、前記構成復号器はチャネル状況がよ
ければ受信サンプルを用いて復号する。図示したように、前記構成復号器８１３
はチャネル状況がよければ受信サンプル(ｋ１，ｒ１)を用いて復号する。かつ、
前記デインターリーバは送信器のインターリービング動作モードによりバイパス
モード又は置換モードで動作する。
【００３９】 図９は前記一段の構成復号器が最下位符号語３１１を用いて復号する復号器の
一例を示したものであり、(１５，７)ＢＣＨコードを例に挙げて説明する。ここ
で、前記復号器は各構成復号器が復号化の結果として得られた外部情報を前段の
構成復号器に提供する構造を示したものである。ここで、前記(１５，７)ＢＣＨ
コードの冗長ビット８ビットのうち内側の４ビットを第１冗長群といい、外側の
４ビットを第２冗長群という。
【００４０】 前記図９を参照すると、構成復号器９１１は最下位の符号語を構成する受信情
報ビット列ｋ１(＝７ビット)と前記第１冗長群ｒ１を用いてＭＡＰ／ＳＩＳＯ復
号化して、復号語ビット列ｎ１(＝１１ビット)を出力する。デインターリーバ９
１２は前記構成復号器９１１から出力された復号語ビット列ｎ１を送信側で行っ
たインターリービングの逆動作でデインターリービングして出力する。構成復号
器９１３は前記インターリーバ９１２から出力された復号語ビット列ｎ１(＝１
１ビット)と前記第２冗長群ｒ２を用いてＭＡＰ／ＳＩＳＯ復号化して、最終的
な復号語ビット列ｎ２(＝１５ビット)を出力する。ここで、前記構成復号器９１
３は循環復号のための外部情報Ｅｘｔ(１)を求めて前記構成復号器９１１に提供
する。スイッチ９１４は第一番目の循環復号過程では前記構成復号器９１１に外
部情報が提供されないように“ａ”段にスイッチングされ、第二番目の循環復号
過程からは前記外部情報が構成復号器９１１に提供されるように“ｂ”段にスイ
ッチングされる。そして、前記構成復号器９１３はチャネル状況がよければ受信
サンプル(ｋ１，ｒ１)を用いて復号する。ここで、前記デインターリーバは送信
器のインターリービング動作モードによりバイパスモード又は置換モードで動作
することができる。
【００４１】 前記復号器は軟性決定時に従来の方式に比べてトレリス複雑度が非常に減少す
る。
【００４２】 例えば、(１５，７)線形ブロック符号の場合、従来の復号器のトレリス複雑度
は２(15-7)の２５６個であった。しかし、本発明による復号化方式は各復号段階
で(ｎ−ｋ)が４なので、トレリス複雑度も同じく２4の１６に減少する。結局、
トレリス複雑度が従来の方式に比べて１６／２５６＝１／１６倍に減少する。 前述の如く、本発明は、無線通信システムで幅広く用いられる線形ブロック符
号に対する新たな軟性決定方式を提案した。本発明は線形ブロック符号の軟性決
定のためのトレリスサイズを減少させることはもちろん、具現上の複雑度をも減
少させた。なお、従来のＭＬ復号化方式に比べて事後情報語エラー確率を最小化
する復号化方式を提案する。
【００４３】 以上、本発明の実施形態について本発明の好ましい実施形態を参照して説明し
てきたが、当業者には、添付の請求項により定義されたような本発明の意図及び
範囲から逸脱することなく、形式及び詳細において種々の変更を行うことができ
ることが理解される。
【図面の簡単な説明】
【図１】 従来の技術による(ｎ，ｋ)線形ブロック符号の符号器及び復号器
を示す図である。
【図２】 本発明の実施形態による(ｎ，ｋ)線形ブロック符号の符号器の構
造を示す図である。
【図３】 本発明によって直列鎖相により生成される符号語の構造を示す図
である。
【図４】 本発明の第１実施形態による直列鎖相された(ｎ，ｋ)線形ブロッ
ク符号の循環復号方式を説明した図である。
【図５】 前記図４の構造を(１５，７)ＢＣＨコードにて具体化した図であ
る。
【図６】 本発明の第２実施形態による直列鎖相された(ｎ，ｋ)線形ブロッ
ク符号の循環復号方式を説明した図である。
【図７】 前記図６の構造を(１５，７)ＢＣＨコードにて具体化した図であ
る。
【図８】 本発明の第３実施形態による直列鎖相された(ｎ，ｋ)線形ブロッ
ク符号の循環復号方式を説明した図である。
【図９】 前記図８の構造を(１５，７)ＢＣＨコードにて具体化した図であ
る。
【符号の説明】
２１１，２１５ 構成符号器 ２１２，２１４ インターリーバ ２１３ 構成符号器 ３１１ 第１符号語 ３１２ 第ｐ−３符号語 ３１３ 第ｐ−２符号語 ３１６ 最上位符号語 ４１１，４１３，４１５ 構成復号器 ４１２，４１４ デインターリーバ ５１１，５１３ 構成復号器 ５１２ デインターリーバ ５１４ スイッチ ６１１，６１３，６１５ 構成復号器 ６１２，６１４ デインターリーバ ７１１，７１３ 構成復号器 ７１２ デインターリーバ ８１１，８１３，８１５ 構成復号器 ８１２，８１４ デインターリーバ ９１１，９１３ 構成復号器 ９１２ デインターリーバ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 複数個のサブ多項式の積で表される生成多項式を有し、入力
    される情報ビットを符号化する符号器において、 直列鎖相で連結された複数個の符号器を備え、前記符号器は相異なる生成多項
    式を有し、前記相異なる生成多項式の積は前記生成多項式になり、前記相異なる
    生成多項式は前記多数のサブ多項式のうち何れか一つ或いは前記サブ多項式の積
    で表され、前記直列鎖相で連結された符号器のうち一段の符号器は前記入力情報
    ビットを受信することを特徴とする符号化装置。
  2. 【請求項２】 前記符号器間に前段の符号器の出力をインターリービングし
    て後段の符号器に出力するインターリーバをさらに備えることを特徴とする請求
    項１記載の符号化装置。
  3. 【請求項３】 複数個のサブ多項式の積で表される生成多項式を有し、入力
    される符号語ビット列を復号する復号器において、 直列鎖相で連結された複数個の復号器を備え、前記復号器は相異なる生成多項
    式を有し、前記相異なる生成多項式の積は前記生成多項式になり、前記相異なる
    生成多項式は前記多数のサブ多項式のうち何れか一つ或いは前記サブ多項式の積
    で表され、前記直列鎖相で連結された復号器のうち一段の復号器は前記符号語ビ
    ット列を受信することを特徴とする復号化装置。
  4. 【請求項４】 前記復号器は軟性決定を行うことを特徴とする請求項３記載
    の復号化装置。
  5. 【請求項５】 前記符号語は線形ブロック符号であることを特徴とする請求
    項３記載の復号化装置。
  6. 【請求項６】 ｋ個の情報ビット列とｒ個の冗長ビット列とから構成された
    符号語を復号する復号器において、 直列鎖相で連結された複数個の復号器を備え、前記ｒ個の冗長ビット列は複数
    個の冗長群に分割し、前記復号器を前記それぞれの冗長群に対応させて、一段の
    復号器は前記ｋ個の情報ビット列と前記ｒ個の冗長ビット列を入力されて復号し
    、残りの復号器は前段の復号器からの復号結果とそれに対応される冗長群を入力
    されて復号することを特徴とする復号化装置。
  7. 【請求項７】 前記復号器は軟性決定を行うことを特徴とする請求項６記載
    の復号化装置。
  8. 【請求項８】 前記符号語は線形ブロック符号であることを特徴とする請求
    項６記載の復号化装置。
  9. 【請求項９】 前記復号器間に前段の復号器の出力をデインターリービング
    して後段の復号器に出力するデインターリーバをさらに備えることを特徴とする
    請求項６記載の復号化装置。
  10. 【請求項１０】 前記復号器は復号遂行後、符号語の信頼度レベルを表す循
    環復号のための外部情報を前段の復号器に提供し、前記前段の復号器は前記外部
    情報に基づき入力シンボルビットの利得を調整することを特徴とする請求項６記
    載の復号化装置。
  11. 【請求項１１】 前記一段の復号器は第二番目の復号から符号語の信頼度レ
    ベルを表す外部情報を後段の復号器から提供されることを特徴とする請求項６記
    載の復号化装置。
  12. 【請求項１２】 ｋ個の情報ビット列とｒ個の冗長ビット列とから構成され
    る符号語を復号する復号器において、 直列鎖相で連結された複数個の復号器を備え、前記ｒ個の冗長ビット列を複数
    個の冗長群に分割し、前記復号器を前記それぞれの冗長群に対応させて、一段の
    復号器は前記冗長群のうち一番目の群に対応される冗長と情報ビット列を入力し
    て復号し、前記残りの復号器は前段の復号器からの復号結果と各復号器に対応さ
    れる冗長群を入力されて復号することを特徴とする復号化装置。
  13. 【請求項１３】 前記復号器は軟性決定を行うことを特徴とする請求項１２
    記載の復号化装置。
  14. 【請求項１４】 前記符号語は線形ブロック符号であることを特徴とする請
    求項１２記載の復号化装置。
  15. 【請求項１５】 前記復号器間に前段の復号器の出力をデインターリービン
    グして後段の復号器に出力するデインターリーバをさらに備えることを特徴とす
    る請求項１２記載の復号化装置。
  16. 【請求項１６】 前記復号器は復号遂行後、符号語の信頼度レベルを表す循
    環復号のための外部情報を前段の復号器に提供し、前記前段の復号器は前記外部
    情報に基づき入力シンボルビットの利得を調整することを特徴とする請求項１２
    記載の復号化装置。
  17. 【請求項１７】 前記一段の復号器は第二番目の復号化から符号語の信頼度
    レベルを表す外部情報を後段の復号器から提供されることを特徴とする請求項１
    ２記載の復号化装置。
JP2000587451A 1998-12-10 1999-12-10 通信システムで直列鎖相構造を有する符号化及び復号化装置 Expired - Fee Related JP3494994B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980054130A KR100277764B1 (ko) 1998-12-10 1998-12-10 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
KR1998/54130 1998-12-10
PCT/KR1999/000761 WO2000035099A1 (en) 1998-12-10 1999-12-10 Encoder/decoder with serial concatenated structure in communication system

Publications (2)

Publication Number Publication Date
JP2002532938A true JP2002532938A (ja) 2002-10-02
JP3494994B2 JP3494994B2 (ja) 2004-02-09

Family

ID=19562168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000587451A Expired - Fee Related JP3494994B2 (ja) 1998-12-10 1999-12-10 通信システムで直列鎖相構造を有する符号化及び復号化装置

Country Status (11)

Country Link
US (1) US6625775B1 (ja)
EP (1) EP1055287B1 (ja)
JP (1) JP3494994B2 (ja)
KR (1) KR100277764B1 (ja)
CN (1) CN1133277C (ja)
AU (1) AU738257B2 (ja)
BR (1) BR9907819A (ja)
CA (1) CA2318803C (ja)
DE (1) DE69942929D1 (ja)
RU (1) RU2217863C2 (ja)
WO (1) WO2000035099A1 (ja)

Families Citing this family (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243288B1 (en) * 2000-06-24 2007-07-10 Motorola Inc. Method and apparatus for turbo decoding block codes
US6883130B2 (en) * 2001-05-24 2005-04-19 Telefonaktiebolaget Lm Ericsson (Publ) Enhanced and adaptive error detection in digital communications
JP3671906B2 (ja) 2001-12-19 2005-07-13 日本電気株式会社 繰り返し連接符号復号回路及びそれを用いた符号化復号化システム
US7206987B2 (en) * 2003-04-30 2007-04-17 Hewlett-Packard Development Company, L.P. Error detection and correction in a layered, 3-dimensional storage architecture
KR100561846B1 (ko) * 2003-10-08 2006-03-16 삼성전자주식회사 가중된 비밀 공유 및 복원 방법
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7590923B1 (en) 2004-10-27 2009-09-15 Marvell International Ltd. Architecture and control of Reed-Solomon error identification and evaluation
CN100428632C (zh) * 2004-11-04 2008-10-22 华为技术有限公司 一种组合编码器和组合解码器
US20060245505A1 (en) * 2005-05-02 2006-11-02 Limberg Allen L Digital television signals using linear block coding
JP4558638B2 (ja) * 2005-12-15 2010-10-06 富士通株式会社 符号器および復号器
US7712008B2 (en) * 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
JP4662278B2 (ja) * 2006-04-28 2011-03-30 富士通株式会社 エラー訂正装置、符号器、復号器、方法及び情報記憶装置
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7779331B2 (en) * 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
MX2009012392A (es) 2007-05-16 2009-12-01 Thomson Licensing Aparato y metodo para codificar y descodificar señales.
US8196002B2 (en) * 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
US7930621B2 (en) * 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
WO2009041979A1 (en) * 2007-09-28 2009-04-02 Agere Systems Inc. Systems and methods for reduced complexity data processing
BRPI0818616A2 (pt) 2007-10-15 2015-04-07 Thomson Licensing Aparelho e método para codificação e decodificação de sinais.
CA2701640C (en) * 2007-10-15 2016-09-27 Thomson Licensing Apparatus and method for communicating burst mode activity
JP5007676B2 (ja) * 2008-01-31 2012-08-22 富士通株式会社 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8245104B2 (en) * 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
CN101743690B (zh) * 2008-05-19 2014-05-28 艾格瑞系统有限公司 用于缩减数据检测器反馈回路中等待时间的系统和方法
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
JP2012509549A (ja) * 2008-11-20 2012-04-19 エルエスアイ コーポレーション 雑音低減型データ検出のシステムおよび方法
US7990642B2 (en) * 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
CN102265345B (zh) 2009-04-28 2015-11-25 安华高科技通用Ip(新加坡)公司 用于读数据处理系统中的动态定标的系统和方法
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8266505B2 (en) * 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8176404B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8522116B2 (en) * 2010-08-04 2013-08-27 Marvell Israel (M.I.S.L.) Ltd. Systems and methods for performing forward error correction
US8681439B2 (en) 2010-09-13 2014-03-25 Lsi Corporation Systems and methods for handling sector gaps in inter-track interference compensation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
TWI445323B (zh) 2010-12-21 2014-07-11 Ind Tech Res Inst 資料傳送的混合式編解碼裝置與方法
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8862960B2 (en) * 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US9451541B2 (en) * 2012-01-11 2016-09-20 Shenzhen Hac Telecom Technology Co., Ltd. System and method for wireless communication
US9037942B2 (en) * 2012-01-24 2015-05-19 Broadcom Corporation Modified joint source channel decoder
US8938663B2 (en) 2012-01-24 2015-01-20 Broadcom Corporation Modem architecture for joint source channel decoding
US9053698B2 (en) 2012-01-24 2015-06-09 Broadcom Corporation Jitter buffer enhanced joint source channel decoding
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8977938B2 (en) * 2013-02-08 2015-03-10 Altera Corporation Parallel decomposition of Reed Solomon umbrella codes
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
CN109728875B (zh) * 2017-10-31 2021-07-27 深圳市中兴微电子技术有限公司 一种bch解码方法和装置
US20230104143A1 (en) * 2021-10-04 2023-04-06 Samsung Electronics Co., Ltd. Product autoencoder for error-correcting via sub-stage processing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859630A (en) * 1973-01-29 1975-01-07 Burroughs Corp Apparatus for detecting and correcting errors in digital information organized into a parallel format by use of cyclic polynomial error detecting and correcting codes
US4032886A (en) * 1975-12-01 1977-06-28 Motorola, Inc. Concatenation technique for burst-error correction and synchronization
US4488302A (en) * 1983-02-11 1984-12-11 At&T Bell Laboratories Burst error correction using cyclic block codes
DE69327683T2 (de) * 1992-05-19 2000-07-27 Koninklijke Philips Electronics N.V., Eindhoven Erweitertes fehlergeschütztes Kommunikationssystem
JP2546120B2 (ja) 1993-01-05 1996-10-23 日本電気株式会社 誤り訂正連接符号化方式
US5457704A (en) 1993-05-21 1995-10-10 At&T Ipm Corp. Post processing method and apparatus for symbol reliability generation
US5528607A (en) * 1995-02-02 1996-06-18 Quantum Corporation Method and apparatus for protecting data from mis-synchronization errors
JPH08251144A (ja) 1995-03-10 1996-09-27 N T T Ido Tsushinmo Kk 信頼度情報生成方法および信頼度情報生成装置
US5721744A (en) * 1996-02-20 1998-02-24 Sharp Microelectronics Technology, Inc. System and method for correcting burst errors in digital information
US5721745A (en) * 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5996104A (en) * 1996-09-13 1999-11-30 Herzberg; Hanan System for coding system
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
FR2756996A1 (fr) * 1996-12-10 1998-06-12 Philips Electronics Nv Systeme et procede de transmission numerique comportant un code produit combine a une modulation multidimensionnelle
US5983383A (en) * 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
WO1999012265A1 (fr) 1997-09-02 1999-03-11 Sony Corporation Codeur/decodeur turbo et procede de codage/decodage turbo
FR2771228A1 (fr) 1997-11-18 1999-05-21 Philips Electronics Nv Systeme de transmission numerique, decodeur, et procede de decodage
US6192501B1 (en) * 1998-08-20 2001-02-20 General Electric Company High data rate maximum a posteriori decoder for segmented trellis code words

Also Published As

Publication number Publication date
CA2318803A1 (en) 2000-06-15
EP1055287A1 (en) 2000-11-29
KR20000038952A (ko) 2000-07-05
AU1693300A (en) 2000-06-26
DE69942929D1 (de) 2010-12-23
WO2000035099A1 (en) 2000-06-15
CN1290428A (zh) 2001-04-04
RU2217863C2 (ru) 2003-11-27
BR9907819A (pt) 2000-10-24
CN1133277C (zh) 2003-12-31
US6625775B1 (en) 2003-09-23
KR100277764B1 (ko) 2001-01-15
AU738257B2 (en) 2001-09-13
EP1055287B1 (en) 2010-11-10
JP3494994B2 (ja) 2004-02-09
CA2318803C (en) 2005-07-05

Similar Documents

Publication Publication Date Title
JP2002532938A (ja) 通信システムで直列鎖相構造を有する符号化及び復号化装置
JP3730238B2 (ja) 適用形チャネル符号化方法及び装置
JP3354554B2 (ja) チャンネル・デコータ及びチャンネル復号化方法
AU716645B2 (en) Parallel concatenated tail-biting convolutional code and decoder therefor
EP1838000A2 (en) Apparatus and method for transmitting/receiving data in a communication system
JP2006115145A (ja) 復号装置及び復号方法
KR20010075775A (ko) 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
US6487694B1 (en) Method and apparatus for turbo-code decoding a convolution encoded data frame using symbol-by-symbol traceback and HR-SOVA
JP2004533175A (ja) 相補的エンコーダ／デコーダに対する方法及び装置
JP2001257601A (ja) 誤り訂正符号化タイプのデジタル送信方法
US7236591B2 (en) Method for performing turbo decoding in mobile communication system
KR19990081470A (ko) 터보복호기의 반복복호 종료 방법 및 그 복호기
US6757859B1 (en) Parallel turbo trellis-coded modulation
JP4116554B2 (ja) 無線通信のためのターボ復号方法および装置
KR100454952B1 (ko) 적응형채널부호화방법및장치
US20060048035A1 (en) Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using embedded error detection capability of turbo code
KR100320221B1 (ko) 직렬 연쇄 컨벌루션 부호화 장치 및 방법
JP2002164795A (ja) デジタル伝送システム、符号化装置、復号装置、および当該デジタル伝送システムにおけるデータ処理方法
KR100370780B1 (ko) 해밍 부호를 연접한 터보 부호화/복호화 방법 그리고 그의 부호기/복호기
KR100317377B1 (ko) 변복조 시스템의 부호화 및 복호화 장치
KR100332805B1 (ko) 직렬 연쇄 컨벌루션 부호화 장치 및 부호화/복호화 방법
GB2407945A (en) Cyclic redundancy checking using punctured party bits
KR20030082699A (ko) 골든 시퀀스를 이용한 터보 내부 인터리빙 방법 및 그 장치
KR20010081139A (ko) 통신 시스템의 직렬 연쇄 컨벌루션 부호화 방법 및 장치
JP2004215053A (ja) 符号化装置、符号化方法、符号化方法のプログラム、復号装置、復号方法、復号方法のプログラム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees