CN109728875B - 一种bch解码方法和装置 - Google Patents

Abstract

本申请提出一种BCH解码方法和装置，涉及承载网通讯领域及编解码领域，包括：对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧。采用映射方式，结合基于私有帧的行列级联解码，将列解码结构与行解码进性配合、迭代，使得信号经过信道到达接收端时，比GFEC能纠错更多bit的错误，在同一噪声电平基础上能获取更低的误码率。与现有GFEC技术相比，能获得更高纠错性能，有利于保障网络通信可靠性。同时采用分布式时分复用的实现方式，以较少的资源实现编码装置。

Description

一种BCH解码方法和装置

技术领域

本发明涉及承载网通讯领域及编解码领域，具体涉及一种BCH(BCH，Bose、Ray-Chaudhuri与Hocquenghem，为一种循环码)解码方法和装置。

背景技术

随着通信技术发展，要求传输距离越来越远，为降低传输误码率、提高传输性能，除了增加源端光器件发射功率外，需要有“软”办法增加传输线路的增益。如果采用某种编解码方式使得接收端将信号较好的恢复，就等同于发送端增加了发射功率，而且“软”方式的组网成本更低。目前，GFEC(General Forward Error Correction，通用向前纠错)作为一种通用前项纠错技术应用广泛，能提供较强纠错能力，但是其纠错能力并不是很强，这就需要一种前向纠错技术，能提供强大纠错能力，以降低传输误码率保障通信系统传输可靠性。

发明内容

本发明提供一种BCH解码方法和装置，适应光传输网应用需求保证更远传输距离的需要。

为了实现上述发明目的，本发明采取的技术方案如下：

本发明一方面提供一种BCH解码方法，包括：

对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；

对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；

对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧。

优选地，对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧包括：

利用所述输入的数据帧的同步参数初始化映射方式；

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO；

把提取的净荷和校验按照所述映射方式进行组合，转换为FEC私有帧。

优选地，对输入的数据帧进行映射处理包括：

对输入的数据帧提取同步参数，进行解码参数同步，

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO。

优选地，转换为前向纠错FEC私有帧包括：

根据提取的同步参数每次提取不同数目比特位的校验、净荷或0数据进行拼接，组成FEC私有帧。

优选地，FEC私有帧包括以下之一：

由净荷和校验组成的帧结构；

由净荷、校验、0数据组成的帧结构；

全部由净荷组成的帧结构；

全部由校验组成的帧结构。

优选地，对所述FEC私有帧进行并行的分布式BCH级联解码包括：

对所述FEC私有帧依次经过第一行解码、第一列解码、第二行解码、第二列解码和第三行解码。

优选地，对所述FEC私有帧进行并行的分布式BCH级联解码包括：

各级解码采用分布式控制，每一级解码输出时将下一级解码电路工作的控制信号随数据同步输出；

第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码，第一行解码分为32个单元，每个单元分别进行对应伴随式计算、解关键方程、错误位置搜索和错误幅值计算处理，32个单元共享缓存历史数据；

对所计算出的错误位置对应的数据进行第一行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

根据所述第一行解码纠错过程及第一列解码要求确定第一行解码控制参数，控制参数与第一行解码输出数据同步输出；

第一列解码对输入私有帧进行时分BCH(500,491)解码，根据第一行解码输入控制信号进行时分复用的伴随式、时分复用解关键方程和时分复用纠错处理电路；第一列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

根据所述第一列解码纠错处理过程及第二行解码控制要求确定第二行解码控制参数；

第二行解码进行BCH(900,860)解码，根据第一列解码输入控制参数进行对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出的错误位置对对应数据进行第二行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

根据所述第二行解码过程和第二列解码要求，与第二行解码输出同步输出第二列解码控制参数；

第二列解码进行时分的BCH(500，491)解码计算，根据第二行解码输入控制参数进行对应的伴随式计算、解关键方程和错误幅值计算处理；第二列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

根据所述第二列解码纠错过程及第三行解码处理要求，与第二列解码输出数据同步输出第三行解码控制参数；

第三行解码进行BCH(900,860)解码，根据第二列解码输入控制参数进行第三行解码对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出错误位置对对应数据进行第三行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

计算出校验、填充信息位置；

根据第三行解码纠错后的数据输出指示净荷、校验和填零信息供解映射做进一步处理。

本发明第二方面提供一种BCH解码装置，包括：

映射模块，设置为对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；

解码模块，设置为对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；

解映射模块，设置为对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧。

优选地，所述映射模块对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧包括：

利用所述输入的数据帧的同步参数初始化映射方式；

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO；

把提取的净荷和校验按照所述映射方式进行组合，转换为FEC私有帧。

优选地，所述映射模块对输入的数据帧进行映射处理包括：

对输入的数据帧提取同步参数，进行解码参数同步，

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO。

优选地，所述映射模块转换为前向纠错FEC私有帧包括：

根据提取的同步参数每次提取不同数目比特位的校验、净荷或0数据进行拼接，组成FEC私有帧。

优选地，所述解码模块对所述FEC私有帧进行并行的分布式BCH级联解码包括：

对所述FEC私有帧依次经过第一行解码、第一列解码、第二行解码、第二列解码和第三行解码。

优选地，所述解码模块对所述FEC私有帧进行并行的分布式BCH级联解码包括：

各级解码采用分布式控制，每一级解码输出时将下一级解码电路工作的控制信号随数据同步输出；

第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码，第一行解码分为32个单元，每个单元分别进行对应伴随式计算、解关键方程、错误位置搜索和错误幅值计算处理，32个单元共享缓存历史数据；

对所计算出的错误位置对应的数据进行第一行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

根据所述第一行解码纠错过程及第一列解码要求确定第一行解码控制参数，控制参数与第一行解码输出数据同步输出；

第一列解码对输入私有帧进行时分BCH(500,491)解码，根据第一行解码输入控制信号进行时分复用的伴随式、时分复用解关键方程和时分复用纠错处理电路；第一列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

根据所述第一列解码纠错处理过程及第二行解码控制要求确定第二行解码控制参数；

第二行解码进行BCH(900,860)解码，根据第一列解码输入控制参数进行对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出的错误位置对对应数据进行第二行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

根据所述第二行解码过程和第二列解码要求，与第二行解码输出同步输出第二列解码控制参数；

第二列解码进行时分的BCH(500，491)解码计算，根据第二行解码输入控制参数进行对应的伴随式计算、解关键方程和错误幅值计算处理；第二列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

根据所述第二列解码纠错过程及第三行解码处理要求，与第二列解码输出数据同步输出第三行解码控制参数；

第三行解码进行BCH(900,860)解码，根据第二列解码输入控制参数进行第三行解码对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出错误位置对对应数据进行第三行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

计算出校验、填充信息位置；

根据第三行解码纠错后的数据输出是提示净荷、校验和填零信息供解映射做进一步处理。

本发明和现有技术相比，具有如下有益效果：

本发明的技术方案，采用映射方式，结合基于私有帧的行列级联解码，将列解码结构与行解码进性配合、迭代，使得信号经过信道到达接收端时，比GFEC能纠错更多bit的错误，在同一噪声电平基础上能获取更低的误码率。与现有GFEC技术相比，能获得更高纠错性能，有利于保障网络通信可靠性。同时采用分布式时分复用的实现方式，以较少的资源实现编码装置。

附图说明

图1为本发明实施例的BCH解码方法的流程图；

图2为本发明实施例的BCH解码装置的结构示意图；

图3为实施例1的BHC解码处理过程图；

图4是实施例1的映射过程图；

图5是实施例1的行解码结构图；

图6是实施例1的列解码结构图；

图7是实施例1的解映射结构图；

图8是实施例1的列码块示意图。

具体实施方式

为使本发明的发明目的、技术方案和有益效果更加清楚明了，下面结合附图对本发明的实施例进行说明，需要说明的是，在不冲突的情况下，本申请中的实施例和实施例中的特征可以相互任意组合。

如图1所示，本发明实施例提供一种BCH解码方法，包括：

S101、对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；

S102、对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；

S103、对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧。

本发明实施例对输入的数据帧先通过映射方式，在结合基于私有帧的行列级联解码，将列解码结构与行解码进性配合、迭代，在经过解映射，提高纠错性能。

步骤S102中对FEC私有帧进行并行的分布式BCH级联解码是为了获得高编码增益。

步骤S101中对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧包括：

利用所述输入的数据帧的同步参数初始化映射方式；

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO；

把提取的净荷和校验按照所述映射方式进行组合，转换为FEC私有帧。

具体地，对输入的数据帧进行映射处理包括：

对输入的数据帧提取同步参数，进行解码参数同步，

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO。

对所述帧进行数据、校验拆分，其中，数据部分作为净荷存入对应DFIFO，校验部分存入PFIFO。

步骤S101中转换为前向纠错FEC私有帧包括：

根据提取的同步参数每次提取不同数目比特位的校验、净荷或0数据进行拼接，组成FEC私有帧。

其中，FEC私有帧包括以下之一：

由净荷和校验组成的帧结构；

由净荷、校验、0数据组成的帧结构；

全部由净荷组成的帧结构；

全部由校验组成的帧结构。

步骤S102中对所述FEC私有帧进行并行的BCH级联解码包括：

对所述FEC私有帧依次经过第一行解码、第一列解码、第二行解码、第二列解码和第三行解码。

具体地，对所述FEC私有帧进行并行的分布式BCH级联解码包括：

各级解码采用分布式控制，每一级解码输出时将下一级解码电路工作的控制信号随数据同步输出；

第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码，第一行解码分为32个单元，每个单元分别进行对应伴随式计算、解关键方程、错误位置搜索和错误幅值计算处理，32个单元共享缓存历史数据；

对所计算出的错误位置对应的数据进行第一行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

根据所述第一行解码纠错过程及第一列解码要求确定第一行解码控制参数，控制参数与第一行解码输出数据同步输出；

第一列解码对输入私有帧进行时分BCH(500,491)解码，根据第一行解码输入控制信号进行时分复用的伴随式、时分复用解关键方程和时分复用纠错处理电路；第一列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；以此达到既满足数据处理带宽要求又减少处理电路、简化计算过程控制的目的；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

根据所述第一列解码纠错处理过程及第二行解码控制要求确定第二行解码控制参数；

第二行解码进行BCH(900,860)解码，根据第一列解码输入控制参数进行对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出的错误位置对对应数据进行第二行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

根据所述第二行解码过程和第二列解码要求，与第二列解码输出同步输出第二行解码控制参数；

第二列解码进行时分的BCH(500，491)解码计算，根据第二行解码输入控制参数进行对应的伴随式计算、解关键方程和错误幅值计算处理；第二列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算，以此达到既满足数据处理带宽要求又减少处理电路、简化计算过程控制的目的；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

根据所述第二列解码纠错过程及第三行解码处理要求，与第二列解码输出数据同步输出第三行解码控制参数；

第三行解码进行BCH(900,860)解码，根据第二列解码输入控制参数进行第三行解码对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出错误位置对对应数据进行第三行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

计算出校验、填充信息位置；

根据第三行解码纠错后的数据输出是提示净荷、校验和填零信息供解映射做进一步处理。

其中，BCH(X,Y)表示进行BCH编码的码块长度为X，净荷长度为Y。

行列解码之间根据数据流由上游单元传递握手信号，下游单元根据上游单元握手信号进行工作。这样不需要解码集中控制单元存在。

行解码：行解码采用BCH(900，860)，分为32个行解码单元，每一单元每一拍计算4bit数据，225拍完成一个周期。每个行单元处理分为伴随式计算、解关键方程、错误位置搜索和错误幅值计算处理过程，这3个过程是个流水线处理过程，没有集中控制处理。错误位置计算出来时，缓存单元输出对应数据进行纠错处理，纠错完成输出给下一级模块，输出时带上参数部分输出的与下一级模块握手信号。行解码带有错误bit统计、错误码块统计信息供计算纠错性能。第三行解码过程与之前第一行解码、第二行解码过程有不同。在该过程中把校验、填零等信息指示出来，这样在行列级联解码结束时不需要进行复杂的解映射操作。

列解码：列解码采用BCH(500，491)，分为伴随式计算、解关键方程、错误幅值计算处理过程，这3个过程是流水线处理过程。伴随式计算完成输出给解关键方程电路计算错误位置多项式，福尼纠错电路完成错误纠正。列解码采用32bit位宽进行，整个列解码用一块ram缓存历史数据。对时分输入的列码块数据采用时分复用方式进行计算，但3个运算过程的时分复用组数各不相同，极大减少了电路规模，又简化了运算过程控制。虽然在计算的各个过程中采用的时分复用方法不同，但各个时分码块共用一个缓存，当可以进行纠错时由缓存控制模块发出读指令输出数据进行列解码纠错。纠错过程采用的时分复用为10组，保证了数据流的连续均匀输出。

每一输入码块进入列解码中进行每个时分运算处理时，先根据握手信号携带信息查找该码块上一次计算处理时的结果，并提取出来继续进行下一步计算。数据完成纠错后，携带参数控制部分输出的参数到下一模块进行处理。

本发明实施例在输入帧同步之后，初始化映射方式，把输入的净荷和校验按照映射方式进行组合，转换为内部私有帧结构，把解码后数据中净荷提取出来并送入输出先入先出FIFO缓存，待满足输出条件时将解码结果输出。

如图2所示，本发明实施例还提供一种BCH解码装置，包括：

映射模块，设置为对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；

解码模块，设置为对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；

解映射模块，设置为对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧。

优选地，所述映射模块对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧包括：

利用所述输入的数据帧的同步参数初始化映射方式；

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO；

把提取的净荷和校验按照所述映射方式进行组合，转换为FEC私有帧。

其中，所述映射模块对输入的数据帧进行映射处理包括：

对输入的数据帧提取同步参数，进行解码参数同步，

优选地，所述映射模块转换为前向纠错FEC私有帧包括：

根据提取的同步参数每次提取不同数目比特位的校验、净荷或0数据进行拼接，组成FEC私有帧。

优选地，所述解码模块对所述FEC私有帧进行并行的分布式BCH级联解码包括：

对所述FEC私有帧依次经过第一行解码、第一列解码、第二行解码、第二列解码和第三行解码。

优选地，所述解码模块对所述FEC私有帧进行并行的分布式BCH级联解码包括：

各级解码采用分布式控制，每一级解码输出时将下一级解码电路工作的控制信号随数据同步输出；

第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码，第一行解码分为32个单元，每个单元分别进行对应伴随式计算、解关键方程、错误位置搜索和错误幅值计算处理，32个单元共享缓存历史数据；

对所计算出的错误位置对应的数据进行第一行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

根据所述第一行解码纠错过程及第一列解码要求确定第一行解码控制参数，控制参数与第一行解码输出数据同步输出；

第一列解码对输入私有帧进行时分BCH(500,491)解码，根据第一行解码输入控制信号进行时分复用的伴随式、时分复用解关键方程和时分复用纠错处理电路；第一列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算，以此达到既满足数据处理带宽要求又减少处理电路、简化计算过程控制的目的；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

根据所述第一列解码纠错处理过程及第二行解码控制要求确定第二行解码控制参数；

第二行解码进行BCH(900,860)解码，根据第一列解码输入控制参数进行对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出的错误位置对对应数据进行第二行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

根据所述第二行解码过程和第二列解码要求，与第二行解码输出同步输出第二列解码控制参数；

第二列解码进行时分的BCH(500，491)解码计算，根据第二行解码输入控制参数进行对应的伴随式计算、解关键方程和错误幅值计算处理；第二列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算，以此达到既满足数据处理带宽要求又减少处理电路、简化计算过程控制的目的；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

根据所述第二列解码纠错过程及第三行解码处理要求，与第二列解码输出数据同步输出第三行解码控制参数；

第三行解码进行BCH(900,860)解码，根据第二列解码输入控制参数进行第三行解码对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出错误位置对对应数据进行第三行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

计算出校验、填充信息位置；

根据第三行解码纠错后的数据输出是提示净荷、校验和填零信息供解映射做进一步处理。

把解码后数据中净荷提取出来并送入输出FIFO缓存，待满足输出条件时将解码结果输出出去。

实施例一

BCH解码处理过程见图3，分为映射、第一行解码、第一列解码、第二行解码、第二次列解码、第三行解码、解映射过程。

见图4，输入帧数据在映射模块先提取同步参数，进行解码参数同步，同时完成帧的数据、校验拆分，净荷存入DFIFO校验存入PFIFO。同步后的参数输出给行列解码用于解码过程中的计算并初始化数据缓存DFIFO和校验缓存PFIFO，输出数据时，根据同步参数每次提取不同bit的校验和净荷进行拼接组成行解码的输入数据。每一拍数据可能包含校验和净荷、可能全部是净荷、也可能全部校验，拼接后位宽为32bit。

数据到了行解码后分成32个子解码器进行解码，见图5。解码过程采用BCH码bch(900，860)，根据同步参数进行，参数计算出错解码过程跟随着出错。解码过程中的纠错记录进行统计并送入统计模块。

经过第一行解码后的数据输入到第一列解码，见图6。列解码单独的看纠错能力不强，但是采用了特殊结构使能解码能力增强。输入码流以4Lbit为单位，以与行码块正交的形式组成新的列码块，过程见图8。列解码采用bch(500，491)图中列码结构有N列，M行；M不是L的整数倍。数字1表示输入第一个数据块的摆放位置，数字2表示第2个数据块摆放位置，在列向和行向都是相互衔接，虽然行列方向长度不是每一个数据块整数倍，但是每次输入数据，都依次规则循环往复，每次跨过M或N边界时，未跨边界的属于一个列码块，跨过边界的属于该列码组的下一码块，等待该码块剩余数据到齐再进行纠错运算。

采用这种方式，光转换单元帧中校验和与之对应的净荷拆分非常“零散”。使得bch解码的性能得到更好的发挥。

经过第1列解码后，再进性一次行列解码迭代，在行方向不能纠错bit在列解码器中进行一步打散并纠正之后再回到行方向后，错误数量减少，以易于纠错，迭代与映射方式相结合再次提高纠错能力。经过2次行列解码后，数据流中的错误bit呈收敛过程，越来越少。

数据在第3行解码中再次纠错后，恢复为行码结构进入解映射模块，在解映射模块中将校验数据去掉只剩下净荷，再将净荷恢复为odu帧结构输出，见图7。

解码过程中的0纠为1，1纠为0bit数，不可纠错码块数统计下来统一送入统计模块供cpu读取。

虽然本发明所揭示的实施方式如上，但其内容只是为了便于理解本发明的技术方案而采用的实施方式，并非用于限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭示的核心技术方案的前提下，可以在实施的形式和细节上做任何修改与变化，但本发明所限定的保护范围，仍须以所附的权利要求书限定的范围为准。

Claims (13)

1.一种BCH解码方法，其特征在于，包括：

对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；

对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；

对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧；

其中，对所述FEC私有帧进行并行的分布式BCH级联解码包括：

各级解码采用分布式控制，每一级解码输出时将下一级解码电路工作的控制信号随数据同步输出；

第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码，根据所述第一行解码纠错过程及第一列解码要求确定第一行解码控制参数，控制参数与第一行解码输出数据同步输出；

第一列解码根据第一行解码输入控制信号对输入私有帧进行时分BCH(500,491)解码，根据所述第一列解码纠错处理过程及第二行解码控制要求确定第二行解码控制参数；

第二行解码根据第一列解码输入控制参数进行BCH(900,860)解码，根据所述第二行解码过程和第二列解码要求，与第二行解码输出同步输出第二列解码控制参数；

第二列解码根据第二行解码输入控制参数进行时分的BCH(500，491)解码计算，根据所述第二列解码纠错过程及第三行解码处理要求，与第二列解码输出数据同步输出第三行解码控制参数；

第三行解码根据第二列解码输入控制参数进行BCH(900,860)解码，根据第三行解码纠错后的数据输出纠错后的解码私有帧供解映射做进一步处理。

2.如权利要求1所述的解码方法，其特征在于：对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧包括：

利用所述输入的数据帧的同步参数初始化映射方式；

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO；

把提取的净荷和校验按照所述映射方式进行组合，转换为FEC私有帧。

3.如权利要求2所述的解码方法，其特征在于：对输入的数据帧进行映射处理包括：

对输入的数据帧提取同步参数，进行解码参数同步，

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO。

4.如权利要求3所述的解码方法，其特征在于：转换为前向纠错FEC私有帧包括：

根据提取的同步参数每次提取不同数目比特位的校验、净荷或0数据进行拼接，组成FEC私有帧。

5.如权利要求4所述的解码方法，其特征在于：FEC私有帧包括以下之一：

由净荷和校验组成的帧结构；

由净荷、校验、0数据组成的帧结构；

全部由净荷组成的帧结构；

全部由校验组成的帧结构。

6.如权利要求1所述的解码方法，其特征在于：对所述FEC私有帧进行并行的分布式BCH级联解码包括：

对所述FEC私有帧依次经过第一行解码、第一列解码、第二行解码、第二列解码和第三行解码。

7.如权利要求5所述的解码方法，其特征在于：第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码包括：

第一行解码分为32个单元，每个单元分别进行对应伴随式计算、解关键方程、错误位置搜索和错误幅值计算处理，32个单元共享缓存历史数据；

对所计算出的错误位置对应的数据进行第一行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

第一列解码根据第一行解码输入控制信号对输入私有帧进行时分BCH(500,491)解码包括：

根据第一行解码输入控制信号进行时分复用的伴随式、时分复用解关键方程和时分复用纠错处理电路；第一列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

第二行解码根据第一列解码输入控制参数进行BCH(900,860)解码包括：

根据第一列解码输入控制参数进行对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出的错误位置对对应数据进行第二行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

第二列解码根据第二行解码输入控制参数进行时分的BCH(500，491)解码计算包括：

根据第二行解码输入控制参数进行对应的伴随式计算、解关键方程和错误幅值计算处理；第二列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

第三行解码根据第二列解码输入控制参数进行BCH(900,860)解码包括：

根据第二列解码输入控制参数进行第三行解码对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出错误位置对对应数据进行第三行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

计算出校验、填充信息位置。

8.一种BCH解码装置，其特征在于，包括：

映射模块，设置为对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；

解码模块，设置为对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；

解映射模块，设置为对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧；

其中，对所述FEC私有帧进行并行的分布式BCH级联解码包括：

各级解码采用分布式控制，每一级解码输出时将下一级解码电路工作的控制信号随数据同步输出；

第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码，根据所述第一行解码纠错过程及第一列解码要求确定第一行解码控制参数，控制参数与第一行解码输出数据同步输出；

第一列解码根据第一行解码输入控制信号对输入私有帧进行时分BCH(500,491)解码，根据所述第一列解码纠错处理过程及第二行解码控制要求确定第二行解码控制参数；

第二行解码根据第一列解码输入控制参数进行BCH(900,860)解码，根据所述第二行解码过程和第二列解码要求，与第二行解码输出同步输出第二列解码控制参数；

第二列解码根据第二行解码输入控制参数进行时分的BCH(500，491)解码计算，根据所述第二列解码纠错过程及第三行解码处理要求，与第二列解码输出数据同步输出第三行解码控制参数；

第三行解码根据第二列解码输入控制参数进行BCH(900,860)解码，根据第三行解码纠错后的数据输出纠错后的解码私有帧供解映射做进一步处理。

9.如权利要求8所述的解码装置，其特征在于：所述映射模块对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧包括：

利用所述输入的数据帧的同步参数初始化映射方式；

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO；

把提取的净荷和校验按照所述映射方式进行组合，转换为FEC私有帧。

10.如权利要求9所述的解码装置，其特征在于：所述映射模块对输入的数据帧进行映射处理包括：

对输入的数据帧提取同步参数，进行解码参数同步，

对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO。

11.如权利要求10所述的解码装置，其特征在于：所述映射模块转换为前向纠错FEC私有帧包括：

根据提取的同步参数每次提取不同数目比特位的校验、净荷或0数据进行拼接，组成FEC私有帧。

12.如权利要求9所述的解码装置，其特征在于：所述解码模块对所述FEC私有帧进行并行的分布式BCH级联解码包括：

对所述FEC私有帧依次经过第一行解码、第一列解码、第二行解码、第二列解码和第三行解码。

13.如权利要求12所述的解码装置，其特征在于：第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码包括：

第一行解码分为32个单元，每个单元分别进行对应伴随式计算、解关键方程、错误位置搜索和错误幅值计算处理，32个单元共享缓存历史数据；

对所计算出的错误位置对应的数据进行第一行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

第一列解码根据第一行解码输入控制信号对输入私有帧进行时分BCH(500,491)解码包括：

根据第一行解码输入控制信号进行时分复用的伴随式、时分复用解关键方程和时分复用纠错处理电路；第一列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

第二行解码根据第一列解码输入控制参数进行BCH(900,860)解码包括：

根据第一列解码输入控制参数进行对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出的错误位置对对应数据进行第二行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

第二列解码根据第二行解码输入控制参数进行时分的BCH(500，491)解码计算包括：

根据第二行解码输入控制参数进行对应的伴随式计算、解关键方程和错误幅值计算处理；第二列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；

伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；

解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；

钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；

待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；

第三行解码根据第二列解码输入控制参数进行BCH(900,860)解码包括：

根据第二列解码输入控制参数进行第三行解码对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；

根据计算出错误位置对对应数据进行第三行解码纠错处理；

统计错误bit数，错误码块数，不可纠错码块数；

计算出校验、填充信息位置。

Images