CN101001089A - 一种纠错码解码中的钱搜索方法及装置 - Google Patents

一种纠错码解码中的钱搜索方法及装置 Download PDF

Info

Publication number
CN101001089A
CN101001089A CN 200610157779 CN200610157779A CN101001089A CN 101001089 A CN101001089 A CN 101001089A CN 200610157779 CN200610157779 CN 200610157779 CN 200610157779 A CN200610157779 A CN 200610157779A CN 101001089 A CN101001089 A CN 101001089A
Authority
CN
China
Prior art keywords
galois field
code
unit
parallel
clock cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610157779
Other languages
English (en)
Other versions
CN101001089B (zh
Inventor
李立华
倪武学
徐怀懿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Ankai Microelectronics Co.,Ltd.
Original Assignee
SHENZHEN ANYKA MICROELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN ANYKA MICROELECTRONICS TECHNOLOGY Co Ltd filed Critical SHENZHEN ANYKA MICROELECTRONICS TECHNOLOGY Co Ltd
Priority to CN2006101577793A priority Critical patent/CN101001089B/zh
Publication of CN101001089A publication Critical patent/CN101001089A/zh
Application granted granted Critical
Publication of CN101001089B publication Critical patent/CN101001089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Abstract

本发明适用于数字通信领域，提供了一种纠错码解码中的钱搜索方法及装置，所述方法包括下述步骤：在一个时钟周期内对码块的n个位置进行并行伽罗华域乘法运算；分别对码块的n个位置中的对应位置的伽罗华域乘法运算结果进行求和运算；根据所述求和运算结果判断所述码块的n个位置中的有效的错误位置；其中，n≥2。在本发明实施例中，采用并行钱搜索方式，每个时钟周期内对一个码块中的多个位置进行并行处理，根据处理结果判断有效的错误位置，在电路实现上仅增加了组合逻辑的数量，而时序逻辑的数量与串行钱搜索方法一致，能够以较少的面积代价获得钱搜索速度的极大加快。

Description

一种纠错码解码中的钱搜索方法及装置
技术领域
本发明属于数字通信领域，尤其涉及一种纠错码解码中的钱搜索方法和装置。
背景技术
差错控制编码是通信领域中用于处理数字系统中的检错与纠错的技术。一般来说，检错/纠错方案一般用于确保在数字数据的存储和传输过程中不引入数据差错，或者如果数据引入了差错，可以纠正引入的错误。在里德-所罗门码(Reed-Solomn)等纠错码的解码过程中，需要根据错误位置多项式，利用钱搜索找到错误发生的位置。钱搜索算法通过遍历码块中所有的位置，确定错误发生的位置。
如图1所示，现有的钱搜索一个时钟周期处理码块中的一个位置，其中ci为错误位置多项式的系数寄存器，1≤i≤t，t为错误位置多项式的阶，x为伽罗华域(Galois field)的本原域元素。mul表示伽罗华域乘法器的乘法操作，add表示伽罗华域加法单元的加法操作。如果加法器求和的结果为零，则说明找到了一个有效的错误位置。
开始进行钱搜索时，首先将错误位置多项式的系数载入系数寄存器ci，然后开始运算，每个时钟周期处理一个码块中的位置，每个位置运算完成，将结果寄存进系数寄存器，以备下一周期使用。除了运算第一个位置外，每一位置的运算都是在上一位置的运算结果的基础上进行。当遍历完成码块所有的位置后，钱搜索结束。
由上述可知，现有钱搜索中，每次处理码块中一个位置，都是将系数寄存器ci中的数据Ci乘以一个对应的固定数据，即从Ci到Ct分别乘以x到xt，然后对各乘法运算的结果求和，以确定当前处理的位置是否是一个有效的错误位置。对于连续输入数据，要求实时解码的电路，每次仅搜索码块中一个位置的串行钱搜索的方法无法满足实时解码纠错的要求。
发明内容
本发明实施例的目的在于提供一种纠错码解码中的钱搜索方法，旨在解决现有的钱搜索中每次仅处理码块申一个位置，对于连续输入数据，无法满足实时解码纠错的要求的问题。
本发明实施例是这样实现的，一种纠错码解码中的钱搜索方法，所述方法包括下述步骤：
在一个时钟周期内对码块的n个位置进行并行伽罗华域乘法运算；
分别对码块的n个位置中的对应位置的伽罗华域乘法运算结果进行求和运算；
根据所述求和运算结果判断所述码块的n个位置中的有效的错误位置；
其中，n≥2。
本发明实施例的另一目的在于提供一种纠错码解码中的钱搜索装置，所述装置包括：
t个系数寄存器，用于存储错误位置多项式的系数，以及码块第n个位置的伽罗华域乘法运算结果；
t个并行的伽罗华域乘法单元，一个伽罗华域乘法单元与一个系数寄存器级联，用于在一个时钟周期内对码块的n个位置进行并行伽罗华域乘法运算；以及
n个并行的伽罗华域加法单元，每个伽罗华域加法单元分别与t个并行的伽罗华域乘法单元级联，用于分别对t个伽罗华域乘法单元输出的码块的n个位置中的对应位置的伽罗华域乘法运算结果进行求和运算；
其中，t为错误位置多项式的阶，n为一个时钟周期内并行处理的一个码块中的位置个数，n≥2。
在本发明实施例中，采用并行钱搜索方式，每个时钟周期内对一个码块中的多个位置进行并行处理，根据处理结果判断有效的错误位置，在电路实现上仅增加了组合逻辑的数量，而时序逻辑的数量与串行钱搜索方法一致，能够以较少的面积代价获得钱搜索速度的极大加快。
附图说明
图1是现有技术提供的钱搜索的电路结构图；
图2是本发明实施例提供的并行钱搜索的电路结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明实施例中，采用并行钱搜索方式，每个时钟周期内对一个码块中的多个位置进行并行处理，根据处理结果判断有效的错误位置，实现了在一个时钟周期内能够同时处理码块中的多个位置，即实现了并行钱搜索，提高了钱搜索的速度。
在串行钱搜索中，每次仅处理码块中一个位置，将系数寄存器ci(1≤i≤t)中的数据Ci分别乘以一个对应的固定数据，即从Ci到Ct分别乘以x到xt，然后对各乘法运算的结果求和，以确定当前处理的位置是否是一个有效的错误位置。除了运算第一个位置外，每一位置的运算都是在上一位置的运算结果的基础上进行。在本发明实施例中，在一个时钟周期内对码块的n个位置进行并行伽罗华域乘法运算，分别对码块的n个位置中的对应位置的伽罗华域乘法运算结果进行求和运算，然后根据求和运算结果判断所述码块的n个位置中的有效的错误位置。因此，如果系数寄存器ci中的数据Ci连续乘以对应的常数多次，对于每次乘法后的结果分别求和，则相当于同时处理了一个码块中的多个位置。
图2示出了本发明提供的并行钱搜索的电路结构，包括t个系数寄存器(ci～ct)，t个伽罗华域乘法单元，以及n个并行的伽罗华域加法单元。其中，t为错误位置多项式的阶，n为一个时钟周期内对一个码块并行处理的位置个数，n≥2，可以根据实际的编解码需要配置。
系数寄存器中存储有错误位置多项式的系数，一个系数寄存器与一组伽罗华域乘法器级联。每个伽罗华域乘法单元包括n个级联的伽罗华域乘法器，其中第n个伽罗华域乘法器分别与n个并行的伽罗华域加法单元级联。
在该n个级联的伽罗华域乘法器中，每个伽罗华域乘法器分别对一个码块中的一个对应位置进行乘法运算，即在一个时钟周期内，第N个伽罗华域乘法器对码块的n个位置中的第N个位置进行伽罗华域乘法运算，1≤N≤n。除了运算第一个位置外，每一位置的运算都是在上一位置的运算结果的基础上进行，x为伽罗华域的本原域元素，Ci为系数寄存器ci中的数据。
n个并行的加法器中的第N个加法器将t个伽罗华域乘法单元中对应的第N个伽罗华域乘法器的运算结果进行求和，根据求和结果确认当前处理的n个位置中的有效的错误位置，加法求和的结果如果为零，则该加法求和的结果为零的位置为有效的错误位置。
例如，当一次并行处理码块中2个位置时，对系数寄存器ci中的数据Ci连续进行两次乘法操作，对2次乘法后的结果分别进行求和，即可确认当前处理的2个位置是否为有效的错误位置。一次并行处理码块中3个位置时，对3次乘法后的结果分别进行求和，即可确认当前处理的3个位置是否为有效的错误位置。如果需要一次并行处理更多的伽罗华域元素，通过类似的方法增加乘法单元与加法单元即可实现。运算中的伽罗华域的乘法由于是乘以固定数据，因此可以进行优化，进一步减少组合逻辑的面积。
如果需要实现在Galois field(511)上进行钱搜索，每个时钟周期进行一次运算。对于串行的钱搜索方式，需要511个时钟周期，对于同时处理2个位置的并行算法，需要256个时钟周期，组合逻辑的面积增加一倍；对于每次处理3个位置的并行算法需要171个时钟周期，组合逻辑的面积增加2倍。
由上可知，本发明实施例并行处理一个码块中的多个位置，在电路实现上仅增加了组合逻辑的数量，而时序逻辑的数量与串行钱搜索方法一致，不会有任何增加，能够以较少的面积代价获得钱搜索速度的极大加快。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1、一种纠错码解码中的钱搜索方法，其特征在于，所述方法包括下述步骤：
在一个时钟周期内对码块的n个位置进行并行伽罗华域乘法运算；
分别对码块的n个位置中的对应位置的伽罗华域乘法运算结果进行求和运算；
根据所述求和运算结果判断所述码块的n个位置中的有效的错误位置；
其中，n≥2。
2、一种纠错码解码中的钱搜索装置，其特征在于，所述装置包括：
t个系数寄存器，用于存储错误位置多项式的系数，以及码块第n个位置的伽罗华域乘法运算结果；
t个并行的伽罗华域乘法单元，一个伽罗华域乘法单元与一个系数寄存器级联，用于在一个时钟周期内对码块的n个位置进行并行伽罗华域乘法运算；以及
n个并行的伽罗华域加法单元，每个伽罗华域加法单元分别与t个并行的伽罗华域乘法单元级联，用于分别对t个伽罗华域乘法单元输出的码块的n个位置中的对应位置的伽罗华域乘法运算结果进行求和运算；
其中，t为错误位置多项式的阶，n为一个时钟周期内并行处理的一个码块中的位置个数，n≥2。
3、如权利要求2所述的纠错码解码中的钱搜索装置，其特征在于，所述伽罗华域乘法单元包括：
n个级联的伽罗华域乘法器，其中第n个伽罗华域乘法器分别与所述n个并行的伽罗华域加法单元级联；
在一个时钟周期内，第N个伽罗华域乘法器对码块的n个位置中的第N个位置进行伽罗华域乘法运算，1≤N≤n。
CN2006101577793A 2006-12-28 2006-12-28 一种纠错码解码中的钱搜索方法及装置 Active CN101001089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006101577793A CN101001089B (zh) 2006-12-28 2006-12-28 一种纠错码解码中的钱搜索方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101577793A CN101001089B (zh) 2006-12-28 2006-12-28 一种纠错码解码中的钱搜索方法及装置

Publications (2)

Publication Number Publication Date
CN101001089A true CN101001089A (zh) 2007-07-18
CN101001089B CN101001089B (zh) 2010-06-16

Family

ID=38692928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101577793A Active CN101001089B (zh) 2006-12-28 2006-12-28 一种纠错码解码中的钱搜索方法及装置

Country Status (1)

Country Link
CN (1) CN101001089B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543209A (zh) * 2010-12-31 2012-07-04 深圳市朗科科技股份有限公司 多通道闪存控制器的纠错装置、方法及多通道闪存控制器
CN102957437A (zh) * 2012-10-29 2013-03-06 记忆科技(深圳)有限公司 一种钱搜索方法及装置
CN109728875A (zh) * 2017-10-31 2019-05-07 深圳市中兴微电子技术有限公司 一种bch解码方法和装置
CN116470990A (zh) * 2023-04-26 2023-07-21 苏州联讯仪器股份有限公司 一种错误码元标志数量确定方法、装置、设备及介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6192497B1 (en) * 1998-08-27 2001-02-20 Adaptec, Inc. Parallel Chien search circuit
US6581180B1 (en) * 2000-03-17 2003-06-17 Maxtor Corporation System and method for performing a Chien search using multiple Galois field elements
EP1370003A1 (en) * 2002-06-07 2003-12-10 Deutsche Thomson-Brandt Gmbh Reed-Solomon Decoder

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543209A (zh) * 2010-12-31 2012-07-04 深圳市朗科科技股份有限公司 多通道闪存控制器的纠错装置、方法及多通道闪存控制器
CN102543209B (zh) * 2010-12-31 2015-09-30 深圳市朗科科技股份有限公司 多通道闪存控制器的纠错装置、方法及多通道闪存控制器
CN102957437A (zh) * 2012-10-29 2013-03-06 记忆科技(深圳)有限公司 一种钱搜索方法及装置
CN102957437B (zh) * 2012-10-29 2016-03-30 记忆科技(深圳)有限公司 一种钱搜索方法及装置
CN109728875A (zh) * 2017-10-31 2019-05-07 深圳市中兴微电子技术有限公司 一种bch解码方法和装置
CN109728875B (zh) * 2017-10-31 2021-07-27 深圳市中兴微电子技术有限公司 一种bch解码方法和装置
CN116470990A (zh) * 2023-04-26 2023-07-21 苏州联讯仪器股份有限公司 一种错误码元标志数量确定方法、装置、设备及介质
CN116470990B (zh) * 2023-04-26 2023-10-03 苏州联讯仪器股份有限公司 一种错误码元标志数量确定方法、装置、设备及介质

Also Published As

Publication number Publication date
CN101001089B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
US5440570A (en) Real-time binary BCH decoder
US9608669B2 (en) Latency reduced error correction scheme with error indication function for burst error correction codes
US7590930B2 (en) Instructions for performing modulo-2 multiplication and bit reflection
CN102084335A (zh) 任意伽罗瓦域算术在可编程处理器上的实施
CN101185245B (zh) 用于执行循环冗余码检错的方法、设备和系统
CN103762991B (zh) 一种bch码译码方法及系统
CN101478314A (zh) 一种里德-所罗门编码译码器及其译码的方法
CN101001089B (zh) 一种纠错码解码中的钱搜索方法及装置
US20040078410A1 (en) Galois field multiplier array for use within a finite field arithmetic unit
CN103701566A (zh) 一种校验方法和装置
CN102160031A (zh) 用以执行线性反馈移位指令的系统及方法
Kounavis et al. A systematic approach to building high performance software-based CRC generators
CN106549677A (zh) 高速并行bch码译码方法及装置
CN101296053A (zh) 计算循环冗余校验码之方法及系统
CN104218957B (zh) 一种低硬件复杂度的rs译码器
RU2439667C1 (ru) Процессор повышенной достоверности функционирования
CN101834616B (zh) 里德-索罗蒙解码器实现方法
CN107193685B (zh) 基于闪存存储设备的纠删方法及装置
CN101702625A (zh) 基于rs(255,239)算法的光通信实时纠错电路
CN101848001A (zh) Flash控制器中BCH编译码的数据长度扩展方法
RU2417409C2 (ru) Отказоустойчивый процессор
CN115632662A (zh) 一种rs译码中的伴随式计算方法、装置、设备及介质
CN103346805B (zh) 一种长bch码的译码系统及方法
US10067821B2 (en) Apparatus and method for cyclic redundancy check
US6598201B1 (en) Error coding structure and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ANYKA (GUANGZHOU) MICROELECTRONICS TECHNOLOGY CO.,

Free format text: FORMER OWNER: SHENZHEN ANKAI MICROELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100122

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100122

Address after: C1, 3 floor, Chuangxin building, 182 science Avenue, Science Town, Guangdong, Guangzhou Province, China: 510600

Applicant after: Anyka (Guangzhou) Microelectronics Technology Co., Ltd.

Address before: A3, building 2, building 518057, building, Shenzhen digital technology park, Nanshan District hi tech Industrial Zone, Shenzhen, Guangdong, China

Applicant before: Shenzhen Anyka Microelectronics Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 510600, Guangzhou Science City, Guangdong science Road, 182 innovation building, C1 District, 3 floor

Patentee after: Guangzhou Ankai Microelectronics Co.,Ltd.

Address before: 510600, Guangzhou Science City, Guangdong science Road, 182 innovation building, C1 District, 3 floor

Patentee before: ANYKA (GUANGZHOU) MICROELECTRONICS TECHNOLOGY Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 510555 No. 107 Bowen Road, Huangpu District, Guangzhou, Guangdong

Patentee after: Guangzhou Ankai Microelectronics Co.,Ltd.

Address before: 510600, Guangzhou Science City, Guangdong science Road, 182 innovation building, C1 District, 3 floor

Patentee before: Guangzhou Ankai Microelectronics Co.,Ltd.