CN102957437B - 一种钱搜索方法及装置 - Google Patents

Abstract

本发明适用于通信技术领域，提供了一种钱搜索方法及装置，该方法包括：将错误位置多项式的t个系数初值发送到错误位置多项式系数更新单元，多项式系数更新单元对系数进行迭代更新并发送给降次转化单元；降次转化单元对t个多项式系数进行降次转化为m个参数，并将转化后的m参数发送至移位求和阵列，m为降次转化后的最高次数；移位求和阵列对m个参数进行移位求和处理，并将处理结果发送至求模转化单元；求模转化单元对移位求和阵列发来的参数进行求模处理后输出，若某个求模转化结果为0，则该对应位置为错误位置。借此，本发明能减小并行钱搜索电路面积，在并行度较低的情况下同样具有良好的减小钱搜索电路面积的性质。

Description

一种钱搜索方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种钱搜索方法及装置。

背景技术

BCH码作为一种重要的纠错编码方式，在通信领域和消费电子领域得到了广泛的应用。BCH解码器包括三个步骤：伴随式计算、计算错误位置多项式以及钱搜索找出错误位置并纠正。而钱搜索一直是解码器中复杂度最高的一个部分，且通常为了增加吞吐量一般采用并行钱搜索结构；但是这种结构会大大增加硬件的开销，因此如何减小并行钱搜索的面积变得非常重要。

假设错误位置多项式为σ(x)＝1+σ₁x+σ₂x²+σ₃x³+…+σ_tx^t，钱搜索即是把所有可能出错的错误位置α¹,α²,…,αⁿ依次代入错误位置多项式σ(x)，进而判断σ(x)的结果是否为0；如果结果为0即可找到与此根相对应的错误位置。

利用上述性质，即可以把串行算法转化为并行算法，该并行钱搜索电路如图1所示。BCH的运算是基于本原多项式g(x)的，假设R_g(x)[a(x)]＝a(x)modg(x)，即R_g(x)[a(x)]为多项式a(x)除以多项式g(x)以后得到的余式；

R_g(x)[σ(αⁱ)]＝1+R_g(x)[σ₁αⁱ]+R_g(x)[σ₂α²ⁱ]+R_g(x)[σ₃α³ⁱ]+…+R_g(x)[σ_tα^ti]

＝R_g(x)[1+σ₁αⁱ+σ₂α²ⁱ+σ₃α³ⁱ+…+σ_tα^ti]

＝R_g(x)[1+σ₁<<i+σ₂<<2i+σ₃<<3i+…+σ_t<<ti]

这样就可以将多项式的乘法求异或运算转化为移位求模运算，从而图2中的钱搜索电路可以转化为图3的电路，但是对比这两种算法和电路不难发现：图3中的优化算法可以在进行求模之前先合并次数相同的项，从而减少不必要的运算达到减少面积的目的；图3中的算法占用更多的处理位宽，这样也将变相的增加面积，减小的面积将等于两者之差，在并行度较低的情况下面积可能并不会减少太多。

综上可知，现有钱搜索方法及装置在实际使用上，显然存在不便与缺陷，所以有必要加以改进。

发明内容

针对上述的缺陷，本发明的目的在于提供一种钱搜索方法及装置，其能减小并行钱搜索电路面积，在并行度较低的情况下同样具有良好的减小钱搜索电路面积的性质。

为了实现上述目的，本发明提供一种钱搜索方法，所述方法包括如下步骤：

将错误位置多项式σ(x)＝1+σ₁x+σ₂x²+σ₃x³+…+σ_tx^t的t个系数初值发送到错误位置多项式系数更新单元，多项式系数更新单元对系数进行迭代更新并发送给降次转化单元；

降次转化单元对错误位置多项式系数更新单元发来的t个多项式系数进行降次转化为m个参数，并将转化后的m个参数发送至移位求和阵列，m为降次转化后的最高次数，t为错误位置多项式的系数的个数；

移位求和阵列对所述m个参数进行移位求和处理，并将处理结果发送至求模转化单元；

求模转化单元对移位求和阵列发来的参数进行求模处理后输出，若某个求模转化结果为0，则该对应位置为错误位置。

根据本发明的钱搜索方法，所述多项式系数更新单元对系数进行更新的步骤包括：

在一个时钟周期内，将错误位置多项式的t个系数输入至乘法器组与a^p*i相乘，并将乘法器组的输出结果作为更新后的系数分别输出至系数寄存器组以及一加法器，其中P为钱搜索的并行度，i为错误位置多项式系数对应的次数；

系数寄存器组将所述更新后的系数输出至选择器组，所述选择器组将所述更新后的系数发送到所述降次转化单元进行处理以及将所述更新后的系数发送到所述乘法器组进行下一次迭代；

加法器对t个更新后的系数进行求和运算后发送至所述求模转化单元。

根据本发明的钱搜索方法，所述进行降次转化的步骤具体为：

根据本原多项式的性质将所述的错误位置多项式进行降次处理，其中，任意一个次数大于m的βⁿ均可以用次数小于m的两个或多个βⁿ相加得到，其中，β为本原多项式的根，该根的错误位置多项式可以表达为：

σ(βⁱ)＝1+σ₁βⁱ+σ₂β²ⁱ+σ₃β³ⁱ+…+σ_tβ^ti

＝1+β₁β+β₂β²+β₃β³+…+β_mβ^m

＝1+β₁<<1+β₂<<2+…+β_m<<m

根据本发明的钱搜索方法，所述进行移位求和处理的步骤包括：

将所述m个参数输入移位寄存器组进行移位处理，将m个移位处理结果输入加法器进行伽罗华域求和运算。

根据本发明的钱搜索方法，所述进行求模处理的步骤具体为：将所述移位求和阵列的处理结果发送至乘法器进行伽罗华域乘法运算。

本发明还提供一种钱搜索装置，所述装置包括：

错误位置多项式系数更新单元，用于接收错误位置多项式σ(x)＝1+σ₁x+σ₂x²+σ₃x³+…+σ_tx^t的t个系数并进行迭代更新后发送给降次转化单元，t为错误位置多项式的系数的个数；降次转化单元，用于对所述错误位置多项式系数更新单元发来的t个多项式系数进行降次转化为m个参数，实际上就是指把包含t个系数的多项式进行降次转化为包含m个参数的最高次项次数较低的多项式，并将转化后的m个参数发送至移位求和阵列，m为降次转化后的最高次数；

移位求和阵列，用于对所述m个参数进行移位求和处理，并将处理结果发送至求模转化单元；

求模转化单元对移位求和阵列发来的参数进行求模处理后输出，若某个求模转化结果为0，则该对应位置为错误位置。

根据本发明的钱搜索装置，所述错误位置多项式系数更新单元还包括：

选择器组，用于将所述错误位置多项式的t个系数初值或更新后的系数发送到乘法器组或所述降次转化单元；

乘法器组，用于在一个时钟周期内将选择器组发来的错误位置多项式的系数输入与a^p*i进行伽罗华域乘法运算，其中P为钱搜索的并行度，i为错误位置多项式系数对应的次数；

系数寄存器组，用于寄存乘法器组发来的所述更新后的系数；

加法器，用于将所述乘法器组发来的t个更新后的系数进行求和运算后发送至所述求模转化单元。

根据本发明的钱搜索装置，所述降次转化单元根据本原多项式的性质将所述错误位置多项式的系数进行降次处理，其中，任意一个次数大于m的βⁿ均可以用次数小于m的两个或多个βⁿ相加得到，其中，β为本原多项式的根，该根的错误位置多项式可以表达为：

σ(βⁱ)＝1+σ₁βⁱ+σ₂β²ⁱ+σ₃β³ⁱ+…+σ_tβ^ti

＝1+β₁β+β₂β²+β₃β³+…+β_mβ^m

＝1+β₁<<1+β₂<<2+…+β_m<<m

根据本发明的钱搜索装置，所述移位求和阵列包括：

移位寄存器组，用于将所述m个参数进行移位处理；

加法器，用于将所述移位寄存器组的m个移位处理结果进行伽罗华域求和运算。

根据本发明的钱搜索装置，所述求模转化单元包括乘法器，用于将所述移位求和阵列的处理结果进行伽罗华域乘法运算，

本发明通过降次转化单元对错误位置多项式系数更新单元发来的t个多项式系数进行降次转化为m个参数，并将转化后的m参数发送至移位求和阵列进行移位求和处理，m为降次转化后的最高次数，实际上就是指把包含t个系数的多项式进行降次转化为包含m个参数的最高次项次数较低的多项式。本发明通过利用本原多项式的一些性质，通过降低错误位置多项式的次数来降低复杂度，进而将求模的乘法操作转化为移位操作来进一步降低复杂度，这样减少了硬件实现中的加法器和乘法器的数量，从而达到减小并行钱搜索的面积的目的；同时在并行度较低的情况下同样可以获得较好的效果。借此，本发明能够能减小并行钱搜索电路面积，在并行度较低的情况下同样可以在一定程度上减小钱搜索电路面积。

附图说明

图1是现有技术中一种并行钱搜索装置的电路结构图；

图2是现有技术中一种优化并行钱搜索装置的电路结构图；

图3是本发明中钱搜索装置一种实施例的电路结构图；

图4是本发明中一种钱搜索方法的流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图3所示，本发明一种钱搜索装置包括：错误位置多项式系数更新单元10、降次转化单元20、移位求和阵列30以及求模转化单元40。

错误位置多项式系数更新单元10用于接收错误位置多项式σ(x)＝1+σ₁x+σ₂x²+σ₃x³+…+σ_tx^t的t个系数并进行迭代更新后发送给降次转化单元20；如图3所示，所述错误位置多项式系数更新单元10包括：选择器组、乘法器组、系数寄存器组以及加法器。选择器组，用于将所述错误位置多项式的t个系数初值或更新后的系数发送到乘法器组或降次转化单元20；乘法器组，用于在一个时钟周期内将选择器组发来的错误位置多项式的系数输入与a^p*i进行伽罗华域乘法运算，其中P为钱搜索的并行度，i为错误位置多项式系数对应的次数；系数寄存器组，用于寄存乘法器组发来的所述更新后的系数；加法器，用于将所述乘法器组发来的t个更新后的系数进行求和运算后发送至求模转化单元40。

降次转化单元20，用于对错误位置多项式系数更新单元10发来的t个多项式进行降次转化为m个参数，并将转化后的m个参数发送至移位求和阵列30，m为降次转化后的最高次数。实际上就是指把包含t个系数的多项式进行降次转化为包含m个参数的最高次项次数较低的多项式。具体的，降次转化单元20根据本原多项式的性质将错误位置多项式的系数进行降次处理，其中，任意一个次数大于m的βⁿ均可以用次数小于m的两个或多个βⁿ相加得到，其中，β为本原多项式的根，该根的错误位置多项式可以表达为：

σ(βⁱ)＝1+σ₁βⁱ+σ₂β²ⁱ+σ₃β³ⁱ+…+σ_tβ^ti

＝1+β₁β+β₂β²+β₃β³+…+β_mβ^m

＝1+β₁<<1+β₂<<2+…+β_m<<m

因为降次转化单元20根据不同的本原多项式具有不同的电路结构，并没有统一的电路结构，而且即使是在同一个电路里面，根据并行度的不同也可以得到不同的转化电路，并且每一个参数都是不一样的，所以在本发明仅通过公式进行了推导，具体结构可根据译码电路的实际情况选择确定。

移位求和阵列30，用于对m个参数进行移位求和处理，并将处理结果发送至求模转化单元40。移位求和阵列30包括移位寄存器组以及加法器，移位寄存器组用于将m个参数进行移位处理；加法器用于将移位寄存器组的m个移位处理结果进行伽罗华域求和运算。

求模转化单元40对移位求和阵列发来的参数进行求模处理后输出，若某个求模转化结果为0，则该对应位置为错误位置。具体的，求模转化单元40包括用于将移位求和阵列30的处理结果进行伽罗华域乘法运算的乘法器。

下面对本发明的具体原理进行详细说明：

假设错误位置多项式为σ(x)＝1+σ₁x+σ₂x²+σ₃x³+…+σ_tx^t，钱搜索即是把所有可能出错的错误位置α¹,α²,…,αⁿ依次代入错误位置多项式σ(x)，进而判断σ(x)的结果是否为0；如果结果为0即可找到与此根相对应的错误位置。

σ(αⁱ)＝1+σ₁αⁱ+σ₂α²ⁱ+σ₃α³ⁱ+…+σ_tα^ti

σ(αⁱ⁺¹)＝1+σ₁αⁱ⁺¹+σ₂α²⁽ⁱ⁺¹⁾+σ₃α³⁽ⁱ⁺¹⁾+…+σ_tα^t(i+1)

＝1+(σ₁αⁱ)α+(σ₂α²ⁱ)α²+(σ₃α³ⁱ)α³+…+(σ_tα^ti)α^t

σ(αⁱ⁺²)＝1+σ₁αⁱ⁺²+σ₂α²⁽ⁱ⁺²⁾+σ₃α³⁽ⁱ⁺²⁾+…+σ_tα^t(i+2)

＝1+(σ₁αⁱ)α²+(σ₂α²ⁱ)α^2*2+(σ₃α³ⁱ)α^3*2+…+(σ_tα^ti)α^t*2

σ(αⁱ⁺³)＝1+σ₁αⁱ⁺³+σ₂α²⁽ⁱ⁺³⁾+σ₃α³⁽ⁱ⁺³⁾+…+σ_tα^t(i+3)

＝1+(σ₁αⁱ)α³+(σ₂α²ⁱ)α^2*3+(σ₃α³ⁱ)α^3*3+…+(σ_tα^ti)α^t*3

利用上述性质，即可以把串行算法转化为如图1所示并行算法。

BCH的运算是基于本原多项式g(x)的，假设R_g(x)[a(x)]＝a(x)modg(x)即R_g(x)[a(x)]为多项式a(x)除以多项式g(x)以后得到的余式；

R_g(x)[σ(αⁱ)]＝1+R_g(x)[σ₁αⁱ]+R_g(x)[σ₂α²ⁱ]+R_g(x)[σ₃α³ⁱ]+…+R_g(x)[σ_tα^ti]

＝R_g(x)[1+σ₁αⁱ+σ₂α²ⁱ+σ₃α³ⁱ+…+σ_tα^ti]

＝R_g(x)[1+σ₁<<i+σ₂<<2i+σ₃<<3i+…+σ_t<<ti]

这样就可以将多项式的乘法求异或运算转化为移位求模运算，即将图1的算法转化为图表2的优化并行算法了，但是对比这两种算法，不难发现图2中算法占用更多的处理位宽，这样也将变相的增加面积，在并行度较低的情况下面积可能并不会减少太多。

据以上分析，结合图1和图2中两种方案的优缺点，本发明提出了一种优化后的方案，思路介绍如下：以本原多项式g(x)＝x¹⁵+x+1为例，设β为g(x)的根，则有：

βⁿ＝β^n-14+β^n-15

＝β^n-28+β^n-30

＝β^n-42+β^n-43+β^n-44+β^n-45

＝β^n-56+β^n-60

＝β^n-70+β^n-71+β^n-74+β^n-75

＝β^n-84+β^n-86+β^n-88+β^n-90

＝β^n-98+β^n-99+β^n-100+β^n-101+β^n-102+β^n-103+β^n-104+β^n-105

＝β^n-112+β^n-120

根据上面的式子可以看出，任意一个次数大于15的βⁿ均可以用次数小于15的两个或者几个β^n'相加得到，利用这个性质可以把错误位置多项式进行降次，得到：

σ(βⁱ)＝1+σ₁βⁱ+σ₂β²ⁱ+σ₃β³ⁱ+…+σ_tβ^ti

＝1+β₁β+β₂β²+β₃β³+…+β_mβ^m

＝1+β₁<<1+β₂<<2+…+β_m<<m

这样就可以把原来最高次数为ti的等式变为了最高次数m的等式，而且根据上面的性质，尤其是在i为偶数的情况，α^ti的次数可以用之前的数据表示，而且次数下降的很快，这样在不需要增加多少面积的情况下就可以把原来次数为ti的等式降到了m，然后进行相应的运算，从而达到减小面积的目的。

在本发明中，可以根据实际测试得到最优的m，得到减少面积最优的电路组，降次转换单元20、移位求和阵列30以及求模转换单元40根据本原多项式的变化均是可变的。

如图4所示，本发明还提供一种钱搜索方法，该方法通过装置100实现，该方法包括如下步骤：

步骤S401，将错误位置多项式的t个系数初值发送到错误位置多项式系数更新单元，多项式系数更新单元对系数进行迭代更新并发送给降次转化单元。

步骤S402，降次转化单元对错误位置多项式系数更新单元发来的t个多项式进行降次转化为m个参数，并将转化后的m参数发送至移位求和阵列，m为降次转化后的最高次数，实际上就是指把包含t个系数的多项式进行降次转化为包含m个参数的最高次项次数较低的多项式。

步骤S403，移位求和阵列对m个参数进行移位求和处理，并将处理结果发送至求模转化单元。

步骤S404，求模转化单元对移位求和阵列发来的参数进行求模处理后输出，若某个求模转化结果为0，则该对应位置为错误位置。

优选的是，步骤S401中多项式系数更新单元对系数进行更新具体包括：在一个时钟周期内，将错误位置多项式的t个系数输入至乘法器组与a^p*i相乘，并将乘法器组的输出结果作为更新后的系数分别输出至系数寄存器组以及一加法器，其中P为钱搜索的并行度，i为错误位置多项式系数对应的次数；系数寄存器组将所述更新后的系数输出至选择器组，所述选择器组将更新后的系数发送到降次转化单元进行处理以及将所述更新后的系数发送到所述乘法器组进行下一次迭代；加法器对t个更新后的系数进行求和运算后发送至所述求模转化单元。

优选的是，步骤S402中进行降次转化具体为：根据本原多项式的性质将所述错误位置多项式的系数进行降次处理。其中，任意一个次数大于m的βⁿ均可以用次数小于m的两个或多个βⁿ相加得到，其中，β为错误位置多项式的根，该根的本原多项式可以表达为：

σ(βⁱ)＝1+σ₁βⁱ+σ₂β²ⁱ+σ₃β³ⁱ+…+σ_tβ^ti

＝1+β₁β+β₂β²+β₃β³+…+β_mβ^m

＝1+β₁<<1+β₂<<2+…+β_m<<m

优选的是，步骤S403中进行移位求和处理的步骤包括：将m个参数输入移位寄存器组进行移位处理，将m个移位处理结果输入加法器进行伽罗华域求和运算。

优选的是，步骤S404中进行求模处理的步骤具体为：将移位求和阵列的处理结果发送至乘法器进行伽罗华域乘法运算。

综上所述，本发明通过降次转化单元对错误位置多项式系数更新单元发来的t个多项式系数进行降次转化为m个参数，并将转化后的m参数发送至移位求和阵列进行移位求和处理，m为降次转化后的最高次数。通过利用本原多项式的一些性质，通过降低错误位置多项式的次数来降低复杂度，进而将求模的乘法操作转化为移位操作来进一步降低复杂度，这样减少了硬件实现中的加法器和乘法器的数量，从而达到减小并行钱搜索的面积的目的；同时在并行度较低的情况下同样可以获得较好的效果。借此，本发明能够能减小并行钱搜索电路面积，在并行度较低的情况下同样可以在一定程度上减小钱搜索电路面积。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种纠错码解码中的钱搜索方法，其特征在于，所述方法包括如下步骤：

将错误位置多项式σ(x)＝1+σ₁x+σ₂x²+σ₃x³+…+σ_tx^t的t个系数初值发送到错误位置多项式系数更新单元，多项式系数更新单元对系数进行迭代更新并发送给降次转化单元，t为错误位置多项式的系数的个数；

降次转化单元对错误位置多项式系数更新单元发来的t个多项式系数进行降次转化为m个参数，并将转化后的m个参数发送至移位求和阵列，m为降次转化后的最高次数；

移位求和阵列对所述m个参数进行移位求和处理，并将处理结果发送至求模转化单元；

求模转化单元对移位求和阵列发来的参数进行求模处理后输出，若某个求模转化结果为0，则对应位置为错误位置。

2.根据权利要求1所述的钱搜索方法，其特征在于，所述多项式系数更新单元对系数进行更新的步骤包括：

在一个时钟周期内，将错误位置多项式的t个系数输入至乘法器组与a^p*i相乘，并将乘法器组的输出结果作为更新后的系数分别输出至系数寄存器组以及一加法器，其中P为钱搜索的并行度，i为错误位置多项式系数对应的次数；

系数寄存器组将所述更新后的系数输出至选择器组，所述选择器组将所述更新后的系数发送到所述降次转化单元进行处理以及将所述更新后的系数发送到所述乘法器组进行下一次迭代；

加法器对t个更新后的系数进行求和运算后发送至所述求模转化单元。

3.根据权利要求1所述的钱搜索方法，其特征在于，所述进行降次转化的步骤具体为：

根据本原多项式的性质将所述错误位置多项式进行降次处理，其中，任意一个次数大于m的βⁿ均可以用次数小于m的至少两个βⁱ相加得到，其中，β为本原多项式的根，该根的错误位置多项式可以表达为：

σ(βⁱ)＝1+σ₁βⁱ+σ₂β²ⁱ+σ₃β³ⁱ+…+σ_tβ^ti

＝1+β₁β+β₂β²+β₃β³+…+β_mβ^m

＝1+β₁<<1+β₂<<2+…+β_m<<m。

4.根据权利要求1所述的钱搜索方法，其特征在于，所述进行移位求和处理的步骤包括：

将所述m个参数输入移位寄存器组进行移位处理，将m个移位处理结果输入加法器进行伽罗华域求和运算。

5.根据权利要求1所述的钱搜索方法，其特征在于，所述进行求模处理的步骤具体为：将所述移位求和阵列的处理结果发送至乘法器进行伽罗华域乘法运算。

6.一种纠错码解码中的钱搜索装置，其特征在于，所述装置包括：

错误位置多项式系数更新单元，用于接收错误位置多项式σ(x)＝1+σ₁x+σ₂x²+σ₃x³+…+σ_tx^t的t个系数并进行迭代更新后发送给降次转化单元，t为错误位置多项式的系数的个数；

降次转化单元，用于对所述错误位置多项式系数更新单元发来的t个多项式系数进行降次转化为m个参数，并将转化后的m个参数发送至移位求和阵列，m为降次转化后的最高次数；

移位求和阵列，用于对所述m个参数进行移位求和处理，并将处理结果发送至求模转化单元；

求模转化单元对移位求和阵列发来的参数进行求模处理后输出，若某个求模转化结果为0，则对应位置为错误位置。

7.根据权利要求6所述的钱搜索装置，其特征在于，所述错误位置多项式系数更新单元还包括：

选择器组，用于将所述错误位置多项式的t个系数初值或更新后的系数发送到乘法器组或所述降次转化单元；

乘法器组，用于在一个时钟周期内将选择器组发来的错误位置多项式的系数输入与a^p*i进行伽罗华域乘法运算，其中P为钱搜索的并行度，i为错误位置多项式系数对应的次数；

系数寄存器组，用于寄存乘法器组发来的所述更新后的系数；

加法器，用于将所述乘法器组发来的t个更新后的系数进行求和运算后发送至所述求模转化单元。

8.根据权利要求6所述的钱搜索装置，其特征在于，所述降次转化单元根据本原多项式的性质将所述错误位置多项式进行降次处理，其中，任意一个次数大于m的βⁿ均可以用次数小于m的至少两个βⁱ相加得到，其中，β为本原多项式的根，该根的错误位置多项式可以表达为：

σ(βⁱ)＝1+σ₁βⁱ+σ₂β²ⁱ+σ₃β³ⁱ+…+σ_tβ^ti

＝1+β₁β+β₂β²+β₃β³+…+β_mβ^m

＝1+β₁<<1+β₂<<2+…+β_m<<m。

9.根据权利要求6所述的钱搜索装置，其特征在于，所述移位求和阵列包括：

移位寄存器组，用于将所述m个参数进行移位处理；

加法器，用于将所述移位寄存器组的m个移位处理结果进行伽罗华域求和运算。

10.根据权利要求6所述的钱搜索装置，其特征在于，所述求模转化单元包括乘法器，用于将所述移位求和阵列的处理结果进行伽罗华域乘法运算。