CN102075199B - Rs译码的实现方法和装置 - Google Patents

Rs译码的实现方法和装置 Download PDF

Info

Publication number
CN102075199B
CN102075199B CN200910238330.3A CN200910238330A CN102075199B CN 102075199 B CN102075199 B CN 102075199B CN 200910238330 A CN200910238330 A CN 200910238330A CN 102075199 B CN102075199 B CN 102075199B
Authority
CN
China
Prior art keywords
coefficient
error location
conversion
location polynomial
difference increment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910238330.3A
Other languages
English (en)
Other versions
CN102075199A (zh
Inventor
王帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN200910238330.3A priority Critical patent/CN102075199B/zh
Publication of CN102075199A publication Critical patent/CN102075199A/zh
Application granted granted Critical
Publication of CN102075199B publication Critical patent/CN102075199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种RS译码的实现方法和装置,其中,该方法包括:将错误位置多项式系数、伴随式矩阵系数、以及差异增量转换为特定中间参量的多项式系数,并根据转换前的所述错误位置多项式系数、转换前的所述伴随式矩阵系数、以及转换前的所述差异增量之间的关系确定转换后的所述错误位置多项式系数与转换后的所述差异增量之间的迭代关系;根据所述迭代关系对所述错误位置多项式系数进行更新。通过确定错误位置多项式系数与差异增量之间的迭代关系,在计算出差异增量的同时确定出错误位置多项式系数,无需单独计算差异增量,减少了译码计算的运算量,提高了译码效率。

Description

RS译码的实现方法和装置
技术领域
本发明涉及通信领域,尤其涉及一种RS译码的实现方法和装置。
背景技术
由里德(Reed)和索罗蒙(Solomon)构造出的RS(Reed-Salomon)码是一种具有很强纠错能力的BCH(Bose、Ray-Chaudhuri与Hocquenghem)码。RS码是典型的代数几何码,广泛的应用于通信系统中,例如深空通信、无线系统、数据存储系统等。目前对高速率数据传输的要求也促进了高速RS译码装置的设计。
如图1所示,RS译码系统可划分为不同功能的六个模块组成,包括码字接收模块101、差异计算模块102、错误位置更新计算模块103、错误信息统计模块104、缓存码字接收模块105和纠错模块106,下面对这六个模块的功能进行描述。
码字接收模块101,用于接收输入码字,并根据接收的码字计算伴随矩阵的系数,供后续计算的使用;差异计算模块102,用于在迭代译码的过程中不断的更新和计算迭代累加值;错误位置更新计算模块103,用于在迭代的过程中不断的更新计算错误位置寄存器。错误信息统计模块104用于根据解码得到的错误位置,计算对应的错误值的大小;缓存码字接收模块105用于缓冲接收的码字;纠错模块106用于根据译码结果进行相应的纠错,完成后输出译码结果。其中,差异计算模块102和错误位置更新计算模块103构成了RS译码算法中BM算法的硬件架构,缓存码字接收模块105和纠错模块106是译码器的辅助装置。
目前,差异计算模块102和错误位置更新计算模块103之间串行操作,存在较大的延迟路径,并且在RS译码过程中,这两个模块之间的运算操作相互依赖、依次进行,使得译码效率的较低。
针对相关技术中RS译码过程中,存在较大的延迟路径且运算操作相互依赖导致译码效率较低的问题,目前尚未提出有效的解决方案。
发明内容
针对相关技术中RS译码过程中,存在较大的延迟路径且运算操作相互依赖导致译码效率较低的问题,本发明提出一种RS译码的实现方法,能够提高译码效率。
针对相关技术中RS译码过程中,存在较大的延迟路径且运算操作相互依赖导致译码效率较低的问题,本发明还提出一种RS译码的实现装置,能够提高译码效率。
本发明的技术方案是这样实现的:
一种RS译码的实现方法,包括:
将错误位置多项式系数、伴随式矩阵系数、以及差异增量转换为特定中间参量的多项式系数,并根据转换前的所述错误位置多项式系数、转换前的所述伴随式矩阵系数、以及转换前的所述差异增量之间的关系确定转换后的所述错误位置多项式系数与转换后的所述差异增量之间的迭代关系;
根据所述迭代关系对所述错误位置多项式系数进行更新。
优选地,转换前的所述错误位置多项式系数、所述伴随式矩阵系数、以及所述差异增量之间的关系通过以下公式表示:
δ r = Σ r = 0 r = 2 t - 1 λ j r - 1 S r - j ,
其中,δr为转换前的所述差异增量,λj r-1为转换前的所述错误位置多项式的系数,Sr-j为转换前的所述随式矩阵系数,r为迭代次数,且r的取值为0至2t-1,2t-1为最大迭代次数,j的取值为0至t。
优选地,转换后的所述错误位置多项式系数、转换后的所述伴随式矩阵系数、以及转换后的所述差异增量之间的关系通过以下公式表示:
λ(r,x)*S(x)=δ0(r)+δ1(r)*x+....δr(r)*xr+..
其中,λ(r,x)为转换后的所述错误位置多项式系数,S(x)为转换后的所述伴随式矩阵系数,δ0(r)+δ1(r)*x+....δr(r)*xr+..为转换后的所述差异增量,x为所述特定中间参量。
优选地,所述迭代关系通过以下公式表示:
λ(r+1,x)=γ(r)*λ(r,x)-x*δ(r)*D(r,x),
其中,γ(r)为乘法系数,D(r,x)为辅助多项式。
优选地,所述乘法系数通过以下公式表示:
γ(r)=θδ(r)+(1-θ)γ(r-1),
其中,当δ(r)≠0时,θ=1,当δ(r)=0时,θ=0。
其中,当δ(r)≠0时,D(r,x)=λ(r,x);
当δ(r)=0时,D(r,x)=0。
一种RS译码的实现装置,包括:
第一乘法器,用于将乘法系数和错误位置多项式系数执行相乘操作;
第二乘法器,用于将差异增量和辅助多项式执行相乘操作;
加法器,用于将所述第一乘法器的输出结果和所述第二乘法器的输出结果相加,并将相加后的结果发送给所述迭代关系计算模块。
迭代关系计算模块,用于根据迭代关系,对所述第一乘法器中的错误位置多项式系数进行更新,以及对所述第二乘法器中的所述辅助多项式进行更新。
其中,所述迭代关系通过以下公式表示:
λ(r+1,x)=γ(r)*λ(r,x)-x*δ(r)*D(r,x),
其中,γ(r)为乘法系数,D(r,x)为辅助多项式;
γ(r)=θδ(r)+(1-θ)γ(r-1),
其中,当δ(r)≠0时,θ=1,当δ(r)=0时,θ=0;
当δ(r)≠0时,D(r,x)=λ(r,x);
当δ(r)=0时,D(r,x)=0。
借助本发明的上述技术方案,通过确定错误位置多项式系数与差异增量之间的迭代关系,在计算出差异增量的同时确定出错误位置多项式系数,无需单独计算差异增量,减少了译码计算的运算量,提高了译码效率。
附图说明
图1是根据现有技术的RS译码器的原理框图;
图2a和图2b是根据本发明实施例的RS译码器BM算法硬件框图;
图3是根据本发明实施例的的RS译码的实现方法的流程图;
图4是根据本发明实施例的的RS译码的实现装置的组成结构图;
图5是根据本发明实施例的双路并行RS译码器硬件框图;
图6是根据本发明实施例的的RS译码系统的组成结构图。
具体实施方式
为了清楚描述本发明,下面结合附图1和附图2对现有技术的译码原理进行简单描述。
如图2a所示,现有技术主要利用差异计算模块102和错误位置更新计算模块103执行BM算法,其中,差异计算模块102的实现原理如图2b所示。BM算法的实现过程包括:步骤1,码字接收模块101接收码字,根据接收到的码字计算出伴随多项式系数S,并将伴随多项式系数S输入到差异计算模块102中;步骤2,差异计算模块102根据输入的伴随多项式系数S、以及错误位置多项式系数(λ0(r),λ1(r),...,λt(r))的初始值计算出增量差异δ(r),并将计算出的δ(r)输入到错误位置更新计算模块103中;步骤3,控制模块104产生相应的γ(r)和控制信号MC(r),也将γ(r)和控制信号MC(r)输入到错误位置更新计算模块202中;步骤4,错误位置更新计算模块202计算根据δ(r)、γ(r)和MC(r),对错误位置多项式系数(λ0(r),λ1(r),...,λt(r))进行更新,并将更新后的错误位置多项式系数(λ0(r),λ1(r),...,λt(r))反馈给差异计算模块102。依次类推,重复执行步骤2至步骤4,迭代2t(对于RS(n,k)编码,t=(n-k)/2)次,得到最终的错误位置多项式系数(λ0(r),λ1(r),...,λt(r))。
由图2b可以看出,现有BM算法结构的关键路径较长(包含了一个乘法器和加法树),导致RS译码装置的效率较低。本发明原BM算法进行了分析和改进,得出了比较适合高效率译码的双路并行译码方法,解决了现有译码方法路径延迟大、效率低的问题。该译码装置的关键在于102和103装置的实现,由于实现方式的不同,会导致不同装置不同的译码效率。经过对原BM算法的分析和改进,得出了比较适合高效率译码的双路并行译码装置。
图3是根据本发明实施例的RS译码的实现方法的流程图,如图3所示,包括以下步骤:
步骤S301,将错误位置多项式系数、伴随式矩阵系数、以及差异增量转换为特定中间参量的多项式系数,并根据转换前的错误位置多项式系数、转换前的伴随式矩阵系数、以及转换前的差异增量之间的关系确定转换后的错误位置多项式系数与转换后的差异增量之间的迭代关系。
步骤S302,根据迭代关系对错误位置多项式系数进行更新,由于转换前的错误位置多项式系数、伴随式矩阵系数、差异增量均为具体的数值,转换后错误位置多项式系数、伴随式矩阵系数、差异增量为含有特定中间参量的多项式系数,这里对错误位置多项式系数进行更新是指:根据确定出的迭代关系,对转换后的错误位置多项式系数进行更新,即根据迭代关系,对迭代关系式中的错误位置多项式系数进行更新,经过n次迭代运算,每次迭代运算均计算出一个错误位置多项式系数,最后一次迭代运算得到的错误位置多项式系数即为最终得到的错误位置多项式系数。
本发明主要从算法上进行改进,可以看出,现有的BM算法中,增量差异δ(r)是由伴随系数S以及错误位置多项式系数(λ0(r),λ1(r),...,λt(r))经过乘累加获得的,这样就产生较长的乘累加关键路径,且结构不规则。由于δ(r)只是中间变量,并非最终的结果,无需求出δ(r)值。基于此,本发明考虑利用多项式间的迭代公式来求错误位置多项式系数(λ0(r),λ1(r),...,λt(r)),不需要求出δ(r)值,改进后的算法结构同时迭代得出δ(r)、以及错误位置多项式系数(λ0(r),λ1(r),...,λt(r)),具体的算法改进如下:
现有技术中,利用下述公式(1)计算δ(r):针对图2b有式(1)
δ r = Σ λ j r - 1 S r - j - - - ( 1 )
可以利用图2b所示的硬件结构来计算公式(1),其中,δr为每次迭代得到的差异增量,λj r-1为每次迭代得到的错误位置多项式的系数,S是伴随式矩阵的系数,r表示迭代次数,r的取值为[0,2t-1],j的取值为0到t。
可以将公式(1)可以写成下述公式(2)的多项式的形式:
λ(r,x)*S(x)=C(r,x)=δ0(r)+δ1(r)*x+....δr(r)*xr+..(2)
其中,C(r,x)是错误位置多项式,其中,多项式系数 C 0 r - 1 = δ r .
将公式(2)进一步推导,得到迭代公式(3):
C(r+1,x)=γ(r)*C(r,x)-x*δ(r)*D(r,x)(3)
在公式(3)中, C 0 r - 1 = δ ( r ) ; r表示迭代次数,r的取值为[0,2t-1];D(r,x)为辅助多项式,当δ(r)≠0时,D(r,x)=C(r,x),δ(r)=0时,D(r,x)=0;γ(r)为乘法系数,γ(r)=θδ(r)+(1-θ)γ(r-1),当δ(r)≠0时,θ=1,δ(r)=0时,θ=0。该C(r+1,x)即为上文所述的λ(r+1,x)。
在具体实现过程中,可以设置(D1 r-1,...,D2t+1 r-1)以及(C0 r-1,...,C2t r-1)的初始值均为(S0,...,S2t-1),利用公式(3)进行n次迭代运算(例如,n=16),每次均会计算出更新后的δ(r)和γ(r)(δ(r)和γ(r)均为具体的数值),将该更新后的δ(r)和γ(r)带入公式(3),对(D1 r-1,...,D2t+1 r-1)以及(C0 r-1,...,C2t r-1)进行更新,依此类推,经过n次迭代运算得到了的(C0 2t-1,...,Ct 2t-1)即为最终的错误位置多项式的系数。目前,进行RS(M,P)译码时,迭代次数n=2t,其中,t=(P-M)/2。例如,进行RS(240,224)译码时,t=(240-224)/2=8,其中,n=2×8=16。
借助于上述方法,通过确定错误位置多项式系数与差异增量之间的迭代关系,在计算出差异增量的同时确定出错误位置多项式系数,无需单独计算差异增量,减少了译码计算的运算量,提高了译码效率。
图4是根据本发明实施例一种RS译码的实现装置的组成结构图,图5是该装置的硬件原理示意图,如图4所示,该装置包括:
第一乘法器41,用于将乘法系数和错误位置多项式系数执行相乘操作;
第二乘法器42,用于将差异增量和辅助多项式执行相乘操作;
加法器43,用于将第一乘法器的输出结果和第二乘法器的输出结果相加,并将相加后的结果发送给迭代关系计算模块。
迭代关系计算模块44,用于根据迭代关系,对第一乘法器中的错误位置多项式系数进行更新,以及对第二乘法器中的辅助多项式进行更新,其中,迭代关系可以通过以下公式表示:
λ(r+1,x)=γ(r)*λ(r,x)-x*δ(r)*D(r,x),
其中,γ(r)为乘法系数,D(r,x)为辅助多项式;
γ(r)=θδ(r)+(1-θ)γ(r-1),
其中,当δ(r)≠0时,θ=1,当δ(r)=0时,θ=0;
当δ(r)≠0时,D(r,x)=λ(r,x);
当δ(r)=0时,D(r,x)=0。
通过图4所示的装置(为了描述清楚,将该装置称为错误位置多项式更新模块),可以对图1所示的RS译码系统进行改进,图6为本发明实施例的RS译码系统的结构框图,如图6所示,改进后的译码系统包括码字接收模块101、错误位置多项式更新模块102、错误信息统计模块103、缓存码字接收模块104和纠错模块105,即,通过错误位置多项式更新模块102单独完成图1中差异计算模块102和错误位置更新计算模块103的功能,其中,码字接收模块101、错误信息统计模块103、缓存码字接收模块104和纠错模块105的功能在上文已经进行了描述,这里不再赘述。
下面对利用图6所示的RS译码系统进行RS译码的过程进行说明,以RS(240,224)为例进行说明。
码字接收模块101利用输入码字计算伴随多项式系数,同时将输入码字依次保存到缓冲寄存器105中,当计算得到16(2t个,此时t=(240-224)/2=8)个伴随多项式的系数S0到S2t-1之后,便将这16个伴随多项式系数从S0到S2t-1输入到错误位置多项式更新模块102中。
错误位置多项式更新模块102的工作流程为:设置D寄存器组(寄存(D1 r-1,...,D2t+1 r-1)的值)以及C寄存器组(寄存(C0 r-1,...,C2t r-1))的初始值都为S0到S2t-1,之后进行16次迭代运算,每次错误位置多项式更新模块102都会根据计算得到的δ(r)和γ(r)值,更新相应的C和D寄存器组,如此反复经过16次迭代运算,得到的(C0 r-1,...,C2t r-1)即为最终错误位置多项式的系数,并将最终错误位置多项式的系数发送给错误信息统计模块103。
错误信息统计模块103将得到的错误位置多项式以及错误值多项式的系数输出给缓存码字接收模块104。
缓存码字接收模块104进行错误位置的搜索以及错误位置相应误码值的计算,当每检测完一个位置是否有错以及计算完相应的错误值之后,就由纠错模块105对存储在缓存码字接收模块104中的相应的输入码字进行纠错,并输出相应的译码后的码字,当对所有码字纠错完毕之后,便完成整个RS译码操作。
由于现有的译码系统存在较大的延迟路径、效率较低,本发明通过对原BM算法进行分析和改进,得出具有高效译码功能的双路并行译码系统(即图6所示的系统)。该双路并行译码系统有效地去除了现有译码系统的延迟路径,这样就消除了传统的BM算法中存在的较长的乘累加路径,该双路并行译码系统具有较小的关键路径延迟,可以满足较高的系统运行频率的需要。
借助于本发明的上述技术方案,通过确定错误位置多项式系数与差异增量之间的迭代关系,在计算出差异增量的同时确定出错误位置多项式系数,无需单独计算差异增量,减少了译码计算的运算量,提高了译码效率。。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (2)

1.一种RS译码的实现方法,其特征在于,包括:
将错误位置多项式系数、伴随式矩阵系数、以及差异增量转换为特定中间参量的多项式系数,并根据所述转换前的所述错误位置多项式系数、所述转换前的所述伴随式矩阵系数、以及所述转换前的所述差异增量之间的关系确定转换后的所述错误位置多项式系数与转换后的所述差异增量之间的迭代关系;
根据所述迭代关系对所述错误位置多项式系数进行更新;
转换前的所述错误位置多项式系数、所述伴随式矩阵系数、以及所述差异增量之间的关系通过以下公式表示:
δ r = Σ r = 0 r = 2 t - 1 λ j r - 1 S r - j ,
其中,δr为转换前的所述差异增量,为转换前的所述错误位置多项式系数,Sr-j为转换前的所述伴随式矩阵系数,r为迭代次数,且r的取值为0至2t-1,2t-1为最大迭代次数,j的取值为0至t;
转换后的所述错误位置多项式系数、转换后的所述伴随式矩阵系数、以及转换后的所述差异增量之间的关系通过以下公式表示:
λ(r,x)*S(x)=δ0(r)+δ1(r)*x+....δr(r)*xr+..
其中,λ(r,x)为转换后的所述错误位置多项式系数,S(x)为转换后的所述伴随式矩阵系数,δ0(r)+δ1(r)*x+....δr(r)*xr+..为转换后的所述差异增量,x为所述特定中间参量。
2.一种RS译码的实现装置,其特征在于,包括:
用于将错误位置多项式系数、伴随式矩阵系数、以及差异增量转换为特定中间参量的多项式系数,并根据所述转换前的所述错误位置多项式系数、所述转换前的所述伴随式矩阵系数、以及所述转换前的所述差异增量之间的关系确定转换后的所述错误位置多项式系数与转换后的所述差异增量之间的迭代关系的模块;
用于根据所述迭代关系对所述错误位置多项式系数进行更新的模块;
转换前的所述错误位置多项式系数、所述伴随式矩阵系数、以及所述差异增量之间的关系通过以下公式表示:
δ r = Σ r = 0 r = 2 t - 1 λ j r - 1 S r - j ,
其中,δr为转换前的所述差异增量,为转换前的所述错误位置多项式系数,Sr-j为转换前的所述伴随式矩阵系数,r为迭代次数,且r的取值为0至2t-1,2t-1为最大迭代次数,j的取值为0至t;
转换后的所述错误位置多项式系数、转换后的所述伴随式矩阵系数、以及转换后的所述差异增量之间的关系通过以下公式表示:
λ(r,x)*S(x)=δ0(r)+δ1(r)*x+....δr(r)*xr+..
其中,λ(r,x)为转换后的所述错误位置多项式系数,S(x)为转换后的所述伴随式矩阵系数,δ0(r)+δ1(r)*x+....δr(r)*xr+..为转换后的所述差异增量,x为所述特定中间参量。
CN200910238330.3A 2009-11-24 2009-11-24 Rs译码的实现方法和装置 Active CN102075199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910238330.3A CN102075199B (zh) 2009-11-24 2009-11-24 Rs译码的实现方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910238330.3A CN102075199B (zh) 2009-11-24 2009-11-24 Rs译码的实现方法和装置

Publications (2)

Publication Number Publication Date
CN102075199A CN102075199A (zh) 2011-05-25
CN102075199B true CN102075199B (zh) 2014-11-05

Family

ID=44033566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910238330.3A Active CN102075199B (zh) 2009-11-24 2009-11-24 Rs译码的实现方法和装置

Country Status (1)

Country Link
CN (1) CN102075199B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104915699B (zh) * 2015-05-21 2018-02-09 中山大学 基于改进的gs算法的矩阵式二维码rs译码纠错方法
CN110445496A (zh) * 2018-05-04 2019-11-12 南京大学 一种新型低复杂度tec-rs码的解码算法及硬件架构
CN116746068A (zh) * 2021-03-12 2023-09-12 华为技术有限公司 一种处理数据错误的方法和装置
CN115632662B (zh) * 2022-12-20 2023-04-11 苏州联讯仪器股份有限公司 一种rs译码中的伴随式计算方法、装置、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487692B1 (en) * 1999-12-21 2002-11-26 Lsi Logic Corporation Reed-Solomon decoder
CN1575548A (zh) * 2001-10-26 2005-02-02 皇家飞利浦电子股份有限公司 用于里德索罗门码的解码方法和解码器
CN101325706A (zh) * 2007-06-13 2008-12-17 卓胜微电子(上海)有限公司 低硬件开销Reed-Solomon解码器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487692B1 (en) * 1999-12-21 2002-11-26 Lsi Logic Corporation Reed-Solomon decoder
CN1575548A (zh) * 2001-10-26 2005-02-02 皇家飞利浦电子股份有限公司 用于里德索罗门码的解码方法和解码器
CN101325706A (zh) * 2007-06-13 2008-12-17 卓胜微电子(上海)有限公司 低硬件开销Reed-Solomon解码器

Also Published As

Publication number Publication date
CN102075199A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
US8458574B2 (en) Compact chien-search based decoding apparatus and method
CN101478314A (zh) 一种里德-所罗门编码译码器及其译码的方法
CN102122964B (zh) 一种基于fpga的高速rs编译码器实现方法
CN102208213B (zh) 用于闪存的纠错机制
CN101277119B (zh) 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置
CN103762991B (zh) 一种bch码译码方法及系统
CN102075199B (zh) Rs译码的实现方法和装置
CN107204782B (zh) 一种bch译码器及生成该译码器的编译器的实现方法
US7870468B1 (en) Reed-solomon decoder using a configurable arithmetic processor
WO2012174933A1 (zh) Rs编码器的编码方法及rs编码器
CN104639282A (zh) 通信系统中rs译码方法及其装置
CN105337619B (zh) 一种bch码解码方法及装置
CN106549677B (zh) 高速并行bch码译码方法及装置
CN104218957A (zh) 一种低硬件复杂度的rs译码器
CN101296053A (zh) 计算循环冗余校验码之方法及系统
CN102820892A (zh) 一种用于并行bch编码的电路、编码器及方法
US8862968B1 (en) Circuit for forward error correction encoding of data blocks
CN101692612A (zh) 多规格里德-所罗门编解码方法、装置及系统
CN101847999B (zh) 一种用循环冗余校验码进行并行校验的方法
CN100417031C (zh) 宽带无线接入系统中里德索洛门卷积级联码的实现方法
CN108847851B (zh) 一种二元bch码伴随式矩阵的实现方法
CN110166060A (zh) 高吞吐流水线型极化码bp译码器及其实现方法
CN102546109B (zh) 一种用于10g epon的rs解码装置及方法
CN111162799A (zh) 一种抗辐射rs码译码电路
CN115632662A (zh) 一种rs译码中的伴随式计算方法、装置、设备及介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151111

Address after: Dameisha Yantian District of Shenzhen City, Guangdong province 518085 Building No. 1

Patentee after: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice

Patentee before: ZTE Corporation

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20110525

Assignee: Xi'an Chris Semiconductor Technology Co. Ltd.

Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Contract record no.: 2019440020036

Denomination of invention: Implementation method and device for reed-salomon (RS) decoding

Granted publication date: 20141105

License type: Common License

Record date: 20190619

EE01 Entry into force of recordation of patent licensing contract