CN111162799A - 一种抗辐射rs码译码电路 - Google Patents

一种抗辐射rs码译码电路 Download PDF

Info

Publication number
CN111162799A
CN111162799A CN201911378536.6A CN201911378536A CN111162799A CN 111162799 A CN111162799 A CN 111162799A CN 201911378536 A CN201911378536 A CN 201911378536A CN 111162799 A CN111162799 A CN 111162799A
Authority
CN
China
Prior art keywords
error
module
polynomial
signal
decoding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911378536.6A
Other languages
English (en)
Other versions
CN111162799B (zh
Inventor
王佩
乐立鹏
安印龙
方新嘉
魏星
权晶
楚晓梅
陈战
王兆辉
王琰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201911378536.6A priority Critical patent/CN111162799B/zh
Publication of CN111162799A publication Critical patent/CN111162799A/zh
Application granted granted Critical
Publication of CN111162799B publication Critical patent/CN111162799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种抗辐射RS码译码电路，包括：伴随式计算模块，用于对接收到的码字R(x)进行计算，得到伴随多项式S(x)；关键方程求解模块，用于对伴随多项式S(x)进行关键方程求解，得到错误位置多项式Λ(x)和错误值多项式ω(x)；错误图案搜索模块，用于计算得到错误位置和错误位置对应的错误值；数据缓存模块，用于对接收到的码字R(x)进行缓存；纠错输出模块，用于读取数据缓存模块中缓存的码字R(x)，根据错误图案搜索模块计算得到的错误位置和错误位置对应的错误值对读取的缓存的码字R(x)进行纠错，并输出码字C。本发明所述的抗辐射RS码译码电路，缩小了电路面积、降低了电路功耗，在提高电路性能的同时还增强了电路的可靠性。

Description

一种抗辐射RS码译码电路
技术领域
本发明属于宇航级RS译码电路设计技术领域，尤其涉及一种抗辐射RS码译码电路。
背景技术
RS(Reed-Solomon)码是一类具有很强纠错能力的多元BCH码，它不仅能纠正随机错误，还能纠正突发错误，特别适用于信道干扰非常复杂的通信系统，在实际工程应用中非常广泛。
传统的RS码译码电路设计在总体控制及模块内部控制方面都采用状态机实现，这样的设计在空间应用中会存在一些问题：首先，各模块的运行时间不等，模块间数据不连续，译码器性能不高；其次，状态机较多，其中任一状态机发生单粒子翻转均会导致各模块之间的控制不一致，发生译码功能错误，致使RS译码电路无法正常工作，电路可靠性较低。
发明内容
本发明的技术解决问题：克服现有技术的不足，提供一种抗辐射RS码译码电路，缩小了电路面积、降低了电路功耗，在提高电路性能的同时还增强了电路的可靠性。
为了解决上述技术问题，本发明公开了一种抗辐射RS码译码电路，包括：伴随式计算模块、关键方程求解模块、错误图案搜索模块、数据缓存模块和纠错输出模块；
伴随式计算模块，用于对接收到的码字R(x)进行计算，得到伴随多项式S(x)；
关键方程求解模块，用于对伴随多项式S(x)进行关键方程求解，得到错误位置多项式Λ(x)和错误值多项式ω(x)；
错误图案搜索模块，用于采用Chien搜索和Forney算法，根据错误位置多项式Λ(x)和错误值多项式ω(x)，计算得到错误位置和错误位置对应的错误值；
数据缓存模块，用于对接收到的码字R(x)进行缓存；
纠错输出模块，用于读取数据缓存模块中缓存的码字R(x)，根据错误图案搜索模块计算得到的错误位置和错误位置对应的错误值对读取的缓存的码字R(x)进行纠错，并输出码字C。
在上述抗辐射RS码译码电路中，还包括：计数器，用于对接收到的码字R(x)进行统计，生成统计结果；根据所述统计结果，生成控制信号；根据所述控制信号实现对伴随式计算模块、关键方程求解模块、错误图案搜索模块、数据缓存模块和纠错输出模块的启动和清零控制。
在上述抗辐射RS码译码电路中，控制信号，包括：启动信号和清零信号；其中，启动信号，包括：信号sop、信号nxt和信号nxp；清零信号，包括：信号init1和信号init2。
在上述抗辐射RS码译码电路中，
当init1＝1时，伴随式计算模块执行清零操作；
当sop＝1时，伴随式计算模块对接收到的码字R(x)进行计算，经过208个时钟周期，生成校验子S0～S15。
在上述抗辐射RS码译码电路中，
当sop＝1时，关键方程求解模块读入校验子S0～S15，经过18个时钟周期，得到错误位置多项式Λ(x)和错误值多项式ω(x)。
在上述抗辐射RS码译码电路中，
当nxt＝1时，错误图案搜索模块读入错误位置多项式Λ(x)和错误值多项式ω(x)，经过一个时钟周期，计算得到错误位置和对应的错误值。
在上述抗辐射RS码译码电路中，
当nxp＝1时，数据缓存模块对缓存的码字R(x)的进行读取并输出，同时，纠错输出模块读入错误位置、错误位置对应的错误值和缓存的码字R(x)，根据错误位置和错误位置对应的错误值对缓存的码字R(x)进行纠错，并输出码字C。
在上述抗辐射RS码译码电路中，计数器的数值在0～207之间循环；其中，当cnt＝0时，init1置为1；当cnt＝1时，sop置为1；当cnt＝18时，nxt置为1；当cnt＝19时，nxp置为1；当cnt＝207时，init2置为1。
本发明具有以下优点：
本发明公开了一种抗辐射RS码译码电路，与现有的状态机控制相比，不仅精简了控制、提高了电路性能、缩小了电路面积，还自带刷新功能，提高了电路的可靠性和稳定性。其次，添加了三模冗余设计，保证了控制信号的正确性，进一步提高了点了的可靠性和稳定性。
附图说明
图1是本发明实施例中一种抗辐射RS码译码电路的结构示意图；
图2是本发明实施例中一种伴随式计算模块的结构示意图；
图3是本发明实施例中一种关键方程求解模块的结构示意图；
图4是本发明实施例中一种错误图案搜索模块的结构示意图；
图5是本发明实施例中一种计数器的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明公开的实施方式作进一步详细描述。
实施例1
本发明公开了一种抗辐射RS码译码电路，使用计数器生成所有的控制信号，控制信号的生成是计数器在各固定数值时产生。集中控制的方式产生各模块的启动信号和清零信号，定时给各模块刷新。当该抗辐射RS码译码电路在空间应用时，假设计数器被单粒子打翻，计数值从n跳变到m，那么计数器会从m继续计算，产生的所有控制信号仍然同步，不会导致译码器紊乱；同时计数器会一直运算，直到计数器清零，无需地面遥控就能恢复初始状态。这样就只有一帧数据译码错误，接下来又会进入正常译码状态，提高了电路可靠性。其次，在空间运行中，尽管采用抗辐射的工艺库，内部D触发器还是可能会发生单粒子翻转。考虑到全电路三模冗余加固会导致功耗和面积开销过大，只对计数器进行三模冗余加固，从而在几乎不增加电路面积、功耗的情况下保证控制信号的正确性。
如图1，在本实施例中，该抗辐射RS码译码电路，包括：伴随式计算模块101、关键方程求解模块102、错误图案搜索模块103、数据缓存模块104和纠错输出模块105。其中，伴随式计算模块101，用于对接收到的码字R(x)进行计算，得到伴随多项式S(x)；关键方程求解模块102，用于对伴随多项式S(x)进行关键方程求解，得到错误位置多项式Λ(x)和错误值多项式ω(x)；错误图案搜索模块103，用于采用Chien搜索和Forney算法，根据错误位置多项式Λ(x)和错误值多项式ω(x)，计算得到错误位置和错误位置对应的错误值；数据缓存模块104，用于对接收到的码字R(x)进行缓存；纠错输出模块105，用于读取数据缓存模块104中缓存的码字R(x)，根据错误图案搜索模块103计算得到的错误位置和错误位置对应的错误值对读取的缓存的码字R(x)进行纠错，并输出码字C。
在本实施例中，该抗辐射RS码译码电路还可以包括：计数器106，用于对接收到的码字R(x)进行统计，生成统计结果；根据所述统计结果，生成控制信号；根据所述控制信号实现对伴随式计算模块101、关键方程求解模块102、错误图案搜索模块103、数据缓存模块104和纠错输出模块105的启动和清零控制。其中，控制信号包括但并不仅限于：启动信号和清零信号。进一步的，启动信号包括但不仅限于：信号sop、信号nxt和信号nxp；清零信号包括但不仅限于：信号init1和信号init2。
优选的，当init1＝1时，伴随式计算模块101执行清零操作；当sop＝1时，伴随式计算模块101对接收到的码字R(x)进行计算，经过208个时钟周期，生成校验子S0～S15。
优选的，当sop＝1时，关键方程求解模块102读入校验子S0～S15，经过18个时钟周期，得到错误位置多项式Λ(x)和错误值多项式ω(x)。
优选的，当nxt＝1时，错误图案搜索模块103读入错误位置多项式Λ(x)和错误值多项式ω(x)，经过一个时钟周期，计算得到错误位置和对应的错误值。
优选的，当nxp＝1时，数据缓存模块104对缓存的码字R(x)的进行读取并输出，同时，纠错输出模块105读入错误位置、错误位置对应的错误值和缓存的码字R(x)，根据错误位置和错误位置对应的错误值对缓存的码字R(x)进行纠错，并输出码字C。
在本实施例中，计数器106的数值在0～207之间循环.其中，当cnt＝0时，init1置为1；当cnt＝1时，sop置为1；当cnt＝18时，nxt置为1；当cnt＝19时，nxp置为1；当cnt＝207时，init2置为1。
实施例2
在上述实施例的基础上，下面对抗辐射RS码译码电路中的各主要模块的具体实现方式进行说明。
在本实施例中，如图2，伴随式计算模块的具体实现方式如下：第一个时钟周期，输入消息码元r207和多项式系数a0，r207和a0相乘后输出校验子S0的初始值S0′；第二个时钟周期，校验子S0初始值加上第二个消息码元r206，再乘以a0，输出校验子S0的一次迭代值S0＂；以此类推，第208个时钟周期时，得到校验子S0的最终值。针对其他多项式系数a1～a10，采用上述计算方式，分别得到校验子S1～S15的最终值。其中，图2中的dff0～dff15表示16个D触发器。
在本实施例中，因从伴随式计算模块传来的第一帧数据的前207个数据都不是校验子S0～S15的最终值，关键方程求解模块却一直都在计算，生成的结果都不正确；因此，在第208个时钟周期，将init2置为1，关键方程求解模块清零；在第209个时钟周期，上一帧正确的校验子值(校验子S0～S15的最终值)传给关键方程求解模块，同时，sop置为1，关键方程求解模块启动，从而可获得正确的数值。以此类推，关键方程求解模块总比伴随式计算模块晚208个时钟周期，恰好是一帧RS码的长度，从而形成了连续的pipeline流水。
优选的，如图3，为关键方程求解模块的RiBM迭代电路结构图，包括：control电路(控制模块电路)和3t+1个处理电路PE(PE10～PE13t)。其中，参数t特指RS码的t比特纠错能力。
具体的：control电路接收处理电路PE1提供的迭代信号初始值δ0(r)，同时将迭代信号δ(r)作为输出信号送出；control电路输出的数据选择信号MC(r)、迭代信号δ(r)和中间变量信号γ(r)同时作为处理电路PE1的输入信号。其中，参数r特指求解关键方程过程中的迭代次数，r从1开始，每迭代一次累加1，直到r等于2t迭代结束。
进一步的，3t+1个处理电路PE1(PE10～PE13t)按编号值从小到大的顺序从左到右依次排列，处于右侧的处理电路PE1i输出第i个迭代信号δi(r)送入处于左侧的处理电路PE1i-1，其中，i＝0，1，2，3，…，3t。处理电路PE10输出迭代信号初始值δ0(r)给control电路，处理电路PE13t的迭代信号输入值为0。
进一步，3t+1个处理电路PE1(PE10～PE13t)的寄存器初值直接标注在图3中，从左至右依次为：从左至右依次为：s1，s2，…，s2t，0，…，0，1；其中，前2t个为伴随多项式系数，尾部由为t个“0”和1个“1”组成。经过2t次迭代运算以后，处理电路PE10～PE1t-1输出错误值多项式ω(x)的系数ω0(r)～ωt-1(r)；处理电路PE1t～PE12t-1输出错误位置多项式Λ(x)的系数λt(r)～λ2t-1(r)。
可见，关键方程求解模块接收到正确的校验子值后，经过16个时钟周期，得到错误位置多项式Λ(x)和错误值多项式ω(x)，最终值传送到错误图案搜索模块共需18个时钟周期。
在本实施例中，如图4，图中寄存器Cell1、Cell2……Cell8的值分别是错误多项式的系数σ(αi)。DVD标准中的RS(208，192)是RS(255，239)的缩短码。缩短码电路和普通码电路相同，但某些系数需要修正，需要对错误多项式的系数乘以相应的修正值αi。经过一个时钟周期，错误图案搜索模块计算出错误位置和错误值。第一帧前207个时钟周期，从关键方程求解模块送来的错误数据在init2＝1时被清零。其中，在图4中，σodd(αi)表示σ(αi)的偶数项，Dσi表示寄存器的初始值，XOR tree表示异或运算。
在本实施例中，如图5，计数器采用三模冗余结构设计：三个电路的输出(cnt1、cnt2和cnt3)通过投票表决器voter进行多数投票表决，将其中至少有两个相同的输出结果作为最终的输出(cnt)。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (8)

1.一种抗辐射RS码译码电路，其特征在于，包括：伴随式计算模块、关键方程求解模块、错误图案搜索模块、数据缓存模块和纠错输出模块；
伴随式计算模块，用于对接收到的码字R(x)进行计算，得到伴随多项式S(x)；
关键方程求解模块，用于对伴随多项式S(x)进行关键方程求解，得到错误位置多项式Λ(x)和错误值多项式ω(x)；
错误图案搜索模块，用于采用Chien搜索和Forney算法，根据错误位置多项式Λ(x)和错误值多项式ω(x)，计算得到错误位置和错误位置对应的错误值；
数据缓存模块，用于对接收到的码字R(x)进行缓存；
纠错输出模块，用于读取数据缓存模块中缓存的码字R(x)，根据错误图案搜索模块计算得到的错误位置和错误位置对应的错误值对读取的缓存的码字R(x)进行纠错，并输出码字C。
2.根据权利要求1所述的抗辐射RS码译码电路，其特征在于，还包括：计数器，用于对接收到的码字R(x)进行统计，生成统计结果；根据所述统计结果，生成控制信号；根据所述控制信号实现对伴随式计算模块、关键方程求解模块、错误图案搜索模块、数据缓存模块和纠错输出模块的启动和清零控制。
3.根据权利要求2所述的抗辐射RS码译码电路，其特征在于，控制信号，包括：启动信号和清零信号；其中，启动信号，包括：信号sop、信号nxt和信号nxp；清零信号，包括：信号init1和信号init2。
4.根据权利要求3所述的抗辐射RS码译码电路，其特征在于，
当init1＝1时，伴随式计算模块执行清零操作；
当sop＝1时，伴随式计算模块对接收到的码字R(x)进行计算，经过208个时钟周期，生成校验子S0～S15。
5.根据权利要求4所述的抗辐射RS码译码电路，其特征在于，
当sop＝1时，关键方程求解模块读入校验子S0～S15，经过18个时钟周期，得到错误位置多项式Λ(x)和错误值多项式ω(x)。
6.根据权利要求5所述的抗辐射RS码译码电路，其特征在于，
当nxt＝1时，错误图案搜索模块读入错误位置多项式Λ(x)和错误值多项式ω(x)，经过一个时钟周期，计算得到错误位置和对应的错误值。
7.根据权利要求6所述的抗辐射RS码译码电路，其特征在于，
当nxp＝1时，数据缓存模块对缓存的码字R(x)的进行读取并输出，同时，纠错输出模块读入错误位置、错误位置对应的错误值和缓存的码字R(x)，根据错误位置和错误位置对应的错误值对缓存的码字R(x)进行纠错，并输出码字C。
8.根据权利要求7所述的抗辐射RS码译码电路，其特征在于，计数器的数值在0～207之间循环；其中，当cnt＝0时，init1置为1；当cnt＝1时，sop置为1；当cnt＝18时，nxt置为1；当cnt＝19时，nxp置为1；当cnt＝207时，init2置为1。
CN201911378536.6A 2019-12-27 2019-12-27 一种抗辐射rs码译码电路 Active CN111162799B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911378536.6A CN111162799B (zh) 2019-12-27 2019-12-27 一种抗辐射rs码译码电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911378536.6A CN111162799B (zh) 2019-12-27 2019-12-27 一种抗辐射rs码译码电路

Publications (2)

Publication Number Publication Date
CN111162799A true CN111162799A (zh) 2020-05-15
CN111162799B CN111162799B (zh) 2023-08-29

Family

ID=70558624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911378536.6A Active CN111162799B (zh) 2019-12-27 2019-12-27 一种抗辐射rs码译码电路

Country Status (1)

Country Link
CN (1) CN111162799B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112865807A (zh) * 2021-01-11 2021-05-28 电子科技大学 一种具有抗辐照功能的8b/10b编解码电路
WO2022226766A1 (zh) * 2021-04-27 2022-11-03 华为技术有限公司 一种译码方法及相关设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85109458A (zh) * 1985-12-27 1987-02-11 复旦大学 交叉穿插的里德-所罗门码的高速纠错译码系统
CN1773863A (zh) * 2004-11-12 2006-05-17 中国科学院空间科学与应用研究中心 一种可用于大容量存储器的rs（256，252）码纠错译码芯片
US20060174181A1 (en) * 2002-07-31 2006-08-03 Banks David M Identifying uncorrectable codewords in a Reed-Solomon decoder for errors and erasures
CN101079640A (zh) * 2007-07-12 2007-11-28 中兴通讯股份有限公司 一种Reed－Solomon码解码器
CN101425875A (zh) * 2008-12-17 2009-05-06 炬力集成电路设计有限公司 一种解码器
CN101478314A (zh) * 2008-01-03 2009-07-08 中兴通讯股份有限公司 一种里德-所罗门编码译码器及其译码的方法
CN101697490A (zh) * 2009-10-16 2010-04-21 苏州国芯科技有限公司 一种应用在基于理德-所罗门码的ecc模块上的解码方法
CN101702625A (zh) * 2009-10-29 2010-05-05 杭州冠宸科技有限公司 基于rs(255,239)算法的光通信实时纠错电路
CN102751995A (zh) * 2012-07-20 2012-10-24 天津工大瑞工光电技术有限公司 一种基于fpga的抗多位错误翻转rs码检错纠错系统
CN202856718U (zh) * 2012-07-20 2013-04-03 天津工大瑞工光电技术有限公司 一种基于fpga的抗多位错误翻转rs码检错纠错系统
CN103763554A (zh) * 2013-09-07 2014-04-30 安徽华东光电技术研究所 基于cofdm的高清视频无线传输系统的rs解码模块系统、方法
CN104575589A (zh) * 2014-12-27 2015-04-29 中国电子科技集团公司第三十八研究所 一种高可利用率抗辐射的sram自刷新电路及其自刷新方法
CN104639282A (zh) * 2013-11-14 2015-05-20 杭州海康威视数字技术股份有限公司 通信系统中rs译码方法及其装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85109458A (zh) * 1985-12-27 1987-02-11 复旦大学 交叉穿插的里德-所罗门码的高速纠错译码系统
US20060174181A1 (en) * 2002-07-31 2006-08-03 Banks David M Identifying uncorrectable codewords in a Reed-Solomon decoder for errors and erasures
CN1773863A (zh) * 2004-11-12 2006-05-17 中国科学院空间科学与应用研究中心 一种可用于大容量存储器的rs（256，252）码纠错译码芯片
CN101079640A (zh) * 2007-07-12 2007-11-28 中兴通讯股份有限公司 一种Reed－Solomon码解码器
CN101478314A (zh) * 2008-01-03 2009-07-08 中兴通讯股份有限公司 一种里德-所罗门编码译码器及其译码的方法
CN101425875A (zh) * 2008-12-17 2009-05-06 炬力集成电路设计有限公司 一种解码器
CN101697490A (zh) * 2009-10-16 2010-04-21 苏州国芯科技有限公司 一种应用在基于理德-所罗门码的ecc模块上的解码方法
CN101702625A (zh) * 2009-10-29 2010-05-05 杭州冠宸科技有限公司 基于rs(255,239)算法的光通信实时纠错电路
CN102751995A (zh) * 2012-07-20 2012-10-24 天津工大瑞工光电技术有限公司 一种基于fpga的抗多位错误翻转rs码检错纠错系统
CN202856718U (zh) * 2012-07-20 2013-04-03 天津工大瑞工光电技术有限公司 一种基于fpga的抗多位错误翻转rs码检错纠错系统
CN103763554A (zh) * 2013-09-07 2014-04-30 安徽华东光电技术研究所 基于cofdm的高清视频无线传输系统的rs解码模块系统、方法
CN104639282A (zh) * 2013-11-14 2015-05-20 杭州海康威视数字技术股份有限公司 通信系统中rs译码方法及其装置
CN104575589A (zh) * 2014-12-27 2015-04-29 中国电子科技集团公司第三十八研究所 一种高可利用率抗辐射的sram自刷新电路及其自刷新方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112865807A (zh) * 2021-01-11 2021-05-28 电子科技大学 一种具有抗辐照功能的8b/10b编解码电路
WO2022226766A1 (zh) * 2021-04-27 2022-11-03 华为技术有限公司 一种译码方法及相关设备

Also Published As

Publication number Publication date
CN111162799B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
EP1131893B1 (en) Forward error corrector
US20090113275A1 (en) Bch code with 256 information bytes and up to 8 bytes of parity check elements
US9344117B2 (en) Methods and systems for error-correction decoding
US10389385B2 (en) BM-based fast chase decoding of binary BCH codes through degenerate list decoding
US8335808B2 (en) Method and apparatus for processing multiple decomposed data for calculating key equation polynomials in decoding error correction code
US20060031742A1 (en) Decoding device and decoding method
US20090259921A1 (en) Method and apparatus for decoding shortened bch codes or reed-solomon codes
CN111162799B (zh) 一种抗辐射rs码译码电路
US7810015B2 (en) Decoding with a concatenated error correcting code
CN101060341B (zh) 后维特比纠错装置及其相关方法
US7051267B1 (en) Efficient high-speed Reed-Solomon decoder
JPH10112659A (ja) 誤り訂正復号装置
EP1502356B1 (en) A method of soft-decision decoding of reed-solomon codes
CN104218957A (zh) 一种低硬件复杂度的rs译码器
US10601448B2 (en) Reduced latency error correction decoding
EP1102406A2 (en) Apparatus and method for decoding digital data
US20030131308A1 (en) Method and apparatus for solving key equation polynomials in decoding error correction codes
El-Medany FPGA implementation of CRC with error correction
JPH04248630A (ja) エラー訂正方法及び装置
US20100115381A1 (en) Error correction of an encoded message
KR19980086482A (ko) 오류 정정 방법 및 오류 정정 장치
US20050050131A1 (en) Data processing system and method
CN101227192B (zh) 后维特比纠错方法和装置
CN117632577B (zh) 一种基于bch编码的快速ecc纠错电路
TWI387214B (zh) 糾錯碼的解碼方法及電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant