JP2005019976A - Ｈｉｇｈ−ｋゲート酸化物上のＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜のＭＯＣＶＤ選択的堆積 - Google Patents

Ｈｉｇｈ−ｋゲート酸化物上のＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜のＭＯＣＶＤ選択的堆積 Download PDF

Info

Publication number
JP2005019976A
JP2005019976A JP2004158376A JP2004158376A JP2005019976A JP 2005019976 A JP2005019976 A JP 2005019976A JP 2004158376 A JP2004158376 A JP 2004158376A JP 2004158376 A JP2004158376 A JP 2004158376A JP 2005019976 A JP2005019976 A JP 2005019976A
Authority
JP
Japan
Prior art keywords
maintaining
temperature
pgo
torr
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004158376A
Other languages
English (en)
Inventor
Tingkai Li
リー テンカイ
Ten Suu Shien
テン スー シェン
David R Evans
アール． エバンス デビッド
Bruce D Ulrich
ディー． ウルリッチ ブルース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005019976A publication Critical patent/JP2005019976A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 Ｈｉｇｈ−ｋゲート酸化物上にＣ軸ＰＧＯ薄膜を選択的に堆積する方法を提供すること。
【解決手段】 Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法は、シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層をシリコン基板上に形成するステップを含む、ステップと、Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、基板を第１のアニーリングステップにおいてアニーリングするステップと、基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体をＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを含む。
【選択図】 図１

Description

本発明は、強誘電体不揮発性メモリデバイスのための強誘電体薄膜プロセス、強誘電体メモリデバイス構造および集積プロセスに関する。特に、本発明は、Ｈｉｇｈ−ｋ酸化物上にＣ軸方向ＰＧＯ薄膜を形成する方法に関する。
金属、強誘電体、絶縁体、およびシリコン（ＭＦＩＳ）トランジスタ強誘電体メモリデバイスが提案されてきた。Ｃ軸方向Ｐｂ５Ｇｅ３Ｏ１１（ＰＧＯ）薄膜は、１トランジスタ（１Ｔ）メモリデバイス用途に対して良好な強誘電および電気特性を有する。極度に高いＣ軸方向性を有するＰＧＯ薄膜をＨｉｇｈ−ｋゲート酸化物上に堆積できる。ＰＧＯ ＭＦＩＳメモリセルを有する実用可能な１Ｔ−メモリデバイスが製造されてきた。しかし、集積プロセスは、エッチング破損などの破損を誘発し、強誘電体ＲＡＭ（ＦＲＡＭ）デバイスの特性を低減し、アライメントを困難にするような高度な表面粗さを発生させる。これらの問題を解決するために、集積プロセスを簡略にし、ＭＦＩＳトランジスタ強誘電体メモリデバイスの特性を改善するような選択的堆積プロセスが開発されてきた。
強誘電体膜をＭＯＣＶＤで製造するためのシード層の形成は、特許文献１に記載される。
米国特許出願公開第１０／０２０，８６８号
集積プロセスは、エッチング破損などの破損を誘発し、強誘電体ＲＡＭ（ＦＲＡＭ）デバイスの特性を低減し、アライメントを困難にするような高度な表面粗さを発生させる。
Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法は、シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層をシリコン基板上に形成するステップを含む、ステップと、Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、基板を第１のアニーリングステップにおいてアニーリングするステップと、基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体をＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを含む。
本発明の目的は、ＺｒＯｘ（Ｘ＝０〜２）、ＨｆＯｘ（Ｘ＝０〜２）、ＴｉＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、およびこれらの混合物を含むＨｉｇｈ−ｋゲート酸化物上にＣ軸ＰＧＯ薄膜を選択的に堆積する方法を提供することである。
本発明の別の目的は、Ｃ軸ＰＧＯ薄膜のための簡略化された集積プロセスを提供することである。
本発明のさらなる目的は、改善された電気特性を有するＰＧＯ ＭＦＩＳトランジスタを提供することである。
本発明の要旨および目的は、本発明の性質を素早く理解できるように提供される。本発明のより完全な理解は、図面とともに以下の本発明の好ましい実施形態の詳細な記載を参照することによって得ることができる。
本発明による方法は、Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法であって、シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層を該シリコン基板上に形成するステップを含む、ステップと、該Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、該基板を第１のアニーリングステップにおいてアニーリングするステップと、該基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体を該ＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、該Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを包含し、これにより上記目的を達成する。
［Ｐｂ（ｔｈｄ）２］（ｔｈｄはＣ１１Ｈ１９Ｏ２）および［Ｇｅ（ＥＴＯ）４］（ＥＴＯはＯＣ２Ｈ５）を約５〜５．５：３のモル比で混合することによって前駆体溶液を用意するステップと、該混合物を、ブチルエーテルおよびテトラヒドロフランからなる溶媒の群から選択される溶媒とイソプロパノールとテトラグリムとのモル比約８：２：１の混合溶媒中に溶解し、該前駆体溶液が０．１モル／リットル濃度のＰＧＯを有するようにするステップとを包含してもよい。
前記注入するステップは、前記前駆体溶液を前記ＭＯＣＶＤチャンバに付随する蒸発器に、該蒸発器へのフィードラインを約１５０℃〜２４５℃の温度に維持しながら、約１５０℃〜２４０℃の範囲の温度、０．０２ｍｌ／分〜０．２ｍｌ／分の速度で注入され、前駆体ガスを形成するステップを包含してもよい。
前記パターニングするステップは、化学機械研磨（ＣＭＰ）およびエッチングからなる手法の群から選択される手法によってパターニングするステップを包含してもよい。
前記ＰＧＯ薄膜を堆積するステップは、ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の温度範囲に維持するステップと、該ＭＯＣＶＤチャンバ中の圧力を約１トル〜１０トルに維持するステップと、該ＭＯＣＶＤチャンバ中の酸素分圧を約３０％〜５０％に維持するステップと、前記蒸発器の温度を約１８０℃〜２００℃の温度範囲に保持するステップと、該蒸発器の圧力を約３０トル〜５０トルの圧力に保持するステップと、約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を提供するステップと、該ＭＯＣＶＤチャンバパラメータを約１時間〜３時間の堆積時間のあいだ維持するステップとを含む、ステップと、該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップとを包含してもよい。
前記ＰＧＯ薄膜を堆積するステップは、ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力で、約２０％〜５０％の酸素分圧を有する雰囲気下で維持するステップを含み、蒸発器温度は約１８０℃〜２００℃、該蒸発器の圧力は約３０トル〜５０トル、前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分、堆積時間は約５分〜２０分である、ステップと、該ＰＧＯ上にＰＧＯの別の層を堆積するステップであって、堆積温度は約３８０℃〜４２０℃、チャンバ圧力は約５トル〜１０トル、該チャンバは、約３０％〜４０％の酸素分圧、約２００℃〜２４０℃の蒸発器温度、約０．１ｍｌ／分〜０．２ｍｌ／分の溶液送達速度、約１時間〜３時間の堆積時間で維持するステップと、該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップとを包含してもよい。
本発明による方法は、Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜形成する方法であって、シリコン基板を用意するステップであって、該シリコン基板上にシリコン二酸化物層を形成するステップとＨｉｇｈ−ｋゲート酸化物層を該シリコン二酸化物上に形成するステップを含む、ステップと、該Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、該基板を第１のアニーリングステップにおいて約４００℃〜４５０℃の範囲の温度で約０分〜４０分のあいだアニーリングするステップと、該基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体を用意するステップと、該ＰＧＯ前駆体を該ＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、該Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを包含し、これにより上記目的を達成する。
前記前駆体溶液を用意するステップは、［Ｐｂ（ｔｈｄ）２］（ｔｈｄはＣ１１Ｈ１９Ｏ２）および［Ｇｅ（ＥＴＯ）４］（ＥＴＯはＯＣ２Ｈ５）を約５〜５．５：３のモル比で混合するステップと、該混合物を、ブチルエーテルおよびテトラヒドロフランからなる溶媒の群から選択される溶媒とイソプロパノールとテトラグリムとのモル比約８：２：１の混合溶媒中に溶解し、該前駆体溶液が０．１モル／リットル濃度のＰＧＯを有するようにするステップとを包含してもよい。
前記注入するステップは、前記前駆体溶液を前記ＭＯＣＶＤチャンバに付随する蒸発器に、該蒸発器へのフィードラインを約１５０℃〜２４５℃の温度に維持しながら、約１５０℃〜２４０℃の範囲の温度、０．０２ｍｌ／分〜０．２ｍｌ／分の速度で注入され、前駆体ガスを形成するステップを包含してもよい。
前記パターニングするステップは、化学機械研磨（ＣＭＰ）およびエッチングからなる手法の群から選択される手法によってパターニングするステップを包含してもよい。
前記ＰＧＯ薄膜を堆積するステップは、ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の温度範囲に維持するステップと、該ＭＯＣＶＤチャンバ中の圧力を約１トル〜１０トルに維持するステップと、該ＭＯＣＶＤチャンバ中の酸素分圧を約３０％〜５０％に維持するステップと、前記蒸発器の温度を約１８０℃〜２００℃の温度範囲に保持するステップと、該蒸発器の圧力を約３０トル〜５０トルの圧力に保持するステップと、約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を提供するステップと、該ＭＯＣＶＤチャンバパラメータを約１時間〜３時間の堆積時間のあいだ維持するステップとを含む、ステップと、該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップとを包含してもよい。
前記ＰＧＯ薄膜を堆積するステップは、ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力で、約２０％〜５０％の酸素分圧を有する雰囲気下で維持するステップを含み、蒸発器温度は約１８０℃〜２００℃、該蒸発器の圧力は約３０トル〜５０トル、前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分、堆積時間は約５分〜２０分である、ステップと、該ＰＧＯ上にＰＧＯの別の層を堆積するステップであって、堆積温度は約３８０℃〜４２０℃、チャンバ圧力は約５トル〜１０トル、該チャンバは、約３０％〜４０％の酸素分圧、約２００℃〜２４０℃の蒸発器温度、約０．１ｍｌ／分〜０．２ｍｌ／分の溶液送達速度、約１時間〜３時間の堆積時間で維持するステップと、該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップとを包含してもよい。
本発明による方法は、ＰＧＯ薄膜のエッチングが必要ないという点で格別の効果を有する。
本発明による方法は、強誘電体層がエッチングによる損傷を避けることができる。フィールド酸化物以外のパターニングされたＨｉｇｈ−ｋゲート酸化物上にＰＧＯが選択的に堆積されるので、アライメント問題もまた解決される。
本発明の方法は、集積プロセスを簡略化し、かつＰＧＯ ＭＦＩＳトランジスタ強誘電体メモリデバイスの特性を改善するために、ＺｒＯｘ（Ｘ＝０〜２）、ＨｆＯｘ（Ｘ＝０〜２）、ＴｉＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、およびその混合物を含むＨｉｇｈ−ｋゲート酸化物上にＣ軸Ｐｂ５Ｇｅ３Ｏ１１（ＰＧＯ）薄膜を選択的に堆積する手段を提供する。
本発明の方法は、金属、強誘電体、絶縁体、およびシリコン（ＭＦＩＳ）メモリデバイス製造のためにＨｉｇｈ−ｋゲート酸化物上に強誘電体ＰＧＯ薄膜を選択的に成長させる手段を提供する。本発明の方法を使用すると、強誘電体材料をエッチングする必要がない。その結果、強誘電体層がエッチングによって損傷することが避けられる。フィールド酸化物以外のパターニングされたＨｉｇｈ−ｋゲート酸化物上にＰＧＯが選択的に堆積されるので、アライメント問題もまた解決される。
Ｐ型シリコンウェハがＰＧＯ ＭＦＩＳデバイスのための基板として使用される。本発明の方法は、ＳｉＯ２膜を上に堆積されるシリコンウェハ（好ましくは、Ｓｉ（１００）ウェハ）を提供するステップを含む。約３．５ｎｍ〜１０ｎｍの厚さを有するＨｆまたはＨｆＯ２／Ｈｆの層などのＨｉｇｈ−ｋ材料のゲート酸化物がＳｉＯ２膜上に堆積される。ＨｆまたはＨｆＯ２／Ｈｆ膜は、化学機械研磨（ＣＭＰ）またはエッチングを使用してパターニングされる。得られた構造体は、第１のアニーリングステップにおいて、形成ガス中約４００℃〜４５０℃で約１分〜４０分のあいだアニーリングされる。
金属酸化物有機化学気相堆積（ＭＯＣＶＤ）チャンバが、Ｈｉｇｈ−ｋ酸化物上にＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜を選択的に堆積するために使用される。ここでその構造体はいくらか露出したＳｉＯ２上にＰＧＯが堆積しないようにマスキングされる。再度、構造体は、第２のアニーリングステップにおいて、約５００℃〜５６０℃の温度で５分〜３０分のあいだアニーリングされる。
選択的ＭＯＣＶＤプロセスは、約５〜５．５：３のモル比で［Ｐｂ（ｔｈｄ）２］および［Ｇｅ（ＥＴＯ）４］を用意するステップを含む。［Ｐｂ（ｔｈｄ）２］および［Ｇｅ（ＥＴＯ）４］は、モル比約８：２：１のブチルエーテルまたはテトラヒドロフラン、イソプロパノールおよびテトラグリムの混合溶媒中に溶解される。ｔｈｄはＣ１１Ｈ１９Ｏ２であり、ＥＴＯはＯＣ２Ｈ５である。前駆体溶液は、０．１モル／リットル濃度のＰＧＯを有する。溶液は、約１５０℃〜２４０℃の範囲の温度でポンプによって０．０２ｍｌ／分〜０．２ｍｌ／分の速度で蒸発器に注入され、前駆体ガスを形成する。フィードラインは約１５０℃〜２４５℃の温度に維持された。Ｈｉｇｈ−ｋ誘電体材料上にＰＧＯ薄膜を形成するために以下の２つのプロセスが使用され得る。
プロセス１：Ｈｆ／ＨｆＯ２またはＨｆの基板を用意し、その後ＰＧＯの堆積を行う。ＭＯＣＶＤチャンバパラメータは、堆積プロセス中維持される。そのパラメータは、本発明の方法のこの実施形態において、約５００℃〜５６０℃の堆積温度および約１トル〜１０トルの堆積圧力であり、堆積チャンバ中で維持される。チャンバは、約３０％〜５０％の酸素分圧、約１８０℃〜２００℃の蒸発器温度、約３０トル〜５０トルの蒸発器圧力、および約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を有する。これらは、所望の膜厚に依存して、約１時間〜３時間の堆積時間のあいだ維持される。得られた構造体は、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングされる。この結果、約５０ｎｍ〜１０００ｎｍの厚さを有するＰＧＯ薄膜が生成される。
プロセス２：２ステップ堆積プロセスが本発明の方法のこの実施形態に対して使用される。第１のステップにおいて、ＰＧＯの選択的シード層が、約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力、約２０％〜５０％の酸素分圧を有する雰囲気下でＨｆまたはＨｆＯｘ（ｘ＝０〜２）／Ｈｆ層上に堆積される。蒸発器温度は約１８０℃〜２００℃であり、圧力は約３０トル〜５０トルである。前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分であり、堆積時間は約５分〜２０分の範囲である。この結果、約１０ｎｍ〜３０ｎｍの厚さを有するＰＧＯ膜が生成される。
堆積プロセスの第２のステップは、このプロセスの第１のステップにおいて形成されたＰＧＯシード層上にＰＧＯを選択的に堆積するステップを含む。ここで、堆積温度は３８０℃〜４２０℃であり、チャンバ圧力は約５トル〜１０トルである。チャンバは、所望の膜圧に依存して、酸素分圧が約３０％〜４０％、蒸発器温度が約２００℃〜２４０℃、および溶液送達速度が約０．１ｍｌ／分〜０．２ｍｌ／分、堆積時間が約１時間〜３時間で維持される。構造体は、第２のアニーリングステップにおいて、酸素雰囲気下、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだアニーリングされる。この結果、約５０ｎｍ〜１０００ｎｍの厚さを有するＰＧＯ薄膜が生成される。
（実験結果）
膜の位相をＸ線回折を使用して同定した。微細構造を顕微鏡によって測定した。
図１は、テストウェハのＨｆＯ２ゲート酸化物上に堆積されたＰＧＯ薄膜のＸ線パターンを図示し、極度に高いＣ軸方向性を有するＰＧＯ薄膜が存在することを実証する。図２は、パターニングされたＨｆＯｘ（ｘ＝０〜２）デバイスウェハ上に選択的に堆積されたＰＧＯ薄膜のＸ線パターンを図示し、パターニングされたＨｆＯｘ（ｘ＝０〜２）デバイスウェハ上に選択的に堆積された薄膜がＣ軸方向ＰＧＯ薄膜であることを確認する。
図３および４は、ＨｆＯ２上のＰＧＯ薄膜の選択的堆積を示すマイクロ写真を図示する。これらの図は、ＰＧＯ薄膜がＳｉＯ２以外のＨｆＯｘ（ｘ＝０〜２）ゲート酸化物上に選択的に堆積されたことを確認する。
このように、Ｈｉｇｈ−ｋゲート酸化物上のＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜のＭＯＣＶＤ選択的堆積のための方法が開示された。本発明の方法は、ＰＧＯ薄膜のエッチングが必要ないという点で格別の効果を有する。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
（要約）
Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法は、シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層をシリコン基板上に形成するステップを含む、ステップと、Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、基板を第１のアニーリングステップにおいてアニーリングするステップと、基板をＭＯＣＶＤチャンバ中に配置するステップと、ＰＧＯ前駆体をＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップとを含む。
本発明の方法によるテストウェハのＨｆＯ２ゲート酸化物上に堆積されたＰＧＯ薄膜のＸ線パターンを示す図である。 パターンニングされたＨｆＯ２デバイスウェハ上に選択的に堆積されたＰＧＯ薄膜のＸ線パターンを示す図である。 ＨｆＯ２上に堆積された第１のＰＧＯ薄膜の選択的堆積のマイクロ写真である。 ＨｆＯ２上に堆積された第２のＰＧＯ薄膜の選択的堆積のマイクロ写真である。

Claims (12)

  1. Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法であって、
    シリコン基板を用意するステップであって、Ｈｉｇｈ−ｋゲート酸化物層を該シリコン基板上に形成するステップを含む、ステップと、
    該Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、
    該基板を第１のアニーリングステップにおいてアニーリングするステップと、
    該基板をＭＯＣＶＤチャンバ中に配置するステップと、
    ＰＧＯ前駆体を該ＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、
    該Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップと
    を包含する、方法。
  2. ［Ｐｂ（ｔｈｄ）２］（ｔｈｄはＣ１１Ｈ１９Ｏ２）および［Ｇｅ（ＥＴＯ）４］（ＥＴＯはＯＣ２Ｈ５）を約５〜５．５：３のモル比で混合することによって前駆体溶液を用意するステップと、
    該混合物を、ブチルエーテルおよびテトラヒドロフランからなる溶媒の群から選択される溶媒とイソプロパノールとテトラグリムとのモル比約８：２：１の混合溶媒中に溶解し、該前駆体溶液が０．１モル／リットル濃度のＰＧＯを有するようにするステップと
    を包含する、請求項１に記載の方法。
  3. 前記注入するステップは、前記前駆体溶液を前記ＭＯＣＶＤチャンバに付随する蒸発器に、該蒸発器へのフィードラインを約１５０℃〜２４５℃の温度に維持しながら、約１５０℃〜２４０℃の範囲の温度、０．０２ｍｌ／分〜０．２ｍｌ／分の速度で注入され、前駆体ガスを形成するステップを包含する、請求項２に記載の方法。
  4. 前記パターニングするステップは、化学機械研磨（ＣＭＰ）およびエッチングからなる手法の群から選択される手法によってパターニングするステップを包含する、請求項１に記載の方法。
  5. 前記ＰＧＯ薄膜を堆積するステップは、
    ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の温度範囲に維持するステップと、該ＭＯＣＶＤチャンバ中の圧力を約１トル〜１０トルに維持するステップと、該ＭＯＣＶＤチャンバ中の酸素分圧を約３０％〜５０％に維持するステップと、前記蒸発器の温度を約１８０℃〜２００℃の温度範囲に保持するステップと、該蒸発器の圧力を約３０トル〜５０トルの圧力に保持するステップと、約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を提供するステップと、該ＭＯＣＶＤチャンバパラメータを約１時間〜３時間の堆積時間のあいだ維持するステップとを含む、ステップと、
    該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップと
    を包含する、請求項１に記載の方法。
  6. 前記ＰＧＯ薄膜を堆積するステップは、
    ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力で、約２０％〜５０％の酸素分圧を有する雰囲気下で維持するステップを含み、蒸発器温度は約１８０℃〜２００℃、該蒸発器の圧力は約３０トル〜５０トル、前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分、堆積時間は約５分〜２０分である、ステップと、
    該ＰＧＯ上にＰＧＯの別の層を堆積するステップであって、堆積温度は約３８０℃〜４２０℃、チャンバ圧力は約５トル〜１０トル、該チャンバは、約３０％〜４０％の酸素分圧、約２００℃〜２４０℃の蒸発器温度、約０．１ｍｌ／分〜０．２ｍｌ／分の溶液送達速度、約１時間〜３時間の堆積時間で維持するステップと、
    該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップと
    を包含する、請求項１に記載の方法。
  7. Ｈｉｇｈ−ｋ誘電体上にＰＧＯ薄膜を形成する方法であって、
    シリコン基板を用意するステップであって、該シリコン基板上にシリコン二酸化物層を形成するステップとＨｉｇｈ−ｋゲート酸化物層を該シリコン二酸化物上に形成するステップを含む、ステップと、
    該Ｈｉｇｈ−ｋゲート酸化物をパターニングするステップと、
    該基板を第１のアニーリングステップにおいて約４００℃〜４５０℃の範囲の温度で約０分〜４０分のあいだアニーリングするステップと、
    該基板をＭＯＣＶＤチャンバ中に配置するステップと、
    ＰＧＯ前駆体を用意するステップと、
    該ＰＧＯ前駆体を該ＭＯＣＶＤチャンバ中に注入することによってＰＧＯ薄膜を堆積するステップと、
    該Ｈｉｇｈ−ｋゲート酸化物上にＰＧＯ薄膜を有する構造体を第２のアニーリングステップにおいてアニーリングするステップと
    を包含する、方法。
  8. 前記前駆体溶液を用意するステップは、
    ［Ｐｂ（ｔｈｄ）２］（ｔｈｄはＣ１１Ｈ１９Ｏ２）および［Ｇｅ（ＥＴＯ）４］（ＥＴＯはＯＣ２Ｈ５）を約５〜５．５：３のモル比で混合するステップと、
    該混合物を、ブチルエーテルおよびテトラヒドロフランからなる溶媒の群から選択される溶媒とイソプロパノールとテトラグリムとのモル比約８：２：１の混合溶媒中に溶解し、該前駆体溶液が０．１モル／リットル濃度のＰＧＯを有するようにするステップと
    を包含する、請求項７に記載の方法。
  9. 前記注入するステップは、前記前駆体溶液を前記ＭＯＣＶＤチャンバに付随する蒸発器に、該蒸発器へのフィードラインを約１５０℃〜２４５℃の温度に維持しながら、約１５０℃〜２４０℃の範囲の温度、０．０２ｍｌ／分〜０．２ｍｌ／分の速度で注入され、前駆体ガスを形成するステップを包含する、請求項８に記載の方法。
  10. 前記パターニングするステップは、化学機械研磨（ＣＭＰ）およびエッチングからなる手法の群から選択される手法によってパターニングするステップを包含する、請求項７に記載の方法。
  11. 前記ＰＧＯ薄膜を堆積するステップは、
    ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の温度範囲に維持するステップと、該ＭＯＣＶＤチャンバ中の圧力を約１トル〜１０トルに維持するステップと、該ＭＯＣＶＤチャンバ中の酸素分圧を約３０％〜５０％に維持するステップと、前記蒸発器の温度を約１８０℃〜２００℃の温度範囲に保持するステップと、該蒸発器の圧力を約３０トル〜５０トルの圧力に保持するステップと、約０．０２ｍｌ／分〜０．２ｍｌ／分の前駆体溶液送達速度を提供するステップと、該ＭＯＣＶＤチャンバパラメータを約１時間〜３時間の堆積時間のあいだ維持するステップとを含む、ステップと、
    該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップと
    を包含する、請求項７に記載の方法。
  12. 前記ＰＧＯ薄膜を堆積するステップは、
    ＭＯＣＶＤチャンバパラメータを維持するステップであって、該ＭＯＣＶＤチャンバパラメータを維持するステップは、該ＭＯＣＶＤチャンバ中の温度を約５００℃〜５６０℃の堆積温度、約１トル〜１０トルの圧力で、約２０％〜５０％の酸素分圧を有する雰囲気下で維持するステップを含み、蒸発器温度は約１８０℃〜２００℃、該蒸発器の圧力は約３０トル〜５０トル、前駆体溶液送達速度は約０．０２ｍｌ／分〜０．１ｍｌ／分、堆積時間は約５分〜２０分である、ステップと、
    該ＰＧＯ上にＰＧＯの別の層を堆積するステップであって、堆積温度は約３８０℃〜４２０℃、チャンバ圧力は約５トル〜１０トル、該チャンバは、約３０％〜４０％の酸素分圧、約２００℃〜２４０℃の蒸発器温度、約０．１ｍｌ／分〜０．２ｍｌ／分の溶液送達速度、約１時間〜３時間の堆積時間で維持するステップと、
    該構造体を、第２のアニーリングステップにおいて、約５００℃〜５６０℃の範囲の温度で約５分〜３０分のあいだ酸素雰囲気下でアニーリングするステップと
    を包含する、請求項７に記載の方法。
JP2004158376A 2003-06-25 2004-05-27 Ｈｉｇｈ−ｋゲート酸化物上のＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜のＭＯＣＶＤ選択的堆積 Pending JP2005019976A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/606,057 US6794198B1 (en) 2003-06-25 2003-06-25 MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides

Publications (1)

Publication Number Publication Date
JP2005019976A true JP2005019976A (ja) 2005-01-20

Family

ID=32991127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004158376A Pending JP2005019976A (ja) 2003-06-25 2004-05-27 Ｈｉｇｈ−ｋゲート酸化物上のＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜のＭＯＣＶＤ選択的堆積

Country Status (2)

Country Link
US (1) US6794198B1 (ja)
JP (1) JP2005019976A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
RU2606780C1 (ru) * 2015-06-09 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US6410343B1 (en) * 1999-04-28 2002-06-25 Sharp Laboratories Of America, Inc. C-axis oriented lead germanate film and deposition method
US6190925B1 (en) 1999-04-28 2001-02-20 Sharp Laboratories Of America, Inc. Epitaxially grown lead germanate film and deposition method
US6281022B1 (en) * 1999-04-28 2001-08-28 Sharp Laboratories Of America, Inc. Multi-phase lead germanate film deposition method
US6372034B1 (en) * 2000-10-12 2002-04-16 Sharp Laboratories Of America, Inc. PGO solutions for the preparation of PGO thin films via spin coating
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides

Also Published As

Publication number Publication date
US6794198B1 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
US7153708B2 (en) Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US6270568B1 (en) Method for fabricating a semiconductor structure with reduced leakage current density
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
JP6539900B2 (ja) 強誘電体デバイス及びその製造方法
CN113140449B (zh) 基于铁电材料的半导体掺杂方法
US20120075767A1 (en) Method for Producing a Metal-Insulator-Metal Capacitor for Use in Semiconductor Devices
JP2001007103A (ja) エピタキシャルに成長した鉛ゲルマネート膜およびその堆積方法
US6825519B2 (en) Selectively deposited PGO thin film and method for forming same
JP2005019976A (ja) Ｈｉｇｈ−ｋゲート酸化物上のＣ軸方向Ｐｂ５Ｇｅ３Ｏ１１薄膜のＭＯＣＶＤ選択的堆積
US7157111B2 (en) MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US7531207B2 (en) MOCVD PGO thin films deposited on indium oxide for feram applications
KR100309817B1 (ko) 비휘발성 메모리 소자의 캐패시터 제조 방법
EP1308993A2 (en) High-K gate oxides with buffer layers of titanium for mfos single transistor memory applications
US7329548B2 (en) Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor
JP2003168684A (ja) 半導体素子の誘電膜形成方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100925028B1 (ko) 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법
US20090039413A1 (en) Method to form uniform tunnel oxide for flash devices and the resulting structures
Li et al. Selective Deposition of C-axis Oriented Pb5Ge3O11 on the Patterned High k Gate Oxide by MOCVD Processes
KR20010065670A (ko) 플레쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210