JP2005017941A

JP2005017941A - Method for driving electrooptical device, electrooptical device, and electronic equipment

Info

Publication number: JP2005017941A
Application number: JP2003185618A
Authority: JP
Inventors: Hirotaka Kawada; 浩孝川田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-06-27
Filing date: 2003-06-27
Publication date: 2005-01-20

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for driving an electrooptical device that can improve display quality by preventing a display decrease due to a reverse tilt domain, compensating a feedthrough voltage, and eliminating a flicker, the electrooptical device, and electronic equipment. <P>SOLUTION: The conductivity type of pixel transistors is a P type. Then a voltage which is higher than the center value of image signals VD1, VD2, ..., VDm is supplied to the counter electrode of a liquid crystal display device. Further, a 2nd auxiliary voltage which has a lower voltage level than a reference voltage is supplied to the 2nd electrode of an auxiliary capacity element through a capacity wire. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動方法、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
従来、電気光学装置としての液晶表示装置の一つに、薄膜トランジスタ（ｔｈｉｎｆｉｌｍｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」という。）で構成された画素トランジスタを各画素に備えたアクティブマトリクス型液晶表示装置がある。
【０００３】
この種のアクティブマトリクス型液晶表示装置においては、液晶に印加される電圧を一定時間毎に反転させて焼き付きを押さえる交流駆動が必要である。一般的によく知られるように、アクティブマトリクス型液晶表示装置の交流駆動には、１フィールド毎に反転させるフィールド反転（フレーム反転、Ｖ反転）、１信号線毎に反転させ、１フィールド毎に極性を入れ替えるソース反転（Ｓ反転）、１走査線毎に反転させ、１フィールド毎に極性を入れ替えるライン反転（Ｈ反転）、ソース反転とライン反転を組み合わせたドット反転がある。また、各液晶容量素子の対向電極に供給する対向電極電圧の極性を、所定の期間に例えば１フィールド毎に反転させるようにした、所謂、コモン反転方式の液晶表示装置の駆動方法が知られている。以下、図１６及び図１７に従ってコモン反転方式の液晶表示装置の駆動方法について説明する。
【０００４】
図１６は、アクティブマトリクス型液晶表示装置の表示パネル部に形成された画素の概略構成図である。画素９０は導電型がＮ型の画素トランジスタ９１が走査線９２に供給されるＨレベルの走査信号に応じてオン状態になることで、画像信号線９３を介して液晶容量素子９４の画素電極９４ａに画像信号が供給される。
【０００５】
図１７は、画素９０の概略断面図である。液晶容量素子９４は、画素電極９４ａと該画素電極９４ａに対向する位置に形成された対向電極９６との間に封入された液晶９５を備えている。そして、画素９０は、前記画素信号によって画素電極９４ａと対向電極９６との間の電場が制御されることで、液晶９５の液晶分子の配向が制御される。この結果、画素９０の階調が制御される。
【０００６】
このように構成された従来の液晶表示装置において、前記対向電極９６に供給する対向電極電圧を、例えば、１フレーム毎に正極の電圧及び負極の電圧を交互に反転して供給することで交流駆動させるようにしたものがコモン反転方式の液晶表示装置である。コモン反転方式で駆動させることで、焼き付けやフリッカを抑制することができる。
【０００７】
ところで、アクティブマトリクス型液晶表示装置においては、各画素トランジスタ９１のゲート酸化膜に生じる寄生容量による電圧（以下、この電圧をフィールドスルー電圧という）によって供給される画像信号の電圧レベルが低下する。この画像信号の電圧レベルの低下は、走査信号がＨレベルからＬレベルになって画素トランジスタ９１がオフになったときに生じる。そこで、対向電極９６に印加する対向電極電圧を前記画像信号の中心電圧よりもフィールドスルー電圧分だけ下げることで画像信号の電圧レベルの低下を抑制するようにしたものが知られている。
【０００８】
しかし、前記のように対向電極９６に印加する対向電極電圧を下げると、画素電極９４ａと対向電極９６との間に生じる電場（これを縦方向の電場という）の強度が画像信号線９３に供給される画素信号による画素電極９４ａと画像信号線９３との間に生じる電場（これを横方向の電場という）の強度より相対的に小さくなる。
【０００９】
その結果、図１６に示すように、液晶９０の画像信号線９３近傍に位置する領域ＺＲ内の液晶９５の液晶分子は、横方向の電場Ｅｔによって画素内部の液晶分子の配向とは異なった方向（リバースティルト）に配列する。そして、画素内部の通常の配向（ノーマルティルト）と前記リバースティルトとの境界には縦方向の電場Ｅｖによって制御されない境界線が発生する（リバースティルトディスクリネーションライン：ＲＴＤ）。このリバースティルトの液晶分子は表示パターンが変化してもすぐには応答せず、数秒前の表示パターンを表示する。この結果、残像が発生してしまい、表示品位の劣化を招いていた。
【００１０】
そこで、画像信号の中心電圧よりも対向電極電圧を高くすることで、縦方向の電場Ｅｖの強度を横方向の電場Ｅｔの強度より相対的に高く設定するようにした液晶表示装置の駆動方法が提案されている（例えば、特許文献１参照）。このようにすることで、リバースティルトの液晶分子を表示パターンに応じて早く応答させる（緩和時間を短縮させる）ようにすることができるため、残像の発生を抑制することができる。
【００１１】
【特許文献１】
特開平９−１４６０７０号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の駆動方法を採用した場合、フィールドスルー電圧を補正することができなくなり、焼き付けやフリッカが発生してしまう。また、上記特許文献１では、フリッカの発生を抑制するために、１走査線毎に画像信号の極性を反転させた画像信号を印加する方法が開示されている。しかしながら、前記したように、画像信号の平均電圧よりも前記対向電極電圧を高くしているので、フリッカの発生を本質的に無くすことはできない。
【００１３】
そこで、本発明は、このような従来の問題点に鑑みてなされたもので、その目的は、焼き付けやフリッカを抑制するとともに残像の発生を抑制することのできる電気光学装置の駆動方法、電気光学装置および電子機器を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子が設けられてなる電気光学装置の駆動方法において、前記ゲートトランジスタの導電型はＰ型であり、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を前記第１電極に供給し、可変信号を前記第２電極に供給して前記電気光学素子を交流駆動し、前記第２電極に供給される前記可変信号の中心値が、前記第１電極に供給される前記データ信号の中心値より高いレベルにオフセットされている。
【００１５】
これによれば、第２電極に供給する可変信号を、データ信号の中心値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、ゲートトランジスタがＰ型であるためトランジスタがオンからオフされる際のフィールドスルー電圧による第１電極が電位上昇し、第２電極との間の電場がフィールド毎に非対称になることを防ぐことができる。
【００１６】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子、及び、第１端子及び第２端子を有する補助容量素子が設けられてなる電気光学装置の駆動方法において、前記ゲートトランジスタの導電型はＮ型であり、前記画素に設けた前記補助容量素子の前記第２端子を、該画素に接続された走査線の次に選択される走査線に接続し、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を前記第１電極及び前記第１端子に供給し、前記データ信号の中心値より高いレベルにオフセットした電位を前記第２電極に供給して前記電気光学素子を交流駆動し、前記ゲートトランジスタをオンさせる走査信号を、そのオンさせるためのオン信号レベルを出力する前の一定期間に、前記ゲートトランジスタをオフさせるためのオフ信号レベルより低い信号レベルを生成し前記走査線に供給させるようにした。
【００１７】
これによれば、第２電極に供給する電位を、データ信号の中心値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、ゲートトランジスタをオンさせる走査信号を、そのオンさせるためのオン信号レベルを出力する前の一定期間に、前記ゲートトランジスタをオフさせるオフ信号レベルより低い信号レベルの制御信号を生成し走査線に出力したことから、トランジスタがオンからオフされる際のフィールドスルー電圧による第１電極の電位の電圧降下が補償される。
【００１８】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子、及び、第１端子及び第２端子を有する補助容量素子が設けられてなる電気光学装置の駆動方法において、前記ゲートトランジスタの導電型はＰ型であり、前記画素に設けた前記補助容量素子の前記第２端子を、該画素に接続された走査線の次に選択される走査線に接続し、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を前記第１電極及び前記第１端子に供給し、前記データ信号の中心値より高いレベルにオフセットした電位を前記第２電極に供給して前記電気光学素子を交流駆動し、前記ゲートトランジスタをオンさせる走査信号を、そのオンさせるためのオン信号レベルを出力する前の一定期間に、前記ゲートトランジスタをオフさせるためのオフ信号レベルより低くかつ前記ゲートトランジスタがオンしない信号レベルを生成し前記走査線に供給させるようにした。
【００１９】
これによれば、第２電極に供給する電位を、データ信号の中心値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、ゲートトランジスタをオンさせる走査信号を、そのオンさせるためのオン信号レベルを出力する前の一定期間に、前記ゲートトランジスタをオフさせるオフ信号レベルより低くかつゲートトランジスタがオンしない信号レベルの制御信号を生成し走査線に出力したことから、トランジスタがオンからオフされる際のフィールドスルー電圧に付加して第１電極の電位を上昇させることができる。
【００２０】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子、及び、第１端子及び第２端子を有する補助容量素子が設けられてなる電気光学装置の駆動方法において、前記ゲートトランジスタの導電型はＮ型であり、前記画素に設けた前記補助容量素子の前記第２端子を、該画素に接続された走査線の前に選択される走査線に接続し、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を供給し、前記データ信号の中心値より高いレベルにオフセットした電位を前記第２電極に供給して前記電気光学素子を交流駆動し、前記ゲートトランジスタをオンさせる走査信号を、そのオンさせるためのオン信号レベルを出力した後の一定期間に、前記ゲートトランジスタをオフさせるためのオフ信号レベルより低い信号レベルを生成し前記走査線に供給させるようにした。
【００２１】
これによれば、第２電極に供給する電位を、データ信号の中心値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、ゲートトランジスタをオンさせる走査信号を、そのオンさせるためのオン信号レベルを出力した後の一定期間に、前記ゲートトランジスタをオフさせるオフ信号レベルより低い信号レベルの制御信号を生成し走査線に出力したことから、トランジスタがオンからオフされる際のフィールドスルー電圧による第１電極の電位の電圧降下が補償される。
【００２２】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子、及び、第１端子及び第２端子を有する補助容量素子が設けられてなる電気光学装置の駆動方法において、前記ゲートトランジスタの導電型はＰ型であり、前記画素に設けた前記補助容量素子の前記第２端子を、該画素に接続された走査線の前に選択される走査線に接続し、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を前記第１電極及び前記第１端子に供給し、前記データ信号の中心値より高いレベルにオフセットした電位を前記第２電極に供給して前記電気光学素子を交流駆動し、前記ゲートトランジスタをオンさせる走査信号を、そのオンさせるためのオン信号レベルを出力した後の一定期間に、前記ゲートトランジスタをオフさせるためのオフ信号レベルより低くかつ前記ゲートトランジスタがオンしない信号レベルを生成し前記走査線に供給させるようにした。
【００２３】
これによれば、第２電極に供給する電位を、データ信号の中心値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、ゲートトランジスタをオンさせる走査信号を、そのオンさせるためのオン信号レベルを出力した後の一定期間に、前記ゲートトランジスタをオフさせるオフ信号レベルより低くかつゲートトランジスタがオンしない信号レベルの制御信号を生成し走査線に出力したことから、トランジスタがオンからオフされる際のフィールドスルー電圧に付加して第１電極の電位を上昇させることができる。
【００２４】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子、及び、第１端子及び第２端子を有する補助容量素子が設けられてなる電気光学装置の駆動方法において、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を前記第１電極及び前記第１端子に供給し、前記データ信号の中心値より高いレベルにオフセットした電位を前記第２電極に供給して前記電気光学素子を交流駆動し、前記第２端子に、該画素に接続される走査線に前記ゲートトランジスタをオンさせるためのオン信号レベルを出力する前からオフさせるためのオフ信号レベルを出力した後までの期間、それ以外の保持期間より低い電位レベルを供給させるようにした。
【００２５】
これによれば、第２電極に供給する可変信号を、データ信号の平均値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、第２端子に対して、少なくとも画素にオン信号レベルの走査信号が出力されている間に、保持期間より低い電位レベルの制御信号を出力させたことから、トランジスタがオンからオフされる際のフィールドスルー電圧による第１電極の電位の電圧降下が補償される。
【００２６】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子、及び、第１端子及び第２端子を有する補助容量素子が設けられてなる電気光学装置の駆動方法において、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を前記第１電極及び前記第１端子に供給し、可変信号を前記第２電極に供給して前記電気光学素子を交流駆動し、前記第２電極に供給される前記可変信号の中心値が前記第１電極及び前記第１端子に供給される前記データ信号の中心値より高いレベルにオフセットされ、前記第２端子は前記可変信号と同期して、前記可変信号と同じ電位変動幅の電位レベルが供給され、更に前記第２端子に、該画素に接続される走査線に前記ゲートトランジスタをオンさせるためのオン信号レベルを出力する前からオフさせるためのオフ信号レベルを出力した後までの期間、それ以外の保持期間より低い電位レベルを供給させるようにした。
【００２７】
これによれば、第２電極に供給する可変信号を、データ信号の平均値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、コモン振り駆動を行うことで、データ信号の振幅を小さくすることができる。また、第２端子に対して、少なくとも画素にオン信号レベルの走査信号が出力されている間に、保持期間より低い電位レベルの制御信号を出力させたことから、トランジスタがオンからオフされる際のフィールドスルー電圧による第１電極の電位の電圧降下が補償される。
【００２８】
本発明の電気光学装置は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子、及び、第１端子及び第２端子を有する補助容量素子が設けられてなる電気光学装置において、前記ゲートトランジスタの導電型をＰ型にし、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を前記第１電極に供給し、可変信号を前記第２電極に供給して前記電気光学素子を交流駆動し、前記第２電極に供給される可変信号の中心値が、前記第１電極に供給される前記データ信号の中心値より高いレベルにオフセットさせて出力する交流信号生成回路を設けた。
【００２９】
これによれば、第２電極に供給する可変信号を、データ信号の中心値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、Ｐ型のトランジスタは走査信号がＬレベルからＨレベルでオフされることから、トランジスタがオンからオフされる際のフィールドスルー電圧による第１電極の電位の電圧降下が補償される。
【００３０】
本発明の電気光学装置は、複数の走査線と、複数の信号線と、前記複数の走査線と前記複数の信号線との各々の交差に対応する位置に配置された画素とを備え、前記画素にはゲートトランジスタ、第１電極及び第２電極を有する電気光学素子、及び、第１端子及び第２端子を有する補助容量素子が設けられてなる電気光学装置において、前記走査線を介して供給される走査信号に応じて前記ゲートトランジスタをオンさせて前記信号線からのデータ信号を前記第１電極に供給し、可変信号を前記第２電極に供給して前記電気光学素子を交流駆動し、前記第２電極に供給する前記可変信号の中心値を、前記データ信号の中心値より高いレベルにオフセットさせて出力する交流信号生成回路と、前記第２端子は前記可変信号と同期して、前記可変信号と同じ電位変動幅の電位レベルが供給され、前記第２端子に、該画素に接続される走査線に前記ゲートトランジスタをオンさせるためのオン信号レベルの走査信号が出力されている間に、前記ゲートトランジスタがオフしている保持期間に供給する信号レベルより低い信号レベルの制御信号を生成し出力する制御信号生成回路とを設けた。
【００３１】
これによれば、第２電極に供給する可変信号を、データ信号の平均値より高いレベルにオフセットさせたことから、第１電極と第２電極との方向に沿って生じる電場の強度を信号線と第１電極との方向に沿って生じる電場の強度より相対的に高めることができる。また、第２端子に対して、画素にオン信号レベルの走査信号が出力されている間に、ゲートトランジスタがオフしている保持期間に供給する信号レベルより低い信号レベルの制御信号を出力させたことから、トランジスタがオンからオフされる際のフィールドスルー電圧による第１電極の電位の電圧降下が補償される。
【００３２】
本発明の電子機器は、上記請求項に記載の電気光学装置の駆動方法を用いた。
これによれば、焼付けやフリッカの発生を抑制することができる表示品位の優れた電気光学装置の駆動方法を採用した電子機器を提供することができる。
【００３３】
本発明の電子機器は、上記請求項に記載の電気光学装置を備えた。
これによれば、焼付けやフリッカの発生を抑制することができる表示品位の優れた電気光学装置を備えた電子機器を提供することができる。
【００３４】
【発明の実施の形態】
以下、本発明を液晶表示装置に適用した各実施の形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る液晶表示装置の概略図である。図２は、液晶表示装置の断面を一部破断して示した図である。図３は、液晶表示装置の電気的構成を概略的に示したものである。図４は表示パネル部に形成される画素の等価回路である。図５は、走査信号、対向電極、画像データ及び画素電極の電位の各タイミングチャートである。
【００３５】
図１に示すように、液晶表示装置１０は、石英で構成された素子基板１１と対向基板１２とを備えている。素子基板１１と対向基板１２との間には、図２に示すように、液晶１３が図示しないスペーサを含むシール材１４によって一定の間隔を保って封入され、その封入された部分を表示パネル部Ｐとしている。また、素子基板１１上には図１に示すように外部回路から各種信号を入力するための入力端子Ｕなどが形成されている。
【００３６】
表示パネル部Ｐの上側の素子基板１１上には信号生成回路２３及び電圧制御回路ＶＣが備えられている。また、表示パネル部Ｐの左右両側の素子基板１１上には走査線駆動回路２１が備えられている。各走査線駆動回路２１は信号供給線２４を介して前記信号生成回路２３に接続されている。また、表示パネル部Ｐの下側の素子基板１１上には信号線駆動回路２２が備えられている。信号線駆動回路２２は信号供給線２５を介して前記信号生成回路２３に接続されている。
【００３７】
信号生成回路２３は、図３に示すように、前記入力端子Ｕを介して画像データ信号Ｄ及び同期信号ＳＹＮＣが入力される。そして、信号生成回路２３は、同期信号ＳＹＮＣに基づいて水平同期信号ＨＳＹＮＣを生成するとともに、その生成した水平同期信号ＨＳＹＮＣを前記信号供給線２４を介して各走査線駆動回路２１に供給する。
【００３８】
また、信号生成回路２３は、前記同期信号ＳＹＮＣに基づいて垂直同期信号ＶＳＹＮＣを生成するとともに、その生成した垂直同期信号ＶＳＹＮＣを前記信号供給線２５を介して信号線駆動回路２２に供給する。さらに、信号生成回路２３は、前記画像データ信号Ｄに基づいてデータ制御信号ＤＫを生成するとともに、その生成したデータ制御信号ＤＫを信号線駆動回路２２に供給する。
【００３９】
また、表示パネル部Ｐには、その行方向に沿って延びるｎ本の走査線Ｙ１，Ｙ２，…，Ｙｎが素子基板１１上に形成されている。さらに、表示パネル部Ｐには、その列方向に沿って延びるｍ本の信号線Ｘ１，Ｘ２，…，Ｘｍが素子基板１１上に形成されている。そして、表示パネル部Ｐには、前記走査線Ｙ１，Ｙ２，…，Ｙｎと前記信号線Ｘ１，Ｘ２，…，Ｘｍとの各々の交差に対応する位置に画素１６が配置されている。
【００４０】
図２は、画素１６の構造を示す断面図である。画素１６は、液晶１３を封入した素子基板１１に形成した画素電極２７と同画素電極２７と対向する対向基板１２に形成した対向電極２８を有している。各画素１６の画素電極２７にはそれぞれ対応する信号線Ｘ１，Ｘ２，…，Ｘｍから画像信号ＶＤ１，ＶＤ２，…，ＶＤｍが供給されるとともに、対向電極２８には、補償対向電極電圧＋Ｖｓｓ（又は−Ｖｓｓ）が供給される。各画素１６の画素電極２７の隣接した位置の素子基板１１上には画素トランジスタＱｄが形成されている。画素トランジスタＱｄは，薄膜トランジスタ（ＴＦＴ）であって、本実施形態では、導電型がＰ型のトランジスタで形成されている。
【００４１】
そして、各画素トランジスタＱｄのゲートは、それぞれ対応する行方向に形成された走査線Ｙ１，Ｙ２，…，Ｙｎに電気的に接続されている。各画素トランジスタＱｄのソースは、それぞれ対応する列方向に形成された信号線Ｘ１，Ｘ２，…，Ｘｍに電気的に接続され、ドレインはそれぞれ対応する画素電極２７と電気的に接続されている。
【００４２】
各画素１６は、前記走査線Ｙ１，Ｙ２，…，Ｙｎを介して前記走査線駆動回路２１に接続されている。また、各画素１６は、前記信号線Ｘ１，Ｘ２，…，Ｘｍを介して前記信号線駆動回路２２に接続されている。
【００４３】
前記走査線駆動回路２１は、信号生成回路２３から出力される前記水平同期信号ＨＳＹＮＣに基づいて、表示パネル部Ｐに延設された走査線Ｙ１，Ｙ２，…，Ｙｎを順次選択する。走査線駆動回路２１は、選択された各走査線Ｙ１，Ｙ２，…，Ｙｎにそれぞれ対応する走査信号ＳＣ１，ＳＣ２，…，ＳＣｎ（ｎは自然数）を出力する。図５（ａ）は、走査線Ｙ１，Ｙ２，…，Ｙｎのうち、第１の走査線Ｙ１に供給される走査信号ＳＣ１の出力波形である。本実施形態では、走査線駆動回路２１は、Ｌレベルの走査信号ＳＣ１を出力するとき、走査線上の画素１６を選択し、Ｈレベルの走査信号ＳＣ１を出力するとき、走査線上の画素１６を非選択するようになっている。
【００４４】
前記信号線駆動回路２２は、図３に示すように、信号生成回路２３から出力される前記垂直同期信号ＶＳＹＮＣに基づいて、表示パネル部Ｐに延設された信号線Ｘ１，Ｘ２，…，Ｘｍに対応する画像信号ＶＤ１，ＶＤ２，…，ＶＤｍ（ｍは自然数）をそれぞれ出力する。この画像信号ＶＤ１，ＶＤ２，…，ＶＤｍは信号線駆動回路２２において、信号生成回路２３から出力されたデータ制御信号ＤＫに基づいて生成された電圧信号である。そして、信号線駆動回路２２は、その生成された画像信号ＶＤ１，ＶＤ２，…，ＶＤｍをそれぞれ信号線Ｘ１，Ｘ２，…，Ｘｍを介して選択された走査線上の対応するそれぞれ画素１６に供給する。図５（ｃ）は、信号線Ｘ１，Ｘ２，…，Ｘｍのうち、第ｍの信号線Ｘｍに供給される画像信号ＶＤｍの出力波形の一例を示す。画像信号ＶＤｍは信号線Ｘｍに接続され、かつ、Ｌレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎで選択された画素１６に供給される。
【００４５】
電圧制御回路ＶＣは、対向電極２８に接続されている。電圧制御回路ＶＣには信号生成回路２３を介して同期信号ＳＹＮＣが入力され、その同期信号ＳＹＮＣに同期して正極の対向電極電圧＋Ｖｏ及び負極の対向電極電圧−Ｖｏを作成する。
【００４６】
また、電圧制御回路ＶＣは、前記画素トランジスタＱｄのフィールドスルー電圧Ｖｐに等しい正極の電圧値の補償電圧Ｖａを生成する。そして、電圧制御回路ＶＣは、その生成した補償電圧Ｖａを対向電極電圧＋Ｖｏ（−Ｖｏ）に合成する。そして、その合成した合成電圧＋Ｖｓｓ（＝Ｖｏ＋Ｖａ）を正極の補償対向電極電圧＋Ｖｓｓとする。また、合成した合成電圧−Ｖｓｓ（＝−Ｖｏ＋Ｖａ）を負極の補償対向電極電圧−Ｖｓｓとする。そして、この正極の補償対向電極電圧＋Ｖｓｓ及び負極の補償対向電極電圧−Ｖｓｓを対向電極２８に供給することになる。図５（ｂ）は補償対向電極電圧＋Ｖｓｓ，−Ｖｓｓの出力波形である。補償対向電極電圧＋Ｖｓｓ，−Ｖｓｓは、その平均電圧Ｖａｖが０［Ｖ］（画像信号の平均電圧）よりも補償電圧Ｖａだけ高い電圧レベルにオフセットされる。
【００４７】
そして、電圧制御回路ＶＣは、同期信号ＳＹＮＣに基づいて、１フレーム毎に正極の補償対向電極電圧＋Ｖｓｓと負極の補償対向電極電圧−Ｖｓｓを交互に対向電極２８に供給するようになっている。従って、各画素１６の対向電極２８の電位が正極側及び負極側に交互に変換することで、液晶表示装置１０はコモン反転方式で駆動されることになる。つまり、液晶表示装置１０は、各画素１６の画素電極２７と対向電極２８との間に正極の補償対向電極電圧＋Ｖｓｓと負極の補償対向電極電圧−Ｖｓｓとが交互に反転される交流信号（可変信号）を供給して前記液晶１３を交流駆動するコモン反転方式の液晶表示装置である。
【００４８】
次に、前記のように構成された液晶表示装置１０の画素１６の電気的構成について図４に従って説明する。尚、各画素１６の電気的構成は全て同じであるので、説明の便宜上、第１の走査線Ｙ１とｍ番目の信号線Ｘｍとの交差部に対応する位置に配置された画素１６の電気的構成についてのみ説明する。
【００４９】
図４に示すように、画素１６には、前記Ｐ型の画素トランジスタＱｄ、液晶容量素子４０、及び、前記液晶容量素子４０に並列に接続され同液晶容量素子４０のリークを低減するための容量素子である補助容量素子４１設けられている。画素トランジスタＱｄはスイッチング素子として機能するＴＦＴトランジスタである。液晶容量素子４０は画素電極２７、液晶１３及び対向電極２８とから構成される容量素子である。
【００５０】
画素トランジスタＱｄは、そのソースがｍ番目の信号線Ｘｍに接続されている。また、画素トランジスタＱｄのドレインは、画素電極２７と補助容量素子４１の第１の電極Ｅ１とに接続されている。尚、画素電極２７は各液晶１３毎、つまり、各画素１６毎に独立して形成されている。これに対して、対向電極２８は、全ての液晶１３、つまり、全ての画素１６に共通して形成されている。また、本実施形態においては、補助容量素子４１の第２の電極Ｅ２には対向電極電位が＋ＶｓｓではＶｋ１が、対向電極電位が−ＶｓｓではＶｋ２が対向電極２８に与える電位と同期して与えられる。ここで、
（＋Ｖｓｓ）−（−Ｖｓｓ）＝Ｖｋ１−Ｖｋ２
を満たしている。
【００５１】
画素トランジスタＱｄは、図５（ａ）に示すように、走査線駆動回路２１から走査線Ｙ１にＬレベルの走査信号ＳＣ１が出力されるとオンし、Ｈレベルの走査信号ＳＣ１が出力されるとオフされる。そして、画素トランジスタＱｄがオン（選択）されているとき、図５（ｃ）に示す信号線駆動回路２２から信号線Ｘｍに出力される画像信号ＶＤｍが、画素トランジスタＱｄを介して液晶容量素子４０の画素電極２７に供給される。一方、液晶容量素子４０の対向電極２８は、電圧制御回路ＶＣから正極の補償対向電極電圧＋Ｖｓｓ（＝Ｖｏ＋Ｖａ）と負極の補償対向電極電圧−Ｖｓｓ（＝−Ｖｏ＋Ｖａ）が１フレーム毎に交互に切換え供給される。従って、画素電極２７と対向電極２８間にかかる電位差は、画像信号ＶＤｍに相対した電位差となる。
【００５２】
この時、画素トランジスタＱｄがＰ型なので、ＬレベルからＨレベルに切り替わる走査信号ＳＣ１に基づいて同トランジスタＱｄがオン（選択）からオフ（非選択）されるとき、図５（ｄ）に示すように、画素電極２７の電位ＶＤＤｍは高電位側にフィールドスルー電圧Ｖｐ分だけ上昇する。
【００５３】
また、このとき、補償電圧Ｖａの電圧レベルが、フィールドスルー電圧Ｖｐの電圧レベルに等しいので対向電極２８に正極の補償対向電極電圧＋Ｖｓｓ及び負極の補償対向電極電圧−Ｖｓｓが平均電圧Ｖａｖを中心に交互に繰り返して供給することができる。従って、１フレーム毎、即ち、正極の補償対向電極電圧＋Ｖｓｓを供給したときと負極の補償対向電極電圧−Ｖｓｓを供給したときとの極性差を無くすことができる。この結果、正極の補償対向電極電圧＋Ｖｓｓを供給したときと負極の補償対向電極電圧−Ｖｓｓを供給したときとの極性差によるちらつきの発生を抑制することができる。
【００５４】
さらに、前記補償電圧Ｖａは正極の電圧レベルを有しているので、前記画素電極２７と対向電極２８との方向に沿って生じる電場（縦方向の電場）の強度を補償電圧Ｖａ分だけ高めることができる。従って、画素電極２７と対向電極２８との方向に沿って生じる電場（縦方向の電場）の強度を画像信号ＶＤ１，ＶＤ２，…，ＶＤｍによって生じる信号線Ｘ１，Ｘ２，…，Ｘｍと画素電極２７との方向に沿ってそれぞれ生じる電場（横方向の電場）の強度より補償電圧Ｖａ分だけそれぞれ相対的に高く設定することができる。このため、リバースティルト状態の液晶分子を表示パターンに応じて早く応答させる（緩和時間を短縮させる）ことができる。この結果、残像の発生を抑制することができる。
【００５５】
次に、このように構成された液晶表示装置１０の駆動方法を説明する。信号生成回路２３からの水平同期信号ＨＳＹＮＣのタイミングに基づいて、走査線駆動回路２１は走査線Ｙ１，Ｙ２，…，Ｙｎを順番に選択する。まず、走査線駆動回路２１からＬレベルの走査信号ＳＣ１が出力されると、第１の走査線Ｙ１に接続された全ての画素１６の画素トランジスタＱｄがオン状態になる。また、信号生成回路２３からの垂直同期信号ＶＳＹＮＣのタイミングに基づいて信号線駆動回路２２は信号線Ｘ１，Ｘ２，…，Ｘｍにそれぞれ画像信号ＶＤ１，ＶＤ２，…，ＶＤｍを供給する。さらに、電圧制御回路ＶＣは、正極の補償対向電極電圧＋Ｖｓｓ（＝Ｖｏ＋Ｖａ）を対向電極２８に供給する。
【００５６】
この結果、各液晶容量素子４０に封入された液晶１３の液晶分子が対応する画像信号ＶＤ１，ＶＤ２，…，ＶＤｍに応じて分極することで第１の走査線Ｙ１に接続された画素１６の階調が制御される。
【００５７】
続いて、走査線駆動回路２１からＨレベルの走査信号ＳＣ１が出力される。すると、走査線Ｙ１に接続された全ての画素１６の画素トランジスタＱｄがオフ状態になる。
【００５８】
これと同時に、水平同期信号ＨＳＹＮＣのタイミングに基づいて走査線駆動回路２１が次段の第２の走査線Ｙ２を選択する。そして、走査線駆動回路２１がＬレベルの走査信号ＳＣ２を出力すると、第２の走査線Ｙ２に接続された画素１６の全ての画素トランジスタＱｄがオン状態になる。また、垂直同期信号ＶＳＹＮＣのタイミングに基づいて信号線駆動回路２２が信号線Ｘ１，Ｘ２，…，Ｘｍに、前記と同様にして、画像信号ＶＤ１，ＶＤ２，…，ＶＤｍを供給する。この結果、各液晶容量素子４０に封入された液晶分子が対応する画像信号ＶＤ１，ＶＤ２，…，ＶＤｍに応じて分極することで第２の走査線Ｙ２に接続された画素１６の階調が制御される。
【００５９】
続いて、前記走査線駆動回路２１からＨレベルの走査信号ＳＣ２が出力される。すると、第２の走査線Ｙ２に接続された画素１６の全ての画素トランジスタＱｄがオフ状態になる。
【００６０】
以後、前記走査線駆動回路２１は、走査線Ｙ３〜Ｙｎを選択して、その選択された走査線に接続された各画素１６にそれぞれ画像信号ＶＤ１，ＶＤ２，…，ＶＤｍを供給する。その結果、液晶容量素子４０が、順次、対応する画像信号ＶＤ１，ＶＤ２，…，ＶＤｍに応じてその階調が制御される。このことによって、表示パネル部Ｐに画像信号ＶＤ１，ＶＤ２，…，ＶＤｍに応じた１フレームの画像が表示されることとなる。
【００６１】
１フレーム期間終了後、走査線駆動回路２１は信号生成回路２３から出力される水平同期信号ＨＳＹＮＣのタイミングに基づいて、再び、前記と同様に、走査線Ｙ１，Ｙ２，…，Ｙｎを選択する。そして、選択された走査線Ｙ１，Ｙ２，…，Ｙｎに接続された各画素１６に対して信号線駆動回路２２から信号線Ｘ１，Ｘ２，…，Ｘｍにそれぞれ画像信号ＶＤ１，ＶＤ２，…，ＶＤｍが供給される。このとき、前記電圧制御回路ＶＣは、負極の補償対向電極電圧−Ｖｓｓ（＝−Ｖｏ＋Ｖａ）が対向電極２８に供給されている。この結果、走査線Ｙ１，Ｙ２，…，Ｙｎに接続された各画素１６は前記フレーム期間と極性が反転した状態でその階調が制御され、１フレームの画像が表示パネル部Ｐに表示される。
【００６２】
以上のように、順次、走査線Ｙ１，Ｙ２，…，Ｙｎが順番に選択されるとともに、各画素１６に信号線駆動回路２２から画像信号ＶＤ１，ＶＤ２，…，ＶＤｍがそれぞれ供給されることで表示パネル部Ｐに画像信号ＶＤ１，ＶＤ２，…，ＶＤｍに応じた画像が表示される。
【００６３】
このようにすることで、フィールドスルー電圧を補正するとともに焼き付けやフリッカの発生を無くすことでその表示品位を向上することのできる液晶表示装置１０を駆動させることができる。
【００６４】
尚、特許請求の範囲に記載された電気光学装置、電気光学素子及びゲートトランジスタは、それぞれ、例えば、本実施形態における液晶表示装置１０、液晶容量素子４０及び画素トランジスタＱｄにそれぞれ対応している。また、特許請求の範囲に記載された第１電極及び第２電極はそれぞれ画素電極２７及び対向電極２８に対応している。さらに、特許請求の範囲に記載されたデータ信号及び交流信号生成回路は、それぞれ、例えば、本実施形態における画像信号ＶＤ１，ＶＤ２，…，ＶＤｍ及び電圧制御回路ＶＣに対応している。また、特許請求の範囲に記載された可変信号は、例えば、本実施形態における補償対向電極電圧＋Ｖｓｓ（又は−Ｖｓｓ）に対応している。
【００６５】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、画素トランジスタＱｄの導電型をＰ型にした。そして、フィールドスルー電圧Ｖｐに等しい電圧レベルを有する補償電圧Ｖａを加えた補償対向電極電圧＋Ｖｓｓ，−Ｖｓｓを対向電極２８に交互に供給するようにした。従って、１フレーム毎、即ち、正極の補償対向電極電圧＋Ｖｓｓを供給したときと負極の補償対向電極電圧−Ｖｓｓを供給したときとの極性差を無くすことができる。この結果、正極の補償対向電極電圧＋Ｖｓｓを供給したときと負極の補償対向電極電圧−Ｖｓｓを供給したときとの極性差による焼き付けやフリッカの発生を抑制することができる。
【００６６】
（２）前記実施形態では、電圧制御回路ＶＣは対向電極２８に供給する補償対向電極電圧＋Ｖｓｓ、−Ｖｓｓが画素トランジスタＱｄのフィールドスルー電圧Ｖｐと等しい正極の電圧レベルの補償電圧Ｖａを加えた合成電圧である。つまり、正極の補償対向電極電圧＋Ｖｓｓ（＝Ｖｏ＋Ｖａ）と負極の補償対向電極電圧−Ｖｓｓ（＝−Ｖｏ＋Ｖａ）の平均電圧Ｖａｖを、画像信号の平均電圧（０ボルト）よりも補償電圧Ｖａだけ高い電圧レベルにオフセットさせた。
【００６７】
従って、画素電極２７と対向電極２８との方向に沿って生じる電場（縦方向の電場）の強度を補償電圧Ｖａ分だけ高めることができる。従って、画素電極２７と対向電極２８との方向に沿って生じる電場（縦方向の電場）の強度を画像信号ＶＤ１，ＶＤ２，…，ＶＤｍによってそれぞれ信号線Ｘ１，Ｘ２，…，Ｘｍと画素電極２７との方向に沿って生じる電場（横方向の電場）の強度より補償電圧Ｖａ分だけそれぞれ相対的に高く設定することができる。この結果、リバースティルト状態の液晶分子を表示パターンに応じて早く応答させる（緩和時間を短縮させる）ことができ、残像の発生を抑制することができる。
【００６８】
また、上記実施例においては、コモン反転駆動の場合について言及したが、その他の反転駆動方法においては、対向電極電位を信号電位の中心値よりＶａだけ高く設定し常に一定にする。この場合においても上記効果を得られることは明白である。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図６〜図８に従って説明する。この第２実施形態において、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。図６は、本発明の第２実施形態に係る液晶表示装置を構成する表示パネル部Ｐの回路構成を示す回路図である。図７は、表示パネル部Ｐに形成される画素の等価回路である。図８は、本実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【００６９】
この第２実施形態の液晶表示装置５０の構成においては、図６及び図７に示すように、画素トランジスタＱｄの導電性がＮ型であること、補助容量素子４１の第２の電極Ｅ２を次段の走査線に接続したこと、及びｎ番目の走査線Ｙｎの後段にダミー走査線ＬＺが形成されていることが前記第１の実施形態と異なっている。
【００７０】
詳述すると、図６に示すように、本実施形態の表示パネル部Ｐのｎ番目の走査線Ｙｎの後段にはダミー走査線ＬＺが形成されている。ダミー走査線ＬＺは、走査線駆動回路２１ａに接続されている。また、ダミー走査線ＬＺにはｎ番目の走査線Ｙｎに接続された画素１６の補助容量素子４１の第２の電極Ｅ２が接続されている。ダミー走査線ＬＺには前記走査線駆動回路２１から出力されるダミー走査信号ＺＳＣが出力されるようになっている。
【００７１】
図７は、ｍ番目の信号線Ｘｍと、第１及び第２の走査線Ｙ１，Ｙ２に接続された画素１６の等価回路である。図７に示すように、各画素１６は、その導電型がＮ型である画素トランジスタＱｄと、液晶容量素子４０と、補助容量素子４１とを備えている。画素トランジスタＱｄはスイッチング素子として機能するトランジスタであって、ＴＦＴ（薄膜トランジスタ）で構成されている。
【００７２】
そして、第１の走査線Ｙ１に接続された画素１６の補助容量素子４１の第２の電極Ｅ２は、後段の第２の走査線Ｙ２に接続されている。第２の走査線Ｙ２に接続された画素１６の補助容量素子４１の第２の電極Ｅ２は後段の第３の走査線Ｙ３に接続されている。
【００７３】
このように、本実施形態の液晶表示装置５０においては、各走査線Ｙ１，Ｙ２，…，Ｙｎに接続された画素１６の補助容量素子４１の第２の電極Ｅ２を後段の走査線に接続する構成を成している。
【００７４】
また、本実施形態における走査線駆動回路２１ａは、その内部に第１の電圧供給回路Ｖ１を備えている。第１の電圧供給回路Ｖ１は、本実施形態では、Ｌレベルが低く、画素トランジスタＱｄのフィールドスルー電圧Ｖｐを補償しさらに電位を高くできるだけの第１の補助電圧Ｖｈ１を生成する。そして、走査線駆動回路２１ａは、図８に示すように、第１の走査線Ｙ１にＨレベルの第１の走査信号ＳＣ１を出力する前に、後段の第２の走査線Ｙ２にＬレベルより低い第１の補助電圧Ｖｈ１のレベルの第２の走査信号ＳＣ２を出力する。同様に、走査線駆動回路２１ａは、第２の走査線Ｙ２にＨレベルの第２の走査信号ＳＣ２を出力する前に、後段の第３の走査線Ｙ３にＬレベルより低い前記第１の補助電圧Ｖｈ１のレベルの第３の走査信号ＳＣ３を出力する。つまり、走査線駆動回路２１ａは、走査線Ｙ１，Ｙ２，…，Ｙｎに順次Ｈレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを出力する前に、後段の走査線にＬレベルより低い第１の補助電圧Ｖｈ１のレベルの走査信号を所定期間出力する。
【００７５】
また、走査線駆動回路２１ａは、ｎ番目の走査線ＹｎにＨレベルの走査信号ＳＣｎを出力する前に後段のダミー走査線ＬＺにＬレベルより低い第１の補助電圧Ｖｈ１のレベルのダミー走査信号ＺＳＣを出力する。
【００７６】
このように構成することで、図８に示すように、例えば、後段の第２の走査線Ｙ２に供給される走査信号ＳＣ２によって前段の第１の走査線Ｙ１に接続された画素１６の補助容量素子４１の第１の電極Ｅ１の電位ＶＤＤ１，ＶＤＤ２，…，ＶＤＤｍを第１の補助電圧Ｖｈ１分だけ下げることができる。また、走査線駆動回路２１ａは、前段の第１の走査線Ｙ１を介して第１の走査線Ｙ１に接続された画素１６の各画素トランジスタＱｄを全てオフ状態にするＬレベルの走査信号を出力するとき、後段の第２の走査線Ｙ２に選択のためのＨレベルの走査信号を供給する。従って、前段の第１の走査線Ｙ１に接続された画素１６の画素電極２９の電位はＬレベルの第１の走査信号ＳＣ１が供給されたことでフィールドスルー電圧Ｖｐ分だけ低下するが、後段の第２の走査線にＨレベルの走査信号ＳＣ２によって前段の第１の走査線Ｙ１に接続された画素１６の各画素電極２９の電位は上昇する。このとき、フィールドスルー電圧Ｖｐを補償する第１の補助電圧Ｖｈ１を供給すれば、前段の第１の走査線Ｙ１に接続された画素１６の各画素電極２９の電位は低下しない。このように、後段の走査線に供給される走査信号によって前段の第１の走査線Ｙ１に接続された画素１６の補助容量素子４１の第１の電極Ｅ１の電位ＶＤＤ１，ＶＤＤ２，…，ＶＤＤｍを第１の補助電圧Ｖｈ１分だけ下げる。そして、前段の走査線を介して画素トランジスタＱｄをオフ状態にするＬレベルの走査信号を出力するとき、走査線駆動回路２１ａは、後段の走査線に選択のためのＨレベルの走査信号を供給する。従って、前段の走査線に接続された画素１６の画素電極２９の電位はＬレベルの走査信号が供給されたことでフィールドスルー電圧Ｖｐ分だけ低下するが、後段の走査線にＨレベルの走査信号によって前段の画素１６の画素電極２９の電位は上昇する。このとき、フィールドスルー電圧Ｖｐより第１の補助電圧Ｖｈ１による補償分を大きくすれば、前段の画素１６の各画素電極２９の電位は低下しない。従って、フィールドスルー電圧Ｖｐを無くすことができる。この結果、焼き付けやフリッカの発生を抑制することができる。
【００７７】
さらに、電圧制御回路ＶＣからは画像信号電位の平均値より高い電圧が対向電極２８に供給されるようにする。このようにすることで、上記第１実施形態と同様に、リバースティルト状態の液晶分子を画像信号ＶＤ１，ＶＤ２，…，ＶＤｍに応じて早く応答させる（緩和時間を短縮させる）ことができる。その結果、残像の発生を抑制することができる。
【００７８】
以上のことから、フィールドスルー電圧Ｖｐを補正するとともに焼付けやフリッカの発生を無くすことでその表示品位を向上することのできる液晶表示装置を提供することができる。
【００７９】
尚、特許請求の範囲に記載された第１端子及び第２端子は、それぞれ、例えば、本実施形態における第１の電極Ｅ１及び第２の電極Ｅ２に対応している。さらに、特許請求の範囲に記載された制御信号生成回路は、例えば、本実施形態における第１の電圧供給回路Ｖ１に対応している。
【００８０】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、各走査線に接続された画素１６の補助容量素子４１の第２の電極Ｅ２を後段の走査線に接続する構成した。そして、走査線駆動回路２１は、画素トランジスタＱｄをオン状態にするＨレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを出力する前に、それぞれ次段の走査線にＬレベルより低い電位を有する第１の補助電圧Ｖｈ１を供給する。また、前段の走査線を介して画素トランジスタＱｄをオフ状態にするＬレベルの走査信号を出力され、後段の走査線にＨレベルの走査信号が供給された後、Ｌレベルの走査信号が供給されると、前段の画素１６の各画素電極２９の電位は第１の補助電圧Ｖｈ１が寄与する分だけ高くなる。このとき、第１の補助電圧Ｖｈ１が寄与する電圧変動をフィールドスルー電圧Ｖｐより高く設定することで、フィールドスルー電圧Ｖｐを無くすことができる。さらに、対向電極電位を画像信号電位の平均値より高く設定することができる。この結果、焼き付けやフリッカの発生を抑制することができるので、その表示品位を向上することのできる液晶表示装置を提供することができる。
（第３実施形態）
次に、本発明を具体化した第３実施形態を説明する。この第３実施形態の構成では前記第２実施形態の構成と比較して、画素トランジスタＱｄの導電性がＰ型であることが異なる。図９は、本実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。このタイミングチャートは図８と比較して走査信号ＳＣ１、ＳＣ２が異なる以外は同じであるが、電圧供給回路Ｖ１から供給される補助電圧Ｖｈ１の下限は、画素トランジスタＱｄがオンしないレベルであるという条件がある。上記説明以外の構成、駆動方法の詳細な説明は第２実施形態に準ずるためここでは省略する。
【００８１】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、各走査線に接続された画素１６の補助容量素子４１の第２の電極Ｅ２を後段の走査線に接続する構成した。そして、走査線駆動回路２１は、画素トランジスタＱｄをオン状態にするＬレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを出力する前に、それぞれ次段の走査線にＨレベルより低い電位を有する第１の補助電圧Ｖｈ１を供給する。また、前段の走査線を介して画素トランジスタＱｄをオフ状態にするＨレベルの走査信号を出力され、後段の走査線にＬレベルの走査信号が供給された後Ｈレベルの走査信号が供給されると、前段の画素１６の各画素電極２９の電位は第１の補助電圧Ｖｈ１が寄与する分だけ高くなる。このとき、第１の補助電圧Ｖｈ１が寄与する分をフィールドスルー電圧Ｖｐに付加することで、対向電極電位を画像信号電位の平均値より高く設定することができる。この結果、焼き付けやフリッカの発生を抑制することができるので、その表示品位を向上することのできる液晶表示装置を提供することができる。
（第４実施形態）
次に、本発明を具体化した第４実施形態を図６、図７、図１０に従って説明する。この第４実施形態において、前記第１、第２実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。図６は、本発明の第４実施形態に係る液晶表示装置を構成する表示パネル部Ｐの回路構成を示す回路図である。図７は、表示パネル部Ｐに形成される画素の等価回路である。図１０は、本実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【００８２】
この第４実施形態の液晶表示装置５０の構成においては、図７に示すように、画素トランジスタＱｄの導電性がＮ型であること、走査線の転送順番をｎ段から１段へと反対にしたため、図６に示すように、補助容量素子４１の第２の電極Ｅ２を前段の走査線に接続したこと、及びｎ番目の走査線Ｙｎの前段にダミー走査線ＬＺが形成されていることが前記第２の実施形態と異なっている。
【００８３】
詳述すると、図６に示すように、本実施形態の表示パネル部Ｐのｎ番目の走査線Ｙｎの前段にはダミー走査線ＬＺが形成されている。ダミー走査線ＬＺは、走査線駆動回路２１ａに接続されている。また、ダミー走査線ＬＺにはｎ番目の走査線Ｙｎに接続された画素１６の補助容量素子４１の第２の電極Ｅ２が接続されている。ダミー走査線ＬＺには前記走査線駆動回路２１から出力されるダミー走査信号ＺＳＣが出力されるようになっている。
【００８４】
図７は、ｍ番目の信号線Ｘｍと、第１及び第２の走査線Ｙ１，Ｙ２に接続された画素１６の等価回路である。図７に示すように、各画素１６は、その導電型がＮ型である画素トランジスタＱｄと、液晶容量素子４０と、補助容量素子４１とを備えている。画素トランジスタＱｄはスイッチング素子として機能するトランジスタであって、ＴＦＴ（薄膜トランジスタ）で構成されている。
【００８５】
そして、第１の走査線Ｙ１に接続された画素１６の補助容量素子４１の第２の電極Ｅ２は、前段の第２の走査線Ｙ２に接続されている。第２の走査線Ｙ２に接続された画素１６の補助容量素子４１の第２の電極Ｅ２は前段の第３の走査線Ｙ３に接続されている。
【００８６】
このように、本実施形態の液晶表示装置５０においては、各走査線Ｙ１，Ｙ２，…，Ｙｎに接続された画素１６の補助容量素子４１の第２の電極Ｅ２を前段の走査線に接続する構成を成している。
【００８７】
また、本実施形態における走査線駆動回路２１ａは、その内部に第１の電圧供給回路Ｖ１を備えている。第１の電圧供給回路Ｖ１は、本実施形態では、Ｌレベルが低く、画素トランジスタＱｄのフィールドスルー電圧Ｖｐを補償しさらに電位を高くできるだけの第１の補助電圧Ｖｈ１を生成する。そして、走査線駆動回路２１ａは、図１０に示すように、第ｎ−１の走査線Ｙｎ−１にＨレベルの第ｎ−１の走査信号ＳＣｎ−１を出力する際に、前段の第ｎの走査線ＹｎにＬレベルより低い第１の補助電圧Ｖｈ１のレベルの第ｎの走査信号ＳＣｎを出力する。同様に、走査線駆動回路２１ａは、第ｎ−２の走査線Ｙｎ−２にＨレベルの第ｎ−２の走査信号ＳＣｎ−２を出力する際に、前段の第ｎ−１の走査線Ｙｎ−１にＬレベルより低い前記第１の補助電圧Ｖｈ１のレベルの第ｎ−１の走査信号ＳＣｎ−１を出力する。つまり、走査線駆動回路２１ａは、走査線Ｙｎ，Ｙｎ−１，…，Ｙ１に順次Ｈレベルの走査信号ＳＣｎ，ＳＣｎ−１，…，ＳＣ１を出力する際に、前段の走査線にＬレベルより低い第１の補助電圧Ｖｈ１のレベルの走査信号を所定期間出力する。
【００８８】
また、走査線駆動回路２１ａは、ｎ番目の走査線ＹｎにＨレベルの走査信号ＳＣｎを出力する際に前段のダミー走査線ＬＺにＬレベルより低い第１の補助電圧Ｖｈ１のレベルのダミー走査信号ＺＳＣを出力する。
【００８９】
このように構成することで、図１０に示すように、例えば、前段の第ｎの走査線Ｙｎに供給される走査信号ＳＣｎによって後段の第ｎ−１の走査線Ｙｎ−１に接続された画素１６の補助容量素子４１の第１の電極Ｅ１の電位ＶＤＤ１，ＶＤＤ２，…，ＶＤＤｍを第１の補助電圧Ｖｈ１が寄与する分だけ下げることができる。また、走査線駆動回路２１ａは、第ｎ−１の走査線Ｙｎ−１を介して第ｎ−１の走査線Ｙｎ−１に接続された画素１６の各画素トランジスタＱｄを全てオフ状態にするＶｈ１レベルの走査信号を出力した後、短い期間をおいて、前段の第ｎの走査線Ｙｎに非選択のためのＬレベルの走査信号を供給する。従って、第ｎ−１の走査線Ｙｎ−１に接続された画素１６の画素電極２９の電位はＶｈ１レベルの第ｎ−１の走査信号ＳＣｎ−１が供給されたことでフィールドスルー電圧Ｖｐ分と補助電圧Ｖｈ１が寄与する分だけ低下するが、前段の第ｎの走査線にＬレベルの走査信号ＳＣｎによって、第ｎ−１の走査線Ｙｎ−１に接続された画素１６の各画素電極２９の電位は上昇する。更に、第ｎ−１の走査線Ｙｎ−１に接続された画素１６の画素電極２９の電位はＬレベルの第ｎ−１の走査信号ＳＣｎ−１が供給されたことでＶｈ１が寄与するフィールドスルー電圧分だけ各画素電極２９の電位は上昇する。このとき、フィールドスルー電圧Ｖｐより第１の補助電圧Ｖｈ１による補償分を大きくすれば、前段の画素１６の各画素電極２９の電位は低下しない。従って、フィールドスルー電圧Ｖｐを無くすことができる。この結果、焼き付けやフリッカの発生を抑制することができる。
【００９０】
さらに、電圧制御回路ＶＣからは画像信号電位の平均値より高い電圧が対向電極２８に供給されるようにする。このようにすることで、上記第１実施形態と同様に、リバースティルト状態の液晶分子を画像信号ＶＤ１，ＶＤ２，…，ＶＤｍに応じて早く応答させる（緩和時間を短縮させる）ことができる。その結果、残像の発生を抑制することができる。
【００９１】
以上のことから、フィールドスルー電圧Ｖｐを補正するとともに焼付けやフリッカの発生を無くすことでその表示品位を向上することのできる液晶表示装置を提供することができる。
【００９２】
尚、特許請求の範囲に記載された第１端子及び第２端子は、それぞれ、例えば、本実施形態における第１の電極Ｅ１及び第２の電極Ｅ２に対応している。さらに、特許請求の範囲に記載された制御信号生成回路は、例えば、本実施形態における第１の電圧供給回路Ｖ１に対応している。
【００９３】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、各走査線に接続された画素１６の補助容量素子４１の第２の電極Ｅ２を後段の走査線に接続する構成した。そして、走査線駆動回路２１は、画素トランジスタＱｄをオン状態にするＨレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを出力した後にそれぞれの走査線にＬレベルより低い電位を有する第１の補助電圧Ｖｈ１を供給する。また、前段の走査線がＶｈ１レベルである期間に次段の画素トランジスタＱｄをオン状態にするＨレベルの走査信号が出力され、次段の走査線にＶｈ１レベルの走査信号が供給されると、前段の走査線にＬレベルが供給される。一連の動作により、画素１６の各画素電極２９の電位は第１の補助電圧Ｖｈ１が寄与する分だけ高くなる。このとき、第１の補助電圧Ｖｈ１が寄与する電圧変動をフィールドスルー電圧Ｖｐより高く設定することで、フィールドスルー電圧Ｖｐを無くすことができる。さらに、対向電極電位を画像信号電位の平均値より高く設定することができる。この結果、焼き付けやフリッカの発生を抑制することができるので、その表示品位を向上することのできる液晶表示装置を提供することができる。
（第５実施形態）
次に、本発明を具体化した第５実施形態を説明する。この第５実施形態の構成では前記第４実施形態の構成と比較して、画素トランジスタＱｄの導電性がＰ型であることが異なる。図１１は、本実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。このタイミングチャートは図１０と比較して走査信号ＳＣ１、ＳＣ２及び第ｎの電極Ｅ１の電位ＶＤＤｍが異なる以外は同じであるが、電圧供給回路Ｖ１から供給される補助電圧Ｖｈ１の下限は、画素トランジスタＱｄがオンしないレベルであるという条件がある。上記説明以外の構成、駆動方法の詳細な説明は第４実施形態に準ずるためここでは省略する。
【００９４】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、各走査線に接続された画素１６の補助容量素子４１の第２の電極Ｅ２を後段の走査線に接続する構成した。そして、走査線駆動回路２１は、画素トランジスタＱｄをオン状態にするＬレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを出力した後にそれぞれの走査線にＨレベルより低い電位を有する第１の補助電圧Ｖｈ１を供給する。また、前段の走査線がＶｈ１レベルである期間に次段の画素トランジスタＱｄをオン状態にするＬレベルの走査信号が出力され、次段の走査線にＶｈ１レベルの走査信号が供給されると、前段の走査線にＨレベルが供給される。一連の動作により、画素１６の各画素電極２９の電位は画素トランジスタのフィールドスルー電圧Ｖｐに付加して第１の補助電圧Ｖｈ１が寄与する分だけ高くなるため、対向電極電位を画像信号電位の平均値より高く設定することができる。この結果、焼き付けやフリッカの発生を抑制することができるので、その表示品位を向上することのできる液晶表示装置を提供することができる。
（第６実施形態）
次に、本発明を具体化した第６実施形態を図１２〜図１４に従って説明する。この第６実施形態において、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。図１２は、本発明の第３実施形態に係る液晶表示装置を構成する表示パネル部Ｐの回路構成を示す回路図である。図１３は、表示パネル部Ｐに形成される画素の等価回路である。図１４は、本実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【００９５】
この第６実施形態の液晶表示装置６０の構成においては、図１２及び図１３に示すように、画素トランジスタＱｄの導電性がＮ型であること、及び補助容量素子４１の第２の電極Ｅ２が容量配線ＬＣ１，ＬＣ２，…，ＬＣｎを介して共通して接続されるとともに走査線駆動回路２１ｂ内に設けられた第２の電圧供給回路Ｖ２に接続されていることが前記第１の実施形態と異なっている。
【００９６】
第２の電圧供給回路Ｖ２は、各走査線Ｙ１，Ｙ２，…，Ｙｎに前記画素トランジスタＱｄにＨレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎが出力されている間に、画素トランジスタＱｄがオフになる期間（これが、特許請求の範囲に記載された「保持期間」に相当）に供給するＬレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎより低い電圧レベルの第２の補助電圧Ｖｈ２を生成し対応する容量配線ＬＣ１，ＬＣ２，…，ＬＣｎに出力する。本実施形態においては、前記Ｌレベルの走査信号ＳＣ１，ＳＣ２，…，ＳＣｎは図１４に示す基準電圧Ｖｋに対応している。つまり、本実施形態の第２の電圧供給回路Ｖ２は、図１４に示すように、各走査線毎に各画素トランジスタＱｄがそれぞれオン状態になる期間を挟んた所定の期間に、対応する容量配線ＬＣ１，ＬＣ２，…，ＬＣｎを介して補助容量素子４１の第２の電極Ｅ２に基準電圧Ｖｋより低い電圧レベルの第２の補助電圧Ｖｈ２をそれぞれ出力する。
【００９７】
図１３は、第ｍの信号線Ｘｍと、第１及び第２の走査線Ｙ１，Ｙ２に接続された各画素１６の等価回路である。図１３に示すように、各画素１６は、その導電型がＮ型である画素トランジスタＱｄと、液晶容量素子４０と、補助容量素子４１とを備えている。前記画素トランジスタＱｄはスイッチング素子として機能するトランジスタであって、ＴＦＴ（薄膜トランジスタ）で構成されている。
【００９８】
そして、図１３に示すように、第１の走査線Ｙ１に接続された画素１６の補助容量素子４１の第２の電極Ｅ２は、第１の容量配線ＬＣ１に接続されている。そして、図１４に示すように、画素トランジスタＱｄがオン状態になる期間を挟んだ期間で、第２の電圧供給回路Ｖ２が対応する容量配線ＬＣ１，ＬＣ２，…，ＬＣｎに基準電圧Ｖｋより低い電圧レベルの第２の補助電圧Ｖｈ２を出力する。このようにすることで、図１４に示すように、画素トランジスタＱｄがオン状態になる期間を挟んだ期間で、前記画素電極２７及び補助容量素子４１に供給される画像信号ＶＤ１，ＶＤ２，…，ＶＤｍの電圧レベルを第２の補助電圧Ｖｈ２分だけ低くすることができる。
【００９９】
図１４に示すように、画素トランジスタＱｄがオン状態になる期間を挟んだ期間で、画素１６の補助容量素子４１の第１の電極Ｅ１の電位ＶＤＤ１，ＶＤＤ２，…，ＶＤＤｍを第２の補助電圧Ｖｈ２分だけ低くすることができる。
【０１００】
そして、この状態で、走査線駆動回路２１ｂが第１の走査線Ｙ１を介してＬレベルの走査信号ＳＣ１を出力し画素トランジスタＱｄをオフ状態にする。すると、フィールドスルー電圧Ｖｐ分だけ画素電極２７の電位が下がる。このとき、第２の電圧供給回路Ｖ２は第１の容量配線ＬＣ１を介して基準電圧Ｖｋを出力する。すると、第１の走査線Ｙ１に接続された全ての画素１６の補助容量素子４１の第２の電極Ｅ２の電位が第２の補助電圧Ｖｈ２から基準電圧Ｖｋに上昇する。このとき、前記第２の補助電圧Ｖｈ２の寄与で画素電位が上昇する分をフィールドスルー電圧Ｖｐより大きくすれば、画素トランジスタＱｄをオフ状態にした後の画素電極２７に生じるフィールドスルー電圧Ｖｐ分の低下を確実に補償することができる。この結果、焼き付けやフリッカの発生を抑制することができる。
【０１０１】
また、このとき、電圧制御回路ＶＣからはその画像信号電位の平均値より高い平均電圧Ｖａｖが対向電極２８に供給されている。この結果、画素電極２７と対向電極２８との方向に沿って供給される電場（縦方向の電場）の強度を補償電圧Ｖａ分だけ高めることができる。従って、画素電極２７と対向電極２８との方向に沿って供給される電場（縦方向の電場）の強度を画像信号ＶＤ１，ＶＤ２，…，ＶＤｍによって生じる信号線Ｘ１，Ｘ２，…，Ｘｍと画素電極２７との方向に沿って供給される電場（横方向の電場）の強度より第２の補償電圧Ｖａ分だけ相対的に高く設定することができる。このため、リバースティルト状態の液晶分子を画像信号ＶＤ１，ＶＤ２，…，ＶＤｍに応じて早く応答させる（緩和時間を短縮させる）ことができる。その結果、残像の発生を抑制することができる。従って、フィールドスルー電圧を補正するとともにフリッカの発生を無くすことでその表示品位を向上することのできる液晶表示装置を提供することができる。また、第１〜第ｎの容量配線ＬＣ１，ＬＣ２，…，ＬＣｎを走査線Ｙ１，Ｙ２，…，Ｙｎとは独立して設けたため、各走査線の配線容量が小さくて済むとともに、各走査線の負担が減少する。さらに、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎの信号振幅が小さくなるので、液晶表示装置１０の消費電力化を図ることができる。
【０１０２】
尚、特許請求の範囲に記載された制御信号生成回路は、例えば、本実施形態における第２の電圧供給回路Ｖ２に対応している。
前記実施形態によれば、以下のような特徴を得ることができる。
【０１０３】
（１）前記実施形態では、画素トランジスタＱｄの導電型をＮ型にした。そして、走査線方向に沿って形成された補助容量素子４１の第２の電極Ｅ２を容量配線ＬＣ１，ＬＣ２，…，ＬＣｎを介して共通して接続されるとともに第２の電圧供給回路Ｖ２に接続した。そして、第２の電圧供給回路Ｖ２は、各走査線に各画素トランジスタＱｄがオン状態になる期間、対応する容量配線ＬＣ１，ＬＣ２，…，ＬＣｎを介して補助容量素子４１の第２の電極Ｅ２にそれぞれ基準電圧Ｖｋより低い電圧レベルの第２の補助電圧Ｖｈ２を出力するようにした。そして、画素トランジスタＱｄをオフ状態にした後、補助容量素子４１の第２の電極Ｅ２の電位を第２の補助電圧Ｖｈ２から基準電圧Ｖｋに戻すようにした。
【０１０４】
このようにすることで、第２の電極Ｅ２の電位を第２の補助電圧Ｖｈ２分だけ上昇させることができる。このとき、前記第２の補助電圧Ｖｈ２による画素電位の上昇分をフィールドスルー電圧Ｖｐより大きくすれば、画素トランジスタＱｄをオフ状態にした後の画素電極２７に生じるフィールドスルー電圧Ｖｐ分の低下を確実に補償することができる。この結果、焼き付けやフリッカの発生を抑制することができる。従って、焼き付けやフリッカの発生を抑制することができるので、その表示品位を向上することのできる液晶表示装置を提供することができる。また、第１〜第ｎの容量配線ＬＣ１，ＬＣ２，…，ＬＣｎを走査線Ｙ１，Ｙ２，…，Ｙｎとは独立して設けたため、各走査線の配線容量が小さくて済むとともに、各走査線の負担が減少する。さらに、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎの信号振幅が小さくなるので、液晶表示装置１０の消費電力化を図ることができる。
【０１０５】
上記構成は画素トランジスタがＮ型の場合であるが、画素トランジスタがＰ型の場合は、フィールドスルー電圧により画素電位が上昇することから、Ｖｈ２による画素電位の上昇分を付加して、更に横方向の電場より強くすることができる。
【０１０６】
（第７実施形態）
次に、本発明を具体化した第７実施形態を説明する。この第７実施形態の構成では前記第６実施形態の構成と比較して、電圧制御回路ＶＣからの供給電圧が、補償対向電極電圧＋Ｖｓｓ、−Ｖｓｓになることが異なる。また、本実施形態においては、補助容量素子４１の第２の電極Ｅ２には対向電極電位が＋ＶｓｓではＶｋ１が、対向電極電位が−ＶｓｓではＶｋ２が対向電極２８に与える電位と同期して与えられる。ここで、
（＋Ｖｓｓ）−（−Ｖｓｓ）＝Ｖｋ１−Ｖｋ２
を満たしている。上記説明以外の構成、駆動方法の詳細な説明は第６実施形態に準ずるためここでは省略する。
【０１０７】
前記実施形態によれば、前記第６実施形態の特徴に付加して、以下のような特徴を得ることができる。
（１）コモン反転駆動にすることにより画像信号の振幅を小さくすることができるため、回路の消費電力を小さくすることができる。
【０１０８】
（第８実施形態）
次に、第１〜７実施形態で説明した電気光学装置としての液晶表示装置１０，５０，６０の電子機器の適用について図１５に従って説明する。液晶表示装置１０，５０，６０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１０９】
図１５は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１５において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記液晶表示装置１０，５０，６０を用いた表示ユニット７３とを備えている。この場合においても、液晶表示装置１０，５０，６０を用いた表示ユニット７３の表示品位を向上させることができる。
【０１１０】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第２〜第５実施形態では、第１の電圧供給回路Ｖ１及び第２の電圧供給回路Ｖ２をそれぞれ走査線駆動回路２１ａ，２１ｂ内に備えた。これを、走査線駆動回路２１の外側に第１の電圧供給回路Ｖ１及び第２の電圧供給回路Ｖ２をそれぞれ備えてもよい。
【０１１１】
○上記第１〜第７実施形態では、１色からなる液晶容量素子４０を設けた液晶表示装置１０，５０，６０であったが、フルカラー表示可能な液晶容量素子を設けた液晶表示装置に応用してもよい。
【０１１２】
○上記実施形態では、液晶容量素子４０を備えた表示装置に具体化して好適な効果を得たが、液晶容量素子４０以外の電圧駆動素子を備えた表示装置に具体化してもよい。
【図面の簡単な説明】
【図１】液晶表示装置の概略図である。
【図２】液晶表示装置の断面を一部破断して示した図である。
【図３】液晶表示装置の電気的構成を概略的に示したものである。
【図４】表示パネル部に形成される画素の等価回路である。
【図５】（ａ）は第１の走査線に供給される走査信号のタイミングチャートである。（ｂ）は対向電極のタイミングチャートである。（ｃ）は画像データのタイミングチャートである。（ｄ）は画素電極の電位のタイミングチャートである。
【図６】液晶表示装置の電気的構成を概略的に示したものである。
【図７】表示パネル部に形成される画素の等価回路である。
【図８】第２実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図９】第３実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図１０】第４実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図１１】第５実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図１２】第６実施形態に係る液晶表示装置の電気的構成を概略的に示したものである。
【図１３】第６実施形態に係る表示パネル部に形成される画素の等価回路である。
【図１４】第６実施形態の液晶表示装置の駆動方法を説明するためのタイミングチャートである。
【図１５】第８実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図１６】従来のアクティブマトリクス型液晶表示装置の表示パネルに形成された画素の概略構成図である。
【図１７】従来の画素の概略断面図である。
【符号の説明】
ＶＤ１，ＶＤ２，…，ＶＤｍデータ信号としての画像信号、Ｑｄ…ゲートトランジスタとしての画素トランジスタ、Ｖ１…制御信号生成回路としての第１の電圧供給回路、Ｖ２…制御信号生成回路としての第２の電圧供給回路、Ｖａ…補償電圧、ＶＣ…交流信号生成回路としての電圧制御回路、Ｖｋ…基準電圧、Ｖｏ…対向電極電圧、Ｖｐ…フィールドスルー電圧、Ｖｓｓ…可変信号としての補償対向電極電圧、Ｘ１，Ｘ２，…，Ｘｍ…信号線、Ｙ１，Ｙ２，…，Ｙｎ…走査線、Ｅ１…第１端子としての第１の電極、Ｅ２…第２端子としての第２の電極、１０，５０，６０…電気光学装置としての液晶表示装置、１６…画素、２１，２１ａ，２１ｂ…走査線駆動回路、２７…第１電極としての画素電極、２８…第２電極としての対向電極、４０…電気光学素子としての液晶容量素子、４１…補助容量素子、７０…電子機器としてのモバイル型パーソナルコンピュータ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device driving method, an electro-optical device, and an electronic apparatus.
[0002]
[Prior art]
Conventionally, as one of liquid crystal display devices as an electro-optical device, there is an active matrix liquid crystal display device in which each pixel includes a pixel transistor formed of a thin film transistor (hereinafter, referred to as “TFT”).
[0003]
In this type of active matrix type liquid crystal display device, it is necessary to perform AC driving in which the voltage applied to the liquid crystal is inverted at regular intervals to suppress image sticking. As is generally well known, the AC drive of an active matrix type liquid crystal display device uses field inversion (frame inversion, V inversion) to invert for each field, invert for each signal line, and polarity for each field. Source inversion (S inversion) for switching and line inversion (H inversion) for inversion for each scanning line and polarity for each field, and dot inversion that combines source inversion and line inversion. In addition, a driving method of a so-called common inversion type liquid crystal display device is known in which the polarity of the counter electrode voltage supplied to the counter electrode of each liquid crystal capacitor element is inverted for each field, for example, for a predetermined period. Yes. Hereinafter, a driving method of the common inversion type liquid crystal display device will be described with reference to FIGS.
[0004]
FIG. 16 is a schematic configuration diagram of pixels formed in the display panel portion of the active matrix liquid crystal display device. The pixel 90 is turned on in response to an H level scanning signal supplied to the scanning line 92 by the pixel transistor 91 having an N conductivity type, whereby the pixel electrode 94 a of the liquid crystal capacitor 94 is connected via the image signal line 93. Is supplied with an image signal.
[0005]
FIG. 17 is a schematic cross-sectional view of the pixel 90. The liquid crystal capacitance element 94 includes a liquid crystal 95 sealed between a pixel electrode 94a and a counter electrode 96 formed at a position facing the pixel electrode 94a. In the pixel 90, the orientation of the liquid crystal molecules of the liquid crystal 95 is controlled by controlling the electric field between the pixel electrode 94a and the counter electrode 96 by the pixel signal. As a result, the gradation of the pixel 90 is controlled.
[0006]
In the conventional liquid crystal display device configured as described above, the counter electrode voltage supplied to the counter electrode 96 is, for example, AC driven by alternately inverting and supplying the positive voltage and the negative voltage every frame. A common inversion type liquid crystal display device is provided. By driving with the common inversion method, burn-in and flicker can be suppressed.
[0007]
By the way, in the active matrix liquid crystal display device, the voltage level of an image signal supplied by a voltage due to a parasitic capacitance generated in the gate oxide film of each pixel transistor 91 (hereinafter, this voltage is referred to as a field through voltage) is lowered. The decrease in the voltage level of the image signal occurs when the scanning signal is changed from H level to L level and the pixel transistor 91 is turned off. Therefore, it is known that the voltage level of the image signal is suppressed by lowering the counter electrode voltage applied to the counter electrode 96 by a field-through voltage from the center voltage of the image signal.
[0008]
However, when the counter electrode voltage applied to the counter electrode 96 is lowered as described above, the intensity of the electric field generated between the pixel electrode 94 a and the counter electrode 96 (this is called the vertical electric field) is supplied to the image signal line 93. The intensity of the electric field generated between the pixel electrode 94a and the image signal line 93 due to the pixel signal (this is referred to as a horizontal electric field) is relatively smaller.
[0009]
As a result, as shown in FIG. 16, the liquid crystal molecules of the liquid crystal 95 in the region ZR located in the vicinity of the image signal line 93 of the liquid crystal 90 have a direction different from the orientation of the liquid crystal molecules inside the pixel due to the horizontal electric field Et. Arrange in (reverse tilt). A boundary line that is not controlled by the vertical electric field Ev is generated at the boundary between the normal orientation inside the pixel (normal tilt) and the reverse tilt (reverse tilt disclination line: RTD). The reverse tilt liquid crystal molecules do not respond immediately even if the display pattern changes, and display a display pattern several seconds before. As a result, an afterimage is generated, resulting in deterioration of display quality.
[0010]
Therefore, there is a driving method of a liquid crystal display device in which the strength of the vertical electric field Ev is set to be relatively higher than the strength of the horizontal electric field Et by making the counter electrode voltage higher than the center voltage of the image signal. It has been proposed (see, for example, Patent Document 1). By doing so, it is possible to cause the reverse tilt liquid crystal molecules to respond quickly (reducing the relaxation time) according to the display pattern, and thus it is possible to suppress the occurrence of afterimages.
[0011]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-146070
[0012]
[Problems to be solved by the invention]
However, when the driving method disclosed in Patent Document 1 is adopted, the field-through voltage cannot be corrected, and burning or flickering occurs. Japanese Patent Application Laid-Open No. 2004-228561 discloses a method of applying an image signal obtained by inverting the polarity of an image signal for each scanning line in order to suppress the occurrence of flicker. However, as described above, since the counter electrode voltage is set higher than the average voltage of the image signal, the occurrence of flicker cannot be essentially eliminated.
[0013]
Accordingly, the present invention has been made in view of such conventional problems, and an object of the present invention is to drive an electro-optical device and an electro-optical device capable of suppressing image sticking and flicker and suppressing occurrence of an afterimage. It is to provide an apparatus and an electronic device.
[0014]
[Means for Solving the Problems]
The electro-optical device driving method of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. And the pixel is provided with an electro-optical device having a gate transistor, a first electrode, and a second electrode, wherein the conductivity type of the gate transistor is P-type, and the scanning line is The gate transistor is turned on in response to a scanning signal supplied via the signal line, a data signal from the signal line is supplied to the first electrode, a variable signal is supplied to the second electrode, and the electro-optic element is switched to AC. When driven, the center value of the variable signal supplied to the second electrode is offset to a level higher than the center value of the data signal supplied to the first electrode.
[0015]
According to this, since the variable signal supplied to the second electrode is offset to a level higher than the center value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is changed to the signal line. And the strength of the electric field generated along the direction of the first electrode. In addition, since the gate transistor is P-type, the potential of the first electrode due to the field-through voltage when the transistor is turned from on to off is prevented, and the electric field between the second electrode and the second electrode is prevented from becoming asymmetric for each field. Can do.
[0016]
The electro-optical device driving method of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In the method of driving an electro-optical device, the pixel includes a gate transistor, an electro-optical element having a first electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal. The conductivity type of the gate transistor is N-type, and the second terminal of the auxiliary capacitance element provided in the pixel is connected to a scanning line selected next to the scanning line connected to the pixel, and the scanning line The gate transistor is turned on in response to a scanning signal supplied via a signal to supply a data signal from the signal line to the first electrode and the first terminal, and offset to a level higher than the center value of the data signal. Shi A potential is supplied to the second electrode to drive the electro-optic element by alternating current, and a scanning signal for turning on the gate transistor is turned on for a predetermined period before outputting an on signal level for turning on the gate transistor. A signal level lower than the off signal level for turning off is generated and supplied to the scanning line.
[0017]
According to this, since the potential supplied to the second electrode is offset to a level higher than the center value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is expressed as the signal line. The intensity of the electric field generated along the direction with the first electrode can be relatively increased. In addition, a scanning signal for turning on the gate transistor is generated in a scanning line by generating a control signal having a signal level lower than the off signal level for turning off the gate transistor for a certain period before outputting the on signal level for turning on the gate transistor. Since the output is performed, the voltage drop of the potential of the first electrode due to the field through voltage when the transistor is turned off is compensated.
[0018]
The electro-optical device driving method of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In the method of driving an electro-optical device, the pixel includes a gate transistor, an electro-optical element having a first electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal. The conductivity type of the gate transistor is P-type, and the second terminal of the auxiliary capacitance element provided in the pixel is connected to a scanning line selected next to the scanning line connected to the pixel, and the scanning line The gate transistor is turned on in response to a scanning signal supplied via a signal to supply a data signal from the signal line to the first electrode and the first terminal, and offset to a level higher than the center value of the data signal. Shi A potential is supplied to the second electrode to drive the electro-optic element by alternating current, and a scanning signal for turning on the gate transistor is turned on for a predetermined period before outputting an on signal level for turning on the gate transistor. A signal level lower than the off signal level for turning off and the gate transistor not turning on is generated and supplied to the scanning line.
[0019]
According to this, since the potential supplied to the second electrode is offset to a level higher than the center value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is expressed as the signal line. The intensity of the electric field generated along the direction with the first electrode can be relatively increased. Further, a control signal having a signal level that is lower than an off signal level for turning off the gate transistor and does not turn on the gate transistor for a predetermined period before outputting an on signal level for turning on the gate transistor. And output to the scanning line, the potential of the first electrode can be increased by adding to the field through voltage when the transistor is turned off.
[0020]
The electro-optical device driving method of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In the method of driving an electro-optical device, the pixel includes a gate transistor, an electro-optical element having a first electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal. The conductivity type of the gate transistor is N-type, and the second terminal of the auxiliary capacitance element provided in the pixel is connected to a scanning line selected before the scanning line connected to the pixel, and the scanning line The gate transistor is turned on in response to a scanning signal supplied via the signal line to supply a data signal from the signal line, and a potential offset to a level higher than the center value of the data signal is supplied to the second electrode. The A signal lower than an off signal level for turning off the gate transistor in a certain period after the scanning signal for turning on the gate transistor is output by turning on the gate transistor, by driving the electro-optical element with an alternating current. A level is generated and supplied to the scanning line.
[0021]
According to this, since the potential supplied to the second electrode is offset to a level higher than the center value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is expressed as the signal line. The intensity of the electric field generated along the direction with the first electrode can be relatively increased. Further, a scanning signal for turning on the gate transistor is generated for a certain period after the on signal level for turning on the gate signal is output, and a control signal having a signal level lower than the off signal level for turning off the gate transistor is generated on the scanning line. Since the output is performed, the voltage drop of the potential of the first electrode due to the field through voltage when the transistor is turned off is compensated.
[0022]
The electro-optical device driving method of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In the method of driving an electro-optical device, the pixel includes a gate transistor, an electro-optical element having a first electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal. The conductivity type of the gate transistor is P-type, and the second terminal of the auxiliary capacitance element provided in the pixel is connected to a scanning line selected before the scanning line connected to the pixel, and the scanning line The gate transistor is turned on in response to a scanning signal supplied via a signal to supply a data signal from the signal line to the first electrode and the first terminal, and offset to a level higher than the center value of the data signal. Shi A potential is supplied to the second electrode to AC drive the electro-optic element, and a scanning signal for turning on the gate transistor is output for a predetermined period after an on signal level for turning on the gate transistor is output. A signal level lower than the off signal level for turning off and the gate transistor not turning on is generated and supplied to the scanning line.
[0023]
According to this, since the potential supplied to the second electrode is offset to a level higher than the center value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is expressed as the signal line. The intensity of the electric field generated along the direction with the first electrode can be relatively increased. Further, a control signal having a signal level that is lower than an off signal level for turning off the gate transistor and does not turn on the gate transistor for a certain period after the on signal level for turning on the gate signal is turned on. And output to the scanning line, the potential of the first electrode can be increased by adding to the field through voltage when the transistor is turned off.
[0024]
The electro-optical device driving method of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In the method of driving an electro-optical device, the pixel includes a gate transistor, an electro-optical element having a first electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal. The gate transistor is turned on in response to a scanning signal supplied via a scanning line, and a data signal from the signal line is supplied to the first electrode and the first terminal, and the level is higher than the center value of the data signal. An on signal for supplying the second electrode to the second electrode to AC drive the electro-optic element, and to turn on the gate transistor at the scanning line connected to the pixel at the second terminal. Period from before outputting the bell until after outputting an OFF signal level for turning off, and so as to provide a potential level lower than the holding period of rest.
[0025]
According to this, since the variable signal supplied to the second electrode is offset to a level higher than the average value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is changed to the signal line. And the strength of the electric field generated along the direction of the first electrode. In addition, since the control signal having the potential level lower than the holding period is output to the second terminal while at least the scanning signal having the ON signal level is output to the pixel, the transistor is turned on from off. The voltage drop of the potential of the first electrode due to the field through voltage is compensated.
[0026]
The electro-optical device driving method of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In the method of driving an electro-optical device, the pixel includes a gate transistor, an electro-optical element having a first electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal. The gate transistor is turned on in response to a scanning signal supplied via a scanning line, a data signal from the signal line is supplied to the first electrode and the first terminal, and a variable signal is supplied to the second electrode. Then, the electro-optic element is AC driven, and the center value of the variable signal supplied to the second electrode is offset to a level higher than the center value of the data signal supplied to the first electrode and the first terminal. Is The second terminal is supplied with a potential level having the same potential fluctuation width as that of the variable signal in synchronization with the variable signal, and further turns on the gate transistor to the scanning line connected to the pixel at the second terminal. For this reason, a potential level lower than that in other holding periods is supplied during a period from before the output of the on signal level for output to the output of the off signal level for turning off.
[0027]
According to this, since the variable signal supplied to the second electrode is offset to a level higher than the average value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is changed to the signal line. And the strength of the electric field generated along the direction of the first electrode. In addition, the amplitude of the data signal can be reduced by performing the common swing drive. In addition, since the control signal having the potential level lower than the holding period is output to the second terminal while at least the scanning signal having the ON signal level is output to the pixel, the transistor is turned on from off. The voltage drop of the potential of the first electrode due to the field through voltage is compensated.
[0028]
The electro-optical device of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines, In an electro-optical device in which a pixel is provided with a gate transistor, an electro-optical element having a first electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal, the conductivity type of the gate transistor is changed. The gate transistor is turned on in accordance with a scanning signal supplied via the scanning line, a data signal from the signal line is supplied to the first electrode, and a variable signal is supplied to the second electrode. Then, the electro-optic element is AC driven, and the center value of the variable signal supplied to the second electrode is offset to a level higher than the center value of the data signal supplied to the first electrode. It provided a signal generating circuit.
[0029]
According to this, since the variable signal supplied to the second electrode is offset to a level higher than the center value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is changed to the signal line. And the strength of the electric field generated along the direction of the first electrode. In addition, since the scanning signal of the P-type transistor is turned off from the L level to the H level, the voltage drop of the potential of the first electrode due to the field through voltage when the transistor is turned off is compensated.
[0030]
The electro-optical device of the present invention includes a plurality of scanning lines, a plurality of signal lines, and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines, Supplyed via the scanning line in an electro-optical device in which a pixel is provided with a gate transistor, an electro-optical element having a first electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal The gate transistor is turned on in response to the scanning signal to supply a data signal from the signal line to the first electrode, a variable signal is supplied to the second electrode, and the electro-optic element is AC driven, An AC signal generation circuit that outputs the center value of the variable signal supplied to the second electrode offset to a level higher than the center value of the data signal, and the second terminal is synchronized with the variable signal, and variable While a potential level having the same potential fluctuation width as that of the signal is supplied, and a scanning signal of an on signal level for turning on the gate transistor to the scanning line connected to the pixel is output to the second terminal, And a control signal generation circuit for generating and outputting a control signal having a signal level lower than a signal level supplied during a holding period in which the gate transistor is off.
[0031]
According to this, since the variable signal supplied to the second electrode is offset to a level higher than the average value of the data signal, the intensity of the electric field generated along the direction of the first electrode and the second electrode is changed to the signal line. And the strength of the electric field generated along the direction of the first electrode. Further, a control signal having a signal level lower than the signal level supplied during the holding period in which the gate transistor is off is output to the second terminal while the scanning signal of the on signal level is being output to the pixel. Therefore, the voltage drop of the potential of the first electrode due to the field through voltage when the transistor is turned off is compensated.
[0032]
The electronic apparatus of the present invention uses the electro-optical device driving method described in the above claims.
According to this, it is possible to provide an electronic apparatus that employs a driving method of an electro-optical device with excellent display quality that can suppress the occurrence of image sticking or flicker.
[0033]
An electronic apparatus according to an aspect of the invention includes the electro-optical device according to the above claims.
According to this, it is possible to provide an electronic apparatus including an electro-optical device with excellent display quality that can suppress the occurrence of printing or flicker.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments in which the present invention is applied to a liquid crystal display device will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a schematic view of a liquid crystal display device according to a first embodiment of the present invention. FIG. 2 is a partially cutaway view of the liquid crystal display device. FIG. 3 schematically shows an electrical configuration of the liquid crystal display device. FIG. 4 is an equivalent circuit of a pixel formed in the display panel portion. FIG. 5 is a timing chart of scanning signals, counter electrodes, image data, and pixel electrode potentials.
[0035]
As shown in FIG. 1, the liquid crystal display device 10 includes an element substrate 11 and a counter substrate 12 made of quartz. As shown in FIG. 2, the liquid crystal 13 is sealed between the element substrate 11 and the counter substrate 12 with a sealing material 14 including a spacer (not shown) at a predetermined interval. P. Further, as shown in FIG. 1, an input terminal U for inputting various signals from an external circuit is formed on the element substrate 11.
[0036]
A signal generation circuit 23 and a voltage control circuit VC are provided on the element substrate 11 on the upper side of the display panel section P. Further, scanning line driving circuits 21 are provided on the element substrates 11 on both the left and right sides of the display panel portion P. Each scanning line driving circuit 21 is connected to the signal generation circuit 23 through a signal supply line 24. Further, a signal line driving circuit 22 is provided on the element substrate 11 below the display panel portion P. The signal line drive circuit 22 is connected to the signal generation circuit 23 through a signal supply line 25.
[0037]
As shown in FIG. 3, the signal generation circuit 23 receives the image data signal D and the synchronization signal SYNC via the input terminal U. The signal generation circuit 23 generates a horizontal synchronization signal HSYNC based on the synchronization signal SYNC, and supplies the generated horizontal synchronization signal HSYNC to each scanning line drive circuit 21 via the signal supply line 24.
[0038]
The signal generation circuit 23 generates a vertical synchronization signal VSYNC based on the synchronization signal SYNC, and supplies the generated vertical synchronization signal VSYNC to the signal line drive circuit 22 via the signal supply line 25. Further, the signal generation circuit 23 generates a data control signal DK based on the image data signal D, and supplies the generated data control signal DK to the signal line drive circuit 22.
[0039]
In the display panel portion P, n scanning lines Y1, Y2,..., Yn extending along the row direction are formed on the element substrate 11. Further, m signal lines X1, X2,..., Xm extending along the column direction are formed on the element substrate 11 in the display panel portion P. In the display panel section P, pixels 16 are arranged at positions corresponding to the intersections of the scanning lines Y1, Y2,..., Yn and the signal lines X1, X2,.
[0040]
FIG. 2 is a cross-sectional view showing the structure of the pixel 16. The pixel 16 includes a pixel electrode 27 formed on the element substrate 11 enclosing the liquid crystal 13 and a counter electrode 28 formed on the counter substrate 12 facing the pixel electrode 27. Image signals VD1, VD2,..., VDm are supplied from the corresponding signal lines X1, X2,..., Xm to the pixel electrodes 27 of the respective pixels 16, and the counter electrode 28 is supplied with a compensated counter electrode voltage + Vss (or -Vss) is supplied. A pixel transistor Qd is formed on the element substrate 11 at a position adjacent to the pixel electrode 27 of each pixel 16. The pixel transistor Qd is a thin film transistor (TFT), and in this embodiment, the pixel transistor Qd is formed of a P-type transistor.
[0041]
The gate of each pixel transistor Qd is electrically connected to the scanning lines Y1, Y2,..., Yn formed in the corresponding row direction. The source of each pixel transistor Qd is electrically connected to the signal lines X1, X2,..., Xm formed in the corresponding column direction, and the drain is electrically connected to the corresponding pixel electrode 27.
[0042]
Each pixel 16 is connected to the scanning line driving circuit 21 via the scanning lines Y1, Y2,. Each pixel 16 is connected to the signal line driving circuit 22 via the signal lines X1, X2,.
[0043]
The scanning line driving circuit 21 sequentially selects the scanning lines Y1, Y2,..., Yn extending to the display panel section P based on the horizontal synchronization signal HSYNC output from the signal generation circuit 23. The scanning line driving circuit 21 outputs scanning signals SC1, SC2,..., SCn (n is a natural number) respectively corresponding to the selected scanning lines Y1, Y2,. FIG. 5A shows an output waveform of the scanning signal SC1 supplied to the first scanning line Y1 among the scanning lines Y1, Y2,..., Yn. In the present embodiment, the scanning line driving circuit 21 selects the pixel 16 on the scanning line when outputting the scanning signal SC1 at the L level, and non-selects the pixel 16 on the scanning line when outputting the scanning signal SC1 at the H level. It comes to choose.
[0044]
As shown in FIG. 3, the signal line drive circuit 22 is connected to the signal lines X1, X2,..., Xm extended to the display panel P based on the vertical synchronization signal VSYNC output from the signal generation circuit 23. , VDm (m is a natural number) are output respectively. The image signals VD1, VD2,..., VDm are voltage signals generated in the signal line drive circuit 22 based on the data control signal DK output from the signal generation circuit 23. The signal line drive circuit 22 supplies the generated image signals VD1, VD2,..., VDm to the corresponding pixels 16 on the selected scanning line via the signal lines X1, X2,. . FIG. 5C shows an example of an output waveform of the image signal VDm supplied to the mth signal line Xm among the signal lines X1, X2,..., Xm. The image signal VDm is connected to the signal line Xm and supplied to the pixel 16 selected by the L level scanning signals SC1, SC2,.
[0045]
The voltage control circuit VC is connected to the counter electrode 28. A synchronization signal SYNC is input to the voltage control circuit VC via the signal generation circuit 23, and a positive counter electrode voltage + Vo and a negative counter electrode voltage -Vo are generated in synchronization with the synchronization signal SYNC.
[0046]
The voltage control circuit VC generates a compensation voltage Va having a positive voltage value equal to the field through voltage Vp of the pixel transistor Qd. Then, the voltage control circuit VC synthesizes the generated compensation voltage Va with the counter electrode voltage + Vo (−Vo). Then, the combined voltage + Vss (= Vo + Va) is set as the positive compensation counter electrode voltage + Vss. Further, the combined voltage −Vss (= −Vo + Va) is set as the negative compensation counter electrode voltage −Vss. The positive compensation counter electrode voltage + Vss and the negative compensation counter electrode voltage −Vss are supplied to the counter electrode 28. FIG. 5B shows output waveforms of the compensation counter electrode voltages + Vss and −Vss. The compensation counter electrode voltages + Vss and −Vss are offset to a voltage level whose average voltage Vav is higher than the compensation voltage Va than 0 [V] (average voltage of the image signal).
[0047]
The voltage control circuit VC alternately supplies the positive compensation counter electrode voltage + Vss and the negative compensation counter electrode voltage -Vss to the counter electrode 28 every frame based on the synchronization signal SYNC. Accordingly, the potential of the counter electrode 28 of each pixel 16 is alternately converted to the positive side and the negative side, so that the liquid crystal display device 10 is driven by the common inversion method. In other words, the liquid crystal display device 10 is an AC signal (variable) in which the positive compensation counter electrode voltage + Vss and the negative compensation counter electrode voltage −Vss are alternately inverted between the pixel electrode 27 and the counter electrode 28 of each pixel 16. Signal) and a common inversion type liquid crystal display device that AC drives the liquid crystal 13.
[0048]
Next, the electrical configuration of the pixel 16 of the liquid crystal display device 10 configured as described above will be described with reference to FIG. Since the electrical configuration of each pixel 16 is the same, for convenience of explanation, the electrical configuration of the pixel 16 arranged at a position corresponding to the intersection of the first scanning line Y1 and the m-th signal line Xm. Only the configuration will be described.
[0049]
As shown in FIG. 4, the pixel 16 includes a P-type pixel transistor Qd, a liquid crystal capacitor 40, and a capacitor connected in parallel to the liquid crystal capacitor 40 to reduce leakage of the liquid crystal capacitor 40. An auxiliary capacitance element 41 as an element is provided. The pixel transistor Qd is a TFT transistor that functions as a switching element. The liquid crystal capacitive element 40 is a capacitive element composed of the pixel electrode 27, the liquid crystal 13, and the counter electrode 28.
[0050]
The source of the pixel transistor Qd is connected to the mth signal line Xm. The drain of the pixel transistor Qd is connected to the pixel electrode 27 and the first electrode E1 of the auxiliary capacitance element 41. The pixel electrode 27 is formed independently for each liquid crystal 13, that is, for each pixel 16. On the other hand, the counter electrode 28 is formed in common to all the liquid crystals 13, that is, all the pixels 16. In this embodiment, Vk1 is applied to the second electrode E2 of the auxiliary capacitive element 41 in synchronization with the potential applied to the counter electrode 28 when the counter electrode potential is + Vss and Vk2 is applied to the counter electrode 28 when the counter electrode potential is −Vss. . here,
(+ Vss) − (− Vss) = Vk1−Vk2
Meet.
[0051]
As shown in FIG. 5A, the pixel transistor Qd is turned on when an L level scanning signal SC1 is output from the scanning line driving circuit 21 to the scanning line Y1, and when an H level scanning signal SC1 is output. Turned off. When the pixel transistor Qd is turned on (selected), the image signal VDm output from the signal line drive circuit 22 shown in FIG. 5C to the signal line Xm is supplied to the liquid crystal capacitive element 40 via the pixel transistor Qd. To the pixel electrode 27. On the other hand, the counter electrode 28 of the liquid crystal capacitor 40 is switched alternately from the voltage control circuit VC between the positive compensation counter electrode voltage + Vss (= Vo + Va) and the negative compensation counter electrode voltage −Vss (= −Vo + Va) every frame. Supplied. Therefore, the potential difference applied between the pixel electrode 27 and the counter electrode 28 is a potential difference relative to the image signal VDm.
[0052]
At this time, since the pixel transistor Qd is P-type, when the transistor Qd is turned off (non-selected) from on (selected) based on the scanning signal SC1 that switches from L level to H level, as shown in FIG. In addition, the potential VDDm of the pixel electrode 27 rises to the high potential side by the field through voltage Vp.
[0053]
At this time, since the voltage level of the compensation voltage Va is equal to the voltage level of the field through voltage Vp, the counter electrode 28 has a positive counter electrode voltage + Vss and a negative counter electrode voltage −Vss centered on the average voltage Vav. It can be supplied alternately and repeatedly. Therefore, the polarity difference between every frame, that is, when the positive counter electrode voltage + Vss is supplied and when the negative counter electrode voltage −Vss is supplied can be eliminated. As a result, it is possible to suppress the occurrence of flickering due to a difference in polarity between when the positive compensation counter electrode voltage + Vss is supplied and when the negative compensation counter electrode voltage -Vss is supplied.
[0054]
Further, since the compensation voltage Va has a positive voltage level, the intensity of the electric field (vertical electric field) generated along the direction of the pixel electrode 27 and the counter electrode 28 is increased by the compensation voltage Va. Can do. Therefore, the intensity of the electric field (longitudinal electric field) generated along the direction of the pixel electrode 27 and the counter electrode 28 indicates the signal lines X1, X2,..., Xm generated by the image signals VD1, VD2,. Can be set to be relatively higher by the compensation voltage Va than the intensity of the electric field (transverse electric field) generated along the direction. For this reason, the liquid crystal molecules in the reverse tilt state can be made to respond quickly according to the display pattern (the relaxation time can be shortened). As a result, the occurrence of afterimages can be suppressed.
[0055]
Next, a driving method of the liquid crystal display device 10 configured as described above will be described. Based on the timing of the horizontal synchronization signal HSYNC from the signal generation circuit 23, the scanning line driving circuit 21 sequentially selects the scanning lines Y1, Y2,. First, when the L level scanning signal SC1 is output from the scanning line driving circuit 21, the pixel transistors Qd of all the pixels 16 connected to the first scanning line Y1 are turned on. Further, based on the timing of the vertical synchronization signal VSYNC from the signal generation circuit 23, the signal line driving circuit 22 supplies the image signals VD1, VD2,..., VDm to the signal lines X1, X2,. Further, the voltage control circuit VC supplies a positive compensation counter electrode voltage + Vss (= Vo + Va) to the counter electrode 28.
[0056]
As a result, the liquid crystal molecules of the liquid crystal 13 sealed in each liquid crystal capacitive element 40 are polarized according to the corresponding image signals VD1, VD2,..., VDm, so that the level of the pixels 16 connected to the first scanning line Y1. Key is controlled.
[0057]
Subsequently, an H level scanning signal SC 1 is output from the scanning line driving circuit 21. Then, the pixel transistors Qd of all the pixels 16 connected to the scanning line Y1 are turned off.
[0058]
At the same time, the scanning line driving circuit 21 selects the second scanning line Y2 at the next stage based on the timing of the horizontal synchronization signal HSYNC. When the scanning line driving circuit 21 outputs the L level scanning signal SC2, all the pixel transistors Qd of the pixels 16 connected to the second scanning line Y2 are turned on. In addition, based on the timing of the vertical synchronization signal VSYNC, the signal line driving circuit 22 supplies the image signals VD1, VD2,..., VDm to the signal lines X1, X2,. As a result, the liquid crystal molecules sealed in each liquid crystal capacitive element 40 are polarized according to the corresponding image signals VD1, VD2,..., VDm, thereby controlling the gradation of the pixels 16 connected to the second scanning line Y2. Is done.
[0059]
Subsequently, an H level scanning signal SC2 is output from the scanning line driving circuit 21. Then, all the pixel transistors Qd of the pixels 16 connected to the second scanning line Y2 are turned off.
[0060]
Thereafter, the scanning line driving circuit 21 selects the scanning lines Y3 to Yn and supplies image signals VD1, VD2,..., VDm to the respective pixels 16 connected to the selected scanning lines. As a result, the gradation of the liquid crystal capacitance element 40 is sequentially controlled in accordance with the corresponding image signals VD1, VD2,. As a result, an image of one frame corresponding to the image signals VD1, VD2,..., VDm is displayed on the display panel P.
[0061]
After the end of one frame period, the scanning line drive circuit 21 again selects the scanning lines Y1, Y2,..., Yn based on the timing of the horizontal synchronization signal HSYNC output from the signal generation circuit 23, as described above. Then, for each pixel 16 connected to the selected scanning line Y1, Y2,..., Yn, the image signal VD1, VD2,. Is supplied. At this time, in the voltage control circuit VC, a negative compensation counter electrode voltage −Vss (= −Vo + Va) is supplied to the counter electrode 28. As a result, the gradation of the pixels 16 connected to the scanning lines Y1, Y2,..., Yn is controlled in a state in which the polarity is reversed with respect to the frame period, and an image of one frame is displayed on the display panel section P. .
[0062]
As described above, the scanning lines Y1, Y2,..., Yn are sequentially selected, and the image signals VD1, VD2,. Images corresponding to the image signals VD1, VD2,..., VDm are displayed on the display panel P.
[0063]
In this way, it is possible to drive the liquid crystal display device 10 that can improve the display quality by correcting the field-through voltage and eliminating the occurrence of burn-in and flicker.
[0064]
The electro-optical device, the electro-optical element, and the gate transistor described in the claims correspond to, for example, the liquid crystal display device 10, the liquid crystal capacitor element 40, and the pixel transistor Qd in the present embodiment, respectively. The first electrode and the second electrode described in the claims correspond to the pixel electrode 27 and the counter electrode 28, respectively. Furthermore, the data signal and the AC signal generation circuit described in the claims correspond to, for example, the image signals VD1, VD2,..., VDm and the voltage control circuit VC in the present embodiment, respectively. Further, the variable signal described in the claims corresponds to, for example, the compensation counter electrode voltage + Vss (or −Vss) in the present embodiment.
[0065]
According to the embodiment, the following features can be obtained.
(1) In the embodiment, the conductivity type of the pixel transistor Qd is P type. Then, compensated counter electrode voltages + Vss and −Vss to which a compensation voltage Va having a voltage level equal to the field through voltage Vp is added are alternately supplied to the counter electrode 28. Therefore, the polarity difference between every frame, that is, when the positive counter electrode voltage + Vss is supplied and when the negative counter electrode voltage −Vss is supplied can be eliminated. As a result, it is possible to suppress the occurrence of image sticking or flicker due to the difference in polarity between when the positive compensation counter electrode voltage + Vss is supplied and when the negative compensation counter electrode voltage -Vss is supplied.
[0066]
(2) In the above-described embodiment, the voltage control circuit VC adds the compensation voltage Va having the positive voltage level equal to the field through voltage Vp of the pixel transistor Qd so that the compensation counter electrode voltage + Vss and −Vss supplied to the counter electrode 28 is added. Voltage. That is, the average voltage Vav of the positive compensation counter electrode voltage + Vss (= Vo + Va) and the negative compensation counter electrode voltage −Vss (= −Vo + Va) is higher than the average voltage (0 volts) of the image signal by the compensation voltage Va. Offset to level.
[0067]
Therefore, the intensity of the electric field (longitudinal electric field) generated along the direction of the pixel electrode 27 and the counter electrode 28 can be increased by the compensation voltage Va. Accordingly, the intensity of the electric field (longitudinal electric field) generated along the direction of the pixel electrode 27 and the counter electrode 28 is expressed by the signal lines X1, X2,..., Xm and the pixel electrode 27 by the image signals VD1, VD2,. Can be set relatively higher by the compensation voltage Va than the intensity of the electric field (lateral electric field) generated along the direction of. As a result, the liquid crystal molecules in the reverse tilt state can be made to respond quickly according to the display pattern (the relaxation time can be shortened), and the occurrence of an afterimage can be suppressed.
[0068]
In the above-described embodiments, the case of common inversion driving has been described. However, in other inversion driving methods, the counter electrode potential is set higher than the central value of the signal potential by Va and is always constant. It is obvious that the above effect can be obtained even in this case.
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. In this 2nd Embodiment, the code | symbol is made equal about the same structural member as the said 1st Embodiment, and the detailed description is abbreviate | omitted. FIG. 6 is a circuit diagram showing a circuit configuration of the display panel portion P constituting the liquid crystal display device according to the second embodiment of the present invention. FIG. 7 is an equivalent circuit of pixels formed in the display panel portion P. FIG. 8 is a timing chart for explaining a driving method of the liquid crystal display device of the present embodiment.
[0069]
In the configuration of the liquid crystal display device 50 of the second embodiment, as shown in FIGS. 6 and 7, the conductivity of the pixel transistor Qd is N-type, and the second electrode E2 of the auxiliary capacitance element 41 is connected to the second electrode E2. It is different from the first embodiment in that it is connected to the scanning line of the stage and the dummy scanning line LZ is formed in the subsequent stage of the nth scanning line Yn.
[0070]
More specifically, as shown in FIG. 6, a dummy scanning line LZ is formed in the subsequent stage of the nth scanning line Yn of the display panel portion P of the present embodiment. The dummy scanning line LZ is connected to the scanning line driving circuit 21a. Further, the second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to the nth scanning line Yn is connected to the dummy scanning line LZ. A dummy scanning signal ZSC output from the scanning line driving circuit 21 is output to the dummy scanning line LZ.
[0071]
FIG. 7 is an equivalent circuit of the pixel 16 connected to the mth signal line Xm and the first and second scanning lines Y1 and Y2. As shown in FIG. 7, each pixel 16 includes a pixel transistor Qd whose conductivity type is N-type, a liquid crystal capacitive element 40, and an auxiliary capacitive element 41. The pixel transistor Qd is a transistor that functions as a switching element, and is composed of a TFT (thin film transistor).
[0072]
The second electrode E2 of the auxiliary capacitive element 41 of the pixel 16 connected to the first scanning line Y1 is connected to the second scanning line Y2 at the subsequent stage. The second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to the second scanning line Y2 is connected to the third scanning line Y3 in the subsequent stage.
[0073]
Thus, in the liquid crystal display device 50 of the present embodiment, the second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to each of the scanning lines Y1, Y2,..., Yn is connected to the subsequent scanning line. It is composed.
[0074]
Further, the scanning line driving circuit 21a in this embodiment includes a first voltage supply circuit V1 therein. In the present embodiment, the first voltage supply circuit V1 generates a first auxiliary voltage Vh1 that has a low L level, compensates for the field through voltage Vp of the pixel transistor Qd, and can further increase the potential. Then, as shown in FIG. 8, the scanning line driving circuit 21a outputs the first scanning signal SC1 at the H level to the first scanning line Y1 and outputs the second scanning line Y2 at the subsequent stage from the L level. A second scanning signal SC2 having a low level of the first auxiliary voltage Vh1 is output. Similarly, the scanning line driving circuit 21a outputs the first auxiliary signal lower than the L level to the subsequent third scanning line Y3 before outputting the second scanning signal SC2 having the H level to the second scanning line Y2. The third scanning signal SC3 at the level of the voltage Vh1 is output. That is, the scanning line driving circuit 21a outputs the first scanning signal SC1, SC2,..., SCn sequentially to the scanning lines Y1, Y2,. A scanning signal at the level of the auxiliary voltage Vh1 is output for a predetermined period.
[0075]
Further, the scanning line driving circuit 21a outputs a dummy scanning signal having a first auxiliary voltage Vh1 level lower than the L level to the subsequent dummy scanning line LZ before outputting the scanning signal SCn having the H level to the nth scanning line Yn. Output ZSC.
[0076]
With this configuration, as shown in FIG. 8, for example, the auxiliary capacitance of the pixel 16 connected to the first scanning line Y1 in the previous stage by the scanning signal SC2 supplied to the second scanning line Y2 in the subsequent stage. The potentials VDD1, VDD2,..., VDDm of the first electrode E1 of the element 41 can be lowered by the first auxiliary voltage Vh1. Further, the scanning line driving circuit 21a outputs an L level scanning signal for turning off all the pixel transistors Qd of the pixels 16 connected to the first scanning line Y1 via the first scanning line Y1 in the previous stage. In this case, an H level scanning signal for selection is supplied to the second scanning line Y2 in the subsequent stage. Accordingly, the potential of the pixel electrode 29 of the pixel 16 connected to the first scanning line Y1 in the previous stage is lowered by the field through voltage Vp due to the supply of the first scanning signal SC1 at the L level. The potential of each pixel electrode 29 of the pixel 16 connected to the first scanning line Y1 in the previous stage rises by the H level scanning signal SC2 to the second scanning line. At this time, if the first auxiliary voltage Vh1 for compensating the field through voltage Vp is supplied, the potential of each pixel electrode 29 of the pixel 16 connected to the first scanning line Y1 in the previous stage does not decrease. In this way, the potentials VDD1, VDD2,..., VDDm of the first electrode E1 of the auxiliary capacitance element 41 of the pixel 16 connected to the first scanning line Y1 in the previous stage are set by the scanning signal supplied to the subsequent scanning line. Decrease by the first auxiliary voltage Vh1. When an L level scanning signal for turning off the pixel transistor Qd is output via the preceding scanning line, the scanning line driving circuit 21a supplies an H level scanning signal for selection to the subsequent scanning line. To do. Therefore, the potential of the pixel electrode 29 of the pixel 16 connected to the preceding scanning line is lowered by the field-through voltage Vp when the L level scanning signal is supplied, but the H level scanning signal is applied to the succeeding scanning line. As a result, the potential of the pixel electrode 29 of the pixel 16 in the previous stage rises. At this time, if the compensation amount by the first auxiliary voltage Vh1 is made larger than the field through voltage Vp, the potential of each pixel electrode 29 of the pixel 16 in the previous stage does not decrease. Therefore, the field through voltage Vp can be eliminated. As a result, the occurrence of image sticking or flicker can be suppressed.
[0077]
Further, a voltage higher than the average value of the image signal potential is supplied from the voltage control circuit VC to the counter electrode 28. By doing in this way, the liquid crystal molecules in the reverse tilt state can be made to respond quickly (reducing relaxation time) in accordance with the image signals VD1, VD2,..., VDm, as in the first embodiment. As a result, afterimage generation can be suppressed.
[0078]
From the above, it is possible to provide a liquid crystal display device capable of improving the display quality by correcting the field through voltage Vp and eliminating the occurrence of image sticking or flicker.
[0079]
Note that the first terminal and the second terminal described in the claims correspond to, for example, the first electrode E1 and the second electrode E2 in the present embodiment, respectively. Furthermore, the control signal generation circuit described in the claims corresponds to, for example, the first voltage supply circuit V1 in the present embodiment.
[0080]
According to the embodiment, the following features can be obtained.
(1) In the embodiment, the second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to each scanning line is connected to the subsequent scanning line. Then, the scanning line driving circuit 21 outputs the first scanning lines SC1, SC2,..., SCn that turn on the pixel transistors Qd to the next scanning line having a potential lower than the L level before outputting the scanning signals SC1, SC2,. 1 auxiliary voltage Vh1 is supplied. Further, an L level scanning signal for turning off the pixel transistor Qd is output via the preceding scanning line, and after the H level scanning signal is supplied to the subsequent scanning line, the L level scanning signal is supplied. Then, the potential of each pixel electrode 29 of the previous stage pixel 16 is increased by the contribution of the first auxiliary voltage Vh1. At this time, the field through voltage Vp can be eliminated by setting the voltage fluctuation contributed by the first auxiliary voltage Vh1 higher than the field through voltage Vp. Furthermore, the counter electrode potential can be set higher than the average value of the image signal potential. As a result, the occurrence of image sticking and flicker can be suppressed, so that a liquid crystal display device capable of improving the display quality can be provided.
(Third embodiment)
Next, a third embodiment embodying the present invention will be described. The configuration of the third embodiment is different from the configuration of the second embodiment in that the conductivity of the pixel transistor Qd is P-type. FIG. 9 is a timing chart for explaining a driving method of the liquid crystal display device of the present embodiment. This timing chart is the same as FIG. 8 except that the scanning signals SC1 and SC2 are different. However, the lower limit of the auxiliary voltage Vh1 supplied from the voltage supply circuit V1 is a level that the pixel transistor Qd is not turned on. There is. The detailed description of the configuration and driving method other than the above description is the same as that of the second embodiment, and is omitted here.
[0081]
According to the embodiment, the following features can be obtained.
(1) In the embodiment, the second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to each scanning line is connected to the subsequent scanning line. Then, the scanning line driving circuit 21 outputs the first scanning lines SC1, SC2,..., SCn that turn on the pixel transistors Qd to the next scanning line having a potential lower than the H level before outputting the scanning signals SC1, SC2,. 1 auxiliary voltage Vh1 is supplied. Further, an H level scanning signal for turning off the pixel transistor Qd is output via the preceding scanning line, and an L level scanning signal is supplied to the subsequent scanning line, followed by an H level scanning signal. Then, the potential of each pixel electrode 29 of the pixel 16 in the previous stage becomes higher by the contribution of the first auxiliary voltage Vh1. At this time, the counter electrode potential can be set higher than the average value of the image signal potentials by adding the contribution of the first auxiliary voltage Vh1 to the field through voltage Vp. As a result, the occurrence of image sticking and flicker can be suppressed, so that a liquid crystal display device capable of improving the display quality can be provided.
(Fourth embodiment)
Next, a fourth embodiment embodying the present invention will be described with reference to FIGS. In this 4th Embodiment, the code | symbol is made equal about the same structural member as the said 1st, 2nd embodiment, and the detailed description is abbreviate | omitted. FIG. 6 is a circuit diagram showing a circuit configuration of the display panel portion P constituting the liquid crystal display device according to the fourth embodiment of the present invention. FIG. 7 is an equivalent circuit of pixels formed in the display panel P. FIG. 10 is a timing chart for explaining a driving method of the liquid crystal display device of the present embodiment.
[0082]
In the configuration of the liquid crystal display device 50 of the fourth embodiment, as shown in FIG. 7, the conductivity of the pixel transistor Qd is N-type, and the transfer order of the scanning lines is reversed from n stages to one stage. Therefore, as shown in FIG. 6, the second electrode E2 of the auxiliary capacitive element 41 is connected to the preceding scanning line, and the dummy scanning line LZ is formed before the nth scanning line Yn. This is different from the second embodiment.
[0083]
More specifically, as shown in FIG. 6, a dummy scanning line LZ is formed in the preceding stage of the nth scanning line Yn of the display panel portion P of the present embodiment. The dummy scanning line LZ is connected to the scanning line driving circuit 21a. Further, the second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to the nth scanning line Yn is connected to the dummy scanning line LZ. A dummy scanning signal ZSC output from the scanning line driving circuit 21 is output to the dummy scanning line LZ.
[0084]
FIG. 7 is an equivalent circuit of the pixel 16 connected to the mth signal line Xm and the first and second scanning lines Y1 and Y2. As shown in FIG. 7, each pixel 16 includes a pixel transistor Qd whose conductivity type is N-type, a liquid crystal capacitive element 40, and an auxiliary capacitive element 41. The pixel transistor Qd is a transistor that functions as a switching element, and is composed of a TFT (thin film transistor).
[0085]
The second electrode E2 of the auxiliary capacitive element 41 of the pixel 16 connected to the first scanning line Y1 is connected to the second scanning line Y2 in the previous stage. The second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to the second scanning line Y2 is connected to the third scanning line Y3 in the previous stage.
[0086]
As described above, in the liquid crystal display device 50 of this embodiment, the second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to each of the scanning lines Y1, Y2,..., Yn is connected to the preceding scanning line. It is composed.
[0087]
Further, the scanning line driving circuit 21a in this embodiment includes a first voltage supply circuit V1 therein. In the present embodiment, the first voltage supply circuit V1 generates a first auxiliary voltage Vh1 that has a low L level, compensates for the field through voltage Vp of the pixel transistor Qd, and can further increase the potential. Then, as shown in FIG. 10, when the scanning line driving circuit 21a outputs the (n-1) th scanning signal SCn-1 at the H level to the (n-1) th scanning line Yn-1, The nth scanning signal SCn having the level of the first auxiliary voltage Vh1 lower than the L level is output to the scanning line Yn. Similarly, when the scanning line drive circuit 21a outputs the (n-2) th scanning signal SCn-2 at the H level to the (n-2) th scanning line Yn-2, the preceding (n-1) th scanning line Yn. The (n-1) th scanning signal SCn-1 having the level of the first auxiliary voltage Vh1 lower than the L level is output to -1. That is, when the scanning line drive circuit 21a sequentially outputs H level scanning signals SCn, SCn-1,..., SC1 to the scanning lines Yn, Yn-1,. A scanning signal having a low level of the first auxiliary voltage Vh1 is output for a predetermined period.
[0088]
The scanning line driving circuit 21a outputs a dummy scanning signal having a first auxiliary voltage Vh1 level lower than the L level to the preceding dummy scanning line LZ when the scanning signal SCn having the H level is output to the nth scanning line Yn. Output ZSC.
[0089]
With this configuration, as shown in FIG. 10, for example, pixels connected to the subsequent n−1th scanning line Yn−1 by the scanning signal SCn supplied to the preceding nth scanning line Yn. The potentials VDD1, VDD2,..., VDDm of the first electrodes E1 of the sixteen auxiliary capacitance elements 41 can be lowered by the contribution of the first auxiliary voltage Vh1. Further, the scanning line driving circuit 21a turns off all the pixel transistors Qd of the pixels 16 connected to the (n-1) th scanning line Yn-1 via the (n-1) th scanning line Yn-1. After outputting the scanning signal of the level, the scanning signal of L level for non-selection is supplied to the preceding n-th scanning line Yn after a short period of time. Accordingly, the potential of the pixel electrode 29 of the pixel 16 connected to the (n-1) th scanning line Yn-1 is equal to the field through voltage Vp by the supply of the (n-1) th scanning signal SCn-1 at the Vh1 level. The auxiliary voltage Vh1 decreases by the contribution, but the pixel electrode 29 of each pixel 16 connected to the (n-1) th scanning line Yn-1 is applied to the nth scanning line in the previous stage by the L level scanning signal SCn. The potential rises. Further, the potential of the pixel electrode 29 of the pixel 16 connected to the (n-1) th scanning line Yn-1 is the field through to which Vh1 contributes by the supply of the (n-1) th scanning signal SCn-1 at the L level. The potential of each pixel electrode 29 increases by the voltage. At this time, if the compensation amount by the first auxiliary voltage Vh1 is made larger than the field through voltage Vp, the potential of each pixel electrode 29 of the pixel 16 in the previous stage does not decrease. Therefore, the field through voltage Vp can be eliminated. As a result, the occurrence of image sticking or flicker can be suppressed.
[0090]
Further, a voltage higher than the average value of the image signal potential is supplied from the voltage control circuit VC to the counter electrode 28. By doing in this way, the liquid crystal molecules in the reverse tilt state can be made to respond quickly (reducing relaxation time) in accordance with the image signals VD1, VD2,..., VDm, as in the first embodiment. As a result, afterimage generation can be suppressed.
[0091]
From the above, it is possible to provide a liquid crystal display device capable of improving the display quality by correcting the field through voltage Vp and eliminating the occurrence of image sticking or flicker.
[0092]
Note that the first terminal and the second terminal described in the claims correspond to, for example, the first electrode E1 and the second electrode E2 in the present embodiment, respectively. Furthermore, the control signal generation circuit described in the claims corresponds to, for example, the first voltage supply circuit V1 in the present embodiment.
[0093]
According to the embodiment, the following features can be obtained.
(1) In the embodiment, the second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to each scanning line is connected to the subsequent scanning line. Then, the scanning line driving circuit 21 outputs the first auxiliary voltage having a potential lower than the L level on each scanning line after outputting the scanning signals SC1, SC2,..., SCn at the H level for turning on the pixel transistor Qd. Vh1 is supplied. In addition, when the preceding scanning line is at the Vh1 level, an H level scanning signal for turning on the next pixel transistor Qd is output, and when the Vh1 level scanning signal is supplied to the following scanning line, The L level is supplied to the preceding scanning line. Through a series of operations, the potential of each pixel electrode 29 of the pixel 16 is increased by the contribution of the first auxiliary voltage Vh1. At this time, the field through voltage Vp can be eliminated by setting the voltage fluctuation contributed by the first auxiliary voltage Vh1 higher than the field through voltage Vp. Furthermore, the counter electrode potential can be set higher than the average value of the image signal potential. As a result, the occurrence of image sticking and flicker can be suppressed, so that a liquid crystal display device capable of improving the display quality can be provided.
(Fifth embodiment)
Next, a fifth embodiment embodying the present invention will be described. The configuration of the fifth embodiment is different from the configuration of the fourth embodiment in that the conductivity of the pixel transistor Qd is P-type. FIG. 11 is a timing chart for explaining a driving method of the liquid crystal display device of the present embodiment. This timing chart is the same as that of FIG. 10 except that the scanning signals SC1 and SC2 and the potential VDDm of the nth electrode E1 are different. However, the lower limit of the auxiliary voltage Vh1 supplied from the voltage supply circuit V1 is the pixel transistor. There is a condition that Qd is at a level that does not turn on. The detailed description of the configuration and driving method other than the above description is the same as that of the fourth embodiment, and is omitted here.
[0094]
According to the embodiment, the following features can be obtained.
(1) In the embodiment, the second electrode E2 of the auxiliary capacitance element 41 of the pixel 16 connected to each scanning line is connected to the subsequent scanning line. Then, the scanning line driving circuit 21 outputs the first auxiliary voltage having a potential lower than the H level on each scanning line after outputting the scanning signals SC1, SC2,. Vh1 is supplied. In addition, when an L-level scanning signal for turning on the next-stage pixel transistor Qd is output during a period in which the previous-stage scanning line is at the Vh1 level, and a Vh1-level scanning signal is supplied to the next-stage scanning line, The H level is supplied to the preceding scanning line. Through a series of operations, the potential of each pixel electrode 29 of the pixel 16 is increased by the contribution of the first auxiliary voltage Vh1 in addition to the field through voltage Vp of the pixel transistor. Can be set higher than the value. As a result, the occurrence of image sticking and flicker can be suppressed, so that a liquid crystal display device capable of improving the display quality can be provided.
(Sixth embodiment)
Next, a sixth embodiment embodying the present invention will be described with reference to FIGS. In the sixth embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. FIG. 12 is a circuit diagram showing a circuit configuration of the display panel portion P constituting the liquid crystal display device according to the third embodiment of the present invention. FIG. 13 is an equivalent circuit of pixels formed in the display panel portion P. FIG. 14 is a timing chart for explaining a driving method of the liquid crystal display device of the present embodiment.
[0095]
In the configuration of the liquid crystal display device 60 of the sixth embodiment, as shown in FIGS. 12 and 13, the conductivity of the pixel transistor Qd is N-type, and the second electrode E2 of the auxiliary capacitance element 41 is In common with the first embodiment, the capacitor lines LC1, LC2,..., LCn are connected to the second voltage supply circuit V2 provided in the scanning line driving circuit 21b. Is different.
[0096]
The second voltage supply circuit V2 turns off the pixel transistor Qd while the H level scanning signals SC1, SC2,..., SCn are output to the pixel transistors Qd on the scanning lines Y1, Y2,. The second auxiliary voltage Vh2 having a voltage level lower than that of the L level scanning signals SC1, SC2,..., SCn supplied during the period (which corresponds to the “holding period” described in the claims) is generated. Output to the corresponding capacitance lines LC1, LC2,..., LCn. In this embodiment, the L level scanning signals SC1, SC2,..., SCn correspond to the reference voltage Vk shown in FIG. That is, as shown in FIG. 14, the second voltage supply circuit V2 of the present embodiment has a capacitor wiring corresponding to a predetermined period across the period in which each pixel transistor Qd is turned on for each scanning line. The second auxiliary voltage Vh2 having a voltage level lower than the reference voltage Vk is output to the second electrode E2 of the auxiliary capacitance element 41 through LC1, LC2,.
[0097]
FIG. 13 is an equivalent circuit of each pixel 16 connected to the mth signal line Xm and the first and second scanning lines Y1 and Y2. As shown in FIG. 13, each pixel 16 includes a pixel transistor Qd whose conductivity type is N-type, a liquid crystal capacitive element 40, and an auxiliary capacitive element 41. The pixel transistor Qd is a transistor that functions as a switching element, and includes a TFT (thin film transistor).
[0098]
As shown in FIG. 13, the second electrode E2 of the auxiliary capacitive element 41 of the pixel 16 connected to the first scanning line Y1 is connected to the first capacitive wiring LC1. As shown in FIG. 14, the second voltage supply circuit V2 has a voltage lower than the reference voltage Vk in the corresponding capacitance lines LC1, LC2,..., LCn in a period including the period in which the pixel transistor Qd is turned on. The level second auxiliary voltage Vh2 is output. In this way, as shown in FIG. 14, the image signals VD1, VD2,... Supplied to the pixel electrode 27 and the auxiliary capacitance element 41 are sandwiched between periods in which the pixel transistor Qd is turned on. The voltage level of VDm can be lowered by the second auxiliary voltage Vh2.
[0099]
As shown in FIG. 14, the potentials VDD1, VDD2,..., VDDm of the first electrode E1 of the auxiliary capacitive element 41 of the pixel 16 are set to the second auxiliary voltage in a period including the period in which the pixel transistor Qd is turned on. It can be lowered by Vh2.
[0100]
In this state, the scanning line driving circuit 21b outputs an L level scanning signal SC1 through the first scanning line Y1 to turn off the pixel transistor Qd. Then, the potential of the pixel electrode 27 is lowered by the field through voltage Vp. At this time, the second voltage supply circuit V2 outputs the reference voltage Vk via the first capacitor wiring LC1. Then, the potential of the second electrode E2 of the auxiliary capacitive elements 41 of all the pixels 16 connected to the first scanning line Y1 rises from the second auxiliary voltage Vh2 to the reference voltage Vk. At this time, if the increase in the pixel potential due to the contribution of the second auxiliary voltage Vh2 is made larger than the field through voltage Vp, the field through voltage Vp generated in the pixel electrode 27 after the pixel transistor Qd is turned off is obtained. It is possible to reliably compensate for the decrease. As a result, the occurrence of image sticking or flicker can be suppressed.
[0101]
At this time, an average voltage Vav higher than the average value of the image signal potential is supplied from the voltage control circuit VC to the counter electrode 28. As a result, the intensity of the electric field (longitudinal electric field) supplied along the direction of the pixel electrode 27 and the counter electrode 28 can be increased by the compensation voltage Va. Therefore, the signal lines X1, X2,..., Xm and the pixels generated by the image signals VD1, VD2,..., VDm indicate the intensity of the electric field (vertical electric field) supplied along the direction of the pixel electrode 27 and the counter electrode 28. The intensity of the electric field (transverse electric field) supplied along the direction with the electrode 27 can be set relatively higher by the second compensation voltage Va. Therefore, the liquid crystal molecules in the reverse tilt state can be made to respond quickly (reducing relaxation time) in accordance with the image signals VD1, VD2,. As a result, afterimage generation can be suppressed. Therefore, it is possible to provide a liquid crystal display device that can improve the display quality by correcting the field-through voltage and eliminating the occurrence of flicker. In addition, since the first to nth capacitor wirings LC1, LC2,..., LCn are provided independently of the scanning lines Y1, Y2,..., Yn, the wiring capacity of each scanning line can be reduced and each scanning line can be reduced. The burden of Further, since the signal amplitude of the scanning signals SC1, SC2,..., SCn is reduced, the power consumption of the liquid crystal display device 10 can be increased.
[0102]
The control signal generation circuit described in the claims corresponds to, for example, the second voltage supply circuit V2 in the present embodiment.
According to the embodiment, the following features can be obtained.
[0103]
(1) In the embodiment described above, the conductivity type of the pixel transistor Qd is the N type. Then, the second electrode E2 of the auxiliary capacitive element 41 formed along the scanning line direction is connected in common via the capacitive wirings LC1, LC2,..., LCn and connected to the second voltage supply circuit V2. did. Then, the second voltage supply circuit V2 includes the second electrode E2 of the auxiliary capacitance element 41 via the corresponding capacitance lines LC1, LC2,..., LCn during the period in which each pixel transistor Qd is turned on in each scanning line. The second auxiliary voltage Vh2 having a voltage level lower than the reference voltage Vk is output. Then, after the pixel transistor Qd is turned off, the potential of the second electrode E2 of the auxiliary capacitance element 41 is returned from the second auxiliary voltage Vh2 to the reference voltage Vk.
[0104]
In this way, the potential of the second electrode E2 can be raised by the second auxiliary voltage Vh2. At this time, if the increase in the pixel potential due to the second auxiliary voltage Vh2 is made larger than the field through voltage Vp, the decrease in the field through voltage Vp generated in the pixel electrode 27 after the pixel transistor Qd is turned off can be ensured. Can be compensated for. As a result, the occurrence of image sticking or flicker can be suppressed. Therefore, the occurrence of image sticking and flicker can be suppressed, and a liquid crystal display device capable of improving the display quality can be provided. In addition, since the first to nth capacitor wirings LC1, LC2,..., LCn are provided independently of the scanning lines Y1, Y2,..., Yn, the wiring capacity of each scanning line can be reduced and each scanning line can be reduced. The burden of Further, since the signal amplitude of the scanning signals SC1, SC2,..., SCn is reduced, the power consumption of the liquid crystal display device 10 can be increased.
[0105]
The above configuration is a case where the pixel transistor is an N-type. However, when the pixel transistor is a P-type, the pixel potential is increased by the field-through voltage. Can be stronger than the electric field.
[0106]
(Seventh embodiment)
Next, a seventh embodiment embodying the present invention will be described. The configuration of the seventh embodiment is different from the configuration of the sixth embodiment in that the supply voltage from the voltage control circuit VC becomes the compensation counter electrode voltages + Vss and −Vss. In this embodiment, Vk1 is applied to the second electrode E2 of the auxiliary capacitive element 41 in synchronization with the potential applied to the counter electrode 28 when the counter electrode potential is + Vss and Vk2 is applied to the counter electrode 28 when the counter electrode potential is −Vss. . here,
(+ Vss) − (− Vss) = Vk1−Vk2
Meet. Detailed description of the configuration and driving method other than those described above is the same as in the sixth embodiment, and is therefore omitted here.
[0107]
According to the embodiment, in addition to the features of the sixth embodiment, the following features can be obtained.
(1) Since the amplitude of the image signal can be reduced by the common inversion driving, the power consumption of the circuit can be reduced.
[0108]
(Eighth embodiment)
Next, application of the electronic devices of the liquid crystal display devices 10, 50, and 60 as the electro-optical devices described in the first to seventh embodiments will be described with reference to FIG. The liquid crystal display devices 10, 50, and 60 can be applied to various electronic devices such as mobile personal computers, mobile phones, and digital cameras.
[0109]
FIG. 15 is a perspective view showing the configuration of a mobile personal computer. In FIG. 15, the personal computer 70 includes a main body 72 having a keyboard 71 and a display unit 73 using the liquid crystal display devices 10, 50 and 60. Even in this case, the display quality of the display unit 73 using the liquid crystal display devices 10, 50, 60 can be improved.
[0110]
In addition, embodiment of invention is not limited to the said embodiment, You may implement as follows.
In the second to fifth embodiments, the first voltage supply circuit V1 and the second voltage supply circuit V2 are provided in the scanning line drive circuits 21a and 21b, respectively. The first voltage supply circuit V1 and the second voltage supply circuit V2 may be provided outside the scanning line driving circuit 21, respectively.
[0111]
In the first to seventh embodiments, the liquid crystal display devices 10, 50, and 60 are provided with the liquid crystal capacitive element 40 of one color. However, the liquid crystal display device is provided with a liquid crystal capacitive element capable of full color display. May be.
[0112]
In the above-described embodiment, a suitable effect is obtained by being embodied in a display device including the liquid crystal capacitive element 40, but may be embodied in a display device including a voltage driving element other than the liquid crystal capacitive element 40.
[Brief description of the drawings]
FIG. 1 is a schematic view of a liquid crystal display device.
FIG. 2 is a partially cutaway view of a liquid crystal display device.
FIG. 3 schematically shows an electrical configuration of a liquid crystal display device.
FIG. 4 is an equivalent circuit of a pixel formed in the display panel unit.
FIG. 5A is a timing chart of scanning signals supplied to a first scanning line. (B) is a timing chart of a counter electrode. (C) is a timing chart of image data. (D) is a timing chart of the potential of the pixel electrode.
FIG. 6 schematically shows an electrical configuration of a liquid crystal display device.
FIG. 7 is an equivalent circuit of a pixel formed in the display panel unit.
FIG. 8 is a timing chart for explaining a driving method of the liquid crystal display device according to the second embodiment;
FIG. 9 is a timing chart for explaining a driving method of the liquid crystal display device according to the third embodiment;
FIG. 10 is a timing chart for explaining a driving method of the liquid crystal display device of the fourth embodiment.
FIG. 11 is a timing chart for explaining a driving method of the liquid crystal display device according to the fifth embodiment;
FIG. 12 schematically shows an electrical configuration of a liquid crystal display device according to a sixth embodiment.
FIG. 13 is an equivalent circuit of pixels formed in a display panel unit according to the sixth embodiment.
FIG. 14 is a timing chart for explaining a driving method of the liquid crystal display device according to the sixth embodiment;
FIG. 15 is a perspective view showing a configuration of a mobile personal computer for explaining an eighth embodiment;
FIG. 16 is a schematic configuration diagram of pixels formed on a display panel of a conventional active matrix liquid crystal display device.
FIG. 17 is a schematic cross-sectional view of a conventional pixel.
[Explanation of symbols]
VD1, VD2,..., VDm Image signal as data signal, Qd ... Pixel transistor as gate transistor, V1 ... First voltage supply circuit as control signal generation circuit, V2 ... Second voltage as control signal generation circuit Supply circuit, Va ... compensation voltage, VC ... voltage control circuit as AC signal generation circuit, Vk ... reference voltage, Vo ... counter electrode voltage, Vp ... field through voltage, Vss ... compensation counter electrode voltage as variable signal, X1, X2,..., Xm ... signal line, Y1, Y2,..., Yn ... scanning line, E1 ... first electrode as first terminal, E2 ... second electrode as second terminal, 10, 50, 60 ... Liquid crystal display device as electro-optical device, 16... Pixel, 21, 21a, 21b... Scanning line drive circuit, 27... Pixel electrode as first electrode, 28. ... liquid crystal capacitor element as an electro-optical element, 41 ... auxiliary capacitive element 70 ... mobile personal computer as an electronic apparatus.

Claims

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In a driving method of an electro-optical device provided with an electro-optical element having an electrode and a second electrode,
The conductivity type of the gate transistor is P-type,
Turning on the gate transistor in response to a scanning signal supplied through the scanning line to supply a data signal from the signal line to the first electrode;
Supplying a variable signal to the second electrode to drive the electro-optic element in an alternating current;
A driving method of an electro-optical device, wherein a center value of the variable signal supplied to the second electrode is offset to a level higher than a center value of the data signal supplied to the first electrode.

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In a driving method of an electro-optical device provided with an electro-optical element having an electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal,
The conductivity type of the gate transistor is N-type,
Connecting the second terminal of the auxiliary capacitance element provided in the pixel to a scanning line selected next to the scanning line connected to the pixel;
In response to a scanning signal supplied through the scanning line, the gate transistor is turned on to supply a data signal from the signal line to the first electrode and the first terminal,
Supplying an electric potential offset to a level higher than the center value of the data signal to the second electrode to drive the electro-optic element by alternating current;
A scanning signal for turning on the gate transistor is generated and supplied to the scanning line with a signal level lower than an off signal level for turning off the gate transistor in a certain period before outputting an on signal level for turning on the gate transistor. A method of driving an electro-optical device, characterized in that:

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In a driving method of an electro-optical device provided with an electro-optical element having an electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal,
The conductivity type of the gate transistor is P-type,
Connecting the second terminal of the auxiliary capacitance element provided in the pixel to a scanning line selected next to the scanning line connected to the pixel;
In response to a scanning signal supplied through the scanning line, the gate transistor is turned on to supply a data signal from the signal line to the first electrode and the first terminal,
Supplying an electric potential offset to a level higher than the center value of the data signal to the second electrode to drive the electro-optic element by alternating current;
A scanning signal for turning on the gate transistor has a signal level lower than an off signal level for turning off the gate transistor and not turning on the gate transistor for a certain period before outputting an on signal level for turning on the gate transistor. An electro-optical device driving method, characterized in that the electro-optical device is generated and supplied to the scanning line.

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In a driving method of an electro-optical device provided with an electro-optical element having an electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal,
The conductivity type of the gate transistor is N-type,
Connecting the second terminal of the auxiliary capacitance element provided in the pixel to a scanning line selected before the scanning line connected to the pixel;
The gate transistor is turned on in response to a scanning signal supplied through the scanning line to supply a data signal from the signal line, and a potential offset to a level higher than the center value of the data signal is applied to the second electrode. And the AC drive of the electro-optic element,
A scanning signal for turning on the gate transistor is generated for a certain period after the on signal level for turning on the gate transistor is output, and a signal level lower than an off signal level for turning off the gate transistor is generated and supplied to the scanning line. A driving method of an electro-optical device, characterized in that:

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In a driving method of an electro-optical device provided with an electro-optical element having an electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal,
The conductivity type of the gate transistor is P-type,
Connecting the second terminal of the auxiliary capacitance element provided in the pixel to a scanning line selected before the scanning line connected to the pixel;
In response to a scanning signal supplied through the scanning line, the gate transistor is turned on to supply a data signal from the signal line to the first electrode and the first terminal,
Supplying an electric potential offset to a level higher than the center value of the data signal to the second electrode to drive the electro-optic element by alternating current;
A scanning signal for turning on the gate transistor has a signal level lower than an off signal level for turning off the gate transistor and not turning on the gate transistor for a certain period after outputting an on signal level for turning on the gate transistor. An electro-optical device driving method, characterized in that the electro-optical device is generated and supplied to the scanning line.

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In a driving method of an electro-optical device provided with an electro-optical element having an electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal,
In response to a scanning signal supplied through the scanning line, the gate transistor is turned on to supply a data signal from the signal line to the first electrode and the first terminal,
Supplying an electric potential offset to a level higher than the center value of the data signal to the second electrode to drive the electro-optic element by alternating current;
During the period from when the off signal level for outputting the gate transistor to the scanning line connected to the pixel is output to the second terminal until after the output of the off signal level for switching off, A driving method of an electro-optical device, wherein a potential level lower than a period is supplied.

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In a driving method of an electro-optical device provided with an electro-optical element having an electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal,
In response to a scanning signal supplied through the scanning line, the gate transistor is turned on to supply a data signal from the signal line to the first electrode and the first terminal,
Supplying a variable signal to the second electrode to drive the electro-optic element in an alternating current;
The center value of the variable signal supplied to the second electrode is offset to a level higher than the center value of the data signal supplied to the first electrode and the first terminal, and the second terminal is connected to the variable signal. In synchronization, a potential level having the same potential fluctuation width as the variable signal is supplied,
Further, a period from when an off signal level for outputting the gate transistor to the scanning line connected to the pixel is output to the second terminal until after an off signal level for outputting the gate transistor is output. A driving method of an electro-optical device, wherein a potential level lower than a holding period is supplied.

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In an electro-optical device comprising an electro-optical element having an electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal
The gate transistor has a conductivity type of P type,
Turning on the gate transistor in response to a scanning signal supplied through the scanning line to supply a data signal from the signal line to the first electrode;
Supplying a variable signal to the second electrode to drive the electro-optic element in an alternating current;
An AC signal generation circuit is provided that outputs the center value of the variable signal supplied to the second electrode offset to a level higher than the center value of the data signal supplied to the first electrode. Electro-optic device.

A plurality of scanning lines; a plurality of signal lines; and a pixel disposed at a position corresponding to each intersection of the plurality of scanning lines and the plurality of signal lines. In an electro-optical device comprising an electro-optical element having an electrode and a second electrode, and an auxiliary capacitance element having a first terminal and a second terminal
Turning on the gate transistor in response to a scanning signal supplied through the scanning line to supply a data signal from the signal line to the first electrode;
Supplying a variable signal to the second electrode to drive the electro-optic element in an alternating current;
An AC signal generation circuit that outputs the center value of the variable signal supplied to the second electrode by offsetting the center value of the variable signal to a level higher than the center value of the data signal;
The second terminal is supplied with a potential level having the same potential fluctuation width as that of the variable signal in synchronization with the variable signal.
While the scanning signal of the on signal level for turning on the gate transistor is being output to the scanning line connected to the pixel, the second terminal is supplied during the holding period in which the gate transistor is off. An electro-optical device comprising: a control signal generation circuit that generates and outputs a control signal having a signal level lower than the signal level.

The electro-optical device according to claim 8 or 9,
The electro-optical device is a liquid crystal capacitive element in which liquid crystal is sealed between the first electrode and the second electrode.

An electronic apparatus using the method for driving an electro-optical device according to claim 1.

An electronic apparatus comprising the electro-optical device according to claim 8.