JP2005010229A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2005010229A JP2005010229A JP2003171302A JP2003171302A JP2005010229A JP 2005010229 A JP2005010229 A JP 2005010229A JP 2003171302 A JP2003171302 A JP 2003171302A JP 2003171302 A JP2003171302 A JP 2003171302A JP 2005010229 A JP2005010229 A JP 2005010229A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoelectric conversion
- liquid crystal
- optical sensor
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】光センサの光感度の増加が容易な液晶セルを提供する。
【解決手段】スイッチ素子36のソース電極および光センサ51のN+ポリシリコン部とを共通のソース電極41とする。スイッチ素子36と光センサ51とを電気的に直列に接続する。ソース電極41が電気的にフローティング状態となる。光センサ51の構造の自由度を確保できる。光センサ51の光感度には面積効果が寄与している。光センサ51のI型ポリシリコン部52の面積を大きする。I型ポリシリコン部52での光電流が大きくなる。光センサ51の光感度の増加を容易にできる。
【選択図】 図1
【解決手段】スイッチ素子36のソース電極および光センサ51のN+ポリシリコン部とを共通のソース電極41とする。スイッチ素子36と光センサ51とを電気的に直列に接続する。ソース電極41が電気的にフローティング状態となる。光センサ51の構造の自由度を確保できる。光センサ51の光感度には面積効果が寄与している。光センサ51のI型ポリシリコン部52の面積を大きする。I型ポリシリコン部52での光電流が大きくなる。光センサ51の光感度の増加を容易にできる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、スイッチ素子および光電変換素子を備えた液晶表示装置に関する。
【0002】
【従来の技術】
近年、平面ディスプレイの発展は目覚しく、液晶ディスプレイ、プラズマディスプレイおよび有機発光ディスプレイなどが、パソコン、TVあるいは携帯電話などに実用化され急激に市場を伸ばしている。これらパソコンおよび携帯電話機などはモバイルユースとして今後ますます情報端末の機能を拡大することは明らかである。
【0003】
ところが、この種の平面ディスプレイは、機能的には単なる表示装置に過ぎない。現在、カメラ機能を有する液晶表示装置を備えた携帯電話機によって、画像を取り込んで送信することが可能であるが、このカメラ機能を有する携帯電話機では、例えば議事録などを入力して送信することはできないため、現在でもFAXが使用されている。このため、この携帯電話機などに用いられている液晶表示装置中に、光入力機能を有する新たな平面ディスプレイの開発が望まれている。
【0004】
そして、この種の液晶表示装置である液晶セルとしては、例えば図29ないし図31に示す構成が知られている。
【0005】
まず、図29に示すように、この液晶セルは、アレイ基板1を備えている。そして、このアレイ基板1は、矩形平板状の透光性を有する厚さが0.7mm程度である矩形平板状のガラス基板2を備えている。このガラス基板2上には、薄膜トランジスタ(TFT)である液晶表示用のスイッチ素子3および画素補助容量4が配置されている。さらに、このガラス基板2上には、光入力機能用である光電変換素子としての光センサ5と、この光センサ5から信号を蓄積するセンサ補助容量6とが電気的に並列に接続された状態で配置されている。
【0006】
これら光センサ5およびセンサ補助容量6には、このセンサ補助容量6に蓄積された信号電荷を表示状態において読み出す読み出しスイッチ7が接続されている。この読み出しスイッチ7は、nチャネル型のTFTにて構成されている。そして、これらスイッチ素子3、画素補助容量4、光センサ5、センサ補助容量6および読み出しスイッチ7は、ガラス基板2上の同一平面状に形成されて、光電変換素子としての光入力機能素子8を構成する。
【0007】
さらに、図30に示すように、アレイ側のガラス基板2上には、1画素構成要素としてスイッチ素子3、光センサ5および画素透明電極(ITO)としての画素電極9が配置されている。また、この画素電極9以外のガラス基板2上には、絶縁性を有する保護膜11が積層されている。さらに、光センサ5上に位置する保護膜11上には、光遮蔽膜としての遮光膜12が設けられている。この遮光膜12は、この遮光膜12に対向して配設されたバックライト13からの光Lが光センサ5へと直接入射するのを防ぐ。
【0008】
また、この遮光膜12に対向する側である液晶セルの対向側には、矩形平板状の対向基板14が配置されている。この対向基板14は、厚さが0.7mmであるガラス基板15を備えている。そして、遮光膜12に対向した側であるガラス基板15上には、カラーフィルタ16が設けられている。また、このカラーフィルタ16上には、透明電極膜としての対向電極17が積層されている。ここで、この対向電極17が形成された側であるガラス基板15の反対側にバックライト13が設置されている。そして、アレイ基板1のガラス基板2と対向基板14のガラス基板15とを互いに向かい合わせて対向させた状態で、これらガラス基板2,15の間には、液晶18が介挿されて封止されている。
【0009】
ここで、液晶セルのスイッチ素子3および光センサ5のそれぞれは、厚さ500オングストローム(Å)のポリシリコン膜により形成されている。なお、このポリシリコンは、アモルファスシリコンを脱水素化した後に、エキシマレーザビームBでレーザアニールすることにより形成される。また、光センサ5は、図31に示すように、ガラス基板2上に平面的にPIN型のP+P−N−N+構造により形成されており、暗電流を抑制するために逆バイアスが印加されている。また、この光センサ5のP+P−N−N+構造のそれぞれの上側には、TEOS(正珪酸四エチル:Si(OC2H5)4)膜のゲート絶縁膜21が積層されている。そして、この光センサ5のP−領域上であるゲート絶縁膜21上には、光信号を制御するためにゲート電極22が積層されている。
【0010】
したがって、このゲート電極22にバイアスを掛けることにより、電流発生領域を制御できる。同様に、光センサ5は、単結晶シリコンやアモルファスシリコンで形成された光センサに比べ、粒界の存在のためにP+領域とP−領域との界面、およびN−領域とN+領域との界面でのリーク電流、すなわち暗電流が多い。このため、ゲート電極22にバイアスを掛けることによって暗電流を制御できる。
【0011】
次に、液晶セルの光入力動作は、バックライト13から照射された光Lが画素電極9を通過した後、この液晶セルのアレイ基板1側の被写体Sに当って反射される。そして、この被写体Sにて反射された反射光Rを光センサ5により検知し、ゲート電極22にバイアスを掛けることによって、この光センサ5のP+領域とP−領域との界面で発生した信号電荷をドレインとしてのN+領域へと掃き出す。
【0012】
さらに、この光センサ5のN+領域へと掃き出された信号電荷は、センサ補助容量6に蓄積される。ここで、この信号電荷の掃き出しは、入射光量に応じて繰り返される。さらに、センサ補助容量6に蓄積された信号電荷は、読み出しスイッチ7を介して読み出される。そして、この読み出しスイッチ7にて読み出した信号電荷と同じ画素の画像が液晶セルに表示される。
【0013】
ここで、この液晶セルとして要求される機能としては、光センサ5の光感度特性が有る。ところが、この光センサ5は、スイッチ素子3と一体化されて作成されているため、500Å程度の厚さしかない。すなわち、この光センサ5をCCDや太陽電池などに用いる場合には、十分な光感度を有するために、この光センサ5としては約1μm程度の厚さが要求される。したがって、この光センサ5の光電流と暗電流との比は、少なくとも100倍以上が保障される。
【0014】
一方、厚さが500Å程度の光センサ5の場合には、1000ルクス(Lx)での光電流と暗電流との比が10倍以下である。すなわち、この光センサ5のポリシリコン層内で十分に光吸収がされず、光電流発生領域がゲート電極22下のP+領域とP−領域との界面の空乏領域の狭い領域に限られるからである。このため、画像読み込み時および画像表示時とは異なり、少しでも飽和光電流を上げるためにバックライト13の光量を約10倍程度にする必要があり、不自然な操作が必要である。
【0015】
ところが、このようにバックライト13の光量を約10倍程度にした場合には、このバックライト13の寿命が短くなるとともに、このバックライト13の操作に手間が掛かる。また、光センサ5の光感度を上げる手段としては、光センサ5の構造をジクザク状にするなどが考えられるが、大幅な改善は見込めない。したがって、ポリシリコンにより光センサ5を形成する場合には、ゲート電極22下の領域に光感度を有するP−領域を形成するだけでは十分な光感度を得られず、この光センサ5による光感度の増加は容易ではない。
【0016】
また、この種の液晶セルとしては、スイッチ素子として機能する薄膜トランジスタと、光センサとして機能する光電交換素子とが別個に構成されている。そして、これら薄膜トランジスタおよび光電変換素子は、ガラス基板としての透明基板上にマトリクス状に形成されている。さらに、光電変換素子は、光感度を有する光電変換層を備えている。そして、この光電変換層は、ゲート電極下に設けられ、このゲート電極よりも大きく形成された構成が知られている(例えば、特許文献1参照。)。
【0017】
【特許文献1】
特開平10−90655号公報(第2−5頁、図1−図2)
【0018】
【発明が解決しようとする課題】
しかしながら、上述の液晶セルでは、薄膜トランジスタと光電変換素子とが別個に形成され、この光電変換素子の光電変換層がゲート電極下に設けられている。このため、この光電変換素子の光電変換層の設計上の自由度が規制されており、この光電変換層を余り大きくできないから、この光電変換素子の光電変換層での光感度の増加が容易ではないという問題を有している。
【0019】
本発明は、このような点に鑑みなされたもので、光感度の増加が容易な液晶表示装置を提供することを目的とする。
【0020】
【課題を解決するための手段】
本発明は、透光性基板上に形成された活性層を有するスイッチ素子および光電変換層を有する光電変換素子、およびこれらスイッチ素子の活性層と光電変換素子の光電変換層との間に設けられこれら活性層と光電変換層とを電気的に直列に接続させる共通電極を備えたアレイ基板と、このアレイ基板に対向して設けられた対向基板と、この対向基板および前記アレイ基板の間に介挿された液晶とを具備したものである。
【0021】
そして、スイッチ素子の活性層と光電変換素子の光電変換層との間に共通電極を設けて、この共通電極によりスイッチ素子の活性層と光電変換素子の光電変換層とを電気的に直列に接続させた。この結果、光電変換素子の構造の自由度がより確保されるので、この光電変換素子の光電変換層を大きくすることにより、この光電変換層での光感度の増加を容易にできる。
【0022】
【発明の実施の形態】
以下、本発明の液晶表示装置の第1の実施の形態の構成を図1ないし図13を参照して説明する。
【0023】
図1ないし図13において、31は液晶表示装置としての液晶セルで、この液晶セル31は、光入力機能を有し、略矩形平板状のアレイ基板32を備えている。このアレイ基板32は、略透明な矩形平板状の絶縁基板としての透光性基板であるガラス基板33を備えている。このガラス基板33の一主面である表面上には、アンダーコート層としてシリコン窒化膜34および酸化シリコン膜35が積層されて成膜されている。
【0024】
さらに、この酸化シリコン膜35上には、多結晶半導体としてのポリシリコンにて構成されたLDD構造を有する液晶表示用の薄膜トランジスタ(TFT)としてのNチャネル型のスイッチ素子36がマトリクス状に形成されている。このスイッチ素子36は、1画素構成要素として配設されており、ゲート領域として機能する活性層としてのI型ポリシリコン部37を備えている。このI型ポリシリコン部37の両側には、N−ポリシリコンにて構成されたLDD(Lightly Doped Dorain)領域38,39が設けられている。これらLDD領域38,39それぞれの両側部には、N+ポリシリコンにより構成された共通電極としてのN+ポリシリコン部であるソース電極41と、N+ポリシリコンにより構成されたドレイン電極42とが一対の電極として設けられている。
【0025】
また、これらI型ポリシリコン部37、LDD領域38,39、ソース電極41およびドレイン電極42それぞれの上方には、絶縁性を有するゲート絶縁膜43が積層されて成膜されている。さらに、I型ポリシリコン部37上であるゲート絶縁膜43上には、モリブデン−タングステン(MoW)により構成されたゲート電極44が成膜されている。ここで、このゲート電極44は、図2に示すように、I型ポリシリコン部37の幅寸法よりも大きな長さ寸法を有している。具体的に、このゲート電極44は、スイッチ素子36のトランジスタ特性を確保するために、5μm程度の幅寸法にされている。
【0026】
一方、このスイッチ素子36に連続した酸化シリコン膜35上には、ポリシリコンにて構成された光入力機能用であるPIN型の光電変換素子としての光センサ51が形成されている。この光センサ51は、ガラス基板33上のスイッチ素子36と同一平面状に配置されている。また、この光センサ51は、非晶質半導体としてのアモルファスシリコンのレーザアニールにより形成されたポリシリコンにより構成されている。ここで、この光センサ51は、大きさの制約が無いため、スイッチ素子36に比べて極端に大きさが異なる。具体的に、この光センサ51は、スイッチ素子36の面積の10倍の面積を有している。
【0027】
そして、この光センサ51は、ポリシリコンにて構成された光電変換層としてのI型ポリシリコン部52を備えている。また、このI型ポリシリコン部52の両側には、P+領域として機能する多結晶半導体層であるP+ポリシリコン部53と、N−領域として機能する多結晶半導体層であるN−ポリシリコン部54とが連続して設けられている。ここで、P+ポリシリコン部53は、スイッチ素子36が設けられている側の反対側の酸化シリコン膜35上に設けられている。また、N−ポリシリコン部54は、スイッチ素子36が設けられている側の酸化シリコン35膜上に設けられている。
【0028】
さらに、このN−ポリシリコン部54の一側には、ソース電極41が連続して設けられている。このソース電極41は、N−ポリシリコン部54におけるI型ポリシリコン部52の反対側の側部に連続して設けられている。そして、このソース電極41は、光センサ51のN+ポリシリコン部として機能する。すなわち、このソース電極41は、光センサ51のN+ポリシリコン部とスイッチ素子のN+ポリシリコン部とを兼ねた共通電極として機能する。
【0029】
したがって、これら光センサ51およびスイッチ素子36は、ソース電極41によって電気的に直列に接続されている。なお、これら光センサ51およびスイッチ素子36によって光入力機能素子55が構成される。ここで、この光入力機能素子55の光センサ51には、図示しないセンサ補助容量91が並列に接続されており、このセンサ補助容量91も光入力機能素子55の一部を構成する。
【0030】
また、この光入力機能素子55の光センサ51上には、ゲート絶縁膜43が積層されて成膜されている。さらに、ゲート電極44を含むゲート絶縁膜43上には、絶縁性を有する酸化シリコン膜である層間膜56が積層されて成膜されている。そして、これら層間膜56およびゲート絶縁膜43には、これら層間膜56およびゲート絶縁膜43のそれぞれを貫通した導通部としての一対のコンタクトホール57,58が開口されて設けられている。
【0031】
ここで、一方のコンタクトホール57は、光センサ51のP+ポリシリコン部53に連通して開口している。また、他方のコンタクトホール58は、スイッチ素子36のドレイン電極42に連通して開口している。そして、光センサ51のP+ポリシリコン部53に連通したコンタクトホール57には、電極部としての金属製のソース電極61が積層されて設けられている。このソース電極61は、コンタクトホール57を介して光センサ51のP+ポリシリコン部53に電気的に接続されて導通されている。すなわち、このソース電極61は、光センサ51のP+ポリシリコン部53を介して、この光センサ51のI型ポリシリコン部52に電気的に接続されている。言い換えると、このソース電極61は、光センサ51のP+ポリシリコン部53、I型ポリシリコン部52、N−ポリシリコン部54、ソース電極41、スイッチ素子36のLDD領域38のそれぞれを介して、このスイッチ素子36のI型ポリシリコン部37に電気的に接続されている。
【0032】
また、スイッチ素子36のドレイン電極42に連通したコンタクトホール58には、電極部としての金属製のドレイン電極62が積層されて設けられている。このドレイン電極62は、光入力機能素子55の制御電極であり、コンタクトホール58を介してスイッチ素子36のドレイン電極42に電気的に接続されて導通されている。すなわち、このドレイン電極62は、スイッチ素子36のドレイン電極42およびLDD領域39のそれぞれを介して、このスイッチ素子36のI型ポリシリコン部37に電気的に接続されている。言い換えると、このドレイン電極62は、スイッチ素子36のドレイン電極42、LDD領域39、I型ポリシリコン部37、LDD領域38、ソース電極41および光センサ51のN−ポリシリコン部54のそれぞれを介して、光センサ51のI型ポリシリコン部52に電気的に接続されている。このため、ソース電極41は、電気的に周囲から遮断されて絶縁された、いわゆるフローティング状態とされている。
【0033】
一方、これらスイッチ素子36および光センサ51上である層間膜56上には、これらスイッチ素子36および光センサ51を覆うように光遮断層としての遮光膜63が積層されて成膜されている。この遮光膜63は、ソース電極61とドレイン電極62との間に設けられており、これらソース電極61およびドレイン電極62と同一材料および同一工程にて形成されている。さらに、この遮光膜63は、図示しない被写体にて反射され、アレイ基板32のガラス基板33側から入射される反射光を遮光する位置に配置されている。
【0034】
さらに、この遮光膜63上には、図示しない画素電極が成膜されて形成されている。この画素電極は、ガラス基板33上にマトリクス状に配設されており、図示しないスイッチ素子により制御される。
【0035】
一方、アレイ基板32に対向して矩形平板状の対向基板71が配設されている。この対向基板71は、略透明な矩形平板状の絶縁基板としての透光性基板であるガラス基板72を備えている。このガラス基板72のアレイ基板32に対向した側の一主面には、複数のカラーフィルタ73が形成されている。これら複数のカラーフィルタ73を含むガラス基板72上には、透明導電膜としてのITO膜である対向電極74が形成されている。そして、この対向電極74とアレイ基板32との間には、液晶75が介挿されて封止されている。
【0036】
次に、上記第1の実施の形態の液晶セルの製造方法を説明する。
【0037】
まず、図示しないプラズマCVD装置により、図3に示すように、ガラス基板33上に1000Åの膜厚のシリコン窒化膜34と、1000Åの膜厚の酸化シリコン膜35と、500Åの膜厚のアモルファスシリコン膜81とのそれぞれを連続して成膜する。この後、約500℃の温度の窒素雰囲気中の図示しないアニール炉で、ガラス基板33上のアモルファスシリコン膜81を脱水素化処理する。
【0038】
次に、図4に示すように、ガラス基板33上のアモルファスシリコン膜81にエキシマレーザビームBを照射して、このアモルファスシリコン膜81をレーザアニールしてポリシリコン膜82にする。
【0039】
さらに、図5に示すように、このガラス基板33上のポリシリコン膜82をドライエッチングして所定のパターンに分離する。
【0040】
この後、図示しないプラズマCVD装置により、図6に示すように、所定のパターンに分離されたポリシリコン膜82を含む酸化シリコン膜35上に、厚さ1000Å程度のゲート絶縁膜43をガラス基板33上の全面に積層するとともに、このゲート絶縁膜43上の全面に、ゲート材料として厚さ約3000Å程度のモリブデン−タングステン(MoW)膜である金属膜83を積層する。
【0041】
次いで、図7に示すように、将来的に光センサ51となる領域およびゲート電極44となる領域を残すように、金属膜83上に所定のレジスト84をパターニングし、このレジスト84を介して金属膜83を反応性イオンエッチング(RIE)によってドライエッチングする。
【0042】
さらに、図示しないイオンシャワー装置により、図8に示すように、PH3ガスと水素ガスとの混合ガスを放電させて、リンイオン(P+)85をゲート絶縁膜43上に照射させて打ち込んでドーピングし、スイッチ素子36のソース電極41およびドレイン電極42となるN+ポリシリコン電極を形成する。
【0043】
この後、このスイッチ素子36のLDD領域38,39を作成するために、RIEドライエッチングによりレジスト84および金属膜83のそれぞれの幅を両側から約2μm程度侵蝕させて後退させる。この状態で、図9に示すように、再度濃度の薄いリンイオン87をゲート絶縁膜43上に照射させて打ち込んで、スイッチ素子36の各LDD領域38,39および光センサ51のN−ポリシリコン部54のそれぞれを形成する。
【0044】
この結果、LDD構造を有するNチャネル型のスイッチ素子36が完成する。このとき、将来的に光センサ51の一部となる領域にも同時にN−ポリシリコン部54が形成される。
【0045】
次いで、金属膜83が残るように、ゲート絶縁膜43上のレジスト84を剥離する。この後、将来的にゲート電極44となる金属膜83上に図示しないレジストを再度パターニングした後、このレジストをパターニングした場所以外の金属膜83を反応性イオンエッチングによるドライエッチングにより除去する。
【0046】
この後、将来的に光センサ51の一部を構成するP+ポリシリコン部53となる領域が開口するように、金属膜83を含むゲート絶縁膜43上にレジスト87をパターニングする。
【0047】
この状態で、図示しないイオンシャワー装置により、図10に示すように、B2H6ガスと水素ガスとの混合ガスを放電させ、ボロン(B)イオン88を照射させて打ち込んで、将来的に光センサ51の一部を構成するP+ポリシリコン部53を形成する。
【0048】
この結果、P+ポリシリコン部53、I型ポリシリコン部52、N−ポリシリコン部54およびソース電極61によってポリシリコンPIN型の光センサ51が完成する。このとき、この光センサ51のソース電極61は、スイッチ素子36のソース電極としても機能する。よって、この光センサ51とスイッチ素子36とは電気的に直列に接続される。
【0049】
なお、LDD構造を有するスイッチ素子36としたため、光センサ51にN−ポリシリコン部54が必然的に形成されるが、仮に、このスイッチ素子36をLDD構造ではない普通のNチャネル型とした場合には、光センサ51は、P+ポリシリコン部53、I型ポリシリコン部52およびソース電極41により構成される。
【0050】
さらに、イオンシャワー装置により打ち込んだリンイオン85,86およびボロンイオン88を活性化させるため、500℃で1時間の真空アニールする。
【0051】
この後、図示しないプラズマCVD装置により、図11に示すように、ゲート電極44を含むゲート絶縁膜43上に層間膜56として350℃の温度で0.7μmの酸化シリコン膜を積層する。次いで、この層間膜56およびゲート絶縁膜43を貫通させてコンタクトホール57,58を形成し、これらコンタクトホール57,58の一方を光センサ51のP+ポリシリコン部53上に連通させるとともに、これらコンタクトホール57,58の他方をスイッチ素子36のドレイン電極42上に連通させる。
【0052】
さらに、図12に示すように、この層間膜56を含むガラス基板72上の全面に、モリブデン(Mo)膜、アルミニウム(Al)−ネオジム(Nd)膜、モリブデン(Mo)膜の三層の金属電極膜をスパッタ法により120℃の温度で厚さが約0.6μmとなるように積層する。
【0053】
次いで、この金属電極膜を加工して分割する。このとき、この金属電極膜中のソース電極61となる部分を光センサ51のP+ポリシリコン部53に接続させるとともに、この金属電極膜中のドレイン電極62となる部分をスイッチ素子36のドレイン電極42に接続させる。
【0054】
この結果、これらスイッチ素子36および光センサ51のソース電極41が、電気的にフローティング状態となる。このとき、層間膜56上のソース電極61およびドレイン電極62を加工すると同時に、金属電極膜中の遮光膜63も加工する。
【0055】
このとき、対向基板71側に設置される図示しないバックライトからの光が対向基板71を介して入射することによる光センサ51およびスイッチ素子36の誤動作を防止するために、遮光膜63にて光センサ51およびスイッチ素子36の全体を覆う。
【0056】
また、この遮光膜63での寄生容量を低減させるために、この遮光膜63を図示しないアースに接地させる。
【0057】
この結果、遮光膜63を有し、P+ポリシリコン部53、I型ポリシリコン部52、N−ポリシリコン部54およびソース電極41を備えたポリシリコンPIN型の光センサ51と、Nチャネル型のスイッチ素子36とが直列に接続された光入力機能素子55が形成される。
【0058】
なお、上記により光センサ51の製造工程は終了であるが、この光センサ51の製造工程中に図示しない周辺回路なども同時に形成する。
【0059】
この後、液晶セル31の製造工程として、対向基板71にアレイ基板32を取り付けた後、これらアレイ基板32と対向基板71との間に液晶75を介挿させて封止する。
【0060】
次に、上記第1の実施の形態の光センサの動作を図13を参照して説明する。
【0061】
まず、光センサ51は、光学的バンドギャップが約1.5eVのホモ接合である。このため、この光センサ51のP+ポリシリコン部53およびソース電極41のそれぞれが十分にヘビードープの場合には、この光センサ51のI型ポリシリコン部52およびN−ポリシリコン部54のそれぞれに対してP+ポリシリコン部53が電子注入阻止層として機能するとともに、ソース電極41が正孔阻止層として機能する。
【0062】
また、回路は、光入力機能素子55に対して電気的に並列にセンサ補助容量91が接続されている。また、このセンサ補助容量91には、薄膜トランジスタ(TFT)としてのスイッチ素子である読み出しスイッチ92が電気的に接続されている。さらに、この光センサ51のP+ポリシリコン部53に接続されたソース電極61にはソース電圧Vsが印加される。また、スイッチ素子36のドレイン電極42に接続されたドレイン電極62にはドレイン電圧Vdが印加される。
【0063】
この状態で、撮影時として光センサ51のI型ポリシリコン部52に光Lが入射すると、このI型ポリシリコン部52に電子eおよび正孔hの対が発生する。そして、このI型ポリシリコン部52にて発生した電子eは、このI型ポリシリコン部52での内部電界によりドリフトして、ソース電極41に蓄積される。このとき、このソース電極41が電気的にフローティング状態であるので、電子eの蓄積は光センサ51の内部電界が0になるまで続く。一方、I型ポリシリコン部52にて発生した正孔hは、電子eと同様にドリフトして、P+ポリシリコン部53を介してソース電極61に吸収される。
【0064】
次に、スイッチ素子36のゲート電極44にゲート電圧Vgを印加するとともに、ソース電極41に蓄積した電荷をスイッチ素子36のドレイン電極42側へ読み出す。ここで、この動作機構は、本質的にCCDと同じである。ただし、ソース電極41に蓄積した電荷はセンサ補助容量91に再度蓄積される。
【0065】
さらに、このセンサ補助容量91に蓄積された電荷を画像信号にして液晶75で表示する場合には、このセンサ補助容量91に蓄積された電荷を読み出しスイッチ92にて読み出す。
【0066】
上述したように、上記第1の実施の形態によれば、スイッチ素子36のソース電極および光センサ51のN+ポリシリコン部とを共通のソース電極41として、これらスイッチ素子36と光センサ51とを電気的に直列に接続させるとともに、ソース電極41を電気的にフローティング状態とした。この結果、この光センサ51の構造の自由度をより確保できる。このとき、この光センサ51の光感度には面積効果が寄与しており、この光センサ51のI型ポリシリコン部52の面積を大きくすれば、このI型ポリシリコン部52での光電流が大きくなる。したがって、この光センサ51のI型ポリシリコン部52の面積を大きくすることにより、この光センサ51の光感度の増加を容易にできる。
【0067】
具体的に、この光センサ51のI型ポリシリコン部52の面積をスイッチ素子36のI型ポリシリコン部37の面積の10倍にした場合には、この光センサ51の光電流の暗電流に対する比が1000Lxの光量で約56倍であったが、この光センサ51のI型ポリシリコン部52の粒界の影響により、この光センサ51とスイッチ素子36との接合を通した暗電流の増加を減少できず予定の10倍には達しなかった。しかしながら、図29ないし図31に示す従来の液晶セルと比較すると、光センサ51の光感度を約7倍程度増加できた。よって、バックライトの光量を通常の表示時の2倍程度の光量としても光センサ51により画像を読み取ることができる。
【0068】
さらに、液晶セル31による画像表示時に、光センサ51の光電流を信号電荷として使用するためには複雑な増幅をしなければならない。ところが、この光センサ51の光電流の暗電流に対する比が小さいことにより、この光センサ51の光電流が小さいので、光センサ51の光電流を信号電荷として使用するための複雑な増幅を簡略化できる。
【0069】
また、遮光膜63にて光センサ51およびスイッチ素子36の全体を遮光膜で覆った。この結果、対向基板71側のバックライトからの光が対向基板71を介して入射することによる、光センサ51およびスイッチ素子36の誤動作を防止できる。
【0070】
さらに、層間膜56上の全面に金属電極膜を積層し、この金属電極膜を加工して分割して、遮光膜63、ソース電極61およびドレイン電極62とした。この結果、これら遮光膜63、ソース電極61およびドレイン電極62のそれぞれが同一材料により同一工程にて製造されるので、これら遮光膜63、ソース電極61およびドレイン電極62の製造工程を簡略化できる。
【0071】
また、ガラス基板33上の酸化シリコン膜35上に成膜したアモルファスシリコン膜から光センサ51およびスイッチ素子36のそれぞれを形成した。この結果、これら光センサ51およびスイッチ素子36の製造工程が簡略化できるとともに、これら光センサ51およびスイッチ素子36がガラス基板33上の同一平面状に配置されるので、液晶セル1を簡単な構成でより薄くできる。
【0072】
次に、本発明の第2の実施の形態を図14ないし図27を参照して説明する。
【0073】
この図14ないし図27に示す液晶セル31は、基本的には図1ないし図13に示す液晶セル31と同様であるが、光センサ51をアモルファスシリコン膜にて形成したものである。
【0074】
そして、P+ポリシリコン部53は、スイッチ素子36から離間された酸化シリコン膜35上に積層されている。よって、このP+ポリシリコン部53は、スイッチ素子36の同一平面状に成膜されて形成されている。さらに、このP+ポリシリコン部53およびスイッチ素子36のそれぞれを含む酸化シリコン膜35上には、ゲート酸化膜43が積層されている。そして、このゲート酸化膜43上には、スイッチ素子36のゲート電極44が積層されている。
【0075】
また、このスイッチ素子36のゲート電極44を含むゲート酸化膜43上には、層間膜56が積層されて成膜されている。この層間膜56およびゲート絶縁膜43には、一対のコンタクトホールが95,96が開口されている。そして、一方のコンタクトホール95は、P+ポリシリコン部53に連通している。さらに、他方のコンタクトホール96は、スイッチ素子36のソース電極41に連通している。さらに、これら一対のコンタクトホール95,96は、層間膜56およびゲート絶縁膜43に開口された一対のコンタクトホール57,58間に設けられている。
【0076】
そして、これら一対のコンタクトホール57,58,95,96を含む層間膜56上には、光電変換層としてのI型アモルファスシリコン部97が積層されて成膜されている。このI型アモルファスシリコン部97は、非晶質半導体であるアモルファスシリコンにより構成されている。また、このI型アモルファスシリコン部97は、一対のコンタクトホール95,96のそれぞれを介してP+ポリシリコン部53およびソース電極41のそれぞれに電気的に接続されて導通されている。この結果、光センサ51は、P+ポリシリコン部53、I型アモルファスシリコン部97およびソース電極41によってPIN型に構成されている。
【0077】
ここで、この光センサ51とスイッチ素子36とは、ソース電極41を共通電極として電気的に直列に接続されており、光入力機能素子55を構成する。そして、この光入力機能素子55の制御電極は、ゲート電極44と、光センサ51のP+ポリシリコン部53に接続されたソース電極61と、スイッチ素子36のドレイン電極42に接続されたドレイン電極62により構成されている。このため、この光入力機能素子55のソース電極41は、電気的にフローティング状態とされている。さらに、この光入力機能素子55の光センサ51は、材料的にはホモジニアスであるが、光学的バンドギャップがI型アモルファスシリコン部97とP+ポリシリコン部53とソース電極41とで異なるのでヘテロ接合型となっている。
【0078】
そして、この光センサ51およびスイッチ素子36上であるI型アモルファスシリコン部97、ソース電極61およびドレイン電極62を含む層間膜56上には、パッシベーション膜98が積層されている。さらに、このパッシベーション膜98上には、光センサ51およびスイッチ素子36のそれぞれを覆うように遮光膜63が積層されて配置されている。この遮光膜63は、ソース電極61およびドレイン電極62間に設けられている。
【0079】
次に、上記第2の実施の形態の液晶セルの製造方法を説明する。
【0080】
まず、図15に示すように、ガラス基板33上にシリコン窒化膜34、酸化シリコン膜35およびアモルファスシリコン膜81を連続して成膜した後、約500℃の温度の窒素雰囲気中でアモルファスシリコン膜81を脱水素化処理する。
【0081】
この後、図16に示すように、アモルファスシリコン膜81をレーザアニールしてポリシリコン膜82にした後、図17に示すように、このポリシリコン膜82をドライエッチングして所定のパターンに分離する。
【0082】
次いで、図18に示すように、ポリシリコン膜82を含む酸化シリコン膜35上にゲート絶縁膜43と金属膜83とを連続して積層した後、図19に示すように、将来的に光センサ51のP+ポリシリコン部53となる領域およびゲート電極44となる領域を残すように、金属膜83上に所定のレジスト84をパターニングし、このレジスト84を介して金属膜83をRIEドライエッチングする。
【0083】
さらに、図20に示すように、リンイオン85を打ち込んで、スイッチ素子36のソース電極41およびドレイン電極42になるN+ポリシリコン電極を形成する。
【0084】
この後、RIEドライエッチングによりレジスト84および金属膜83のそれぞれの幅を両側から約2μm程度侵蝕させて後退させる。この状態で、図21に示すように、再度濃度の薄いリンイオン87を打ち込んで、スイッチ素子36のLDD領域38,39を形成する。
【0085】
次いで、金属膜83が残るように、ゲート絶縁膜43上のレジスト84を剥離する。この後、将来的にゲート電極44となる金属膜83上に図示しないレジストを再度パターニングした後、このレジストをパターニングした場所以外の金属膜83をRIEドライエッチングにより除去する。
【0086】
この後、将来的に光センサ51の一部を構成するP+ポリシリコン部53となる領域が開口するように、金属膜83を含むゲート絶縁膜43上にレジスト87をパターニングする。この状態で、図22に示すように、ボロンイオン88を打ち込んで、将来的に光センサ51の一部を構成するP+ポリシリコン部53を形成する。さらに、打ち込んだリンイオン85,86およびボロンイオン88を活性化させるため、500℃で1時間の真空アニールする。
【0087】
この後、図23に示すように、ゲート電極44を含むゲート絶縁膜43上に層間膜56として350℃の温度で0.7μmの酸化シリコン膜を積層する。次いで、この層間膜56およびゲート絶縁膜43を貫通させて、P+ポリシリコン部53の領域上の2ヶ所と、スイッチ素子36のソース電極41の領域上と、ドレイン電極42の領域上とに連通する計4個のコンタクトホール57,58,95,96を形成する。
【0088】
さらに、図24に示すように、一対のコンタクトホール57,58を含む層間膜56上に、金属電極膜をスパッタ法により120℃の温度で厚さが約0.6μmとなるように積層する。このとき、この金属電極膜中のソース電極61となる部分をP+ポリシリコン部53に接続させるとともに、この金属電極膜中のドレイン電極62となる部分をスイッチ素子36のドレイン電極42に接続させる。
【0089】
次いで、図示しないプラズマCVD装置により、金属電極膜を含む層間膜56上の全面に、厚さが約0.5μのI型の非晶質半導体膜であるアモルファスシリコン膜を350℃の温度で形成する。そして、このアモルファスシリコン膜を一対のコンタクトホール95,96を介してP+ポリシリコン部53とソース電極41とのそれぞれに電気的に接続させる。このとき、このアモルファスシリコン膜は、350℃の温度では内部にSi−H2結合がほとんど無く、光に対して極めて高感度である。
【0090】
この後、図25に示すように、層間膜56上におけるソース電極61およびドレイン電極62上のアモルファスシリコン膜を除去して、非晶質半導体層としてのI型のアモルファスシリコン部97を形成する。このとき、ソース電極61に負のバイアスが印加され、ドレイン電極62に正のバイアスが印加される。なお、ソース電極41は電気的にフローティング状態とされている。
【0091】
次いで、図示しないプラズマCVD装置により、図26に示すように、ソース電極61、I型アモルファスシリコン膜97およびドレイン電極62を含む層間膜56上に、厚さ0.5μmの窒化シリコン膜を350℃の温度で積層してパッシベーション膜98を形成する。このとき、このパッシベーション膜98を形成する際に、I型アモルファスシリコン部97から水素が脱離しないようにするため、このパッシベーション膜98を形成するときの温度をアモルファスシリコン膜を成膜するときの温度と同じにする。
【0092】
次いで、このパッシベーション膜98上に、モリブデン(Mo)膜、アルミニウム(Al)−ネオジム(Nd)膜、モリブデン(Mo)膜の三層の厚さ0.4μmの遮光膜を積層する。
【0093】
この後、光センサ51およびスイッチ素子36を覆うように遮光膜63をエッチングする。この結果、遮光膜63を有し、P+ポリシリコン部53、I型アモルファスシリコン部97、ソース電極41を備えたヘテロ構造を有するPIN型の光センサ51と、Nチャネル型のスイッチ素子36とが電気的に直列に接続された光入力機能素子55が形成される。
【0094】
次に、上記第2の実施の形態の光センサの動作を図27を参照して説明する。
【0095】
まず、光センサ51は、I型アモルファスシリコン部97での光学的バンドギャップが約1.7eVであるが、P+ポリシリコン部53およびソース電極41での光学的バンドギャップが約1.5eV程度である。したがって、この光学センサ51のP+ポリシリコン部53およびソース電極41のそれぞれが十分にヘビードープの場合には、I型アモルファスシリコン部97に対して、P+ポリシリコン部53が電子注入阻止層として機能するとともに、ソース電極41が正孔阻止層として機能するヘテロ接合となる。
【0096】
この状態で、撮影時として光センサ51のI型アモルファスシリコン部97に光Lが入射すると、このI型アモルファスシリコン部97に電子eおよび正孔hの対が発生する。そして、このI型アモルファスシリコン部97にて発生した電子eは、このI型アモルファスシリコン部97での内部電界によりドリフトして、ソース電極41に蓄積される。一方、I型アモルファスシリコン部97にて発生した正孔hは、電子eと同様にドリフトして、P+ポリシリコン部53を介してソース電極61に吸収される。
【0097】
上述したように、上記第2の実施の形態によれば、スイッチ素子36のソース電極および光センサ51のN+ポリシリコン部とを共通のソース電極41として、これらスイッチ素子36と光センサ51とを電気的に直列に接続させるとともに、このソース電極41を電気的にフローティング状態としたので、上記第1の実施の形態と同様の作用効果を奏することができる。
【0098】
さらに、この光センサ51のI型アモルファスシリコン部97の面積をスイッチ素子36のI型ポリシリコン部37の面積の10倍にした場合には、この光センサ51の光電流の暗電流に対する比が1000ルクスの光量で約130倍であった。したがって、図29ないし図31に示す従来の液晶セルと比較すると、光センサ51の光感度を約16倍程度増加できた。この結果、バックライトの光量を通常の表示時の光量としても光センサ51により画像を読み取ることができる。
【0099】
さらに、分光感度的には、光センサ51のI型アモルファスシリコン部97の膜厚を調整して、このI型アモルファスシリコン部97の膜厚を0.5μmとする。この結果、このI型アモルファスシリコン部97が視感度曲線に合い、最高感度が550nm付近になる。よって、このI型アモルファスシリコン部97によるカラーフィルタ73との色度の整合を容易にできる。
【0100】
なお、上記第2の実施の形態では、光センサ51のI型アモルファスシリコン部97を層間膜56上に形成したが、図28に示す第3の実施の形態のように、この光センサ51のI型アモルファスシリコン部97を層間膜56の下に形成することもできる。この場合、このI型アモルファスシリコン部97は、P+ポリシリコン部53とソース電極41との間の酸化シリコン膜35上に形成する。
【0101】
さらに、この光センサ51のI型アモルファスシリコン部97は、P+ポリシリコン部53およびソース電極41のそれぞれに対して電気的に接続させるために、ゲート絶縁膜43を予め開口させた上で、このゲート絶縁膜43の開口部に積層されている。ここで、このゲート絶縁膜43を開口させる開口工程は、光センサ51のP+ポリシリコン部53およびソース電極41を活性化させる活性化工程が終了した後である。
【0102】
したがって、液晶セル31を製造する製造工程としては、ゲート絶縁膜43をパターニングするパターニング工程が増えるが、遮光膜63をパターニングするときにソース電極61およびドレイン電極62のパターニングを同時にできる。このため、図1ないし図13に示す第1の実施の形態に比べると、液晶セル31を製造する際の製造工程におけるプロセス的なデメリットは生じない。よって、第1の実施の形態と同様の作用効果を奏することができる。
【0103】
さらに、上記各実施の形態では、液晶セル31の光センサ51とスイッチ素子36とを平面的に切り離して形成したり、これら光センサ51およびスイッチ素子36を最後に金属配線で接続したりしてもよい。また、これら光センサ51とスイッチ素子36とを同一平面状のポリシリコン膜にて形成したが、これら光センサ51およびスイッチ素子36を同一平面状ではなく立体的に作成することもできる。
【0104】
また、スイッチ素子36のソース電極41を光センサ51のN+ポリシリコン部として機能させたが、このスイッチ素子36のドレイン電極42を光センサ51のN+ポリシリコン部として機能させることもできる。
【0105】
【発明の効果】
本発明によれば、スイッチ素子の活性層と光電変換素子の光電変換層との間に共通電極を設け、この共通電極でスイッチ素子の活性層と光電変換素子の光電変換層とを電気的に直列に接続させた。この結果、光電変換素子の構造の自由度がより確保されるから、この光電変換素子の光電変換層を大きくすることにより、この光電変換層での光感度の増加を容易にできる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の第1の実施の形態を示す説明断面図である。
【図2】同上液晶表示装置の一部を示す説明上面図である。
【図3】同上液晶表示装置の透光性基板上に非晶質半導体膜を積層した状態を示す説明断面図である。
【図4】同上液晶表示装置のアモルファスシリコン膜をアニールしてポリシリコン膜にする状態を示す説明断面図である。
【図5】同上液晶表示装置のポリシリコン膜をパターニングした状態を示す説明断面図である。
【図6】同上液晶表示装置のポリシリコン膜上にゲート絶縁膜および金属膜を形成した状態を示す説明断面図である。
【図7】同上液晶表示装置の金属膜をエッチングしてレジストを形成した状態を示す説明断面図である。
【図8】同上液晶表示装置のポリシリコン膜をドーピングしてドレイン電極およびソース電極を形成する状態を示す説明断面図である。
【図9】同上液晶表示装置のポリシリコン膜をドーピングしてLDD領域を形成する状態を示す説明断面図である。
【図10】同上液晶表示装置のポリシリコン膜をドーピングしてP+ポリシリコン部を形成する状態を示す説明断面図である。
【図11】同上液晶表示装置のゲート絶縁膜上に層間膜およびコンタクトホールを形成した状態を示す説明断面図である。
【図12】同上液晶表示装置の層間膜上に遮光膜を形成した状態を示す説明断面図である。
【図13】同上液晶表示装置の光電変換素子のエネルギバンドを示す説明図である。
【図14】本発明の第2の実施の形態の液晶表示装置を示す説明断面図である。
【図15】同上液晶表示装置の透光性基板上に非晶質半導体膜を積層した状態を示す説明断面図である。
【図16】同上液晶表示装置のアモルファスシリコン膜をアニールしてポリシリコン膜にする状態を示す説明断面図である。
【図17】同上液晶表示装置のポリシリコン膜をパターニングした状態を示す説明断面図である。
【図18】同上液晶表示装置のポリシリコン膜上にゲート絶縁膜および金属膜を形成した状態を示す説明断面図である。
【図19】同上液晶表示装置の金属膜をエッチングしてレジストを形成した状態を示す説明断面図である。
【図20】同上液晶表示装置のポリシリコン膜をドーピングしてドレイン電極およびソース電極を形成する状態を示す説明断面図である。
【図21】同上液晶表示装置のポリシリコン膜をドーピングしてLDD領域を形成する状態を示す説明断面図である。
【図22】同上液晶表示装置のポリシリコン膜をドーピングしてP+ポリシリコン部を形成する状態を示す説明断面図である。
【図23】同上液晶表示装置のゲート絶縁膜上に層間膜およびコンタクトホールを形成した状態を示す説明断面図である。
【図24】同上液晶表示装置の層間膜上にソース電極およびドレイン電極を形成した状態を示す説明断面図である。
【図25】同上液晶表示装置の層間膜上にI型アモルファスシリコン部を形成した状態を示す説明断面図である。
【図26】同上液晶表示装置の層間膜上にパッシベーション膜および遮光膜を形成した状態を示す説明断面図である。
【図27】同上液晶表示装置の光電変換素子のエネルギバンドを示す説明図である。
【図28】本発明の第3の実施の形態の液晶表示装置を示す説明断面図である。
【図29】従来の液晶表示装置の一部を示す説明平面図である。
【図30】同上液晶表示装置を示す説明断面図である。
【図31】同上液晶表示装置の光電変換素子を示す説明図である。
【符号の説明】
31 液晶表示装置としての液晶セル
32 アレイ基板
33 透光性基板としてのガラス基板
36 スイッチ素子
37 活性層としてのI型ポリシリコン部
41 電極としての共通電極であるソース電極
42 電極としてのドレイン電極
51 光電変換素子としての光センサ
52 光電変換層としてのI型ポリシリコン部
53 多結晶半導体層としてのP+ポリシリコン部
54 多結晶半導体層としてのN−ポリシリコン部
56 層間膜
61 電極部としてのソース電極
62 電極部としてのドレイン電極
63 光遮断層としての遮光膜
71 対向基板
75 液晶
97 光電変換層としての非晶質半導体層であるI型アモルファスシリコン部
【発明の属する技術分野】
本発明は、スイッチ素子および光電変換素子を備えた液晶表示装置に関する。
【0002】
【従来の技術】
近年、平面ディスプレイの発展は目覚しく、液晶ディスプレイ、プラズマディスプレイおよび有機発光ディスプレイなどが、パソコン、TVあるいは携帯電話などに実用化され急激に市場を伸ばしている。これらパソコンおよび携帯電話機などはモバイルユースとして今後ますます情報端末の機能を拡大することは明らかである。
【0003】
ところが、この種の平面ディスプレイは、機能的には単なる表示装置に過ぎない。現在、カメラ機能を有する液晶表示装置を備えた携帯電話機によって、画像を取り込んで送信することが可能であるが、このカメラ機能を有する携帯電話機では、例えば議事録などを入力して送信することはできないため、現在でもFAXが使用されている。このため、この携帯電話機などに用いられている液晶表示装置中に、光入力機能を有する新たな平面ディスプレイの開発が望まれている。
【0004】
そして、この種の液晶表示装置である液晶セルとしては、例えば図29ないし図31に示す構成が知られている。
【0005】
まず、図29に示すように、この液晶セルは、アレイ基板1を備えている。そして、このアレイ基板1は、矩形平板状の透光性を有する厚さが0.7mm程度である矩形平板状のガラス基板2を備えている。このガラス基板2上には、薄膜トランジスタ(TFT)である液晶表示用のスイッチ素子3および画素補助容量4が配置されている。さらに、このガラス基板2上には、光入力機能用である光電変換素子としての光センサ5と、この光センサ5から信号を蓄積するセンサ補助容量6とが電気的に並列に接続された状態で配置されている。
【0006】
これら光センサ5およびセンサ補助容量6には、このセンサ補助容量6に蓄積された信号電荷を表示状態において読み出す読み出しスイッチ7が接続されている。この読み出しスイッチ7は、nチャネル型のTFTにて構成されている。そして、これらスイッチ素子3、画素補助容量4、光センサ5、センサ補助容量6および読み出しスイッチ7は、ガラス基板2上の同一平面状に形成されて、光電変換素子としての光入力機能素子8を構成する。
【0007】
さらに、図30に示すように、アレイ側のガラス基板2上には、1画素構成要素としてスイッチ素子3、光センサ5および画素透明電極(ITO)としての画素電極9が配置されている。また、この画素電極9以外のガラス基板2上には、絶縁性を有する保護膜11が積層されている。さらに、光センサ5上に位置する保護膜11上には、光遮蔽膜としての遮光膜12が設けられている。この遮光膜12は、この遮光膜12に対向して配設されたバックライト13からの光Lが光センサ5へと直接入射するのを防ぐ。
【0008】
また、この遮光膜12に対向する側である液晶セルの対向側には、矩形平板状の対向基板14が配置されている。この対向基板14は、厚さが0.7mmであるガラス基板15を備えている。そして、遮光膜12に対向した側であるガラス基板15上には、カラーフィルタ16が設けられている。また、このカラーフィルタ16上には、透明電極膜としての対向電極17が積層されている。ここで、この対向電極17が形成された側であるガラス基板15の反対側にバックライト13が設置されている。そして、アレイ基板1のガラス基板2と対向基板14のガラス基板15とを互いに向かい合わせて対向させた状態で、これらガラス基板2,15の間には、液晶18が介挿されて封止されている。
【0009】
ここで、液晶セルのスイッチ素子3および光センサ5のそれぞれは、厚さ500オングストローム(Å)のポリシリコン膜により形成されている。なお、このポリシリコンは、アモルファスシリコンを脱水素化した後に、エキシマレーザビームBでレーザアニールすることにより形成される。また、光センサ5は、図31に示すように、ガラス基板2上に平面的にPIN型のP+P−N−N+構造により形成されており、暗電流を抑制するために逆バイアスが印加されている。また、この光センサ5のP+P−N−N+構造のそれぞれの上側には、TEOS(正珪酸四エチル:Si(OC2H5)4)膜のゲート絶縁膜21が積層されている。そして、この光センサ5のP−領域上であるゲート絶縁膜21上には、光信号を制御するためにゲート電極22が積層されている。
【0010】
したがって、このゲート電極22にバイアスを掛けることにより、電流発生領域を制御できる。同様に、光センサ5は、単結晶シリコンやアモルファスシリコンで形成された光センサに比べ、粒界の存在のためにP+領域とP−領域との界面、およびN−領域とN+領域との界面でのリーク電流、すなわち暗電流が多い。このため、ゲート電極22にバイアスを掛けることによって暗電流を制御できる。
【0011】
次に、液晶セルの光入力動作は、バックライト13から照射された光Lが画素電極9を通過した後、この液晶セルのアレイ基板1側の被写体Sに当って反射される。そして、この被写体Sにて反射された反射光Rを光センサ5により検知し、ゲート電極22にバイアスを掛けることによって、この光センサ5のP+領域とP−領域との界面で発生した信号電荷をドレインとしてのN+領域へと掃き出す。
【0012】
さらに、この光センサ5のN+領域へと掃き出された信号電荷は、センサ補助容量6に蓄積される。ここで、この信号電荷の掃き出しは、入射光量に応じて繰り返される。さらに、センサ補助容量6に蓄積された信号電荷は、読み出しスイッチ7を介して読み出される。そして、この読み出しスイッチ7にて読み出した信号電荷と同じ画素の画像が液晶セルに表示される。
【0013】
ここで、この液晶セルとして要求される機能としては、光センサ5の光感度特性が有る。ところが、この光センサ5は、スイッチ素子3と一体化されて作成されているため、500Å程度の厚さしかない。すなわち、この光センサ5をCCDや太陽電池などに用いる場合には、十分な光感度を有するために、この光センサ5としては約1μm程度の厚さが要求される。したがって、この光センサ5の光電流と暗電流との比は、少なくとも100倍以上が保障される。
【0014】
一方、厚さが500Å程度の光センサ5の場合には、1000ルクス(Lx)での光電流と暗電流との比が10倍以下である。すなわち、この光センサ5のポリシリコン層内で十分に光吸収がされず、光電流発生領域がゲート電極22下のP+領域とP−領域との界面の空乏領域の狭い領域に限られるからである。このため、画像読み込み時および画像表示時とは異なり、少しでも飽和光電流を上げるためにバックライト13の光量を約10倍程度にする必要があり、不自然な操作が必要である。
【0015】
ところが、このようにバックライト13の光量を約10倍程度にした場合には、このバックライト13の寿命が短くなるとともに、このバックライト13の操作に手間が掛かる。また、光センサ5の光感度を上げる手段としては、光センサ5の構造をジクザク状にするなどが考えられるが、大幅な改善は見込めない。したがって、ポリシリコンにより光センサ5を形成する場合には、ゲート電極22下の領域に光感度を有するP−領域を形成するだけでは十分な光感度を得られず、この光センサ5による光感度の増加は容易ではない。
【0016】
また、この種の液晶セルとしては、スイッチ素子として機能する薄膜トランジスタと、光センサとして機能する光電交換素子とが別個に構成されている。そして、これら薄膜トランジスタおよび光電変換素子は、ガラス基板としての透明基板上にマトリクス状に形成されている。さらに、光電変換素子は、光感度を有する光電変換層を備えている。そして、この光電変換層は、ゲート電極下に設けられ、このゲート電極よりも大きく形成された構成が知られている(例えば、特許文献1参照。)。
【0017】
【特許文献1】
特開平10−90655号公報(第2−5頁、図1−図2)
【0018】
【発明が解決しようとする課題】
しかしながら、上述の液晶セルでは、薄膜トランジスタと光電変換素子とが別個に形成され、この光電変換素子の光電変換層がゲート電極下に設けられている。このため、この光電変換素子の光電変換層の設計上の自由度が規制されており、この光電変換層を余り大きくできないから、この光電変換素子の光電変換層での光感度の増加が容易ではないという問題を有している。
【0019】
本発明は、このような点に鑑みなされたもので、光感度の増加が容易な液晶表示装置を提供することを目的とする。
【0020】
【課題を解決するための手段】
本発明は、透光性基板上に形成された活性層を有するスイッチ素子および光電変換層を有する光電変換素子、およびこれらスイッチ素子の活性層と光電変換素子の光電変換層との間に設けられこれら活性層と光電変換層とを電気的に直列に接続させる共通電極を備えたアレイ基板と、このアレイ基板に対向して設けられた対向基板と、この対向基板および前記アレイ基板の間に介挿された液晶とを具備したものである。
【0021】
そして、スイッチ素子の活性層と光電変換素子の光電変換層との間に共通電極を設けて、この共通電極によりスイッチ素子の活性層と光電変換素子の光電変換層とを電気的に直列に接続させた。この結果、光電変換素子の構造の自由度がより確保されるので、この光電変換素子の光電変換層を大きくすることにより、この光電変換層での光感度の増加を容易にできる。
【0022】
【発明の実施の形態】
以下、本発明の液晶表示装置の第1の実施の形態の構成を図1ないし図13を参照して説明する。
【0023】
図1ないし図13において、31は液晶表示装置としての液晶セルで、この液晶セル31は、光入力機能を有し、略矩形平板状のアレイ基板32を備えている。このアレイ基板32は、略透明な矩形平板状の絶縁基板としての透光性基板であるガラス基板33を備えている。このガラス基板33の一主面である表面上には、アンダーコート層としてシリコン窒化膜34および酸化シリコン膜35が積層されて成膜されている。
【0024】
さらに、この酸化シリコン膜35上には、多結晶半導体としてのポリシリコンにて構成されたLDD構造を有する液晶表示用の薄膜トランジスタ(TFT)としてのNチャネル型のスイッチ素子36がマトリクス状に形成されている。このスイッチ素子36は、1画素構成要素として配設されており、ゲート領域として機能する活性層としてのI型ポリシリコン部37を備えている。このI型ポリシリコン部37の両側には、N−ポリシリコンにて構成されたLDD(Lightly Doped Dorain)領域38,39が設けられている。これらLDD領域38,39それぞれの両側部には、N+ポリシリコンにより構成された共通電極としてのN+ポリシリコン部であるソース電極41と、N+ポリシリコンにより構成されたドレイン電極42とが一対の電極として設けられている。
【0025】
また、これらI型ポリシリコン部37、LDD領域38,39、ソース電極41およびドレイン電極42それぞれの上方には、絶縁性を有するゲート絶縁膜43が積層されて成膜されている。さらに、I型ポリシリコン部37上であるゲート絶縁膜43上には、モリブデン−タングステン(MoW)により構成されたゲート電極44が成膜されている。ここで、このゲート電極44は、図2に示すように、I型ポリシリコン部37の幅寸法よりも大きな長さ寸法を有している。具体的に、このゲート電極44は、スイッチ素子36のトランジスタ特性を確保するために、5μm程度の幅寸法にされている。
【0026】
一方、このスイッチ素子36に連続した酸化シリコン膜35上には、ポリシリコンにて構成された光入力機能用であるPIN型の光電変換素子としての光センサ51が形成されている。この光センサ51は、ガラス基板33上のスイッチ素子36と同一平面状に配置されている。また、この光センサ51は、非晶質半導体としてのアモルファスシリコンのレーザアニールにより形成されたポリシリコンにより構成されている。ここで、この光センサ51は、大きさの制約が無いため、スイッチ素子36に比べて極端に大きさが異なる。具体的に、この光センサ51は、スイッチ素子36の面積の10倍の面積を有している。
【0027】
そして、この光センサ51は、ポリシリコンにて構成された光電変換層としてのI型ポリシリコン部52を備えている。また、このI型ポリシリコン部52の両側には、P+領域として機能する多結晶半導体層であるP+ポリシリコン部53と、N−領域として機能する多結晶半導体層であるN−ポリシリコン部54とが連続して設けられている。ここで、P+ポリシリコン部53は、スイッチ素子36が設けられている側の反対側の酸化シリコン膜35上に設けられている。また、N−ポリシリコン部54は、スイッチ素子36が設けられている側の酸化シリコン35膜上に設けられている。
【0028】
さらに、このN−ポリシリコン部54の一側には、ソース電極41が連続して設けられている。このソース電極41は、N−ポリシリコン部54におけるI型ポリシリコン部52の反対側の側部に連続して設けられている。そして、このソース電極41は、光センサ51のN+ポリシリコン部として機能する。すなわち、このソース電極41は、光センサ51のN+ポリシリコン部とスイッチ素子のN+ポリシリコン部とを兼ねた共通電極として機能する。
【0029】
したがって、これら光センサ51およびスイッチ素子36は、ソース電極41によって電気的に直列に接続されている。なお、これら光センサ51およびスイッチ素子36によって光入力機能素子55が構成される。ここで、この光入力機能素子55の光センサ51には、図示しないセンサ補助容量91が並列に接続されており、このセンサ補助容量91も光入力機能素子55の一部を構成する。
【0030】
また、この光入力機能素子55の光センサ51上には、ゲート絶縁膜43が積層されて成膜されている。さらに、ゲート電極44を含むゲート絶縁膜43上には、絶縁性を有する酸化シリコン膜である層間膜56が積層されて成膜されている。そして、これら層間膜56およびゲート絶縁膜43には、これら層間膜56およびゲート絶縁膜43のそれぞれを貫通した導通部としての一対のコンタクトホール57,58が開口されて設けられている。
【0031】
ここで、一方のコンタクトホール57は、光センサ51のP+ポリシリコン部53に連通して開口している。また、他方のコンタクトホール58は、スイッチ素子36のドレイン電極42に連通して開口している。そして、光センサ51のP+ポリシリコン部53に連通したコンタクトホール57には、電極部としての金属製のソース電極61が積層されて設けられている。このソース電極61は、コンタクトホール57を介して光センサ51のP+ポリシリコン部53に電気的に接続されて導通されている。すなわち、このソース電極61は、光センサ51のP+ポリシリコン部53を介して、この光センサ51のI型ポリシリコン部52に電気的に接続されている。言い換えると、このソース電極61は、光センサ51のP+ポリシリコン部53、I型ポリシリコン部52、N−ポリシリコン部54、ソース電極41、スイッチ素子36のLDD領域38のそれぞれを介して、このスイッチ素子36のI型ポリシリコン部37に電気的に接続されている。
【0032】
また、スイッチ素子36のドレイン電極42に連通したコンタクトホール58には、電極部としての金属製のドレイン電極62が積層されて設けられている。このドレイン電極62は、光入力機能素子55の制御電極であり、コンタクトホール58を介してスイッチ素子36のドレイン電極42に電気的に接続されて導通されている。すなわち、このドレイン電極62は、スイッチ素子36のドレイン電極42およびLDD領域39のそれぞれを介して、このスイッチ素子36のI型ポリシリコン部37に電気的に接続されている。言い換えると、このドレイン電極62は、スイッチ素子36のドレイン電極42、LDD領域39、I型ポリシリコン部37、LDD領域38、ソース電極41および光センサ51のN−ポリシリコン部54のそれぞれを介して、光センサ51のI型ポリシリコン部52に電気的に接続されている。このため、ソース電極41は、電気的に周囲から遮断されて絶縁された、いわゆるフローティング状態とされている。
【0033】
一方、これらスイッチ素子36および光センサ51上である層間膜56上には、これらスイッチ素子36および光センサ51を覆うように光遮断層としての遮光膜63が積層されて成膜されている。この遮光膜63は、ソース電極61とドレイン電極62との間に設けられており、これらソース電極61およびドレイン電極62と同一材料および同一工程にて形成されている。さらに、この遮光膜63は、図示しない被写体にて反射され、アレイ基板32のガラス基板33側から入射される反射光を遮光する位置に配置されている。
【0034】
さらに、この遮光膜63上には、図示しない画素電極が成膜されて形成されている。この画素電極は、ガラス基板33上にマトリクス状に配設されており、図示しないスイッチ素子により制御される。
【0035】
一方、アレイ基板32に対向して矩形平板状の対向基板71が配設されている。この対向基板71は、略透明な矩形平板状の絶縁基板としての透光性基板であるガラス基板72を備えている。このガラス基板72のアレイ基板32に対向した側の一主面には、複数のカラーフィルタ73が形成されている。これら複数のカラーフィルタ73を含むガラス基板72上には、透明導電膜としてのITO膜である対向電極74が形成されている。そして、この対向電極74とアレイ基板32との間には、液晶75が介挿されて封止されている。
【0036】
次に、上記第1の実施の形態の液晶セルの製造方法を説明する。
【0037】
まず、図示しないプラズマCVD装置により、図3に示すように、ガラス基板33上に1000Åの膜厚のシリコン窒化膜34と、1000Åの膜厚の酸化シリコン膜35と、500Åの膜厚のアモルファスシリコン膜81とのそれぞれを連続して成膜する。この後、約500℃の温度の窒素雰囲気中の図示しないアニール炉で、ガラス基板33上のアモルファスシリコン膜81を脱水素化処理する。
【0038】
次に、図4に示すように、ガラス基板33上のアモルファスシリコン膜81にエキシマレーザビームBを照射して、このアモルファスシリコン膜81をレーザアニールしてポリシリコン膜82にする。
【0039】
さらに、図5に示すように、このガラス基板33上のポリシリコン膜82をドライエッチングして所定のパターンに分離する。
【0040】
この後、図示しないプラズマCVD装置により、図6に示すように、所定のパターンに分離されたポリシリコン膜82を含む酸化シリコン膜35上に、厚さ1000Å程度のゲート絶縁膜43をガラス基板33上の全面に積層するとともに、このゲート絶縁膜43上の全面に、ゲート材料として厚さ約3000Å程度のモリブデン−タングステン(MoW)膜である金属膜83を積層する。
【0041】
次いで、図7に示すように、将来的に光センサ51となる領域およびゲート電極44となる領域を残すように、金属膜83上に所定のレジスト84をパターニングし、このレジスト84を介して金属膜83を反応性イオンエッチング(RIE)によってドライエッチングする。
【0042】
さらに、図示しないイオンシャワー装置により、図8に示すように、PH3ガスと水素ガスとの混合ガスを放電させて、リンイオン(P+)85をゲート絶縁膜43上に照射させて打ち込んでドーピングし、スイッチ素子36のソース電極41およびドレイン電極42となるN+ポリシリコン電極を形成する。
【0043】
この後、このスイッチ素子36のLDD領域38,39を作成するために、RIEドライエッチングによりレジスト84および金属膜83のそれぞれの幅を両側から約2μm程度侵蝕させて後退させる。この状態で、図9に示すように、再度濃度の薄いリンイオン87をゲート絶縁膜43上に照射させて打ち込んで、スイッチ素子36の各LDD領域38,39および光センサ51のN−ポリシリコン部54のそれぞれを形成する。
【0044】
この結果、LDD構造を有するNチャネル型のスイッチ素子36が完成する。このとき、将来的に光センサ51の一部となる領域にも同時にN−ポリシリコン部54が形成される。
【0045】
次いで、金属膜83が残るように、ゲート絶縁膜43上のレジスト84を剥離する。この後、将来的にゲート電極44となる金属膜83上に図示しないレジストを再度パターニングした後、このレジストをパターニングした場所以外の金属膜83を反応性イオンエッチングによるドライエッチングにより除去する。
【0046】
この後、将来的に光センサ51の一部を構成するP+ポリシリコン部53となる領域が開口するように、金属膜83を含むゲート絶縁膜43上にレジスト87をパターニングする。
【0047】
この状態で、図示しないイオンシャワー装置により、図10に示すように、B2H6ガスと水素ガスとの混合ガスを放電させ、ボロン(B)イオン88を照射させて打ち込んで、将来的に光センサ51の一部を構成するP+ポリシリコン部53を形成する。
【0048】
この結果、P+ポリシリコン部53、I型ポリシリコン部52、N−ポリシリコン部54およびソース電極61によってポリシリコンPIN型の光センサ51が完成する。このとき、この光センサ51のソース電極61は、スイッチ素子36のソース電極としても機能する。よって、この光センサ51とスイッチ素子36とは電気的に直列に接続される。
【0049】
なお、LDD構造を有するスイッチ素子36としたため、光センサ51にN−ポリシリコン部54が必然的に形成されるが、仮に、このスイッチ素子36をLDD構造ではない普通のNチャネル型とした場合には、光センサ51は、P+ポリシリコン部53、I型ポリシリコン部52およびソース電極41により構成される。
【0050】
さらに、イオンシャワー装置により打ち込んだリンイオン85,86およびボロンイオン88を活性化させるため、500℃で1時間の真空アニールする。
【0051】
この後、図示しないプラズマCVD装置により、図11に示すように、ゲート電極44を含むゲート絶縁膜43上に層間膜56として350℃の温度で0.7μmの酸化シリコン膜を積層する。次いで、この層間膜56およびゲート絶縁膜43を貫通させてコンタクトホール57,58を形成し、これらコンタクトホール57,58の一方を光センサ51のP+ポリシリコン部53上に連通させるとともに、これらコンタクトホール57,58の他方をスイッチ素子36のドレイン電極42上に連通させる。
【0052】
さらに、図12に示すように、この層間膜56を含むガラス基板72上の全面に、モリブデン(Mo)膜、アルミニウム(Al)−ネオジム(Nd)膜、モリブデン(Mo)膜の三層の金属電極膜をスパッタ法により120℃の温度で厚さが約0.6μmとなるように積層する。
【0053】
次いで、この金属電極膜を加工して分割する。このとき、この金属電極膜中のソース電極61となる部分を光センサ51のP+ポリシリコン部53に接続させるとともに、この金属電極膜中のドレイン電極62となる部分をスイッチ素子36のドレイン電極42に接続させる。
【0054】
この結果、これらスイッチ素子36および光センサ51のソース電極41が、電気的にフローティング状態となる。このとき、層間膜56上のソース電極61およびドレイン電極62を加工すると同時に、金属電極膜中の遮光膜63も加工する。
【0055】
このとき、対向基板71側に設置される図示しないバックライトからの光が対向基板71を介して入射することによる光センサ51およびスイッチ素子36の誤動作を防止するために、遮光膜63にて光センサ51およびスイッチ素子36の全体を覆う。
【0056】
また、この遮光膜63での寄生容量を低減させるために、この遮光膜63を図示しないアースに接地させる。
【0057】
この結果、遮光膜63を有し、P+ポリシリコン部53、I型ポリシリコン部52、N−ポリシリコン部54およびソース電極41を備えたポリシリコンPIN型の光センサ51と、Nチャネル型のスイッチ素子36とが直列に接続された光入力機能素子55が形成される。
【0058】
なお、上記により光センサ51の製造工程は終了であるが、この光センサ51の製造工程中に図示しない周辺回路なども同時に形成する。
【0059】
この後、液晶セル31の製造工程として、対向基板71にアレイ基板32を取り付けた後、これらアレイ基板32と対向基板71との間に液晶75を介挿させて封止する。
【0060】
次に、上記第1の実施の形態の光センサの動作を図13を参照して説明する。
【0061】
まず、光センサ51は、光学的バンドギャップが約1.5eVのホモ接合である。このため、この光センサ51のP+ポリシリコン部53およびソース電極41のそれぞれが十分にヘビードープの場合には、この光センサ51のI型ポリシリコン部52およびN−ポリシリコン部54のそれぞれに対してP+ポリシリコン部53が電子注入阻止層として機能するとともに、ソース電極41が正孔阻止層として機能する。
【0062】
また、回路は、光入力機能素子55に対して電気的に並列にセンサ補助容量91が接続されている。また、このセンサ補助容量91には、薄膜トランジスタ(TFT)としてのスイッチ素子である読み出しスイッチ92が電気的に接続されている。さらに、この光センサ51のP+ポリシリコン部53に接続されたソース電極61にはソース電圧Vsが印加される。また、スイッチ素子36のドレイン電極42に接続されたドレイン電極62にはドレイン電圧Vdが印加される。
【0063】
この状態で、撮影時として光センサ51のI型ポリシリコン部52に光Lが入射すると、このI型ポリシリコン部52に電子eおよび正孔hの対が発生する。そして、このI型ポリシリコン部52にて発生した電子eは、このI型ポリシリコン部52での内部電界によりドリフトして、ソース電極41に蓄積される。このとき、このソース電極41が電気的にフローティング状態であるので、電子eの蓄積は光センサ51の内部電界が0になるまで続く。一方、I型ポリシリコン部52にて発生した正孔hは、電子eと同様にドリフトして、P+ポリシリコン部53を介してソース電極61に吸収される。
【0064】
次に、スイッチ素子36のゲート電極44にゲート電圧Vgを印加するとともに、ソース電極41に蓄積した電荷をスイッチ素子36のドレイン電極42側へ読み出す。ここで、この動作機構は、本質的にCCDと同じである。ただし、ソース電極41に蓄積した電荷はセンサ補助容量91に再度蓄積される。
【0065】
さらに、このセンサ補助容量91に蓄積された電荷を画像信号にして液晶75で表示する場合には、このセンサ補助容量91に蓄積された電荷を読み出しスイッチ92にて読み出す。
【0066】
上述したように、上記第1の実施の形態によれば、スイッチ素子36のソース電極および光センサ51のN+ポリシリコン部とを共通のソース電極41として、これらスイッチ素子36と光センサ51とを電気的に直列に接続させるとともに、ソース電極41を電気的にフローティング状態とした。この結果、この光センサ51の構造の自由度をより確保できる。このとき、この光センサ51の光感度には面積効果が寄与しており、この光センサ51のI型ポリシリコン部52の面積を大きくすれば、このI型ポリシリコン部52での光電流が大きくなる。したがって、この光センサ51のI型ポリシリコン部52の面積を大きくすることにより、この光センサ51の光感度の増加を容易にできる。
【0067】
具体的に、この光センサ51のI型ポリシリコン部52の面積をスイッチ素子36のI型ポリシリコン部37の面積の10倍にした場合には、この光センサ51の光電流の暗電流に対する比が1000Lxの光量で約56倍であったが、この光センサ51のI型ポリシリコン部52の粒界の影響により、この光センサ51とスイッチ素子36との接合を通した暗電流の増加を減少できず予定の10倍には達しなかった。しかしながら、図29ないし図31に示す従来の液晶セルと比較すると、光センサ51の光感度を約7倍程度増加できた。よって、バックライトの光量を通常の表示時の2倍程度の光量としても光センサ51により画像を読み取ることができる。
【0068】
さらに、液晶セル31による画像表示時に、光センサ51の光電流を信号電荷として使用するためには複雑な増幅をしなければならない。ところが、この光センサ51の光電流の暗電流に対する比が小さいことにより、この光センサ51の光電流が小さいので、光センサ51の光電流を信号電荷として使用するための複雑な増幅を簡略化できる。
【0069】
また、遮光膜63にて光センサ51およびスイッチ素子36の全体を遮光膜で覆った。この結果、対向基板71側のバックライトからの光が対向基板71を介して入射することによる、光センサ51およびスイッチ素子36の誤動作を防止できる。
【0070】
さらに、層間膜56上の全面に金属電極膜を積層し、この金属電極膜を加工して分割して、遮光膜63、ソース電極61およびドレイン電極62とした。この結果、これら遮光膜63、ソース電極61およびドレイン電極62のそれぞれが同一材料により同一工程にて製造されるので、これら遮光膜63、ソース電極61およびドレイン電極62の製造工程を簡略化できる。
【0071】
また、ガラス基板33上の酸化シリコン膜35上に成膜したアモルファスシリコン膜から光センサ51およびスイッチ素子36のそれぞれを形成した。この結果、これら光センサ51およびスイッチ素子36の製造工程が簡略化できるとともに、これら光センサ51およびスイッチ素子36がガラス基板33上の同一平面状に配置されるので、液晶セル1を簡単な構成でより薄くできる。
【0072】
次に、本発明の第2の実施の形態を図14ないし図27を参照して説明する。
【0073】
この図14ないし図27に示す液晶セル31は、基本的には図1ないし図13に示す液晶セル31と同様であるが、光センサ51をアモルファスシリコン膜にて形成したものである。
【0074】
そして、P+ポリシリコン部53は、スイッチ素子36から離間された酸化シリコン膜35上に積層されている。よって、このP+ポリシリコン部53は、スイッチ素子36の同一平面状に成膜されて形成されている。さらに、このP+ポリシリコン部53およびスイッチ素子36のそれぞれを含む酸化シリコン膜35上には、ゲート酸化膜43が積層されている。そして、このゲート酸化膜43上には、スイッチ素子36のゲート電極44が積層されている。
【0075】
また、このスイッチ素子36のゲート電極44を含むゲート酸化膜43上には、層間膜56が積層されて成膜されている。この層間膜56およびゲート絶縁膜43には、一対のコンタクトホールが95,96が開口されている。そして、一方のコンタクトホール95は、P+ポリシリコン部53に連通している。さらに、他方のコンタクトホール96は、スイッチ素子36のソース電極41に連通している。さらに、これら一対のコンタクトホール95,96は、層間膜56およびゲート絶縁膜43に開口された一対のコンタクトホール57,58間に設けられている。
【0076】
そして、これら一対のコンタクトホール57,58,95,96を含む層間膜56上には、光電変換層としてのI型アモルファスシリコン部97が積層されて成膜されている。このI型アモルファスシリコン部97は、非晶質半導体であるアモルファスシリコンにより構成されている。また、このI型アモルファスシリコン部97は、一対のコンタクトホール95,96のそれぞれを介してP+ポリシリコン部53およびソース電極41のそれぞれに電気的に接続されて導通されている。この結果、光センサ51は、P+ポリシリコン部53、I型アモルファスシリコン部97およびソース電極41によってPIN型に構成されている。
【0077】
ここで、この光センサ51とスイッチ素子36とは、ソース電極41を共通電極として電気的に直列に接続されており、光入力機能素子55を構成する。そして、この光入力機能素子55の制御電極は、ゲート電極44と、光センサ51のP+ポリシリコン部53に接続されたソース電極61と、スイッチ素子36のドレイン電極42に接続されたドレイン電極62により構成されている。このため、この光入力機能素子55のソース電極41は、電気的にフローティング状態とされている。さらに、この光入力機能素子55の光センサ51は、材料的にはホモジニアスであるが、光学的バンドギャップがI型アモルファスシリコン部97とP+ポリシリコン部53とソース電極41とで異なるのでヘテロ接合型となっている。
【0078】
そして、この光センサ51およびスイッチ素子36上であるI型アモルファスシリコン部97、ソース電極61およびドレイン電極62を含む層間膜56上には、パッシベーション膜98が積層されている。さらに、このパッシベーション膜98上には、光センサ51およびスイッチ素子36のそれぞれを覆うように遮光膜63が積層されて配置されている。この遮光膜63は、ソース電極61およびドレイン電極62間に設けられている。
【0079】
次に、上記第2の実施の形態の液晶セルの製造方法を説明する。
【0080】
まず、図15に示すように、ガラス基板33上にシリコン窒化膜34、酸化シリコン膜35およびアモルファスシリコン膜81を連続して成膜した後、約500℃の温度の窒素雰囲気中でアモルファスシリコン膜81を脱水素化処理する。
【0081】
この後、図16に示すように、アモルファスシリコン膜81をレーザアニールしてポリシリコン膜82にした後、図17に示すように、このポリシリコン膜82をドライエッチングして所定のパターンに分離する。
【0082】
次いで、図18に示すように、ポリシリコン膜82を含む酸化シリコン膜35上にゲート絶縁膜43と金属膜83とを連続して積層した後、図19に示すように、将来的に光センサ51のP+ポリシリコン部53となる領域およびゲート電極44となる領域を残すように、金属膜83上に所定のレジスト84をパターニングし、このレジスト84を介して金属膜83をRIEドライエッチングする。
【0083】
さらに、図20に示すように、リンイオン85を打ち込んで、スイッチ素子36のソース電極41およびドレイン電極42になるN+ポリシリコン電極を形成する。
【0084】
この後、RIEドライエッチングによりレジスト84および金属膜83のそれぞれの幅を両側から約2μm程度侵蝕させて後退させる。この状態で、図21に示すように、再度濃度の薄いリンイオン87を打ち込んで、スイッチ素子36のLDD領域38,39を形成する。
【0085】
次いで、金属膜83が残るように、ゲート絶縁膜43上のレジスト84を剥離する。この後、将来的にゲート電極44となる金属膜83上に図示しないレジストを再度パターニングした後、このレジストをパターニングした場所以外の金属膜83をRIEドライエッチングにより除去する。
【0086】
この後、将来的に光センサ51の一部を構成するP+ポリシリコン部53となる領域が開口するように、金属膜83を含むゲート絶縁膜43上にレジスト87をパターニングする。この状態で、図22に示すように、ボロンイオン88を打ち込んで、将来的に光センサ51の一部を構成するP+ポリシリコン部53を形成する。さらに、打ち込んだリンイオン85,86およびボロンイオン88を活性化させるため、500℃で1時間の真空アニールする。
【0087】
この後、図23に示すように、ゲート電極44を含むゲート絶縁膜43上に層間膜56として350℃の温度で0.7μmの酸化シリコン膜を積層する。次いで、この層間膜56およびゲート絶縁膜43を貫通させて、P+ポリシリコン部53の領域上の2ヶ所と、スイッチ素子36のソース電極41の領域上と、ドレイン電極42の領域上とに連通する計4個のコンタクトホール57,58,95,96を形成する。
【0088】
さらに、図24に示すように、一対のコンタクトホール57,58を含む層間膜56上に、金属電極膜をスパッタ法により120℃の温度で厚さが約0.6μmとなるように積層する。このとき、この金属電極膜中のソース電極61となる部分をP+ポリシリコン部53に接続させるとともに、この金属電極膜中のドレイン電極62となる部分をスイッチ素子36のドレイン電極42に接続させる。
【0089】
次いで、図示しないプラズマCVD装置により、金属電極膜を含む層間膜56上の全面に、厚さが約0.5μのI型の非晶質半導体膜であるアモルファスシリコン膜を350℃の温度で形成する。そして、このアモルファスシリコン膜を一対のコンタクトホール95,96を介してP+ポリシリコン部53とソース電極41とのそれぞれに電気的に接続させる。このとき、このアモルファスシリコン膜は、350℃の温度では内部にSi−H2結合がほとんど無く、光に対して極めて高感度である。
【0090】
この後、図25に示すように、層間膜56上におけるソース電極61およびドレイン電極62上のアモルファスシリコン膜を除去して、非晶質半導体層としてのI型のアモルファスシリコン部97を形成する。このとき、ソース電極61に負のバイアスが印加され、ドレイン電極62に正のバイアスが印加される。なお、ソース電極41は電気的にフローティング状態とされている。
【0091】
次いで、図示しないプラズマCVD装置により、図26に示すように、ソース電極61、I型アモルファスシリコン膜97およびドレイン電極62を含む層間膜56上に、厚さ0.5μmの窒化シリコン膜を350℃の温度で積層してパッシベーション膜98を形成する。このとき、このパッシベーション膜98を形成する際に、I型アモルファスシリコン部97から水素が脱離しないようにするため、このパッシベーション膜98を形成するときの温度をアモルファスシリコン膜を成膜するときの温度と同じにする。
【0092】
次いで、このパッシベーション膜98上に、モリブデン(Mo)膜、アルミニウム(Al)−ネオジム(Nd)膜、モリブデン(Mo)膜の三層の厚さ0.4μmの遮光膜を積層する。
【0093】
この後、光センサ51およびスイッチ素子36を覆うように遮光膜63をエッチングする。この結果、遮光膜63を有し、P+ポリシリコン部53、I型アモルファスシリコン部97、ソース電極41を備えたヘテロ構造を有するPIN型の光センサ51と、Nチャネル型のスイッチ素子36とが電気的に直列に接続された光入力機能素子55が形成される。
【0094】
次に、上記第2の実施の形態の光センサの動作を図27を参照して説明する。
【0095】
まず、光センサ51は、I型アモルファスシリコン部97での光学的バンドギャップが約1.7eVであるが、P+ポリシリコン部53およびソース電極41での光学的バンドギャップが約1.5eV程度である。したがって、この光学センサ51のP+ポリシリコン部53およびソース電極41のそれぞれが十分にヘビードープの場合には、I型アモルファスシリコン部97に対して、P+ポリシリコン部53が電子注入阻止層として機能するとともに、ソース電極41が正孔阻止層として機能するヘテロ接合となる。
【0096】
この状態で、撮影時として光センサ51のI型アモルファスシリコン部97に光Lが入射すると、このI型アモルファスシリコン部97に電子eおよび正孔hの対が発生する。そして、このI型アモルファスシリコン部97にて発生した電子eは、このI型アモルファスシリコン部97での内部電界によりドリフトして、ソース電極41に蓄積される。一方、I型アモルファスシリコン部97にて発生した正孔hは、電子eと同様にドリフトして、P+ポリシリコン部53を介してソース電極61に吸収される。
【0097】
上述したように、上記第2の実施の形態によれば、スイッチ素子36のソース電極および光センサ51のN+ポリシリコン部とを共通のソース電極41として、これらスイッチ素子36と光センサ51とを電気的に直列に接続させるとともに、このソース電極41を電気的にフローティング状態としたので、上記第1の実施の形態と同様の作用効果を奏することができる。
【0098】
さらに、この光センサ51のI型アモルファスシリコン部97の面積をスイッチ素子36のI型ポリシリコン部37の面積の10倍にした場合には、この光センサ51の光電流の暗電流に対する比が1000ルクスの光量で約130倍であった。したがって、図29ないし図31に示す従来の液晶セルと比較すると、光センサ51の光感度を約16倍程度増加できた。この結果、バックライトの光量を通常の表示時の光量としても光センサ51により画像を読み取ることができる。
【0099】
さらに、分光感度的には、光センサ51のI型アモルファスシリコン部97の膜厚を調整して、このI型アモルファスシリコン部97の膜厚を0.5μmとする。この結果、このI型アモルファスシリコン部97が視感度曲線に合い、最高感度が550nm付近になる。よって、このI型アモルファスシリコン部97によるカラーフィルタ73との色度の整合を容易にできる。
【0100】
なお、上記第2の実施の形態では、光センサ51のI型アモルファスシリコン部97を層間膜56上に形成したが、図28に示す第3の実施の形態のように、この光センサ51のI型アモルファスシリコン部97を層間膜56の下に形成することもできる。この場合、このI型アモルファスシリコン部97は、P+ポリシリコン部53とソース電極41との間の酸化シリコン膜35上に形成する。
【0101】
さらに、この光センサ51のI型アモルファスシリコン部97は、P+ポリシリコン部53およびソース電極41のそれぞれに対して電気的に接続させるために、ゲート絶縁膜43を予め開口させた上で、このゲート絶縁膜43の開口部に積層されている。ここで、このゲート絶縁膜43を開口させる開口工程は、光センサ51のP+ポリシリコン部53およびソース電極41を活性化させる活性化工程が終了した後である。
【0102】
したがって、液晶セル31を製造する製造工程としては、ゲート絶縁膜43をパターニングするパターニング工程が増えるが、遮光膜63をパターニングするときにソース電極61およびドレイン電極62のパターニングを同時にできる。このため、図1ないし図13に示す第1の実施の形態に比べると、液晶セル31を製造する際の製造工程におけるプロセス的なデメリットは生じない。よって、第1の実施の形態と同様の作用効果を奏することができる。
【0103】
さらに、上記各実施の形態では、液晶セル31の光センサ51とスイッチ素子36とを平面的に切り離して形成したり、これら光センサ51およびスイッチ素子36を最後に金属配線で接続したりしてもよい。また、これら光センサ51とスイッチ素子36とを同一平面状のポリシリコン膜にて形成したが、これら光センサ51およびスイッチ素子36を同一平面状ではなく立体的に作成することもできる。
【0104】
また、スイッチ素子36のソース電極41を光センサ51のN+ポリシリコン部として機能させたが、このスイッチ素子36のドレイン電極42を光センサ51のN+ポリシリコン部として機能させることもできる。
【0105】
【発明の効果】
本発明によれば、スイッチ素子の活性層と光電変換素子の光電変換層との間に共通電極を設け、この共通電極でスイッチ素子の活性層と光電変換素子の光電変換層とを電気的に直列に接続させた。この結果、光電変換素子の構造の自由度がより確保されるから、この光電変換素子の光電変換層を大きくすることにより、この光電変換層での光感度の増加を容易にできる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の第1の実施の形態を示す説明断面図である。
【図2】同上液晶表示装置の一部を示す説明上面図である。
【図3】同上液晶表示装置の透光性基板上に非晶質半導体膜を積層した状態を示す説明断面図である。
【図4】同上液晶表示装置のアモルファスシリコン膜をアニールしてポリシリコン膜にする状態を示す説明断面図である。
【図5】同上液晶表示装置のポリシリコン膜をパターニングした状態を示す説明断面図である。
【図6】同上液晶表示装置のポリシリコン膜上にゲート絶縁膜および金属膜を形成した状態を示す説明断面図である。
【図7】同上液晶表示装置の金属膜をエッチングしてレジストを形成した状態を示す説明断面図である。
【図8】同上液晶表示装置のポリシリコン膜をドーピングしてドレイン電極およびソース電極を形成する状態を示す説明断面図である。
【図9】同上液晶表示装置のポリシリコン膜をドーピングしてLDD領域を形成する状態を示す説明断面図である。
【図10】同上液晶表示装置のポリシリコン膜をドーピングしてP+ポリシリコン部を形成する状態を示す説明断面図である。
【図11】同上液晶表示装置のゲート絶縁膜上に層間膜およびコンタクトホールを形成した状態を示す説明断面図である。
【図12】同上液晶表示装置の層間膜上に遮光膜を形成した状態を示す説明断面図である。
【図13】同上液晶表示装置の光電変換素子のエネルギバンドを示す説明図である。
【図14】本発明の第2の実施の形態の液晶表示装置を示す説明断面図である。
【図15】同上液晶表示装置の透光性基板上に非晶質半導体膜を積層した状態を示す説明断面図である。
【図16】同上液晶表示装置のアモルファスシリコン膜をアニールしてポリシリコン膜にする状態を示す説明断面図である。
【図17】同上液晶表示装置のポリシリコン膜をパターニングした状態を示す説明断面図である。
【図18】同上液晶表示装置のポリシリコン膜上にゲート絶縁膜および金属膜を形成した状態を示す説明断面図である。
【図19】同上液晶表示装置の金属膜をエッチングしてレジストを形成した状態を示す説明断面図である。
【図20】同上液晶表示装置のポリシリコン膜をドーピングしてドレイン電極およびソース電極を形成する状態を示す説明断面図である。
【図21】同上液晶表示装置のポリシリコン膜をドーピングしてLDD領域を形成する状態を示す説明断面図である。
【図22】同上液晶表示装置のポリシリコン膜をドーピングしてP+ポリシリコン部を形成する状態を示す説明断面図である。
【図23】同上液晶表示装置のゲート絶縁膜上に層間膜およびコンタクトホールを形成した状態を示す説明断面図である。
【図24】同上液晶表示装置の層間膜上にソース電極およびドレイン電極を形成した状態を示す説明断面図である。
【図25】同上液晶表示装置の層間膜上にI型アモルファスシリコン部を形成した状態を示す説明断面図である。
【図26】同上液晶表示装置の層間膜上にパッシベーション膜および遮光膜を形成した状態を示す説明断面図である。
【図27】同上液晶表示装置の光電変換素子のエネルギバンドを示す説明図である。
【図28】本発明の第3の実施の形態の液晶表示装置を示す説明断面図である。
【図29】従来の液晶表示装置の一部を示す説明平面図である。
【図30】同上液晶表示装置を示す説明断面図である。
【図31】同上液晶表示装置の光電変換素子を示す説明図である。
【符号の説明】
31 液晶表示装置としての液晶セル
32 アレイ基板
33 透光性基板としてのガラス基板
36 スイッチ素子
37 活性層としてのI型ポリシリコン部
41 電極としての共通電極であるソース電極
42 電極としてのドレイン電極
51 光電変換素子としての光センサ
52 光電変換層としてのI型ポリシリコン部
53 多結晶半導体層としてのP+ポリシリコン部
54 多結晶半導体層としてのN−ポリシリコン部
56 層間膜
61 電極部としてのソース電極
62 電極部としてのドレイン電極
63 光遮断層としての遮光膜
71 対向基板
75 液晶
97 光電変換層としての非晶質半導体層であるI型アモルファスシリコン部
Claims (7)
- 透光性基板上に形成された活性層を有するスイッチ素子および光電変換層を有する光電変換素子、およびこれらスイッチ素子の活性層と光電変換素子の光電変換層との間に設けられこれら活性層と光電変換層とを電気的に直列に接続させる共通電極を備えたアレイ基板と、
このアレイ基板に対向して設けられた対向基板と、
この対向基板および前記アレイ基板の間に介挿された液晶と
を具備したことを特徴とした液晶表示装置。 - 光電変換素子の面積は、スイッチ素子の面積より大きい
ことを特徴とした請求項1記載の液晶表示装置。 - 光電変換素子の光電変換層は、非晶質半導体層であり、
前記光電変換素子は、前記非晶質半導体層の両側に設けられたの一対の多結晶半導体層を有し、
スイッチ素子は、活性層の両側に設けられた一対の電極を有し、
共通電極は、前記光電変換素子における一方の多結晶半導体層および前記スイッチ素子の一方の電極である
ことを特徴とした請求項1または2記載の液晶表示装置。 - 光電変換素子の一対の多結晶半導体層およびスイッチ素子を含んだ透光性基板上に設けられた層間膜を具備し、
前記光電変換素子の非晶質半導体層は、前記層間膜上に設けられ、この層間膜を介して前記光電変換素子の一対の非晶質半導体層のそれぞれに電気的に接続されている
ことを特徴とした請求項3記載の液晶表示装置。 - スイッチ素子および光電変換素子を覆う光遮断層を具備した
ことを特徴とした請求項1ないし4いずれか記載の液晶表示装置。 - スイッチ素子の活性層および光電変換素子の光電変換層のいずれかに電気的に接続され、光遮断層と同一材料および同一工程にて形成された電極部を具備した
ことを特徴とした請求項5記載の液晶表示装置。 - 光電変換素子およびスイッチ素子のそれぞれは、透光性基板上の同一平面状に配置されている
ことを特徴とした請求項1ないし6いずれか記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003171302A JP2005010229A (ja) | 2003-06-16 | 2003-06-16 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003171302A JP2005010229A (ja) | 2003-06-16 | 2003-06-16 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005010229A true JP2005010229A (ja) | 2005-01-13 |
Family
ID=34095826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003171302A Pending JP2005010229A (ja) | 2003-06-16 | 2003-06-16 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005010229A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230147375A1 (en) * | 2019-11-04 | 2023-05-11 | Boe Technology Group Co., Ltd. | Display substrate, display apparatus, and method of fabricating display substrate |
-
2003
- 2003-06-16 JP JP2003171302A patent/JP2005010229A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230147375A1 (en) * | 2019-11-04 | 2023-05-11 | Boe Technology Group Co., Ltd. | Display substrate, display apparatus, and method of fabricating display substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100669270B1 (ko) | 표시 장치 및 광전 변환 소자 | |
JP4737956B2 (ja) | 表示装置および光電変換素子 | |
US8619208B2 (en) | Display and method for manufacturing display | |
US8803151B2 (en) | Semiconductor device | |
US8164719B2 (en) | Liquid crystal display device | |
US8338867B2 (en) | Highly sensitive photo-sensing element and photo-sensing device using the same | |
US8952477B2 (en) | Photoelectric conversion element having a plurality of layered semiconductors and method for manufacturing same | |
WO2008044368A1 (fr) | Affichage à cristaux liquides | |
CN107946324B (zh) | 光感测装置 | |
WO2010035544A1 (ja) | フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置 | |
JP4251622B2 (ja) | 液晶表示装置 | |
JP3814568B2 (ja) | 光電変換装置及びそれを用いたx線検出装置 | |
CN112666734B (zh) | 液晶显示面板及显示装置 | |
JP2005010229A (ja) | 液晶表示装置 | |
JP2005107383A (ja) | 液晶表示装置 | |
US11251208B2 (en) | Photosensor, display apparatus, and method of fabricating photosensor | |
JP3496917B2 (ja) | 薄膜半導体装置及びその製造方法 | |
JPH06350089A (ja) | 逆スタガード型薄膜電界効果トランジスタ | |
JPH09260678A (ja) | 薄膜半導体装置の製造方法 | |
JP4675580B2 (ja) | 表示装置 | |
JP4278944B2 (ja) | 光センサ素子、これを用いた平面表示装置 | |
CN115775840A (zh) | 光电传感器件和显示面板 | |
CN115598890A (zh) | 阵列基板及显示面板 | |
JPH0637316A (ja) | 液晶表示装置 | |
JPH06314779A (ja) | イメージセンサ |