JP2005006151A - 非線形フィルタ回路 - Google Patents
非線形フィルタ回路 Download PDFInfo
- Publication number
- JP2005006151A JP2005006151A JP2003169026A JP2003169026A JP2005006151A JP 2005006151 A JP2005006151 A JP 2005006151A JP 2003169026 A JP2003169026 A JP 2003169026A JP 2003169026 A JP2003169026 A JP 2003169026A JP 2005006151 A JP2005006151 A JP 2005006151A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- input
- filter circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Communication System (AREA)
Abstract
【課題】従来の非線形フィルタでは、伝送速度を１０Ｇｂｉｔ／ｓ以上の高速にした場合、フィルタ回路を構成している各回路の遅延時間がフィルタの仕様遅延量よりも大きくなる場合があった。また、フィードフォワード型の線形フィルタでは雑音が加算されＳ／Ｎが劣化する問題があった。このため、これらの問題を解決した高速動作が可能な非線形フィルタの実現が課題となっていた。
【解決手段】本発明においては、入力データを先ず分岐し、一方の分岐線を減算器の一方の入力に接続し、他方の入力データを第１の識別器、遅延回路、信号に重み付けを行う乗算器を順次経由して上記減算器の他方の入力に接続する基本構成としている。さらに変形として、減算器出力側に第２の識別器を接続する構成、遅延線と乗算器の組み合わせを多段に接続する構成等についても開示している。
【選択図】図１
【解決手段】本発明においては、入力データを先ず分岐し、一方の分岐線を減算器の一方の入力に接続し、他方の入力データを第１の識別器、遅延回路、信号に重み付けを行う乗算器を順次経由して上記減算器の他方の入力に接続する基本構成としている。さらに変形として、減算器出力側に第２の識別器を接続する構成、遅延線と乗算器の組み合わせを多段に接続する構成等についても開示している。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号伝送方式の受信回路において、波形等化を行う非線形フィルタに関するものである。特に本願は、光ファイバの偏波分散等により生じる符号間干渉を電気的に補償する非線形フィルタに関するもので、具体的には、光伝送システムにおいて光受信回路の構成回路である等化回路として適用されるものである。
【０００２】
【従来の技術】
【特許文献１】特開平０６−２５２７０２号公報
【非特許文献１】“ＰＭＤ ｍｉｔｉｇａｔｉｏｎ １０Ｇｂｉｔ／ｓ ｕｓｉｎｇ ｌｉｎｅａｒ ａｎｄ ｎｏｎｌｉｎｅａｒ ｉｎｔｅｇｒａｔｅｄｅｌｅｃｔｒｏｎｉｃ ｅｑｕａｌｉｚｅｒ ｃｉｒｃｕｉｔｓ”， Ｈ． Ｂｕｌｏｗ， Ｆ． Ｂｕｃｈａｌｉ， Ｗ． Ｂａｕｍｅｒｔ， Ｒ． Ｂａｌｌｅｎｔｉｎ ａｎｄ Ｔ． Ｗｅｈｒｅｎ， ＩＥＥＥ Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， ２０ｔｈ Ｊａｎ．， ２０００， Ｖｏｌ．３６， ｐｐ．１６３−１６４， Ｆｉｇ．１．
【非特許文献２】”Ｅｌｅｃｔｒｉｃ Ｅｑｕａｌｉｚａｔｉｏｎ ｏｆ ＰＭＤ ａｎｄ Ｃｈｒｏｍａｔｉｃ Ｄｉｓｐｅｒｓｉｏｎ ＩｎｄｕｃｅｄＤｉｓｔｏｒｔｉｏｎ Ａｆｔｅｒ １００ｋｍ Ｓｔａｎｄａｒｄ Ｆｉｂｅｒ ａｔ １０Ｇｂｉｔ／ｓ”， Ｄ． Ｓｃｈｌｕｍｐ， Ｂ． Ｗｅｄｄｉｎｇ， ａｎｄ Ｈ． Ｂｕｌｏｗ， ＥＣＯＣ’９８， ２０−２４ Ｓｅｐ．， １９９８， Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ， ｐｐ． ５３５−５３６， Ｆｉｇ．２．
光伝送方式では、伝送媒体である光ファイバーによる偏波分散による群遅延時間により信号伝達後の受信信号には符号間干渉、波形歪が生じる。特に、伝送速度の高速化、分散値の大きなＭＭＦ（Ｍｕｌｔｉ−Ｍｏｄｅ Ｆｉｂｅｒ）化においては、この偏波分散の影響が大きい。この符号間干渉、波形歪を取り除くために、非線形フィルタである判定帰還型等化器（ＤＦＥ：Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）が従来用いられてきた。
【０００３】
従来の非線形フィルタの構成を図９に示す。このフィルタは減算器１、乗算器２、遅延回路（Ｄｅｌａｙ）３、識別器（ＤＥＣ）４で構成されている。図１０に、図９に示した従来の非線形フィルタ回路（ＤＦＥ）の基本動作を示す。原信号“Ｓｏｕｒｃｅ Ｓｉｇｎａｌ”に対し、光ファイバを透過することにより偏波分散（ＰＭＤ：Ｐｏｌａｒｉｚａｔｉｏｎ−Ｍｏｄｅ Ｄｉｓｐｅｒｓｉｏｎ）が生じる。すなわち、受信回路の入力データ（図１０における“Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ”）は図１１に示すように偏波モードによる群遅延ｔｇにより原信号Ｓｏとそれに対して遅れた信号Ｓｄとに分かれる。光電変換装置（Ｏ／Ｅ）１０で光信号を電気信号に変換することにより、電気信号としてはＳＯＥおよびＳＤＥの互いに時間のずれを生じた波形となる。これが偏波分散で、この偏波分散は例えば図１０における“入力データ（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）”に示すような符号間干渉を受けた波形になる。この干渉波形（図中斜線部）を取り除くために、フィルタ回路が用いられる。
【０００４】
図９に示したような従来のフィードバック型構成の非線形フィルタ回路では、入力データを識別器（ＤＥＣ）４においてクロック周期（図１０のＣＬＫの位置）で一旦“１”、“０”の判別を行い、その信号を遅延（通常伝送速度の１周期Ｔ）させ、乗算器２において重み係数“Ｔａｐ Ｗｅｉｇｈｔ”Ｃにより重み付けを行った“Ｄｅｌａｙ＋乗算器出力”すなわち歪成分（斜線部）と同程度の波形として入力側の減算器１にフィードバックして、入力データ（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）から減算することにより干渉波形を取り除く。
【０００５】
しかしながら、上記従来回路において伝送速度が、例えば１０Ｇｂｉｔ／ｓを越えて高速になるとフィルタ回路を構成する各回路自身の内部遅延時間の影響により正常に動作できなくなる。すなわち、フィルタを構成する各回路は実際にはそれぞれ遅延時間があり、このフィルタを構成している各回路自身の遅延時間が遅延回路３の遅延時間（上記、通常伝送速度の１周期Ｔ）に加算される。遅延回路の遅延時間をｔＤｅｌａｙとし、各回路のそれぞれの回路遅延時間を△ｔＤＥＣ（識別器）、△ｔＭＩＸ（乗算器）、△ｔＳＵＢ（減算器）とすると、全遅延時間ＴＤｅｌａｙ＿Ａｌｌは、
ＴＤｅｌａｙ＿Ａｌｌ＝ｔＤｅｌａｙ＋△ｔＤＥＣ＋△ｔＭＩＸ＋△ｔＳＵＢ （１）
となる。ここで、各回路のみによる遅延時間の合計ｔｅｘｃｅｓｓは、
ｔｅｘｃｅｓｓ＝△ｔＤＥＣ＋△ｔＭＩＸ＋△ｔＳＵＢ （２）
である。各回路の遅延時間ｔｅｘｃｅｓｓが例えば１０Ｇｂｉｔ／ｓ以上の高速では遅延時間ｔＤｅｌａｙに比べて無視できない程の大きな場合、この遅延時間ｔｅｘｃｅｓｓを考慮する必要が生じる。
【０００６】
特に、ｔＤｅｌａｙを０としても、ｔｅｘｃｅｓｓが全遅延時間として設定した時間Ｔを超えてしまう場合、間題となる。すなわち、
ＴＤｅｌａｙ＿Ａｌｌ＝ｔｅｘｃｅｓｓ ＞ Ｔ （３）
の場合である。通常のフィードバック型における非線形フィルタの場合、この遅延時間の設定時間Ｔはデータ速度の１周期である。この場合の最高動作速度“Ｏｐｅｒａｔｉｏｎ−ＳｐｅｅｄＭＡＸ”は、
Ｏｐｅｒａｔｉｏｎ−ＳｐｅｅｄＭＡＸ＝１／ＴＤｅｌａｙ＿Ａｌｌ （４）
で与えられる式で制限される。
【０００７】
図１２に、上述の場合（ｔｅｘｃｅｓｓ ＞ Ｔ）のタイミングチャート例を示す。本来は図１０に示すように、入力データに重畳するＰＭＤ（斜線部）が減算器出力で相殺される筈が、ｔｅｘｃｅｓｓ ＞ Ｔでは図１２に示すように信号が存在しないタイミングで減算を行うことになるため逆に波形を崩してしまう（図１０及び図１２の最下段参照）。
【０００８】
一方、従来技術としてフィードバックを使用しない等化器にトランスバーサル・フィルタがある。トランスバーサル・フィルタは、帰還ループをもたないため判定帰還型等化器のように帰還ループの遅延時間が動作速度を制限するという間題はないが、線形加算型フィルタのため雑音を加算してしまうという間題がある。図１３（ａ）に、一般的なトランスバーサル・フィルタの構成図を示す。遅延回路３１〜３ｎ、乗算器２０〜２ｎ、加算器９から構成され、遅延回路３１乃至３ｎにおいてそれぞれ時間Ｔｄ〜Ｔｄ×ｎづつ遅延させた複数の信号に乗算器２０〜２ｎで重み付け（Ｂ０〜Ｂｎ）を行い加算器９で加算することにより、波形等化を行う。ただし、乗算器２０には遅延を与えない（Ｔｄ）信号を入力している。
【０００９】
図１３（ｂ）に、雑音加算の概念図を示す。加算器９の入力信号（図中▲１▼、▲２▼）に重畳した雑音（図で線幅が少し広い部分）が、加算器９で足し合わされるため雑音が増加してしまう。図に示した例について、加算器入力波形１（図中▲１▼）の信号をｓ１（ｔ）＋｜ｎ０｜、加算器９の入力波形２（図中▲２▼）の信号をｓ２（ｔ）＋｜ｎ０｜とすると、出力波形（図中▲３▼）ｓ３（ｔ）は、
ｓ３（ｔ）＝（Ｂ０・ｓ１（ｔ）−Ｂ１・ｓ２（ｔ））＋｜ｎ０｜・（｜Ｂ０｜＋｜Ｂ１｜） （５）
となる。雑音はランダムな確率密度の和になるため、重み付けの係数が“負”になったとしても絶対値和を求めることになり、雑音が増加する。これにより、信号雑音比（Ｓ／Ｎ）が劣化するため結局受信感度の劣化につながる。
【００１０】
以上述べたように、従来回路では、高速伝送に適用するためには構成回路自身の遅延時間により動作速度の上限が決められてしまうという間題があり、さらに例えば１０Ｇｂｉｔ／ｓを越えて高速動作させるためにはこの回路遅延時間が小さな素子すなわち高価な高速デバイスを用いる必要があった。
【００１１】
【発明が解決しようとする課題】
上記のように、従来の非線形フィルタでは、伝送速度を例えば１０Ｇｂｉｔ／ｓを越えて高速化した場合、フィルタ回路の重要なパラメータである遅延時間がフィルタを構成している各回路自身の遅延時間により所定の遅延量よりも大きくなってしまう場合があった。従来のＤＦＥ回路は帰還構成のためこの遅延量により動作速度が制限され高速化が困難という問題を有する。さらに、従来のトランスバーサルフィルタのようなフィードフォワード型線形フィルタでは雑音が加算されＳ／Ｎが劣化し受信感度が悪くなるという間題を有していた。
【００１２】
本発明の目的は以上の間題を解決し、例えば４０Ｇｂｉｔ／ｓ，１００ｋｍの光ファイバ伝送による偏波分散補償に適用できる、高速動作が可能な非線形フィルタを提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１においては
入力データを入力端子直後で分岐し、該分岐した一方の入力信号を第１の入力信号として減算器の第１の入力端子に接続し、該分岐した他方の入力信号を第２の入力信号として符号識別、遅延、重み付けの各処理を施した信号を前記減算器の第２の入力端子に接続し、前記減算器において第１の入力端子の入力信号から前記減算器における第２の入力端子の入力信号を減算する構成の非線形フィルタ回路であって、前記第１の入力信号を、前記減算器の第１の入力端子に接続し、前記第２の入力信号を、第１の識別器に接続し、前記第１の識別器の出力を前記第１の遅延回路に接続し、さらに前記第１の遅延回路の出力を係数が外部から与えられている前記乗算器に接続し、前記乗算器の出力を前記減算器の第２の入力端子に接続した構成の非線形フィルタ回路について規定している。
【００１４】
請求項２においては、請求項１に記載の非線形フィルタ回路において、前記識別器としてスライサを使用した非線形フィルタ回路について規定している。
請求項３においては、請求項１または請求項２に記載の非線形フィルタ回路において、前記減算器の出力に第２の識別器を接続した非線形フィルタ回路について規定している。
請求項４においては、請求項１乃至請求項３の何れかに記載の非線形フィルタ回路において、前記第１の入力信号の経路となっている入力端子と前記減算器の第１の入力端子との間に第２の遅延回路を接続した非線形フィルタ回路について規定している。
請求項５においては、請求項４に記載の非線形フィルタ回路において、前記第１の遅延回路の出力を入力とする第３の遅延回路ならびに、該第３の遅延回路出力に重み付けをする第２の乗算器を接続し、さらに、該第３の遅延回路出力に前記遅延回路と乗算器との組み合わせと同じ回路構成をｎ個接続し、前記乗算器の全ての出力を入力とする加算器に接続し、該加算器の出力端子を上記減算器回路の第２の入力端子に接続した非線形フィルタ回路について規定している。
【００１５】
請求項６においては、請求項１乃至請求項５に何れかに記載の非線形フィルタ回路において、当該フィルタ回路の入力側にさらに線形フィルタ回路を接続した非線形フィルタ回路について規定している。
【００１６】
【発明の実施の形態】
図１は本発明に係る第１の実施の形態である非線形フィルタ回路の具体的な回路例を示す回路構成図である。本非線形フィルタ回路は図１に示すように、減算器１、乗算器２、遅延回路３、識別器４、第２の識別器５、減算器１における第１の入力端子６および減算器１における第２の入力端子７で構成されている。
入力データ（Ｄａｔａ）を入力端子直後で分岐し、データを遅延させるパスを別に設けることにより、従来の遅延パスをフィードバックループ内で構成した回路に比べ減算器１の遅延時間分早くすることができる。なお、識別器４の代わりにスライサーを用いた場合には、クロック信号の印加を省略でき、回路構成を簡単にすることができる。
【００１７】
図２に、図１に示す回路の動作を説明するタイミング図を示した。光の送信側の原信号を“Ｓｏｕｒｃｅ Ｓｉｇｎａｌ”としてＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）の方形波信号を入力する場合を想定すると、光ファイバーの偏波分散等により符号間干渉が生じ受信回路（Ｏ／Ｅ；図１１参照）の“入力データ”（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）では、斜線部のような干渉信号が生じている。この斜線部を取り除くために、入力信号を分岐し、分岐した一方の信号を識別器（ＤＥＣ１）４で符号判定し、遅延回路（Ｄｅｌａｙ１）３により斜線部に最適なある遅延時間を設定し、さらに乗算器（ＭＩＸ）２により入力データの分散量に応じた量Ｃ１による重み付け（Ｔａｐ Ｗｅｉｇｈｔ）を行う。この重み付けの値Ｃ１は、出力信号（ＤＥＣ２出力）をモニタする等の手段により最適な値を外部より与えるものである。
入力部で分岐した他方の“入力データ”からこの“ＤＥＣ１＋Ｄｅｌａｙ１＋ＭＩＸ”信号を減算処理することにより、図中“減算器出力”の波形に示すように斜線部を取り除くことができる。さらに、この“減算器出力”波形を第２の識別器（ＤＥＣ２）で、識別再生することにより、ディジタル信号に再生された“ＤＥＣ２出力”を得ることができる。このように、本回路においては、従来の帰還ループをなくしフィードフォワード構成とすることにより遅延時間を減少させることを可能としている。
【００１８】
図３に本発明に係る第２の実施の形態を示す。本第２の実施の形態においては、減算器１、乗算器２、遅延回路３、識別器４、第２の識別器５、減算器の第１の入力端子６、減算器の第２の入力端子７、第２の遅延回路８で構成されている。本第２の実施の形態では第２の遅延回路（図中“Ｄｅｌａｙ０”）を追加することにより、第１の実施の形態における構成に比べ、分岐した識別器４、乗算器２の遅延時間をさらに補償することができる。
すなわち、本第２の実施の形態では全遅延時間ＴＤｅｌａｙ＿Ａｌｌは、第１の遅延回路の遅延時間をｔＤｅｌａｙ１、第２の遅延回路の遅延時間をｔＤｅｌａｙ０、識別器４、乗算器２等による回路遅延時間をｔｅｘｃｅｓｓとして、
ＴＤｅｌａｙ＿Ａｌｌ＝ｔＤｅｌａｙ１＋ｔｅｘｃｅｓｓ−ｔＤｅｌａｙ ０ （７）
と表される。また、回路遅延時間ｔｅｘｃｅｓｓが設定遅延時間Ｔに比べ大きな場合
（ｔｅｘｃｅｓｓ＞Ｔ）、第１の遅延回路３の遅延時間を０とする構成、すなわち第１の遅延回路４のない構成でもフィルタ回路を実現できる。
【００１９】
図４に、図３において示した回路の動作を説明するタイミング図を示す。先に示したのと同様に原信号“Ｓｏｕｒｃｅ Ｓｉｇｎａｌ”としてＮＲＺの方形波信号を入力する場合を想定すると、光ファイバーの偏波分散等により符号間干渉が生じ受信回路の“入力データ（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）”では、図中の斜線部のような符号間干渉が生じている。この斜線部を取り除くために、識別器（ＤＥＣ１）４で符号判定し、遅延回路（Ｄｅｌａｙ１）３により斜線部に最適な遅延時間を設定し、さらに乗算器（ＭＩＸ）２により入力データの分散量に応じた係数Ｃ１による重み付けを行う。この重み付けの値Ｃ１は、出力信号をモニタする等の手段により最適な値を外部より与えるものである。“入力データ”からこの“ＤＥＣ１＋Ｄｅｌａｙ１＋ＭＩＸ”信号を減算処理することにより、“減算器出力”の波形に示すように斜線部を取り除くことができる。さらに、この減算器出力波形を第２の識別器（ＤＥＣ２）５で、識別再生することにより、ディジタル信号に再生された”ＤＥＣ２出力”を得ることができる。
上記第２の実施の形態による構成とすることにより遅延時間を短縮し得ることを以下図５により説明する。ここで、フィルタを構成している各回路の遅延時間△ｔＤＥＣ（識別器）、△ｔＭＩＸ（乗算器）、△ｔＳＵＢ（減算器）は固定の値である。したがって、図１に示す回路では減算回路はフィードバックループ内に含まれていないため、その遅延時間の影響（△ｔＳＵＢ）を除去することが出来、ｔｅｘｃｅｓｓ のみが残留遅延時間となる。これに対し、遅延回路の遅延時間ｔＤｅｌａｙ
は回路定数により可変であり、図３に示す回路の場合は、遅延時間は二つのデータ経路の差分となるため、遅延回路（ｔＤｅｌａｙ０）を追加することにより、さらに遅延時間を短縮することができる。
【００２０】
一方、本発明回路はトランスバーサル・フィルタと同じフィードフォワード型であるが雑音増加に対しては、第２の判定回路（ＤＥＣ２）５を持つことにより雑音は加算されず、Ｓ／Ｎ劣化がない。本発明回路による雑音抑圧の説明を図６に示す。図６（ａ）は本発明によるフィルタ回路の基本構成を示す。図６（ｂ）に示した例について、入力信号１（図６（ａ）における▲１▼）の信号をｓ１（ｔ）＋｜ｎ０｜、入力信号２（図６（ａ）における▲２▼）の信号をＣ１・ｓ２（ｔ）とすると、出力信号（図６（ａ）における▲３▼）ｓ３（ｔ）は、
ｓ３（ｔ）＝（ｓ１（ｔ）−Ｃ１・ｓ２（ｔ））＋｜ｎ０｜ （６）
となり雑音は入力信号と同じ量でＳ／Ｎの劣化は生じない。ここで、Ｃ１は重み付け係数である。
従って上記回路によれば、非線形フィルタ回路において、従来帰還ループ内の構成回路自身による遅延時間のため正常に動作できないような速度でもフィルタ特性を実現することが可能である。さらに、フィードフォワード型であるが雑音抑圧効果を実現することができる。すなわち高速に動作可能でＳ／Ｎ劣化のない非線形フィルタを提供することができる。
【００２１】
図７に、本発明による第３の実施の形態を示す。本第３の実施の形態におけるフィルタ回路は、減算器１、乗算器２１〜２ｎ、第１の遅延回路３１〜３ｎ、第１の識別器４、第２の識別器５、第２の遅延回路８、加算器９の各要素回路で構成されている。
本第３の実施の形態は、図１に示した回路を多段遅延構成にした場合である。図１に示した回路の遅延回路３の出力に遅延回路（Ｄｅｌａｙ １〜Ｄｅｌａｙ ｎ）と重み係数（Ｃ１〜Ｃｎ）を与える乗算器２を多段に接続し、それぞれの乗算器各段の出力を加算器９で加算し、その加算結果を減算器１の一方の入力端子に接続し、減算器１の他方の入力端子に入力されている遅延回路８を経由した受信信号からこの遅延、重み付けした信号を引き算する構成である。
この多段構成により、各遅延回路の遅延時間をＴ（データ伝送周期）とした場合、すなわちＤｅｌａｙ １＝Ｄｅｌａｙ ２＝……＝Ｄｅｌａｙ ｎ＝Ｔの場合、偏波分散の遅延時間がＴを超えてもＰＭＤ補償が可能となる。一方、偏波分散の遅延時間τがＴよりも小さい場合は、遅延回路の遅延時間Ｔｄをτに合わせて、１周期Ｔよりも小さくすることにより有効にＰＭＤ補償が可能となる。
【００２２】
図８に、図７に示す回路の動作例は、分散による遅延時間をＴ×２とした場合の例である。すなわち、受信回路の“入力データ（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）”では、図中の斜線部のように原信号“Ｓｏｕｒｃｅ Ｓｉｇｎａｌ”に対してＴ×２だけ遅れた波形が生じ、これが符号間干渉を起こす場合である。多段に接続した遅延回路３１〜３ｎと重み付け用乗算器２０〜２ｎにより、この時間Ｔを超えた遅延波形を取り除くことができる。本実施の形態では、各遅延回路の遅延時間をＴとし重み付けを
［Ｃ１，Ｃ２，Ｃ３，……Ｃｎ］＝［０，Ｃ２，０，……，０］ （８）
として、出力信号をモニタする等の手段により最適な重み付けの値を外部より与えることにより遅延波形（斜線部）を取り除くことができる。
【００２３】
以上のとおり、本発明の非線形フィルタ回路によれば、フィルタを構成している各回路による遅延時間があってもこの時間を差し引いて動作可能な高速非線形フィルタ回路を容易に実現できる。
【００２４】
さらに、本発明の非線形フィルタ回路の入力側に、線形フィルタ回路を接続すれば、入力信号の主ビット波形の等化処理を行った上で，符号間干渉による波形の歪を除去した出力信号が得られる。
【００２５】
【発明の効果】
以上説明したように本発明による非線形フィルタにより、ディジタル伝送システムの受信回路において伝送速度が４０Ｇｂｉｔ／ｓ以上と高速な場合でも符号間干渉を補償することが可能となる。これによりディジタル伝送を行う受信器において、受信感度劣化を改善できるので伝送距離を例えば従来の２０ｋｍに比べて５倍以上の１００ｋｍ以上に長くすることができ、高価な中継器がいらなくなるためシステムの低コスト化も可能となる。特に、分散の影響の大きな高速光ファイバー伝送システムにおいて、有効である。
【図面の簡単な説明】
【図１】本発明による第１の実施の形態である非線形フィルタ回路を示す回路構成図。
【図２】第１の実施の形態における動作を説明するタイミング図。
【図３】本発明による第２の実施の形態である非線形フィルタ回路を示す回路構成図。
【図４】第２の実施の形態における動作を説明するタイミング図。
【図５】本発明と従来方式との遅延時間の差を説明する遅延時間配分図。
【図６】（ａ）本発明による非線形フィルタの回路構成図、（ｂ）雑音抑圧の過程を説明する波形図。
【図７】本発明による第３の実施の形態である非線形フィルタ回路を示す回路構成図。
【図８】第３の実施の形態における動作を説明するタイミング図。
【図９】従来の非線形フィルタの回路構成図。
【図１０】従来の非線形フィルタ回路の動作を説明するタイミング図。
【図１１】光偏波分散を説明する光偏波面と電気信号との関係を示す模式図。
【図１２】遅延時間を考慮した従来の非線形フィルタのタイミング図。
【図１３】従来の線形フィルタ回路における雑音増加を説明する図で、（ａ）は従来の線形フィルタの回路構成図、（ｂ）は雑音加算の状況を示す波形図。
【符号の説明】
１：減算器 ２：乗算器 ３：遅延回路
４：第１の識別器 ５：第２の識別器 ６： 減算器の第１の入力端子
７：減算器の第２の入力端子 ８： 第２の遅延回路
９：加算器 １０：光電変換装置（Ｏ／Ｅ）
【発明の属する技術分野】
本発明は、ディジタル信号伝送方式の受信回路において、波形等化を行う非線形フィルタに関するものである。特に本願は、光ファイバの偏波分散等により生じる符号間干渉を電気的に補償する非線形フィルタに関するもので、具体的には、光伝送システムにおいて光受信回路の構成回路である等化回路として適用されるものである。
【０００２】
【従来の技術】
【特許文献１】特開平０６−２５２７０２号公報
【非特許文献１】“ＰＭＤ ｍｉｔｉｇａｔｉｏｎ １０Ｇｂｉｔ／ｓ ｕｓｉｎｇ ｌｉｎｅａｒ ａｎｄ ｎｏｎｌｉｎｅａｒ ｉｎｔｅｇｒａｔｅｄｅｌｅｃｔｒｏｎｉｃ ｅｑｕａｌｉｚｅｒ ｃｉｒｃｕｉｔｓ”， Ｈ． Ｂｕｌｏｗ， Ｆ． Ｂｕｃｈａｌｉ， Ｗ． Ｂａｕｍｅｒｔ， Ｒ． Ｂａｌｌｅｎｔｉｎ ａｎｄ Ｔ． Ｗｅｈｒｅｎ， ＩＥＥＥ Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， ２０ｔｈ Ｊａｎ．， ２０００， Ｖｏｌ．３６， ｐｐ．１６３−１６４， Ｆｉｇ．１．
【非特許文献２】”Ｅｌｅｃｔｒｉｃ Ｅｑｕａｌｉｚａｔｉｏｎ ｏｆ ＰＭＤ ａｎｄ Ｃｈｒｏｍａｔｉｃ Ｄｉｓｐｅｒｓｉｏｎ ＩｎｄｕｃｅｄＤｉｓｔｏｒｔｉｏｎ Ａｆｔｅｒ １００ｋｍ Ｓｔａｎｄａｒｄ Ｆｉｂｅｒ ａｔ １０Ｇｂｉｔ／ｓ”， Ｄ． Ｓｃｈｌｕｍｐ， Ｂ． Ｗｅｄｄｉｎｇ， ａｎｄ Ｈ． Ｂｕｌｏｗ， ＥＣＯＣ’９８， ２０−２４ Ｓｅｐ．， １９９８， Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ， ｐｐ． ５３５−５３６， Ｆｉｇ．２．
光伝送方式では、伝送媒体である光ファイバーによる偏波分散による群遅延時間により信号伝達後の受信信号には符号間干渉、波形歪が生じる。特に、伝送速度の高速化、分散値の大きなＭＭＦ（Ｍｕｌｔｉ−Ｍｏｄｅ Ｆｉｂｅｒ）化においては、この偏波分散の影響が大きい。この符号間干渉、波形歪を取り除くために、非線形フィルタである判定帰還型等化器（ＤＦＥ：Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）が従来用いられてきた。
【０００３】
従来の非線形フィルタの構成を図９に示す。このフィルタは減算器１、乗算器２、遅延回路（Ｄｅｌａｙ）３、識別器（ＤＥＣ）４で構成されている。図１０に、図９に示した従来の非線形フィルタ回路（ＤＦＥ）の基本動作を示す。原信号“Ｓｏｕｒｃｅ Ｓｉｇｎａｌ”に対し、光ファイバを透過することにより偏波分散（ＰＭＤ：Ｐｏｌａｒｉｚａｔｉｏｎ−Ｍｏｄｅ Ｄｉｓｐｅｒｓｉｏｎ）が生じる。すなわち、受信回路の入力データ（図１０における“Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ”）は図１１に示すように偏波モードによる群遅延ｔｇにより原信号Ｓｏとそれに対して遅れた信号Ｓｄとに分かれる。光電変換装置（Ｏ／Ｅ）１０で光信号を電気信号に変換することにより、電気信号としてはＳＯＥおよびＳＤＥの互いに時間のずれを生じた波形となる。これが偏波分散で、この偏波分散は例えば図１０における“入力データ（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）”に示すような符号間干渉を受けた波形になる。この干渉波形（図中斜線部）を取り除くために、フィルタ回路が用いられる。
【０００４】
図９に示したような従来のフィードバック型構成の非線形フィルタ回路では、入力データを識別器（ＤＥＣ）４においてクロック周期（図１０のＣＬＫの位置）で一旦“１”、“０”の判別を行い、その信号を遅延（通常伝送速度の１周期Ｔ）させ、乗算器２において重み係数“Ｔａｐ Ｗｅｉｇｈｔ”Ｃにより重み付けを行った“Ｄｅｌａｙ＋乗算器出力”すなわち歪成分（斜線部）と同程度の波形として入力側の減算器１にフィードバックして、入力データ（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）から減算することにより干渉波形を取り除く。
【０００５】
しかしながら、上記従来回路において伝送速度が、例えば１０Ｇｂｉｔ／ｓを越えて高速になるとフィルタ回路を構成する各回路自身の内部遅延時間の影響により正常に動作できなくなる。すなわち、フィルタを構成する各回路は実際にはそれぞれ遅延時間があり、このフィルタを構成している各回路自身の遅延時間が遅延回路３の遅延時間（上記、通常伝送速度の１周期Ｔ）に加算される。遅延回路の遅延時間をｔＤｅｌａｙとし、各回路のそれぞれの回路遅延時間を△ｔＤＥＣ（識別器）、△ｔＭＩＸ（乗算器）、△ｔＳＵＢ（減算器）とすると、全遅延時間ＴＤｅｌａｙ＿Ａｌｌは、
ＴＤｅｌａｙ＿Ａｌｌ＝ｔＤｅｌａｙ＋△ｔＤＥＣ＋△ｔＭＩＸ＋△ｔＳＵＢ （１）
となる。ここで、各回路のみによる遅延時間の合計ｔｅｘｃｅｓｓは、
ｔｅｘｃｅｓｓ＝△ｔＤＥＣ＋△ｔＭＩＸ＋△ｔＳＵＢ （２）
である。各回路の遅延時間ｔｅｘｃｅｓｓが例えば１０Ｇｂｉｔ／ｓ以上の高速では遅延時間ｔＤｅｌａｙに比べて無視できない程の大きな場合、この遅延時間ｔｅｘｃｅｓｓを考慮する必要が生じる。
【０００６】
特に、ｔＤｅｌａｙを０としても、ｔｅｘｃｅｓｓが全遅延時間として設定した時間Ｔを超えてしまう場合、間題となる。すなわち、
ＴＤｅｌａｙ＿Ａｌｌ＝ｔｅｘｃｅｓｓ ＞ Ｔ （３）
の場合である。通常のフィードバック型における非線形フィルタの場合、この遅延時間の設定時間Ｔはデータ速度の１周期である。この場合の最高動作速度“Ｏｐｅｒａｔｉｏｎ−ＳｐｅｅｄＭＡＸ”は、
Ｏｐｅｒａｔｉｏｎ−ＳｐｅｅｄＭＡＸ＝１／ＴＤｅｌａｙ＿Ａｌｌ （４）
で与えられる式で制限される。
【０００７】
図１２に、上述の場合（ｔｅｘｃｅｓｓ ＞ Ｔ）のタイミングチャート例を示す。本来は図１０に示すように、入力データに重畳するＰＭＤ（斜線部）が減算器出力で相殺される筈が、ｔｅｘｃｅｓｓ ＞ Ｔでは図１２に示すように信号が存在しないタイミングで減算を行うことになるため逆に波形を崩してしまう（図１０及び図１２の最下段参照）。
【０００８】
一方、従来技術としてフィードバックを使用しない等化器にトランスバーサル・フィルタがある。トランスバーサル・フィルタは、帰還ループをもたないため判定帰還型等化器のように帰還ループの遅延時間が動作速度を制限するという間題はないが、線形加算型フィルタのため雑音を加算してしまうという間題がある。図１３（ａ）に、一般的なトランスバーサル・フィルタの構成図を示す。遅延回路３１〜３ｎ、乗算器２０〜２ｎ、加算器９から構成され、遅延回路３１乃至３ｎにおいてそれぞれ時間Ｔｄ〜Ｔｄ×ｎづつ遅延させた複数の信号に乗算器２０〜２ｎで重み付け（Ｂ０〜Ｂｎ）を行い加算器９で加算することにより、波形等化を行う。ただし、乗算器２０には遅延を与えない（Ｔｄ）信号を入力している。
【０００９】
図１３（ｂ）に、雑音加算の概念図を示す。加算器９の入力信号（図中▲１▼、▲２▼）に重畳した雑音（図で線幅が少し広い部分）が、加算器９で足し合わされるため雑音が増加してしまう。図に示した例について、加算器入力波形１（図中▲１▼）の信号をｓ１（ｔ）＋｜ｎ０｜、加算器９の入力波形２（図中▲２▼）の信号をｓ２（ｔ）＋｜ｎ０｜とすると、出力波形（図中▲３▼）ｓ３（ｔ）は、
ｓ３（ｔ）＝（Ｂ０・ｓ１（ｔ）−Ｂ１・ｓ２（ｔ））＋｜ｎ０｜・（｜Ｂ０｜＋｜Ｂ１｜） （５）
となる。雑音はランダムな確率密度の和になるため、重み付けの係数が“負”になったとしても絶対値和を求めることになり、雑音が増加する。これにより、信号雑音比（Ｓ／Ｎ）が劣化するため結局受信感度の劣化につながる。
【００１０】
以上述べたように、従来回路では、高速伝送に適用するためには構成回路自身の遅延時間により動作速度の上限が決められてしまうという間題があり、さらに例えば１０Ｇｂｉｔ／ｓを越えて高速動作させるためにはこの回路遅延時間が小さな素子すなわち高価な高速デバイスを用いる必要があった。
【００１１】
【発明が解決しようとする課題】
上記のように、従来の非線形フィルタでは、伝送速度を例えば１０Ｇｂｉｔ／ｓを越えて高速化した場合、フィルタ回路の重要なパラメータである遅延時間がフィルタを構成している各回路自身の遅延時間により所定の遅延量よりも大きくなってしまう場合があった。従来のＤＦＥ回路は帰還構成のためこの遅延量により動作速度が制限され高速化が困難という問題を有する。さらに、従来のトランスバーサルフィルタのようなフィードフォワード型線形フィルタでは雑音が加算されＳ／Ｎが劣化し受信感度が悪くなるという間題を有していた。
【００１２】
本発明の目的は以上の間題を解決し、例えば４０Ｇｂｉｔ／ｓ，１００ｋｍの光ファイバ伝送による偏波分散補償に適用できる、高速動作が可能な非線形フィルタを提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１においては
入力データを入力端子直後で分岐し、該分岐した一方の入力信号を第１の入力信号として減算器の第１の入力端子に接続し、該分岐した他方の入力信号を第２の入力信号として符号識別、遅延、重み付けの各処理を施した信号を前記減算器の第２の入力端子に接続し、前記減算器において第１の入力端子の入力信号から前記減算器における第２の入力端子の入力信号を減算する構成の非線形フィルタ回路であって、前記第１の入力信号を、前記減算器の第１の入力端子に接続し、前記第２の入力信号を、第１の識別器に接続し、前記第１の識別器の出力を前記第１の遅延回路に接続し、さらに前記第１の遅延回路の出力を係数が外部から与えられている前記乗算器に接続し、前記乗算器の出力を前記減算器の第２の入力端子に接続した構成の非線形フィルタ回路について規定している。
【００１４】
請求項２においては、請求項１に記載の非線形フィルタ回路において、前記識別器としてスライサを使用した非線形フィルタ回路について規定している。
請求項３においては、請求項１または請求項２に記載の非線形フィルタ回路において、前記減算器の出力に第２の識別器を接続した非線形フィルタ回路について規定している。
請求項４においては、請求項１乃至請求項３の何れかに記載の非線形フィルタ回路において、前記第１の入力信号の経路となっている入力端子と前記減算器の第１の入力端子との間に第２の遅延回路を接続した非線形フィルタ回路について規定している。
請求項５においては、請求項４に記載の非線形フィルタ回路において、前記第１の遅延回路の出力を入力とする第３の遅延回路ならびに、該第３の遅延回路出力に重み付けをする第２の乗算器を接続し、さらに、該第３の遅延回路出力に前記遅延回路と乗算器との組み合わせと同じ回路構成をｎ個接続し、前記乗算器の全ての出力を入力とする加算器に接続し、該加算器の出力端子を上記減算器回路の第２の入力端子に接続した非線形フィルタ回路について規定している。
【００１５】
請求項６においては、請求項１乃至請求項５に何れかに記載の非線形フィルタ回路において、当該フィルタ回路の入力側にさらに線形フィルタ回路を接続した非線形フィルタ回路について規定している。
【００１６】
【発明の実施の形態】
図１は本発明に係る第１の実施の形態である非線形フィルタ回路の具体的な回路例を示す回路構成図である。本非線形フィルタ回路は図１に示すように、減算器１、乗算器２、遅延回路３、識別器４、第２の識別器５、減算器１における第１の入力端子６および減算器１における第２の入力端子７で構成されている。
入力データ（Ｄａｔａ）を入力端子直後で分岐し、データを遅延させるパスを別に設けることにより、従来の遅延パスをフィードバックループ内で構成した回路に比べ減算器１の遅延時間分早くすることができる。なお、識別器４の代わりにスライサーを用いた場合には、クロック信号の印加を省略でき、回路構成を簡単にすることができる。
【００１７】
図２に、図１に示す回路の動作を説明するタイミング図を示した。光の送信側の原信号を“Ｓｏｕｒｃｅ Ｓｉｇｎａｌ”としてＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）の方形波信号を入力する場合を想定すると、光ファイバーの偏波分散等により符号間干渉が生じ受信回路（Ｏ／Ｅ；図１１参照）の“入力データ”（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）では、斜線部のような干渉信号が生じている。この斜線部を取り除くために、入力信号を分岐し、分岐した一方の信号を識別器（ＤＥＣ１）４で符号判定し、遅延回路（Ｄｅｌａｙ１）３により斜線部に最適なある遅延時間を設定し、さらに乗算器（ＭＩＸ）２により入力データの分散量に応じた量Ｃ１による重み付け（Ｔａｐ Ｗｅｉｇｈｔ）を行う。この重み付けの値Ｃ１は、出力信号（ＤＥＣ２出力）をモニタする等の手段により最適な値を外部より与えるものである。
入力部で分岐した他方の“入力データ”からこの“ＤＥＣ１＋Ｄｅｌａｙ１＋ＭＩＸ”信号を減算処理することにより、図中“減算器出力”の波形に示すように斜線部を取り除くことができる。さらに、この“減算器出力”波形を第２の識別器（ＤＥＣ２）で、識別再生することにより、ディジタル信号に再生された“ＤＥＣ２出力”を得ることができる。このように、本回路においては、従来の帰還ループをなくしフィードフォワード構成とすることにより遅延時間を減少させることを可能としている。
【００１８】
図３に本発明に係る第２の実施の形態を示す。本第２の実施の形態においては、減算器１、乗算器２、遅延回路３、識別器４、第２の識別器５、減算器の第１の入力端子６、減算器の第２の入力端子７、第２の遅延回路８で構成されている。本第２の実施の形態では第２の遅延回路（図中“Ｄｅｌａｙ０”）を追加することにより、第１の実施の形態における構成に比べ、分岐した識別器４、乗算器２の遅延時間をさらに補償することができる。
すなわち、本第２の実施の形態では全遅延時間ＴＤｅｌａｙ＿Ａｌｌは、第１の遅延回路の遅延時間をｔＤｅｌａｙ１、第２の遅延回路の遅延時間をｔＤｅｌａｙ０、識別器４、乗算器２等による回路遅延時間をｔｅｘｃｅｓｓとして、
ＴＤｅｌａｙ＿Ａｌｌ＝ｔＤｅｌａｙ１＋ｔｅｘｃｅｓｓ−ｔＤｅｌａｙ ０ （７）
と表される。また、回路遅延時間ｔｅｘｃｅｓｓが設定遅延時間Ｔに比べ大きな場合
（ｔｅｘｃｅｓｓ＞Ｔ）、第１の遅延回路３の遅延時間を０とする構成、すなわち第１の遅延回路４のない構成でもフィルタ回路を実現できる。
【００１９】
図４に、図３において示した回路の動作を説明するタイミング図を示す。先に示したのと同様に原信号“Ｓｏｕｒｃｅ Ｓｉｇｎａｌ”としてＮＲＺの方形波信号を入力する場合を想定すると、光ファイバーの偏波分散等により符号間干渉が生じ受信回路の“入力データ（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）”では、図中の斜線部のような符号間干渉が生じている。この斜線部を取り除くために、識別器（ＤＥＣ１）４で符号判定し、遅延回路（Ｄｅｌａｙ１）３により斜線部に最適な遅延時間を設定し、さらに乗算器（ＭＩＸ）２により入力データの分散量に応じた係数Ｃ１による重み付けを行う。この重み付けの値Ｃ１は、出力信号をモニタする等の手段により最適な値を外部より与えるものである。“入力データ”からこの“ＤＥＣ１＋Ｄｅｌａｙ１＋ＭＩＸ”信号を減算処理することにより、“減算器出力”の波形に示すように斜線部を取り除くことができる。さらに、この減算器出力波形を第２の識別器（ＤＥＣ２）５で、識別再生することにより、ディジタル信号に再生された”ＤＥＣ２出力”を得ることができる。
上記第２の実施の形態による構成とすることにより遅延時間を短縮し得ることを以下図５により説明する。ここで、フィルタを構成している各回路の遅延時間△ｔＤＥＣ（識別器）、△ｔＭＩＸ（乗算器）、△ｔＳＵＢ（減算器）は固定の値である。したがって、図１に示す回路では減算回路はフィードバックループ内に含まれていないため、その遅延時間の影響（△ｔＳＵＢ）を除去することが出来、ｔｅｘｃｅｓｓ のみが残留遅延時間となる。これに対し、遅延回路の遅延時間ｔＤｅｌａｙ
は回路定数により可変であり、図３に示す回路の場合は、遅延時間は二つのデータ経路の差分となるため、遅延回路（ｔＤｅｌａｙ０）を追加することにより、さらに遅延時間を短縮することができる。
【００２０】
一方、本発明回路はトランスバーサル・フィルタと同じフィードフォワード型であるが雑音増加に対しては、第２の判定回路（ＤＥＣ２）５を持つことにより雑音は加算されず、Ｓ／Ｎ劣化がない。本発明回路による雑音抑圧の説明を図６に示す。図６（ａ）は本発明によるフィルタ回路の基本構成を示す。図６（ｂ）に示した例について、入力信号１（図６（ａ）における▲１▼）の信号をｓ１（ｔ）＋｜ｎ０｜、入力信号２（図６（ａ）における▲２▼）の信号をＣ１・ｓ２（ｔ）とすると、出力信号（図６（ａ）における▲３▼）ｓ３（ｔ）は、
ｓ３（ｔ）＝（ｓ１（ｔ）−Ｃ１・ｓ２（ｔ））＋｜ｎ０｜ （６）
となり雑音は入力信号と同じ量でＳ／Ｎの劣化は生じない。ここで、Ｃ１は重み付け係数である。
従って上記回路によれば、非線形フィルタ回路において、従来帰還ループ内の構成回路自身による遅延時間のため正常に動作できないような速度でもフィルタ特性を実現することが可能である。さらに、フィードフォワード型であるが雑音抑圧効果を実現することができる。すなわち高速に動作可能でＳ／Ｎ劣化のない非線形フィルタを提供することができる。
【００２１】
図７に、本発明による第３の実施の形態を示す。本第３の実施の形態におけるフィルタ回路は、減算器１、乗算器２１〜２ｎ、第１の遅延回路３１〜３ｎ、第１の識別器４、第２の識別器５、第２の遅延回路８、加算器９の各要素回路で構成されている。
本第３の実施の形態は、図１に示した回路を多段遅延構成にした場合である。図１に示した回路の遅延回路３の出力に遅延回路（Ｄｅｌａｙ １〜Ｄｅｌａｙ ｎ）と重み係数（Ｃ１〜Ｃｎ）を与える乗算器２を多段に接続し、それぞれの乗算器各段の出力を加算器９で加算し、その加算結果を減算器１の一方の入力端子に接続し、減算器１の他方の入力端子に入力されている遅延回路８を経由した受信信号からこの遅延、重み付けした信号を引き算する構成である。
この多段構成により、各遅延回路の遅延時間をＴ（データ伝送周期）とした場合、すなわちＤｅｌａｙ １＝Ｄｅｌａｙ ２＝……＝Ｄｅｌａｙ ｎ＝Ｔの場合、偏波分散の遅延時間がＴを超えてもＰＭＤ補償が可能となる。一方、偏波分散の遅延時間τがＴよりも小さい場合は、遅延回路の遅延時間Ｔｄをτに合わせて、１周期Ｔよりも小さくすることにより有効にＰＭＤ補償が可能となる。
【００２２】
図８に、図７に示す回路の動作例は、分散による遅延時間をＴ×２とした場合の例である。すなわち、受信回路の“入力データ（Ｓｉｇｎａｌ ｗｉｔｈ ＰＭＤ）”では、図中の斜線部のように原信号“Ｓｏｕｒｃｅ Ｓｉｇｎａｌ”に対してＴ×２だけ遅れた波形が生じ、これが符号間干渉を起こす場合である。多段に接続した遅延回路３１〜３ｎと重み付け用乗算器２０〜２ｎにより、この時間Ｔを超えた遅延波形を取り除くことができる。本実施の形態では、各遅延回路の遅延時間をＴとし重み付けを
［Ｃ１，Ｃ２，Ｃ３，……Ｃｎ］＝［０，Ｃ２，０，……，０］ （８）
として、出力信号をモニタする等の手段により最適な重み付けの値を外部より与えることにより遅延波形（斜線部）を取り除くことができる。
【００２３】
以上のとおり、本発明の非線形フィルタ回路によれば、フィルタを構成している各回路による遅延時間があってもこの時間を差し引いて動作可能な高速非線形フィルタ回路を容易に実現できる。
【００２４】
さらに、本発明の非線形フィルタ回路の入力側に、線形フィルタ回路を接続すれば、入力信号の主ビット波形の等化処理を行った上で，符号間干渉による波形の歪を除去した出力信号が得られる。
【００２５】
【発明の効果】
以上説明したように本発明による非線形フィルタにより、ディジタル伝送システムの受信回路において伝送速度が４０Ｇｂｉｔ／ｓ以上と高速な場合でも符号間干渉を補償することが可能となる。これによりディジタル伝送を行う受信器において、受信感度劣化を改善できるので伝送距離を例えば従来の２０ｋｍに比べて５倍以上の１００ｋｍ以上に長くすることができ、高価な中継器がいらなくなるためシステムの低コスト化も可能となる。特に、分散の影響の大きな高速光ファイバー伝送システムにおいて、有効である。
【図面の簡単な説明】
【図１】本発明による第１の実施の形態である非線形フィルタ回路を示す回路構成図。
【図２】第１の実施の形態における動作を説明するタイミング図。
【図３】本発明による第２の実施の形態である非線形フィルタ回路を示す回路構成図。
【図４】第２の実施の形態における動作を説明するタイミング図。
【図５】本発明と従来方式との遅延時間の差を説明する遅延時間配分図。
【図６】（ａ）本発明による非線形フィルタの回路構成図、（ｂ）雑音抑圧の過程を説明する波形図。
【図７】本発明による第３の実施の形態である非線形フィルタ回路を示す回路構成図。
【図８】第３の実施の形態における動作を説明するタイミング図。
【図９】従来の非線形フィルタの回路構成図。
【図１０】従来の非線形フィルタ回路の動作を説明するタイミング図。
【図１１】光偏波分散を説明する光偏波面と電気信号との関係を示す模式図。
【図１２】遅延時間を考慮した従来の非線形フィルタのタイミング図。
【図１３】従来の線形フィルタ回路における雑音増加を説明する図で、（ａ）は従来の線形フィルタの回路構成図、（ｂ）は雑音加算の状況を示す波形図。
【符号の説明】
１：減算器 ２：乗算器 ３：遅延回路
４：第１の識別器 ５：第２の識別器 ６： 減算器の第１の入力端子
７：減算器の第２の入力端子 ８： 第２の遅延回路
９：加算器 １０：光電変換装置（Ｏ／Ｅ）
Claims (6)
- 入力データを入力端子直後で分岐し、該分岐した一方の入力信号を第１の入力信号として減算器の第１の入力端子に接続し、該分岐した他方の入力信号を第２の入力信号として符号識別、遅延、重み付けの各処理を施した信号を前記減算器の第２の入力端子に接続し、前記減算器において第１の入力端子の入力信号から前記減算器における第２の入力端子の入力信号を減算する構成の非線形フィルタ回路であって、
前記第１の入力信号を、前記減算器の第１の入力端子に接続し、
前記第２の入力信号を、第１の識別器に接続し、前記第１の識別器の出力を前記第１の遅延回路に接続し、さらに前記第１の遅延回路の出力を係数が外部から与えられている前記乗算器に接続し、前記乗算器の出力を前記減算器の第２の入力端子に接続した
ことを特徴とする非線形フィルタ回路。 - 請求項１に記載の非線形フィルタ回路において、
前記識別器としてスライサを使用した
ことを特徴とする非線形フィルタ回路。 - 請求項１または請求項２に記載の非線形フィルタ回路において、
前記減算器の出力に第２の識別器を接続した
ことを特徴とする非線形フィルタ回路。 - 請求項１乃至請求項３の何れかに記載の非線形フィルタ回路において、
前記第１の入力信号の経路となっている入力端子と前記減算器の第１の入力端子との間に第２の遅延回路を接続した
ことを特徴とする非線形フィルタ回路。 - 請求項４に記載の非線形フィルタ回路において、
前記第１の遅延回路の出力を入力とする第３の遅延回路ならびに、該第３の遅延回路出力に重み付けをする第２の乗算器を接続し、
さらに、該第３の遅延回路出力に前記遅延回路と乗算器との組み合わせと同じ回路構成をｎ個接続し、
前記乗算器の全ての出力を入力とする加算器に接続し、
該加算器の出力端子を上記減算器回路の第２の入力端子に接続した
ことを特徴とする非線形フィルタ回路。 - 請求項１乃至請求項５に何れかに記載の非線形フィルタ回路において、
当該フィルタ回路の入力側にさらに線形フィルタ回路を接続した
ことを特徴とする非線形フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003169026A JP2005006151A (ja) | 2003-06-13 | 2003-06-13 | 非線形フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003169026A JP2005006151A (ja) | 2003-06-13 | 2003-06-13 | 非線形フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005006151A true JP2005006151A (ja) | 2005-01-06 |
Family
ID=34094293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003169026A Pending JP2005006151A (ja) | 2003-06-13 | 2003-06-13 | 非線形フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005006151A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017427A (ja) * | 2006-07-10 | 2008-01-24 | Nippon Telegr & Teleph Corp <Ntt> | 等化回路 |
| WO2008075548A1 (ja) * | 2006-12-19 | 2008-06-26 | Nec Corporation | 等化フィルタおよび歪み補償方法 |
| JP4924428B2 (ja) * | 2005-09-02 | 2012-04-25 | 日本電気株式会社 | 偏波モード分散補償回路 |
| CN102628886A (zh) * | 2012-04-18 | 2012-08-08 | 上海大学 | 无源偏置全光纤电流互感器非线性补偿电路 |
| WO2012106921A1 (zh) * | 2011-07-25 | 2012-08-16 | 华为技术有限公司 | 非线性的补偿方法、装置及信号接收系统 |
-
2003
- 2003-06-13 JP JP2003169026A patent/JP2005006151A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4924428B2 (ja) * | 2005-09-02 | 2012-04-25 | 日本電気株式会社 | 偏波モード分散補償回路 |
| JP2008017427A (ja) * | 2006-07-10 | 2008-01-24 | Nippon Telegr & Teleph Corp <Ntt> | 等化回路 |
| JP4515418B2 (ja) * | 2006-07-10 | 2010-07-28 | 日本電信電話株式会社 | 等化回路 |
| WO2008075548A1 (ja) * | 2006-12-19 | 2008-06-26 | Nec Corporation | 等化フィルタおよび歪み補償方法 |
| US8571095B2 (en) | 2006-12-19 | 2013-10-29 | Nec Corporation | Equalization filter and distortion compensating method |
| WO2012106921A1 (zh) * | 2011-07-25 | 2012-08-16 | 华为技术有限公司 | 非线性的补偿方法、装置及信号接收系统 |
| CN102628886A (zh) * | 2012-04-18 | 2012-08-08 | 上海大学 | 无源偏置全光纤电流互感器非线性补偿电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8050318B2 (en) | Compensation circuit and method for reducing intersymbol interference products caused by signal transmission via dispersive media | |
| EP2034637B1 (en) | Analog-to-digital conversion controller, optical receiving device, optical receiving method, and waveform-distortion compensating device | |
| US20070133671A1 (en) | Active delay line | |
| JP5135767B2 (ja) | データ受信装置 | |
| US7031383B2 (en) | Compensation circuit for reducing intersymbol interference products caused by signal transmission via dispersive media | |
| US10009195B2 (en) | Nonlinear equalizer | |
| US20130230092A1 (en) | Sparse and reconfigurable floating tap feed forward equalization | |
| US20150333937A1 (en) | Decision feedback equalizer | |
| US20160344576A1 (en) | Decision feedback equalizer | |
| US7020402B2 (en) | Crosstalk compensation engine for reducing signal crosstalk effects within a data signal | |
| US20070030890A1 (en) | Partial response transmission system and equalizing circuit thereof | |
| JP2005006151A (ja) | 非線形フィルタ回路 | |
| US11038599B1 (en) | Nonlinear digital signal processing for additive noise removal | |
| US20070053419A1 (en) | Adaptive analog equalizer and digital signal receiver having the same | |
| US8571095B2 (en) | Equalization filter and distortion compensating method | |
| WO2010024051A1 (ja) | 信号波形歪み補償器、及び信号波形歪み補償方法 | |
| JP2003234699A (ja) | ディジタル伝送システム | |
| Stojanović et al. | Low-complexity and low-latency equalization technique–probabilistic noise cancellation | |
| US6940924B1 (en) | Signal detection based on channel estimation | |
| JP4515418B2 (ja) | 等化回路 | |
| JP4176684B2 (ja) | 判定帰還型等化器 | |
| WO2017037836A1 (ja) | 信号伝送装置および信号伝送システム | |
| JP5454799B2 (ja) | 判定帰還型等化器 | |
| Kim et al. | Equalization and the evolution of gigabit communications | |
| JPH05218800A (ja) | 自動等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |