JP2004524796A - コンバータ - Google Patents

Abstract

本発明は、直流電圧及び交流電圧間の双方向の変換を行うＶＳＣコンバータに関する。当該コンバータは、コンバータの直流電圧側の正と負の２つの電極（７，８）の間に、直列接続された少なくとも２つの電流バルブ（５，６）を備える。各電流バルブは直列接続された複数の回路（１２）を備え、各回路は、ターンオフ型の半導体構成要素（１３）と、それと逆並列に接続された整流構成要素（１４）とを備える。２つの電流バルブ（５，６）の間で、電圧位相切換え線（１６）が直列接続された電流バルブ（５、６）の（位相出力部と呼ばれる）中間地点（１５）に接続され、該直列接続を２つの等しい部分に分割する。各電流バルブの直列接続された回路（１２）はそれぞれ、各電流バルブに含まれるターンオフ型の半導体構成要素（１３）間に電圧が行き渡るようにスナバキャパシタ（１７）を備え、該スナバキャパシタは回路内のターンオフ型半導体構成要素（１３）と並列接続される。当該コンバータ（１）は、電流バルブのスナバキャパシタ（１７）を再充電するための共振回路（１８）をさらに備える。

Description

【技術分野】
【０００１】
本発明は、特許請求の範囲の請求項１の前提部分に記載のＶＳＣコンバータに関する。
【背景技術】
【０００２】
直流電圧網と交流電圧網間を接続するＶＳＣコンバータは非特許文献１などから公知である。この刊行物には、前記コンバータを利用して高圧直流電流（ＨＶＤＣ）のための直流電圧網を通じて送電するプラントが記述されている。この論文の発表前は、直流電圧網と交流電圧網間に送電するプラントは、送電所で網の転流を行うＣＳＣコンバータ（電流源コンバータ）の使用に基づいていた。しかし、この論文には全く新しい概念が開示されている。該概念は、高圧直流電流の場合に過大電圧となる直流電圧網とそこに接続される交流電圧網との間の送電を行うために、強制転流するＶＳＣコンバータ（電圧源コンバータ）を代用することに基づいており、ＨＶＤＣにおける網転流ＣＳＣコンバータの使用と比較して複数の大きな利点を提供する。その中でも、有効電力と無効電力の消費を互いに独立に制御できることと、網転流ＣＳＣでは発生する場合がある、コンバータ内における転流不良のリスクがなく、よって異なるＨＶＤＣリンク間に転流不良が発生するリスクがなくなることは注目に値する。さらに、弱い交流電圧網又はそれ自身が何も生成しない網（不通交流電圧網）に給電することが可能である。その他にも利点を有する。
【０００３】
本発明のＶＳＣコンバータは、高圧直流電流（ＨＶＤＣ）用の直流電圧網を通じて送電するプラント内に具備され、例えば、直流電圧網から交流電圧網に対して送電することができる。この場合、コンバータは直流電圧網に接続される直流電圧側と交流電圧網に接続される交流電圧側とを有する。しかし、本発明のＶＳＣコンバータは、高圧ジェネレータ又はモータ等の負荷に直接的に接続することもできる。その場合、コンバータの直流電圧側か交流電圧側のいずれかを、ジェネレータ又はモータに接続する。本発明はこれらの用途に限定されるものではなく、逆に本コンバータは、同様にＳＶＣ（静止形無効電力補償装置)又はバックツーバック局(back to back station)における変換にも使用できる。コンバータの直流電圧側の電圧は有利には高く、１０−４００ｋＶ、好ましくは１３０−４００ｋＶである。本発明のコンバータは、上述の装置以外の他の種類のＦＡＣＴＳ(Flexible Alternating Current Transmission)装置に具備することもできる。
【０００４】
ＶＳＣコンバータには複数の構成が知られている。全ての構成において、ＶＳＣコンバータは複数のいわゆる電流バルブを備え、各電流バルブはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）又はＧＴＯ（ゲートターンオフサイリスタ）などのターンオフ型半導体素子と、半導体構成要素と逆並列に接続された転流ダイオードと呼ばれるダイオードからなる整流部材とを備える。ターンオフ型の各半導体素子は、通常複数の独立したＩＧＢＴ又はＧＴＯ等、直列接続されて同時制御される複数のターンオフ型の半導体構成要素で構築された高電圧用途に使用される。高電圧用途においては、各電流バルブが保持する電圧をブロッキング状態に維持するため、比較的多数の前記半導体構成要素を必要とする。これと対応して、各整流部材は直列接続された複数の整流構成要素で構築される。ターンオフ型の半導体構成要素と整流構成要素は直列接続された複数の回路内に配置された電流バルブ内に存在する。つまり、各回路は１つのターンオフ型の半導体構成要素と、それと逆並列に接続された１つの整流構成要素とを備える。
【０００５】
高電圧用のＶＳＣコンバータの製造において、コンバータの電流バルブに可能な限りの高電圧に耐えることができる容量のターンオフ型半導体構成要素を使用することが望ましい。それにより、伝導損が低減できる。また、高電圧構成要素の使用により、電流バルブの構成要素の数を制限することができ、よってコンバータの製造コストを抑えることができる。しかしながら、伝導損を低くした高電圧半導体構成要素は、伝導段階において導電性プラズマを蓄える特徴を有し、それにより、半導体構成要素をオフにしたとき、又はそれと逆並列に接続された整流構成要素を整流したとき、比較的大きな逆回復量が生じる。この逆回復量は、製造技術、及び作動中の異なる構成要素間の温度の違いにより構成要素により異なるので、実際には、全ての半導体構成要素で電流を完全に同時にオフにすることは不可能である。これは、単一の電流バルブ内におけるターンオフ型の半導体構成要素間で電圧分布が不均一であることを意味する。そのような不均一な電圧の分布は、電流バルブに含まれるターンオフ型の半導体構成要素の不均一な劣化の原因となるので望ましくない。
【非特許文献１】
Anders Lindbergによる論文"PWM and control of two and three level High Power Voltage Source Converters" （Royal Institute of Technology, Stockholm, 1995 )
【特許文献１】
米国特許第５０４７９１３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、請求項１の前提部分に記載のＶＳＣコンバータを提供することであり、該コンバータにより、電流バルブ内のターンオフ型の半導体構成要素間に不均一な電圧分布が存在するという上述の問題を低減することである。
【課題を解決するための手段】
【０００７】
本発明では、請求項１に記載の特徴を有するＶＳＣコンバータにより前記目的を達成する。
【０００８】
本発明によるＶＳＣコンバータでは、それぞれターンオフ型の半導体構成要素と並列接続されたスナバキャパシタにより、電流バルブ内のターンオフ型半導体構成要素間に均一な電圧分布を達成する。これらスナバキャパシタの再充電に共振回路を使用することにより、電流バルブのターンオフ型半導体構成要素のターンオンに関する高いターンオン損失を回避することもできる。共振回路は、コンバータの電流バルブ内のターンオフ型半導体構成要素のターンオン部に接続するスナバキャパシタの再充電を行うことができるように構成されているので、前記半導体構成要素を高電圧ではなく低電圧でターンオンすることができ、よって電流バルブの半導体構成要素内のターンオン損失が制限される。共振回路はまた、位相電流が低いために位相出力部の電圧のスイッチング時間が法外に長くなるとき、電流バルブ内の半導体構成要素のターンオフについても使用できる。結果として、本発明による解決法は、非常な高圧用の半導体構成要素をコンバータの電流バルブに使用しながら、電流バルブ内の電圧分布を良好に維持し、ターンオン損失を低く抑えるものである。
【０００９】
本明細書及び請求の範囲において、共振回路という表現はスナバキャパシタの再充電を可能にする回路を指す。厳密な意味において、共振回路は前記スナバキャパシタをも含むが、単純性と明瞭性のため、本明細書ではスナバキャパシタと共振回路のその他の部分とを区別する。つまり、本明細書においては「共振回路のその他の部分」が「共振回路」ということになる。
【発明の効果】
【００１０】
本発明による解決法は、高圧網に接続するＶＳＣコンバータ（約１３０−４００ｋＶの電圧網）において非常に有利であるが、例えば１０−１３０ｋＶなど、それよりも低い網電圧においても利点を有する。
【発明を実施するための最良の形態】
【００１１】
本発明の好適な実施形態によれば、共振回路はＡＲＣＰ回路（補助共振転流ポール(Auxiliary Resonant Commutation Pole)回路）である。この種類の共振回路はここで問題とする用途に非常に適していることが証明されている。
【００１２】
本発明の別の好適な実施形態によれば、ＡＲＣＰ回路は直列接続された補助バルブ回路の複数組を備える補助バルブを有する。各組は直列接続された２つの補助バルブ回路を備え、各補助バルブ回路はターンオフ型の半導体構成要素と、それと逆並列に接続された整流構成要素とを備える。同じ組に属する２つの補助バルブ回路のターンオフ型の半導体構成要素は、互いに反対の電極に配置される。従来型のような単一組でなく、このように補助バルブ回路の複数組を備えるＡＲＣＰ回路をつくることにより、単純な方法でコンバータの所望の特徴に合わせてＡＲＣＰ回路を調整することが可能になる。
【００１３】
本発明のまた別の好適な実施形態によれば、ＡＲＣＰ回路は直列接続された複数の部分的回路を備え、各部分的回路は、インダクタに直列接続する補助バルブ回路の複数組を備える。ＡＲＣＰ回路は対応する部分的回路と並列接続された多数のキャパシタを更に備える。複数のインダクタのそれぞれで共振回路のインダクタンスを分割すること、及び各キャパシタを前記部分的回路それぞれと前述のように並列接続することで、アースへの迷容量により共振回路内の電圧分布が不均一になるという問題が軽減される。本実施形態は、直流電圧側の電圧が１００ｋＶ以上になる高電圧用のＶＳＣコンバータで特に有利である。
【００１４】
本発明の更に別の好適な実施形態によると、ＡＲＣＰ回路の補助バルブ回路の各組は、組内の補助バルブ回路と並列接続される電圧分割回路を備える。これにより、共振回路内の補助バルブ回路間の電圧分布が確実に良好となる。
【００１５】
本発明のまた別の好適な実施形態によると、各電流バルブが備える直列接続された回路の数は、各回路がターンオフ型の半導体構成要素と、それと逆並列に接続される整流構成要素とを備え、電流バルブによりブロッキング状態に維持される電圧に関してこれら回路の少なくとも１つが余剰となるような数にする。これにより、直列接続された回路の１つで１構成要素にブレイクダウンが生じた場合も電流バルブは機能し続けることができる。これは、ＶＳＣコンバータ運転の安全性にとって非常に重要な点である。この場合、前記直列接続された回路のそれぞれが、電気的故障発生の際には回路が短絡されるように構成されていることが好ましい。これにより、電流がブレイクダウンした回路を比較的スムーズに双方向に流れることができるので、回路内のブレイクダウンが電流バルブの動作に影響することが殆どなくなる。
【００１６】
本発明のさらに別の好適な実施形態によると、ＡＲＣＰ回路の補助バルブが備える前記補助バルブ回路の組の数は、補助バルブによりブロッキング状態に維持される電圧に関してこれら組の少なくとも１つが余剰となるような数にする。これにより、補助バルブ回路の１つで１構成要素にブレイクダウンが生じた場合もＡＲＣＰ回路は動作し続けることができる。また、この場合、補助バルブ回路のそれぞれが、電気的故障発生の際には補助バルブ回路が短絡されるように構成されていることが好ましい。これにより、電流がブレイクダウンした補助バルブ回路を比較的スムーズに双方向に流れることができるので、補助バルブ回路内のブレイクダウンがＡＲＣＰ回路の動作に影響することが殆どなくなる。
【００１７】
本発明のＶＳＣコンバータの他の好適な実施形態を、請求の範囲及び後述の詳細な説明から明らかにする。
本発明の詳細な説明は、添付図面を参照する実施例により行う。
【実施例】
【００１８】
図１及び２は、本発明によるＶＳＣコンバータ１の異なる２つの実施形態を概略的に示した図である。コンバータは３つのいわゆる位相脚（phase leg）２−４を備え、３相交流電圧網に適合している。３相脚を備えるこの種類のアセンブリは通常３相ブリッジと呼ばれる。しかしながら、当該ＶＳＣコンバータは３よりも多い、又は少ない相を有する交流電圧網に適合させることもできる。例えば、当該コンバータは単層交流電圧網に適合させることができ、その場合この種類の位相脚を１つだけ有する。
【００１９】
図１及び２に示したＶＳＣコンバータの各位相脚２−４は、コンバータの直流電圧側の２つの電極７、８の間に、直列接続された２つの電流バルブ５、６を有する。少なくとも１つのいわゆる中間リンクキャパシタを有するキャパシタ回路９が２つの電極７、８の間に配置されている。図１及び２に示すコンバータのキャパシタ回路９は、直列接続された２つの中間リンクキャパシタ１０ａ、１０ｂを備える。これらキャパシタ１０ａ、１０ｂの中間点１１は、従来通り、各電極の電位がそれぞれ＋Ｕ／２及び−Ｕ／２（Ｕは２電極７、８間の電圧）となるように接地されている。しかしながら、例えばＳＶＣを応用する場合などは設置点１１はなくともよい。
【００２０】
各電流バルブ５、６は、上述したように、直列接続された複数の回路１２を備え、各回路はＩＧＢＴ、ＧＣＴ又はＧＴＯなどのターンオフ型の半導体構成要素１３と、それと逆並列に接続された、転流ダイオード等、ダイオードからなる整流構成要素１４とを有する。図１及び２の実施形態では、各電流バルブ５、６は直列接続された上述の種類の回路１２を３つ備えるが、直列接続された回路１２の数はそれより多くても少なくてもよい。コンバータの電圧に応じて、各電流バルブ５、６の前記直列接続された回路１２の数は２から数百までの間で選択することができる。
【００２１】
２つの電流バルブ５及び６の間の直列接続部の中間点１５は、コンバータの位相出力部を構成しており、交流電圧位相線１６（phase line）に接続される。このように、前記直列接続部は、それぞれ電流バルブ５及び６を有する２つの等しい部分に分割される。３つの位相脚２−４を有する実施形態では、コンバータは３つの位相出力部１５、１５’、１５”を備えることとなり、それら位相出力部は、３相交流電圧網の各交流電圧位相線１６、１６’、１６”に接続される。位相出力部は通常、ブレーカ、変圧器などの形態の電気設備を介して交流電圧網に接続される。
【００２２】
本発明によると、各電流バルブ５、６の直列接続された回路１２はそれぞれ、本明細書でスナバキャパシタと称するキャパシタ１７を備えており、該キャパシタは回路内のターンオフ型半導体構成要素１３と並列接続されている。１つの電流バルブのターンオフ型半導体構成要素をオフにした際、該電流バルブ内のターンオフ型半導体構成要素１３間で電圧分布が良好となるに十分なだけ、各スナバキャパシタ１７のキャパシタンスは大きくなければならない。スナバキャパシタ１７のキャパシタンスは場合に応じて選択され、それはターンオフ型半導体構成要素１３と整流構成要素１４の電圧ブロッキング容量及び電流処理容量と、逆回復量に関するこれら構成要素の製造許容差とに依存する。スナバキャパシタ１７はまた、ターンオフ損失（それらをオフにしたときのターンオフ型半導体構成要素に発生する損失）を制限するのにも役立つ。
【００２３】
１つの電流バルブの半導体構成要素１３をオフにしたとき、これら半導体構成要素１３をまたぐように接続されているスナバキャパシタ１７は充電される。その後半導体構成要素１３をオンにするときもスナバキャパシタ１７の充電を続ける場合、半導体構成要素１３にターンオン損失が発生する。ここで問題にする比較的容量の大きいスナバキャパシタ１７は、この場合非常に大きなターンオン損失を生じ、それにより高いスイッチング周波数を使用することが不可能となる。このようなターンオン損失を排除するか、少なくとも軽減し、高いスイッチング周波数の使用を可能にするため、本発明のコンバータは電流バルブのスナバキャパシタ１７を充電するための共振回路１８を備える。この共振回路は、電流バルブの半導体構成要素１３をオンにするとき、電流バルブのスナバキャパシタ１７の放電を行うことを目的としており、それにより各半導体構成要素１３をオンにするときその電圧はゼロ又はゼロに近くなっており、よってターンオン損失を抑えることができる。
【００２４】
共振回路１８にはいわゆる準共振型が適しており、２つの電流バルブの間に電流を流すとき、つまりコンバータの位相出力部の電圧が過充電となるとき、共振のみが起こる。この種類の共振回路には複数の構成が知られており、各電流バルブが電流バルブ全体をまたぐように接続された１つのスナバキャパシタを備えるコンバータへの使用が提案されている。準共振型の、いわゆるＡＲＣＰ回路の使用が特許文献１などに開示されている。
【００２５】
電流バルブのスナバキャパシタ１７を再充電するための共振回路に可能な２つの設置位置を図１及び２に示す。図１に示す実施形態では、共振回路１８は位相出力部１５と、キャパシタ回路９の中間点１１との間に接続されている。中間点１１は、上述のように、接地されていてもいなくともよい。この場合、各位相脚２−４は分離型の共振回路を備える。図１に示すコンバータでは、第１共振回路１８が第１位相出力部１５と前記中間点１１の間に、第２共振回路１８’が第２位相出力部１５’と前記中間点１１の間に、及び第３共振回路１８”が第３位相出力部１５”と前記中間点１１の間に、それぞれ接続されている。これら共振回路１８、１８’、１８”の各々は、いわゆるＡＲＣＰ（補助共振転流ポール）回路から適切に構成されている。このＡＲＣＰ回路は例えば特許文献１に記載の種類でよく、直列接続された２個１組の補助バルブ回路を備えている。各補助バルブ回路はターンオフ型の半導体構成要素と、それと逆並列に接続された整流構成要素を有しており、２つの補助バルブ回路のターンオフ型半導体構成要素は互いに反対の電極に設置されている。ＡＲＣＰ回路は前記補助バルブ回路の組と直列接続されたインダクタをさらに備える。本発明による使用に特に適した構成のＡＲＣＰ回路を図３及び４を参照して以下にさらに詳細に説明する。
【００２６】
本明細書及び請求の範囲において、補助バルブという表現は、共振回路１８に含まれる電流バルブを意味する。
【００２７】
共振回路を図１に示すように配置することの利点は、自動的にアースに対する対称性が得られること、つまり、共振回路がコンバータの交流電圧側に直流電圧をまったく生じさせないことである。さらに、各相を独立に処理でき、管理上有利である。
【００２８】
図２に示す実施形態では、共振回路１８はキャパシタ回路の２つの電極接続部１９、２０と、電流バルブの２つの電極接続部２１，２２との間に接続されている。３つの位相脚２−４を有する実施形態では、３つの位相脚全ての電流バルブが、一方の電極７との共通接続部２１と、他方の電極との共通接続部２２とを有する。この場合の共通回路１８は、負の電極７と正の電極８の間にコンバータの直流電流側の共振電流を導入し、それにより中間リンクキャパシタ１０ａ、１０ｂを放電することなく短時間の間電極電圧をゼロにする。通常、負荷電流が重畳された電流の、コンバータの全整流構成要素１４における方向は、ここで短時間の間強制的に逆にされる。整流構成要素１４全てが導電状態となり、スナバキャパシタ１７の放電が終了したとき、すなわち全電流バルブ５、６の電圧がゼロ又はゼロに近くなったとき、負荷電流の整流が行われる。これにより、電流バルブの電圧がゼロ又はゼロに近くなったとき、電流バルブ５、６をオン又はオフにすることが可能になる。中間リンクキャパシタ１０ａ、１０ｂが放電するのを防ぐため、この場合共振回路１８はインダクタ８５、８７又は補助バルブ７１、７２を備えるか、或いは、中間リンクキャパシタを電流バルブの電極接続部２１、２２から絶縁するため、つまりこの場合は３相ブリッジから絶縁するため、その両方を備える。図２に示す実施形態の共振回路１８は、電流バルブからの中間リンクキャパシタ１０ａ、１０ｂの絶縁が対称的に行われるような構成でなければならない。このようにすることで、整流に関連して全相が一方の電極に接続することがなくなり、このことはコンバータの交流電圧側に直流電圧構成要素が無いようにする上で重要である。
【００２９】
コンバータへの使用に好ましい本発明による共振回路の２つの異なる構成例を図２に示す。これら共振回路の１つ１８ａは、第１、第２及び第３補助バルブ７１、７２、７３を備え、各補助バルブは、ＩＧＢＴ、ＧＣＴ又はＧＴＯ等のターンオフ型半導体素子７４と、それと逆並列に接続された、転流ダイオード等ダイオードからなる整流部材７５とを有する。第１補助バルブ７１の一端７６はキャパシタ回路の第１電極接続部１９に接続されており、他端７７は対応する電流バルブの第１電極接続部２１に接続されている。第２補助バルブ７２の一端７８はキャパシタ回路の第２電極接続部２０に接続されており、他端７９は対応する電流バルブの第２電極接続部２２に接続されている。第３補助バルブ７３はキャパシタ８０及びインダクタ８１と直列接続部を形成し、該直列接続部の一端８２は第１補助バルブ７１の第２端７７と電流バルブの第１電極接続部２１との間に接続され、他端８３は第２補助バルブ７２の第２端７９と電流バルブの第２電極接続部２２との間に接続される。共振回路１８ａはインダクタ８１と直列接続され、第３補助バルブ７３と前記キャパシタ８０により形成される直列接続部と並列接続される整流部材８４をさらに備える。
【００３０】
標準状態で導電状態にある補助バルブ７１及び７２は、整流に関連して３相ブリッジの電圧が短時間ゼロになったとき、中間リンクキャパシタ１０ａ、１０ｂをいわゆる３相ブリッジ（３つの位相脚２−４の電流バルブ５、６）から絶縁するために使用される。２つの補助バルブ７１、７２の各々は電極電圧の半分を利用することができ、よって３相ブリッジから中間リンクキャパシタを対称的に絶縁する。このことは、キャパシタ回路９がその中間点で接地されているとき有利である。補助バルブ７３は３相ブリッジのスナバキャパシタ１７を放電する共振を開始させるために使用される。キャパシタ８０とインダクタ８１は、３相ブリッジの電圧がゼロに等しくなったとき、３相ブリッジのスナバキャパシタ１７内に存在するエネルギーを整流段階の開始前に短時間の間保存するためのエネルギー保存構成要素として使用される。このエネルギーはその後、失われることなく３相ブリッジのスナバキャパシタ１７へ戻ることができる。
【００３１】
共振回路１８ａは次のように動作する。まず、キャパシタ８０の電圧をゼロに近付ける。補助バルブ７１、７２及び７３の半導体素子７４を短時間の間オンにすることにより、中間リンクキャパシタ１０ａ、１０ｂからキャパシタ８０とインダクタ８１にエネルギーが供給される。続いて補助バルブ７１と７２の半導体素子７４をオフにすると、インダクタ８１を流れる電流により３相ブリッジの電圧が強制的にゼロに落ち、それにより３相ブリッジ内の整流部材１４全てが導電し、スナバキャパシタ１７は放電される。ここで３相ブリッジの位相脚２−４のいずれにおいても整流が行われる。インダクタ８１の電流をゼロに戻すと、操作の始めに中間リンクキャパシタ１０ａ、１０ｂから供給されたエネルギーと、３相ブリッジのスナバキャパシタ１７が放電前に有していたエネルギーとの和に相当するエネルギーが、キャパシタ８０に充電される。整流の間、補助バルブ７１及び７２の半導体素子７４がブロックされている間に、コンバータの交流電圧側のエネルギーもキャパシタ８０に、又はキャパシタ８０から供給されている。その後キャパシタ８０内のエネルギーは、３相ブリッジのスナバキャパシタ１７にエネルギーを戻すために使用される。残ったエネルギーは整流部材７３及び８４を介して中間リンクキャパシタ１０ａ、１０ｂに戻される。
【００３２】
図２に示す第２の共振回路１８ｂは、キャパシタ回路の第１電極接続部１９と電流バルブの第１電極接続部２１との間に、互いに、及びキャパシタ回路９と電流バルブ５、６とに直列接続された第１及び第２インダクタ８５、８６を備える。共振回路１８ｂは、キャパシタ回路の第２電極接続部２０と電流バルブの第２電極接続部２２との間に、互いに、及びキャパシタ回路９と電流バルブ５、６とに直列接続された第３及び第４インダクタ８７、８８をさらに備える。共振回路１８ｂは、第１及び第２補助バルブ８９、９０と第１キャパシタ９１の直列接続部をさらに備え、それらのうち補助バルブはそれぞれ、ＩＧＢＴ、ＧＣＴ又はＧＴＯ等のターンオフ型半導体素子９２と、それと逆並列に接続された、転流ダイオード等ダイオードからなる整流部材９３とを有する。該直列接続部の一端９４は第１インダクタ８５と第２インダクタ８６の間に接続され、他端９５は第３インダクタ８７と第４インダクタ８８の間に接続される。共振回路１８ｂは、第１補助バルブ８９と直列接続され、第２補助バルブ９０と第１キャパシタ９１により形成される直列接続部と並列接続される第２キャパシタ９６をさらに備える。該第１キャパシタ９１はクランプキャパシタを構成する。
【００３３】
インダクタ８５及び８７は、整流に関連して３相ブリッジの電圧を短時間ゼロにするために、中間リンクキャパシタ１０ａ、１０ｂを３相ブリッジから絶縁するために使用される。２つのインダクタ８５、８７の各々は電極電圧の半分を利用することができ、よって３相ブリッジから中間リンクキャパシタ１０ａ、１０ｂを対称的に絶縁する。このことは、キャパシタ回路９がその中間点で接地されているとき有利である。キャパシタ９１はクランプキャパシタで、普通は電極電圧Ｕより２０％高い電圧に充電される。クランプキャパシタ９１内のエネルギーは整流を開始するために使用される。整流開始の際は、補助バルブ８９及び９０の半導体素子９２をターンオンし、それによりキャパシタ９１がインダクタ８５及び８７に電流を送り始める。続いて補助バルブ９０の半導体素子９２をターンオフすると、インダクタ８５及び８７を流れる電流によりキャパシタ９６の電圧と３相ブリッジの電圧が強制的にゼロになり、その時点で３相ブリッジの整流構成要素１４全てが導電し、スナバキャパシタ１７が放電する。スナバキャパシタ１７の放電が終了すると、３相ブリッジの３つの位相脚２−４の全てで整流が行われる。この段階の間にキャパシタ９６及びスナバキャパシタ１７から放出されたエネルギーは、短時間の間に中間リンクキャパシタ１０ａ、１０ｂに送られる。インダクタ８５及び８７の電流の流れが逆転すると、キャパシタ９６とスナバキャパシタ１７が再充電を始め、中間リンクキャパシタ１０ａ、１０ｂからスナバキャパシタ１７とキャパシタ９６へ、及び最終的にはクランプキャパシタ９１へ、エネルギーが戻される。インダクタ８６及び８８は少量のインダクタンスを示し、それは、補助バルブ８９及び９０の半導体素子９２をターンオンしたとき、クランプキャパシタ９１とキャパシタ９６から３相ブリッジのスナバキャパシタ１７へのサージを制限する。この小規模なインダクタンスは極端な場合には回路の漏れインダクタンスとなる場合があり、その場合インダクタ８６及び８８をそこで省略することができる。
【００３４】
上述の共振回路１８ａ及び１８ｂの補助バルブ７１−７３、８９、９０に含まれる各ターンオフ型半導体素子７４、９２は、ＩＧＴＢ又はＧＴＯなどの、直接接続され、同時制御される複数のターンオフ型半導体構成要素から適切に構成される。高圧での使用においては、各補助バルブにより電圧をブロッキング状態に保持するために、比較的多数のそのような半導体構成要素が必要となる。これに対応して、各整流部材７５、８４、９３は、直列接続された複数の整流構成要素から適切に構成される。各回路がターンオフ型の半導体構成要素と、それと逆並列に接続された整流構成要素とを備える、直列接続された複数の回路内に配置された電流バルブ５、６における場合と同様に、それぞれの補助バルブがターンオフ型半導体構成要素及び整流構成要素を含む。
【００３５】
図３及び４は、位相出力部１５とアースの間に接続されたＡＲＣＰ回路形態の共振回路を備える本発明の好適な実施形態によるＶＳＣコンバータを概略的に示す。図３及び４に示すように、ＡＲＣＰ回路は、コンバータの直流電圧側に配置された、中間リンクキャパシタ１０ａ、１０ｂ間の中間点１１に適切に接続される。
【００３６】
図３及び４には、交流電圧位相線の１相に接続されるコンバータの部分のみが示されている。相の数は通常は３であるが、コンバータを単相交流電圧網に接続するとき、１相でコンバータ全体を構成することも可能である。コンバータの図示された部分は、位相脚２を構成しており、３相交流電圧網に適合するＶＳＣコンバータは図示された種類の位相脚を３つ供える。図１及び２に示した実施形態と同様に、図３及び４に示すコンバータの位相脚２も、それぞれが直列接続された２つの電流バルブ５、６を備え、各電流バルブは上述と同じように直列接続された複数の回路１２を備え、各回路はターンオフ型半導体構成要素１３と、それと逆並列に接続された、前述の種類の整流構成要素１４とを有する。図３及び４では、それぞれ１つの電流バルブを有する直接接続された回路が２つ示されているが、このような回路の数はこれよりはるかに多くすることもできる。コンバータの位相出力部となる、２つの電流バルブ５、６の間の直列接続部の中間点１５は、交流電圧位相線１６に接続されている。このように、前記電流バルブの間の直列接続部は、それぞれ電流バルブ５と６を有する２つの等しい部分に分割される。各電流バルブ５、６のこれら直列接続された回路１２はそれぞれ、回路内のターンオフ型半導体構成要素１３と並列接続されたスナバキャパシタ１７を備える。
【００３７】
図３に示す実施形態のＡＲＣＰ回路は、直列接続された複数の補助バルブ回路の組３０からなる補助バルブ３７を備え、各補助バルブ回路の組は、直列接続された２つの補助バルブ回路３１、３２を有し、各補助バルブ回路はＩＧＢＴ又はＧＴＯ等のターンオフ型半導体構成要素３３と、それと逆並列に接続された、転流ダイオード等ダイオードからなる整流構成要素３４とを有する。同一の組に属する２つの補助バルブ回路のターンオフ型半導体構成要素３３は、互いに反対の電極に配置される。ＡＲＣＰ回路は、前記補助バルブ回路の組と直列接続されたインダクタ３５を更に備える。この補助バルブ３７は、一方向又は逆方向に導電させることができる双方向バルブを構成する。
【００３８】
図３には、補助バルブ３７の直列接続された補助バルブ回路の組３０を２つ示したが、このような組の数はこれよりはるかに多くすることもできる。補助バルブ３７に含まれる補助バルブ回路の組の数は、電流バルブ５、６に含まれる直列接続された回路１２の数とは別個に最適化でき、共振回路がブロッキング状態に保持することが可能な電圧と、使用する各半導体構成要素３３の特徴によって決まる。一般に、それぞれが全電極電圧Ｕをブロッキング状態に保持することができるような設計でなければならない電流バルブ５、６と対照的に、ブロッキング状態にある補助バルブ３７は電極電圧の半分（Ｕ／２）を保持するだけでよいことが確認できる。
【００３９】
共振回路の直列接続された補助バルブ回路間の電圧分布を良好にするため、補助バルブ回路の各組３０には、図３に示すような、該組の補助バルブ回路３１、３２と並列接続された電圧分割回路３６が設けられる。図５ないし７に、このような電圧分割回路の異なる構成を示す。
【００４０】
図５に示すように、電圧分割回路３６は、キャパシタ４０及び抵抗器４１の直列接続部を有することができ、該直列接続部は、補助バルブ回路の各組３０の補助バルブ回路３１、３２両方と並列接続される。
【００４１】
電圧分割回路３６は、図６に示すように、それぞれがキャパシタ４２と抵抗器４３を有する２つの直列接続部を備えてもよく、これら直列接続部は、補助バルブ回路の組３０の各補助バルブ回路３１及び３２とそれぞれ並列接続される。図７では、電圧分割回路の２つの直列接続部はそれぞれ、抵抗器４３と並列接続され、キャパシタ４２と直列接続される、ダイオードからなる整流部材４４を備える。
【００４２】
補助バルブの補助バルブ回路３１、３２間の電圧分布をさらに改善するために、電圧分割回路３６は高オーム抵抗器４５を有する。図５に示す電圧分割回路３６では、高オーム抵抗器４５は抵抗器４１とキャパシタ４０の直列接続部と並列接続されている。図６及び７に示す電圧分割回路３６では、高オーム抵抗器４５は補助バルブ回路３１、３２と並列接続されている。これら抵抗器４５の抵抗は、補助バルブ３７がブロッキング状態にある時、１つの補助バルブ３７に含まれる複数の半導体構成要素３３に漏れ電流のばらつきがあっても、当該補助バルブの補助バルブ回路３１、３２の間で電流分布に不均一が生じないように設定される。
【００４３】
補助バルブ３７の補助バルブ回路の各組３０は、図３に示すように、固有の制御ユニット５０を備えており、該ユニットは組に含まれるターンオフ型半導体構成要素３３のターンオン及びターンオフを制御するように構成されている。当該補助バルブの制御ユニットの全ては共通制御部材５１に接続し、該共通制御部材はこれら制御ユニット５０全てに同時に制御信号を送るように構成されている。これにより、補助バルブの全ての補助バルブ回路３１、３２が確実に同時制御される。
【００４４】
更に好ましくは、図３に示すように、コンバータの電流バルブ５、６に含まれるターンオフ型半導体構成要素１３の各々が、半導体構成要素１３のターンオン及びターンオフを制御するように構成された固有の制御ユニット５２を備える。電流バルブの制御ユニット５２全ては、電流バルブ５、６に含まれる全ての制御ユニット５２に制御信号を同時送信するように構成された共通制御部材５１に接続する。これにより、１つの電流バルブの全ての半導体構成要素１３が確実に同時制御される。この場合、補助バルブの制御ユニット５０と電流バルブの制御ユニット５２は、有利には単一の制御部材５１に接続される。本発明のＶＳＣコンバータは、好適にはＰＷＭ（パルス幅変調）技術により制御される。
【００４５】
図４に示す別の好適な実施形態によると、ＡＲＣＰ回路は直列接続された複数の部分的回路６０を備え、該部分的回路の各々が、インダクタ３５と直列接続された上述の種類の補助バルブ回路３１、３２の組３０を備える。簡略化のため、そのような補助バルブ回路の組３０は、図４ではスイッチを表す記号で示されている。ＡＲＣＰ回路はこの場合も、それぞれが部分的回路６０と並列接続された複数のキャパシタ６１を備える。このように、共振回路のインダクタンスを複数の異なるインダクタ３５に分割し、キャパシタ６１を前記部分的回路６０の各々と並列接続することにより、アースへの迷容量Ｃ_Ｓに起因する、共振回路１８内の補助バルブ回路３１、３２間の電圧分布が不均一であるという問題が低減される。キャパシタ６１をしてこれを実現するには、共振回路の直列接続されたキャパシタ６１の全キャパシタンスが、共振回路の迷容量全体より有意に大きくなければならない。補助バルブ回路とアース間の前記迷容量Ｃ_Ｓは、図４に破線で示されている。
【００４６】
迷容量Ｃ_Ｓは、電流バルブ５、６とアースの間にも発生する。そのような迷容量も図４に破線で示す。電流バルブのターンオフ型半導体構成要素１３の電圧分布に関するこれら迷容量の悪影響は、スナバキャパシタ１７により制限される。スナバキャパシタ１７をしてこれを可能にするためには、各電流バルブ５、６の直列接続されたスナバキャパシタ１７の全キャパシタンスが電流バルブの迷容量全体より有意に大きくなければならない。
【００４７】
本発明の好適な実施形態によれば、各電流バルブ５、６が備える直列接続された回路１２の数は、各回路がターンオフ型の半導体構成要素１３と、それと逆並列に接続された整流構成要素１４を有する場合、これら回路１２の少なくとも１つが、電流バルブ５、６によりブロッキング状態に保持される電圧に関して余剰となるような数である。つまり、回路１２の数と設計は、電流バルブの回路１２の１つがドロップアウトして電圧保持に寄与しなくなった場合も、ブロッキング状態にある各電流バルブ５、６が電極電圧Ｕを保持できるようなものにする。これにより、直列接続されたこれら回路１２のいずれかで１構成要素にブレイクダウンが発生した場合も、電流バルブ５、６は動作し続けることができる。これに関し、前記直列接続された回路１２の各々を、回路内に電気的故障が発生した場合は短絡されるように設計することが望ましい。これにより、電流がブレイクダウンした回路を比較的スムーズに双方向に流れることができるため、回路内のブレイクダウンが電流バルブの動作に与える影響を確実に最小限に抑えることができる。ターンオフ型半導体構成要素１３又は整流構成要素１４に電気的故障が発生した場合に回路が短絡されることを確実にするために、電流バルブのターンオフ型半導体構成要素１３及び整流構成要素１４は「プレスパック」型でなければならない。さらに、スナバキャパシタ１７はいわゆる自己回復型でなければならず、これはキャパシタ内の中間スパークが、キャパシタが短絡されることなく絶縁されることを意味する。このようなキャパシタのキャパシンタスは、キャパシタが劣化したときに少し低下するのみで、キャパシタンスが完全に劣化した場合はゼロに近づく。よって、当該キャパシタは電気的絶縁構成要素の特徴を有することになる。
【００４８】
本発明のさらに別の好適な実施形態によると、ＡＲＣＰ回路の補助バルブ３７が備える前記補助バルブ回路の組３０の数は、補助バルブ３７によりブロッキング状態に保持される電圧に関して少なくとも１つの組が余剰となるような数である。つまり、補助バルブ回路の組３０の数と設計は、補助バルブ回路３１、３２の１つがドロップアウトして電圧保持に寄与しなくなった場合も、ブロッキング状態にある補助バルブ３７が電極電圧の半分Ｕ／２を保持できるようなものにする。これにより、補助バルブ回路のいずれかで１構成要素にブレイクダウンが発生した場合も、補助バルブ３７は動作し続けることができる。本実施例においても、補助バルブ回路の各々を、回路内に電気的故障が発生した場合は短絡されるように設計することが望ましい。これにより、電流がブレイクダウンした補助バルブ回路を比較的スムーズに双方向に流れることができるため、補助バルブ回路３１、３２内のブレイクダウンが補助バルブの動作に与える影響を確実に最小限に抑えることができる。ターンオフ型半導体構成要素３３又は整流構成要素３４に電気的故障が発生した場合に補助バルブ回路３１、３２が短絡されることを確実にするために、補助バルブ回路のターンオフ型半導体構成要素３３及び整流構成要素３４は「プレスパック」型でなければならない。さらに、電圧分割回路３６に含まれるキャパシタ４２は自己回復型でなければならない。
【００４９】
各電流バルブ５、６のターンオフ型半導体構成要素１３間の電圧分布を改善するため、各電流バルブの直列接続された回路１２の各々は、回路内のターンオフ型半導体要素１３、及び回路内のスナバキャパシタ１７と並列接続された高オーム抵抗器２３を備えなければならない。これら抵抗器２３の抵抗は、電流バルブがブロッキング状態にあるとき、電流バルブ５、６の複数の半導体構成要素１３の漏れ電流にばらつきがあっても、電流バルブの半導体構成要素１３間の電圧分布に不均衡を生じさせないように設定される。
【００５０】
本発明によるコンバータの電流バルブ及び／又は補助バルブに含まれるターンオフ型半導体構成要素では、導電損が非常に低く、電圧ブロッキング容量が２ｋＶ以上と高い。前記半導体構成要素は４ｋＶ以上の電圧を短時間ブロックできるように構成されると好ましい。スナバキャパシタ１７のキャパシタンスは好ましくは１μＦ以上である。
【００５１】
本発明のＶＳＣコンバータは、好適には電圧１３０−４００ｋＶの電流網用に構成されるが、例えば１０−１３０ｋＶの電圧用に構成されてもよい。
【００５２】
図３及び４に示す種類のＡＲＣＰ回路の機能は当業者に周知の通りで、特許文献１等にも記載されており、よって本明細書では詳述しない。
【００５３】
本発明は、直列接続された電流バルブを１位相脚につき２つしか有さないＶＳＣコンバータにいかなる意味でも限定されず、もっと多くの電流バルブを有し、図１ないし４とは異なる電流バルブの配置を有するコンバータをも含むことに注意されたい。また、本発明によるコンバータの直流電圧側を、例えば、直列接続された中間リンクキャパシタの数を３以上とするなど、図１ないし４に示したものとは異なる設計としてもよい。
【００５４】
当然のことながら、本発明は上述の好適な実施形態又はそれ以外の部分に限定されず、逆に、請求の範囲に規定される本発明の基本的概念から逸脱することなくそれに多数の変更を加えることが可能であることは当業者に明らかである。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１実施形態によるＶＳＣコンバータを示す簡略回路図である。
【図２】本発明の第２実施形態によるＶＳＣコンバータを示す簡略回路図である。
【図３】本発明の好適な実施形態によるＶＳＣコンバータを示す簡略回路図である。
【図４】本発明の別の好適な実施形態によるＶＳＣコンバータを示す簡略回路図である。
【図５】本発明によるＶＳＣコンバータの共振回路に含まれることを意図して構成された電圧分割回路を示した簡略回路図である。
【図６】本発明によるＶＳＣコンバータの共振回路に含まれることを意図して構成された別の電圧分割回路を示した簡略回路図である。
【図７】本発明によるＶＳＣコンバータの共振回路に含まれることを意図して構成されたまた別の電圧分割回路を示した簡略回路図である。

Claims (19)

1. 直流電圧と交流電圧間の双方向の切換えを行うＶＳＣコンバータであって、コンバータの直流電圧側の正と負２つの電極（７、８）間に、直列接続された少なくとも２つの電流バルブ（５、６）を備え、各電流バルブが直列接続された複数の回路（１２）を備え、各回路がターンオフ型の半導体構成要素（１３）と、それと逆並列に接続された整流構成要素（１４）とを有し、交流電圧位相線（１６）が、位相出力部と呼ばれる、２つの電流バルブ（５、６）の間の直列接続部の中間点（１５）に接続されて当該直列接続部を等分しており、
   各電流バルブの直列接続された回路（１２）の各々が、当該電流バルブに含まれるターンオフ型半導体構成要素（１３）間に電圧を良好に分布させるために、回路内のターンオフ型半導体構成要素（１３）と並列接続されたスナバキャパシタ（１７）を備えることと、
   コンバータ（１）が電流バルブのスナバキャパシタ（１７）を再充電するための共振回路（１８）を備えることにより、電流バルブのターンオフ型半導体構成要素（１３）の電圧が低くても該半導体構成要素のターンオンが可能であること
   とを特徴とするＶＳＣコンバータ。
2. コンバータがＰＷＭ技術により制御されることを特徴とする、請求項１に記載のＶＳＣコンバータ。
3. 共振回路（１８）が準共振型であることを特徴とする、請求項１又は２に記載のＶＳＣコンバータ。
4. 共振回路（１８）がＡＲＣＰ（補助共振転流ポール）回路であることを特徴とする、請求項３に記載のＶＳＣコンバータ。
5. ＡＲＣＰ回路が直列接続された２つの補助バルブ回路（３１、３２）の少なくとも１組（３０）を備える補助バルブ（３７）を有し、各補助バルブ回路がターンオフ型の半導体構成要素（３３）と、それと逆並列に接続される整流構成要素（３４）とを有し、２つの補助バルブ回路のターンオフ型半導体構成要素（３３）は互いに反対の電極に配置され、ＡＲＣＰ回路は前記補助バルブ回路（３１、３２）の組と直列接続されたインダクタ（３５）を更に備えることを特徴とする、請求項４に記載のＶＳＣコンバータ。
6. 補助バルブ（３７）が、直列接続された補助バルブ回路の組（３０）を複数備え、各補助バルブ回路の組が直列接続された２つの補助バルブ回路（３１、３２）を備え、各補助バルブ回路が、ターンオフ型の半導体構成要素（３３）と、それと逆並列に接続された整流構成要素（３４）とを有し、同一組に属する２つの補助バルブ回路のターンオフ型半導体構成要素（３３）は、互いに反対の電極に配置されていることを特徴とする、請求項５に記載のＶＳＣコンバータ。
7. ＡＲＣＰ回路が直列接続された複数の部分的回路（６０）を備え、各部分的回路がインダクタ（３５）と直列接続された補助バルブ回路（３１、３２）の組（３０）を備えることと、ＡＲＣＰ回路が部分的回路（６０）とそれぞれ並列接続された複数のキャパシタ（６１）を更に備えることとを特徴とする、請求項６に記載のＶＳＣコンバータ。
8. 補助バルブ（３７）が備える前記補助バルブ回路（３１、３２）の組（３０）の数は、補助バルブによりブロッキング状態に保持される電圧に関して少なくとも１つの組が余剰となるような数であることを特徴とする、請求項６又は７に記載のＶＳＣコンバータ。
9. 補助バルブ回路（３１、３２）の各々は、内部で電気的故障を発生した場合に回路が短絡されるように設計されていることを特徴とする、請求項８に記載のＶＳＣコンバータ。
10. 補助バルブ回路の各組（３０）が、該組に含まれる補助バルブ回路（３１、３２）と並列接続される電圧分割回路（３６）を備えることを特徴とする、請求項５ないし９のいずれか１項に記載のＶＳＣコンバータ。
11. 補助バルブ回路の各組（３０）が、該組に含まれるターンオフ型半導体構成要素（３３）のターンオン及びターンオフを制御するように構成された固有の制御ユニット（５０）を備えており、補助バルブ（３７）の制御ユニット（５０）全てが、これら制御ユニット（５０）全てに同時に制御信号を送信するように構成された共通制御部材（５１）に接続されることを特徴とする、請求項５ないし１０のいずれか１項に記載のＶＳＣコンバータ。
12. 電流バルブ（５、６）に含まれる各ターンオフ型半導体構成要素（１３）が固有の制御ユニット（５２）を備え、電流バルブの制御ユニット（５２）全てが、電流バルブに含まれる全制御ユニット（５２）に同時に制御信号を送信するように構成された共通制御部材（５１）に接続されることを特徴とする、請求項１１に記載のＶＳＣコンバータ。
13. コンバータの直流電圧側の２つの電極（７、８）間に配置されたキャパシタ回路（９）を備え、前記キャパシタ回路が１つの中間リンクキャパシタ又は直列接続された複数の中間リンクキャパシタ（１０ａ、１０ｂ）を備えたＶＳＣコンバータであって、キャパシタ回路の２つの電極接続部（１９、２０）と電流バルブの２つの電極接続部（２１、２２）の間に共振回路（１８）が接続されていることを特徴とする、請求項３に記載のＶＳＣコンバータ。
14. 共振回路（１８ａ）が第１、第２及び第３補助バルブ（７１、７２、７３）を備え、各補助バルブがターンオフ型半導体素子（７４）と、それと逆並列に接続された整流部材（７５）とを有し、第１補助バルブ（７１）の一端（７６）はキャパシタ回路の第１電極接続部（１９）に、他端（７７）はそれと対応する電流バルブの第１電極接続部（２１）に、それぞれ接続されており、第２補助バルブ（７２）の一端（７８）はキャパシタ回路の第２電極接続部（２０）に、他端（７９）はそれと対応する電流バルブの第２電極接続部（２２）に、それぞれ接続されており、第３補助バルブ（７３）はキャパシタ（８０）及びインダクタ（８１）と直列接続部を形成し、該直列接続部の一端（８２）は第１補助バルブ（７１）の第２端（７７）と電流バルブの第１電極接続部（２１）との間に、他端（８３）は第２補助バルブ（７２）の第２端（７９）と電流バルブの第２電極接続部（２２）との間に、それぞれ接続されていることと、共振回路（１８ａ）が、インダクタ（８１）と直列接続され、第３補助バルブ（７３）と前記キャパシタ（８０）により形成される直列接続部と並列接続される、整流部材（８４）を更に備えること、とを特徴とする、請求項１３に記載のＶＳＣコンバータ。
15. 共振回路が、
    − キャパシタ回路の第１電極接続部（１９）とそれと対応する電流バルブの第１電極接続部（２１）との間で、互いに、及びキャパシタ回路（９）と電流バルブ（５、６）とに直列接続された第１及び第２インダクタ（８５、８６）と、
    − キャパシタ回路の第２電極接続部（２０）とそれと対応する電流バルブの第２電極接続部（２２）との間で、互いに、及びキャパシタ回路（９）と電流バルブ（５、６）とに直列接続された第３及び第４インダクタ（８７、８８）と、
    − 第１補助バルブ（８９）、第２補助バルブ（９０）及び第１キャパシタ（９１）の直列接続部であって、各補助バルブがターンオフ型の半導体素子（９２）と、それと逆並列に接続された整流部材（９３）とを備え、その一端（９４）は第１インダクタ（８５）と第２インダクタ（８６）の間に、他端（９５）は第３インダクタ（８７）と第４インダクタ（８８）の間に、それぞれ接続されている直列接続部と、
    − 第１補助バルブ（８９）と直列接続され、第２補助バルブ（９０）と、クランプキャパシタを構成する第１キャパシタ（９１）とが形成する直列接続部と平行接続された第２キャパシタ（９６）と
    を備えることを特徴とする、請求項１３に記載のＶＳＣコンバータ。
16. 各電流バルブ（５、６）が備える前記直列接続された回路（１２）の数は、電流バルブによりブロッキング状態に保持される電圧に関して少なくとも１つの回路が余剰となるような数であることを特徴とする、請求項１ないし１５のいずれか１項に記載のＶＳＣコンバータ。
17. 電流バルブ（５、６）の直列接続された回路（１２）の各々が、内部で電気的故障を発生した場合に回路が短絡されるように設計されていることを特徴とする、請求項１６に記載のＶＳＣコンバータ。
18. 電流バルブ（５、６）のターンオフ型半導体構成要素（１３）及び／又は補助バルブ（３１、３２、７１−７３、８９、９０）が「プレスパック」型であることを特徴とする、請求項１ないし１７のいずれか１項に記載のＶＳＣコンバータ。
19. 各電流バルブ（５、６）の直列接続された回路（１２）の各々が、回路内のターンオフ型半導体構成要素（１３）、及び回路内のスナバキャパシタ（１７）と並列接続された抵抗器（２３）を備えることを特徴とする、請求項１ないし１８のいずれか１項に記載のＶＳＣコンバータ。