JP2004519847A - 半導体デバイスを導電プレートにボンディングする方法 - Google Patents

半導体デバイスを導電プレートにボンディングする方法 Download PDF

Info

Publication number
JP2004519847A
JP2004519847A JP2002566543A JP2002566543A JP2004519847A JP 2004519847 A JP2004519847 A JP 2004519847A JP 2002566543 A JP2002566543 A JP 2002566543A JP 2002566543 A JP2002566543 A JP 2002566543A JP 2004519847 A JP2004519847 A JP 2004519847A
Authority
JP
Japan
Prior art keywords
conductive plate
plate
gold
silver
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002566543A
Other languages
English (en)
Other versions
JP4247323B2 (ja
Inventor
ライクケヴォルセル ヨハネス ダブリュー ヴァン
エウジェネ エイ ヴリーツェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2004519847A publication Critical patent/JP2004519847A/ja
Application granted granted Critical
Publication of JP4247323B2 publication Critical patent/JP4247323B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Abstract

本発明は、後（下）方側の面において金を含有する導電層（３）を備え、該導電層が前記面において熱的に硬化する銀を含有する有機マトリックス（４）によってリードフレーム（２）等の導体プレート（２）に取り付けられるトランジスタ等の半導体素子（１）を有する半導体デバイス（１０）を製造する方法に関する。その後、素子（１）はワイヤ接続部（５）によってプレート（２）に接続され、カプセル封入物（６）を備える。本発明によれば、銀ペースト（４）は少なくとも３５０℃の温度で、好ましくは約４００℃で硬化する。このようにして、プレート（２）に対する素子（１）の優れた付着性が得られ、該素子（１）がプレート（２）から外れてしまうことが無いワイヤボンディングによってワイヤ接続部（５）がその後に供給されることを可能にする。さらに、この接続部は、素子（１）とプレート（２）との間の熱膨張の差に対処するために、後者のプレートが銅でできている場合でさえも、依然として十分に柔軟である。本方法は迅速であり、信頼できるデバイス（１０）の大量生産に非常に適している。使用される金は十分に流動的でなければならない。したがって、金及びアンチモン、又は好ましくは金及びゲルマニウムの共晶組成を有する低融点の金層が使用される。

Description

【０００１】
【発明の属する技術分野】
本発明は、導電プレート上に半導体素子を有する半導体デバイスを製造する方法であって、導電プレートに近い半導体素子の面が、Ａｕ（金）を含有する導電層と接し、熱処理によって硬化する、Ａｇ（銀）を含有する有機マトリックスによって半導体素子が導電プレートに取り付けられる方法に関する。このような方法は、半導体産業、特にディスクリート半導体部品の製造に有利に応用されている。こうした用途において、導電プレートは、例えば、いわゆるリードフレームと称される導体のアセンブリの形態になっている。上記素子が上記プレートに取り付けられた後、１つ又は複数の導電接続部がワイヤボンディングによって、半導体素子（の上方側の面）と導電プレートとの間に作られる。
【０００２】
【従来の技術】
上記方法は、１９９１年２月２２日に特開平３−４１７４２として公開された日本国特許明細書の英語の要約から既知である。前記公開特許公報では、半導体素子が（下方）面に金（Ａｕ）及びアンチモン（Ｓｂ）を含有する合金層を備え、その後この面において、銀（Ａｇ）有機マトリックスによって導電プレートに対して接着される態様の説明が与えられている。銀を含有する有機マトリックスを硬化させた後、素子と導電プレートとの間にワイヤ接続部が作られる。銀を含有する有機マトリックスを硬化させるために一般的に実行される熱処理は、通常１５０℃〜２５０℃の範囲の温度で行われる。最終的に、このデバイスは合成樹脂エンベロープ（封入物）を備える。
【０００３】
【発明が解決しようとする課題】
既知の方法の欠点は、導電プレートに対する半導体素子の付着性が、ワイヤボンディング中に接続部にかけられる力に耐えるためには不十分であることが時折見出され、その結果として半導体素子が外れてしまうことにある。このことは、特に半導体素子が比較的小さい場合、例えば該素子の寸法が約４００μｍを下回る場合に当てはまる。こうしたこと全てが検査不合格の原因となり、原価の上昇につながる。導電接着された接合部の代わりに、ハンダ付けされた接合部が使用されることが可能である。ハンダ付けされた接合部は上述された欠点を有していないけれども、実は別の欠点を有しており、すなわち、特に安価でありそれゆえに魅力的な銅の導電プレートが、銅の膨張係数と半導体素子の膨張係数との間にあるかなりの差によって生じる応力に対処するために、銀層を最初に備えなければならないという欠点を有している。
【０００４】
したがって、本発明の目的は、上述された欠点を有しておらず、安価かつ簡単明瞭であるとともに、上記プレートが銅でできている場合にも、上記導電プレートに銀層を加えることを必要とせずに、導電プレートに対する半導体素子の優れた付着性をもたらす方法であって、さらに導電プレートに取り付けられた後に半導体素子の超良好なワイヤボンディング性能（ｂｏｎｄａｂｉｌｉｔｙ）をもたらす方法を提供することにある。
【０００５】
【課題を解決するための手段】
この目的を実現するために、本発明によって、冒頭段落に記載されたタイプの方法は、上記熱処理が少なくとも３５０℃の温度で行われることを特徴とする。驚くべきことに、半導体素子における共晶組成の金（及びゲルマニウム又はアンチモン）を含有する層は、銀を含有する有機マトリックスを少なくとも約３５０℃の驚くほど高温で硬化するという条件で、半導体素子と導電プレートとの間において、特に強固であるとともに適切に導電する接続部をもたらすことが分かっている。その後、半導体素子に導電プレートに対するワイヤ接続部を供給することによって優れた結果が実現され、すなわち、半導体素子が導電プレートから外れてしまうためにこの工程において生じる検査不合格品のパーセンテージは非常に低く、既知の方法において生じる検査不合格品のパーセンテージよりも一層良好である結果が実現される。このことは特にディスクリートダイオード又はトランジスタのような比較的小さな半導体素子に当てはまるが、小さなＩＣにも当てはまる。更なる研究によると、この方法では、金、及び例えば溶融共晶層を形成するゲルマニウムが、とりわけ比較的高温処理によって銀を含有する有機マトリックスに浸透することが明らかになった。明らかに、このことにより（硬化後の）銀を含有する有機マトリックスのボンディング効果が改善される一方で、有機マトリックスの導電率は相変わらす満足の行く結果がもたらされる。非常に驚くべきことに、この改善された付着性及び高温硬化にもかかわらず、有機マトリックスは、必要に応じて、半導体素子と導電プレートとの間の熱膨張の差に対処するために十分に柔軟であり続けることが分かっている。共晶Ａｕ−Ｓｂ又はＡｕ−Ｇｅの使用は、金及びアンチモン又は金及びゲルマニウムが、例えば３５０℃〜４００℃の範囲にわたって使用された温度で銀を含有する有機マトリックスにかなりの程度まで浸透することを可能にする。
【０００６】
熱処理が約４００℃の温度で行われる場合に最高の結果が得られる。この温度は、例えば、約３６５℃の温度で溶融する金及びゲルマニウム又は金及びアンチモンの共晶の融点を明らかに上回る。この温度で形成される接続部は、その後のワイヤボンディング工程のステップ中に非常に強固であることが分かっている。半導体素子と導電プレートとの間の接続部が妨げられる引張強さは、約３５０℃で形成される接続部の引張強さよりも約２のファクタ分さらに強い。さらにかなり高い温度、例えば４５０℃においては、接続部の特性は悪化し、使用される銀を含有する有機マトリックスの有機成分が部分的に分解する。
【０００７】
銀（Ａｇ）を含有する有機マトリックスが共晶の金−ゲルマニウム（Ａｕ−Ｇｅ）を含有する導電層を介して半導体素子に供給され、その後に半導体素子が熱処理のために必要とされる温度まで加熱された導電プレートに向かって押し下げられる場合に最適な結果が実現される。この理由に基づき、上述された好ましい結果が可能になるだけではなく、接続部を形成するために必要な期間もまた最低限に減らされ、このことは工業規模の用途にとって非常に望ましい。同じことが、導電プレート用の材料として銅を使用する場合についても当てはまる。その膨張係数が半導体素子の膨張係数とは比較的にかなり異なるこの材料は、例えば、低い熱膨張係数を有するニッケル−鉄（Ｎｉ−Ｆｅ）合金よりもさらに魅力的であり、その理由は、上記合金が銅よりもさらに高価であるとともに、上記合金の熱及び電気の伝導率は、銅の熱及び電気の伝導率より劣るからである。用いられている銀を含有する有機マトリックスについては、好ましくはエポキシ化合物を基礎にした多成分混合物が使用される。この混合物は１つ又は複数のステップで硬化し得る。ゲルマニウムの使用には、この素子が例えばアンチモンより環境的に有害でないという追加の利点がある。
【０００８】
硬化期間が５〜５０ミリ秒の範囲にわたって選択されるとき、好ましくは硬化期間が約２０ミリ秒であるように選択されるときに良好な結果が実現される。このような非常に短い硬化期間は、本発明による方法の大規模かつ安価な応用を可能にする。導電プレート用に、好ましくは、いわゆる「リードフレーム」と称されるもの、すなわち、導電体のアセンブリが使用され、半導体素子は、導電プレートに取り付けられた後に、このプレートの一部分を形成する１つ又は複数の導体を伴う１つ又は複数のワイヤ接続部を備える。その後、半導体素子、ワイヤ接続部及びリードフレームの一部分は、例えばエポキシ材料の保護合成樹脂エンベロープを備える。
【０００９】
本発明は、本発明に従う方法によって得られる半導体デバイスであって、好ましい特性を示すとともに、大量に経済的に得られる半導体デバイスも含んでいる。
【００１０】
本発明のこれら及び他の態様は、本明細書の以下に説明される実施例から明らかになるであろうし、これらの実施例を参照して明瞭に説明されるであろう。
【００１１】
各図面は寸法が同じに記載されておらず、明確にするため、特に厚さ方向の寸法が強く誇張されている。可能な限り、対応する領域又は部分が同じ参照符号によって示されている。
【００１２】
【発明の実施の形態】
図１は、本発明に従う方法によって製造されるトランジスタをもつ半導体デバイスの厚さ方向に直角である概略断面図である。このデバイス１０は、自身の下方側の面に金（Ａｕ）及びゲルマニウム（Ｇｅ）を含有する層３を備える半導体素子１、この場合トランジスタ１を有している。この実施例において、導電層３は、厚さ１００ｎｍのチタン（Ｔｉ）層と、厚さ３００ｎｍのニッケル（Ｎｉ）層と、重量比で１２％のＧｅ含有量を有する厚さ１２００ｎｍの金−ゲルマニウム（Ａｕ−Ｇｅ）層とを含んでいる。導電層３の面には、銀を含有する有機マトリックス４によって素子１が、導電プレート２、この場合は銅製リードフレーム２に取り付けられている。素子１の上方側の面と、リードフレーム２の部分を形成する導体２Ａの上方側の面との間に、１つ又は複数のワイヤ接続部５が作られ、それにより、素子１の本図には示されていない接続領域に電気的接続部２Ａを供給する。素子１、ワイヤ接続部５及びリードフレーム２の一部分は、エポキシ材料の保護合成樹脂エンベロープ６によって囲まれている。以下により詳細に説明されるであろう本発明に従う製造方法によって、デバイス１０は非常に安価になり、このことは、特にワイヤ接続部５の供給を介して検査不合格のパーセンテージが非常に低くなるという事実に起因し得る。
図２Ａ及び図２Ｂは、本発明に従う方法によって実行される製造工程の連続的な段階において、図１のデバイスの厚さ方向に直角な概略断面図である。半導体素子１は、半導体素子が最終的なアセンブリにとって好適に作られた後、例えばのこ引き（ｓａｗｉｎｇ）によって、個別の素子１に分割される例えばシリコン基板に応用される通常の半導体技術を用いる一般的な態様で得られる。このような素子１は、下方側の面において上述された導電層３を備え、この導電層に対して導電性の銀を含有する有機マトリックス４の層４、この場合エポキシマトリックスにおける銀フレークを含んでいる粘着層４が加えられ、この粘着層は室温で固体のフォイル４を形成する。
【００１３】
素子１は上方側の面において真空ピペット２１によって保持されている。この素子１は、導電プレート２、この場合は銅製リードフレーム２より上に位置付けられている。このプレート２は、加熱装置２０によって少なくとも３５０℃、好ましくは約４００℃の温度まで加熱される。その後、素子１を参照符号３０によって示される方向においてプレート２に向かって押し下げるためにピペット２１が用いられる。この場合、かけられる圧力の合計は比較的大きく、すなわち、例えば３５０×３５０μｍ２の寸法を有する半導体素子１の場合、５０〜７０グラム重量（ｇｒａｍｆ）の範囲に及ぶ。次に、銀を含有する有機マトリックス４が圧縮及び硬化され、一方では素子１に、他方ではプレート２の銅板に導電接続されている。上記のこと全てが、５〜５０ミリ秒（ｍｓｅｃ）の範囲に及ぶように選択される期間において、好ましくは約２０ミリ秒で行われる。その後、（図２Ｂ参照）１つ又は複数のワイヤ接続部５が、例えば素子１の上方側の面とプレート２の一部分を形成する導体２Ａの上方側の面との間において熱圧縮又は超音波によって作られる。ワイヤ５は、アルミニウム若しくは銅、又は金若しくはパラジウムから構成されてもよい。素子１、ワイヤ接続部５及びリードフレーム２の一部分は、続いて保護合成樹脂エンベロープ６を備え、その後に図１に示されるデバイス１０が得られる。
【００１４】
驚くべきことに、本発明に従う方法によって、素子１が最大約４００μｍの比較的小さな寸法を有する場合でさえ、素子１とプレート２との間の化合物４の付着性が非常に強いので、素子１はワイヤ接続部５の形成中にもはやプレート２から外れないことが分かっている。他方では、このように形成される化合物４が、 素子１とプレート２との間、特に後者のプレートが銅でできている場合に両者間の熱膨張の差に対処するために依然として十分に柔軟であることが分かっている。このようにして、高い信頼性及び高い歩留り等の好ましい特性を有するデバイス１０が得られる。素子１をプレート２に取り付ける間、熱処理が約４００℃で実行される場合に最高の結果が得られる。上記温度で形成される接続部は、３５０℃で形成される接続部よりさらに約２倍も強固でありながら、導電率及び柔軟性のような特性が依然として優れていることが立証されている。
【００１５】
本発明は上記に説明された実施例に限定されるものではなく、当業者であれば本発明の範囲に包含される多くの変形例及び変更態様が可能である。例えば、実施例において使用されるもの以外の厚み及び材料が使われてもよい。本発明は特に、ダイオード及びトランジスタのような（半）ディスクリート半導体デバイスに適しているけれども、さらに、とりわけ比較的小さなＩＣの製造において有利に使用されてもよい。
【００１６】
さらに、半導体素子に応用される金−ゲルマニウム（Ａｕ−Ｇｅ）（又は金−アンチモン（Ａｕ−Ｓｂ））層の他に、銀を含有する有機マトリックスに加えられる金−ゲルマニウム（Ａｕ−Ｇｅ）（金−アンチモン（Ａｕ−Ｓｂ））に用いられることも可能であることに留意されたい。さらに、半導体素子を（プレートに）置き、該素子を（プレートに向かって）押し下げ、及び銀を含有する有機マトリックスを硬化させることは、一回の組み合わされた工程で実行され得るだけではなく、複数の個別の工程においても実行され得ることに留意されたい。最後に、銀を含有する有機マトリックスが、固体のフォイルの形態で使用され得るだけでなく、ペーストとしても使用され得ることに留意されたい。このペーストは、分散技法によって半導体素子にもたらされることができる。有機マトリックスは、他の選択肢としてエポキシ材料以外の有機材料を用いて形成されてもよい。
【図面の簡単な説明】
【図１】本発明に従う方法によって製造されるトランジスタをもつ半導体デバイスの厚さ方向に直角である概略断面図である。
【図２Ａ】本発明に従う方法によって実行される製造工程の連続的な段階において図１に示されるデバイスの厚さ方向に直角である概略断面図である。
【図２Ｂ】本発明に従う方法によって実行される製造工程の連続的な段階において図１に示されるデバイスの厚さ方向に直角である概略断面図である。

Claims (10)

  1. 導電プレート上に半導体素子を有する半導体デバイスを製造する方法であって、前記導電プレートに近い前記半導体素子の面がＡｕ（金）を含有する導電層と接し、その後、熱処理によって硬化する、Ａｇ（銀）を含有する有機マトリックスによって前記半導体素子が前記導電プレートに取り付けられる方法において、前記熱処理が少なくとも３５０℃の温度で行われることを特徴とする方法。
  2. 前記熱処理が約４００℃の温度で行われることを特徴とする、請求項１に記載の方法。
  3. 前記Ａｇ（銀）を含有する有機マトリックスが、共晶組成のＡｕ−Ｇｅ（金−ゲルマニウム）を含有する導電層の面において前記半導体素子に供給され、その後に前記半導体素子が、前記熱処理のために必要とされる前記温度まで加熱された前記導電プレートに向かって押し下げられることを特徴とする、請求項１又は２に記載の方法。
  4. 銅が前記導電プレート用の材料として使われることを特徴とする、請求項１、２又は３に記載の方法。
  5. 前記半導体素子が、前記銀を含有する有機マトリックスによって前記導電プレートに直接取り付けられることを特徴とする、請求項１乃至４の何れか１項に記載の方法。
  6. 前記銀を含有する有機マトリックスについて、エポキシ基の多成分混合物が使用されることを特徴とする、請求項１乃至５の何れか１項に記載の方法。
  7. 前記熱処理の持続期間は５ミリ秒から５０ミリ秒までの範囲であり、好ましくは前記持続期間が約２０ミリ秒であることを特徴とする、請求項１乃至６の何れか１項に記載の方法。
  8. 前記導電プレートが導電体のアセンブリとして形成され、前記半導体素子は、前記導電プレートに取り付けられた後、前記プレートの一部分を形成する１つ又は複数の導体に前記半導体素子を接続する１つ又は複数のワイヤ接続部を備えることを特徴とする、請求項１乃至７の何れか１項に記載の方法。
  9. 前記半導体素子の寸法は、約５００μｍより小さいか又は同等であるように選択されることを特徴とする、請求項１乃至８の何れか１項に記載の方法。
  10. 請求項１乃至９の何れか１項に記載の方法によって得られる半導体デバイス。
JP2002566543A 2001-02-23 2002-02-06 半導体デバイスを導電プレートにボンディングする方法 Expired - Fee Related JP4247323B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01200665 2001-02-23
PCT/IB2002/000373 WO2002067316A1 (en) 2001-02-23 2002-02-06 Method of bonding a semiconductor device to an electrically conductive plate

Publications (2)

Publication Number Publication Date
JP2004519847A true JP2004519847A (ja) 2004-07-02
JP4247323B2 JP4247323B2 (ja) 2009-04-02

Family

ID=8179926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002566543A Expired - Fee Related JP4247323B2 (ja) 2001-02-23 2002-02-06 半導体デバイスを導電プレートにボンディングする方法

Country Status (6)

Country Link
US (1) US6664134B2 (ja)
EP (1) EP1366514B1 (ja)
JP (1) JP4247323B2 (ja)
AT (1) ATE442664T1 (ja)
DE (1) DE60233642D1 (ja)
WO (1) WO2002067316A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053962B2 (ja) * 2003-10-15 2008-02-27 株式会社東芝 半導体装置
JP2006254185A (ja) * 2005-03-11 2006-09-21 Orion Denki Kk 節電機能を有する電子機器
US20090020876A1 (en) * 2007-07-20 2009-01-22 Hertel Thomas A High temperature packaging for semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4487638A (en) * 1982-11-24 1984-12-11 Burroughs Corporation Semiconductor die-attach technique and composition therefor
JPS59149956A (ja) * 1983-02-14 1984-08-28 Matsushita Electric Ind Co Ltd 速硬化導電性接着剤の製造方法
JPS63278236A (ja) * 1987-02-18 1988-11-15 Mitsubishi Electric Corp 半導体装置
US5296074A (en) * 1987-03-30 1994-03-22 E. I. Du Pont De Nemours And Company Method for bonding small electronic components
JPH0341742A (ja) * 1989-07-10 1991-02-22 Hitachi Ltd 半導体装置およびその製造方法
JP2555897B2 (ja) * 1990-01-08 1996-11-20 日本電気株式会社 ダイボンディング用樹脂接着剤キュア装置
JPH11150213A (ja) * 1997-11-17 1999-06-02 Sony Corp 半導体装置
US6110805A (en) * 1997-12-19 2000-08-29 Micron Technology, Inc. Method and apparatus for attaching a workpiece to a workpiece support
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method

Also Published As

Publication number Publication date
US6664134B2 (en) 2003-12-16
WO2002067316A1 (en) 2002-08-29
US20020123223A1 (en) 2002-09-05
EP1366514A1 (en) 2003-12-03
JP4247323B2 (ja) 2009-04-02
ATE442664T1 (de) 2009-09-15
DE60233642D1 (de) 2009-10-22
EP1366514B1 (en) 2009-09-09

Similar Documents

Publication Publication Date Title
US5528076A (en) Leadframe having metal impregnated silicon carbide mounting area
CN101499450B (zh) 半导体装置及其制造方法
JPH0864634A (ja) 半導体装置およびその製造方法
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JPH05226387A (ja) 半導体装置およびその製法
JP2000036511A (ja) 電子部品の製造方法
JP2000223634A (ja) 半導体装置
US9082706B2 (en) Semiconductor device with a semiconductor chip and electrical connecting elements to a conductor structure
US8692361B2 (en) Electric device package comprising a laminate and method of making an electric device package comprising a laminate
JP2000003988A (ja) リードフレームおよび半導体装置
US20140327121A1 (en) Semiconductor Device and Method for Manufacturing Same
CN100418216C (zh) 半导体封装及半导体模块
JP4247323B2 (ja) 半導体デバイスを導電プレートにボンディングする方法
KR20190007936A (ko) 복합 클립 구조체 및 이를 이용한 반도체 패키지
JPH0817870A (ja) 半導体装置
TWI232569B (en) Metal bonding method for semiconductor circuit components employing prescribed feeds of metal balls
JPH11289040A (ja) リードフレーム及びこれを用いた半導体装置
JP3300525B2 (ja) 半導体装置および半導体装置の製造方法
JP3686267B2 (ja) 半導体装置の製造方法
CN101752335B (zh) 半导体装置以及半导体装置的制造方法
JP2012227438A (ja) 半導体装置の製造方法及び半導体装置
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JP3249263B2 (ja) 半導体パッケージおよびその製造方法
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2675077B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070816

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080616

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081017

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4247323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees